CN1914584A - 高速usb数据路由的方法和系统 - Google Patents

高速usb数据路由的方法和系统 Download PDF

Info

Publication number
CN1914584A
CN1914584A CNA2005800031935A CN200580003193A CN1914584A CN 1914584 A CN1914584 A CN 1914584A CN A2005800031935 A CNA2005800031935 A CN A2005800031935A CN 200580003193 A CN200580003193 A CN 200580003193A CN 1914584 A CN1914584 A CN 1914584A
Authority
CN
China
Prior art keywords
port
router
data
route
usb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800031935A
Other languages
English (en)
Inventor
M·西德帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1914584A publication Critical patent/CN1914584A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

高速USB数据路由的方案被呈现，该方案包括串行地路由数据流到USB I/O端口，或从USB I/O端口串行地路由数据流；以及在路由中保持数据流的频率。除此之外，根端口路由器被提供给根端口，而数据端口路由器被提供给每个I/O端口，其中每个数据端口路由器在路由中延迟数据流一位。

Description

高速USB数据路由的方法和系统
技术领域
本发明涉及路由USB数据流，特别是对高速USB数据流的串行数据路由。
背景技术
通用串行总线(USB)是由PC及电信行业领导者开发的一种外围总线规范。1.1版USB规范支持2个不同的数据传输速率：低速设备使用的每秒1.5兆比特(Mbits)以及全速设备的12兆比特/秒。最近，2.0版USB规范已经被制订并使用。USB规范2.0将数据传输速率从USB1.1的12Mbps(也称为12MHz)扩大到USB2.0上高速设备的480Mbps(也称为480MHz)。
在该规范下，USB允许PC机箱外的电脑外围设备的即插即用能力。这种能力免去了在特定电脑插槽中安装接口卡并且在每次外围设备安装到或从PC上卸下时重新配置系统的需求。更典型的，一个USB系统可以通过一个提供了USB端口复制的USB集线器而被扩展。一个USB集线器可以被连接到另一个USB集线器并提供更多USB接口。通过一个USB接口，一个数据处理系统可以连接多达127个设备。
如图1中的示例所示，一个主机12，也就是一个电脑系统，包括端口1、2，提供了指向设备14和一个USB集线器16的USB连接。在USB标准协议下，设备14大体上被分为三个类型。第一个类型是人性化接口装置，也就是键盘、鼠标或者一个中断设备。第二个类型是海量设备，即扫描仪，其对每一个传输的数据位的准确性都有着严格的要求，第三类是同步设备，也就是音频设备，其对每一个传输的数据位的准确性没有严格的要求。如图所示，集线器16是提供了从主机12到设备14的额外连接点的设备。
因此，集线器16是电脑系统12的即插即用结构中的关键组件，也是启用USB的多连接特性的一个连接器。集线器16的上游接口将集线器16连向主机12。集线器16的每个下游接口都允许连接到另一个集线器或设备14。集线器16在每一个下游接口检测USB设备14的连接和卸载，并启用对这些下游USB设备14的供电分配。
在USB2.0的480MHz高速运行的情况下，在集线器16内路由数据时复杂性会增加。当尝试在路由过程中降低频率时，为了路由而需在源端口将频率转换到一个较低的频率，之后再在目标端口回到较高的频率，由于在这个过程中的同步、定时以及时钟问题，这种尝试有着它们本身的复杂性。因此，存在着对支持有效果且有效率的高速运行的USB连接的路由配置的需求。本发明就是为了解决这种需求。
发明内容
高速USB数据路由的方案被提出。该方案包括从USB输入/输出端口串行地路由数据流，以及串行地路由数据流到USB输入/输出端口，并且在路由中维持数据流的频率。除此之外，根端口路由器被提供给根端口，而数据端口路由器被提供给每个输入/输出端口，其中在路由中数据流被每个数据端口路由器延迟一个位(one bit)。
通过本发明，实现了一个有效且直接的高速USB数据传输路由解决方案。本发明利用一个串行数据路由配置，与依赖于在路由中将数据转换至较低速度的并行路由解决方案相比更加简单。本发明的这些和其他优势将和下面的详细描述以及附图一起被更全面的理解。
附图说明
图1例示了一个典型的有着USB连接的电脑系统的示意框图。
图2根据本发明的一个优选实施例，例示了一个USB集线器的路由器部分。
图3更详细的例示了图2中的路由器。
图4例示了信号在图2中的路由器内的传输。
具体实施方式
本发明涉及到高速USB数据的数据路由。下文的描述被展示以使本领域技术人员制造并利用此发明，并在专利申请及其要求的内容中被提供。
对这里描述的优选实施例和一般原理及特征的多种修改对那些本领域技术人员是很显然的。从而，本发明将不被限制于所示的实施例，而是符合这里描述的与原理和特征相一致的最广的范围。
本发明提供利用一个串行路由配置在USB连接之间进行的数据路由。图2例示了一个全面的结构框图，所示的是实现本发明的串行路由配置的一个USB集线器的路由器部分。应该充分地意识到，尽管本发明方面的描述与在USB集线器内实现的参考一起被呈现，这意味着对于本发明的示例性的而不是限制性的一个环境。
参考图2，一个USB集线器的路由器部分作为本发明的一个优选实施例被展示，而且其包括一个根端口20(端口0)以及4个I/O(输入/输出)端口22(端口1，端口2，端口3，端口4)，其中的每一个都包括数据缓存。虽然只有4个I/O端口被画出，但是本发明可以按需要设置不同数量的I/O端口，然而，本发明的串行路由配置在I/O端口间引入了一个时钟的延迟，所以，在发明的时候，基于USB规范，I/O端口的总数被限制为不超过7个。
再次参考图2，和根端口20连在一起的是根端口路由器24。连接到每个I/O端口22的是数据端口路由器26。其它数据端口路由器26被相互串连地连接到端口1的数据端口路由器26，而端口1的数据端口路由器26又和根端口路由器24串联在一起。根端口路由器24进一步连接到一个高速串行接口引擎28(HS SIE)，该引擎执行预处理任务，包括电路的枚举(enumeration)和重置以及启动每个I/O端口22，正如被本领域技术人员所知道的那样。连接到每个数据端口路由器26的是数据端口控制模块30，其提供I/O端口启动所需的信号，如参考图3更详细的所示的那样。
图3例示了图2所示的路由器部分的一个更详细的图示。每个数据端口路由器26包含着相同的元件。因此在每个数据端口路由器26内的是延迟元件32a，32b，32c，32d(例如，双稳态多谐振荡器，flip/flops)以及选择元件34(例如，多路转接器，multiplexer)。两个二位(tow-bit)电线从它们相应的路由器26接入到每个I/O端口22，而一个二位电线从每个I/O端口22引出至它们相应的路由器26。所有连接到或从根路由器24出发的连接以及至少一个数据端口路由器26以480MHz的频率承载信号。进一步的，每个二位电线承载一个启动信号和一个数据信号，这样数据流的每个位都有着一个启动位(enable bit)。HS1代表着到I/O端口22的高速输入的数据流。HS2代表着从数据控制模块30到I/O端口22的高速输入的自动-协商数据(auto-negotiation)(也就是“CHIRP”数据)。
在路由过程中，从根端口路由器24下行通过数据端口路由器26，数据在被串行地每次发送一位。每个数据端口路由器26内的延迟元件32a在数据流从路由器下行传输到路由器时提供一个一位的延迟。每个数据端口控制模块30提供一个端口连接启用(PORT ENABLE forCONNECTIVITY)信号到每个路由器26相应的I/O端口22以便启动或禁用端口22以接收数据流。无论端口22是启用或禁用，数据流仍然通过每个路由器26被传送。在上行方向，从I/O端口22中的一个发出的数据被通过每个数据路由器26的选择元件34和延迟元件32b路由到根端口路由器24。根端口路由器选择元件36控制着是上行数据或是一个新的高速数据流被传给根端口20以避免数据冲突。偏置38和终端40表示着符合USB规范的必需的电路元件，其细节在本领域被很好的理解。延迟元件42a、42b、42c以及42d也被包括在根端口路由器24内。
图4依照本发明的串行数据路由例示了端口1的根端口路由器24和I/O端口路由器26之间的更详细的信号线路。信号线路上的名字意思是说明在信号线上传送的信息，“up”是端口[i]到端口[i-1]，“dn”是端口[i]到端口[i+1]，“tx”是模块的输出，“SOF”是帧(frame)的起点，RouterEN是路由器启用，而“Disc”是断开。Disc信号检查USB帧内在一个特定时间下游设备的断开。在USB2.0规范里，在HS模式运行中1毫秒周期内有8个微帧。信号Eof2Time指的是在微帧内的一个特殊时间标记，其是一个定义的USB帧时间印记以检查下游设备的恰当运行。如这个附图所示，根据本发明的数据路由以一个直接的且相对不复杂的方式使用了最少数量的信号线路。
因而，本发明实现了高速USB数据传输的一个有效的路由解决方案，从而避免了依赖于路由时将数据转换到较低速度的典型并行路由解决方案的布局、定时、时钟偏差，以及物理安装限制的复杂性。进一步的，串行路由配置提供了在路由器之间的连贯性，为调整正在使用中的I/O端口数量提供了更大的适应性。
尽管本发明依照所示的实施例被阐述，一个本领域技术人员会容易的认识到可能会有针对实施例的变更，而这些变更将会落在本发明的主旨和范围之内。因而，本领域技术人员可以做出很多修改而不会背离附带的权利要求的主旨和范围。

Claims (20)

1.一种高速USB数据路由的方法，该方法包括：
串行地路由数据流到USB I/O端口，以及从USB I/O端口串行地路由数据流；以及
在路由过程中保持数据流的频率。
2.如权利要求1所述的方法，进一步包括为根端口提供根端口路由器，以及为每个I/O端口提供数据端口路由器，其中每个数据端口路由器在路由中延迟数据流一位。
3.如权利要求1所述的方法，其中路由数据流进一步包括在一个二位线路上的路由，该二位线路承载数据流的每一位的一个数据位和一个对应的启动位。
4.如权利要求1所述的方法，其中路由进一步包括从根端口下行路由到至少一个I/O端口，以及从一个I/O端口上行路由至根端口。
5.如权利要求1所述的方法，进一步包括在一个USB集线器内进行路由。
6.如权利要求2所述的方法进一步包括对至多七个I/O端口的路由。
7.如权利要求1所述的方法，其中在路由过程中保持数据流的频率进一步包括保持频率在480MHz。
8.一种高速USB数据路由的系统，该系统包括：
多个USB I/O端口；以及
连接到多个USB I/O端口的多个路由器，用来串行地路由数据流到USB I/O端口以及从USB I/O端口串行地路由数据流，并在路由中保持数据流的频率。
9.如权利要求8所述的系统，其中多个路由器进一步包括用于根端口的根端口路由器，以及用于每个I/O端口的数据端口路由器，其中每个数据端口路由器在路由中延迟数据流一位。
10.如权利要求8所述的系统，其中所述多个路由器在一个二位线路上进行路由，该二位线路承载着数据流的每一位的一个数据位以及一个对应的启动位。
11.如权利要求8所述的系统，其中所述多个路由器从根端口下行路由到至少一个I/O端口，以及从一个I/O端口上行路由至根端口。
12.如权利要求8所述的系统，其中所述多个I/O端口和多个路由器进一步包括一个USB集线器内的路由器部分。
13.如权利要求9所述的系统，其中所述多个I/O端口进一步包括至多七个I/O端口。
14.如权利要求8所述的系统，其中所述数据流的频率进一步包括480MHz。
15.一种高速USB数据路由的方法，该方法包括：
为USB集线器的根端口提供一个根端口路由器；
为USB集线器的每个I/O端口提供数据端口路由器；以及
在根端口路由器和每个数据端口路由器之间串行地路由数据流的数据而不改变数据流的频率。
16.如权利要求15所述的方法，其中路由数据进一步包括从根端口通过根端口路由器并通过每个数据端口路由器下行路由数据到至少一个I/O端口。
17.如权利要求16所述的方法，其中路由数据进一步包括从一个I/O端口通过每个数据端口路由器以及通过根端口路由器上行路由数据到根端口。
18.如权利要求15所述的方法，其中每个数据端口路由器以及根端口路由器在路由过程中延迟数据流一位。
19.如权利要求5所述的方法，其中数据流的频率进一步包括480MHz。
20.如权利要求15所述的方法，进一步包括提供一个数据控制模块，以使数据端口路由器和每个I/O端口在路由过程中能控制每个I/O端口的启用。
CNA2005800031935A 2004-01-27 2005-01-27 高速usb数据路由的方法和系统 Pending CN1914584A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/766,276 2004-01-27
US10/766,276 US7284081B2 (en) 2004-01-27 2004-01-27 Method and system for routing data between USB ports

Publications (1)

Publication Number Publication Date
CN1914584A true CN1914584A (zh) 2007-02-14

Family

ID=34826514

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800031935A Pending CN1914584A (zh) 2004-01-27 2005-01-27 高速usb数据路由的方法和系统

Country Status (5)

Country Link
US (1) US7284081B2 (zh)
EP (1) EP1716475A4 (zh)
CN (1) CN1914584A (zh)
TW (1) TWI270784B (zh)
WO (1) WO2005072375A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831748B2 (en) * 2004-08-10 2010-11-09 Microsoft Corporation Extended USB protocol with selective broadcast mechanism
KR100732716B1 (ko) * 2005-10-14 2007-06-27 삼성전자주식회사 컴퓨터 및 그 제어방법
US20080082714A1 (en) * 2006-09-29 2008-04-03 Nasa Hq's. Systems, methods and apparatus for flash drive
US9830298B2 (en) * 2013-05-15 2017-11-28 Qualcomm Incorporated Media time based USB frame counter synchronization for Wi-Fi serial bus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802278A (en) 1995-05-10 1998-09-01 3Com Corporation Bridge/router architecture for high performance scalable networking
US5790541A (en) 1996-04-01 1998-08-04 Motorola, Inc. Apparatus, method, system and system method for distributed routing in a multipoint communication system
KR100193737B1 (ko) 1996-07-19 1999-06-15 윤종용 디스플레이 장치 및 그의 전원공급제어방법
US6308239B1 (en) * 1996-11-07 2001-10-23 Hitachi, Ltd. Interface switching apparatus and switching control method
US5903777A (en) 1997-10-02 1999-05-11 National Semiconductor Corp. Increasing the availability of the universal serial bus interconnects
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6529963B1 (en) * 1998-12-29 2003-03-04 Lsi Logic Corporation Methods and apparatus for interconnecting independent fibre channel fabrics
US6199137B1 (en) * 1999-01-05 2001-03-06 Lucent Technolgies, Inc. Method and device for controlling data flow through an IO controller
TW430091U (en) 1999-01-22 2001-04-11 Liou Pei Jung PnP interface circuit with message display capability
US6567921B1 (en) 1999-01-25 2003-05-20 Agere Systems, Inc. Asynchronous low power mode bus controller circuit and method of low power mode operation
US6334160B1 (en) 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
GB2350212B (en) * 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
AU4501200A (en) * 1999-04-30 2000-11-17 Daniel Kelvin Jackson Method and apparatus for extending communications over usb
US6546450B1 (en) 1999-12-22 2003-04-08 Intel Corporation Method and apparatus for sharing a universal serial bus device among multiple computers by switching
US6874044B1 (en) * 2003-09-10 2005-03-29 Supertalent Electronics, Inc. Flash drive/reader with serial-port controller and flash-memory controller mastering a second RAM-buffer bus parallel to a CPU bus
US6839771B1 (en) * 2000-04-13 2005-01-04 Hewlett-Packard Development Company, L.P. Method and system for using a universal serial bus (USB) as a peer-to-peer network
US6732219B1 (en) * 2001-02-23 2004-05-04 Hewlett-Packard Development Company, L.P. Dynamic allocation of devices to host controllers
TW538364B (en) * 2001-12-10 2003-06-21 Via Tech Inc USB control circuit capable of automatically switching paths
US6862647B1 (en) * 2002-01-29 2005-03-01 Advanced Micro Devices, Inc. System and method for analyzing bus transactions
US20040030820A1 (en) * 2002-08-09 2004-02-12 Ching-I Lan Combinational universal serial USB transmission structure
US20040148450A1 (en) * 2003-01-27 2004-07-29 Shih-Chang Chen Serially connectable USB drive

Also Published As

Publication number Publication date
EP1716475A2 (en) 2006-11-02
TWI270784B (en) 2007-01-11
WO2005072375A3 (en) 2006-05-04
WO2005072375A2 (en) 2005-08-11
EP1716475A4 (en) 2007-08-22
US7284081B2 (en) 2007-10-16
TW200535621A (en) 2005-11-01
US20050180388A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
US7562174B2 (en) Motherboard having hard-wired private bus between graphics cards
US7500041B2 (en) Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US7412554B2 (en) Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
KR100823385B1 (ko) 고기능 프로브로부터 논리 분석기로의 정보 전송 방식
US8463962B2 (en) MAC and PHY interface arrangement
EP1116122B1 (en) Method and apparatus for transmitting and receiving network protocol compliant signal packets over a platform bus
CN1315066C (zh) 用于校正并行/串行接口中的波动的缓冲网
EP2498477A1 (en) Method and apparatus for shared I/O in a load/store switching fabric
CN1902616A (zh) 能够使用不同通信协议进行通信的中间设备
US20080123552A1 (en) Method and system for switchless backplane controller using existing standards-based backplanes
US20120030380A1 (en) Transmission device, transmission method, and control program for transmission device
CN108780430B (zh) 通过交替模式连接发送通用串行总线(usb)数据
KR20000005871A (ko) 통신소자에서의인터페이스제공장치및방법
CN1914584A (zh) 高速usb数据路由的方法和系统
US10248605B2 (en) Bidirectional lane routing
US20030002541A1 (en) Mid-connect architecture with point-to-point connections for high speed data transfer
CN1924844A (zh) 自动调整总线宽度的方法及装置
CN114138354B (zh) 一种支持multihost的板载OCP网卡系统及服务器
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
CN115098422A (zh) 一种基于NVLink总线的多GPU交互系统及服务器
CN110990326B (zh) 一种用于ATCA架构的高速PCI Express转接驱动单元
CN220438930U (zh) 一种接口扩展装置
CN114840461B (zh) 服务器的扩展装置和服务器
US9451338B2 (en) Line card with network processing device and data pump device
CN103379028B (zh) 菊花链串接装置的数据路由系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication