CN1910767A - 包括半导体纳米管的垂直场效应晶体管 - Google Patents

包括半导体纳米管的垂直场效应晶体管 Download PDF

Info

Publication number
CN1910767A
CN1910767A CNA2005800020485A CN200580002048A CN1910767A CN 1910767 A CN1910767 A CN 1910767A CN A2005800020485 A CNA2005800020485 A CN A2005800020485A CN 200580002048 A CN200580002048 A CN 200580002048A CN 1910767 A CN1910767 A CN 1910767A
Authority
CN
China
Prior art keywords
semiconducting nanotubes
clearance wall
gate electrode
catalyst pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800020485A
Other languages
English (en)
Other versions
CN100568573C (zh
Inventor
古川俊治
马克·C·黑基
斯蒂文·J·霍姆斯
戴维·V·霍拉克
彼得·米切尔
拉里·A·内斯比特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1910767A publication Critical patent/CN1910767A/zh
Application granted granted Critical
Publication of CN100568573C publication Critical patent/CN100568573C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/707—Integrated with dissimilar structures on a common substrate having different types of nanoscale structures or devices on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y10S977/721—On a silicon substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element

Abstract

提供了具有由至少一个半导体纳米管限定的沟道区域的垂直场效应晶体管以及利用由间隙壁限定的通道通过化学气相沉积来制造这样的垂直场效应晶体管的方法。通过位于限定在间隙壁和栅电极之间的高深宽比通道基部的催化剂垫所催化的化学气相沉积来生长每个纳米管。每个纳米管在所述通道中以由间隙壁的限制性存在所约束的垂直取向生长。可以在远离所述通道开口的间隙壁的基部中设置间隙。通过所述间隙流到催化剂垫的反应物参与了纳米管的生长。

Description

包括半导体纳米管的垂直场效应晶体管
技术领域
本发明涉及半导体器件的制造，更具体而言，涉及包括半导体纳米管使其作为沟道区的垂直场效应晶体管以及该垂直场效应晶体管的制造方法。
背景技术
传统的场效应晶体管(FET)是常见的常规器件，其常常作为基础的构件块被包含到集成电路(IC)芯片的复杂电路中。单个的IC芯片可以包括通过导电通路互连的成千上万的FET以及诸如电阻器和电容器的其他无源元件。FET通过改变分隔源极和漏极的沟道区中沟道的电阻率而工作。与电阻率的变化成比例，载流子通过沟道从源极流到漏极。在n沟道FET中，电子用于沟道导电，而在p沟道FET中，空穴用于沟道导电。通过向位于源极和漏极之间的沟道区之上的静电耦合的栅电极施加电压，来改变FET的输出电流。薄的栅极电介质将栅电极与沟道区电绝缘。栅极电压的微小变化能够引起从源极流到漏极的电流的很大变化。
FET可以被分为水平结构与垂直结构。水平FET在与其上形成所述FET的衬底的水平面平行的方向上表现出从源极到漏极的载流子流动。垂直FET在与其上形成所述FET的衬底的水平面垂直的方向上表现出从源极到漏极的载流子流动。因为垂直FET的沟道长度不依赖于光刻设备和方法可分辩的最小特征尺寸，所以垂直FET可以以比水平FET更短的沟道长度来制造。因此，垂直FET能够比水平FET开关得更快并具有更高的功率处理容量。
碳纳米管是由碳原子的六边形环构成的纳米尺度的高深宽比圆柱体，已提出将其用于形成混合器件，比如FET。碳纳米管在其导电形式下有效地导电，并且在其半导体形式下用作半导体。已经制造了水平FET，所述水平FET利用单独的半导体碳纳米管作为沟道区，并且在位于衬底表面上的金源电极和金漏电极之间延伸的碳纳米管的相对端形成欧姆接触。栅电极被限定在碳纳米管之下的衬底中并通常在源电极和漏电极之间。将衬底的暴露的表面氧化从而在埋置栅电极与碳纳米管之间限定栅极电介质。由于碳纳米管的小尺寸，这样的水平FET应能可靠地开关，同时比同等的硅基器件结构消耗明显小的功率。尽管通过利用原子力显微镜操控单独的碳纳米管在实验室条件下已成功地形成水平FET，但这些水平FET器件结构与大批量生产技术并不相适应。
因此，所需的是与用于IC芯片的大批量生产技术相容的垂直FET结构，其包括一个或更多的半导体碳纳米管以作为沟道区。
发明内容
根据本发明，提供了一种垂直半导体器件结构，其包括限定了基本水平的面的衬底，从所述衬底垂直突出并包括垂直侧壁的栅电极，以及在所述垂直侧壁侧面的间隙壁。位于所述栅电极和所述间隙壁之间的是半导体纳米管，所述半导体纳米管在相对的第一和第二端之间以基本垂直的取向延伸。设置在碳纳米管和所述栅电极之间的垂直侧壁上的是栅极电介质。所述半导体纳米管的第一端与源极电耦合并且所述半导体纳米管的相对的第二端与漏极电耦合。
在本发明的又一方面中，半导体器件结构的制造方法包括在衬底上形成催化剂垫并形成与所述催化剂垫相邻的栅电极。在覆盖所述催化剂垫的位置的所述栅电极的垂直侧壁上形成第一间隙壁，并且在所述第一间隙壁上形成第二间隙壁。去除所述第一间隙壁从而定义出界定在所述第二间隙壁和所述栅电极之间的通道或空隙，其中所述通道在一端具有开口并且所述催化剂垫位于相对端。在所述栅电极的垂直侧壁上形成栅极电介质。所述方法还包括在所述催化剂垫上合成半导体纳米管，所述半导体纳米管从所述催化剂垫到靠近所述通道开口的自由端基本垂直地延伸。
在本发明的一优选实施例中，在由与栅电极相邻的间隙壁所限定的高深宽比空隙或通道内部，纳米管的生长被约束为良好定义的垂直生长条件。因而，消除了与纳米管的各向同性方向性生长相关的常规困难。可以在所述间隙壁中设置间隙，从而使生长碳纳米管所需的反应物或多种反应物被高效并有效地引入到催化剂材料和每个正在生长的纳米管之间界面区域附近的通道中。源极和漏极之间的沟道区域的长度由栅电极的垂直尺寸或厚度限定，而不受在半导体器件制造中所使用的常规光刻工艺的限制。因而，沟道区域的长度可以具有比标准光刻和蚀刻工艺所产生的特征尺寸更小的特征尺寸。
附图说明
包含在本说明书中并构成本说明书的一部分的附图示出了本发明的实施例，并且与以上给出的对于本发明的概括描述和以下给出的对于实施例的详细描述一起用于解释本发明的原理。
图1A是衬底的一部分的俯视图；
图1B是大体沿着图1A的线1B-1B得到的剖面图；
图2A是在后续制造阶段与图1A类似的俯视图；
图2B是大体沿着图2A的线2B-2B得到的剖面图；
图3A是在后续制造阶段与图2A类似的俯视图；
图3B是大体沿着图3A的线3B-3B得到的剖面图；
图4A是在后续制造阶段与图3A类似的俯视图；
图4B是大体沿着图4A的线4B-4B得到的剖面图；
图5A是在后续制造阶段与图4A类似的俯视图；
图5B是大体沿着图5A的线5B-5B得到的剖面图；
图6A是在后续制造阶段与图5A类似的俯视图；
图6B是大体沿着图6A的线6B-6B得到的剖面图；
图7A是在后续制造阶段与图6A类似的俯视图；
图7B是大体沿着图7A的线7B-7B得到的剖面图；
图8A是在后续制造阶段与图7A类似的俯视图；
图8B是大体沿着图8A的线8B-8B得到的剖面图；
图9A是在后续制造阶段与图8A类似的俯视图；
图9B是大体沿着图9A的线9B-9B得到的剖面图；
图10A是在后续制造阶段与图9A类似的俯视图；
图10B是大体沿着图10A的线10B-10B得到的剖面图；
图11A是在后续制造阶段与图10A类似的俯视图；
图11B是大体沿着图11A的线11B-11B得到的剖面图；
图12A是在后续制造阶段与图11A类似的俯视图；
图12B是大体沿着图2A的线12B-12B得到的剖面图；
图13A是在后续制造阶段与图12A类似的俯视图；以及
图13B是大体沿着图13A的线13B-13B得到的剖面图。
具体实施方式
本发明的优选实施例是关于垂直场效应晶体管(FET)的，该垂直场效应晶体管利用碳纳米管作为半导体材料以用于在源极和漏极之间提供选择性导电通路的沟道区。根据本发明的原理，在受限的垂直空隙或者通道中生长碳纳米管从而防止各向同性生长。因而，碳纳米管基本垂直定向并位于与栅电极相邻的预定位置，在所述栅电极上施加电压以用于控制从源极流到漏极的电流。源极和漏极之间的沟道区的长度由基本等于纳米管长度的栅电极的厚度限定，并且不依赖于光刻工艺。通过向位于有助于纳米管生长的在通道底部的催化剂材料，提供用于气体或汽化的反应物的附加流动路径，来提高纳米管的生长速率。结果，通向催化剂材料的唯一路径不位于从入口到高深宽比通道底部的垂直方向上。
参照图1A和1B，利用相对于下部衬底10具有高电阻率的平面绝缘层12覆盖衬底10的区域。衬底10可以是任何适合的半导体衬底材料，包括但不限于硅(Si)和砷化镓(GaAs)，在该衬底上可以形成绝缘层，比如绝缘层12。绝缘层12可以由例如氧化硅(SiO2)或氮化硅(Si3N4)构成。
通过在绝缘层12上沉积由催化剂材料形成的覆盖层并利用标准的光刻和减去性蚀刻(subtractive etch)工艺来构图覆盖层，在绝缘层12上形成由适于支持碳纳米管生长的催化剂材料形成的催化剂垫(catalyst pad)14。可以通过任何常规的沉积技术来沉积将被构图以形成催化剂垫14的催化剂材料的覆盖层，包括但不限于溅射、物理气相沉积(PVD)和利用比如金属卤化物和羰络金属的含金属前体的热分解/热解的化学气相沉积(CVD)。催化剂垫14中的催化剂材料可以是在适于促进纳米管生长的反应条件下、在暴露于适合的反应物时，能够成核并支持碳纳米管生长的任何材料。例如，适合的催化剂材料包括但不限于铁、铂、镍、钴以及比如这些金属中每种金属的硅化物的化合物。
绝缘层12可以被省略，或者，衬底10可以包括将图1A、1B中所描绘的衬底10的区域与衬底10的相邻区域电隔离的浅沟槽隔离(STI)结构或硅局部氧化(LOCOS)结构，衬底10的这些区域也可以包括如此处所描述的额外的器件结构或者其他器件结构。在该可选的实施例中，在由STI或LOCOS结构隔离的衬底1O的区域中的垫形沟槽中，通过常规工艺形成或沉积催化剂垫14。与大批量制造技术相一致，可以在绝缘层12上设置多个催化剂垫14。
参照图2A和2B，在绝缘层12和催化剂垫14之上共形的沉积薄绝缘层16。绝缘层16由比如SiO2或Si3N4的电介质材料形成，绝缘层16可以通过利用低压化学气相沉积(LPCVD)或者含硅前体的热分解/热解的CVD来沉积，或者，通过热氧化以氧化物的形式生长。在覆盖催化剂垫14的绝缘层16上形成导电材料的柱状物18。将绝缘材料的硬掩模20施加到柱状物18暴露的上表面。
通过标准的光刻和蚀刻工艺来形成柱状物18和覆盖柱状物18的硬掩模20，所述工艺最初在绝缘层16上沉积导电材料的覆盖层，比如通过LPCVD沉积的高掺杂多晶硅，然后在导电材料的覆盖层上沉积绝缘材料层、比如SiO2，更具体而言，原硅酸四乙酯基(TEOS-based)SiO2。构图绝缘材料以暴露导电材料的覆盖层的未掩蔽区域以及与催化剂垫14对准的掩蔽区域，正如以下所说明的，然后利用例如对于硬掩模20的绝缘材料有选择性的反应性离子蚀刻(RIE)工艺蚀刻绝缘材料，以去除未掩蔽区域中的导电材料。
此处对于比如“垂直”、“水平”等术语的提及以举例的方式进行，而非限制性的方式，以建立参考框架。此处所用的术语“水平”被定义为与常规平面或衬底10的表面平行的平面，而与取向无关。术语“垂直”指的是与方才定义的水平垂直的方向。比如“上”、“之上”、“之下”、“侧”(如在“侧壁”中)、“更高”、“更低”、“上面”、“下面”和“以下”的术语是相对于水平面而定义的。应理解的是，在不偏离本发明范围的前提下，可以应用各种替他的参考框架。
参照图3A和3B，通过共形地沉积间隙壁材料的薄膜并利用例如对于形成绝缘层12和硬掩模20的材料有选择性的RIE工艺各向异性地进行蚀刻，在柱状物18的垂直侧壁21附近形成临时间隙壁材料的间隙壁22。构成间隙壁22的间隙壁材料可以是例如SiO2或Si3N4。间隙壁22是牺牲性的，因为在后续处理期间，间隙壁22将被完全去除。在本发明的一示范性实施例中，绝缘层12和硬掩模20由SiO2构成，间隙壁22由Si3N4构成，使得去除间隙壁22的RIE对于形成绝缘层12和硬掩模20的材料有选择性。间隙壁22从侧壁21向外水平地突出。
参照图4A和4B，通过切除从柱状物18之下延伸的边缘部分的区域，来减小催化剂垫14的尺寸。为此，通过蚀刻去除未被柱状物18和间隙壁22掩蔽的绝缘层16的区域，所述蚀刻可以是与限定间隙壁22的蚀刻工艺不同的蚀刻工艺，或者是其中为蚀刻绝缘层16而适当地改变蚀刻条件的连续的蚀刻工艺。然后，通过蚀刻去除未被柱状物18和间隙壁22掩蔽的催化剂垫14的区域以减小催化剂垫14的暴露的表面区域，所述蚀刻又可以是与去除绝缘层16的区域的蚀刻工艺不同的蚀刻工艺，或者是其中为蚀刻催化剂材料而适当地改变蚀刻条件的连续的蚀刻工艺。通过作为绝缘层16的残余物的绝缘材料的层25覆盖催化剂垫14。
参照图5A和5B，通过对于衬底10、硬掩模20和催化剂垫14的构成材料具有选择性的任何湿法或干法蚀刻工艺，从柱状物18的侧壁21去除间隙壁22。通过CVD或LPCVD工艺在衬底10上共形的沉积适合的间隙壁材料的覆盖层26，比如SiO2或锗(Ge)。如以下所述，覆盖柱状物18的侧壁21的部分覆盖层26将形成为间隙壁30，其具有与间隙壁22大致相同的厚度。
参照图6A和6B，利用旨在将柱状物18划分或分割成多个栅电极28的标准光刻和减去性蚀刻工艺，去除覆盖层26、硬掩模20、柱状物18和催化剂垫14的垂直对准的部分。为此，抗蚀剂层(未示出)被施加到覆盖层26、被曝光以实现潜像图案、并被显影以将该潜像图案转移到最终图像图案中，所述最终图像图案在栅电极28预期位置具有覆盖覆盖层26的呈平行条形式的掩蔽区域。在蚀刻工艺结束之后，栅电极28之间的绝缘层12的区域被敞开。优选地，栅电极28的特征尺寸为或近似为最小光刻尺寸。间隙壁30被定义为在催化剂垫14的位置之上沿着每个栅电极28的侧壁31向上垂直延伸的图案化覆盖层26的一部分。间隙壁30是牺牲性的，因为它们将在后续处理期间被完全去除。
参照图7A和7B，在每个栅电极28的侧壁31附近形成由适合的永久性间隙壁材料比如Si3N4形成的间隙壁32。部分间隙壁32与每个间隙壁30交迭并将其覆盖。形成间隙壁32的材料是永久性的，因为与间隙壁30相反，间隙壁32被包括到完成的器件结构中。如此形成间隙壁32，即，通过在衬底10上共形的沉积由永久性间隙壁材料形成的覆盖层，并通过例如对于形成绝缘层12和硬掩模20的材料具有选择性的RIE工艺各向异性地蚀刻覆盖层，使得在蚀刻工艺之后，每个栅电极28上的间隙壁32仅表现出由永久性间隙壁材料形成的覆盖层的剩余部分。如果构成间隙壁30的材料是Ge，则构成间隙壁32的永久性间隙壁材料可以是例如Si3N4或SiO2。间隙壁32通过覆盖催化剂垫14侧边缘的两相对侧上的间隙壁30与每个栅电极28的侧壁31分开，并附着到每个栅电极28的另外两相对侧上。
参照图8A和8B，通过对于形成硬掩模20和间隙壁32的材料具有选择性的各向同性蚀刻工艺去除每个栅电极28上的间隙壁30。例如，如果间隙壁30由Ge形成并且间隙壁32由Si3N4或SiO2形成，则包含过氧化氢(H2O2)的蚀刻剂水溶液将适于对于硬掩模20和间隙壁32有选择性的去除间隙壁30。间隙壁32和栅电极28通过在之前由间隙壁30所占据的空间中通过各向同性蚀刻工艺所产生的空隙或通道34而分隔。当在竖直方向上观看时，每个通道34具有基本为矩形的截面轮廓。各向同性蚀刻工艺还去除了图案化的覆盖层26的剩余部分从而再次暴露了绝缘层12。
从催化剂垫14的侧边缘去除通过形成通道34而暴露的层25的一部分，从而暴露或敞开相应的纳米管合成区域36。在与相应的纳米管合成区域36相邻的每个间隙壁32之下，以及在间隙壁32与绝缘层12之间的垂直方向上，出现了之前由间隙壁30之一的一部分填充的间隙38。每个通道34从催化剂垫14之一垂直地延伸到与硬掩模20相邻设置的开口33。纳米管合成区域36在垂直方向上位于开口33中相应的一个的下方。
参照图9A和9B，然后将由绝缘材料、比如SiO2形成的层40施加到与通道34共同延伸的每个栅电极28的侧壁31的暴露部分，以将每个栅电极28与相应的通道34电隔离。选择形成层40的工艺，使得暴露的纳米管合成区域36的材料不被涂覆或者不会以可能导致不支持碳纳米管生长的其它方式被变性。例如，可以将形成层40的湿法氧化工艺中的氧的分压调整成使得在侧壁31的暴露部分上生长SiO2而在纳米管合成区域36上不形成氧化物。正如以下所述，由于存在层40而减小了每个通道34的水平尺寸而适于允许碳纳米管的垂直生长，并且基本由间隙壁30的尺寸确定。
参照图10A和10B，在与由层40覆盖的每个栅电极28的侧壁31的部分相邻的通道34中，设置一束或一组碳纳米管42。碳纳米管42是由碳原子排列的六边形环构成的中空的圆柱形管，并且通常以约0.5nm至约20nm的直径以及约5nm至约50nm的侧壁厚度为参数。碳纳米管42被预期为具有各自在前端或前尖端43和与前尖端43相对的后端或后基部47之间测量的高度或长度分布，所述前尖端43是纳米管合成区域36的顶端。碳纳米管42的长度分布可以以平均长度和标准偏差为特征。每个通道34中的至少一个碳纳米管42垂直地突出到由覆盖每个栅电极28的硬掩模20所限定的水平面之上。
碳纳米管42从纳米管合成区域36基本垂直地向上延伸，并占据了每个栅电极28的通道34内部的空白空间的体积分量。每个碳纳米管42与相应的纳米管合成区域36的水平上表面垂直地或者至少基本垂直地取向，因为间隙壁32的存在限制了碳纳米管42的生长方向。尽管在通道34的界限之内允许纳米管取向的轻微偏斜或倾斜，但通过间隙壁32来禁止各向同性生长。例如，碳纳米管42不能与衬底10的水平面平行的生长。
在适于促进碳纳米管在形成纳米管合成区域36的催化剂材料上生长的生长条件下，利用任何适合的气态或汽化的含碳反应物，通过化学气相沉积(CVD)或等离子体增强CVD来生长碳纳米管42，所述含碳反应物包括但不限于一氧化碳(CO)、乙烯(C2H4)、甲烷(CH4)、乙炔(C2H2)、乙炔和氨(NH3)的混合物、乙炔和氮气(N2)的混合物、乙炔和氢气(H2)的混合物、二甲苯(C6H4(CH3)2)以及二甲苯和二茂铁(Fe(C5H5)2)的混合物。可以加热衬底10以促进CVD生长。最初，反应物横向的通过每个间隙38并向下通过每个通道34以流到纳米管合成区域36的催化剂材料处。反应物在纳米管合成区域36的催化剂材料处化学反应从而使碳纳米管42成核。碳纳米管42的后续的垂直生长可以从纳米管合成区域36表面上的基部、或者可选择地在与所述基部47相对的碳纳米管42的前自由尖端43处发生。间隙38的存在提高了反应物到达纳米管合成区域36的能力，因为如果需要反应物仅通过通道34向下流动，则流体的流动将受到显著限制。如果从前自由尖端43发生生长或者如果另外不存在流体流动的限制，则可以省略间隙38。
选择CVD或等离子增强CVD工艺的生长条件，以优先生长具有半导体分子结构的碳纳米管42。可选择地，可以通过例如施加足够高的电流以破坏具有金属性分子结构的纳米管42，从包括金属性和半导体分子结构的生长状态的纳米管42的集合中优先选择具有半导体分子结构的碳纳米管42。在本发明的某些实施例中，在一个或多个通道34中，可以存在单一的半导体碳纳米管42。纳米管42可以由除了其特征在于带隙和半导体特性的碳以外的材料构成。
参照图11A和11B，通过比如LPCVD的沉积工艺，向衬底10共形的施加电阻率相对高的绝缘材料比如硼磷硅酸盐玻璃(BPSG)的层44。通过化学机械抛光(CMP)工艺或任何其他适合的平坦化技术，将层44磨平。抛光可以在将层44去除至足够的深度从而同时缩短碳纳米管42的分布中某些长的纳米管。层44的部分可以填充各个碳纳米管42之间的任何自由空间。层44的部分还填充每个间隙38。
参照图12A和12B，通过进行标准光刻和蚀刻工艺到催化剂垫14的深度处停止，来界定通过层44、硬掩模20、栅电极28和层25延伸的接触孔46。绝缘材料被沉积在接触孔46中并被各向异性蚀刻从而提供绝缘间隙壁48，该间隔壁48将栅电极28与催化剂垫14电隔离。每个栅电极28被相应的接触孔46分割成两个不同的栅电极28a、28b。通过在栅电极28a、28b的深度处停止的标准光刻和蚀刻工艺在层44和硬掩模20中限定出接触孔50。通过标准光刻和蚀刻工艺在层44中限定出接触孔52，所述标准光刻和蚀刻工艺到达暴露了存留在每个通道34中的至少一个碳纳米管42的前尖端43的深度处。
参照图13A和13B，通过利用一个或多个阻挡/粘附增强层(未示出)为接触开口46、50和52可选地加内衬层、覆盖沉积适合的金属以填充所述接触开口、然后通过比如CMP工艺的任何适当的平坦化技术去除多余的导电材料以形成插塞，分别在接触孔46、50和52中形成接触54、56和58。在与每个栅电极28a、28b相邻的通道34中存留的碳纳米管42中的至少一个具有与相应的一个接触58电接触的前尖端43，优选为欧姆接触。该接触的碳纳米管42的前尖端43可以垂直地突出到相应的接触58的本体中或者在界面处与相应的接触58相接。每个通道34中的碳纳米管42与催化剂垫14电耦合，优选为欧姆性连接。接触54、56和58彼此电隔离并且由任何适合的导电材料形成，所述导电材料包括但不限于铝(Al)、铜(Cu)、金(Au)、钼(Mo)、钽(Ta)、钛(Ti)和钨(W)。利用标准的后端线(back-end-of-the-line，BEOL)处理来制造将相邻的已完成器件结构60连接的互连结构(未示出)。
器件结构60形成了FET，该FET包括栅电极28a、28b之一，由层40限定的栅极电介质，由催化剂垫14和接触54限定的源极，由相应的接触58限定的漏极，以及沿着在催化剂垫14与接触58之间适当的通道34中垂直延伸的至少一个碳纳米管42的长度方向限定的半导体沟道区域。由碳纳米管42限定的沟道区域相对于衬底10的水平面基本垂直地取向。当电压施加到栅电极28a、28b中适当的一个以在相关的碳纳米管42中产生沟道时，载流子从催化剂垫14通过碳纳米管42选择性地流到接触58。每个器件结构60与衬底10所承载的其他器件结构60和附加的电路元件(未示出)电耦合以用于器件工作。
尽管已经通过对于各种实施例的描述说明了本发明，同时以相当的细节描述了这些实施例，但申请人并非意于将权利要求的范围限定或以任何方式限制于这些细节。对于本领域技术人员而言，附加的优点和变化将是显而易见的。因此，本发明在其更宽的方面不受限于具体的细节、代表性的设备和方法以及被示出并描述的示例性实例。因此，在不偏离申请人的总体发明理念的前提下，可以对这些细节进行变化。

Claims (41)

1.一种垂直半导体器件结构，包括：
限定基本水平的面的衬底；
从所述衬底垂直突出并包括垂直侧壁的栅电极；
在所述垂直侧壁侧面的间隙壁；
半导体纳米管，所述半导体纳米管位于所述栅电极和所述间隙壁之间并在相对的第一和第二端之间以基本垂直的取向延伸；
设置在所述纳米管和所述栅电极之间的所述垂直侧壁上的栅极电介质；
与所述纳米管的所述第一端电耦合的源极；以及
与所述纳米管的所述第二端电耦合的漏极。
2.根据权利要求1所述的半导体器件结构，其中所述源极包括催化剂材料，所述催化剂材料用于通过化学气相沉积工艺合成所述半导体纳米管。
3.根据权利要求1所述的半导体器件结构，其中所述漏极包括催化剂材料，所述催化剂材料用于通过化学气相沉积工艺合成所述半导体纳米管。
4.根据权利要求1所述的半导体器件结构，其中所述间隙壁通过间隙与所述衬底隔开，所述间隙在所述半导体纳米管形成之后被绝缘材料填充。
5.根据权利要求1所述的半导体器件结构，其中所述半导体纳米管由排列的碳原子构成。
6.根据权利要求1所述的半导体器件结构，其中所述间隙壁通过通道与所述垂直侧壁隔开。
7.根据权利要求6所述的半导体器件结构，其中所述通道具有适于所述半导体纳米管生长的水平尺寸，以及具有大于或等于所述栅电极的所述垂直侧壁的垂直高度的垂直尺寸。
8.根据权利要求6所述的半导体器件结构，其中从垂直方向上观看时，所述通道具有矩形的截面轮廓。
9.根据权利要求6所述的半导体器件结构，其中所述源极由催化剂材料构成，所述催化剂材料用于通过化学气相沉积工艺合成所述半导体纳米管，所述源极位于所述衬底上与所述通道垂直对准。
10.根据权利要求9所述的半导体器件结构，其中所述间隙壁相对于所述衬底垂直地隔开从而限定出间隙，所述间隙用来将反应物提供到所述源极的所述催化剂材料以用于通过化学气相沉积工艺生长所述半导体纳米管。
11.根据权利要求10所述的半导体器件结构，其中在通过化学气相沉积工艺生长所述半导体纳米管之后，所述间隙被绝缘材料填充。
12.根据权利要求6所述的半导体器件结构，还包括水平地位于所述栅电极和所述间隙壁之间的多个半导体纳米管，所述多个半导体纳米管中的每一个在相对的第一和第二端之间的所述通道中垂直地延伸。
13.根据权利要求12所述的半导体器件结构，其中未被所述多个半导体纳米管占据的所述通道内的空间被绝缘材料填充。
14.根据权利要求1所述的半导体器件结构，还包括水平地位于所述栅电极和所述间隙壁之间的多个半导体纳米管，所述多个半导体纳米管中的每一个在相对的第一和第二端之间垂直地延伸。
15.根据权利要求14所述的半导体器件结构，其中所述多个半导体纳米管中的至少一个具有与所述源极电耦合的所述第一端以及与所述漏极电耦合的所述第二端。
16.一种半导体器件结构的形成方法，包括：
在衬底上形成催化剂垫；
形成与所述催化剂垫相邻的栅电极；
在覆盖所述催化剂垫的位置上的所述栅电极的垂直侧壁上形成第一间隙壁；
在所述第一间隙壁上形成第二间隙壁；
去除所述第一间隙壁从而定义出界定在所述第二间隙壁和所述栅电极之间的通道，其中所述通道在一端具有开口并且在相对端设置有所述催化剂垫；
在所述垂直侧壁上形成栅极电介质；
在所述催化剂垫上合成半导体纳米管，所述半导体纳米管从所述催化剂垫到靠近所述通道开口的自由端基本垂直地延伸。
17.根据权利要求16所述的方法，其中去除所述第一间隙壁包括：相对于所述栅电极、所述第二间隙壁和所述衬底选择性的蚀刻所述第一间隙壁。
18.根据权利要求17所述的方法，其中选择性的蚀刻所述第一间隙壁还包括：各向同性的蚀刻所述第一间隙壁。
19.根据权利要求16所述的方法，其中形成所述第二间隙壁还包括：各向异性的蚀刻所述第二间隙壁。
20.根据权利要求16所述的方法，其中形成所述栅极电介质还包括：氧化所述栅电极的侧壁从而形成所述栅极电介质。
21.根据权利要求16所述的方法，其中所述第一间隙壁通过间隙与所述衬底垂直地隔开，所述间隙提供了到所述催化剂垫的流动路径，并且合成所述半导体纳米管包括：通过所述间隙限定的流动路径引导反应物，从而能够在所述催化剂垫处发生化学反应以用于合成所述半导体纳米管。
22.根据权利要求21所述的方法，其中所述反应物是含碳反应物并且所述半导体纳米管是碳纳米管。
23.根据权利要求21所述的方法，还包括：在合成所述半导体纳米管之后，用绝缘材料填充所述间隙。
24.根据权利要求16所述的方法，还包括：用绝缘材料层覆盖所述通道的开口和所述栅电极；以及，在所述绝缘材料层中形成与所述半导体纳米管的自由端电耦合的接触。
25.根据权利要求16所述的方法，其中合成所述半导体纳米管还包括：在用于生长所述半导体纳米管的条件下，使所述催化剂垫暴露于反应物。
26.根据权利要求25所述的方法，其中所述第一间隙壁通过间隙与所述衬底隔开，所述间隙提供了到所述催化剂垫的流动路径，并且合成所述半导体纳米管包括：通过所述间隙引导反应物，从而能够在所述催化剂垫处发生化学反应以用于合成所述半导体纳米管。
27.根据权利要求21所述的方法，其中所述反应物是含碳反应物并且所述半导体纳米管是碳纳米管。
28.根据权利要求16所述的方法，还包括：在形成所述栅电极和所述催化剂垫之后，形成与所述催化剂垫的被覆盖部分交迭的第三间隙壁并暴露所述催化剂垫的未覆盖部分；以及，去除所述催化剂垫的未覆盖部分以用于减小所述催化剂垫的表面积。
29.根据权利要求28所述的方法，其中去除所述催化剂垫的暴露部分包括：相对于所述栅电极和所述衬底选择性蚀刻所述催化剂垫的未覆盖部分。
30.根据权利要求16所述的方法，还包括：形成与所述半导体纳米管的自由端电耦合的接触。
31.根据权利要求30所述的方法，其中所述半导体纳米管的自由端突出到构成所述接触的金属插塞中。
32.根据权利要求16所述的方法，其中所述半导体纳米管是由排列的碳原子构成的碳纳米管。
33.根据权利要求16所述的方法，其中形成所述栅极电介质而没有不利影响所述催化剂垫催化所述半导体纳米管生长的能力。
34.根据权利要求16所述的方法，其中所述半导体纳米管限定了具有沟道的场效应晶体管的沟道区域，通过将控制电压施加到所述栅电极，调整沿着所述沟道的电流。
35.根据权利要求16所述的方法，还包括：合成位于所述栅电极和所述间隙壁之间的多个半导体纳米管，所述多个半导体纳米管中的每一个从所述催化剂垫延伸到靠近所述通道开口的自由端。
36.根据权利要求35所述的方法，还包括：用绝缘材料层覆盖所述通道的开口和所述栅电极；以及，在所述绝缘材料层中形成与所述多个半导体纳米管中的至少一个的自由端电耦合的接触。
37.根据权利要求36所述的方法，其中所述多个半导体纳米管是碳纳米管。
38.根据权利要求16所述的方法，其中所述通道具有适于所述半导体纳米管生长的水平尺寸，以及具有大于或等于所述栅电极的所述垂直侧壁的垂直高度的垂直尺寸。
39.根据权利要求38所述的方法，其中从垂直方向上观看时，所述通道具有矩形的截面轮廓。
40.根据权利要求38所述的方法，其中所述催化剂垫位于所述衬底上与所述通道垂直对准。
41.根据权利要求40所述的方法，其中所述间隙壁相对于所述衬底垂直地隔开从而限定出间隙，所述间隙用来将反应物提供到用于通过化学气相沉积工艺生长所述半导体纳米管的所述催化剂垫。
CNB2005800020485A 2004-01-29 2005-01-13 垂直半导体器件结构及其形成方法 Active CN100568573C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/767,039 US7211844B2 (en) 2004-01-29 2004-01-29 Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US10/767,039 2004-01-29

Publications (2)

Publication Number Publication Date
CN1910767A true CN1910767A (zh) 2007-02-07
CN100568573C CN100568573C (zh) 2009-12-09

Family

ID=34807627

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800020485A Active CN100568573C (zh) 2004-01-29 2005-01-13 垂直半导体器件结构及其形成方法

Country Status (11)

Country Link
US (2) US7211844B2 (zh)
EP (1) EP1709700B1 (zh)
JP (1) JP4521409B2 (zh)
KR (1) KR100974162B1 (zh)
CN (1) CN100568573C (zh)
AT (1) ATE389242T1 (zh)
DE (1) DE602005005302T2 (zh)
IL (1) IL177126A (zh)
RU (1) RU2338683C2 (zh)
TW (1) TWI335669B (zh)
WO (1) WO2005076382A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343451B2 (en) 2009-06-02 2013-01-01 Tsinghua University Device and method for making carbon nanotube film
TWI417238B (zh) * 2009-08-25 2013-12-01 Hon Hai Prec Ind Co Ltd 奈米碳管膜先驅、奈米碳管膜及其製備方法
US9048006B2 (en) 2009-08-14 2015-06-02 Tsinghua University Carbon nanotube precursor, carbon nanotube film and method for making the same
CN108807170A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 一种纳米线的制作方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US8075863B2 (en) * 2004-05-26 2011-12-13 Massachusetts Institute Of Technology Methods and devices for growth and/or assembly of nanostructures
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7233071B2 (en) 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
US7268077B2 (en) * 2005-12-02 2007-09-11 Intel Corporation Carbon nanotube reinforced metallic layer
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US8785058B2 (en) * 2006-04-07 2014-07-22 New Jersey Institute Of Technology Integrated biofuel cell with aligned nanotube electrodes and method of use thereof
KR20090057089A (ko) * 2006-09-04 2009-06-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상호접속 구조체, 상호접속 구조체의 제조 방법 및 집적 회로 디바이스의 제조 방법
US8546027B2 (en) * 2007-06-20 2013-10-01 New Jersey Institute Of Technology System and method for directed self-assembly technique for the creation of carbon nanotube sensors and bio-fuel cells on single plane
US7964143B2 (en) * 2007-06-20 2011-06-21 New Jersey Institute Of Technology Nanotube device and method of fabrication
US7736979B2 (en) * 2007-06-20 2010-06-15 New Jersey Institute Of Technology Method of forming nanotube vertical field effect transistor
KR100927634B1 (ko) * 2007-09-07 2009-11-20 한국표준과학연구원 멀티 게이트 나노튜브 소자의 제조 방법 및 그 소자
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
US8624224B2 (en) 2008-01-24 2014-01-07 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array bipolar transistors
US8350360B1 (en) 2009-08-28 2013-01-08 Lockheed Martin Corporation Four-terminal carbon nanotube capacitors
US8405189B1 (en) * 2010-02-08 2013-03-26 Lockheed Martin Corporation Carbon nanotube (CNT) capacitors and devices integrated with CNT capacitors
KR101927415B1 (ko) 2012-11-05 2019-03-07 삼성전자주식회사 나노갭 소자 및 이로부터의 신호를 처리하는 방법
US10654718B2 (en) * 2013-09-20 2020-05-19 Nantero, Inc. Scalable nanotube fabrics and methods for making same
KR102136234B1 (ko) 2013-10-03 2020-07-21 인텔 코포레이션 나노와이어 트랜지스터들을 위한 내부 스페이서들 및 그 제조 방법
RU2601044C2 (ru) * 2015-02-04 2016-10-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тамбовский государственный технический университет" ФГБОУ ВПО ТГТУ Способ формирования углеродных нанообъектов на ситалловых подложках
US9899529B2 (en) 2015-11-09 2018-02-20 Samsung Electronics Co., Ltd. Method to make self-aligned vertical field effect transistor
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
KR20190067939A (ko) * 2016-11-08 2019-06-17 어플라이드 머티어리얼스, 인코포레이티드 패터닝 응용들을 위한 상향식 필러들의 기하형상 제어
TW201839897A (zh) 2017-02-22 2018-11-01 美商應用材料股份有限公司 自對準接觸圖案化之臨界尺寸控制
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
TWI760540B (zh) * 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
US10600688B2 (en) 2017-09-06 2020-03-24 Micromaterials Llc Methods of producing self-aligned vias
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796573A (en) * 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
US6250984B1 (en) * 1999-01-25 2001-06-26 Agere Systems Guardian Corp. Article comprising enhanced nanotube emitter structure and process for fabricating article
JP3658342B2 (ja) * 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE60126310T2 (de) 2000-11-01 2007-06-06 Japan Science And Technology Agency, Kawaguchi Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
WO2003063208A2 (en) 2002-01-18 2003-07-31 California Institute Of Technology Array-based architecture for molecular electronics
EP1341184B1 (en) 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US20030211724A1 (en) 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
DE10250984A1 (de) 2002-10-29 2004-05-19 Hahn-Meitner-Institut Berlin Gmbh Feldeffekttransistor sowie Verfahren zu seiner Herstellung
DE10250830B4 (de) 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
KR100790859B1 (ko) 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR100493166B1 (ko) 2002-12-30 2005-06-02 삼성전자주식회사 수직나노튜브를 이용한 메모리
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
WO2004105140A1 (ja) 2003-05-22 2004-12-02 Fujitsu Limited 電界効果トランジスタ及びその製造方法
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US20050167655A1 (en) 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343451B2 (en) 2009-06-02 2013-01-01 Tsinghua University Device and method for making carbon nanotube film
CN101905877B (zh) * 2009-06-02 2013-01-09 清华大学 碳纳米管膜的制备方法
US9048006B2 (en) 2009-08-14 2015-06-02 Tsinghua University Carbon nanotube precursor, carbon nanotube film and method for making the same
TWI417238B (zh) * 2009-08-25 2013-12-01 Hon Hai Prec Ind Co Ltd 奈米碳管膜先驅、奈米碳管膜及其製備方法
CN108807170A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 一种纳米线的制作方法
CN108807170B (zh) * 2018-06-11 2021-10-22 中国科学院微电子研究所 一种纳米线的制作方法

Also Published As

Publication number Publication date
US7329567B2 (en) 2008-02-12
KR100974162B1 (ko) 2010-08-04
US20050266627A1 (en) 2005-12-01
ATE389242T1 (de) 2008-03-15
TWI335669B (en) 2011-01-01
DE602005005302T2 (de) 2009-03-12
JP4521409B2 (ja) 2010-08-11
TW200537687A (en) 2005-11-16
CN100568573C (zh) 2009-12-09
KR20060125845A (ko) 2006-12-06
IL177126A (en) 2010-06-30
US20050167740A1 (en) 2005-08-04
EP1709700A1 (en) 2006-10-11
DE602005005302D1 (de) 2008-04-24
RU2338683C2 (ru) 2008-11-20
US7211844B2 (en) 2007-05-01
JP2007520073A (ja) 2007-07-19
WO2005076382A1 (en) 2005-08-18
EP1709700B1 (en) 2008-03-12
IL177126A0 (en) 2006-12-10
RU2006130863A (ru) 2008-03-10

Similar Documents

Publication Publication Date Title
CN100568573C (zh) 垂直半导体器件结构及其形成方法
CN100580971C (zh) 垂直纳米管半导体器件结构及其形成方法
CN100338747C (zh) 垂直碳纳米管场效应晶体管
CN1943055B (zh) 半导体器件结构及制造包括该结构的阵列的电路的方法
KR100714932B1 (ko) 자기-정렬 나노튜브 전계 효과 트랜지스터 및 그 제조 방법
US20110108803A1 (en) Vertical nanowire fet devices
CN1877810A (zh) 多层半导体器件及其制造方法
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
CN108807159A (zh) 半导体装置的形成方法
US20060157747A1 (en) Forming field effect transistors from conductors
MXPA06008502A (en) Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant