CN1905165B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1905165B
CN1905165B CN200610107657.3A CN200610107657A CN1905165B CN 1905165 B CN1905165 B CN 1905165B CN 200610107657 A CN200610107657 A CN 200610107657A CN 1905165 B CN1905165 B CN 1905165B
Authority
CN
China
Prior art keywords
layer
grid
mask
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610107657.3A
Other languages
English (en)
Other versions
CN1905165A (zh
Inventor
大沼英人
坂仓真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1905165A publication Critical patent/CN1905165A/zh
Application granted granted Critical
Publication of CN1905165B publication Critical patent/CN1905165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants

Abstract

本发明的目的在于提供一种技术，以高成品率制造高可靠性的半导体器件和显示器件。本发明使用设置有衍射光栅图形或辅助图形的曝光掩模作为曝光掩模，所述辅助图形由半透膜构成并且具有光强度降低功能。当使用这种曝光掩模时，可以进一步正确地进行多种多样的曝光的控制，从而可以将抗蚀剂加工成进一步精密的形状。由此，在使用这种掩模层的情况下，可以通过相同的步骤以适合于所要求的性能的不同形状对导电膜或绝缘膜进行形状上的加工。因此，能够制造具有不同特性的薄膜晶体管和不同尺寸或形状的布线，而不增加步骤。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件及半导体器件的制造方法。
背景技术
对用于半导体器件或显示器件等的薄膜晶体管所要求的特性，根据其半导体器件的目的或功能不同。为满足该要求，控制薄膜晶体管的特性很重要，从而对制造薄膜晶体管以使它具有适合使用目的的技术进行研究开发。
已经提出了一种技术(例如，参照专利文献1)，在薄膜晶体管中，通过蚀刻将栅极层加工成具有不同形状的叠层或锥形的形状，并且，使用其形状添加杂质元素，由此，在半导体层中以自对准的方式形成不同浓度的杂质区域。
[专利文献1]日本专利申请公开2002-203862公报
然而，若通过如上所述的蚀刻控制栅极的形状，就有一个问题，即，以相同的步骤形成的布线或电容器电极等也具有与栅极相同的锥形的形状。
发明内容
本发明的目的在于提供一种技术，该技术能够以高成品率制造高精细而且高可靠性的半导体器件和显示器件，而不使步骤和器件复杂化。
并且，在本说明书中，半导体器件是可以通过利用半导体特性而工作的器件。使用本发明，能够制造多层布线层或ID芯片等半导体器件。
此外，通过使用本发明还能够制造显示器件。可以适用于本发明的显示器件有发光显示器件或液晶显示器件等，所述发光显示器件连接有发光元件和薄膜晶体管(以下也称作TFT)，该发光元件将含有呈现被称作电致发光(以下也称作“EL”)的发光的有机物、无机物、或有机物和无机物的混合层夹在电极之间，所述液晶显示器件中将具有液晶材料的液晶元件用作显示元件。
根据本发明的半导体器件的制造方法，形成第一半导体层和第二半导体层；在第一半导体层和第二半导体层上形成栅极绝缘层；在栅极绝缘层上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上，使用以多个强度透光的曝光掩模，在第一半导体层上形成第一掩模层，在第二半导体层上形成第二掩模层；使用第一掩模层和第二掩模层蚀刻第一导电膜和第二导电膜；使用第一掩模层形成第一栅极层和第二栅极层，并且使用第二掩模层形成第三栅极层和第四栅极层；使用第一栅极层和第二栅极层作为掩模将赋予一种导电类型的杂质元素添加到第一半导体层中，并且，使用第三栅极层和第四栅极层作为掩模将赋予一种导电类型的杂质元素添加到第二半导体层中，在第一半导体层中形成第一高浓度杂质区域和与第一栅极层重叠的第一低浓度杂质区域，并且，在第二半导体层中形成第二高浓度杂质区域和与第三栅极层重叠的第二低浓度杂质区域；在第二半导体层、第三栅极层、以及第四栅极层上形成第三掩模层；使用第三掩模层和第二栅极层作为掩模，去除第一栅极层的与第一低浓度杂质区域重叠的区域。
根据本发明的半导体器件的制造方法，形成第一半导体层、第二半导体层、以及第三半导体层；在第一半导体层、第二半导体层、以及第三半导体层上形成栅极绝缘层；在栅极绝缘层上形成第一导电膜；在第一导电膜上形成第二导电膜；在第二导电膜上，使用以多个强度透光的曝光掩模，在第一半导体层上形成第一掩模层，在第二半导体层上形成第二掩模层，在第三半导体层上形成第三掩模层，；使用第一掩模层、第二掩模层以及第三掩模层蚀刻第一导电膜和第二导电膜；使用第一掩模层形成第一栅极层和第二栅极层，使用第二掩模层形成第三栅极层和第四栅极层，使用第三掩模层形成第五栅极层和第六栅极层；在第三半导体层、第五栅极层以及第六栅极层上形成第四掩模层；使用第四掩模层、第一栅极层以及第二栅极层作为掩模，将赋予n型的杂质元素添加到第一半导体层中，使用第四掩模层、第三栅极层以及第四栅极层作为掩模，将赋予n型的杂质元素添加到第二半导体层中，在第一半导体层中形成第一n型高浓度杂质区域和与第一栅极层重叠的第一n型低浓度杂质区域，在第二半导体层中形成第二n型高浓度杂质区域和与第三栅极层重叠的第二n型低浓度杂质区域；在第一半导体层、第二半导体层、第一栅极层、第二栅极层、第三栅极层以及第四栅极层上形成第五掩模层；使用第五掩模层、第五栅极层以及第六栅极层作为掩模，将赋予p型的杂质元素添加到第三半导体层中，在第三半导体层中形成p型杂质区域；在第一半导体层、第三半导体层、第一栅极层、第二栅极层、第五栅极层以及第六栅极层上形成第六掩模层；使用第六掩模层和第四栅极层作为掩模，去除第三栅极层的与第二低浓度杂质区域重叠的区域。
在上述结构中，作为以多个强度透光的曝光掩模，可以使用使透过的光的强度降低的半透光膜(也称作半透膜)，也可以使用具有曝光装置的分辨率(分辨极限)或更窄的宽度的开口和非开口部分的衍射光栅图形。
通过使用本发明，可以以简化的步骤制造可靠性高的半导体器件和显示器件。因此，可以以低成本而且高成品率制造高精细而且高性能的半导体器件和显示器件。
附图说明
图1A至1D为说明本发明的半导体器件的制造步骤的图；
图2A至2F为说明本发明的半导体器件的制造步骤的图；
图3A至3E为说明本发明的半导体器件的制造步骤的图；
图4A至4F为说明本发明的半导体器件的制造步骤的图；
图5A至5D为说明本发明的显示器件的制造方法的图；
图6A和6B为说明本发明的显示器件的制造方法的图；
图7A至7C为说明本发明的显示器件的制造方法的图；
图8A和8B为说明本发明的显示器件的制造方法的图；
图9A和9B为说明本发明的显示器件的制造方法的图；
图10A和10B为说明本发明的显示器件的图；
图11A和11B为说明本发明的显示器件的制造方法的图；
图12为说明本发明的显示器件的图；
图13为说明本发明的显示器件的图；
图14为说明本发明的显示器件的图；
图15为说明本发明的显示器件的图；
图16为说明本发明的显示器件的图；
图17A和17B为说明本发明的显示器件的图；
图18A至18D为说明可以适用于本发明的发光元件的结构的图；
图19A和19B为说明本发明的半导体器件的制造步骤的图；
图20A至20C为本发明的显示器件的俯视图；
图21A和21B为本发明的显示器件的俯视图；
图22为图23中所说明的显示器件的等效电路图；
图23为说明本发明的显示器件的图；
图24为说明能适用于本发明的滴下式注入法的图；
图25为示出应用本发明的电子设备的图；
图26为说明应用本发明的电子设备的图；
图27A和27B为示出应用本发明的电子设备的图；
图28A和28B为说明本发明的半导体器件的适用实例的图；
图29为说明本发明的半导体器件的适用实例的图；
图30A至30G为说明本发明的半导体器件的适用实例的图；
图31A和31B为说明本发明的半导体器件的适用实例的图；
图32A至32D为示出应用本发明的电子设备的图；
图33为说明本发明的显示器件的图；
图34A至34C为说明能适用于本发明的发光元件的结构的图；
图35A至35C为说明能适用于本发明的发光元件的结构的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予详细地说明。但是，本发明可能通过多种不同的方式来实施，所述领域的普通人员可以很容易理解的一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定为实施方式所记载的内容。并且，在下面说明的本发明的结构中，对在不同附图中的相同部分或具有相同功能的部分使用相同的符号，省略其重复说明。
实施方式1
使用图1A至1D详细地说明本实施方式中的薄膜晶体管的制造方法。并且，在本实施方式中，虽然着眼于一个薄膜晶体管而进行说明，但是，当然可以将多个薄膜晶体管同时形成在同一衬底上。
在衬底300上形成绝缘层301作为基底膜，并且，在绝缘层301上形成半导体层302。在本实施方式中，将结晶半导体层用作半导体层302。在半导体层302上形成栅极绝缘层303，并且，层叠第一导电膜304和第二导电膜305。在本实施方式中，由于形成在栅极绝缘层上的栅极层以叠层结构形成，所以，层叠第一导电膜304和第二导电膜305。为控制薄膜晶体管的阈值电压，可以在半导体层302中掺杂微量的杂质元素(硼或磷)。
形成用于将第一导电膜304和第二导电膜305蚀刻成所要求的形状的掩模层306(参照图1A)。掩模层306是使用曝光掩模将抗蚀剂蚀刻成为所要求的形状后的抗蚀剂图形。在本实施方式中所使用的曝光掩模是设置有衍射光栅图形或者由半透膜构成并且具有光强度降低功能的辅助图形的曝光掩模。衍射光栅图形是至少设置有一个以上狭缝(slit)、点(dot)等开口图形。在具有多个开口的情况下，其开口可以有秩序而且有规则(周期)地配置，也可以无秩序(非周期)地配置。使用具有曝光装置的分辨率或更窄的宽度的开口和非开口的微细的衍射光栅图形，由此，可以调制实际上的曝光量，可以调整被曝光后的抗蚀剂膜的显影后的膜厚度，可以将抗蚀剂加工成更精密的形状。因此，若使用这种掩模层，可以以同一步骤并且以适合于所要求的性能的不同的形状进行对导电膜或绝缘膜的加工。因此，可以制造不同种类的薄膜晶体管或不同尺寸的布线等，而不增加步骤。
使用掩模层306分别蚀刻第一导电膜304和第二导电膜305，以形成第一栅极层307和第二栅极层308(参照图1B)。反映掩模层306的形状来形成第一栅极层307和第二栅极层308的形状。在本实施方式中是第一栅极层307的宽度比第二栅极层308大的形状，第一栅极层307延伸到第二栅极层308的侧端部外侧。此外，存在如下情况：通过形成栅极层时的蚀刻步骤，栅极绝缘层的一部分被蚀刻(也称作膜厚度的降低)，膜厚度变薄。因此，在本实施方式中，通过对第一导电膜304和第二导电膜305的蚀刻步骤，没有由第一栅极层307或第二栅极层308覆盖的区域的栅极绝缘层303部分地被蚀刻而膜厚度变薄。蚀刻可以用干法蚀刻或湿法蚀刻等。并且，在对第一导电膜和第二导电膜进行蚀刻的步骤中，掩模层306也被蚀刻而成为掩模层309。
此外，还可以在与形成第一栅极层307和第二栅极层308相同的步骤中，将第一导电膜304和第二导电膜305蚀刻成所要求的形状，形成布线层。在此情况下，布线层使用如下掩模，即，使用如掩模层306的设置有具有光强度降低功能的辅助图形的曝光掩模所形成的掩模，由此，可形成按照所设置的位置或者功能自由地设定形状的布线层。为了提高层叠在布线层上部的绝缘层等的覆盖性，布线层也可以与第一栅极层307和第二栅极层308相同在其侧端部具有台阶(或者锥形)而被形成，也可以使第一布线层和第二布线层具有大致相同的宽度且精密地层叠而形成布线层。如果叠层的宽度相同，叠层之间的布线间电容减少。
将赋予一种导电类型的杂质元素引入到半导体层302中，形成杂质区域。在本实施方式中，为了形成n沟道型的薄膜晶体管，使用赋予n型的杂质元素(本实施方式中使用磷(P))作为赋予一种导电类型的杂质元素。将赋予n型的杂质元素312添加到设有掩模层309、第一栅极层307以及第二栅极层308的半导体层302中，形成第一n型杂质区域314a、第一n型杂质区域314b、第二n型杂质区域313a、以及第二n型杂质区域313b(参照图1C)。此外，半导体层302中未添加杂质元素312的区域成为沟道形成区域315。
可以通过离子掺杂法或离子注入法将赋予n型的杂质元素312添加到半导体层302中。将赋予n型的杂质元素312添加到未被第一栅极层307、第二栅极层308以及掩模层309覆盖的半导体层302的区域中而形成的第二n型杂质区域313a和第二n型杂质区域313b，成为高浓度n型杂质区域。另一方面，使赋予n型的杂质元素312通过未被第二栅极层308覆盖的第一栅极层307的区域添加到半导体层302中而形成的第一n型杂质区域314a和第一n型杂质区域314b，成为低浓度n型杂质区域。
在本实施方式中，栅极层是叠层结构。利用不同形状的第一栅极层307和第二栅极层308的形状，通过一次添加赋予n型的杂质元素312，以自对准的方式形成第一n型杂质区域314a、第一n型杂质区域314b、第二n型杂质区域313a、以及第二n型杂质区域313b。在本实施方式中，通过进行一次杂质元素的添加步骤来形成第二n型杂质区域313a、第二n型杂质区域313b、第一n型杂质区域314a以及第一n型杂质区域314b，但是，也可以通过控制第一栅极层307、第二栅极层308以及栅极绝缘层303各自的膜厚度与杂质元素的添加条件，以多次添加步骤形成上述杂质区域。
第二n型杂质区域313a和第二n型杂质区域313b为高浓度n型杂质区域，起到源极和漏极的功能。另一方面，第一n型杂质区域314a和第一n型杂质区域314b为低浓度n型杂质区域，成为LDD(LightlyDoped Drain：漏区轻掺杂)区域。在本说明书中，将杂质区域中间夹着栅极绝缘层并重叠于栅极层的区域示为Lov区域，将杂质区域中间夹着栅极绝缘层未重叠于栅极层的区域示为Loff区域。
此外，在图1C中，虽然在杂质区域中由影线和空白表示，但是，这不表示在空白部分中没添加有杂质元素，使得可以直觉理解为该区域的杂质元素的浓度分布反映着掩模或掺杂条件。并且，此情况在本说明书的其他附图上也是相同的。
使用第二栅极层308作为掩模蚀刻第一栅极层307，形成第一栅极层316(参照图1D)。第一栅极层316反映了第二栅极层308的形状，成为去除延伸到第二栅极层308外侧的第一栅极层307区域的形状。因此，第一栅极层316的侧端部和第二栅极层308的侧端部大致一致。此外，在本实施方式中，在第一栅极层307的蚀刻步骤中去除掩模层309。掩模层309可以在形成第一栅极层307和第二栅极层308之后去除，但是，如本实施方式那样，若在形成第一栅极层316时，以相同的步骤去除掩模层309，就可以使步骤简单化。
由于形成第一栅极层316，从而第一n型杂质区域314a和第一n型杂质区域314b形成为中间夹着栅极绝缘层303未被第一栅极层316和第二栅极层308覆盖的Loff区域。作为Loff区域形成在漏极一侧的第一n型杂质区域314a或第一n型杂质区域314b具有如下效果：缓和漏极附近的电场并防止因热载流子注入导致的劣化，同时，降低截止(OFF)电流。结果，可以制造可靠性高而且低功耗的半导体器件。
形成电连接到起源极区域、漏极区域作用的第二n型杂质区域313a、第二n型杂质区域313b的布线层(也称作源极层、漏极层，图1A至1D中未图示)，制造n沟道型薄膜晶体管。
通常，在不以自对准的方式而在半导体层中形成不同浓度的杂质的情况下，因加工用于形成杂质区域的掩模层时的对准偏差，存在不能得到所要求的杂质区域的长度和面积的问题。如果不能形成与所设定一样的杂质区域，就不能得到所要求的薄膜晶体管的装置特性，并且，在多个薄膜晶体管中，发生装置特性的不均匀性。因此，所获得的半导体器件的可靠性也降低。
此外，如果去除掩模层309，则产生不能通过杂质元素的掺杂保护半导体层302的情况。
若使用本发明，可以以简单化了的步骤制造可靠性高的半导体器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式2
参照图2A至2F详细地说明本实施方式的薄膜晶体管的制造方法。在本实施方式中，示出了以相同的步骤制造栅极层的结构不同的两种薄膜晶体管的实例。
与实施方式1相同，在衬底320上形成成为基底膜的绝缘层321，并且，形成半导体层322a、半导体层322b、覆盖半导体层322a和半导体层322b的栅极绝缘层323(参照图2A)。为控制薄膜晶体管的阈值电压，可以在半导体层322a和半导体层322b中掺杂微量的杂质元素(硼(B)或磷(P))到。
在栅极绝缘层323上形成第一导电膜324和第二导电膜325，并且，形成由抗蚀剂构成的掩模层326a和掩模层326b，该掩模层用于将第一导电膜324和第二导电膜325加工成所要求的形状(参照图2B)。与实施方式1所示的掩模层306相同，也使用设置有衍射光栅图形或者由半透膜构成并且具有光强度降低功能的辅助图形的曝光掩模来形成掩模层326a和掩模层326b。这种曝光掩模可以更正确地进行多种多样的曝光的抑制，从而可以将抗蚀剂加工成更精密的形状。由此，若使用这种掩模层，可以以相同的步骤将导电膜或绝缘膜加工成适合于所要求的性能的不同形状。因此，可以制造具有不同特性的薄膜晶体管或者不同尺寸或形状的布线等，而不增加步骤。
使用掩模层326a和掩模层326b，分别蚀刻第一导电膜324和第二导电膜325，形成第一栅极层327a、第一栅极层327b、第二栅极层328a以及第二栅极层328b(参照图2C)。并且，在蚀刻第一导电膜324和第二导电膜325的步骤中，也蚀刻掩模层326a和掩模层326b，成为掩模层329a和掩模层329b。反映掩模层326a和掩模层326b的形状，形成第一栅极层327a、第一栅极层327b、第二栅极层328a以及第二栅极层328b的形状。在本实施方式中，成为第一栅极层327a和第一栅极层327b的宽度比第二栅极层328a和第二栅极层328b的宽度大的形状，第一栅极层327a和第一栅极层327b分别延伸到第二栅极层328a和第二栅极层328b的侧端部外侧。蚀刻可以使用干法蚀刻、湿法蚀刻等。
形成覆盖半导体层322a、第一栅极层327a以及第二栅极层328a的掩模层397a，并且，将赋予一种导电类型的杂质元素引入到半导体层322b中，形成杂质区域。在图2D的步骤中，以便形成n沟道型的薄膜晶体管，将赋予n型的杂质元素(本实施方式中为磷(P))用作赋予一种导电类型的杂质元素。
将赋予n型的杂质元素330添加到设有第一栅极层327b、第二栅极层328b以及掩模层329b的半导体层322b，形成第一n型杂质区域334a、第一n型杂质区域334b、第二n型杂质区域333a以及第二n型杂质区域333b(参照图2D)。此外，未添加杂质元素330的半导体层322b的区域成为沟道形成区域335。并且，由掩模层397a覆盖半导体层322a，避免杂质元素330添加到半导体层322a中。
将赋予n型的杂质元素330添加到未被第一栅极层327b、第二栅极层328b以及掩模层329b覆盖的半导体层322b的区域中而形成的第二n型杂质区域333a和第二n型杂质区域333b，成为高浓度n型杂质区域。另一方面，通过未被第二栅极层328b覆盖的第一栅极层327b的区域将赋予n型的杂质元素330添加到半导体层322b中而形成的第一n型杂质区域334a和第一n型杂质区域334b，成为低浓度n型杂质区域。在本实施方式中，栅极层为叠层结构，利用不同形状的第一栅极层327b和第二栅极层328b一次添加赋予n型的杂质元素330，以自对准的方式形成第一n型杂质区域334a、第一n型杂质区域334b、第二n型杂质区域333a以及第二n型杂质区域333b。
赋予n型的杂质元素330的添加可以进行多次，也可以通过一次添加步骤形成各个杂质区域。通过控制添加杂质元素时的掺杂条件，可以选择以一次添加步骤形成第一n型杂质区域334a、第一n型杂质区域334b、第二n型杂质区域333a、以及第二n型杂质区域333b，或者通过进行多次来形成上述杂质区域。
第二n型杂质区域333a和第二n型杂质区域333b为高浓度n型杂质区域，起到源极区域、漏极区域的作用。另一方面，第一n型杂质区域334a和第一n型杂质区域334b为低浓度n型杂质区域，成为LDD区域。在本实施方式中，第一n型杂质区域334a和第一n型杂质区域334b中间夹着栅极绝缘层323被第一栅极层327b覆盖，所以，为Lov区域，可以缓和漏极区域附近的电场，可以抑制由热载流子导致的导通电流的劣化。
在本实施方式中，在去除掩模层397a和掩模层329b之后，形成覆盖第一栅极层327b、第二栅极层328b以及半导体层322b的掩模层397b。作为赋予一种导电类型的杂质元素，将赋予p型的杂质元素(本实施方式中使用硼(B))添加到半导体层322a中，形成杂质区域。在本实施方式中，将赋予p型的杂质元素332添加到设有第一栅极层327a和第二栅极层328a的半导体层322a中，形成第一p型杂质区域387a、第一p型杂质区域387b、第二p型杂质区域386a、以及第二p型杂质区域386b(参照图2E)。此外，未添加杂质元素332的半导体层322a的区域成为沟道形成区域388。并且，由掩模层397b覆盖半导体层322b，避免杂质元素332添加到半导体层322b中。
将赋予p型的杂质元素332添加到未被第一栅极层327a和第二栅极层328a覆盖的半导体层322a的区域中而形成的第二p型杂质区域386a和第二p型杂质区域386b，成为高浓度p型杂质区域。另一方面，将赋予p型的杂质元素332通过未被第二栅极层328a覆盖的第一栅极层327a的区域添加到半导体层322a中而形成的第一p型杂质区域387a和第一p型杂质区域387b，成为低浓度p型杂质区域。
对半导体层322a添加赋予p型的杂质元素332可以进行多次，也可以以一次添加步骤形成各个杂质区域。在本实施方式中，示出了第一p型杂质区域387a和第一p型杂质区域387b中的赋予p型的杂质元素的浓度比第二p型杂质区域386a和第二p型杂质区域386b中的浓度低的情况，但是，根据杂质的添加条件，也有第一栅极层327a下面的杂质区域的杂质浓度比未被第一栅极层327a覆盖的杂质区域高的情况。因此，也存在如下的情况，即，第一p型杂质区域387a和第一p型杂质区域387b中的赋予p型的杂质元素的浓度比第二p型杂质区域386a、第二p型杂质区域386b高，或者与其浓度相同。
将第二栅极层328a作为掩模蚀刻第一栅极层327a，形成第一栅极层336。第一栅极层336反映了第二栅极层328a的形状，成为从第二栅极层328a延伸到外侧的第一栅极层327a的区域被去除了的形状。因此，第一栅极层336的侧端部和第二栅极层328a的侧端部大致一致。
第二p型杂质区域386a和第二p型杂质区域386b为高浓度p型杂质区域，起到源极、漏极的作用。另一方面，第一p型杂质区域387a和第一p型杂质区域387b为低浓度p型杂质区域，成为LDD区域。由于形成第一栅极层336，第一p型杂质区域387a和第一p型杂质区域387b形成为中间夹着栅极绝缘层323未被第一栅极层336和第二栅极层328a覆盖的Loff区域。作为Loff区域形成在漏极一侧的第一p型杂质区域387a或第一p型杂质区域387b，具有降低截止电流的效果。
在形成绝缘层331并且在绝缘层331上形成达到各源极区域、漏极区域的开口之后，形成分别电连接到起到源极区域、漏极区域作用的第二p型杂质区域386a、第二p型杂质区域386b的源极层或漏极层369a、源极层或漏极层369b、以及分别电连接到起到源极区域、漏极区域作用的第二n型杂质区域333a、第二n型杂质区域333b的源极层或漏极层369c、源极层或漏极层369d(参照图2F)。通过上述步骤，制造p沟道型薄膜晶体管339a和n沟道型薄膜晶体管339b。将p沟道型薄膜晶体管339a和n沟道型薄膜晶体管339b电连接，由此，可以制造CMOS结构。
若使用本发明，可以以简单化了的步骤制造可靠性高的半导体器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式3
参照图3A至3E详细地说明本实施方式的薄膜晶体管的制造方法。在本实施方式中，示出了以相同的步骤制造栅极层的结构不同的两种薄膜晶体管的实例。
与实施方式1相同，在衬底340上形成成为基底膜的绝缘层341，形成半导体层342a、半导体层342b以及覆盖半导体层342a和半导体层342b的栅极绝缘层343。为控制薄膜晶体管的阈值电压，可以在半导体层342a和半导体层342b中掺杂微量的杂质元素(硼(B)或磷(P))。
在栅极绝缘层343上形成第一导电膜344和第二导电膜345，形成由加工为所要求的形状用的抗蚀剂构成的掩模层346a和掩模层346b(参照图3A)。掩模层346a和掩模层346b也与实施方式1所示的掩模层306一样，使用设置有衍射光栅图形或者由半透膜构成并且具有光强度降低功能的辅助图形的曝光掩模来形成。这种曝光掩模可以更正确地进行多种多样的曝光的控制，从而可以将抗蚀剂加工成更精密的形状。由此，可以通过使用这种掩模层，以相同的步骤将导电膜或绝缘膜加工成适合于所要求的性能的不同形状。因此，可以制造具有不同特性的薄膜晶体管或者不同尺寸或形状的布线等，而不增加步骤。
使用掩模层346a和掩模层346b分别蚀刻第一导电膜344和第二导电膜345而进行加工，形成第一栅极层347a、第一栅极层347b、第二栅极层348a、以及第二栅极层348b(参照图3B)。并且，在蚀刻第一导电膜344和第二导电膜345的步骤中，掩模层346a和掩模层346b也被蚀刻，成为掩模层349a和掩模层349b。反映掩模层346a和掩模层346b的形状，形成第一栅极层347a、第一栅极层347b、第二栅极层348a以及第二栅极层348b的形状。在本实施方式中，第一栅极层347a和第一栅极层347b的宽度比第二栅极层348a和第二栅极层348b大，第一栅极层347a和第一栅极层347b分别延伸到第二栅极层348a和第二栅极层348b的侧端部外侧。第一导电膜344和第二导电膜345的蚀刻可以使用干法蚀刻、湿法蚀刻等。
将赋予一种导电类型的杂质元素引入到半导体层342a和半导体层342b中，形成杂质区域。在本实施方式中，作为赋予一种导电类型的杂质元素，使用赋予n型的杂质元素(本实施方式中使用磷(P))，以便形成n沟道型的薄膜晶体管。将赋予n型的杂质元素352添加到设有第一栅极层347a、第一栅极层347b、第二栅极层348a、以及第二栅极层348b的半导体层342a和半导体层342b中，以形成第一n型杂质区域354a、第一n型杂质区域354b、第一n型杂质区域354c、第一n型杂质区域354d、第二n型杂质区域353a、第二n型杂质区域353b、第二n型杂质区域353c、以及第二n型杂质区域353d(参照图3C)。此外，半导体层342a和半导体层342b的未添加杂质元素352的区域成为沟道形成区域355a或沟道形成区域355b。
将赋予n型的杂质元素352添加到半导体层342a和半导体层342b的未被第一栅极层347a、第一栅极层347b、第二栅极层348a、第二栅极层348b、掩模层349a、以及掩模层349b覆盖的区域中而形成的第二n型杂质区域353a、第二n型杂质区域353b、第二n型杂质区域353c、第二n型杂质区域353d，成为高浓度n型杂质区域。另一方面，使赋予n型的杂质元素352通过第一栅极层347a或第一栅极层347b的未被第二栅极层348a或第二栅极层348b覆盖的区域添加到半导体层342a或半导体层342b中而形成的第一n型杂质区域354a、第一n型杂质区域354b、第一n型杂质区域354c、以及第一n型杂质区域354d，成为低浓度n型杂质区域。在本实施方式中，栅极层具有叠层结构，可以通过利用不同形状的第一栅极层347a、第一栅极层347b、第二栅极层348a、以及第二栅极层348b，一次添加赋予n型的杂质元素352就可以以自对准的方式形成第一n型杂质区域354a、第一n型杂质区域354b、第一n型杂质区域354c、第一n型杂质区域354d、第二n型杂质区域353a、第二n型杂质区域353b、第二n型杂质区域353c、以及第二n型杂质区域353d。
赋予n型的杂质元素352的添加可以进行多次，也可以通过一次添加步骤形成各个杂质区域。通过控制添加杂质元素时的掺杂条件，可以选择以一次添加步骤形成第一n型杂质区域354a、第一n型杂质区域354b、第一n型杂质区域354c、第一n型杂质区354d、第二n型杂质区域353a、第二n型杂质区域353b、第二n型杂质区域353c、以及第二n型杂质区域353d，或者通过进行多次添加形成上述杂质区域。
形成覆盖第一栅极层347b、第二栅极层348b、以及半导体层342b的掩模层357，并且使用第二栅极层348a作为掩模蚀刻第一栅极层347a，以形成第一栅极层356(参照图3D)。第一栅极层356反映了第二栅极层348a的形状，其形状为延伸到第二栅极层348a外侧的第一栅极层347a的区域被去除了的形状。因此，第一栅极层356的侧端部和第二栅极层348a的侧端部大致一致。
此外，在本实施方式中，将掩模层349a和掩模层349b用作添加杂质元素352的步骤中的第二栅极层348a和第二栅极层348b的保护层，在添加杂质元素352的步骤之后去除它。
第二n型杂质区域353a、第二n型杂质区域353b、第二n型杂质区域353c、以及第二n型杂质区域353d为高浓度n型杂质区域，并且用作源极区域、漏极区域。另一方面，第一n型杂质区域354a、第一n型杂质区域354b、第一n型杂质区域354c、以及第一n型杂质区域354d为低浓度n型杂质区域，并且成为LDD区域。
由于形成第一栅极层356，所以，第一n型杂质区域354a和第一n型杂质区域354b形成为中间夹着栅极绝缘层343未被第一栅极层356和第二栅极层348a覆盖的Loff区域。作为Loff区域形成在漏极一侧的第一n型杂质区域354a或第一n型杂质区域354b具有如下的效果：缓和漏极区域附近的电场，并且，防止因热载流子注入导致的劣化，同时，降低截止电流。结果，可以制造高可靠性而且低耗电量的半导体器件。
另一方面，第一栅极层347b中间夹着栅极绝缘层343覆盖第一n型杂质区域354c和第一n型杂质区域354d，所以，第一n型杂质区域354c和第一n型杂质区域354d为Lov区域，从而可以缓和漏极区域附近的电场，并且可以抑制因热载流子导致的导通电流的劣化。
在形成绝缘层398并且在绝缘层398中形成到达每个源极区域或漏极区域的开口之后，形成分别电连接到用作源极区域、漏极区域的第二n型杂质区域353a和第二n型杂质区域353b的源极层或漏极层358a和源极层或漏极层358b、以及分别电连接到用作源极区域、漏极区域的第二n型杂质区域353c和第二n型杂质区域353d的源极层或漏极层358c和源极层或漏极层358d。通过上述步骤，制造n沟道型薄膜晶体管359a和n沟道型薄膜晶体管359b(参照图3E)。通过将n沟道型薄膜晶体管359a和n沟道型薄膜晶体管359b电连接，可以制造NMOS结构的电路。
此外，如本实施方式，作为赋予一种导电类型的杂质元素添加赋予n型的杂质元素(例如磷(P))就可以制造包括具有n型的杂质区域的n沟道型薄膜晶体管，而作为赋予一种导电类型的杂质元素添加赋予p型的杂质元素(例如硼(B))就可以同样地制造包括具有p型的杂质区域的p沟道型薄膜晶体管。
通过使用本发明，可以以简单化了的步骤制造高可靠性的半导体器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式4
参照图4A至4F详细地说明本实施方式中的薄膜晶体管的制造方法。在本实施方式中，示出了以相同的步骤制造栅极层的结构不同的两种薄膜晶体管和电容的实例。
与实施方式1相同，在衬底360上形成成为基底膜的绝缘层361，并且形成半导体层362a、半导体层362b、半导体层362c、以及覆盖半导体层362a、半导体层362b和半导体层362c的栅极绝缘层363(参照图4A)。可以将微量的杂质元素(硼(B)或磷(P))掺杂到半导体层362a和半导体层362b中，以便控制薄膜晶体管的阈值电压。
在栅极绝缘层363上形成第一导电膜364和第二导电膜365，以形成由抗蚀剂构成的掩模层366a、掩模层366b、以及掩模层366c，它们用于将第一导电膜364和第二导电膜365加工成所要求的形状(参照图4A)。与如实施方式1所示的掩模层306一样，使用设置有衍射光栅图形或辅助图形的曝光掩模形成掩模层366a、掩模层366b、以及掩模层366c，所述辅助图形由半透膜构成并且具有光强度降低的功能。
使用图19A和19B说明设置有衍射光栅图形或辅助图形的曝光掩模，所述辅助图形由半透膜构成并且具有光强度降低的功能。利用半透膜的光强度降低功能，可以使通过的光的强度成为10～70％。
图19A为进行形成掩模层366a、掩模层366b、以及掩模层366c的曝光步骤时的截面图。图19A和19B对应于图4A，在衬底360和绝缘层361上形成半导体层362a、半导体层362b、以及半导体层362c，并且覆盖半导体层362a、半导体层362b、以及半导体层362c地形成栅极绝缘层363、第一导电膜364、第二导电膜365、以及抗蚀剂膜760。在本实施方式中，示出使用去除曝光区域的正性抗蚀剂的情况。
在抗蚀剂膜760的上部通过光学系统设置有曝光掩模，并且曝光掩模设置有由Cr等金属膜构成的遮光部分752a、遮光部分752b和遮光部分752c、以及用作辅助图形的半透膜751a、半透膜751b和半透膜751c。
在图19A中，曝光掩模在具有透光性的衬底750上设置由MoSiN构成的半透膜751a、半透膜751b、以及半透膜751c，与半透膜751a、半透膜751b、以及半透膜751c分别层叠地设置由Cr等金属膜构成的遮光部分752a、遮光部分752b、以及遮光部分752c。除了上述以外，还可以使用MoSi、MoSiO、MoSiON、CrSi等形成半透膜751a、半透膜751b、以及半透膜751c。
使用图19A所示的曝光掩模进行对抗蚀剂膜的曝光，就形成曝光区域762和非曝光区域761a、非曝光区域761b、以及非曝光区域761c。当曝光时，光返回遮光部分或通过半透膜而形成如图19A所示的曝光区域762。
然后，进行显影，去除曝光区域762，而得到如图19B(对应于图4A)所示的作为抗蚀剂图形的掩模层366a、掩模层366b、以及掩模层366c。
此外，作为其他曝光掩模的实例，可以使用将具有多个狭缝(slit)的衍射光栅图形设置在遮光部分和遮光部分之间的曝光掩模。衍射光栅图形就是一个图形，其中设置有狭缝(slit)、点等开口图形中的至少一个以上。在具有多个开口的情况下，其开口可以有秩序而且有规则(周期)地配置，也可以无秩序(非周期)地配置。使用具有与曝光装置的分辨率相同或更窄的微细的宽度的非开口部分(line，线)和开口部分(space，空间)的衍射光栅图形，就可以调制实际上的曝光量，并且可以调整在显影被曝光了的抗蚀剂膜之后的膜厚度。分辨率就是能够由曝光装置形成的最小线宽度，分辨率R在投影曝光装置中示为R＝Kλ/NA。K为常数，λ为用于曝光的光的波长，NA为投影透镜的开口数。因此，通过图19A和19B所示的方法加工抗蚀剂膜，就可以选择性地进行微细的加工，而不增加步骤，以可以获得多种多样的抗蚀剂图形(掩模层)。在本实施方式中，使用这种抗蚀剂图形(掩模层)形成栅极层的形状不同的两种薄膜晶体管和电容。
在图4A中，形成第一导电膜364和第二导电膜365，然后，形成如图19A和19B所示那样制造的不同形状的掩模层366a、掩模层366b、以及掩模层366c。
掩模层366a具有没有断坡也没有凹凸的近似长方体的形状，掩模层366b具有在其侧端部分有缓坡的形状，而掩模层366c具有在侧端部分附近有凸部的形状。
使用掩模层366a、掩模层366b、以及掩模层366c进行通过蚀刻处理的加工，以形成第一栅极层367a、第二栅极层368a、第一栅极层367b、第二栅极层368b、第一导电层765、以及第二导电层766(参照图4B)。第一栅极层367a的侧端部和第二栅极层368a的侧端部大致一致并且具有连续性。另一方面，第一栅极层367b和第二栅极层368b具有第一栅极层367b的宽度比第二栅极层368b大的形状，并且第一栅极层367b延伸到第二栅极层368b的侧端部外侧。反映了掩模层366c的形状的第一导电层765和第二导电层766也与第一栅极层367b和第二栅极层368b相同，第一导电层765的宽度比第二导电层766大，并且第一导电层765的一个侧端部延伸到第二导电层766的一个侧端部外侧。第一导电层765的一个上端部分和第二导电层766的一个下端部分大致一致。如图4B所示，第二导电层766的宽度比第一栅极层368b小，并且覆盖第一导电层765的面积也小，从而第一导电层765的露出面积大。
形成覆盖半导体层362a、第一栅极层367a、以及第二栅极层368a的掩模层396a，将赋予一种导电类型的杂质元素引入到设有第一栅极层367b和第二栅极层368b的半导体层362b及设有第一导电层765和第二导电层766的半导体层362c中，以形成杂质区域。在图4C所示的步骤中，作为赋予一种导电类型的杂质元素使用赋予n型的杂质元素(本实施方式中使用磷(P))。
将赋予n型的杂质元素380添加到设有第一栅极层367b和第二栅极层368b的半导体层362b及设有第一导电层765和第二导电层766的半导体层362c中，以形成第一n型杂质区域374a、第一n型杂质区域374b、第二n型杂质区域373a、第二n型杂质区域373b、第一n型杂质区域394、以及第二n型杂质区域393(参照图4C)。此外，半导体层362b的未添加杂质元素380的区域成为沟道形成区域377。与此相同，半导体层362c的未添加杂质元素380的区域成为非添加区域319。并且，由掩模层396a覆盖半导体层362a，避免杂质元素380添加到半导体层362a中。
第二n型杂质区域373a、第二n型杂质区域373b、以及第二n型杂质区域393成为高浓度n型杂质区域，该区域是将赋予n型的杂质元素380添加到半导体层362b和半导体层362c的未被第一栅极层367b、第二栅极层368b、第一导电层765、以及第二导电层766覆盖的区域中而形成的。另一方面，第一n型杂质区域374a、第一n型杂质区域374b、以及第一n型杂质区域394成为低浓度n型杂质区域，该区域是将赋予n型的杂质元素380通过第一栅极层367b或第一导电层765的未被第二栅极层368b或第二导电层766覆盖的区域添加到半导体层362b或半导体层362c中而形成的。在本实施方式中，栅极层具有叠层结构，所以，通过利用不同形状的第一栅极层367b、第二栅极层368b、第一导电层765、以及第二导电层766一次添加赋予n型的杂质元素380，就可以以自对准的方式形成第一n型杂质区域374a、第一n型杂质区域374b、第一n型杂质区域394、第二n型杂质区域373a、第二n型杂质区域373b、以及第二n型杂质区域393。
赋予n型的杂质元素380的添加步骤，可以多次进行，也可以以一次添加步骤形成各个杂质区域。通过控制添加杂质元素时的掺杂条件，可以选择以一次添加步骤形成第一n型杂质区域374a、第一n型杂质区域374b、第一n型杂质区域394、第二n型杂质区域373a、第二n型杂质区域373b、以及第二n型杂质区域393，或者进行多次添加形成上述杂质区域。
第二n型杂质区域373a和第二n型杂质区域373b为高浓度n型杂质区域，并且用作源极区域、漏极区域。另一方面，第一n型杂质区域374a和第一n型杂质区域374b为低浓度n型杂质区域，并且成为LDD区域。
形成覆盖半导体层362b和半导体层362c的掩模层396b，作为赋予一种导电类型的杂质元素将赋予p型的杂质元素382(本实施方式中为硼(B))添加到半导体层362a中，以形成p型杂质区域381a和p型杂质区域381b(参照图4D)。在本实施方式中，以第一栅极层367a和第二栅极层368a作为掩模，以自对准的方式形成p型杂质区域381a和p型杂质区域381b，从而可以使所有的杂质区域成为高浓度杂质区域，而故意地在半导体层362a中不形成低浓度杂质区域。
形成覆盖半导体层362a、第一栅极层367a、以及第二栅极层368a的掩模层396d及覆盖半导体层362c、第一导电层765、以及第二导电层766的掩模层396c，使用第二栅极层368b作为掩模蚀刻第一栅极层367b，以形成第一栅极层376(参照图4E)。第一栅极层376反映了第二栅极层368b的形状，其形状成为延伸到第二栅极层368b的外侧的第一栅极层367b的区域被去除了的形状。因此，第一栅极层376的侧端部和第二栅极层368b的侧端部大致一致。
由于形成第一栅极层376，从而第一n型杂质区域374a和第一n型杂质区域374b形成为中间夹着栅极绝缘层363未被第一栅极层376和第二栅极层368b覆盖的Loff区域。作为Loff区域形成在漏极一侧的第一n型杂质区域374a或第一n型杂质区域374b具有如下效果：缓和漏极附近的电场，防止因热载流子注入导致的劣化，同时，降低截止电流。结果，可以制造高可靠性而且低耗电量的半导体器件。
在形成绝缘层399，并且，在该绝缘层399中形成到达各源极区域或漏极区域的开口及到达第二n型杂质区域393的开口之后，形成分别电连接到用作源极区域或漏极区域的p型杂质区域381a和p型杂质区域381b的源极层或漏极层383a及源极层或漏极层383b、以及分别电连接到用作源极区域或漏极区域的第二n型杂质区域373a、第二n型杂质区域373b、以及第二n型杂质区域393的源极层或漏极层383c、源极层或漏极层383d、以及布线层767。通过上述步骤，制造没有LDD区域的(所谓的单漏型)p沟道型薄膜晶体管385、在Loff区域具有LDD区域的n沟道型薄膜晶体管375、以及电容395(参照图4F)。
作为所添加赋予一种导电类型的杂质元素添加赋予n型的杂质元素(例如磷(P))，就可以制造包括具有n型的杂质区域的n沟道型薄膜晶体管，而作为所添加的赋予一种导电类型的杂质元素添加赋予p型的杂质元素(例如硼(B))，就可以制造包括具有p型的杂质区域的p沟道型薄膜晶体管。
此外，如果控制添加赋予一种导电类型的杂质元素的掺杂条件，就可以使所有的杂质区域成为高浓度杂质区域，而不形成低浓度杂质区域。
以相同的步骤可以制造栅极层和杂质区域的结构不同的薄膜晶体管。此外，在以相同的步骤制造布线等的情况下，可以制造目的于进一步低电阻化的而且尺寸小的布线。因此，可以实现微细化，而达到半导体器件的精密化、高功能化、以及轻量化等。
在电容395中，由于可以将第一导电层765形成为比第二导电层766宽的形状，从而可以将第一n型杂质区域394的区域形成得宽。由于在杂质区域和栅极之间形成的电容比在未添加杂质元素的非添加区域319和栅极之间形成的电容大，所以，如果将第一导电层765下面的第一n型杂质区域394形成得宽，就可以获得大电容。
如上所述，通过使用本发明，可以以相同的步骤而且以适合于所要求的功能的不同形状对导电膜和绝缘膜进行加工。因此，可以制造具有不同特性的薄膜晶体管以及不同尺寸和形状的布线等，而不增加步骤。本实施方式可以与上述的各个实施方式1至3任意组合。
通过使用本发明，可以以简单化了的步骤制造高可靠性的半导体器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式5
使用图5A至10B和图20A至图21B详细地说明根据本实施方式的显示器件的制造方法。
图20A为示出本发明的显示面板的结构的俯视图，其中，在具有绝缘表面的衬底2700上形成有将像素2702以矩阵排列的像素部分2701、扫描线侧输入端子2703、以及信号线侧输入端子2704。像素的数量可根据各种标准设置。若是XGA，像素数量是1024×768×3(RGB)，若是UXGA，像素数量是1600×1200×3(RGB)，若对应于全规格高清晰画质，像素数量是1920×1080×3(RGB)。
像素2702与从扫描线侧输入端子2703延伸的扫描线和从信号线侧输入端子2704延伸的信号线交叉而呈矩阵排列。每个像素2702具有开关元件和连接到开关元件的像素电极层。开关元件的典型实例是TFT。TFT的栅极层一侧和扫描线彼此连接，并且源极或漏极一侧与信号线彼此连接，据此，可以由从外部输入的信号独立地控制每个像素。
图20A所示为由外置的驱动电路控制输入到扫描线和信号线的信号的显示面板的结构。然而，如图21A所示，通过COG(玻璃覆晶)方式将驱动器IC 2751安装在衬底2700上。作为另一安装方式，如图21B所示的TAB(柔性带自动连接)法也可使用。驱动器IC可以形成在单晶半导体衬底上，也可以在玻璃衬底上由TFT形成电路。在图21A和21B中，驱动器IC 2751连接到FPC(柔性印刷电路)2750。
此外，设置在像素中的TFT由具有结晶性的半导体形成的情况下，如图20B所示，可以将扫描线侧驱动电路3702形成在衬底3700上。在图20B中，与连接到信号线侧输入端子3704的图20A相同，由外置的驱动电路控制像素部分3701。设置在像素中的TFT由具有高迁移率的多晶(微晶)半导体、单晶半导体等形成的情况下，如附图20C，像素部分4701、扫描线驱动电路4702和信号线驱动电路4704可以被集成地形成在衬底4700上。
在具有绝缘表面的衬底100上通过溅射法、PVD(物理气相淀积)法、低压CVD(LPCVD)法或等离子体CVD法等的CVD(化学气相淀积)法等并使用氮氧化硅(SiNO)膜形成膜厚度为10至200nm(优选为50至150nm)的基底膜101a，并且使用氧氮化硅(SiON)膜层叠膜厚度为50至200nm(优选为100至150nm)的基底膜101b作为基底膜。或者，还可以使用丙烯酸、甲基丙烯酸、以及它们的衍生物，聚酰亚胺、芳香族聚酰胺、聚苯并咪唑(polybenzimidazole)等耐热性高分子，或硅氧烷树脂。并且，硅氧烷树脂相当于含有Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。使用至少含有氢的有机基(例如烷基、芳香族碳化氢)作为取代基。还可以使用氟基作为取代基。或者，作为取代基，可以使用至少含有氢的有机基和氟基。此外，还可以使用聚乙烯醇和聚乙烯醇缩丁醛等乙烯树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氯胺树脂、聚氨酯树脂等树脂材料。此外，还可以使用苯并环丁烯、聚对二甲苯、氟芳香醚(fluorinated-arylene-ether)、聚酰亚胺等有机材料，含有溶于水的均聚物和溶于水的共聚物的组成物材料等。此外，恶唑树脂也可以使用，例如可以使用感光性聚苯并恶唑等。感光性聚苯并恶唑为这样一种材料，即，低介电常数(常温并在1MHz时介电常数为2.9)、高耐热性(在热重分析仪(TGA：thermal gravity analysis)温度上升5℃/min时热分解温度为550℃)、低吸水率(在常温24小时，吸水率为0.3％)的材料。并且，吸水率就是将一定尺寸的样品在一定时间内浸渍在蒸馏水中，以百分率示出的重量增量和原重的比率。
此外，可以使用液滴喷射法、印刷法(丝网印刷或胶印刷等形成图形的方法)、旋转涂敷法等涂敷法、以及浸渍法等。在本实施方式中，使用等离子体CVD法形成基底膜101a和基底膜101b。作为衬底100，可以使用玻璃衬底、石英衬底、硅衬底、金属衬底、或在其表面上形成了绝缘膜的不锈钢衬底。此外，具有能够受得住本实施方式的处理温度的耐热性的塑料衬底或柔性衬底比如薄膜也可以使用。作为塑料衬底，可以使用由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、或PES(聚醚砜)构成的衬底。作为柔性衬底，可以使用聚丙烯等合成树脂。根据本实施方式制造的显示器件，由于具有通过衬底100从发光元件取光的结构，所以，衬底100必须具有透光性。
作为基底膜，可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等，并且可以采用单层结构或者双层、三层之类的叠层结构。并且，在本说明书中，氧氮化硅是氧的组成比率大于氮的组成比率的物质，这可以称之为含氮的氧化硅。类似地，氮氧化硅是氮的组成比率大于氧的组成比率的物质，可以称之为含氧的氮化硅。在本实施方式中，以SiH4、NH3、N2O、N2和H2作为反应气体，在衬底上形成50nm厚的氮氧化硅膜，并且以SiH4和N2O作为反应气体，形成100nm厚的氧氮化硅膜。此外，也可以形成140nm厚的氮氧化硅膜并层叠100nm厚的氧氮化硅膜。
接下来，在基底膜上形成半导体膜。半导体膜可以通过公知的方法(溅射法、LPCVD法或等离子体CVD法等)以25至200nm(优选以30至150nm)的厚度形成。在本实施方式中，优选使用通过激光晶化使非晶半导体膜结晶化而形成的晶体半导体膜。
作为形成半导体膜的材料，可以使用通过气相生长法或溅射法使用以硅烷或锗烷为代表的半导体材料气体而制造的非晶体半导体(以下也称作非晶半导体：AS)、通过利用光能或热能使该非晶半导体结晶化而形成的多晶半导体或者半晶(也称作微晶(micro crystal)，以下也称作SAS)半导体等。
SAS具有介于非晶结构和结晶结构(包括单晶和多晶)之间的中间结构，它是具有自由能稳定的第三状态的半导体，并且，包括具有近程有序和晶格畸变的结晶区域。通过采用含硅的气体进行辉光放电分解(等离子体CVD)来形成SAS。作为含硅的气体，可以使用SiH4，还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、以及SiF4等。此外，还可以在含硅的气体中混合F2或GeF4。该含硅的气体也可以采用H2或者H2与选自He、Ar、Kr和Ne中的一种或多种稀有气体元素进行稀释。此外，通过包含稀有气体元素比如氦、氩、氪、氖等进一步促进晶格畸变，从而增加稳定性，可以获得优良的SAS。此外，由氢类气体形成的SAS层可以层叠在由氟类气体形成的SAS层上作为半导体膜。
作为非晶半导体，典型地有氢化非晶硅，而作为晶体半导体，典型地有多晶硅等。多晶硅的实例包括：所谓的高温多晶硅，该多晶硅使用通过800℃或更高的处理温度而形成的多晶硅作为其主要材料；所谓的低温多晶硅，该多晶硅使用通过600℃或更低的处理温度而形成的多晶硅作为其主要材料；通过添加例如促进结晶化的元素等进行结晶化而形成的多晶硅。显然，如上所述，也可使用半非晶半导体或半导体膜的一部分中包含晶相的半导体。
在使用晶体半导体膜作为半导体膜时，公知的方法(激光晶化法、热晶化法、或使用促进结晶化的元素比如镍等的热晶化法等)用作制造所述晶体半导体膜的方法即可。此外，作为SAS的微晶半导体也可以通过激光辐射结晶化，以增强结晶度。在不引入促进结晶化的元素的情况下，在对非晶半导体膜执行激光辐射之前，在氮气氛中以500℃的温度加热一个小时，释放氢直到包含在非晶半导体膜中的氢浓度为等于或低于1×1020atoms/cm3。这是因为在对包含大量的氢的非晶半导体膜执行激光辐射时会损坏非晶半导体膜的缘故。作为结晶化的加热处理，可以使用加热炉、激光辐射、由灯发射的光辐射(也称作灯退火)等。作为加热方法，有RTA法比如GRTA(气体快速热退火)法或LRTA(灯快速热退火)法等。GRTA就是利用高温气体进行加热处理的方法，LRTA就是利用灯光进行加热处理的方法。
在使非晶半导体层结晶化并且形成晶体半导体层的结晶化步骤中，将促进结晶化的元素(也示为催化剂元素、金属元素)添加到非晶半导体层中，通过热处理(在550～750℃的温度下进行3分钟至24个小时)来进行结晶化。作为促进该硅的结晶化的金属元素，可以使用选自铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铹(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)以及金(Au)中的一种或多种。
对于将金属元素引入非晶半导体膜中的方法，只要为能够使该金属元素存在于非晶半导体膜的表面或内部的方法，就没有特别的限制。例如，可以使用溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸附法或涂敷金属盐溶液的方法。在这些方法中，使用溶液的方法简单而方便，容易调节金属元素的浓度，所以很有用。此外，优选通过在氧气氛中进行UV光照射、热氧化法、使用包含羟基的臭氧水或过氧化氢的处理等来形成氧化膜，以便改善非晶半导体膜表面的可湿性从而将水性溶液散布在非晶半导体膜的整个表面上。
为了从晶体半导体层中去除或减少促进结晶化的元素，以与晶体半导体层接触地形成包含杂质元素的半导体层，将它用作吸杂装置(gettering sink)。可以使用赋予n型的杂质元素、赋予p型的杂质元素或稀有气体元素等作为杂质元素，例如，可使用选自磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、以及氙(Xe)中的一种或多种。包含稀有气体元素的半导体层形成于包含促进结晶化的元素的晶体半导体层上，并且进行热处理(在550到750℃的温度下进行3分钟到24个小时)。晶体半导体层中所包含的促进结晶化的元素移动到包含稀有气体元素的半导体层中，促进结晶化的元素被去除或减少。此后，去除成为吸杂装置的包含稀有气体元素的半导体层。
通过相对地扫描激光束和半导体膜，可以执行激光辐射。在执行激光辐射中，由于以良好的精度重叠光束或者控制激光辐射的开始位置和结束位置，从而可以形成标记。标记可以与非晶半导体膜同时形成在衬底上。
在采用激光辐射的情况下，可以使用连续振荡激光束(CW激光束)或脉冲振荡激光束(脉冲激光束)。在此，作为激光束可以采用由如下的一种或多种激光器振荡的激光束，即气体激光器诸如Ar激光器、Kr激光器、受激准分子激光器；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸气激光器；和金蒸气激光器。通过照射这种激光束的基波以及所述基波的二次到四次谐波，可以获得大粒径的晶体。例如，可以采用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或者三次谐波(355nm)。该激光束可以以CW发射，也可以以脉冲振荡发射。当以CW发射时，需要大约0.01～100MW/cm2(优选0.1～10MW/cm2)的激光能量密度。而且，以大约10至2000cm/sec的扫描速度来照射激光。
并且，将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂剂而获得的材料用作介质的激光器、Ar离子激光器、或Ti：蓝宝石激光器可以进行连续振荡，而且，通过Q开关动作或锁模(modelocking)等可以以10MHz或更高的振荡频率进行脉冲振荡。当以10MHz或更高的振荡频率振荡激光束时，在用激光束熔化半导体膜之后并在凝固半导体膜之前向半导体膜发射下一个脉冲的激光束。因此，与使用振荡频率低的脉冲激光的情况不同，由于可以在半导体膜中连续地移动固相和液相之间的界面，而可以获得沿扫描方向连续生长的晶粒。
通过使用陶瓷(多晶)作为介质，可以以短时间和低成本将介质形成为任何形状。当采用单晶时，通常使用直径为几mm、长度为几十mm的圆柱形的介质，然而，当采用陶瓷时可以形成更大的介质。
直接有助于发光的介质中的Nd、Yb等掺杂剂的浓度由于在单晶中也好在多晶中也好不能大幅度地更改，因此，通过增加浓度而提高激光输出就有一定的界限。然而，在采用陶瓷的情况下，与单晶相比，可以显著增大介质的尺寸，所以，可以期待大幅度地提高输出。
并且，在采用陶瓷的情况下，可以容易地形成平行六面体形状或长方体形状的介质。通过使用这种形状的介质，使振荡光在介质内部以锯齿形前进，可以增加振荡光路的长度。因此，振幅变大，可以以大输出进行振荡。另外，由于从这种形状的介质发射的激光束在发射时的截面形状是四角形状，所以，与圆形状的激光束相比，有利于将其成形为线状。通过利用光学系统成形这种被发射的激光束，可以容易地获取短边长度为1mm或更短、长边长度为几mm到几m的线状激光束。另外，通过将激发光均匀地照射在介质上，线状激光束沿着长边方向具有均匀的能量分布。此外，优选相对半导体膜具有入射角θ(0＜θ＜90°)地照射激光束。这是因为可以防止激光束的干扰的缘故。
通过将上述线状激光束照射在半导体膜上，可以对半导体膜的整个表面更均匀地进行退火。在需要线状光束的两端都均匀的退火的情况下，需要采用一种方法，即在其两端布置狭缝(slit)，以遮断能量的衰变部分等。
若使用根据上述步骤而得到的强度均匀的线状激光束对半导体膜进行退火，并且，使用该半导体膜制造半导体器件，其半导体器件的特性良好且均匀。
此外，可以在例如稀有气体或氮等的惰性气体气氛中照射激光束。由此，可以由激光束的照射抑制半导体表面的粗糙度，可以抑制由界面态密度的波动导致的阈值的波动。
非晶半导体膜的结晶化可以通过组合热处理和激光辐射来实现，或者可以单独地多次执行热处理或激光辐射来实现。
在本实施方式中，在基底膜101b上形成非晶半导体膜，并且使非晶半导体膜结晶化，由此，以形成晶体半导体膜。使用SiH4和H2的反应气体形成的非晶硅可用作非晶半导体膜。在本实施方式中，在相同的室中不打破真空在330℃的相同温度下一边改变反应气体一边连续地形成基底膜101a、基底膜101b以及非晶半导体膜。
在去除形成在非晶半导体膜上的氧化膜后，通过在氧气氛下通过UV光辐射、热氧化法、使用含羟基根团的臭氧水或过氧化氢等的处理形成1nm至5nm厚的氧化膜。在本实施方式中，使用Ni作为促进结晶化的元素。通过旋转涂敷法涂敷含有10ppm的Ni醋酸盐的水溶液。
在本实施方式中，在750℃下通过RTA法实施热处理3分钟。此后，去除形成在半导体膜上的氧化膜，以激光辐射半导体膜。非晶半导体膜通过上述的结晶化处理被结晶化，形成为晶体半导体膜。
在实施使用金属元素的结晶化的情况下，实施吸杂处理以减少或去除金属元素。在本实施方式中，以非晶半导体膜作为吸杂装置来俘获金属元素。首先，通过在氧气氛中通过UV光辐射、热氧化法、使用含羟基根团的臭氧水或过氧化氢等的处理，在晶体半导体膜上形成氧化膜。优选通过加热处理使氧化膜厚膜化。然后，通过等离子体CVD法(在本实施方式中的条件是350W、35Pa、成膜气体SiH4(流量5sccm)、Ar(流量1000sccm))，以50nm的膜厚形成非晶半导体膜。
此后，在744℃下通过RTA法实施3分钟的热处理以减少或去除金属元素。热处理可以在氮气氛中实施。用作吸杂装置的非晶半导体膜和形成在非晶半导体膜上的氧化膜使用氢氟酸等去除，由此，获得了金属元素被减少或去除后的晶体半导体膜102(参照图5A)。在本实施方式中，使用TMAH(四甲基氢氧化铵)去除作为吸杂装置的非晶半导体膜。
这样所获得的半导体膜中可以掺杂微量的杂质元素(硼或磷)，以控制薄膜晶体管的阈值电压。可以对在结晶化步骤之前的非晶半导体膜实施该杂质元素的掺杂。如果杂质元素掺杂到非晶半导体膜中，使其结晶化的加热处理则还可以被用来执行杂质的激活。此外，还可以改善在掺杂时产生的缺陷等。
接下来，将晶体半导体膜102加工成所要求的形状。在本实施方式中，在去除形成在晶体半导体膜102上的氧化膜后，形成新的氧化膜。然后，将它蚀刻加工成所要求的形状，以形成半导体层103、半导体层104、半导体层105、以及半导体层106。
作为蚀刻加工可以采用等离子体蚀刻(干法蚀刻)或湿法蚀刻，然而，等离子体蚀刻适合于处理大面积的衬底。使用含氟气体比如CF4或NF3等或含氯气体比如Cl2或BCl3等作为蚀刻气体，还可以适当地添加惰性气体比如He或Ar等。此外，当采用大气压力下的放电的蚀刻处理时，可以进行局部放电加工，从而不需要在衬底的整个表面上形成掩模层。
在本发明中，形成布线层或电极层的导电层、形成预定图形用的掩模层等可以通过可选择性地形成图形的方法比如液滴喷射法形成。液滴喷射(喷出)法(根据其方式也被称作喷墨法)可以通过有选择性地喷射(喷出)为特定目的而调制的组合物的微滴，以形成预定的图形(导电层、绝缘层等)。在此时，也可执行控制被形成区域的可湿性或粘性的处理。此外，可转印或绘制图形的方法例如印刷法(形成图形的方法，例如丝网印刷或胶印等)等都可以使用。
在本实施方式中，树脂材料比如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氯胺树脂或聚氨酯树脂等用作掩模。此外，还可以使用苯并环丁烯、聚对二甲苯、氟化芳基酰胺、具有透光性的聚酰亚胺等有机材料、通过硅氧烷系聚合体等的聚合作用而得到的化合物材料、含有溶于水的均聚物和溶于水的共聚物的组成物材料等。或者，也可以使用包括感光剂的商品化抗蚀剂材料，例如，可以使用作为典型正性抗蚀剂的酚醛环氧树脂和作为感光剂的萘酚醌亚胺二叠氮基化合物(naphthoquinonediazide)、作为负性抗蚀剂的基础树脂、二苯硅化物以及酸产生剂等。在使用液滴喷射法的情况下，任一材料的表面张力和粘性都可以通过调整溶剂的浓度或添加界面活性剂等进行适当地调整。
去除半导体层上的氧化膜，形成覆盖半导体层103、半导体层104、半导体层105以及半导体层106的栅极绝缘层107。通过等离子体CVD法或溅射法形成10～150nm厚的含硅的绝缘膜。栅极绝缘层可以由公知的材料比如以氮化硅、氧化硅、氧氮化硅或氮氧化硅为代表的硅的氧化物材料或氮化物材料等形成，并且可以具有叠层结构或单层结构。此外，绝缘层可以为层叠氮化硅膜、氧化硅膜、氮化硅膜三层的叠层结构、氧氮化硅膜的单层结构或双层结构。并且，在半导体层和栅极绝缘层之间形成具有1～100nm厚、优选1～10nm厚、更优选2～5nm厚的膜厚度薄的氧化硅膜。作为形成薄的氧化硅膜的方法，使用GRTA法、LRTA法等氧化半导体区域表面，形成热氧化膜，由此，可以形成膜厚度薄的氧化硅膜。并且，为了在低的成膜温度下形成具有更小栅极泄漏电流的细密的绝缘膜，优选可以使反应气体包含氩等稀有气体元素，并使其混入到所形成的绝缘膜中。在本实施方式中，形成110nm厚的氧氮化硅膜作为栅极绝缘层107。
然后，将用作栅极层的膜厚为20～100nm的第一导电膜108和膜厚为100～400nm的第二导电膜109层叠形成在栅极绝缘层107上(参照图5B)。第一导电膜108和第二导电膜109可以通过公知的方法比如溅射法、气相沉积法或CVD法等形成。第一导电膜108和第二导电膜109可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nd)中的元素、或以上述元素为主要成分的合金材料或化合物材料形成。作为第一导电膜108和第二导电膜109，还可以使用掺杂了磷等杂质元素的以多晶硅膜为代表的半导体膜或AgPdCu合金。此外，其结构不局限于两层结构，例如，还可以为按顺序层叠50nm厚的钨膜作为第一导电膜、500nm厚的铝与硅的合金膜(Al-Si)作为第二导电膜、30nm厚的氮化钛膜作为第三导电膜的三层结构。当采用三层结构时，第一导电膜亦可使用氮化钨来取代钨，第二导电膜亦可使用铝与钛的合金膜(Al-Ti)来取代铝与硅的合金膜(Al-Si)，并且，第三导电膜亦可使用钛膜来取代氮化钛膜。在本实施方式中，形成30nm厚的氮化钽(TaN)作为第一导电膜108，并且形成370nm厚的钨(W)作为第二导电膜109。
在栅极绝缘层107、第一导电膜108、第二导电膜109上形成由抗蚀剂构成的掩模层157a、掩模层157b、掩模层157c、掩模层157d、以及掩模层157e，该掩模层用于将栅极绝缘层107、第一导电膜108、以及第二导电膜109加工成所要求的形状(参照图5C)。掩模层157a、掩模层157b、掩模层157c、掩模层157d以及掩模层157e也与实施方式1和实施方式4所示的掩模层306、掩模层366a、掩模层366b、掩模层366c一样，使用设置有衍射光栅图形或辅助图形的曝光掩模来形成，所述辅助图形半透膜构成并且具有光强度降低功能。这种曝光掩模可以更正确地进行多种多样的曝光的控制，从而可以将抗蚀剂加工成更精密的形状。由此，通过使用这种掩模层，可以以相同的步骤将导电膜或绝缘层加工成适合于所要求的性能的不同形状。因此，可以制造具有不同特性的薄膜晶体管或者不同尺寸或形状的布线等，而不增加步骤。
接下来，使用掩模层157a、掩模层157b、掩模层157c、掩模层157d、掩模层157e将第一导电膜108和第二导电膜109蚀刻成所要求的形状，以形成第一栅极层121、第一栅极层122、第一栅极层124、第一栅极层125以及第一栅极层126、并且形成第二栅极层131、第二栅极层132、第二栅极层134、第二栅极层135、以及第二栅极层136(参照图5D)。通过对第一导电膜108和第二导电膜109的蚀刻步骤，分别蚀刻掩模层157a、掩模层157b、掩模层157c、掩模层157d、以及掩模层157e，而成为掩模层110a、掩模层110b、掩模层110c、掩模层110d以及掩模层110e，然后被去除。
作为蚀刻法，可以使用等离子体蚀刻法、反应性离子蚀刻法或ICP(Inductively Coupled Plasma，电感耦合等离子体)蚀刻法。在本实施方式中，使用ICP蚀刻法。蚀刻条件(施加到线圈型电极层的电能、施加到衬底一侧的电极层的电能、衬底一侧的电极温度等)可以适当地调节。可以进行多次蚀刻步骤，也可以如本实施方式那样进行一次步骤。并且，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的含氯气体、以CF4、CF5、SF6或NF3等代表的含氟气体或者O2。在本实施方式中，以干法蚀刻形成栅极层，然而也可以以湿法蚀刻形成栅极层。
在本实施方式中，第一栅电极层和第二栅极层具有锥形形状。然而，本发明不局限于此，也可以是栅极层的仅仅一个层具有锥形形状，其他具有垂直侧面。如本实施方式，锥形角度在层叠的栅极层之间可以不同，也可以相同。由于具有锥形形状，由此，提高了在其上层叠的膜的覆盖性，并且缺陷减少，从而提高可靠性。如本实施方式，由图19A和19B所示的曝光工艺所形成的抗蚀剂掩模，控制如锥形形状的微细而且精密的栅极层的形状。
通过在形成栅极层时的蚀刻步骤，栅极绝缘层107在一定程度上被蚀刻，其厚度有可能变薄(所谓的膜厚度的降低)。
然后，形成覆盖第一栅极层121、第二栅极层131和半导体层103的掩模层153a以及覆盖第一栅极层126、第二栅极层136和半导体层106的掩模层153b。然后，将赋予一种导电类型的杂质元素引入到半导体层104和半导体层105中，以形成杂质区域。在图6A的步骤中，将赋予n型的杂质元素用作赋予一种导电类型的杂质元素(本实施方式中使用磷(P))，以便形成n沟道型的薄膜晶体管。
将赋予n型的杂质元素152添加到设有第一栅极层122和第二栅极层132的半导体层104及设有第一栅极层124、第一栅极层125、第二栅极层134以及第二栅极层135的半导体层105中，以形成第一n型杂质区域145a、第一n型杂质区域145b、第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、第一n型杂质区域148d、第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、第二n型杂质区域147b以及第二n型杂质区域147c(参照图6A)。此外，半导体层104和半导体层105的未添加杂质元素152的区域成为沟道形成区域146、沟道形成区域149a、以及沟道形成区域149b。并且，由掩模层153a或掩模层153b覆盖半导体层103和半导体层106，避免杂质元素152添加到半导体层103和半导体层106中。
将赋予n型的杂质元素152添加到半导体层104或半导体层105的未被第一栅极层122、第一栅极层124、第一栅极层125、第二栅极层132、第二栅极层134、以及第二栅极层135覆盖的区域中而形成的第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、第二n型杂质区域147b、以及第二n型杂质区域147c，成为高浓度n型杂质区域。另一方面，使赋予n型的杂质元素152通过第一栅极层122、第一栅极层124或第一栅极层125的未被第二栅极层132、第二栅极层134或第二栅极层135覆盖的区域添加到半导体层104或半导体层105中而形成的第一n型杂质区域145a、第一n型杂质区域145b、第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、以及第一n型杂质区域148d，成为低浓度n型杂质区域。
在本实施方式中，栅极层具有叠层结构，所以，利用不同形状的第一栅极层122、第一栅极层124、第一栅极层125、第二栅极层132、第二栅极层134以及第二栅极层135，将赋予n型的杂质元素152添加一次，由此，以自对准的方式形成第一n型杂质区域145a、第一n型杂质区域145b、第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、第一n型杂质区域148d、第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、第二n型杂质区域147b以及第二n型杂质区域147c。
赋予n型的杂质元素152的添加可以一次进行，也可以通过多次添加步骤形成各个杂质区域。控制添加杂质元素时的掺杂条件，由此，可以选择以一次添加步骤形成所述不同浓度的杂质区域，或者以多次添加步骤形成上述杂质区域。
第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、第二n型杂质区域147b、以及第二n型杂质区域147c为高浓度n型杂质区域，并且用作源极区域或漏极区域。另一方面，第一n型杂质区域145a、第一n型杂质区域145b、第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、以及第一n型杂质区域148d为低浓度n型杂质区域，并且成为LDD区域。在本实施方式中，第一n型杂质区域145a和第一n型杂质区域145b由于中间夹着栅极绝缘层107被第一栅极层122覆盖，所以，为Lov区域，该区域能够缓和漏极附近的电场，并且，可以抑制因热载流子导致的导通电流的劣化。结果，可以形成能够高速工作的薄膜晶体管。
在本实施方式中，杂质区域中间夹着栅极绝缘层重叠于栅极层的区域示为Lov区域，而杂质区域中间夹着栅极绝缘层未重叠于栅极层的区域示为Loff区域。在图6A和6B中，杂质区域由影线和空白表示，然而这不意味着在空白部分中未添加杂质元素，而使得可以直觉了解该区域的杂质元素的浓度分布反映着掩模或掺杂条件。并且，此情况在本说明书中的其他附图上也是相同的。
在本实施方式中，使用PH3(掺杂气体为使用氢(H2)稀释PH3的，并且气体中的PH3的比率为5％)作为含有杂质元素的掺杂气体，以气体流量80sccm、光束电流540μA/cm、加速电压70kV、所添加的剂量为5.0×1015ions/cm2进行掺杂。赋予n型的杂质元素大致以1×1017至5×1018/cm3的浓度包含在第一n型杂质区域145a、第一n型杂质区域145b、第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、以及第一n型杂质区域148d中。赋予n型的杂质元素大致以5×1019至5×1020/cm3的浓度包含在第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、第二n型杂质区域147b、以及第二n型杂质区域147c中。
然后，去除掩模层153a和掩模层153b，以形成覆盖第一栅极层122、第二栅极层132和半导体层103的掩模层155a以及覆盖第一栅极层124、第一栅极层125、第二栅极层134、第二栅极层135和半导体层105的掩模层155b。作为赋予一种导电类型的杂质元素，将赋予p型的杂质元素(本实施方式中使用硼(B))添加到半导体层103和半导体层106中，以形成杂质区域。在本实施方式中，将赋予p型的杂质元素154添加到设有第一栅极层121和第二栅极层131的半导体层103以及设有第一栅极层126和第二栅极层136的半导体层106中，以形成第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、第一p型杂质区域164b、第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b(参照图6B)。此外，半导体层103或半导体层106的添加杂质元素154的区域，成为沟道形成区域162或沟道形成区域165。并且，由掩模层155a或掩模层155b覆盖半导体层104和半导体层105，避免杂质元素154添加到半导体层104和半导体层105中。
将赋予p型的杂质元素154添加到半导体层103和半导体层106的未被第一栅极层121、第一栅极层126、第二栅极层131、以及第二栅极层136覆盖的区域中而形成的第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b，成为高浓度p型杂质区域。另一方面，使赋予p型的杂质元素154通过第一栅极层121和第一栅极层126的未被第二栅极层131和第二栅极层136覆盖的区域并且添加到半导体层103和半导体层106中而形成的第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b，成为低浓度p型杂质区域。
对半导体层103和半导体层106的赋予p型的杂质元素154的添加可以多次进行，也可以以一次添加步骤形成各个杂质区域。在本实施方式中示出了一个情况，即，第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b中的赋予p型的杂质元素的浓度比第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b中的浓度低。然而，根据杂质的添加条件也有这样的情况，即，第一栅极层121和第一栅极层126下面的杂质区域中的杂质浓度比未被第一栅极层121和第一栅极层126覆盖的杂质区域的浓度高。因此，也有这样的情况，即，第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b中的赋予p型的杂质元素的浓度比第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b的浓度高，或者它们的浓度相同。
在本实施方式中，由于将硼(B)用作杂质元素，使用乙硼烷(B2H6)作为含有杂质元素的掺杂气体(掺杂气体使用氢(H2)稀释B2H6，气体中的B2H6的比率为15％)，以气体流量70sccm、光束电流180μA/cm、加速电压80kV、添加的剂量2.0×1015ions/cm2进行掺杂。在此，将赋予p型的杂质元素添加到第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b中，以便其浓度大致为1×1020至5×1021/cm3。此外，将赋予p型的杂质元素添加到第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b中，以便其浓度大致为5×1018至5×1019/cm3。在本实施方式中，反映第一栅极层121、第一栅极层126、第二栅极层131、以及第二栅极层136的形状，以自对准的方式形成第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b，以便它们的浓度比第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、以及第二p型杂质区域163b低。
第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、第二p型杂质区域163b为高浓度p型杂质区域，并且用作源及或漏极。另一方面，第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b为低浓度p型杂质区域，并且成为LDD区域。第一p型杂质区域161a、第一p型杂质区域161b、第一p型杂质区域164a、以及第一p型杂质区域164b中间夹着栅极绝缘层107被第一栅极层121和第一栅极层126覆盖，所以，为Lov区域，该区域可以缓和漏极附近的电场。
形成覆盖第一栅极层121、第二栅极层131、半导体层103、第一栅极层122、第二栅极层132、以及半导体层104的掩模层156a和覆盖第一栅极层126、第二栅极层136、以及半导体层106的掩模层156b，然后使用第二栅极层134和第二栅极层135作为掩模，蚀刻第一栅极层124和第一栅极层125，以形成第一栅极层120a和第一栅极层120b(参照图7A)。第一栅极层120a和第一栅极层120b反映了第二栅极层134和第二栅极层135的形状，成为延伸到第二栅极层134和第二栅极层135外侧的第一栅极层124和第一栅极层125的区域被去除了的形状。因此，第一栅极层120a的侧端部分和第二栅极层134的侧端部分、第一栅极层120b的侧端部分和第二栅极层135的侧端部分大致一致。
由于形成第一栅极层120a和第一栅极层120b，从而第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c、以及第一n型杂质区域148d形成为中间夹着栅极绝缘层107未被第一栅极层120a或第一栅极层120b覆盖的Loff区域。被形成在漏极一侧的Loff区域的第一n型杂质区域148a、第一n型杂质区域148b、第一n型杂质区域148c或第一n型杂质区域148d具有如下效果：缓和漏极附近的电场，防止因热载流子注入导致的劣化，同时，降低截至电流。结果，可以制造高可靠性而且低耗电量的半导体器件。
使用O2灰化或抗蚀剂剥离液体去除掩模层156a和掩模层156b。
可以实施加热处理、强光辐射或激光束辐射以激活杂质元素。在激活的同时可以恢复等离子体对栅绝缘层的等离子体损坏或对栅极绝缘层和半导体层之间的界面的等离子体损坏。
然后，形成第一层间绝缘层以覆盖栅极层和栅极绝缘层。在本实施方式中，应用绝缘膜167和绝缘膜168的叠层结构(参照图7B)。形成200nm厚的氮氧化硅膜作为绝缘膜167，形成800nm厚的氧氮化硅膜作为绝缘膜168，以成为叠层结构。此外，覆盖栅极层、栅极绝缘层，形成50nm厚的氧氮化硅膜，形成140nm厚的氮氧化硅膜，形成800nm厚的氧氮化硅膜，作成三层结构。在本实施方式中，与基底膜相同，通过等离子体CVD法连续地形成绝缘膜167和绝缘膜168。绝缘膜167和绝缘膜168可以使用通过溅射法或等离子体CVD形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜或氧化硅膜等，作为单层或三层以上的叠层结构，可以使用其他含硅的绝缘膜。
并且，在氮气氛中，在300～550℃的温度下进行1～12小时的热处理，以执行半导体层的氢化步骤。这个步骤优选在400～500℃的温度下执行。这个步骤是根据作为层间绝缘层的绝缘膜167中所包含的氢来终结半导体层的悬空键的步骤。在本实施方式中，在410度(℃)下执行加热处理。
绝缘膜167和绝缘膜168可以使用选自氮化铝(AlN)、氧氮化铝(AlON)、氮的含量比氧的含量多的氮氧化铝(AlNO)或氧化铝、类金刚石碳(DLC)、含氮的碳(CN)、聚硅氮烷、以及包含其他无机绝缘材料的物质中的材料形成。此外，可以使用硅氧烷树脂。此外，还可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、聚丙烯、聚酰胺、聚酰亚胺-酰胺、抗蚀剂或苯并环丁烯。此外，还可以使用恶唑树脂，例如，可以使用感光性聚苯并恶唑等。感光性聚苯并恶唑为低介电常数(在常温1MHz下，介电常数为2.9)、高耐热性(在热重分析仪(TGA)升温5℃/min下，热分解温度为550℃)、低吸水率(在常温下24小时，为0.3％)的材料。可以使用通过涂敷法形成的平坦性好的涂敷膜。
此后，使用由抗蚀剂构成的掩模，在绝缘膜167、绝缘膜168、以及栅极绝缘层107中形成到达半导体层的接触孔(开口)。可以根据所使用的材料的选择比，实施一次或多次蚀刻。去除绝缘膜168、绝缘膜167、以及栅极绝缘层107，以形成到达作为源极区域或漏极区域的第二p型杂质区域160a、第二p型杂质区域160b、第二p型杂质区域163a、第二p型杂质区域163b、第二n型杂质区域144a、第二n型杂质区域144b、第二n型杂质区域147a、以及第二n型杂质区域147b的开口。湿法蚀刻、干法蚀刻都可以用于蚀刻，并且可以组合湿法蚀刻和干法蚀刻两个方法进行蚀刻。作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的含化气体、以CF4、SF6或NF3等为代表的含氟气体或O2。此外，惰性气体可以添加到要使用的蚀刻气体中。作为要添加的惰性元素，可以使用选自He、Ne、Ar、Kr和Xe中的一种或多种元素。
覆盖开口地形成导电膜，然后蚀刻导电膜以形成分别电连接到各源极区域或漏极区域的一部分的源极层或漏极层169a、源极层或漏极层169b、源极层或漏极层170a、源极层或漏极层170b、源极层或漏极层171a、源极层或漏极层171b、源极层或漏极层172a、以及源极层或漏极层172b。可以在通过PVD法、CVD法、气相沉积法等形成导电膜之后，蚀刻成所要求的形状而形成这些源极层或漏极层。此外，可以通过液滴喷射法、印刷法、电镀法等在预定的位置上有选择性地形成导电层。此外，还可以使用回流法或镶嵌法。作为源极层或漏极层的材料，可以使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr或Ba等金属或者其合金、或者其金属氮化物来形成。此外，还可以采用这些材料的叠层结构。在本实施方式中，形成100nm厚的钛(Ti)，形成700nm厚的铝和硅的合金(Al-Si)，形成200nm厚的钛(Ti)，并且将它加工成所要求的形状。
通过上述步骤，可以制造有源矩阵衬底，其中，在外围驱动电路区域204中具有：在Lov区域中具有p型杂质区域的作为p沟道薄膜晶体管173，在Lov区域中具有n沟道型杂质区域的作为n沟道型薄膜晶体管的薄膜晶体管174；在像素区域206具有：在Loff区域中具有n型杂质区域的作为多沟道型n沟道型薄膜晶体管的薄膜晶体管175，在Lov区具有p型杂质区的作为p沟道型薄膜晶体管的薄膜晶体管176(参照图7C)。
有源矩阵衬底可以用于具有自发光元件的发光器件、具有液晶元件的液晶显示器件以及其它显示器件中。此外，有源矩阵衬底也可以用于以CPU(中央处理单元)为代表的各种处理器或搭载ID芯片的卡的半导体器件等。
薄膜晶体管的结构不局限于本实施方式，可以是形成有一个沟道形成区域的单栅结构，也可以是形成有两个沟道形成区域的双栅结构，或者形成有三个沟道形成区域的三栅结构。另外，外围驱动电路区域的薄膜晶体管也可以采用单栅结构、双栅结构或三栅结构。
然后，作为第二层间绝缘层形成绝缘膜181和绝缘膜182(参照图8A)。图8A和8B所示为显示器件的制造步骤，为由划线分离用的分离区域201、作为FPC的贴合部分的外部端子连接区域202、作为外围部分的引线区域的布线区域203、外围驱动电路区域204、像素区域206。在布线区域203中设置有布线179a和布线179b，在外部端子连接区域202中设置有与外部端子连接的端子电极层178。
绝缘膜181和绝缘膜182可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝(AlN)、含氮的氧化铝(也称作氧氮化铝)(AlON)、含氧的氮化铝(也称作氮氧化铝)(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳膜(CN)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土膜、以及含有其他无机绝缘材料的物质中的材料形成。还可以使用硅氧烷树脂。此外，还可以使用有机绝缘材料，感光材料和非感光材料都可以用作有机材料，例如可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺-酰胺、抗蚀剂或苯并环丁烯、聚硅氮烷、低介电常数(Low-k)材料。此外，还可以使用恶唑树脂，例如可以使用感光性聚苯并恶唑等。感光性聚苯并恶唑是低介电常数(在常温1MHz下，介电常数为2.9)、高耐热性(在热重分析仪(TGA)升温5℃/min下，热分解温度为550℃)、并且低吸水率(在常温下24个小时，为0.3％)的材料。
作为为了实现平坦性而设置的层间绝缘层，被要求的是耐热性和绝缘性高并且平坦化率高的层间绝缘层，从而优选将以旋转涂敷法为代表的涂敷法用作绝缘膜181的形成方法。在本实施方式中，形成使用硅氧烷树脂材料的涂敷膜作为绝缘膜181，通过CVD法形成氮氧化硅膜作为绝缘膜182。
浸涂法、喷涂、刮刀、辊涂机、幕涂机、刮刀涂机、CVD法、气相沉积法等可用于形成绝缘膜181和绝缘膜182。绝缘摸181和绝缘膜182还可以通过液滴喷射法形成。在采用液滴喷射法时，可以节省材料溶液。此外，如液滴喷射法那样，能够转印或描绘图形的方法例如印刷法(形成图形的方法，比如丝网印刷或胶印等)等也可以使用。
然后，如图8B所示，在作为层间绝缘层的绝缘膜181和绝缘膜182中形成开口。在连接区域205(参照图10A)、外围驱动电路区域204、布线区域203、外部端子连接区域202、分离区域201等中需要宽面积地蚀刻绝缘膜181和绝缘膜182。并且，连接区域205就是图10A的俯视图中所示的区域，并且是布线层和第二电极层电连接的区域，所述布线层以与源极层或漏极层相同的步骤制造，所述第二电极层之后成为发光元件的上部电极层。在图8A和8B中省略连接区域205而未图示。因此，在连接区域205中也需要在绝缘膜181和绝缘膜182中设置开口。然而，在像素区域206，开口面积与外围驱动电路区域204等的开口面积相比，极小并且微细。由此，如果设置用于形成像素区域中的开口的光刻步骤和用于形成连接区域中的开口的光刻步骤，就可以使蚀刻条件的界限宽。结果，可以提高成品率。此外，通过使蚀刻条件的界限宽，可以在像素区域中高精度地形成接触孔。
具体地说，在设置在连接区域205、外围驱动电路区域204、布线区域203、外部端子连接区域202、以及分离区域201上的绝缘膜181和绝缘膜182中形成大面积的开口。为此，形成掩模，以覆盖像素区域206、连接区域205、外围驱动电路区域204、布线区域203、以及外部端子连接区域202中的非开口区域的绝缘膜181和绝缘膜182。并行平板RIE装置或ICP蚀刻装置可以用于蚀刻。并且，优选将蚀刻时间设为布线层或绝缘膜168被过蚀刻的程度。若设为这样过蚀刻的程度，就可以减少衬底中的膜厚度的不均匀性和蚀刻速率的不均匀性。这样，在连接区域205、外围驱动电路区域204、布线区域203、外部端子连接区域202、以及分离区域201中分别形成开口。在外部端子连接区域202中形成开口183，从而端子电极层178露出。
之后，在像素区域206的绝缘膜181和绝缘膜182中形成微细的开口，即，形成接触孔。此时，形成掩模，以覆盖在像素区域206的非开口区域、连接区域205、外围驱动电路区域204、布线区域203、以及外部端子连接区域202的绝缘膜181和绝缘膜182。掩模是用于形成像素区域206中的开口的掩模，在预定的地方设有微细的开口。作为这种掩模，例如，可以使用抗蚀剂掩模。
然后，使用并行平板RIE装置蚀刻绝缘膜181和绝缘膜182。并且，蚀刻时间优选设为布线层和绝缘膜168被过蚀刻的程度。若设为这样过蚀刻的程度，就可以减少衬底中的膜厚度的不均匀性和蚀刻速率的不均匀性。
此外，ICP装置可以用作蚀刻装置。通过上述步骤，在像素区域206中形成到达源极层或漏极层172b的开口184(参照图8B)。
形成开口用的蚀刻，可以在同一地方多次进行。例如，由于连接区域205中的开口具有大面积，所以，所蚀刻的量也多。这种大面积的开口可以多次蚀刻。此外，在与其他开口相比，在形成更深的开口的情况下，也可以同样地进行多次蚀刻。
在本实施方式中，虽然示出了分多次进行对在绝缘膜181和182中形成开口的实例，然而，可以仅实施一次蚀刻步骤而形成。在这种情况下，使用ICP装置，以7000W的ICP功率、1000W的偏压功率、0.8Pa的压力并使用240sccm的CF4和160sccm的O2作为蚀刻气体进行蚀刻。偏压功率优选为1000～4000W。通过该步骤，因以一次蚀刻步骤就可以形成开口，所以，有简化步骤的优势。
在以一次步骤形成针对绝缘膜181和绝缘膜182的所有的开口的情况下，如上述实施方式所示，可以使用由设置有衍射光栅图形或辅助图形的曝光掩模形成的掩模层，所述曝光掩模由半透膜构成并且具有光强度降低功能。若采用这种曝光掩模，就可以形成具有不同膜厚度的区域的掩模层。因此，在像开口184那样，在开口的深度小的区域，可以使掩模层的膜厚较厚，在像开口183那样开口的深度大的区域，可以使掩模层的膜厚度较薄。如果使用根据这种所要求的蚀刻深度膜厚度具有坡度的掩模层，就可以以一次蚀刻步骤进行不同深度的蚀刻。因此，在深度小的开口中，对露出的布线层等不会进行长时间的蚀刻处理，从而可以防止由大量的过蚀刻给布线层的影响。
然后，形成第一电极层185(也称作像素电极层)，以与源极层或漏极层172b接触。第一电极层用作阳极或阴极，并且，可以使用总膜厚度为100～800nm的范围内以如下材料为主要成分的膜或它们的叠层膜：选自Ti、Ni、W、Cr、Pt、Zn、Sn、In或Mo中的元素；TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN等以上述元素为主要成分的合金材料或化合物材料。
在本实施方式中，将发光元件用作显示元件，由于是将来自发光元件的光从第一电极层185一侧抽取的结构，从而第一电极层185具有透光性。形成透明导电膜作为第一电极层185，并且使它蚀刻成所要求的形状，由此，获得了第一电极层185(参照图9A)。在本实施方式中，在绝缘膜182上将透明导电膜蚀刻成所要求的形状，蚀刻第一电极层185时，绝缘膜182也用作蚀刻终止层(etching stopper)。
在本发明中，作为透明电极层的第一电极层185具体地可以采用由具有透光性的导电材料构成的透明导电膜，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加有氧化硅的铟锡氧化物(ITSO)等。
以下说明各种具有各透光性的导电材料的组成比。含有氧化钨的铟氧化物的组成比可以为1.0wt％的氧化钨和99.0wt％的铟氧化物。含有氧化钨的铟锌氧化物的组成比可以为1.0wt％的氧化钨、0.5wt％的氧化锌和98.5wt％的铟氧化物。含有氧化钛的铟氧化物的组成比可以为1.0至5.0wt％的氧化钛和99.0至95.0wt％的铟氧化物。铟锡氧化物(ITO)的组成比可以为10.0wt％的氧化锡和90.0wt％的铟氧化物。铟锌氧化物(IZO)的组成比可以为10.7wt％的氧化锌和89.3wt％的铟氧化物。含有氧化钛的铟锡氧化物的组成比可以为5.0wt％的氧化钛、10.0wt％的氧化锡和85.0wt％的铟氧化物。上述组成比只是例子，可以适当地设定该组成比的比例。
此外，即使使用如金属膜那样的没有透光性的材料，使膜厚较薄(优选形成为5nm～30nm左右的厚度)，使它成为能够透光的状态，由此，可以从第一电极层185发射光。此外，作为用于第一电极层185的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及它们的合金构成的导电膜等。
可以通过气相沉积法、溅射法、CVD法、印刷法或液滴喷射法等形成第一电极层185。在本实施方式中，使用含有氧化钨的铟锌氧化物通过溅射法制造第一电极层185。第一电极层185优选使用在总膜厚度为100nm～800nm的范围内，在本实施方式中其膜厚度为125nm。
第一电极层185可以通过CMP法用聚乙烯醇之类的多孔体洗涤、抛光，以便使其表面平坦化。此外，可以在进行使用CMP法的抛光后，对第一电极层185的表面上照射紫外线，进行氧等离子体处理等。
在形成了第一电极层185之后可以执行加热处理。通过这种加热处理，包含在第一电极层185中的水分被释放。因此，第一电极层185中不产生脱气等，从而即使在第一电极层上形成容易被水分劣化的发光材料，也不会使发光材料劣化，因此，可以制造高可靠性的显示器件。
然后，形成覆盖第一电极层185的端部和源极层或漏极层的绝缘层186(也称作分隔壁、阻挡层)(参照图9B)。而且，以相同的步骤在外部端子连接区域202上形成绝缘层187a和绝缘层187b。
如果第一电极层185的材料与绝缘层186的材料的选择比高，为了形成覆盖第一电极层185的一部分用的分隔壁的绝缘层186对它进行蚀刻并且获得所要求的形状时，第一电极层185用作蚀刻终止层。
绝缘层186可以使用如下材料形成：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、以及其他无机绝缘材料；丙烯酸、甲基丙烯酸、以及它们的衍生物；聚酰亚胺、芳香族聚酰胺、聚苯并咪唑(polybenzimidazole)等耐热性高分子；或硅氧烷树脂。还可以使用丙烯酸、聚酰亚胺等感光性或非感光性材料来形成。此外，还可以使用恶唑树脂，例如，可以使用感光性聚苯并恶唑等。感光性聚苯并恶唑是低介电常数(在常温1MHz下，介电常数为2.9)、高耐热性(在热重分析仪(TGA)升温5℃/min下，热分解温度为550℃)、并且低吸水率(在常温下24个小时，为0.3％)的材料。绝缘层186优选具有曲率半径连续变化的形状，因而，其上形成的电致发光层188和第二电极层189的覆盖性可以提高。
在图10A所示的连接区域205中，以与第二电极层相同的步骤而且相同的材料形成的布线层，电连接到以与栅极层相同的步骤而且相同的材料形成的布线层。由于所述连接，虽然形成了使以与栅极层相同的步骤而且相同的材料形成的布线层露出的开口，然而，绝缘层186覆盖该开口周围的断坡，并使其断坡缓和，从而可以提高要层叠的第二电极层189的覆盖性。
而且，为了进一步提高可靠性，优选在形成电致发光层188之前，通过真空加热进行脱气。例如，在进行气相沉积有机化合物材料之前，优选在减压气氛或惰性气氛中，以200～400℃，优选以250～350℃进行加热处理，去除包含在衬底内的气体。而且，优选通过真空气相沉积法或减压下的滴液喷射法形成电致发光层188，而不使其原样暴露于空气中。通过上述热处理，可以释放出包含于或附着于成为第一电极层的导电膜或绝缘层(分隔壁)的水分。只要不打破真空，衬底可以在真空室中迁移，所述加热处理就可以兼作在前的加热步骤，并且在形成绝缘层(分隔壁)以后，可以进行一次在前的加热处理。在此，若由高耐热性物质形成层间绝缘膜和绝缘层(分隔壁)，可以充分进行提高可靠性用的加热处理步骤。
在第一电极层185上形成电致发光层188。并且，尽管图10B中仅仅显示了一个像素，但是，在本实施方式中，分别形成对应于R(红)、G(绿)和B(蓝)的每种颜色的电致电极层。
所述的显示红(R)、绿(G)和蓝(B)每种颜色发光的材料(低分子量或高分子量材料等)，也可以通过液滴喷射法形成。
然后，由导电膜构成的第二电极层189设置在电致发光层188上。作为第二电极层189，可以使用具有低功函数的材料(Al、Ag、Li、Ca、Mg、In或它们的合金和化合物，如MgAg、MgIn、AlLi、CaF2，或者氮化钙)。这样，形成由第一电极层185、电致发光层188、以及第二电极层189构成的发光元件190(参照图10B)。
在10A和10B所示的本实施方式的显示器件中，从发光元件190发出的光，从第一电极层185一侧沿图10B所示的箭头方向透过而发出。
在本实施方式中，可以在第二电极层189上设置绝缘层作为钝化膜(保护膜)。这样，以覆盖第二电极层189的方式设置钝化膜是有用的。所述的钝化膜由含有氮化硅、氧化硅、氧氮化硅(SiON)、氮氧化硅(SiNO)、氮化铝(AlN)、氧氮化铝(AlON)、氮的含有量比氧的含有量多的氮氧化铝(AlNO)或氧化铝、类金刚石碳(DLC)或含氮碳膜(CN)的绝缘膜构成，并且可以使用上述绝缘膜的单层或叠层。或者，也可以使用硅氧烷树脂。
这时，优选使用覆盖度好的膜作为钝化膜，使用碳膜、特别是DLC膜是有效的。由于在室温至100℃或更低的温度范围内可以形成DLC膜，所以，在低耐热性的电致发光层188上也可以容易形成。DLC膜可以通过等离子体CVD法(典型为RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热丝CVD法等)、燃烧火焰法、溅射法、离子束气相沉积法、激光气相沉积法等形成。作为用于形成膜的反应气体，使用氢气和基于烃类气体(例如，CH4、C2H2、C6H6等)，通过辉光放电进行离子化，并且使离子加速碰撞施加了负自偏电压的阴极而形成膜。此外，CN膜可以使用C2H4和N2作为反应气体来形成。DLC膜相对氧气具有高阻挡效果，因而可以抑制电致发光层188的氧化。因而，可以防止一个问题，即，在进行后续的密封步骤之间电致发光层188被氧化。
这样，使用密封材料192，固定形成有发光元件190的衬底100和密封衬底195，以密封发光元件(参照图10A和10B)。在本发明的显示器件中，以密封材料192和绝缘层186不接触的方式分开形成。这样，分开地形成密封材料和绝缘层186，即使当使用高吸水性能的有机材料作为绝缘材料用于绝缘层186时，水分也不容易进入，从而可以防止发光元件的劣化，并且提高显示器件的可靠性。作为密封材料192，典型优选使用可见光固化树脂、紫外线固化树脂或热固化树脂。例如，可以使用双酚A液体树脂、双酚A固体树脂、含溴环氧树脂、双酚F树脂、双酚AD树脂、酚树脂、甲酚树脂、酚醛清漆树脂、环脂族环氧树脂、表-双(epi-bis)型环氧树脂、缩水甘油酯树脂、缩水甘油胺树脂、杂环环氧树脂、以及改性环氧树脂等环氧树脂。并且，密封材料所包围的区域可以填充有填充材料193，通过在氮气气氛中密封，可以封入氮气等。由于本实施方式利用了底部发射型，填充材料193不需要透光性，但是，当光穿过填充材料193透出时，则填充材料需要透光性。典型地，可以使用可见光固化、紫外线固化或热固化环氧树脂。通过上述步骤，完成了本实施方式中所示的具有使用发光元件的显示功能的显示器件。而且，还可以以液态滴落填充材料，将它填充在显示器件中。
将参照图24说明使用分配器方式的滴下式注入法。图24所示的滴下式注入法包括控制装置40、成像装置42、顶盖(head)43、填充材料33、标记35、标记45、阻挡层34、密封材料32、TFT衬底30以及对置衬底20。由密封材料32形成闭环，在其中从顶盖43一次或多次滴落填充材料33。当填充材料具有高粘度时，所述填充材料被连续释放并且没有中断地附着到被形成区域。另一方面，当填充材料具有低粘度时，如图24所示，所述填充材料被间断地释放出并滴落。此时，可以提供阻挡层34，以便防止密封材料32与填充材料33反应。接着，在真空中衬底相互粘合，然后通过紫外线固化来用所述填充材料填充。作为该填充材料，如果使用干燥剂等具有吸水性能的物质，就可以得到进一步高的吸水效果，从而可以防止元件的劣化。
在EL显示面板中设置干燥剂来防止元件的水分引起的劣化。在本实施方式中，干燥剂设置在以围绕像素区域的方式形成在密封衬底上的凹陷部分，而具有不妨碍薄型化的结构。此外，干燥剂也形成在对应于栅极布线层的区域内，使得吸水面积变大，所以，吸水效果高。此外，如果干燥剂形成在不直接发光的栅极布线层上，就可以防止光透出效率的降低。
并且，在本实施方式中，示出了使用玻璃衬底密封发光元件的情况，但是，密封处理就是保护发光元件免受水分的影响的处理，所以，下述方法中的任一种均可以使用：使用覆盖材料来机械密封发光元件的方法，使用热固化树脂或紫外线固化树脂来密封发光元件的方法，或者使用具有高阻挡性能的诸如金属氧化物、金属氮化物等的薄膜来密封发光元件的方法等。作为覆盖材料，可以使用玻璃、陶瓷、塑料或金属，但是，当光发射至覆盖材料一侧时，需要使用能透光的材料。此外，使用诸如热固化树脂或紫外线固化树脂等的密封材料，粘合覆盖材料和形成有上述发光元件的衬底，并且通过热处理或紫外线辐照处理来固化树脂，形成密封空间。在该密封空间内设置以氧化钡为典型的吸湿材料也是有效的。可以在密封材料上接触地设置所述吸湿材料，还可以设置在分隔壁上或在其外围部分，这样不会阻挡从发光元件发出的光。而且，在覆盖材料和其上形成有发光元件的衬底之间的空间可以用热固化树脂或紫外线固化树脂填充。在此情况下，在热固化树脂或紫外线固化树脂中添加以氧化钡为典型的吸湿材料也是有效的。
图14显示了根据本实施方式制造的图10A和10B的显示器件的一个实例，其中源极层或漏极层172b与第一电极层不是相互直接接触来电连接，而是中间夹着布线层来连接。在图14的显示器件中，驱动发光元件的薄膜晶体管的源极层或漏极层与第一电极层790中间夹着布线层199电连接。而且，在图14中，以第一电极层790的一部分层叠在布线层199上的方式连接，然而，也可以为这样的结构，即，首先形成第一电极层790，然后以与该第一电极层790接触的方式形成布线层199。
在本实施方式中，在外部端子连接区域202中，FPC 194通过各向异性导电层196连接到端子电极层178，以成为与外部电连接的结构。如作为显示器件的俯视图的图10A所示，根据本实施方式制造的显示器件除了包括信号线驱动电路的外围驱动电路区域204和外围驱动电路区域209以外，还设置有包括扫描线驱动电路的外围驱动电路区域207和外围驱动电路区域208。
在本实施方式中，由上述那样的电路形成，但是，本发明不局限于此，也可以通过上述的COG方式或TAB方式安装IC芯片作为外围驱动电路。而且，栅极线驱动电路和源极线驱动电路可以为多个也可以为多个。
此外，在本发明的显示器件中，对图像显示的驱动方法没有特别的限定，例如，可以使用点顺序驱动法、线顺序驱动法、面顺序驱动法等。典型地作为线顺序驱动法，可以适当地使用时分灰度驱动法或区域灰度驱动法。此外，输入到显示器件的源极线的视频信号，可以为模拟信号也可以为数字信号。可按照视频信号适当设计驱动电路等。
并且，在视频信号为数字信号的显示器件中，输入到像素的视频信号有恒定电压(CV)的视频信号和恒定电流(CC)的视频信号。视频信号为恒电压的信号(CV)有施加到发光元件的电压为恒定电压的信号(CVCV)和施加到发光元件的电流为恒定电流的信号(CVCC)。此外，视频信号为恒定电流的信号(CC)有施加到发光元件的电压为恒定的信号(CCCV)和施加到发光元件的电流为恒定的信号(CCCC)。
本实施方式可以分别与实施方式1至4任意组合。
使用本发明，可以以简单化了的步骤制造高可靠性的半导体器件。因此，以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式6
使用图11A至13说明本发明的实施方式。本实施方式示出了在根据实施方式5制造的显示器件中没有形成第二层间绝缘层(绝缘膜181和绝缘膜182)的实例。因此，具有相同部分或同样功能的部分省略其重复说明。
如实施方式5所示，在衬底100上形成薄膜晶体管173、薄膜晶体管174、薄膜晶体管175、以及薄膜晶体管176，然后形成绝缘膜167和绝缘膜168。在各个薄膜晶体管中形成有连接到半导体层的源极区域或漏极区域的源极层或漏极层。以与设置在像素区域206中的薄膜晶体管176的源极层或漏极层172b接触地形成第一电极层770(参照图11A)。
第一电极层770用作像素电极，并且可以实施方式5中所示的第一电极层185相同的材料和步骤形成。与实施方式1相同，本实施方式中也使用具有透光性的材料作为第一电极层770，以便使光通过第一电极层770而取出。在本实施方式中，第一电极层770使用作为透明导电膜的ITSO并且将其蚀刻形成所要求的形状。
以覆盖第一电极层770的端部和薄膜晶体管的方式形成绝缘层186。在本实施方式中，将使用硅氧烷材料(无机硅氧烷或有机硅氧烷)的涂敷膜用作绝缘层186的材料。
在第一电极层上形成电致发光层188，并且，层叠第二电极层189，以形成发光元件190。在外部端子连接区域202中，端子电极层178中间夹着各向异性导电层196和FPC 194彼此连接。由密封材料192贴合衬底100和密封衬底195，并且在显示器件中充满了填充材料193(参照图12)。在本实施方式的显示器件中，不接触地分开形成密封材料192和绝缘层186。这样，如果将密封材料192和绝缘层186分开形成，即使使用将吸水性高的有机材料用于绝缘层186，水分也不容易侵入，可以防止发光元件的劣化，从而提高显示器件的可靠性。
此外，图13所示为显示器件的一个实例，即，在形成源极层或漏极层781之前，将第一电极层780选择性地形成在绝缘膜168上，所述源极层或漏极层781相当于连接到薄膜晶体管176的源极层或漏极层172b，并且所述第一电极层780相当于第一电极层770。在此情况下，本实施方式中，源极层或漏极层781与第一电极层780的叠层结构为源极层或漏极层781层叠在第一电极层780上的结构。如果在形成源极层或漏极层781之前形成第一电极层780，就可以形成平坦的形成区域，所以，其覆盖性良好，并且CMP等抛光处理也可以充分进行，因而具有可以平坦性好地形成源极层或漏极层781的优点。
此外，图33所示为显示器件的一个实例，其中，在形成源极层或漏极层172b之后形成覆盖源极层或漏极层172b和绝缘膜168上面的绝缘膜771。绝缘膜771除了用作钝化膜之外，也用作平坦化膜。可以以与绝缘膜168相同的材料和方法来形成绝缘膜771。在图33中，通过等离子体CVD法以50nm～500nm优选以100nm～300nm(在本实施方式中以100nm)的膜厚度形成氧氮化硅膜。在绝缘膜771中形成到达源极层或漏极层172b的开口，而在外部端子连接区域202中形成到达端子电极层178的开口。以覆盖该开口的方式形成第一电极层772，以使源极层或漏极层172b和第一电极层772电连接。
通过使用本发明，就可以以简单化了的步骤制造高可靠性的半导体器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的半导体器件和显示器件。
实施方式7
通过应用本发明可形成具有发光元件的显示器件，由该发光元件发出的光执行底面发射、顶面发射、双面发射中的任何一种。在本实施方式中使用图15和16说明双面发射型和顶面发射型的实例。
图16示出的显示器件由元件衬底1300、薄膜晶体管1355、薄膜晶体管1365、薄膜晶体管1375、薄膜晶体管1385、布线层1324a、布线层1324b、第一电极层1317、电致发光层1319、第二电极层1320、填充材料1322、密封材料1325、绝缘膜1301a、绝缘膜1301b、栅极绝缘层1310、绝缘膜1311、绝缘膜1312、绝缘层1314、密封衬底1323、布线层1345a、布线层1345b、端子电极层1381a、端子电极层1381b、各向异性导电层1382以及FPC 1383构成。显示器件具有外部端子连接区域222、布线区域223、外围驱动电路区域224、以及像素区域226。填充材料1322可以如在图24中的滴落法那样将组合物以液体通过滴落法形成。将通过滴落法形成有填充材料的元件衬底1300和密封衬底1323贴合在一起而密封发光显示器件。
连接到薄膜晶体管1355、薄膜晶体管1365、薄膜晶体管1375、以及薄膜晶体管1385的布线层(用作源极层或漏极层)具有双层结构。布线层1324a和布线层1324b也层叠，然而布线层1324b从布线层1324a的端部延伸，并且布线层1324b和第一电极层1317彼此接触地形成。此外，在布线区域223中，栅极绝缘层1310、绝缘膜1311、以及绝缘膜1312的端部蚀刻成锥形形状，并且以覆盖其端部的方式形成布线层1345a和布线层1345b。如此，使用掩模层即使相同步骤的蚀刻处理也可以任意蚀刻加工成各个不同的形状，该掩模层由曝光掩模形成，该曝光掩模可将抗蚀剂层形成为细微的形状并且设置有衍射光栅图形或辅助图形，辅助图形由半透膜构成并具有光强度降低功能。图16所示的显示器件为双面发射型，其中，从元件衬底1300一侧、密封衬底1323一侧都向箭头方向发射光。因此，使用透光性电极层作为第一电极层1317和第二电极层1320。
在本实施方式中，作为透光性电极层的第一电极层1317和第二电极层1320，具体地说，可以使用由具有透光性的导电材料构成的透明导电膜，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，还可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加了氧化硅的铟锡氧化物(ITSO)等。
下面说明具有透光性的各个导电材料的组成比的实例。含有氧化钨的铟氧化物的组成比可设定为氧化钨1.0wt％、铟氧化物99.0wt％。含有氧化钨的铟锌氧化物的组成比可设定为氧化钨1.0wt％、氧化锌0.5wt％、铟氧化物98.5wt％。含有氧化钛的铟氧化物的组成比可设定为氧化钛1.0～5.0wt％、铟氧化物90.0～95.0wt％。铟锡氧化物(ITO)的组成比可设定为氧化锡10.0wt％、铟氧化物90.0wt％。铟锌氧化物(IZO)的组成可比设定为氧化锌10.7wt％、铟氧化物89.3wt％。含有氧化钛的铟锡氧化物的组成比可设定为氧化钛5.0wt％、氧化锡10.0wt％、铟氧化物85.0wt％。上述组成比为一个实例，其组成比可以适当的设定。
此外，即使使用如没有透光性的金属膜那样的材料，也通过将膜厚度形成得薄(优选大致为5nm～30nm的厚度)并使它成为能够透光的状态，而可以从第一电极层1317和第二电极层1320发射光。此外，作为可以用于第一电极层1317和第二电极层1320的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及它们的合金构成的导电膜等。
如上所述，图16所示的显示器件具有从发光元件1305发射的光通过第一电极层1317和第二电极层1320的双方而从双面发射光的结构。
在图16所示的显示器件中，薄膜晶体管1355的作为源极层或漏极层的布线层1324a和作为像素电极层的发光元件的第一电极层1317不是直接层叠而电连接的，布线层1324a和第一电极层1317而是通过形成在布线层1324a下面的布线层1324b电连接的。若具有这种结构，即使使用布线层1324a和第一电极层1317直接接触时不容易电连接的材料或如果接触就发生电蚀等劣化的材料，也因为其中间夹有布线层1324a，所以，可以使用。因此，可以用于布线层1324a和第一电极层1317的材料的选择性大。由于无须考虑到层叠布线层1324a和第一电极层1317而发生的问题，所以，可以自由地选择具有布线层1324a或漏极层、第一电极层1317各个所要求的特性的材料。因此，可以以高成品率制造进一步实现高功能和高可靠性的显示器件。此外，上述源极层或漏极层与第一电极层的连接结构与图15所示的显示器件相同。
图15所示的显示器件具有向箭头方向进行顶面发射的结构。图15中示出的显示器件由元件衬底1600、薄膜晶体管1655、薄膜晶体管1665、薄膜晶体管1675、薄膜晶体管1685、布线层1624a、布线层1624b、第一电极层1617、电致发光层1619、第二电极层1620、保护膜1621、填充材料1622、密封材料1625、绝缘膜1601a、绝缘膜1601b、栅极绝缘层1610、绝缘膜1611、绝缘膜1612、绝缘层1614、密封衬底1623、布线层1633a、布线层1633b、端子电极层1681a、端子电极层1681b、各向异性导电层1682、以及FPC 1683构成。
在图15所示的显示器件中，层叠在端子电极层1681上的绝缘层通过蚀刻而被去除。如图15和图16那样，具有在端子电极层的周围未设置具有透湿性的绝缘层的结构，可靠性则进一步提高。此外，显示器件具有外部端子连接区域232、布线区域233、外围驱动电路区域234、以及像素区域236。此外，在布线区域233中，栅极绝缘层1610、绝缘膜1611、以及绝缘膜1612的端部被蚀刻成锥形形状，并且以覆盖其端部的方式形成布线层1633a和布线层1633b。如此，使用掩模层即使相同步骤的蚀刻也可以任意蚀刻加工成各个不同的形状，该掩模层由曝光掩模形成，该曝光掩模可将抗蚀剂层形成为细微的形状并且设置有衍射光栅图形或辅助图形，辅助图形由半透膜构成并具有光强度降低功能。
图15所示的显示器件，在所述图16所示的双面发射型的显示器件中，作为具有反射性的金属层的布线层1624b形成在第一电极层1317的下面。在布线层1624b上形成作为透明导电膜的第一电极层1617。作为布线层1624b的材料可具有反射性，从而可以使用由钛、钨、镍、金、铂、银、铜、钽、钼、铝、镁、钙、锂、以及它们的合金构成的导电膜等。优选使用在可见光的区域具有高反射性的物质，在本实施方式中使用TiN膜。
可将由具有透光性的导电材料构成的透明导电膜用于第一电极层1617和第二电极层1620，具体地，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加了氧化硅的铟锡氧化物(ITSO)等。
此外，即使使用没有透光性的金属膜等材料，也通过将膜厚度形成得薄(优选大致为5nm～30nm的厚度)并使它成为能够透光的状态，可以从第二电极层1620发射光。此外，作为可以用于第二电极层1620的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及它们的合金构成的导电膜等。
使用图18A至18D详细地说明可以适用于本实施方式的发光元件190的结构。
图18A至18D显示了发光元件的元件结构，其中混合有机化合物和无机化合物而形成的电致发光层860夹在第一电极层870和第二电极层850之间。如图所示，电致发光层860由第一层804、第二层803、以及第三层802构成。尤其是，第一层804和第三层802具有特殊的特征。
首先，第一层804为具有向第二层803传输空穴的功能的层，并且至少包括第一有机化合物和对第一有机化合物能够呈现出电子接收性能的第一无机化合物。重要的是第一无机化合物不仅与第一有机化合物混合，而且第一无机化合物相对第一有机化合物呈现出电子接收性能。通过具有这种结构，在本来几乎没有固有的载流子的第一有机化合物中产生大量的空穴载流子，从而呈现出优异的空穴注入性能及空穴传输性能。
因而，第一层804不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且能够获得优异的导电性(在第一层804中，尤其是空穴注入性能和传输性能)。该优异的导电性是不能从以往的空穴传输层得到的效果，以往的空穴传输层中只混合了互相没有电子相互作用的有机化合物和无机化合物。通过该效果，可以使得驱动电压比以前降低。另外，由于可以在不导致驱动电压的上升的情况下将第一层804形成得厚，从而也可以抑制由灰尘等造成的元件的短路。
但是，如上所述，由于在第一有机化合物中产生空穴载流子，所以，优选使用具有空穴传输性能的有机化合物作为第一有机化合物。作为具有空穴传输性能的有机化合物，例如，可以举出酞菁染料(缩写：H2Pc)、酞菁铜(缩写：CuPc)、酞菁氧钒(缩写：VOPc)、4，4，’4”-三(N，N-二苯氨)三苯胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯氨]-三苯胺(缩写：MTDATA)、1，3，5-三[N，N-二(m-甲苯基)氨基]苯(缩写：m-MTDAB)、N，N’-二苯基-N，N’-双(3-甲基苯基)-1，1’-联苯-4，4’-二胺(缩写：TPD)、4，4’-双[N-(1-萘基)-N-苯氨]联苯(缩写：NPB)、4，4’-双{N-[4-二(m-甲苯基)氨基]苯基-N-苯氨}联苯(缩写：DNTPD)、以及4，4’，4”-三(N-咔唑基)三苯胺(缩写：TCTA)等，然而不局限于此。另外，在上述化合物中，以TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD和TCTA等为代表的芳香族胺化合物容易产生空穴载流子，所以为适宜用作第一有机化合物的化合物。
另一方面，第一无机化合物可以为任何材料，只要该材料容易从第一有机化合物接收电子，从而可以使用各种金属氧化物或金属氮化物，但是，周期表中第4族至第12族中任一种的过渡金属氧化物容易呈现出电子接收性能，可以很好地适用。具体地，所述过渡金属氧化物包括氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、以及氧化锌等。此外，在上述金属氧化物中，周期表中第4族至第8族中任一种过渡金属氧化物具有更高电子接收性能的较多，它们为优选的化合物。特别地，氧化钒、氧化钼、氧化钨和氧化铼为优选的，这是因为上述氧化物可以用于真空沉积并且容易使用的缘故。
并且，所述第一层804可以通过层叠多个层来形成，每层应用上述有机化合物和无机化合物的组合。此外，也可以还包括其他有机化合物或其他无机化合物。
然后，说明第三层802。第三层802为具有向第二层803传输电子的功能的层，并且至少包括第三有机化合物和对第三有机化合物呈现出电子给予性能的第三无机化合物。重要的是第三无机化合物不仅与第三有机化合物混合，而且第三无机化合物相对第三有机化合物呈现出电子给予性能。通过具有这种结构，在本来几乎没有固有载流子的第三有机化合物中产生大量的电子载流子，从而呈现出优异的电子注入性能及电子传输性能。
因而，第三层802不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且能够获得优异的导电性(在第三层802中，尤其是电子注入性能和传输性能)。该优异的导电性是不能从现有的电子传输层得到的效果，现有的电子传输层中只混合了互相没有电子相互作用的有机化合物和无机化合物。通过该效果，可以使得驱动电压比以前降低。另外，由于可以在不导致驱动电压的上升的情况下将第三层802形成得厚，从而也可以抑制由灰尘等造成的元件的短路。
但是，如上所述，由于在第三有机化合物中产生电子载流子，所以，优选使用具有电子传输性能的有机化合物作为第三有机化合物。作为具有电子传输性能的有机化合物，例如，可以举出三(8-喹啉醇合)铝(缩写：Alq3)、三(4-甲基-8-喹啉醇合)铝(缩写：Almq3)、双(10-羟基苯并[h]喹啉)铍(缩写：BeBq2)、双(2-甲基-8-喹啉醇合)(4-苯基苯酚)铝(缩写：BAlq)、双[2-(2’-羟基苯基)-苯并恶唑]锌(缩写：Zn(BOX)2)、双[2-(2’-羟基苯基)-苯并噻唑]锌(缩写：Zn(BTZ)2)、红菲咯啉(缩写：BPhen)、浴铜灵(缩写：BCP)、2-(4-联苯基)-5-(4-特-丁基苯基)-1，3，4-恶二唑(缩写：PBD)、1，3-双[5-(4-特-丁基苯基)-1，3，4-恶二唑-2-基]苯(缩写：OXD-7)、2，2’，2”-(1，3，5-苯三基(benzenetriyl))-三(1-苯基-1H-苯并咪唑)(缩写：TPBI)、3-(4-联苯基)-4-苯基-5-(4-特-丁基苯基)-1，2，4-三唑(缩写：TAZ)、以及3-(4-联苯基)-4-(4-乙基苯基)-5-(4-特-丁基苯基)-1，2，4-三唑(缩写：p-EtTAZ)等，然而不局限于此。另外，在上述化合物中，容易产生电子载流子的有：具有包括芳环的螯合配体的螯合金属配合物，典型为Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2以及Zn(BTZ)2等；具有菲咯啉骨架的有机化合物，典型为BPhen和BCP等；以及具有恶二唑骨架的有机化合物，典型为PBD和OXD-7等，它们适宜用作第三有机化合物的化合物。
另一方面，第三无机化合物可以为任何材料，只要该材料容易对第三有机化合物给予电子即可，从而可以使用各种金属氧化物和金属氮化物，但是，碱金属氧化物、碱土金属氧化物、稀土金属氧化物、碱金属氮化物、碱土金属氮化物、以及稀土金属氮化物容易呈现出电子给与性能，可很好地适用。具体地，可举出氧化锂、氧化锶、氧化钡、氧化铒、氮化锂、氮化镁、氮化钙、氮化钇和氮化镧等。特别地，氧化锂、氧化钡、氮化锂、氮化镁和氮化钙可真空沉积并且容易处理，所以，可很好的地适用。
并且，第三层802可以通过层叠多个层来形成，每层应用上述有机化合物和无机化合物的组合。或者，也可以进一步包括其他有机化合物或其他无机化合物。
然后，说明第二层803。第二层803为具有发光功能的层，并且包括具有发光性的第二有机化合物。此外，还可以为包括第二无机化合物的结构。第二层803可以使用各种具有发光性的有机化合物和无机化合物来形成。但是，第二层803与第一层804或第三层802相比，被认为难以流过电流，因此，其厚度优选大致为10nm～100nm。
对于第二有机化合物没有特别的限定，只要是具有发光性的有机化合物即可，例如，可以举出9，10-二(2-萘基)蒽(缩写：DNA)、9，10-二(2-萘基)-2-特-丁基蒽(缩写：t-BuDNA)、4，4’-双(2，2-二苯基乙烯基)联苯(缩写：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、二萘嵌苯、红荧烯、吡啶醇、2，5，8，11-四(特-丁基)二萘嵌苯(缩写：TBP)、9，10-二苯基蒽(缩写：DPA)、5，12-二苯基蒽、4-(二氰基亚甲基)-2-甲基-[p-(二甲基氨)苯乙烯基]-4H-吡喃(缩写：DCM1)、4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-基)乙烯基]-4H-吡喃(缩写：DCM2)、以及4-(二氰基亚甲基)-2，6-双[p-(二甲基氨)苯乙烯基]-4H-吡喃(缩写：BisDCM)等。另外，也可以使用能发射磷光的化合物，例如双[2-(4’，6’-二氟苯基)吡啶-N，C2’]铱(吡啶甲酸盐)(缩写：FIrpic)、双{2-[3’，5’-双(三氟甲基)苯基]吡啶-N，C2’}铱(吡啶甲酸盐)(缩写：Ir(CF3ppy)2(pic))、三(2-苯基吡啶-N，C2’)铱(缩写：Ir(ppy)3)、双(2-苯基吡啶-N，C2’)铱(乙酰基丙酮盐)(缩写：Ir(ppy)2(acac))、双[2-(2，-噻吩基)吡啶-N，C3’]铱(乙酰基丙酮盐)(缩写：Ir(thp)2(acac))、双(2-苯基喹啉-N，C2’)铱(乙酰基丙酮盐)(缩写：Ir(pq)2(acac))、以及双[2-(2’-苯基噻吩基)吡啶-N，C3’]铱(乙酰基丙酮盐)(缩写：Ir(btp)2(acac))等。
除了单重态激发发光材料之外，还可以将含有金属配合物等的三重态激发发光材料用于第二层803。例如，在发出红、绿和蓝光的像素中，亮度半衰时间比较短的发出红光的像素由三重态发光材料形成，并且余下的由单重态激发发光材料形成。三重态激发发光材料具有良好的发光效率，从而得到相同的亮度时具有更低的能耗。亦即，当三重态激发发光材料用作红色像素时，仅需要给发光元件提供小量的电流，因而，可以提高可靠性。作为低能耗，发出红光的像素和发出绿光的像素可以由三重态激发发光材料形成，发出蓝光的像素可以由单重态激发发光材料形成。由三重态激发发光材料形成人的视觉灵敏度高的绿光发光元件，由此，可以进一步谋求低能耗化。
此外，第二层803不仅包括呈现上述发光的第二有机化合物，还可以添加有其他有机化合物。作为可以添加的有机化合物，可以使用上述的TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、TCTA、Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2、Zn(BTZ)2、BPhen、BCP、PBD、OXD-7、TPBI、TAZ、p-EtTAZ、DNA、t-BuDNA以及DPVBi等，还有4，4’-双(N-咔唑基)-联苯(缩写：CBP)和1，3，5-三[4-(N-咔唑基)-苯基]苯(缩写：TCPB)等，然而，不局限于此。并且，如此添加到第二有机化合物以外的有机化合物优选具有比第二有机化合物的激发能更大的激发能，并且，其添加量比第二有机化合物大，以使第二有机化合物有效地发光(由此，可以防止第二有机化合物的浓缩猝灭)。此外，作为其他功能，可以与第二有机化合物一起示出发光(由此，还可以发光白色光等)。
第二层803可以具有在每个像素中形成发光波长带不同的发光层而用作进行彩色显示的结构。典型的是形成与R(红)、G(绿)、B(蓝)各色对应的发光层。这时，在像素的光发射一侧设置透过该发射波长带的光的滤波器的结构，由此，可谋求提高彩色纯度和防止像素部分的镜面化(映入)。通过设置滤波器，能够省略以往必需的园偏光板等，能够不损失发光层发出的光。而且，能够降低从倾斜方向看像素部分(显示屏面)时发生的色调变化。
低分子系有机发光材料或高分子系有机发光材料都可以用作第二层803的材料。高分子系有机发光材料与低分子系有机材料相比，物理性强度大，元件的耐久性高。另外，由于能够通过涂敷进行成膜，所以，元件的制作比较容易。
发光颜色取决于形成发光层的材料，因而可以通过选择发光层材料来形成显示所要求的发光的发光元件。可用于形成发光层的高分子系电致发光材料，可以举出基于聚对亚苯基亚乙烯基的材料、基于聚对亚苯基的材料、基于聚噻吩的材料或者基于聚芴的材料。
作为基于聚对亚苯基亚乙烯基的材料，可以使用聚(对亚苯基亚乙烯基)[PPV]的衍生物，例如，聚(2，5-二烷氧基-1，4-亚苯基亚乙烯基)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-亚苯基亚乙烯基)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-亚苯基亚乙烯基)[ROPh-PPV]等。作为基于聚对亚苯基的材料，可以使用聚对亚苯基[PPP]的衍生物，例如，聚(2，5-二烷氧基-1，4-亚苯基)[RO-PPP]、聚(2，5-二己氧基-1，4-亚苯基)等。作为基于聚噻吩的材料，可以使用聚噻吩[PT]的衍生物，例如，聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环已基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)噻吩][POPT]、聚[3-(4-辛基苯基)-2，2-双噻吩][PTOPT]等。作为基于聚芴的材料，可以使用聚芴[PF]的衍生物，例如，聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
作为所述第二无机化合物，可以使用任何无机材料，只要第二有机化合物的发光不易被该无机化合物猝灭即可，可以使用各种金属氧化物、金属氮化物。特别是，周期表第13族或第14族的金属氧化物难以对第二有机化合物的发光进行淬灭，所以优选，具体而言，氧化铝、氧化镓、氧化硅和氧化锗是优选的。但是，第二无机化合物不局限于此。
并且，第二层803可以层叠多个层而形成，每层应用上述有机化合物和无机化合物的组合。此外，也可以进一步包括另一种有机化合物或无机化合物。发光层的层结构可以变化，只要在不脱离本发明的要旨的范围内，可以允许一些变形，例如，代替不具有特定的电子注入区域和发光区域，可以具有专门用于此目的的电极层或使发光性材料分散等。
由上述材料形成的发光元件，通过正向偏压来发光。使用发光元件形成的显示器件的像素，可以由单纯矩阵方式或有源矩阵方式驱动。无论是哪一个，在某个特定的定时施加正向偏压来使每个像素发光，但是，某一定期间为非发光状态。通过在该非发光时间段内施加反向的偏压，能够提高发光元件的可靠性。发光元件中，有在一定驱动条件下发光强度降低的劣化或像素内非发光区域扩大、表观上亮度降低的劣化模式，但是，通过进行正向及反向施加偏压的交流驱动，能够延迟劣化的进行，提高发光显示器件的可靠性。此外，数字驱动、模拟驱动都可以适用。
当采用顶面发射型显示器件和双面发射型显示器件时，彩色滤光片(着色层)可以在密封衬底上形成。该彩色滤光片(着色层)可以通过气相沉积法或液滴喷射法形成，若使用彩色滤光片(着色层)，也可以进行高清晰度的显示。这是因为，可以通过滤光片(着色层)进行修正，使在每个RGB的发光光谱上宽峰变为陡峭的的峰。
形成显示单一色彩发光的材料，结合彩色滤光片或彩色转换层进行全色显示。彩色滤光片(着色层)或彩色转换层，例如，可以形成在第二衬底(密封衬底)上，也可以附着在衬底上。
当然，也可以进行单色发光的显示。例如，可以使用单色发光，形成区域彩色型(area color type)显示器件。区域彩色型适宜于无源矩阵型显示部分，可以主要显示文字或符号。
选择第一电极层870和第二电极层850的材料时，需要考虑其功函数，并且，根据像素结构，第一电极层870和第二电极层850任意一个可以为阳极或阴极。当驱动薄膜晶体管的极性为p沟道型时，如图18A所示，优选将第一电极层870用作阳极，并且将第二电极层850用作阴极。此外，当驱动薄膜晶体管的极性为n沟道型时，如图18B所示，优选将第一电极层870用作阴极，并且将第二电极层850用作阳极。对可以用于第一电极层870和第二电极层850的材料进行说明。当第一电极层870和第二电极层850用作阳极时，优选使用具有较大功函数的材料(具体地，功函数为4.5eV或更大的材料)，而当第一电极层870和第二电极层850用作阴极时，优选使用具有较小功函数(具体地，功函数为3.5eV或更小)的材料。但是，由于第一层804的空穴注入和空穴传输特性或第三层802的电子注入和传输性能卓越，第一电极层870或第二电极层850的功函数很少有限定，可以使用各种各样的材料。
在图18A和18B中的发光元件具有从第一电极层870取光的结构，所以，第二电极层850未必需要具有透光性。作为第二电极层850，在总膜厚度为100nm～800nm的范围内使用以如下材料为主要成分的膜或其叠层膜：选自Ti、Ni、W、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、Li或Mo中的元素或者TiN、TiSiXNY、WSiX、WNX、WSiXNY、NbN等以所述元素为主要成分的合金材料或化合物材料。
第二电极层850可以使用气相沉积法、溅射法、CVD法、印刷法或液滴喷射法等来形成。
此外，如果将像第一电极层870中使用的材料那样具有透光性的导电材料用于第二电极层850，则为也从第二电极层850取光的结构，可以使其具有由发光元件发射的光从第一电极层870和第二电极层850的双方发出的双面发射结构。
并且，通过改变第一电极层870或第二电极层850的种类，本发明的发光元件具有不同的变化形式。
图18B所示为从第一电极层870一侧依次设置第三层802、第二层803以及第一层804而形成电致发光层860的情形。
如上所述，在本发明的发光元件中，夹在第一电极层870和第二电极层850之间的层由电致发光层860构成，所述电致发光层860包括组合了有机化合物和无机化合物的层。所述发光元件为新型有机-无机组合型发光元件，其中设置有通过混合有机化合物和无机化合物得到不能单独得到的高载流子注入性能和载流子传输性能的功能的层(即，第一层804和第三层802)。而且，当设置在第一电极层870一侧时，上述第一层804和第三层802特别需要是结合有机化合物和无机化合物的层，当设置在第二电极层850一侧时，可以仅仅含有有机化合物或无机化合物。
并且，电致发光层860为混合有有机化合物和无机化合物的层，作为其形成方法可以使用各种已知的方法。例如，可以举出通过电阻加热，使有机化合物和无机化合物双方蒸发来共同沉积的方法。此外，还可以通过电阻加热蒸发有机化合物，通过电子束(EB)蒸发无机化合物，来将它们共同沉积。此外，还可以举出在通过电阻加热蒸发有机化合物的同时溅射无机化合物，来同时沉积二者的方法。另外，可以通过湿法来成膜。
此外，对于第一电极层870和第二电极层850，通过电阻加热的气相沉积法、EB气相沉积法、溅射、湿法等也同样可以使用。
图18C示出在图18A的结构中将具有反射性的电极层用于第一电极层870并且将具有透光性的电极层用于第二电极层850，其中由电致发光层发射的光被第一电极层870反射，然后透过第二电极层850而发射。相同地，图18D示出在图18B的结构中将具有反射性的电极层用于第一电极层870并且将具有透光性的电极层用于第二电极层850，其中由电致发光层发射的光被第一电极层870反射，然后透过第二电极层850而发射。
本实施方式可以与上述实施方式1至6任意组合。
通过使用本发明，可以以简单化了的步骤制造高可靠性的显示器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的显示器件。
实施方式8
使用图17A和17B说明本发明的实施方式。本实施方式示出一种液晶显示器件的实例，该液晶显示器件在实施方式5制造的显示器件中具有使用液晶材料的液晶显示元件作为显示元件。因此，省略对同一部分或具有同样功能的部分的重复说明。
图17A为液晶显示器件的俯视图，图17B为沿图17A中的虚线C-D的截面图。
图17A和17B示出的显示器件由元件衬底600、薄膜晶体管620、薄膜晶体管621、薄膜晶体管622、电容623、像素电极层630、定向膜631、液晶层632、定向膜633、相对电极层634、滤光器635、对置衬底695、偏振光片636a、偏振光片636b、密封剂692、绝缘膜604a、绝缘膜604b、栅极绝缘层611、绝缘膜612、绝缘膜615、绝缘膜616、端子电极层678、各向异性导电层696、FPC 694以及间隔物637构成。显示器件具有分离区域601、外部端子连接区域602、密封区域603、驱动电路区域608a、驱动电路区域608b以及像素区域606。
像素电极层630和相对电极层634可以使用与实施方式5中的发光元件的第一电极层185相同的材料，并且，以相同的步骤形成。在透射型液晶显示器件的情况下，可将具有透光性的材料用于像素电极层630和相对电极层634。此外，在从相对电极层634一侧取光的反射型液晶显示器件的情况下，可将具有反射性的材料用于像素电极层630。
通过印刷法或旋转涂敷法，以覆盖像素电极层630及薄膜晶体管的方式形成定向膜631。可以采用丝网印刷法或胶印法选择性地形成定向膜631。之后，实施摩擦。接着，由液滴喷射法在形成像素的周围区域形成密封材料692。
随后，通过夹着隔离物637将对置衬底695贴附到具有TFT的元件衬底600上，在其空隙中提供液晶层632来制造液晶显示器件，该对置衬底695设置有定向膜633、相对电极层634、滤光器635以及偏振光片636b。此外，由于本实施方式的液晶显示器件为透射性，所以，在衬底600的没有TFT的一侧也形成偏振光片636a。密封材料可以混合有填充物，此外，对置衬底695可以设置有屏蔽膜(黑矩阵)等。并且的是，作为形成液晶层的方法，可以使用分配型(滴落型)、或在贴附对置衬底695之后利用毛细现象注入液晶的浸渍型(泵型)。
采用分配型的液晶的滴下式注入法，可与在实施方式5中图24示出的填充剂的注入法同样地进行。接着，在真空中粘贴衬底，然后进行紫外固化，成为填充液晶的状态。此外，还可以在TFT衬底一侧形成密封剂来滴落液晶。
隔离物可以通过散布几μm的粒子来设置，但在本实施方式中采用在整个衬底上形成树脂膜后将其加工成所要求的形状的方法。在通过旋涂器涂敷用于隔离物的这种材料后，通过曝光和显影处理将其形成为预定图形。进一步，通过用干净的烤炉等以150～200℃加热并固化。这样制作的隔离物可根据曝光和显影处理的条件而具有不同形状，优选的是，如果隔离物的形状是顶部平坦的柱状，当贴合对置侧的衬底时，可确保作为液晶显示器件的机械强度。隔离物的形状可以是圆锥状、角锥状等而没有特别的限制。
形成连接部分以便连接通过上述步骤形成的显示器件内部和外部的布线衬底。在大气压或接近于大气压的压力下，通过使用氧气的灰化处理去除连接部分的绝缘体层。通过使用氧气以及选自氢、CF4、NF3、H2O和CHF3中的一种或多种气体进行该处理。在本步骤中，为了防止由静电引起的损伤或破坏，在使用对置衬底密封后进行灰化处理，但在静电的影响少的情况下，在任何时机进行灰化处理都可以。
接着，夹着各向异性导电物层696地设置与像素部分电连接的端子电极层678和连接用的布线衬底FPC 694。FPC 694具有传达来自外部的信号或电位的作用。通过上述步骤，可以制造具有显示功能的液晶显示器件。
如图17A所示，像素区域606、用作扫描线驱动电路的驱动电路区域608a和驱动电路区域608b，通过密封材料692被密封于元件衬底600和对置衬底695之间，并且将由IC驱动器形成的用作信号线驱动电路的驱动电路区域607设置在衬底600上。将具有薄膜晶体管620和薄膜晶体管621的驱动电路设置在驱动区域中。
在本实施方式的外围驱动电路中，薄膜晶体管620为P沟道型薄膜晶体管，薄膜晶体管621为n沟道型薄膜晶体管，所以，设置有由薄膜晶体管620和薄膜晶体管621构成的CMOS电路。
与实施方式4所示的电容395和电容623可以同样地制造。在电容623中，由于第一导电层652a形成得比第二导电层652b更宽的形状，从而可以使n型杂质区域651的区域形成得宽。在杂质区域和电极之间形成的电容比在未添加杂质元素的区域和栅极之间形成的电容大，所以，如果第一导电层652a下形成宽的n型杂质区域651，则可以得到很大的电容。
薄膜晶体管622为在Loff区域具有LDD的双栅型的n沟道型薄膜晶体管。形成在Loff区域的n型杂质区域缓和漏极区域附近的电场，并防止由热载流子注入导致的劣化，同时具有降低截止电流的效果。结果，可以制造高可靠性而且低耗电量的显示器件。
实施方式9
参照图23说明其中给扫描线侧输入端子部分和信号线侧输入端子部分提供保护性二极管的一种模式。在图23中，TFT 501、TFT 502、电容器元件504和像素电极层503提供在像素2702中。
在信号线侧输入端子部分设置保护性二极管561和保护性二极管562。这些保护性二极管以与TFT 501或TFT 502相同的步骤制造，并且通过连接栅极与漏极或源极中的一个而作为二极管工作。图22所示为在图23中所示的俯视图的等效电路图。
保护性二极管561由栅极层、半导体层和布线层构成。保护性二极管562也具有类似的结构。连接到该保护性二极管的共同电位线554和共同电位线555在与栅极层相同的层形成。因此，需要在绝缘层中形成触孔以电连接到布线层。
形成掩模层并进行蚀刻处理以在绝缘层中形成触孔。在这种情况下，在应用大气压放电的蚀刻时，可以执行局部放电处理，并且不需要在衬底的整个表面上形成掩模层。
信号布线层由与TFT 501中的源极或漏极布线层505相同的层形成，并且具有连接到源极或漏极505的信号布线层连接到源极或漏极一侧的结构。
扫描信号线一侧的输入端子部分也具有类似的结构。保护性二极管563由栅极层、半导体层、布线层构成。保护性二极管564也具有类似的结构。与该保护性二极管连接的共同电位线556和共同电位线557在与源极层和漏极层相同的层形成。可以同时形成设置在输入级中的保护性二极管。并且，插入保护性二极管的位置不局限于本实施方式，也可以将其设置在驱动电路和像素之间。
如图23的俯视图所示，布线层具有这样的一种图形，即在直角三角形的弯曲成L字形的各个棱角部分，将其棱角部分以其直角三角形的一边长为10μm或更短，或者布线的线宽度的大于等于1/5、小于等于1/2的尺寸清除，以使棱角部分具有弧形。亦即，当从上面看时，布线的棱角部分的外周成弧形。通过以大于等于1/5、小于等于1/2的布线的宽度清除角落部分，而使棱角部分具有弧形。具体而言，为了使棱角部的外围具有弧形，布线层的一部分被清除，该布线层相当于由夹持棱角部分且互相垂直的两条第一直线以及与这两条的第一直线成大约45度的角度的第二直线形成的等腰直角三角形。去除三角形，两个钝角被形成在布线中。此时，布线层优选通过适当地设定掩模设计或蚀刻条件被蚀刻，以便在每个钝角部分形成与第一直线以及第二直线双方接触的曲线。并且，所述等腰直角三角形的互相相同的两个边的长度设为布线宽度的大于等于1/5、小于等于1/2。此外，棱角部分的内周也形成为沿棱角部分的外周具有弧形。
在这种布线层中，通过使弯曲部分或布线宽度变化的部分的角部平滑并且使该部分具有圆度，在采用等离子体的干法蚀刻中，能够抑制由于异常放电产生的细粉。此外，即使当容易在凹陷部分的角落处聚集的细粉产生时，也能够清洗细小的颗粒，从而能够期望显著地提高成品率。亦即，能够解决制造步骤中的尘埃和细粉的问题。而且，布线的角部具有圆度，期待能够导电。此外，能够有效地清洗多个平行布线中的尘埃。
实施方式10
借助根据本发明形成的显示器件可以完成电视装置。图26所示为示出了电视装置(本实施方式中为EL电视装置)的主要结构的方块图。显示面板可以以如下等的任何方式形成：如图20A中所示的结构，仅仅形成像素部分，之后通过如图21B所示的TAB法安装扫描线侧驱动电路和信号线侧驱动电路；如图20A所示的结构，仅仅形成像素部分，之后通过如附图21A所示的COG法安装扫描线侧驱动电路和信号线侧驱动电路；如图20B所示，由SAS形成TFT，像素部分和扫描线侧驱动电路被集成地形成在衬底上，以及单独安装信号线侧驱动电路作为驱动器IC；如图20C所示，像素部分、信号线侧驱动电路和扫描线侧驱动电路被集成地形成在衬底上。
作为其他的外部电路的结构，在图像信号的输入一侧由如下等的部分构成：图像信号放大器电路705，该电路放大由调谐器704接收的图像信号；图像信号处理电路706，该电路将从所述图像信号放大器电路705输出的信号转换为对应于红、绿和蓝每种颜色的色度信号；控制电路707，该电路用于将影像信号转换为驱动器IC的输入规格。控制电路707将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以在信号线一侧设置信号区分电路708，从而具有这样的结构，将输入数字信号分割为m个进行供给。在从调谐器704接收的信号中，声音信号被传输到声音信号放大器电路709，其输出通过声音信号处理电路710输送给扬声器713。控制电路711从输入部分712接收接收站(接收频率)或音量的控制信息，将信号发送给调谐器704或者声音信号处理电路710。
如图27A和27B所示，可以通过将显示模块并入机箱而完成电视装置。其中连接了FPC的如图1所示的显示面板一般称为EL显示模块。由此，如使用如图1所示的EL显示模块，可以完成EL电视装置。主显示屏2003通过使用显示模块形成，具有扬声器部分2009、操作开关等作为其他附件。这样，根据本发明可以完成电视装置。
此外，可以使用相位差片或偏振光片遮蔽从外部如入射的光的反射光。在顶面发射型显示器件的情况下，将成为分隔壁的绝缘层着色以用作黑矩阵。该分隔壁也可以通过液滴喷射法等来形成，可以将碳黑等混合到染料的黑色树脂或树脂材料诸如聚酰亚胺中，还可以采用其叠层。可以通过液滴喷射法，在相同的区域上多次喷射不同的材料以形成分隔壁。可以使用相位差片λ/4板、λ/2板都作为相位差片，并且以能够控制光的方式进行设计。作为该结构，按顺序层叠TFT元件衬底、发光元件、密封衬底(密封剂)、相位差片(λ/4板、λ/2板)、偏振光片，从发光元件发射的光通过上述部件从偏振光片一侧发射到外面。该相位差片或偏振光片可以设置在发射光一侧，在光从双面发射的双面发射型显示器件的情况下，可以设置在两侧。此外，抗反射膜可以设置在偏振光片的外侧。因此，可以显示更高精细和更高精度的图像。
如图27A所示，使用显示元件的显示面板2002安装到机箱2001中。通过使用接收器2005，除了接收一般的TV广播之外，经由调制解调器2004通过有线或无线连接到通信网络在一个方向(从发射器到接收器)或两个方向(在发射器和接收器之间或者在接收器之间)也可以实施信息通信。电视装置的操作可以通过安装在机箱中的开关或者通过与主机分离的遥控操作器2006进行。在该遥控装置中也可以设置显示要输出的信息的显示部分2007。
此外，在电视装置中，除了主显示屏2003之外，还可以形成子显示屏2008作为第二显示用面板，并且附加显示频道或音量等的结构。在这种结构中，主显示屏2003由视角优良的EL显示面板形成，子显示屏可以由能够以低功耗显示的液晶显示面板形成。此外，为了使低功耗优先，也可以应用如下的结构：其中，主显示屏2003由液晶显示面板形成，子显示屏由EL显示面板形成并且子显示屏能够点亮和熄灭。根据本发明，即使使用较大尺寸的衬底，且使用大量的TFT或电子部件，也可以制造具有高可靠性的显示器件。
图27B所示为具有例如20～80英寸的大型显示部分的电视装置，它包括机箱2010、作为操作部分的键盘2012、显示部分2011、扬声器部分2013等。本发明可用于制造显示部分2011。图27B所示的显示部分使用可弯曲的物质，所以，成为显示部弯曲的电视装置。这样，可以自由设计显示部分的形状，所以，可以制造具有要求的形状的电视装置。
根据本发明，由于可以通过简单的步骤制造显示器件，并所以，可以降低制造成本。因此，即使具有较大尺寸的显示部分的电视装置，也可以通过应用本发明以低成本制造。因此，可以以高成品率制造高性能且高可靠性的电视装置。
当然，本发明并不局限于电视装置，还可用于各种用途，例如以个人计算机的监视器为首，用于具有较大面积的显示媒体比如在车站、机场等的信息显示板或者在街道上的广告显示板。
实施方式11
参照图28A和28B说明本实施方式。本实施方式说明一种模块的实例，其中包含在实施方式1至9中所制造的具有显示器件的面板。
图28A所示的信息终端的模块在印刷线路板986上安装有控制器901、中央处理器件(CPU)902、存储器911、电源电路903、声音处理电路929以及收发电路904，除此之外，还安装有电阻、缓冲器、电容器元件等的元件。并且，面板900通过柔性线路板(FPC)908连接到印刷线路板986上。
在面板900上设置有将发光元件设置在每个像素中的像素部分905、选择上述像素部分905所具有的像素的第一扫描线侧驱动电路906a和第二扫描线侧驱动电路906b以及向被选择了的像素供给视频信号的信号线驱动电路907。
通过印刷线路板986上所具有的接口(I/F)部分909，进行各种控制信号的输入输出。并且，印刷线路板986上设有进行与天线之间的信号的发送和接收用的天线用端口910。
并且，虽然本实施方式中印刷线路板986通过FPC 908连接到面板900上，但不必限定于此结构。也可以使用COG(玻璃覆晶，ChipOn Glass)方式，将控制器901、声音处理电路929、存储器911、CPU902或电源电路903直接安装在面板900上。并且，在印刷线路板986上设置电容器元件、缓冲器等各种元件，以防止电源电压或信号产生噪音或使信号迟缓。
图28B示出图28A所示的模块的方块图。该模块999包括作为存储器911的VRAM 932、DRAM 925、闪存926等。VRAM 932存储有显示在面板上的图像的数据，DRAM 925存储有图像数据或声音数据，闪存(flash memory)926存储有各种程序。
在电源电路903中生成供给给面板900、控制器901、CPU 902、声音处理电路929、存储器911、收发电路931的电源电压。此外，根据面板900的规格，也有在电源电路903中具备电流源的情况。
CPU 902包括控制信号生成电路920、译码器921、寄存器922、运算电路923、RAM 924、CPU用的接口935等。经由接口935被输入到CPU 902的各种信号，暂时保持在寄存器922中后，就输入到运算电路923、译码器921等。在计算电路923中，基于所输入的信号进行运算，并指定发送各种命令的地点。另一方面，对输入到译码器921的信号进行译码，并输入到控制信号生成电路920。控制信号生成电路920基于被所输入的信号，生成包含各种指令的信号，并发送到运算电路923所指定的地点，具体地说，发送到存储器911、收发电路931、声音处理电路929、控制器901等。
存储器911、收发电路931、声音处理电路929、控制器901根据各自接收到的指令工作。下面简单地说明其工作。
由输入单元930输入的信号，经由接口909被发送到安装在印刷线路板986上的CPU 902。控制信号生成电路920，根据由定位设备或键盘等的输入单元930发射来的信号，将存储在VRAM 932中的图像数据变换为预定的格式，发送到控制器901。
控制器901，按照面板的规格对由CPU 902发送来的包括图像数据的信号实施数据处理，并供给给面板900。并且，控制器901，以从电源电路903输入的电源电压或从CPU 902输入的各种信号为基础，生成Hsync信号、Vsync信号、时钟信号CLK、交流电压(AC Cont)、转换信号L/R，并供给给面板900。
收发电路904在天线933中处理作为电波被收发的信号，具体说来其包括隔离器、带通滤波器、VCO(电压控制振荡器)、LPF(低通滤波器)、耦合器、平衡不平衡转换器等的高频电路。在收发电路904中被收发的信号中包括声音信息的信号，根据CPU 902发出的指令，被发射到声音处理电路929。
将包括根据CPU 902的指令被发送来的声音信息的信号，在声音处理电路929中解调为声音信号，并发送到扬声器928。并且，由传声器927发送来的声音信号，在声音处理电路929中进行调制，并根据CPU 902发出的指令，发送到收发电路904。
可以将控制器901、CPU 902、电源电路903、声音处理电路929、存储器911作为本实施方式的组合件(package)进行安装。本实施方式可以适用于隔离器、带通滤波器、VCO(电压控制振荡器)、LPF(低通滤波器)、耦合器、平衡不平衡转换器(balun)等的高频电路以外的任何电路。
实施方式12
参照图29说明根据本实施方式的半导体器件的结构。如图29所示，本发明的半导体器件28具有无线地进行数据通信的功能，包括电源电路11、时钟产生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储电路16、数据总线17、天线(天线线圈)18、传感器26、以及传感器电路27。
电源电路11根据从天线18输入的交流信号，产生向半导体器件28内部的各个电路供给的各种电源。时钟产生电路12根据从天线18输入的交流信号来产生向半导体器件28内部的各个电路供给的各种时钟信号。数据解调/调制电路13具有对与读取/写入装置19通信的数据进行解调/调制的功能。控制电路14具有控制存储电路16的功能。天线18具有发射、接收电磁波或电波的功能。读取/写入装置19对与半导体器件通信、控制以及与其数据相关的处理进行控制。并且，半导体器件的结构不局限于上述结构，还可以具有其它元件，例如电源电压的限制电路以及用于加密的硬件。
储电路16的特征在于具有存储元件，在该存储元件中，在一对导电层之间夹持有有机化合物层或相变层。并且，存储电路16可以只包括在一对导电层之间夹有有机化合物层或相变层的存储元件，也可以包括其它具有不同构造的存储电路。其他结构的存储电路就是例如DRAM、SRAM、FeRAM、掩模型ROM、PROM、EPROM、EEPROM、以及闪存中的一种或多种。
传感器26由电阻元件、电容耦合元件、电感耦合元件、光电动势元件、光电转换元件、热电动势元件、晶体管、热敏电阻以及二极管等的半导体元件形成。传感器电路27检测阻抗、电抗、电感、电压、或电流的变化，并进行模拟/数字转换(A/D转换)，将信号向控制电路14输出。
实施方式13
参照图25说明本实施方式。图25表示包含实施方式11中所制造的模块且利用无线的便携式小型电话机(手机)的一个实例。此外，示出了在小型电话机中还安装有使用本发明的半导体器件的实例。面板900以可拆卸的方式安装在外壳981上，以便与模块999容易组合。根据安装的电子设备，外壳981的形状和尺寸可以适当地改变。
固定有面板900的外壳981被嵌入在印刷线路板986中以作为模块被组装。在印刷线路板986上安装有被封装有的多个半导体器件，并且可以使用本发明的半导体器件作为其中之一。安装在印刷线路板986上的多个半导体器件具有控制器、中央处理单元(CPU，CentralProcessing Unit)、存储器、电源电路，除此之外，具有电阻、缓冲器、电容器元件等中任何一个功能。而且，还具有有包括传声器994和扬声器995的声音处理电路、收发电路等的信号处理电路993。面板900通过FPC 908连接到印刷线路板986。
这种模块999、外壳981、印刷线路板986、输入装置998、电池997被收容在机箱996中。调整配置面板900的像素部分，以便能够从形成在机箱996上的开口窗看到图像。本发明的半导体器件由于容易实现高集成化，从而可以提供使用具有大容量的存储电路的半导体器件的电子设备。此外，可以以高生产率制造高可靠性的电子设备。
图25所示的机箱996表示电话机的外观形状的一个实例。然而，根据其功能和用途，可以将本实施方式的电子设备更改为各种各样的形式。在下文的实施方式中，说明其形式的一个实例。
实施方式14
通过应用本发明可以制造各种显示器件。换句话说，本发明可以应用于将这些显示器件安装在显示部上的各种电子设备中。作为上述电子设备，可以举出影像拍摄装置比如摄像机和数字照相机等、投影仪、头带显示器(护目镜型显示器)、汽车导航系统、汽车音响系统、个人计算机、游戏机、便携式信息终端(移动计算机、手机、电子书籍等)、具有记录媒体的图像再现装置(具体地，能够播放记录媒体比如数字视频光盘(DVD)等并且具有能够显示其图像的显示器件的设备)等。图32A至32D所示为它的实例。
图32A为计算机，包括主体2101、机箱2102、显示部分2103、键盘2104、外部连接端口2105以及鼠标2106等。在本计算机中显示部分2103包括上述实施方式的结构。因此，可以提高计算机的显示部分2103中的孔径比。此外，可以提供显示高可靠性且高质量的图像的计算机。
图32B为具有记录媒体的图像再现装置(具体地，DVD再现装置)，包括主体2201、机箱2202、显示部分A 2203、显示部分B 2204、记录媒体(DVD等)读取部分2205、操作键2206以及扬声部分2207等。显示部分A 2203主要显示图像信息，显示部分B 2204主要显示文字信息。在该具有记录媒体的图像再现装置中，显示部分A 2203和显示部分B 2204包括上述实施方式的结构。因此，可以提高具有记录媒体的图像再现装置的显示部分A 2203和显示部分B 2204中的孔径比。此外，可以提供一种图像再现装置，该图像再现装置具有显示高可靠性且具高质量的图像的记录媒体。
图32C为手机，包括主体2301、声音输出部分2302、声音输入部分2303、显示部分2304、操作开关2305以及天线2306等。在该手机中，显示部分2304包括上述实施方式的结构。因此，可以提高手机的显示部分2304中的孔径比。此外，可以提供显示高可靠性且高质量的图像的手机。
图32D为摄像机，包括主体2401、显示部分2402、机箱2403、外部连接端口2404、遥控器接受部分2405、图像接收2406、电池2407、声音输入部分2408、取景框2409以及操作键2410等。在该摄像机中，显示部分2402包括上述实施方式的结构。因此，可以提高摄像机的显示部分2402中的孔径比。此外，可以提供显示高可靠性且高质量的图像的摄像机。本实施方式可以与上述实施方式任意组合。
实施方式15
根据本发明，能够形成用作处理器芯片(也称为无线芯片、无线处理器、无线存储器、或无线标签)的半导体器件。本发明的半导体器件能够被广泛使用，可以被设置在钞票、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录媒质、个人物品、交通工具、食品、服装、保健品、日用品、药品、以及电子设备等中使用。
钞票和硬币指的是市场上流通的钱，包括特定地区内作为钱的现金纸币(现金凭证)和纪念币等。有价证券指的是支票、证券、期票等，可以设置有处理器芯片90(参照图30A)。证书指的是驾驶执照、居住证等，可以设置有处理器芯片91(参照图30B)。个人物品指的是提包、眼镜等，可以设置有处理器芯片97(参照图30C)。无记名债券指的是邮票、米票、各种礼品票等。包装用容器指的是盒饭等的包装纸、塑料瓶等，可以设置有处理器芯片93(参照图30D)。书籍指的是资料、合钉本等，可以配备有处理器芯片94(参照图30E)。记录媒质指的是DVD软件、录像带等，可以设置有处理器芯片95(参照图30F)。交通工具指的是诸如自行车之类的车辆、船只等，可以设置有处理器芯片96(参照图30G)。食品指的是粮食、饮料等。服装指的是衣服、鞋等。保健品指的是医疗器械、保健用具等。日用品指的的家具、照明装置等。药品指的是医药品、农药等。电子设备指的是液晶显示器件、EL显示器件、电视装置(电视接收机，薄型电视接收机)、手机等。
本发明的半导体器件安装在印刷板上，或贴合到产品的表面上，或嵌入在产品中，固定到产品上。例如，若是书，嵌入纸中，或者，若是由有机树脂构成的封装件则嵌入该有机树脂中，以固定在各个物品上。由于本发明的半导体器件小而薄且轻，所以，能够被固定到产品上而不会有损于产品本身的设计。此外，通过将本发明的半导体器件设置在钞票、硬币、有价证券、无记名债券、证书等中，能够具有鉴别功能。如果利用该鉴别功能，就可以防止伪造。此外，通过将本发明的半导体器件安装在包装容器、记录媒质、个人物品、食品、服装、日用品、电子设备等中，能够更有效地执行检查系统。
参照图31A和31B说明能够应用于产品管理和流通系统的一个实例。在此，说明将处理器芯片安装在商品中的实例。如图31A所示，用标签3401将处理器芯片3402安装在啤酒瓶3400中。
处理器芯片3402储存制造日期、制造地区以及使用材料等的基本信息。这种基本信息不需要被重写，因此，可以使用不能重写的存储元件(存储器)诸如掩模ROM或本发明的存储元件等来记录。制造日期、制造地区、以及使用材料等的基本信息是消费者在购买商品时可能要求准确得到的信息。当这种信息被储存在不能重写的存储元件中时，能够防止信息的伪造等，从而能够将高可靠性并且准确的信息传递给消费者。另外，存储器芯片3402存储个体信息，诸如啤酒瓶的配送地址和配送日期等。例如，如图31B所示，当啤酒瓶3400在传送带3412上移动通过写入器装置3413时，各个配送地址和配送日期就能够被存储在处理器芯片3402中。这种个体信息优选使用EEPROM等的可以重写和消除的存储器来记录。
另外，优选构成以下系统，即，被购买的商品信息通过网络从配送地址传送到物流管理中心时，写入器装置或者控制该写入器装置的个人计算机等根据该商品信息计算出配送地址或配送日，然后将此记录到处理器芯片。
此外，由于配送是成箱进行的，所以，可以在每箱或多箱中安装一个处理器芯片以记录个体信息。
可记录这样的多个配送地址的商品，通过安装处理器芯片就可以减少手工输入所需要的时间，并且，可以降低起固于此的输入错误。进一步，可以减少在物流管理领域中最昂贵的劳动力成本。因此，通过安装处理器芯片能够错误少而成本低地进行物流管理。
进一步，在配送地址也可以记录关于啤酒的应用信息，诸如适合啤酒的食品或使用啤酒的烹饪方法等。结果是，可以同时兼作食品等的广告，从而促进消费者的购买意欲。这种应用信息优选用EEROM等可以重写和消除的存储器来记录。如上所述通过安装处理器芯片，可以增加提供给消费者的信息，因此消费者可以放心地购买商品。
实施方式16
在本实施方式中，参照图34A至35C说明可以应用本发明的发光元件的其他机构。
利用电致发光的发光元件根据其发光材料为有机化合物或无机化合物来区别，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
无机EL元件根据其元件结构，分成分散性无机EL元件和薄模型无机EL元件。前者具有在粘合剂中分散有发光材料的粒子的电致发光层，后者具有由发光材料的薄膜构成的电致发光层，这是它们的不同地方。但是，需要在高电场中加速的电子这一点上是相同的。并且，作为获得的发光的机构，有利用施主能级和受主能级的施主-受主复合发光、利用金属离子的内壳层电子跃迁的局限发光。通常，在很多情况下，分散型无机EL为施主-受主复合发光，薄膜型无机EL元件为局限发光。
可以用于本发明的发光材料由母体材料和称为发光中心的杂质元素构成。通过改变所包含的杂质元素，可以得到各种颜色的发光。作为发光材料的制造方法，可以使用固相法或液相法(共沉淀法)等各种的方法。此外，喷雾热分解法、复分解法、通过前驱物(precursor)的热分解反应的方法、反胶束法，或组合上述方法和高温焙烧的方法、冷冻干燥法等的液相法等也可以使用。
固相法为如下的一种方法，即，秤母体材料和杂质元素或含有杂质元素化合物的重量，在研钵中混合，并且在电炉中进行加热和焙烧而使它反应，以使杂质元素包含在母体材料中。焙烧温度优选为700～1500℃。这是因为当温度过低时固相反应进展得不顺利，而当温度过高时母体材料会分解。并且，也可以以粉末状态进行焙烧，但是优选以小球(pellet)状态进行焙烧。以小球状态进行焙烧虽然需要以较高温度进行焙烧，然而这是简单的方法，所以，其生产性高，适宜大量生产。
液相法(共沉淀法)为如下的一种方法，即，使母体材料或含有母体材料的化合物与杂质元素或含有杂质元素的化合物在溶液中反应并使它干燥后进行焙烧。通过这种方法，发光材料的粒子均匀地分布并且其粒径小，所以，即使在低焙烧温度下也可以反应。
作为用作发光材料的母体材料，可以使用硫化物、氧化物、以及氮化物。作为硫化物，可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)、硫化钡(BaS)等。作为氧化物，例如可以使用氧化锌(ZnO)、氧化钇(Y2O3)等。作为氮化物，例如可以使用氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)等。而且，可以使用硒化锌(ZnSe)、碲化锌(ZnTe)等，还可以为硫化钙-镓(CaGa2S4)、硫化锶-镓(SrGa2S4)、硫化钡-镓(BaGa2S4)等的三元系混晶。
作为局限发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)、铺(Pr)等。并且，可以添加有氟(F)、氯(Cl)等的卤素作为电荷补偿。
另一方面，作为施主-受主复合发光的发光中心，可以使用包含形成施主能级的第一杂质元素和形成受主能级的第二杂质元素的发光材料。例如氟(F)、氯(Cl)、铝(Al)等可以用作第一杂质元素。例如铜(Cu)、银(Ag)等可以用作第二杂质元素。
在通过固相法合成施主-受主复合发光的发光材料时，分别秤母体材料、第一杂质元素或含有第一杂质元素的化合物、以及第二杂质元素或含有第二杂质元素的化合物的重量，在研钵中混合它们，之后在电炉中进行加热和焙烧。上述母体材料可以用作母体材料，例如氟(F)、氯(Cl)、硫化铝(Al2S3)等可以用作第一杂质元素或含有第一杂质元素的化合物，并且，例如铜(Cu)、银(Ag)、硫化铜(Cu2S)、硫化银(Ag2S)等可以用作第二杂质元素或含有第二杂质元素的化合物。焙烧温度优选为700～1500℃。这是因为当温度过低时固相反应进展得不顺利，当温度过高时母体材料会分解的缘故。并且，可以以粉末状态进行焙烧，但是优选以小球状态进行焙烧。
作为利用固相反应时的杂质元素，可以组合使用由第一杂质元素和第二杂质元素构成的化合物。在此情况下，由于杂质元素容易被扩散，固相反应容易进展，所以，可以得到均匀的发光材料。并且，由于多余的杂质元素不进入，从而可以得到高纯度的发光材料。作为由第一杂质元素和第二杂质元素构成的化合物，例如，可以使用氯化铜(CuCl)、氯化银(AgCl)等。
并且，这些杂质元素的浓度对于母体材料可为0.01～10atom％，优选在0.05～5atom％的范围内。
当采用薄膜无机EL时，电致发光层为含有上述发光材料的层，并且通过真空沉积法比如电阻加热沉积法和电子束沉积法(EB沉积)等、物理气相生长法(PVD)比如溅射法等、化学气相生长法(CVD)比如有机金属CVD法、氢化物传输减压CVD法等以及原子外延法(ALE)等形成。
图34A至34C示出可以用作发光元件的薄膜无机EL元件的一个实例。在图34A至34C中，发光元件包括第一电极层50、电致发光层51以及第二电极层53。
图34B和34C示出的发光元件具有在图34A的发光元件中电极层和电致发光层之间设置有绝缘层的结构。图34B示出的发光元件在第一电极层50和电致发光层52之间具有绝缘层54，图34C示出的发光元件在第一电极层50和电致发光层52之间具有绝缘层54a并且在第二电极层53和电致发光层52之间具有绝缘层54b。这样，绝缘层可以设置在夹持有电致发光层的一对电极层之中的一个之间或双方之间。此外，绝缘层可以为单层，也可以为由多个层构成的叠层。
此外，在图34B中，以与第一电极层50接触的方式设置绝缘层54，然而，也可以将绝缘层和电致发光层的顺序反过来，以与第二电极层53接触的方式设置绝缘层54。
当采用分散无机EL元件时，使粒子状的发光材料分散在粘合剂中而形成膜状的电致发光层。在根据发光材料的制造方法不能充分得到所要求的尺寸的粒子时，可通过使用研钵粉碎加工成粒子状。粘合剂就是用于在分散的状态下固定粒状的发光材料并且保持作为电致发光层的形状的物质。发光材料被粘合剂均匀分散地固定在电致发光层。
当采用分散无机EL元件时，可以选择性地形成电致发光层的液滴喷射法、印刷法(丝网印刷、胶印等)、旋转涂敷法等涂敷法、浸渍法、分配器方法等可以用作电致发光层的形成方法。对于膜厚度没有特别的限定，然而，优选在10～1000nm的范围内。此外，在含有发光材料和粘合剂的电致发光层中，发光材料的比率优选为大于等于50wt％小于等于80wt％。
在图35A至35C中示出可以用作发光元件的分散型无机EL元件的一个实例。图35A中的发光元件具有第一电极层60、电致发光层62以及第二电极层63的叠层结构，并且包括由粘合剂保持在电致发光层62中的发光材料61。
作为可以用于本实施方式的粘合剂，可以使用绝缘材料、有机材料或无机材料以及有机材料和无机材料的混合材料。作为有机绝缘材料，可以使用像氰乙基纤维素树脂那样介电常数较高的聚合物、聚乙烯、聚丙烯、聚苯乙烯树脂、硅酮树脂、环氧树脂、偏二氟乙烯等的树脂。此外，还可以使用芳香族聚酰胺、聚苯并咪唑(polybenzimidazole)等的耐热性高分子或硅氧烷树脂。并且，硅氧烷树脂相当于包含Si-O-Si键的树脂。在硅氧烷中由硅(Si)和氧(O)的结合构成骨架结构。至少含有氢的有机基(例如烷基、芳香族碳化氢)用作取代基。作为取代基，可以使用氟基团。或者，作为取代基可以使用至少含有氢的有机基和氟基团。此外，还可以使用树脂材料，例如聚乙烯醇和聚乙烯醇缩丁醛等乙烯基树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氯胺树脂、聚氨基甲酸酯树脂、恶唑树脂(聚苯并恶唑)等。还可以将高介电常数的微粒子比如钛酸钡(BaTiO3)和酞酸锶(SrTiO3)等适度混合在上述树脂中调整介电常数。
作为包含在粘合剂的无机绝缘材料，可以由选自氧化硅(SiOx)、氮化硅(SiNx)、含有氧和氮的硅、氮化铝(AlN)、含有氧和氮的铝或氧化铝(Al2O3)、氧化钛(TiO2)、BaTiO3、SrTiO3、酞酸钯(PbTiO3)、铌酸钾(PbNbO3)、氧化钽(Ta2O5)、钽酸钡(BaTa2O6)、钽酸锂(LiTaO3)、氧化钇(Y2O3)、氧化锆(ZrO2)以及含有其他无机绝缘材料的物质的材料形成。通过将介电常数高的无机材料(通过添加等)包含在有机材料可以进一步控制由发光材料和粘合剂构成的电致发光层的介电常数，从而可以使介电常数变大。将无机材料和有机材料的混合层用作粘合剂，若使它具有高介电常数，就可以由发光材料导致大电荷。
在制造步骤中，发光材料被分散在含有粘合剂的溶液中，然而，作为可以用于本实施方式的含有粘合剂的溶液的溶剂，适当地选择这样的溶剂，即，可以制造具有适合于形成电致发光层的方法(各种湿法加工)和所要求的膜厚度的粘度的溶液。作为该溶剂可以使用有机溶剂等，例如，当使用硅氧烷树脂作为粘合剂时，可以使用丙二醇单甲醚、丙二醇甲醚醋酸酯(也称作PGMEA)、3-甲氧基-3甲基-1-丁醇(也称作MMB)等。
图35B和图35C示出的发光元件具有在图35A的发光元件中的电极层和电致发光层之间设置有绝缘层的结构。图35B示出的发光元件在第一电极层60和电致发光层62之间具有绝缘层64，图35C示出的发光元件在第一电极层60和电致发光层62之间具有绝缘层64a，并且在第二电极层63和电致发光层62之间具有绝缘层64b。这样，绝缘层可以设置在夹持有电致发光层的一对电极层之中的一个之间或双方之间。此外，绝缘层可以为单层，也可以为由多个层构成的叠层。
在图35B中，以与第一电极层60接触的方式设置绝缘层64，然而也可以将绝缘层和电致发光层的顺序反过来，以与第二电极层63接触的方式设置绝缘层64。
对如图34中的绝缘层54和图35中的绝缘层64那样的绝缘层没有特别的限定，然而它们优选具有高绝缘耐性和致密的膜质量，进一步选还具有高介电常数。例如，可以使用氧化硅(SiO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、钛酸钡(BaTiO3)、酞酸锶(SrTiO3)、酞酸锌(PbTiO3)、氮化硅(Si3N4)、氧化锆(ZrO2)等或者这些化合物的混合膜或两种或更多的叠层膜。这些绝缘膜可以通过溅射、气相沉积、CVD等形成。此外，还可以将这些绝缘材料的粒子分散在粘合剂中形成绝缘层。可使用与包含在电致发光层中的粘合剂相同的材料和方法形成粘合剂材料。对其膜厚度没有特别的限定，然而优选在10～1000nm的范围内。
在本实施方式中所示的发光元件通过将电压施加到夹持有电致发光层的一对电极层之间，得到发光，但是，直流驱动或交流驱动的任意一种都可以工作。
通过使用本发明，可以以简单的方法并且付以高可靠性制造驱动本实施方式中所示的发光元件的薄膜晶体管。由此，可以以简单化了的步骤制造高可靠性的显示器件。因此，可以以低成本而且高成品率制造高精细而且高图像质量的显示器件。

Claims (4)

1.一种半导体器件的制造方法，包括如下步骤：
形成第一半导体层、第二半导体层以及第三半导体层；
在所述第一半导体层、所述第二半导体层以及所述第三半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一导电膜；
在所述第一导电膜上形成第二导电膜；
在所述第二导电膜上，使用以多个强度透光的曝光掩模，在所述第一半导体层上形成第一掩模层、在所述第二半导体层上形成第二掩模层并在所述第三半导体层上形成第三掩模层；
使用所述第一掩模层、所述第二掩模层以及所述第三掩模层蚀刻所述第一导电膜和所述第二导电膜，来分别形成第一栅极层和第二栅极层、第三栅极层和第四栅极层、以及第一导电层和第二导电层；
在所述第一半导体层、所述第一栅极层以及所述第二栅极层上形成第四掩模层；
使用所述第四掩模层、所述第三栅极层以及所述第四栅极层作为掩模，将赋予n型导电类型的杂质元素添加到所述第二半导体层中，并且使用所述第四掩模层、所述第一导电层以及所述第二导电层作为掩模将所述赋予n型导电类型的杂质元素添加到所述第三半导体层中，由此，在所述第二半导体层中形成第一n型高浓度杂质区域和与所述第三栅极层重叠的第一n型低浓度杂质区域，并且在所述第三半导体层中形成第二n型高浓度杂质区域和与所述第一导电层重叠的第二n型低浓度杂质区域；
在所述第二半导体层、所述第三半导体层、所述第三栅极层、所述第四栅极层、所述第一导电层以及所述第二导电层上形成第五掩模层；
使用所述第五掩模层、所述第一栅极层以及所述第二栅极层作为掩模，将赋予p型导电类型的杂质元素添加到所述第一半导体层中，以在所述第一半导体层中形成p型杂质区域；
在所述第一半导体层、所述第三半导体层、所述第一栅极层、所述第二栅极层、所述第一导电层以及所述第二导电层上形成第六掩模层；并且
使用所述第六掩模层和所述第四栅极层作为掩模，去除所述第三栅极层中与所述第一n型低浓度杂质区域重叠的部分，
其中，执行所述蚀刻步骤，使得所述第一栅极层的侧端部和所述第二栅极层的侧端部大致一致并且具有连续性，所述第三栅极层延伸到所述第四栅极层的侧端部外侧，所述第一导电层延伸到所述第二导电层的一个侧端部外侧，所述第一导电层的一个上端部分和所述第二导电层的一个下端部分大致一致，并且所述第二导电层的宽度比所述第四栅极层小。
2.根据权利要求1所述的半导体器件的制造方法，其中，通过使用以多个强度透光的曝光掩模形成所述第三掩模层。
3.根据权利要求1所述的半导体器件的制造方法，其中，
使用半透光膜作为所述曝光掩模，所述半透光膜降低通过的光的强度。
4.根据权利要求1所述的半导体器件的制造方法，其中，所述曝光掩模具有衍射光栅图形，所述衍射光栅图形具有曝光装置的分辨率或更窄的宽度的开口和非开口部分。
CN200610107657.3A 2005-07-29 2006-07-28 半导体器件的制造方法 Expired - Fee Related CN1905165B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005221983 2005-07-29
JP2005221983 2005-07-29
JP2005-221983 2005-07-29

Publications (2)

Publication Number Publication Date
CN1905165A CN1905165A (zh) 2007-01-31
CN1905165B true CN1905165B (zh) 2015-09-16

Family

ID=37674377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610107657.3A Expired - Fee Related CN1905165B (zh) 2005-07-29 2006-07-28 半导体器件的制造方法

Country Status (4)

Country Link
US (3) US7867791B2 (zh)
KR (1) KR101201443B1 (zh)
CN (1) CN1905165B (zh)
TW (1) TWI397946B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7402469B1 (en) * 2007-01-12 2008-07-22 Applied Micro Circuits Corporation System and method for selectivity etching an integrated circuit
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置
JP5291617B2 (ja) * 2007-03-28 2013-09-18 旭化成ケミカルズ株式会社 リチウムイオン二次電池用、電気二重層キャパシタ用又は燃料電池用の電極、並びに、それを用いたリチウムイオン二次電池、電気二重層キャパシタ及び燃料電池
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
CN101896767B (zh) * 2007-12-12 2012-10-03 夏普株式会社 照明装置、显示装置和电视接收装置
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
FR2932012B1 (fr) * 2008-06-02 2011-04-22 Centre Nat Rech Scient Transistor supraconducteur a effet de champ et procede de fabrication d'un tel transistor.
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
KR102058329B1 (ko) * 2009-07-31 2019-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
US8785933B2 (en) 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9673037B2 (en) * 2011-05-31 2017-06-06 Law Research Corporation Substrate freeze dry apparatus and method
US20130126467A1 (en) * 2011-11-18 2013-05-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing conductive lines with small line-to-line space
US20130334168A1 (en) * 2012-06-16 2013-12-19 Leading Tech Communications Inc. Manufacturing method of circuit pattern
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
JP6391917B2 (ja) 2013-07-03 2018-09-19 株式会社ジャパンディスプレイ 発光素子表示装置及びその製造方法
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR102233669B1 (ko) * 2014-07-28 2021-03-31 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 유기 발광 표시 장치
TWI584703B (zh) * 2014-08-22 2017-05-21 友達光電股份有限公司 顯示模組基板及其製造方法
CN106257621B (zh) * 2015-06-17 2019-12-03 华邦电子股份有限公司 栅极导电体及其制造方法
CN105304470A (zh) * 2015-09-29 2016-02-03 武汉华星光电技术有限公司 一种ltps阵列基板及其制造方法、显示装置
IL254452B (en) * 2017-09-12 2019-12-31 Senstation Tech Ltd A method and system for target detection by a passive radar system that utilizes sources of multi-channel quality according to provider
JP7046047B2 (ja) * 2017-12-19 2022-04-01 Ｊｘ金属株式会社 半導体ウェハ、及びその製造方法
JP6463536B1 (ja) * 2018-05-09 2019-02-06 株式会社エスケーエレクトロニクス プロキシミティ露光用フォトマスクとその製造方法
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN109343811B (zh) * 2018-09-30 2022-06-24 维沃移动通信有限公司 一种显示调整方法及终端设备
CN109994426B (zh) * 2019-04-08 2021-02-09 合肥鑫晟光电科技有限公司 阵列基板及其制备方法
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111739841B (zh) * 2020-05-08 2023-10-03 福建华佳彩有限公司 一种顶栅结构的In-cell触控面板及制作方法
CN112271192B (zh) * 2020-09-29 2023-07-04 京东方科技集团股份有限公司 显示基板及其显示装置
JPWO2023032121A1 (zh) * 2021-09-02 2023-03-09

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020598A (en) * 1996-11-08 2000-02-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including crossing gate wiring

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832071A (ja) 1994-07-13 1996-02-02 Fuji Xerox Co Ltd 半導体装置の製造方法
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
JPH0936378A (ja) 1995-07-25 1997-02-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR100202234B1 (ko) 1996-06-10 1999-06-15 구자홍 박막트랜지스터 및 그 제조방법
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002134756A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5046452B2 (ja) 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4801262B2 (ja) 2001-01-30 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6773944B2 (en) 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4401641B2 (ja) 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
US7588970B2 (en) 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020598A (en) * 1996-11-08 2000-02-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including crossing gate wiring

Also Published As

Publication number Publication date
TWI397946B (zh) 2013-06-01
CN1905165A (zh) 2007-01-31
US20070023790A1 (en) 2007-02-01
KR101201443B1 (ko) 2012-11-14
US8168523B2 (en) 2012-05-01
US9006043B2 (en) 2015-04-14
US7867791B2 (en) 2011-01-11
US20120202331A1 (en) 2012-08-09
US20110111585A1 (en) 2011-05-12
TW200707548A (en) 2007-02-16
KR20070015050A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
CN1905165B (zh) 半导体器件的制造方法
CN101030526B (zh) 制造半导体装置的方法
CN102522504B (zh) 半导体装置的制造方法以及半导体装置
KR101261222B1 (ko) 반도체장치 제조방법
CN1862848B (zh) 制造显示器的方法
KR101398917B1 (ko) 표시장치 및 표시장치의 제작 방법
JP5690885B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5210594B2 (ja) 半導体装置の作製方法
CN100565837C (zh) 制造显示设备的方法
JP5036241B2 (ja) 半導体装置の作製方法
CN101017872A (zh) 显示器件的制造方法
JP2006196879A (ja) 半導体装置の作製方法
JP4845491B2 (ja) 半導体装置の作製方法
JP4785447B2 (ja) 半導体装置の作製方法
JP2007043113A (ja) 半導体装置、半導体装置の作製方法
JP5089036B2 (ja) 半導体装置の作製方法及び発光装置の作製方法
JP5177971B2 (ja) 半導体装置の作製方法、及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

Termination date: 20180728

CF01 Termination of patent right due to non-payment of annual fee