CN1897276B - 半导体集成电路及其制造方法 - Google Patents

Abstract

一种半导体集成电路，能够修复故障且甚至当在一部分电路中发生故障时仍能作为整体电路正常操作，并能够减小伴随着故障修复的信号延迟变化，该半导体集成电路包括：N(大于2)个能够替代彼此功能的电路模块；电路块，每一个都包括R(大于1但小于N)个I/O单元，用于输出至少一个信号至一个电路模块，并接收在该一个电路模块中产生的至少一个信号；和电路模块选择单元，配置成响应于控制信号从N个电路模块中选择R个电路模块，将所选择的R个电路模块和电路块的R个I/O单后一一对应地连接，并将响应于控制信号从至少两个电路模块中选择的一个电路模块连接到R个I/O单元中的每一个。本发明还涉及该半导体集成电路的制造方法。

Description

半导体集成电路及其制造方法

技术领域

本发明涉及一种具有多个电路模块的半导体集成电路及其制造方法，其中该多个电路模块的功能能够相互替代，尤其涉及一种减少由于电路模块的故障导致的产量降低的半导体集成电路。

背景技术

相关申请的交叉引用

本发明含有涉及2005年7月12日在日本专利局提出的日本专利申请No.2005-202818的主题，其整体内容在此引用作为作为参考。

在近来的半导体集成电路中，工艺尺寸变得日益精细，电路结构在尺寸上变得日益增大。由于制造中的故障导致的产量降低已经变得严重。因此，已经提出了这样的技术：事先在整个电路的一些部分提供冗余电路并通过这些冗余电路替代故障部分，以防止整个半导体芯片作为不合格产品被废弃。

在例如在日本专利No.3491579中公开的产生现场可编程门阵列(FPGA)的逻辑电路数据的方法中，避免故障的需要是根据故障信息和逻辑信息来判断，如果必要的话，则改变逻辑信息，以使任一故障部分的功能由空的部分代替。

在上面的FPGA中，在逻辑电路的结构的基本单位，即基本单元失效的位置处，改变互连路线以便绕过该位置。用于避免故障的绕行互连根据故障发生的状态而不同。难以事先预知将怎样改变互连路线。由于这个原因，无论是哪个基本单元失误，都难以设置能满足希望的延迟条件的明确的延迟容限，因此，考虑到延迟特性将显著降低的可能性，必须设置相当大的的容限。

此外，在日本专利No.3192220中公开的半导体器件中，通过存储器地图类型寻址在多个电路模块之间转移数据。给电路模块指定ID码。通过改变ID码以控制数据的目的地，可由冗余电路模块来替代故障电路模块。

在该半导体器件中，根据故障发生的状态，数据在电路模块之间的转移距离有多长可能变化很大，因此，必须通过预见所有电路模块都相互分离至最大限度的情况来指定每个电路模块的操作。因此，在设计时必须设置相当大的延迟余量，难以最优化整个系统的性能。

发明内容

因此，本发明希望提供一种半导体集成电路，其能够通过修复电路的一部分中发生的任何故障来模得整个电路正常工作、并且能够减小与故障修复相伴随的信号延迟的改变，本发明还涉及该半导体集成电路的制造方法。

根据本发明第一实施例，提供一种半导体集成电路，具有：N(N表示N≥2的整数)个能够替代彼此功能的电路模块；电路块，每一个都具有R(R表示1≤R＜N的整数)个输入/输出单元，用于将至少一个信号输出至一个电路模块，并作为输入接收在这一个电路模块中产生的至少一个信号；和电路模块选择单元，配置成响应于控制信号，从N个电路模块中选择R个电路模块，一一对应地将选择的R个电路模块和所述电路块的R个输入/输出单元相连接，并将响应于控制信号从至少两个电路模块中选择的一个电路模块连接至R个输入/输出单元中的每一个。

优选地，该电路包括控制单元，其配置成产生电路模块选择单元的控制信号，使得N个电路模块中的故障电路模块与R个输入/输出单元断开连接。

根据上述结构，可以设置连接至相同输入/输出单元的两个或更多个电路模块，以使与该输入/输出单元的距离差变小。当输入/输出单元与电路模块之间的距离差变小时，连接这二者的互连的长度差就变小，因此当伴随着故障修复等切换电路模块和输入/输出单元之间的连接时，发生的信号延迟变化变小。

该半导体集成电路可包括存储单元，其用于存储指定与R个输入/输出单元断开连接的(N-R)个电路模块的信号。在这种情况下，控制单元可根据存储在储存单元中的信号产生控制信号。

而且，该半导体集成电路可包括信号输入单元，其用于接收指定应当与R个输入/输出单元断开连接的(N-R)个电路模块的信号作为输入。在这种情况下，控制单元可根据输入至信号输入单元的信号产生控制信号。

当提供了存储单元和信号输入单元二者时，在具有预定初始值的信号存储在存储单元中时，控制单元可根据输入至信号输入单元的信号产生控制信号，并且在具有不同于初始值的值的信号存储在存储单元中时，控制单元可根据存储在存储单元中的信号产生控制信号。

R个输入/输出单元包括从第一个输入/输出单元至第R输入/输出单元的R个输入/输出单元。N个电路模块包括从第一电路模块至第(R+1)电路模块的(R+1)个电路模块。电路模块选择单元可响应于控制信号选择第i电路模块(i表示1≤i≤R的整数)或第(i+1)电路模块之一，并将所选择的电路模块连接至第i输入/输出单元。在这种情况下，按照数字顺序以相同间隔设置这R个输入/输出单元，且第i个电路模埠和第(i+1)个电路模块可设置在使得与第i个输入/输出单元的距离变得相同的位置处。

可确定能通过(通孔)电路选择单元连接至R个输入/输出单元中每一个的至少两个电路模块的组合，使得通过(通孔)电路模块选择单元连接R个输入/输出单元和N个电路模块的所有信号路径的延迟的最大值变得最小。或者，其可以确定成使得通过(通孔)电路模块选择单元连接R个输入/输出单元和N个电路模块的所有信号路径的延迟的总和变得最小。或者，其可确定成使得在通过(通孔)电路模块选择单元连接R个输入/输出单元和N个电路模块的所有信号路径的延迟最大值不超出预定上限值的范围内，所有信号路径的延迟总和变得最小。

优选地，在所述电路块和电路选择单元中，与N个电路模块相比，属于相同互连层的互连的间隔较宽。而且，优选地，在所述电路块和电路模块选择单元中，与N个电路模块相比，用于连接属于不同互连层的互连的通路(通孔)的数目较大。因此，所述电路块和电路模块选择单元发生故障的可能性降低了，且产量提高了。

与所述电路块和电路模块选择单元相比，该N个电路模块的每单元面积的电路元件密度较高。因此，电路的面积变小。

该半导体集成电路可具有N个电源开关电路，每一个都插入到N个电路模块中每一个的电源线中，并响应于控制信号切断未与R个输入/输出单元一一对应地连接的(N-R)个电路模块的电源。由于这个原因，减少了在未使用的电路模块中的功耗浪费。而且，通过断开故障电路模块与电源系统的连接，可提高产量。

根据本发明第二实施例，提供一种半导体集成电路，其具有：多个电路模块组，每个电路模块组都包括至少三个电路模块；电路块，每一个都具有配置成输出至少一个信号至一个电路模块并接收在该一个电路模块中产生的至少一个信号作为输入的多个输入/输出单元；和电路模块选择单元，配置成响应于输入控制信号从N(N表示N≥2的整数)个电路模块中选择R(R表示1≤R＜N的整数)个电路模块，将所选择的R个电路模块和所述电路块的R个输入/输出单元一一对应地连接，并将响应于控制信号从至少两个电路模块中选择的一个电路模块连接至所述电路块的多个输入/输出单元中的每一个。包括在相同电路模块组中的电路模块可替代彼此的功能。优选地，该电路具有控制单元，该控制单元配置成产生电路模块选择单元的控制信号，以使包括在电路模块组中的N个电路模块中的任何故障电路模块与R个输入/输出单元断开连接。

根据上述结构，有可能设置两个或更多连接至相同输入/输出单元的电路模块，以使与输入/输出单元的距离差变小。而且，可以修复多种类型电路模块的故障。

包括在该多个电路模块组中的电路模块的整个集合可包括多个分组，每一个分组都由多个电路模块构成，并与其它分组之间没有关系。在这种情况下，当属于一分组的电路模块与输入/输出单元断开连接时，控制单元会产生控制信号，以便将与断开连接的电路模块属于相同分组的所有其它电路模块与输入/输出单元断开连接。由于这个原因，与控制信号在控制单元中产生以便将单个电路模块与输入/输出单元断开连接的情况相比，电路配置更简单。

该半导体集成电路可具有多个电源开关电路，每一个都插入到该多个分组中每一个的电源线中，并切断与输入/输出单元断开连接的分组的电源。由于这个原因，降低了在未使用的电路模块中的功耗浪费。而且，通过将故障电路模块与电源系统断开连接，提高了产量。与电源开关电路插入到单个电路模块的电源线中的情况相比，电路配置变得更简单。

该半导体集成电路可具有由多个电路模块组共同使用的电路模块。优选该电路模块所具有的功能包括所有或部分包括在该多个电路模块组中的其它电路模块的功能。由于这个原因，可以由该共同使用的电路模块替代提供给每个电路模块组的冗余电路。

根据本发明的第三实施例，提供一种制造半导体集成电路的方法，其包括：第一步骤、第二步骤、第三步骤和第四步骤。

第一步骤包括，在半导体衬底上形成一电路，该电路具有：N(N表示N≥2的整数)个电路模块，该N个电路模块能够替代彼此的功能；电路块，每一个都具有R(R表示1≤R＜N的整数)个输入/输出单元，用于将至少一个信号输出至一个电路模块，并接收在该一个电路模块中产生的至少一个信号作为输入；电路模块选择单元，配置成响应于输入控制信号从N个电路模块中选择R个电路模块，并将所选择的R个电路模块和所述电路块的R个输入/输出单元一一对应地连接；存储单元，用于存储具有预定初始值的信号；信号输入单元，用于接收指定应当与R个输入/输出单元断开连接的(N-R)个电路模块的信号作为输入；和控制单元，配置成当具有所述初始值的信号存储在存储单元中时，根据输入至信号输入单元的信号产生控制信号，且当具有不同于所述初始值的的值的信号存储在存储单元中时，根据存储在存储单元中的信号产生控制信号。

第二步骤包括将指定(N-R)个电路模块的信号输入至信号输入单元，并根据该输入信号检查连接至R个输入/输出单元的R个电路模块。

第三步骤包括将指定包括故障电路模块的新的(N-R)个电路模块的信号输入至信号输入单元，并且当在第二步骤的检查中检测到故障电路模块时再次进行第二步骤的检查。

第四步骤包括当在第二步骤的检查中没有检测到故障电路模块时，确定指定应当与R个输入/输出单元断开连接的(N-R)个电路模块的信号，并根据输入到信号输入单元的信号将其写入到存储单元。

根据本发明，可设置连接到相同输入/输出单元的多个电路模块，以使与输入/输出单元的距离差变小，因此，可使得当伴随故障修复切换输入/输出单元和电路模块之间的连接时发生的信号延迟变化变小。

附图说明

根据参考附图给出的优选实施例的以下描述，本发明的这些或其它目的和特征将变得更加清楚，其中：

图1A和1B是示出了根据本发明第一实施例的半导体集成电路的配置实例的图；

图2A和2B的图示示出了认为开关电路属于图1A和1B中示出的半导体集成电路中的输入/输出单元的情况下的实例；

图3A至3C是示出根据本发明第三实施例的半导体集成电路的配置实例的图；

图4A至4C是示出了根据本发明第四实施例的半导体集成电路的配置实例的图；

图5示出了图1A和1B中示出的半导体集成电路中的输入/输出单元和电路模块的布局实例；

图6A和6B示出了根据本发明第五实施例的半导体集成电路中的输入/输出单元和电路模块的布局以及互连的实例；

图7A至7D是用于说明在图6A和6B中示出的半导体集成电路中的电路模块M3中发生故障的情况下的修复程序的图；

图8A和83是示出了根据本发明第五实施例的半导体集成电路的整体电路布局的实例的图；

图9A至9C示出了一个实例，其中根据本发明第六实施例半导体集成电路中的两个电路模块组共同使用一个电路模块；

图10A和10B示出了根据本发明第六实施例的半导体集成电路的整体电路布局的实例；

图11是示出了根据本发明第七实施例的半导体集成电路的配置实例的图；

图12示出了图11中示出的半导体集成电路中的故障修复实例；

图13A至13C示出了根据本发明第八实施例的半导体集成电路的配置的第一实例；

图14A至14C示出了根据本发明第八实施例的半导体集成电路的配置的第二实例；

图15的第一流程图示出了用于搜寻修复故障的连接图案的程序实例；

图16的第二流程图示出了用于搜寻修复故障的连接图案的程序实例；

图17的第三流程图示出了用于搜寻修复故障的连接图案的程序实例；

图18A至18C是用于说明连接图案搜寻处理的具体实例的图；

图19是示出了根据本发明第九实施例的半导体集成电路的配置实例的图；

图20是示出了电路模块的配置实例的图；

图21示出了与图18A至18C中示出的半导体集成电路中的电路模块的切换控制有关的部分的配置实例；

图22示出了用于开/关从输入/输出单元传送至电路模块的信号的开关元件的配置的第一实例；

图23示出了用于开/关从电路模块传送至输入/输出单元的信号的开关元件的配置的第一实例；

图24示出了用于开/关从输入/输出单元传送至电路模块的信号的开关元件的配置的第二实例；

图25示出了用于开/关从电路模块传送至输入/输出单元的信号的开关元件的配置的第二实例；

图26示出了用于开/关从输入/输出单元传送至电路模块的信号的开关元件的配置的第三实例；

图27示出了用于开/关从电路模块传送至输入/输出单元的信号的开关元件的配置的第三实例；

图28A和281B是示出了在图22和图23中示出的配置的第一实例的开关元件的结构实例的平面图；

图29A和29B是示出了图24和图25中示出的配置的第二实例的开关元件的结构实例的平面图；

图30是示出了图19中示出的半导体集成电路的故障连接状态的图；

图31是示出了在图19中示出的半导体集成电路中进行故障修复的情况下的连接状态的第一图；

图32是示出了在图19中示出的半导体集成电路中进行故障修复的情况下的连接状态的第二图；

图33是示出了根据本发明第十实施例的半导体集成电路的配置实例的图；

图34是示出了根据本发明第十一实施例的半导体集成电路的配置实例的图；

图35A和353是示出了电源开关电路的配置实例的图；

图36是示出了根据本发明第十二实施例的半导体集成电路的配置实例的图；

图37是示出了在图36中示出的半导体集成电路的故障连接状态的图；

图38是示出了在图36中示出的半导体集成电路中进行故障修复的情况下的连接状态的第一图；

图39是示出了根据本发明第十三实施例的半导体集成电路的配置实例的图；

图40是示出了图39中示出的半导体集成电路的主要部分的配置实例的图；

图41是示出了在图39中示出的半导体集成电路的故障连接状态的图；

图42是示出了在图39中示出的半导体集成电路中进行故障修复时的连接状态的图；

图43是示出了图21中示出的半导体集成电路的制造方法实例的流程图；和

图44示出了配备有用于将信号输入端子连接到具有预定电势的互连的开关电路的电路模块选择单元的配置实例。

具体实施方式

第一实施例

图1是示出了根据本发明第一实施例的半导体集成电路的配置实例的图。例如，如图1A中所示的根据第一实施例的半导体集成电路具有：电路模块M1至M6、普通电路块100、开关电路SWA1至SWA5以及开关电路SWB1至SWB5。

电路模块M1至M6中的每一个都是权利要求的电路模块的实施例。普通电路块100是权利要求的电路块的实施例。包括开关电路SWA1至SWA5以及SWB1至SWB5的电路是权利要求的电路模块选择单元的实施例。开关电路SWA1至SWA5是权利要求的第一开关组的实施例。开关电路SWB1至SWB5是本发明第二开关组的实施例。

电路模块M1至M6中的每一个都是具有预定功能的一组电路。它们的功能相互可替代。如果它们的功能可相互替代，则电路模块M1至M6全部部具有相同的电路配置，或一些电路模块可具有部分不同的电路配置。

电路模块M1至M6可具有任何电路配置和功能。例如，它们可以是数字信号处理器(DSP)或者是具有操作/处理功能的其它电路，或者可以是执行相对简单的逻辑操作(例如查找表格)的电路。可选地，可将包括在该半导体集成电路中的具有等价功能的多个电路处理为一个电路模块。而且，电路模块M1至M6不限于数字电路，也可以是模拟电路。

普通电路块100具有输入/输出单元P1至P5，用于与上述电路模块M1至M6交换信号，并与这些电路模块合作执行预定处理。普通电路块100可具有任何电路配置和功能，并例如可以仅仅是互连。

输入/输出单元P1至P5中的每一个都输出至少一个信号至上述电路模块M1至M6至中的一个电路模块，同时，接收在一个电路模块中产生的至少一个信号作为输入。

所有输入/输出单元P1至P5都可输入/输出相同的信号组合，或者一些输入/输出单元可以是输入/输出不同信号组合的不同类型。例如，当电路模块M1至M6具有三个输出端子时，可混合用于接收来自所有这三个输出端子的信号作为输入的输入/输出单元、用于仅接收来自一个输出端子的信号作为输入的输入/输出单元等。

开关电路SWAi(i表示从1至5的整数，在本实施例中以下也相同)连接在输入/输出单元Pi和电路模块Mi之间，并响应于输入控制信号(未示出)来接通或关断。开关电路SWBi连接在输入/输出单元Pi和电路模块M(i+1)之间，并响应于输入控制信号接通或关断。

开关电路SWA1至SWA5以及SWB1至SWB5构造成电路模块选择单元。电路模块选择单元(SWA1至SWA5以及SWB1至SWB5)是响应于控制信号从六个电路模块(M1至M6)之中选择五个电路模块并将所选择的五个电路模块和五个输入/输出单元(P1至P5)一一对应地连接的电路。

电路模块选择单元(SWA1至SWA5以及SWB1至SWB5)响应于控制信号将从两个电路模块中选择出的一个电路模块连接至五个输入/输出单元(P1至P5)中的每一个。即，这响应于输入控制信号选择电路模块Mi或电路模块M(i+1)之一，并将所选择的电路模块连接至输入/输出单元Pi。

电路模块选择单元(SWA1至SWA5以及SWB1至SWB5)选择五个电路模块，以便这六个电路模块之中的故障电路模块(当没有故障时，是事先提供的用于冗余的电路模块)响应于例如从未示出的控制单元提供的控制信号，与所有的输入/输出单元断开。

例如，在输入了指定电路模块Mn(n表示1至6的整数，本实施例中以下相同)与所有输入/输出单元断开的控制信号的情况下，当n是从2至5的整数时(即，电路模块M2至M5要断开的情况)，开关电路SWA1至SWA(n-1)接通，且开关电路SWAn至SWA5关断，并且同时，开关电路SWB1至SWB(n-1)关断，且开关电路SWBn至SWB5接通。当n是整数1时(即，当电路模块M1不被连接时)，所有开关电路SWA1至SWA5关断，且所有开关电路SWB1至SWB5接通。当n是整数6时(即，当电路模块M6要断开时)，所有开关电路SWA1至SWA5接通，且所有开关电路SWB1至SWB5关断。

图1B示出了在电路模块M3中发生故障的情况下的连接状态。在这种情况下，未示出的控制单元产生控制信号，以便使得电路模块M3与所有输入/输出单元断开。响应于该控制信号，开关电路SWA1和SWA2接通，开关电路SWA3、SWA4和SWA5关断，开关电路SWB1和SWB2关断，且开关电路SWB3、SWB4和SWB5接通。因此，输入/输出单元P1和模块M1连接，输入/输出单元P2和模块M2连接，输入/输出单元P3和模块M4连接，输入/输出单元P4和模块M5连接，输入/输出单元P5和模块M6连接，且模块M3与普通电路块100断开连接。

根据图1A和1B中示出的半导体集成电路，一一对应地连接从六个电路模块(M1至M6)之中选择的五个电路模块和提供在普通电路块100中的五个输入/输出单元(P1至P5)。而且，从两个电路模块中选择出的一个电路模块连接到五个输入/输出单元(P1至P5)中的每一个。因此，可设置连接到相同输入/输出单元Pi的两个电路模块(Mi，M(i+1))，使得与输入/输出单元Pi的距离差变小。例如，如图1A和1B中所示，通过按照数字顺序(即P1、…、P5的顺序)以相等间隔设置五个输入/输出单元(P1至P5)，可以将两个电路模块(Mi，M(i+1))设置成与输入/输出单元Pi的间距变得彼此相等。通过减小输入/输出单元和电路模块之间的距离差，可使连接二者的互连的长度差变小。因此，可使得与故障修复相伴随的切换电路模块和输入/输出单元之间的连接时发生的信号延迟的变化变小。

可以基于电路模块Mi和M(i+1)与输入/输出单元Pi之间的位置关系，来正确地预测由于故障修复导致的信号延迟的变化变到什么程度。因此，与例如在之前说明的日本专利No.3491579中难以正确预测的情况相比，可以将延迟容限估计得小并实现更高速度工作的电路。

根据图1中示出的半导体集成电路，可以根据选择两个电路模块中的一个并将其连接到一个输入/输出单元的简单电路配置进行故障修复，因此可将电路和多余功耗的增加保持在最低限度。对于用于切换连接的开关电路和控制单元以及用于保持故障信息的存储单元，可以使用能够根据常规的普通方法设计并制造的电路，因此，可将由于提供故障修复功能导致的成本增加保持得非常小。

不必向普通电路块100增加任何用于故障修复的电路，因此，可以使用常规电路，因为它们由于故障修复功能的提供可减轻而作为设计负载。

注意，在图1中示出的半导体集成电路中，将五个输入/输出单元(P1至P5)设置在直线上，但是例如也可将这些设置在曲线或弯曲的线上，或者以Z字形方式设置。在任一种线上，只要以相等间隔按数字顺序设置输入/输出单元P1至P5，就可以设置两个电路模块(Mi，M(i+1))，以使与输入/输出单元Pi的距离变得彼此相等。

第二实施例

接下来，将说明本发明的第二实施例。

在根据第一实施例的半导体集成电路中，设计用于故障修复的部分(电路模块M1至M6)以及不是为故障修复而设计的部分(普通电路块100)的分开的。当在不是为故障修复而设计的部分中发生故障时，必须废弃整个电路，因此，在该部分中，需要尽可能地降低故障率。因此，在根据第二实施例的半导体集成电路中，“为制造而进行的设计”(DFM)或其它技术用于确保不是为故障修复而设计的部分(普通电路块100)与设计用于故障修复的部分(电路模块M1至M6)相比变得更加抗故障。

例如，在普通电路块100中，互连图案形成为使得属于相同互连层的互连之间的间隔与电路模块M1至M6相比变得更大。由于这个原因，可以减少由于互连的短路发生故障的可能性。

在普通电路块100中，用于连接属于不同互连层的互连的通路(通孔)的数目与电路模块M1至M6相比可增加。例如，通常通过一个通路(通孔)连接的互连通过两个通路(通孔)连接。由于这个原因，可减少由于不充足的通路(通孔)引起的故障发生的可能性。

相反，在电路模块M1至M6中，每单元面积的电路元件密度与普通电路块100相比可上升。当电路元件的密度变高时，故障发生的可能性变高，但是在电路模块M1至M6中，可预期故障修复的效果，因此，如果在适当的范围内，即使故障发生稍容易，对产量也不会有大的影响。因此，通过增加电路模块M1至M6中的电路元件的密度，可实现面积的减小和整个电路性能的增加，而不会对产量有大的影响。

构造成电路模块选择单元的开关电路(SWA1至SWA5和SWB1至SWB5)可包含在为故障修复而设计的部分中或者可包括在不是为故障修复而设计的部分中。当开关电路(SWA1至SWA5和SWB1至SWB5)包含在不是为故障修复而设计的部分中时，将与用于普通电路块100的防范措施相同的防范措施提供给这些开关电路。即，应用如下防范措施：将互连图案形成为使得属于相同互连层的互连之间的间隔与电路模块M1至M6相比变得更宽；与电路模块M1至M6相比，使用更大数目的通路(通孔)连接互连等等。由于这个原因，可以抑制由于开关电路的故障导致的产量下降。

另一方面，当开关电路(SWA1至SWA5和SWB1至SWB5)包含在不是为故障修复而设计的部分中时，故障发生的可能性与实施上述防范措施的情况相比更高。作为开关电路的故障对整个电路产生影响的情况，例如，可解释这样一种情况：提供在接收信号作为普通电路块100的输入的路径中的开关电路由于短路而发生故障，具有恒定电压的信号从该发生故障的开关电路持续输入到普通电路块100。如果故障不频繁发生，则可通过将开关电路(SWA1至SWA5和SWB1至SWB5)包含在不是为故障修复而设计的部分中，来降低互连之间的间距和通路(通孔)的数目，因此，获得了可减小电路面积的优点。

当开关电路(SWA1至SWA5和SWB1至SWB5)包含在为故障修复设计的部分中时，例如，如图1中所示，也可以认为开关电路属于单独的电路模块。即，也可以认为开关电路SWAj和开关电路SWB(j-1)属于电路模块Mj(j表示从2至5之间的整数，在本实施例中以下都是这样)，开关电路SWA1属于电路模块M1，开关电路SWB5属于电路模块M6。在这种情况下，可通过将电路开关所属的电路模块M1至M6认为是一个结构单元，来设计布局和互连。

当开关电路(SWA1至SWA5和SWB1至SWB5)包含在不是为故障修复而设计的部分中时，例如，如图2A和2B中所示，可认为开关电路属于单独的输入/输出单元。即，可认为开关电路SWAi和开关电路SWBi属于输入/输出单元Pi(i表示从1至5的整数，在本实施例中以下都是这样)。在这种情况下，可通过将开关电路所属的输入/输出单元认为是一个结构单元，来设计布局和互连。

第三实施例

接下来，将解释本发明的第三实施例。

在根据第一实施例的半导体集成电路中，电路模块M1至M6的功能可相互替代，但不是必须所有这些电路模块都具有相同的功能。甚至在该多个电路模块的一部分相对于另一部分具有向上的兼容性的情况下，电路模块之间的功能替代也是可能的。

例如，假设存在具有第一功能的电路模块和具有包括该第一功能的第二功能的电路模块。在这种情况下，具有第二功能的电路模块可替代具有第一功能的电路模块的所有功能。另一方面，具有第一功能的电路模块不能替代具有第二功能的电路模块的所有功能，而只能替代部分功能。以这种方式，在本说明书中，当描述到“电路模块的功能可以相互替代”时，不只包括电路模块可以替代其它电路模块的所有功能的情况，还包括电路模块可以替代其它电路模块的一部分功能的情况。

图3A至3C示出了根据第三实施例的半导体集成电路的配置的实例。通过用相对于电路模块M1至M4具有向上兼容性的电路模块MA5和MA6替代在图1A和1B中示出的半导体集成电路中的M5和M6，来获得在图3A至3C中示出的半导体集成电路。

电路模块MA5和MA6相对于电路模块M1至M4具有向上兼容性，因此，如果在后一电路模块中发生故障，则可通过用前一电路模块替代该模块来修复故障。

当所有电路模块正常操作时(图3A)，电路模块M4连接到输入/输出单元P4，且电路模块MA5连接到输入/输出单元P5。当在电路模块M3中存在故障时(图3B)，电路模块MA5连接到输入/输出单元P4，且电路模块M6连接到输入/输出单元P5。电路模块MA5相对于电路模块M4具有向上兼容性，因此，连接到输入/输出单元P4的电路模块MA5能将与电路模块M4的功能相等效的功能提供给普通电路块100。当在电路模块MA5中存在故障时(图3C)，具有与电路模块MA5的功能相等效的功能的电路模块MA6连接到输入/输出单元P5。

以这种方式，在图3A至3C中示出的半导体集成电路中，部分高功能电路模块(MA5，MA6)相对于其它部分低功能电路模块(M1至M4)具有向上兼容性。高功能电路模块的数目大于连接至其的输入/输出单元的数目，因此，一部分高功能电路模块变得冗余。因此，通过利用冗余高功能电路模块，能修复两种类型电路模块(高功能，低功能)的故障。由于这个原因，不必须为了修复低功能电路模块而特别提供冗余低功能电路模块，因此可以抑制电路面积的增加。

第四实施例

接下来，将说明本发明第四实施例。

图4A示出了在五个输入/输出单元(P1至P5)与六个电路模块(M1至M6)之间的所有连接路径。在本实施例中将满足如下条件的连接路径的组合称为“连接组”：在所有连接路径中，两个电路模块中的一个关于一个输入/输出单元选择性地连接，且选自六个电路模块(M1至M6)之中的五个电路模块和五个输入/输出单元(P1至P5)一一对应地连接，如图4A中所示。连接组能通过能连接到六个输入/输出单元中每一个的两个电路模块的组合来清楚地指定。存在多个这些连接组。图4B和图4C示出了这些中的两个。

图4B中示出的半导体集成电路具有与图1A和1B中示出的半导体集成电路相同的连接组。即电路模块Mi和M(i+1)中的一个关于输入/输出单元Pi(i表示1至5的整数，以下在本实施例中都是这样)选择性地连接。

另一方面，在图4C中示出的半导体集成电路中，电路模块M4或M6连接到输入/输出单元P5，电路模块M4或M1连接到输入/输出单元P1，电路模块M1或M2连接到输入/输出单元P2，电路模块M2或M3连接到输入/输出单元P3，和电路模块M3或M5连接到输入/输出单元P4。

根据第四实施例的半导体集成电路使用从以这种方式存在的多个连接组中选择出的连接组，以使伴随连接切换的电特性的改变变得尽可能地小。

该连接组应确定成使得：经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M6)的所有信号路径的延迟最大值变得最小。

该连接组应确定成使得：经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M6)的这些信号路径的延迟总和变得最小。

该连接组可确定成使得：在经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M6)的所有信号路径的延迟最大值不超出上限的范围内，所有信号路径的延迟总和变得最小。

通过以这种方式选择所述连接组以使伴随连接切换的电特性(尤其是信号延迟)的改变变得尽可能小，可保持伴随故障修复的整个电路的性能改变小，因此能够稳定制造具有希望性能的半导体集成电路。

第五实施例

接下来，将说明本发明第五实施例。

图5示出了在图1A和1B中示出的半导体集成电路中的输入/输出单元(P1至P5)和电路模块(M1至M6)的布局实例，并省略了电路选择单元和包括在其中的开关电路。输入/输出单元以及电路模块可以以例如图5中示出的数字顺序排列，但是当通过CAD等自动设计布局和互连时并不总是需要按照图5进行排列。

图6A和6B示出了根据本实施例的半导体集成电路中的输入/输出单元(P1至P5)和电路模块(M1至N6)的布局和互连的实例。在图6A中示出的半导体集成电路中，输入/输出单元(P1至P5)以与图5的实例中相同的方式以数字顺序排列，但是对于电路模块(M1至M6)，打乱了图5中实例示出的规则布局。注意，在输入/输出单元(P1至P5)和电路模块(M1至M6)之间的连接与图5中的实例相同。

图7A至7D说明了当在图6A和6B中示出的半导体集成电路中的电路模块M3中发生故障时的修复程序。在修复故障之前的默认状态锗，如图6B中所示，输入/输出单元Pi(i表示1至5的整数，以下在本实施例中都是这样)和电路模块Mi一一对应地连接。在该最初连接中，当在电路模块M3中发现故障时，首先电路模块M3与输入/输出单元P3断开连接(图7A)。电路模块M4代替电路模块M3连接到与电路模块M3断开的输入/输出单元P3。电路模块M4与输入/输出单元P5断开连接(图7B)。电路模块M5代替电路模块M4连接到与电路模块M4断开的输入/输出单元P4。电路模块M5与输入/输出单元P5断开连接(图7C)。与电路模块M5断开连接的输出/输出单元P5连接到在最初连接中处于未连接状态的电路模块M6(图7D)。通过如上所述地切换连接，输入/输出单元P1、P2、P3、P4和P5与电路模块M1、M2、M4、M5和M6一一对应地连接，且具有故障的电路模块M3与所有输入/输出单元断开连接。以这种方式，即使布局和互连不规则，连接也与图1A和1B以及图5中示出的半导体集成电路的连接相同，因此可通过相同的程序进行故障修复。

图8A和8B是示出了电路的整体布局的实例的图。图8A示出了规则排列普通电路块100和电路模块组(指的是能够相互替代功能的一组电路模块)的实例。在这种情况下，在电路模块组内部，例如如图5中所示，按数字顺序以相等间隔排列电路模块。该规则布局易于减少输入/输出单元和电路模块之间的距离变化，因此，优点是可以将伴随着连接切换的信号延迟变化保持得非常小，因此这适合于重要性在于电路性能改进的情况。另一方面，图8B示出了普通电路块100和电路模块组以自由形状排列的实例。这对应于例如通过CAD自动设计布局和互连的情况下的布局。如图8B中所示，允许普通电路块的区域和电路模块组的区域交叠。电路模块和输入/输出单元可自由地设置，而不限于图8A中示出的规则性，因此优点是可容易地增加电路元件的布局密度，因此这适合于重要性在于电路面积的情况。

换一种观点，也可以认为前面解释的图4C中示出的半导体集成电路是通过改变在图4B中示出的半导体集成电路中的输入/输出单元(P1至P5)和电路模块(M1至M6)的布局和互连而获得的电路。即，当认为图4C中的输入/输出单元P5、P1、P2、P3和P4是图4B中的输入/输出单元P1、P2、P3、P4和P5，并认为图4C中的电路模块M6、M4、M1、M2、M3和M5是图4B中的电路模块M1、M2、M3、M4、M5和M6时，两者的连接是相同的，但是布局和互连是不同的。

因此，当确定输入/输出单元(P1至P5)和电路模块(M1至M5)以及互连路径时，也可以使用前面说明的选择组标准作为标准。即，可以确定输入/输出单元(P1至P5)和电路模块(M1至M5)以及互连路径的布局，以使经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M6)的所有信号路径的延迟最大值变得最小。或者，可确定输入/输出单元(P1至P5)和电路模块(M1至M6)以及互连路径的布局，以使经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M6)的所有信号路径的延迟总和变得最小。或者，可确定输入/输出单元(P1至P5)和电路模块(M1至M6)以及互连路径的布局，以使在经由(通孔)电路模块选择单元(SWA1至SWA5和SWB1至SWB5)连接五个输入/输出单元(P1至P5)和六个电路模块(M1至M5)的所有信号路径的延迟最大值不超出预定上限值的范围内，处于连接的所有信号路径的延迟总变得最小。

第六实施例

接下来，将说明本发明第六实施例。

根据本发明的半导体集成电路具有多个电路模块组。在此，“电路模块组”指定了一组能替代相互功能的多个(三个或更多)电路模块。例如，在图1中示出的半导体集成电路中，六个电路模块(M1至M6)的组对应于一个电路模块组。

而且，以与在前面实施例中所说明的相同的方式，根据本实施例的半导体集成电路具有电路模块选择单元，该电路模块选择单元具有从电路模块组之中选择部分电路模块并将其连接到普通电路块的输入/输出单元的功能。电路模块选择单元响应于控制信号从电路模块组中选择出部分(两个或更多)电路模块并将选择的部分电路模块一一对应地连接到相同数目的输入/输出单元。而且，它们关于提供于普通电路块中的每个输入/输出单元连接从至少两个电路模块中选择出的一个电路模块。

通过提供该多个电路模块组和电路模块选择单元，有可能修复半导体集成电路中的更多故障。例如，在图1中示出的半导体集成电路中，只能修复一个故障，但是通过提供多个相同电路模块组，可以修复两个或更多故障。

而且，通过提供多个电路模块组，可以修复多种类型的电路模块。例如，存在多组能相互替代功能的电路模块，且属于相同电路模块组的电路模块能够替代彼此的功能，但是有时属于不同电路模块组的电路模块不能替代彼此的功能。在这种情况下，通过利用添加冗余电路模块至每个电路模块组来构造多个电路模块组和在所述多个电路模块组的每一个中修复故障，可以修复多种类型的电路模块。

注意，一个电路模块可以只包括在一个电路模块组中，或者可以由不同的多个电路模块组共同使用。

由多个电路模块组共同使用的电路模块的功能包括：包含在该多个电路模块组中的其它电路模块的功能的全部或部分。例如，由具有功能A的电路模块构成的电路模块组和具有功能B的电路模块构成的电路模块组共用的电路模块具有包括了功能C，功能C包括功能A的至少一部分和功能B的至少一部分。由于这个原因，该共用电路模块可替代包括在任何电路模块中的电路模块的功能。

图9A至9C示出了由两个电路模块组(B1、B2)共用的一个电路模块(MC1)的实例。

在图9A至9C中的实例中，电路模块B1由具有功能A的六个电路模块(M1至M6)和具有功能C的电路模块MC1构成。电路模块组B2由具有功能B的六个电路模块(MB1至MB6)和具有功能C的电路模块MC1构成。因此，电路模块MC1被电路模块组B1和B2共用。

电路模块组MC1的功能C例如包括电路模块MA1至MA6的功能A和电路模块组MB1至MB6的功能B两个功能。即，电路模块MC1相对于电路模块MA1至MA6和MB1至MB6具有向上的兼容性。

在默认时，具有向上兼容性的电路模块MC1未连接，变成两个电路模块(B1、B2)的冗余电路模块(图9A)。此外，电路模块组B1的电路模块MA1，……，和MA6一一对应连接到普通电路块的输入/输出单元P1，……，和P6，且电路模块组B2的电路模块MB1，……，和MB6一一对应地连接到普通电路块的输入/输出单元P7，……，和P12。

如果例如在电路模块组B1的电路模块MA4中发生故障(图9B)，则电路模块MA4与输入/输出单元P4断开连接。然后，电路模块MA5、MA6和MC1连接到输入/输出单元P4、P5和P6。而且，如果例如在电路模块组B2的电路模块MB2中发生故障(图9C)，则电路模块MB2与输入/输出单元P8断开连接。然后，电路模块MC1和MB1连接到输入/输出单元P7和P8。以这种方式，具有向上兼容性的电路模块MC1能够修复电路模块组B1和B2中任一个的故障。

通过提供由多个电路模块组共用的电路模块，可减少单独提供给每个电路模块组的冗余电路模块的数目。例如，与图9A至9C中所示，即使没有单独提供冗余电路模块，通过使用共用的电路模块也能修复故障。由于这个原因，即使在例如电路模块组的数目非常大的情况下，由于不需要给每个电路模块组提供冗余电路模块，可防止冗余电路模块数目的不必要增加。

图10A和10B示出了在提供了多个电路模块组的情况下的电路整体布局的实例。图10A示出了电路模块组的规则布局的实例。在图中的实例中，电路模块组排列成矩阵。在每个电路模块组内部，以与例如图8A的情况相同的方式，电路模块按照数字顺序以相等间隔设置。规则布局的优点是伴随着连接切换的信号延迟改变可保持得非常小。另一方面，图10B示出了电路模块组以自由形状排列并对应于例如通过CAD自动设计布局和互连的情况下的布局的实例。在图10B的实例中，普通电路块的区域和电路模块组的区域交叠。自由布局的优点是电路元件的布局密度容易增加。

第七实施例

接下来，将说明本发明的第七实施例。

图11是示出了根据第七实施例的半导体集成电路结构的实例的图。例如如图11中所示，根据第七实施例的半导体集成电路具有电路模块M11至M16和M21至M26、普通电路块100、开关电路SWA11至SWA15和SWA21至SWA25、开关电路SWB11至SWB15和SWB21至SWB25、控制单元110和电源开关单元120。

电路模块M11至M16的组和M21至M26的组是权利要求的电路模块组的实施例。普通电路块100是权利要求的电路块的实施例。包括开关电路SWA11至SWA15、SWA21至SWA25、SWB11至SWB15和SWB21至SWB25的电路是权利要求的电路模块选择单元的实施例。开关电路SWA11至SWA15的组和开关电路SWA21至SWA25的组是权利要求的第一开关组的实施例。开关电路SWB11至SWB15的组以及开关电路SWB21至SWB25的组是权利要求的第二开关组的实施例。电路模块M11至M16和M21至M26是以与前面说明的电路模块M1至M6(图1A和1B)相同方式具有预定功能的电路组。电路模块M11至M16的组和电路模块M11至M16的组形成电路模块组。在本实施例中，电路模块M11至M16的组将称作“第一电路模块组”，电路模块M21至M26的组将称为“第二电路模块组”。属于相同电路模块组的电路模块能够替代彼此的功能。属于不同电路模块组的电路模块能够或不能够替代彼此的功能。

普通电路块100具有用于与第一电路模块组(M11至M16)交换信号的输入/输出单元P11至P15和用于与第二电路模块组(M21至M26)交换信号的输入/输出单元P21至P25，并与这些电路模块合作执行预定处理。

输入/输出单元P11至P15中的每一个都输出至少一个信号至属于第一电路模块组(M11至M16)的一个电路模块，且，同时，接收在该一个电路模块中产生的至少一个信号作为输入。输入/输出单元P21至P25中的每一个都将至少一个信号输出至属于第二电路模块组(M21至M26)的一个电路模块，且，同时，接收在该一个电路模块中产生的至少一个信号作为输入。

开关电路SWA1i(i表示从1至5的整数，以下在本实施例中都是这样)连接在输入/输出单元P1i和电路模块M1i之间，并且响应于从控制单元110提供的控制信号接通或关断。开关电路SWA2i连接在输入/输出单元P2i和电路模块M2i之间，并响应于从控制单元110提供的控制信号接通或关断。开关电路SWB1i连接在输入/输出单元P1i和电路模块M1(i+1)之间，并响应于从控制单元110提供的控制信号接通或关断。开关电路SWB2i连接在输入/输出单元P2i和电路模块M2(i+1)之间，并响应于从控制单元110提供的控制信号接通或关断。

开关电路SWA11至SWA15以及SWB11至SWB15具有从第一电路模块组(M11至N16)中选择五个电路模块并将其与输入/输出单元P11至P15一一对应地连接的功能。在本实施例中，由这些开关电路SWA11至SWA15以及SWB11至SWB1 5构成的电路将称作“第一电路模块选择单元”。第一电路模块选择单元(SWA11至SWA15以及SWB11至SWB15)将从包括在第一电路模块组(M11至M16)中的两个电路模块选择出的一个电路模块连接到输入/输出单元P11至P15中的每一个。即，其响应于从控制单元提供的控制信号选择电路模块M1i或电路模块M1(i+1)中的一个并将该选择的电路模块连接到输入/输出单元P1i。

开关电路SWA21至SWA25以及SWB21至SWB25具有从第二电路模块组(M21至M26)选择五个电路模块并将其与输入/输出单元P21至P25一一对应地连接的功能。在本实施例中，由这些开关电路SWA21至SWA25和SWB21至SWB25构成的电路将称作“第二电路模块选择单元”。第二电路模块选择单元(SWA21至SWA25以及SWB21至SWB25)将从包括在第二电路模块组(M21至M26)中的两个电路模块选择出的一个电路模块连接到输入/输出单元P21至P25中的每一个。即，其响应于从控制单元提供的控制信号选择电路模块M2i或电路模块M2(i+1)中的一个，并将该选择的电路模块连接到输入/输出单元P2i。

控制单元110产生一控制制信号，其用于从第一电路模块组(M11至M16)和第二电路模块组(M21至M26)选择五个电路模块，以便于将故障电路模块(在没有故障时，事先提供的冗余电路模块)与所有输入/输出单元断开连接，并且控制单元110将该信号提供给如上所说明的第一电路模块选择单元和第二电路模块选择单元。

注意，控制单元110共同使用提供给第一电路模块选择单元(SWA11至SWA15以及SWB11至SWB15)和第二电路模块选择单元(SWA21至SWA25以及SWB21至SWB25)的控制信号，因此，当在第一电路模块组(M11至M16)中特定电路模块与输入/输出单元断开连接时，在第二电路模块组(M21至M26)中对应于此的特定电路模块与输入/输出单元断开连接。

这将以更加一般化的术语来说明。在所有电路模块组(M11至M16以及M21至M26)中，形成六个分组。这六个分组中的每一个都由两个电路模块构成。这些组相互不具有任何关系。当指定这六个分组为第一分组至第六分组时，这些分组包括以下部件：

第一分组…(M11，M21)

第二分组…(M12，M22)

第三分组…(M13，M23)

第四分组…(M14，M24)

第五分组…(M15，M25)

第六分组…(M16，M26)

控制单元110产生控制信号，以便当属于某一分组的电路模块与输入/输出单元断开连接时，将属于该分组的所有电路模块与输入/输出单元断开连接。例如，当电路模块M23与输入/输出单元断开连接时，产生一控制信号，以使属于与其相同的分组的电路模块M13与输入/输出单元断开连接。即，由从控制单元110提供的相同控制信号，控制属于相同分组的电路模块与输入/输出单元的连接状态。

在此，将说明在控制单元110中产生指定第n个分组(n表示从1到6的整数，以下在本实施例中都是这样)与所有输出/输出单元断开连接的控制信号的情况下，每个开关电路的状态。在这种情况下，当n是从2到5的整数时(即，当第二到第五分组将断开连接时)，开关电路SWA11至SWA1(n-1)和SWA21至SWA2(n-1)接通，且开关电路SWA1n至SWA15和SWA2n至SWA25关断。而且，开关电路SWB11至SWB1(n-1)和SWB21至SWB2(n-1)关断，开关电路SWB1n至SWB15和SWB2n至SWB25接通。当n是整数1时(即，当将断开第一分组时)，开关电路SWA11至SWA15和SWA21至SWA25全部关断，并且开关电路SWB11至SWB15以及SWB21至SWB25全部接通。当n是整数6时(即，当将断开第一分组时)，开关电路SWA11至SWA15以及SWA21至SWA25全部接通，并且开关电路SWB11至SWB15以及SWB21至SWB25关断。

电源开关单元120响应于控制单元110的控制信号，切断第一分组至第六分组中与输入/输出单元断开连接的任何分组的电源。例如，电源开关单元120具有插入在第一分组至第六分组的电源线中的六个电源开关电路(未示出)。当某一个分组与输入/输出单元断开连接时，关断插入在该电源线中的电源开关单元。

图12示出了在电路模块M23中发生故障的情况下的连接状态。在这种情况下，控制单元110产生控制信号，以便将电路模块M23与输入/输出单元断开连接。一旦接收到该控制信号，开关电路SWA11、SWA12、SWA21和SWA22接通，开关电路SWA13、SWA14、SWA15、SWA23、SWA24和SWA25关断，开关电路SWB11、SWB12、SWB21和SWB22关断，且开关电路SWB13、SWB14、SWB15、SWB23、SWB24和SWB25接通。由于这个原因，输入/输出单元P11和P21连接到电路模块M11和M21，输入/输出单元P12和P22连接到电路模块M12和M22，输入/输出单元P13和P23连接到电路模块M14和M24，输入/输出单元P14和P24连接到电路模块M15和M25，输入/输出单元P15和P25连接到电路模块M16和M26，并且电路模块M13和M23与普通电路块100断开连接。

通过根据本实施例的半导体集成电路，属于相同分组的所有电路模块的连接状态由从控制单元110提供的相同控制信号来共同控制。由于这个原因，与各个电路模块与输入/输出单元的连接状态独立控制的情况相比，有可能极大地减少控制信号的数目，且可以简化控制单元110的电路配置。

切断与输入/输出单元断开连接的分组的电源供给，因此可防止不对电路工作做贡献的电路模块浪费电能。当在电路模块中发生导致在电源线中流过大电流的故障时，将其切断并可防止对电源系统和其它电路的影响，因此，可有效抑制由于电路模块的故障导致的产量降低。

当检查故障时，检查每个分组中出现的故障就足够了，因此与检查单个电路模块的情况相比，可缩短检查时间。

而且，当通过利用熔丝或其它存储元件将故障电路模块的信息写入半导体集成电路中时，由于可对于每个分组写入存在故障的信息，因此信息量变小，并且可缩短写入处理所需的时间。

在根据本实施例的半导体集成电路中，当存在故障电路模块时，属于与其相同的分组的所有电路模块都与输入/输出单元断开连接，因此也浪费了正常电路模块。由于这个原因，如果发生故障的可能性高的话，则被浪费的电路模块的数目倾向于变大。然而，如果发生故障的可能性不是高到提供大量具有相对小规模的电路模块，则与控制单个电路模块的连接状态以及控制电源的切断的方法相比，可以抑制实现相同产量所必需的电路面积。

第八实施例

接下来，将说明本发明的第八实施例。

在图1A和1B中示出的半导体集成电路中，从两个电路模块中选择将连接到每个输入/输出单元的电路模块，但是在根据本实施例的半导体集成电路模块中，其选自三个或更多个电路模块。

图13A示出了从三个电路模块中选择连接至每个输入/输出单元的电路模块的半导体集成电路的配置实例。

图13A中示出的半导体集成电路具有配备有输入/输出单元P1至P5的普通电路块、电路模块M1至M7和电路模块选择单元。注意，在图13A至13C和随后说明的图14A至14C中，示出了在输入/输出单元和电路模块之间的连接路径，但是省略了实现连接路径切换的电路模块选择单元的说明。

输入/输出单元Pi(i表示从1至5的整数，在图13A至13C的以下说明中都是这样)连接到电路模块Mi、M(i+1)或M(i+2)中的一个。这些连接通过电路模块选择单元来切换。

图13B示出了在电路模块M1至M7中不存在故障的情况下的最初连接图案的实例。在图13B中示出的实例中，输入/输出单元P1、P2、P3、P4和P5和电路模块M2、M3、M4、M5和M6一一对应地连接。

图13C示出了在电路模块M2和M4出现故障的情况下的连接图案。在图13C中示出的实例中，输入/输出单元P1、P2、P3、P4和P5和电路模块M1、M3、M5、M6和M7一一对应地连接，并且电路模块M2和M4与输入/输出单元断开连接。

当如图13B中所示设置最初连接图案时，可根据例如以下的程序来确定修复故障的连接图案。首先，从电路模块M1至M7顺序地判断出现的任何故障(即，在图中向右)。如果存在故障电路模块，则将其与输入/输出单元断开连接。然后，将自该断开连接的输入/输出单元在图中左侧的输入/输出单元的连接的其它部分整个向图中左侧方向移动。而且，当进行上述移动时，从电路模块M7至M1(即，向着图中的左侧方向)顺序判断故障的出现。如果存在与前述电路模块不同的故障电路模块，则将其与输入/输出单元断开连接。然后，将自该断开连接的输入/输出单元在图中右侧的输入/输出单元的连接的其它部分整体移向图中的右侧方向。例如，在图13C中的实例中，将自连接到故障电路模块M2的输入/输出单元P1左侧存在的输入/输出单元(即，输入/输出单元P1)的连接的其它部分移向图中的左侧方向。而且，将自连接到故障电路模块M4的输入/输出单元P3右侧存在的输入/输出单元(即，输入/输出单元P3、P4、P5)的连接的其它部分移向图中的右侧方向。

图14A示出了从四个电路模块中选择连接到每个输入/输出单元的电路模块的半导体集成电路的配置实例。图14A中示出的半导体集成电路具有配备有输入/输出单元P1至P3的普通电路模块、电路模块M1至M4以及电路模块选择单元。

输入/输出单元P1连接到电路模块M1、M2、M4和M5中的一个。输入/输出单元P2连接到电路模块M2、M3、M4、和M5中的一个。输入/输出单元P3连接到电路模块M1、M2、M3、和M4中的一个。输出/输出单元P4连接到电路模块M1、M2、M3、和M4中的一个。这些连接通过电路模块选择单元来切换。

图14B示出了当在电路模块M1至M4中不存在故障时的最初连接图案的实例。在图14B中示出的实例中，输入/输出单元P1、P2和P3与电路模块M5、M4和M2一一对应地连接。

图14C示出了当电路模块M2出现故障时的连接图案。在图14C的实例中，输入/输出单元P1、P2和P3与电路模块M5、M4和M1一一对应地连接。且电路模块M2与每个输入/输出单元断开连接。

接下来，将参考图15至图17的流程图说明根据本实施例用于搜索修复半导体集成电路中故障的连接图案的一般程序。

步骤ST100

首先，将在待检查的半导体集成电路中的输入/输出单元和电路模块的连接图案设置成例如图13B和图14B中所示的预定最初图案。

步骤ST105

然后，在当前的半导体集成电路中设置的连接图案中检查电路模块中任何故障的出现。例如，通过使用例如扫描路径测试或其它检查技术，检查连接至输入/输出单元的每个电路模块的操作。

步骤ST110

当步骤ST105的检查没有发现任何故障时，判断被检查的半导体集成电路合格并且连接图案的搜索结束。在这种情况下，当前的连接图案设置作为搜索结果获得。

步骤ST115

当发现任何故障电路模块时，判断故障电路模块的数目是否大于冗余电路模块的数目。如果大于，则不可修复故障，因此判断被检查的半导体集成电路有缺陷，并且连接图案的搜索结束。当故障电路模块的数目小于冗余电路模块的数目或两者相等时，可能修复故障，因此在步骤ST120执行连接图案的搜索处理。

步骤ST125和ST130

作为步骤ST120的搜索处理的结果，当发现将未被判断为有故障的电路模块逐个连接到输入/输出单元的图案时，将正被检查的半导体集成电路的连接图案设置为该检索到的连接图案，并且再次执行步骤ST105的检查。

图16和图17是用于说明步骤ST120的连接图案搜索处理的流程图。注意，在该搜索处理中进行的连接图案改变是用于搜索目标连接图案的虚拟改变，在被检查的半导体集成电路中并不实际执行。通过例如计算机上的软件执行该搜索处理。

步骤ST200

首先，将通过步骤ST105的检查发现的故障电路模块与所有输入/输出单元断开连接。注意，在图16和图17中，将输入/输出单元描述为“I/O”。

步骤ST205

接下来，判断在当前连接图案中是否存在未连接到电路模块的任何未连接输入/输出单元。当不存在未连接输入/输出单元时，当前连接图案就作为搜索结果获得，且搜索处理结束。

步骤ST210

当在步骤ST205中判断存在未连接输入/输出单元时，将表示输入/输出单元的记录(register)顺序的数字i(i表示自然数，在以下图16和图17的说明中都是这样)设置成初始值“1”。而且，将输入/输出单元的记录(步骤ST250)和电路模块的记录(步骤ST310)全部初始化，并使其达到未记录状态。注意，对输入/输出单元和电路模块进行的“记录”将在后面的步骤中说明。

步骤ST215

当前未连接的输入/输出单元记录成第i个输入/输出单元。当存在多个未连接输入/输出单元时，从这些当中选择任一个并将其定义为第i个输入/输出单元。

步骤ST220

搜索满足所有以下四个条件的电路模块：

(1)能够连接到第i个输入/输出单元。

(2)在步骤ST105的检查中判断为无故障。

(3)在数字i为2或更大的情况下，没有连接到第1至第(i-1)个输入/输出单元(即，已经记录的输入/输出单元)。

(4)关于第i个输入/输出单元，没有记录为禁止连接电路模块。

步骤ST225

当发现满足步骤ST220的条件的电路模块时，程序转移到步骤ST230，而当没有发现这样的电路模块时，程序转移到步骤ST300。

步骤ST230

选择一个满足步骤ST200的条件的电路模块。

步骤ST235

将在步骤ST230中选择的电路模块连接到第i个输入输出单元。

步骤ST240

判断与第i个输入/输出单元不同的输入/输出单元是否连接到在步骤ST230中选择的电路模块。当连接不同的输入/输出单元时，程序转移到步骤ST245，而当没有连接时，程序回到步骤ST205。

步骤ST245

将数字i加“1”，且程序转移到步骤ST250。

步骤ST250

将连接到在步骤ST230中选择的电路模块的所述不同输入/输出单元与该电路模块断开连接。而且，与该电路模块断开连接的该输入/输出单元记录成第i个输入/输出单元，且再次执行步骤ST220的电路模块搜索。

步骤ST300

当步骤ST220的搜索没有发现满足条件的电路模块时，判断当前数字i是否是“1”。即，判断当前第i个输入/输出单元是否是在步骤ST210的记录初始化之后首先记录的输入/输出单元。如果其是那个输入/输出单元，则可认为可连接到第一输入/输出单元的任何电路模块不满足步骤ST220的条件(2)(即，存在故障)，因此无论使用什么样的连接图案，都将具有故障的电路模块连接到第一输入/输出单元。由于这个原因，在这种情况下，判断连接图案的搜索失败并结束搜索处理。

步骤S305、ST310和ST315

当在步骤ST300判断当前数字i不是“1”时，所述电路模块与在当前第i个输入/输出单元之前一次记录的第(i-1)个输入/输出单元断开连接，并且该断开连接的电路模块再次连接到第i个电路模块。然后，与该第(i-1)个输入/输出单元断开连接的电路模块关于第(i-1)个输入/输出单元记录为禁止连接电路模块。而且，擦除当前第i个输入/输出单元的记录，且状态返回到未记录状态。通过上述处理(ST305、ST310和ST315)，当前连接图案回到第(i-1)个输入/输出单元未连接的状态。

步骤ST320

从数字i减掉“1”，且再次执行步骤ST220的电路模块搜索。

在此，将参考图18A至18C说明图16和图17中示出的连接图案搜索处理的具体实例。

在步骤ST250中，输入/输出单元Pb记录成第10个输入/输出单元(图18A)。此时，数字i是“10”。

有四个能连接到输入/输出单元Pb的电路模块(Me、Mf、Mg、Mh)。在这些当中，电路模块Me和Mf连接到已经记录的输入/输出单元(Pa、Pe)，因此不满足上面说明的条件(3)。电路模块Mg和Mh满足所有条件(1)至(4)。因此，在步骤ST220中，找到两个电路模块(Mg、Mh)。

在步骤ST230中，在这两个电路模块(Mg、Mh)之间选择电路模块Mg。在步骤ST235中电路模块Mg连接到输入/输出单元Pb。在此，输入/输出单元Pc连接到电路模块Mg，因此在步骤ST250中输入/输出单元Pc与电路模块Mg断开连接，且变成未连接的输入/输出单元Pc记录为第11个输入/输出单元(图18B)。此时，数字i是“11”。

有两个电路模块(Mf，Mm)能连接到输入/输出单元Pc。在这些当中，电路模块Mf连接到已经记录了的输入/输出单元(Pa，Pe)，因此不满足上面说明的条件(3)。即，没有满足步骤ST220的条件的电路模块。由于这个原因，处理从步骤ST225移向步骤ST300。

此时，数字i是“11”，因此处理从步骤ST300移向步骤ST305。

在步骤ST305中，电路模块Mg与作为第10个输入/输出单元的输入/输出单元Pb断开连接。该断开连接的电路模块Mg连接到最初的输入/输出单元Pc。而且，在步骤ST310中，与输入/输出单元Pb断开连接的电路模块Mg关于输入/输出单元Pb记录成禁止连接电路模块。然后，在步骤ST315中，擦除第11个输入/输出单元的记录，并且第11个输入/输出单元显示为未记录状态。

当步骤ST305、ST310和ST315的处理回到图18A中示出的连接图案时，在步骤ST320中数字i从“11”减至“10”，然后在步骤ST220中再次进行电路模块的搜索。

在输入/输出单元Pb可连接的四个电路模块(Me、Mf、Mg、Mh)当中，电路模块Me和Mf不满足条件(3)，电路模块Mg不满足条件(4)。只有电路模块Mh满足所有的条件(1)至(4)。因此，在步骤ST220中，只找到了电路模块Mh。

在步骤ST230中，选择该电路模块Mh。在步骤ST235中电路模块Mh连接到输入/输出单元Pb。在此，输入/输出单元Pd连接到电路模块Mh，因此在步骤ST250中输入/输出单元Pd与电路模块Mh断开连接，且变成未连接的输入/输出单元Pd记录为第11个输入/输出单元(图18C)。

通过根据本实施例的半导体集成电路，通过将可相对于一个输入/输出单元选择性地连接的电路模块的数目增加至三个或更多，可增加一对应地连接输入/输出单元和电路模块的图案，因此可以灵活地修复以各种方式发生的故障。而且，通过增加连接图案，即使结构变得复杂，根据图16和图17中示出的程序也可以发现用于避开故障的连接图案。

第九实施例

接下来，将说明本发明的第九实施例。

图19是示出根据第九实施例的配置实例的图。例如图19中示出的根据本实施例的半导体集成电路具有：电路模块M101至M108、M201至M208、M301至M308、M401至M408以及M501，总线10，桥电路21至24，开关网络31至34，通用串行总线(USB)接口电路41，双数据率动态随机存取存储器(DDRDRAM)接口电路42，直接存储器存取(DMA)控制器43至45，管理处理器47，协处理器46，二次高速缓存48和电路模块选择单元50。而且，根据本实施例的半导体集成电路具有如图21中所示的控制单元60、存储单元70和信号输入单元80，这些将作为根据电路模块的切换控制的部件在下面说明。

电路模块M101至M108、M201至M208、M301至M308、M401至M408和M501是每一个都具有预定功能且能够替代彼此功能的电路组。

例如图20中所示出的每个电路模块都具有传送控制单元101、操作单元103和存储单元102。

传送控制单元101控制数据输入/输出经由(通孔)开关网络31至34的输入/输出单元(P101、P102、…)的传送。操作单元103根据存储在存储单元102中的命令代码执行操作。例如，操作单元103安装运算逻辑单元(ALU)和序列发生电路。序列发生电路响应于上述的命令代码来控制ALU执行各种操作。存储单元102存储在操作单元103中执行的命令代码、用于操作单元103的处理的数据、自操作单元103输出的数据等作为处理结果。而且，其临时存储转换控制单元101处的数据输入/输出。

图20中示出的电路模块根据例如通过开关网络31至34的输入/输出单元提供的命令代码组来执行处理。该命令代码组从管理处理器47等传送到单个输入/输出单元，因此当通过以下说明的电路模块选择单元50切换输入/输出单元和电路模块之间的连接时，将向电路模块提供不同的命令代码组。由于这个原因，电路模块的处理功能根据作为连接目的地的输入/输出单元而改变。

每个开关网络31至34具有八个连接到电路模块的输入/输出单元。即，开关网络31具有输入/输出单元P101至P108，开关网络32具有输入/输出单元P201至P208，开关网路33具有输入/输出单元P301至P308，和开关网络34具有输入/输出单元P401至P408。开关网络31至34将八个输入/输出单元相互连接，以使电路模块可相互交换数据。而且，它们连接桥电路和输入/输出单元，以使电路模块能够通过(通孔)桥电路(21，22，…)与总线10上的单元(41至47)交换数据。

桥电路21至24被控制成在开关网络31至34和总线10之间相互传送数据。

总线10被控制成使得通过(通孔)桥电路21至24和单元(诸如管理处理器47)连接的开关网络31至34的电路模块能够相互传送数据。

由开关网络31至34、桥电路21至24和总线10构成的总线可以具有任何结构。例如，其可以基于例如先进的可扩展接口(AXI)或其它总线标准。

总线10具有USB接口电路41、DDR接口电路42、DMA控制器43至45、管理处理器47和与其连接的协处理器46。将USB接口电路41控制成与USB装置通信。将DDR DRAM接口电路42控制成使连接到总线10的每个单元都访问DDR DRAM。 DMA控制器43至45对在连接到总线10的单元之间通过DMA进行的数据传送进行控制。三个DAM控制器独立地传送三个通道的数据。管理处理器47中心控制系统的整个操作。二次高速缓存48连接到管理处理器47并临时存储具有高使用频率的数据。协处理器46协助管理处理器47中的操作和处理。

电路模块选择单元50响应于从控制单元60提供的控制信号从33个电路模块(M101至M108，M201至M208，M301至M308，M401至M408，M501)中选择32个电路模块，并将它们一一对应地连接到32个输入/输出单元(P101至P108，P201至P208，P301至P308，P401至P408)。而且，响应于上述控制信号从两个电路模块中选择出的一个电路模块连接到32个输入/输出单元中的每一个。

在此，电路模块选择单元50和与其控制有关的部分将参考图21说明。注意，为了便于说明，在图21中，电路模块和输入/输出单元的符号如下替代：

(电路模块)

M101，…，M108-＞M1，…，M8；

M208，…，M201-＞M9，…，M16；

M301，…，M308-＞M17，…，M24；

M408，…，M401-＞M26，…，M33；

M501-＞M25；

(输入/输出单元)

P101，…，P108-＞P1，…，P8；

P208，…，P201-＞P9，…，P16；

P301，…，P308-＞P17，…，P24；

P408，…，P401-＞P25，…，P32；

如图2中示出的电路模块选择单元50具有开关电路SWA1至SWA32以及开关电路SWB1至SWB32。开关电路SWA1至SWA32的组是本发明第一开关组的实施例。开关电路SWB1至SWB32的组是本发明第二开关组的实施例。

开关电路SWAi(i表示从1至32的整数，在本实施例中以下都是这样)连接在输入/输出单元Pi和电路模块Mi之间，当从控制单元60提供的控制信号Sci具有值“0”时接通，当控制信号Sci具有值“1”时关断。

开关电路SWBi连接在输入/输出单元Pi和电路模块M(i+1)之间，当控制信号Sci具有值“0”时关断，当控制信号Sci具有值“1”时接通。

开关电路SWAi具有至少一个用于接通/关断从输入/输出单元Pi传输到电路模块Mi的信号Sin的电路，和至少一个用于接通/关断从电路模块Mi传输到输入/输出单元Pi的信号Sout的电路。以相同的方式，开关电路SWBi具有至少一个用于接通/关断从输入/输出单元Pi传输到电路模块M(i+1)的信号Sin的电路，和至少一个用于接通/关断从电路模块M(i+1)传输到输入/输出单元Pi的信号Sout的电路。以下，将用于接通/关断各个信号的电路称为开关元件。以下将说明其配置的一些实例。

图22示出了用于接通/关断从输入/输出单元传输到电路模块的信号的开关元件的配置的第一实例。

图22中示出的开关元件SE1是用于接通/关断从输入/输出单元Pi传输到电路模块Mi的信号Sin1的电路，并且该开关元件SE1包括在开关电路SWAi中。开关元件SE1具有用于接收来自输入/输出单元Pi的信号作为输入的输入端子Ti，和用于将该信号输出到电路模块Mi的输出端子To。当控制信号Sci具有值“0”(低电平)时，输入至输入端子Ti的信号逻辑反相并从输出端子To输出，而当控制信号Sci具有值“1”(高电平)时，使输出端子To处于高阻抗状态。

图22中示出的开关元件SE2是用于接通/关断从输入/输出单元Pi传输到电路模块Mi(i+1)的信号Sin2的电路，并且该开关元件SE2包括在开关电路SWBi中。开关元件SE2具有用于接收来自输入/输出单元Pi的信号作为输入的输入端子Ti，和用于将该信号输出至电路模块Mi(i+1)的输出端子To。当控制信号Sci具有值“1”(高电平)时，输入至输入端子Ti的信号逻辑反相并从输出端子To输出，而当控制信号Sci具有值“0”(低电平)时，使输出端子To处于高阻抗状态。而且，当输入了指定电路模块(i+1)的断开连接作为与所有输入/输出单元的连接的目的的信号时，开关元件SE2将输出端子To连接到地线VSS。

开关元件SE1和SE2都具有四个晶体管(Q1至Q4)。p型MOS晶体管Q1和Q2串联连接在电源线VCC和输出端子To之间，且n型MOS晶体管Q3和Q4串联连接在输出端子To和地线VSS之间。p型MOS晶体管Q1和Q4的栅极接收自输入/输出单元Pi的信号SMin1作为输入。

在开关元件SE1中，控制信号Sci输入到p型MOS晶体管Q2的栅极。通过在未示出的反相电路中反相控制信号Sci的逻辑获得的控制信号/Sci输入到n型MOS晶体管Q3的棚极。另一方面，在开关元件SE2中，通过上面说明的逻辑反相获得的控制信号/Sci输入到p型MOS晶体管Q2的栅极，且控制信号Sci输入到n型MOS晶体管Q3的栅极。

当控制信号Sci处于低电平(值“0”)时，在开关元件SE1中，p型MOS晶体管Q2和n型MOS晶体管Q3接通，因此开关元件SE1作为反相电路工作。来自输入/输出单元P的信号SMin1通过该反相电路逻辑反相并输入至电路模块Mi。而且，在开关元件SE2中，p型MOS晶体管Q2和n型MOS晶体管Q3关断，输出端子To变成高阻抗状态，且电路模块M(i+1)及输入/输出单元Pi断开连接。当控制信号Sci处于高电平(值“1”)时，开关元件SE2与上面说明的相反作为反相电路工作。来自输入/输出单元Pi的信号SMin1通过该反相电路逻辑反相，并输入至电路模块M(i+1)。而且，在开关元件SE1中，输出端子To变成高阻抗状态，且电路模块Mi以及输入/输出单元Pi断开连接。

图23示出了用于接通/关断从电路模块传输至输入/输出单元的信号的开关元件的配置的第一实例。图23中示出的开关元件SE3是用于接通/关断从电路模块Mi传输至输入/输出单元Pi的信号Sout1的电路，且该开关元件SE3包括在开关电路SWAi中。

开关元件SE3具有用于接收来自电路模块Mi的信号作为输入的输入端子Ti，和用于将信号输出至输入/输出单元Pi的输出端子To。当控制信号Sci具有值“0”(低电平)时，输入到输入端子Ti的信号被逻辑反相并从输出端子To输出，而当控制信号Sci具有值“1”(高电平)时，使输出端子To处于高阻抗状态。

图23中示出的开关元件SE4是用于接通/关断从电路模块M(i+1)传输至输入/输出单元Pi的信号Sout2的电路，并且该开关元件SE4包括在开关电路SWBi中。开关元件SE4具有用于接收来自电路模块M(i+1)的信号作为输入的输入端子'，和用于将信号输出至输入/输出单元Pi的输出端子To。当控制信号Sci具有值“1”(高电平)时，输入至输入端子Ti的信号被逻辑反相并从输出端子To输出，而当控制信号Sci具有值“0”(低电平)时，使输出端子To处于高阻抗状态。

开关元件SE3和SE4以与开关元件SE1和SE2相同的方式具有四个晶体管(Q1至Q4)。p型MOS晶体管Q1和Q2串联连接在电源线VCC和输出端子To之间，而n型MOS晶体管Q3和Q4串联连接在输出端子To和地线VSS之间。

在开关元件SE3中，控制信号Sci输入至p型MOS晶体管Q2的栅极，控制信号/Sci输入至n型MOS晶体管Q3的栅极，且来自电路模块Mi的信号Sout1输入至p型MOS晶体管Q1和Q4的栅极。另一方面，在开关元件SE4中，控制信号/Sci输入至p型MOS晶体管Q2的栅极，控制信号Sci输入至n型MOS晶体管Q3的栅极，且来自电路块M(i+1)的信号Sout2输入至p型MOS晶体管Q1和Q4的栅极。

当控制信号Sci处于低电平(值“0”)时，在开关元件SE3中，p型MOS晶体管Q2和n型MOS晶体管Q3接通，且开关元件SE3作为反相电路工作。来自电路模块Mi的信号Sout1通过该反相电路逻辑反相并输入到输入/输出单元Pi。而且，在开关元件SE4中，p型MOS晶体管Q2和n型MOS晶体管Q3关断，输出端子To变成高阻抗状态，且电路模块M(i+1)和输入/输出单元Pi断开连接。当控制信号Sci处于高电平(值“1”)时，开关元件SE4与上面说明的相反作为反相电路工作。来自电路模块(i+1)的信号Sout2在该反相电路中逻辑反相并输入至输入/输出单元Pi。在开关元件SE3中，输出端子To变成高阻抗状态，且电路模块Mi和输入/输出单元Pi断开连接。

图24示出了用于接通/关断从输入/输出单元传输至电路模块的信号的开关元件的配置的第二实例。

图24中示出的开关元件SE1A是用于以与图22中示出的开关元件SE1相同的方式接通/关断从输入/输出单元Pi传输至电路模块Mi的信号Sin1的电路，并且包括在开关电路SWAi中。开关元件SE1A具有插入到用于将信号从输入/输出单元Pi传输至电路模块Mi的路径中的传输门电路。该传输门电路由并联连接的p型MOS晶体管Q5和n型MOS晶体管Q6构成。

图24中示出的开关元件SE2A是用于以与图22中示出的开关元件SE2相同的方式接通/关断从输入/输出单元Pi传输至电路模块M(i+1)的信号Sin2的电路，并且包括在开关电路SWBi中。开关元件SE2A具有插入到用于将信号从输入/输出单元Pi传输至电路模块M(i+1)的路径中的传输门电路。该传输门电路以与开关元件SE1A相同的方式由并联连接的p型MOS晶体管Q5和n型MOS晶体管Q6构成。

在开关元件SE1A中，控制信号Sci输入至p型MOS晶体管Q5的栅极，且逻辑反相的控制信号/Sci输入到n型MOS晶体管Q6的栅极。另一方面，在开关元件SE2A中，逻辑反相的控制信/Sci输入至p型MOS晶体管Q5的棚极，且控制信号Sci输入至n型MOS晶体管Q6的栅极。

当控制信号Sci处于低电平(值“0”)时，开关元件SE1A的p型MOS晶体管Q5和n型MOS晶体管Q6驱动为ON，且开关元件SE1A变成导通状态。从输入/输出单元Pi输出的信号SMin1通过(通孔)开关元件SE1A输入至电路模块Mi。而且，开关元件SE2A的p型MOS晶体管Q5和n型MOS晶体管Q6驱动为OFF，开关元件SE2A变成截止，且电路模块M(i+1)和输入/输出单元Pi断开连接。当控制信号Sci处于高电平(值“1”)时，开关元件SE2A与上面说明的相反，变成导通状态。自输入/输出单元Pi输出的信号SMin1通过(通孔)开关单元SE2A输入至电路模块M(i+1)。而且，开关元件SE1A变成截止，电路模块Mi和输入/输出单元Pi断开连接。

注意，在图24的实例中，为了减小由于传输门电路的电阻成分引起的信号延迟，在开关元件SE1A和SE2A的输入侧(输入/输出单元侧)上的路径中插入反相电路U5和U6。

图25示出了用于接通/关断从电路模块传输至输入/输出单元的信号的开关元件的配置的第二实例。

图25中示出的开关元件SE3A是用于以与图23中示出的开关元件SE3相同的方式接通/关断从电路模块Mi传输至输入/输出单元Pi的信号Sout1的电路，并且包括在开关电路SEAi中。开关元件SE3A具有插入到用于将信号从电路模块Mi传输到输入/输出单元Pi的路径中的传输门电路。该传输门电路由并联连接的p型MOS晶体管Q5和n型MOS晶体管Q6构成。

图25中示出的开关元件SE4A是用于以与图23中示出的开关元件SE4相同的方式接通/关断从电路模块M(i+1)传输至输入/输出单元Pi的信号Sout2的电路，并且包括在开关电路SWBi中。开关元件SE4A具有插入到用于将信号从电路模块M(i+1)传输到输入/输出单元Pi的路径中的传输门电路。该传输门电路以与开关元件SE3A相同的方式由并联连接的p型MOS晶体管Q5和n型MOS晶体管Q6构成。

在开关元件SE3A中，控制信号Sci输入至p型MOS晶体管Q5的棚极，且逻辑反相的控制信号/Sci输入至n型MOS晶体管Q6的栅极。另一方面，在开关元件SE4A中，逻辑反相的控制信号/Sci输入至p型MOS晶体管Q5的栅极，且控制信号Sci输入至n型MOS晶体管Q6的栅极。

当控制信号Sci处于低电平(值“0”)时，将开关元件SE3A的p型MOS晶体管Q5和n型MOS晶体管Q6驱动为ON，且开关元件SE1A变成导通状态。通过(通孔)开关元件SE3A将自电路模块Mi输出的信号Sout1输入至输入/输出单元Pi。而且，将开关元件SE4A的p型MOS晶体管Q5和n型MOS晶体管Q6驱动为OFF，开关元件SE4A变成截止，且电路模块M(i+1)和输入/输出单元Pi断开连接。当控制信号Sci处于高电平(值“1”)时，开关元件SE4A与上面说明的相反，变成导通状态。从电路模块M(i+1)输出的信号Sout2通过(通孔)开关元件SE4A输入至输入/输出单元Pi。而且，开关元件SE3A变成截止，且电路模块Mi和输入/输出单元Pi断开连接。

注意，为了减小由于传输门电路的电阻成分引起的信号延迟，可将反相电路插入在开关元件SE1A和SE2A的输入侧(电路模块侧)的路径中。

图26示出了用于接通/关断从输入/输出单元传输至电路模块的信号的开关元件的配置的第三实例。

通过删掉图24中示出的开关元件SE1A和SE2A的p型MOS晶体管Q5获得图26中示出的开关元件SE1B和SE2B。基本操作与开关元件SE1A和SE2A的相同。即，当控制信号Sci处于低电平(值“0”)时，来自输入/输出单元Pi的信号传输至电路模块Mi，且输入/输出单元Pi和电路模块M(i+1)断开连接。当控制信号Sci处于高电平(值“1”)时，来自输入/输出单元Pi的信号传输至电路模块M(i+1)，且输入/输出单元Pi与电路模块Mi断开连接。

图27示出了用于接通/关断从电路模块传输至输入/输出单元的信号的开关元件的配置的第三实例。

图27中示出的开关元件SE3B和SE4B通过删掉图25中示出的开关元件SE3A和SE4A的p型MOS晶体管Q5来获得。基本操作与开关元件SE3A和SE4A的相同。即，当控制信号Sci处于低电平(值“0”)时，来自电路模块Mi的信号传输至输入/输出单元Pi，且输入/输出单元Pi与电路模块M(i+1)断开连接。当控制信号Sci处于高电平(值“1”)时，来自电路模块M(i+1)的信号传输至输入/输出单元Pi，且输入/输出单元Pi与电路模块Mi断开连接。

注意，当将高电平信号输入至图26和图27中示出的开关元件(SE1B、SE2B、SE3B、SE4B)时，通过这些开关元件之后输出的信号引起了对应于n型MOS晶体管Q6的阈值的电压降。由于这个原因，在使用图26和图27中示出的开关元件的地方，希望该压降对电路工作的影响(延迟、噪声容限等)保持在允许的范围内。

在此，将参考图28A和28B以及图29A和29B来说明第一配置实例(图22、图23)和第二配置实例(图24、图25)的开关元件形成于半导体衬底上的情况下的结构。

图28A和28B的平面图示出了图22和图23中示出的第一配置实例的开关元件(SE1至SE4)的结构实例。图28A示出了两个MOS晶体管每一个都形成在两个有源区(D1、D2)中的情况下的实例，图28B示出了一个MOS晶体管每一个形成于四个有源区(D3至D6)中的情况下的实例。

在图28A中示出的结构实例中，在半导体衬底上对准地形成有源区D1和D2。将n型杂质引入到有源区D1中，将p型杂质引入到有源区D2中。有源区D1和D2例如具有如图28A中示出的矩形形状。尺寸几乎相同。在有源区之间提供将不同有源区中的元件相互电隔离的区域(元件隔离区)。

在有源区D1和D2上，通过(通孔)未示出的栅氧化掩模提供栅电极G1至G3。

栅电极G1提供于两个有源区(D1、D2)上方。在有源区D1中面对栅电极G1的部分中，形成p型MOS晶体管Q1的沟道。而且，在有源区D2中，在面对栅电极G1的部分中形成n型MOS晶体管Q4的沟道。栅电极G1对应于第一配置实例中的开关元件(SE1至SE4)中的输入端子Ti。

栅电极G2提供在图中栅电极G1的右侧的有源区D1上。在有源区D1中，在面对栅电极G2的部分中形成p型MOS晶体管Q2的沟道。栅电极G3提供于图中栅电极G1右侧的有源区D2上，在面对栅电极G3的部分中形成n型MOS晶体管Q3的沟道。栅电极G2和G3对应于用于接收控制信号Sci或其逻辑反相信号/Sci作为输入的端子。

在有源区D1中，在栅电极G1的左侧的区域A1对应于p型MOS晶体管Q1的源。该区域A1通过(通孔)未示出的通路(通孔)连接到金属互连W1。金属互连W1对应于电源线VCC。

夹在有源区D1中的栅电极G1和G2之间的区域A2对应于p型MOS晶体管Q1的漏和p型MOS晶体管Q2的源。P型MOS晶体管Q1的漏和p型MOS晶体管Q2的源在该区域A2中相互连接。

在有源区D1中的栅电极G2的右侧的区域A3对应于p型MOS晶体管Q2的漏。而且，在有源区D2中的栅电极G3的右侧的区域A4对应于n型MOS晶体管Q3的漏。区域A3和A4通过(通孔)未示出的通路(通孔)连接并与金属互连W2互相连接。区域A3和A4的连接点对应于在第一配置实例的开关元件(SE1至SE4)中的输出端子To。

在有源区D2中，夹在栅电极G1和G3之间的区域A5对应于n型MOS晶体管Q3的源和和n型MOS晶体管Q4的漏。n型MOS晶体管Q3的源和n型MOS晶体管Q4的漏在该区域A5中相互连接。

在有源区D2中栅电极G1左侧的区域A6对应于n型MOS晶体管Q4的源。该区域A6通过(通孔)未示出的通路(通孔)连接至金属互连W3。金属互连W3对应于地线VSS。

在图28B中示出的结构实例中，四个有源区D3、D4、D5和D6在半导体衬底上形成矩阵。在图28B的实例中，在有源区D3的右侧形成有源区D4，在有源区D3的下侧形成有源区D6，在有源区D4的下侧和有源区D6的右侧形成有源区D5。将n型杂质引入到有源区D3和D4中，并将p型杂质引入有源区D5和D6中。有源区D3至D6具有矩形形状，例如如图28B中所示。尺寸几乎相同。在有源区之间提供元件隔离区。

在有源区D3至D6上，通过(通孔)未示出的栅氧化掩模来提供栅电极G4至G6。

栅电极G4提供于有源区D3和D6上方。P型MOS晶体管Q1的沟道形成于有源区D3中面对栅电极G4的部分中。而且，n型MOS晶体管Q4的沟道形成于有源区D6中面对栅电极G4的部分中。栅电极G4对应于第一配置实例中的开关元件(SE1至SE4)中的输入端子Ti。

栅电极G5提供于有源区D4上。p型MOS晶体管Q2的沟道形成于有源区1D4中面对栅电极G5的部分中。栅电极G6提供于有源区D5上。n型MOS晶体管Q3的沟道形成于有源区D5中面对栅电极G6的部分中。栅电极G5和G6对应于用于接收控制信号Sci或其逻辑反相信号/Sci作为输入的端子。

在有源区D3中栅电极G4左侧的区域A7对应于p型MOS晶体管Q1的源。该区域A7通过(通孔)未示出的通路(通孔)连接到金属互连W4。金属互连W4对应于电源线VCC。

在有源区D3中栅电极G4右侧的区域A8对应于p型MOS晶体管Q1的漏。而且，在有源区D4中栅电极G5左侧的区域A9对应于p型MOS晶体管Q2的源。这些区域A8和A9通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W5、W6和W7连接。

在有源区D4中栅电极G5右侧的区域A10对应于p型MOS晶体管Q2的漏。而且，在有源区D5中栅电极G6右侧的区域A11对应于n型MOS晶体管Q3的源。这些区域A3和A4通过(通孔)未示出的通路(通孔)相互连接并与金属互连W8连接。区域A10和A11的连接点对应于在第一配置实例中的开关元件(SE1至SE4)中的输出端子To。

在有源区D5中栅电极G6左侧的区域A12对应于n型MOS晶体管Q3的源。而且，在有源区D6中栅电极G4右侧的区域A13对应于n型MOS晶体管Q1的漏。这些区域A12和A13通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W9、W10和W11连接。

在有源区D6中的栅电极G1左侧的区域A14对应于n型MOS晶体管Q4的源。该区域A14通过(通孔)未示出的通路(通孔)连接到金属互连W12。金属互连W3对应于地线VSS。

图29A和29B的平面图示出了在图24和图25中示出的第二配置实例的开关元件(SE1A至SE4A)的结构实例。图29A示出了两个MOS晶体管每一个都形成于两个有源区(D7、D8)中的情况的实例，图29B示出了一个MOS晶体管每一个都形成在四个有源区(D9至D12)中的情况的实例。

在图29A中示出的结构实例中，在半导体衬底上对准地形成有源区D7和D8。将n型杂质引入到有源区D7中，将p型杂质引入到有源区D8中。有源区D7和D8具有如图29A中示出的矩形形状。尺寸几乎相同。在有源区之间提供元件隔离区。

在有源区D7和D8上，通过(通孔)未示出的栅氧化掩模来提供栅电极G7至G9。

在两个有源区(D7、D8)上方提供栅电极G7。p型MOS晶体管Q7的沟道形成于有源区D7中面对栅电极G7的部分中。而且，n型MOS晶体管Q8的沟道形成于有源区D8中面对栅电极G7的部分中。

注意，p型MOS晶体管Q7和n型MOS晶体管Q8是构成插入在开关元件(SE1A至SE4A)中每一个的输入侧路径中的反相电路的晶体管。栅电极G7对应于该反相电路的输入端子。

栅电极G8提供于图中栅电极G7右侧的有源区D7上。p型MOS晶体管Q5的沟道形成于有源区D7中面对栅电极G8的部分中。栅电极G9提供于图中栅电极G7右侧的有源区D8上，且n型MOS晶体管Q6的沟道形成于有源区D8中面对栅电极G9的部分中。栅电极G8和G9对应于用于接收控制信号Sci或其逻辑反相信号/Sci作为输入的端子。

在有源区D7中栅电极G7左侧的区域A15对应于p型MOS晶体管Q7的源。该区域A15通过(通孔)未示出的通路(通孔)连接到金属互连W13。金属互连W13对应于电源线VCC。

在有源区D8中栅电极G7左侧的区域A20对应于n型MOS晶体管Q8的源。该区域A20通过(通孔)未示出的通路(通孔)连接到金属互连W15。金属互连W15对应于电源线VCC。

夹在有源区D7中栅电极G7和G8之间的区域A16对应于p型MOS晶体管Q7的漏和p型MOS晶体管Q5的源。而且，夹在有源区D8中的栅电极G7和G8之间的区域A19对应于n型MOS晶体管Q8的漏和n型MOS晶体管Q6的源。这些区域A16和A19通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W14连接。区域A16和A19的连接点对应于上面说明的反相电路的输出端子，同时对应于第二配置实例中开关元件(SE1A至SE4A)中用于接收信号作为输入的一侧上的端子。

在有源区D7中栅电极G8右侧的区域A17对应于p型MOS晶体管Q5的漏。而且，在有源区D8中栅电极G9右侧的区域A18对应于n型MOS晶体管Q6的漏。这些区域A17和A18通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W16连接。区域A17和A18的连接点对应于第二配置实例中开关元件(SE1A至SE4A)中用于输出信号的一侧上的端子。

在图29B中示出的结构实例中，四个有源区D9、D10、D11和D12在半导体衬底上形成矩阵。在图29B的实例中，在有源区D9的右侧形成有源区D11，在有源区D9的下侧形成有源区D10，且在有源区D11的下侧和有源区D10的右侧形成有源区D12。将n型杂质引入到有源区D9和D11，且P型杂质引入到有源区D10和D12。有源区D9至D12具有矩形形状，如图29B中所示。尺寸几乎相同。在有源区之间提供元件隔离区。

在有源区D9至D12上，通过(通孔)未示出的栅氧化掩模提供栅电极G10至G12。

在有源区D9和D10上方提供栅电极G10。p型MOS晶体管Q7的沟道形成于有源区D9中面对栅电极G10的部分中。n型MOS晶体管Q8的沟道形成于有源区D10中面对栅电极G10的部分中。栅电极G10对应于由p型MOS晶体管Q7和n型MOS晶体管Q8构成的反相电路的输入端子。

栅电极G11提供于有源区D11上。p型MOS晶体管Q5的沟道形成于有源区D11中面对栅电极G11的部分中。栅电极G12提供于有源区D12上。n型MOS晶体管Q6的沟道形成于有源区D12中面对栅电极G12的部分中。栅电极G11和G12对应于用于接收控制信号Sci或其逻辑反相信号/Sci作为输入的端子。

在有源区D9中栅电极G10左侧的区域A21对应于p型MOS晶体管Q7的源。该区域A21通过(通孔)未示出的通路(通孔)连接到金属互连W17。金属互连W17对应于电源线VCC。

在有源区D10中栅电极G10左侧的区域A28对应于n型MOS晶体管Q8的源。该区域A28通过(通孔)未示出的通路(通孔)连接到金属互连W19。金属互连W19对应于地线VSS。

在有源区D9中栅电极G10的右侧的区域A22对应于p型MOS晶体管Q7的漏。而且，在有源区D10中栅电极G10右侧的区域A27对应于n型MOS晶体管Q8的漏。这些区域A22和A27通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W18连接。区域A22和A27的连接点对应于由p型MOS晶体管Q7和n型MOS晶体管Q8构成的反相电路的输出端子。

在有源区D11中栅电极G11左侧的区域A23对应于p型MOS晶体管Q5的源。而且，在有源区D12中栅电极G12左侧的区域A26对应于n型MOS晶体管Q6的源。这些区域A23和A26通过(通孔)未示出的通路(通孔)彼此连接并与金属互连W21连接。区域A23和A26的连接点对应于第二配置实例中的开关元件(SE1A至SE4A)中用于接收信号作为输入的端子。

金属互连W18和W21通过(通孔)金属互连W20连接。由于这个原因，反相电路(Q7、Q8)的输出端子和开关元件(SE1A至SE4A)的输入端子连接。

在有源区D11中栅电极G11右侧的区域A24对应于p型MOS晶体管Q5的漏。而且，在有源区D12中栅电极G12右侧的区域A25对应于n型MOS晶体管Q6的漏。这些区域A24和A25通过(通孔)未示出的孔(通孔)彼此连接并与金属互连W22连接。区域A24和A25的连接点对应于第二配置实例中的开关元件(SE1A至SE4A)中用于输出信号的一侧上的端子。

在图29A中示出的第二配置实例的开关元件(SE1A至SE4A)中，为了连接夹在栅电极G7和栅电极G8与G9之间的区域A16和A19，提供了金属互连W14和通路(通孔)。另一方面，在图28(A)中示出的第一配置实例中的开关元件(SE1至SE4)中，不必连接夹在栅电极G1和栅电极G2与G3之间的区域A2和A5，因此，如图29A中示出的金属互连和通路(通孔)是不必要的。因此，可使得第一配置实例的开关元件(SE1至SE4)的面积小于通过将反相电路(Q7、Q8)增加至第二配置实例的开关元件(SE1A至SE4A)获得的电路的面积。

注意，当晶体管形成于不同的有源区中时，如通过对比图28B和图29B也可以看到的，两者的面积差别不大。而且，当删掉反相电路(Q7、Q8)且只使用第二配置实例的开关元件(SE1A至SE4A)时，可使得第二配置实例的开关元件(SE1A至SE4A)的面积小于第一配置实例的开关元件(SE1至SE4)的面积。然而，在这种情况下，由于传输门电路(Q5、Q6)的电阻成分，发生信号延迟，因此，与使用第一配置实例的开关元件(SE1至SE4)的情况相比，电路的工作速度变慢。

上面，说明了包括在电路模块选择单元50的开关电路SWAi和SEBi中的开关元件。

接下来，将参考图21再次给出描述。控制单元60产生控制信号Sc1至Sc32，用于响应于存储在存储单元70中的信号或是从信号输入单元80输入的信号来控制电路模块选择单元50的操作。

当存储在存储单元70中的信号或从信号输入单元80输入的信号指定电路模块Mn(n表示从1至33的整数，以下在本实施例中都是这样)与所有输入/输出单元断开连接时，控制单元60根据整数n的值来输出以下的控制信号Sc1至Sc32。

[2≤n≤32]

在这种情况下，控制单元60将控制信号Sc1至Sc(n-1)设置成值“0”并将控制信号Scn至Sc32设置成值“1”。由于这个原因，开关电路SWA1至SWA(n-1)接通，开关电路SWAn至SWA32关断，开关电路SWB1至SWB(n-1)关断，开关电路SWBn至SWB32设置成ON。结果，电路模块M1至M(n-1)一一对应地与输入/输出单元P1至P(n-1)连接，电路模块M(n+1)至M33一一对应地与输入/输出单元Pn至P32连接，电路模块Mn与所有输入/输出单元断开连接。

[n＝1]

在这种情况下，控制单元60将所有控制信号Sc1至Sc32设置成值“1”。由于这个原因，所有开关电路SWA1至SWA32设置成OFF，且所有开关电路SWB1至SWB32设置成ON。结果，电路模块M2至M33一一对应地与输入/输出单元P1至P32连接，且电路模块M1与所有输入/输出单元断开连接。

[n＝33]

在这种情况下，控制单元60将所有控制信号Sc1至Sc32设置成值“0”。由于这个原因，所有开关电路SWA1至SWA32都设置成ON，且所有开关电路SWB1至SWB32都设置成OFF。结果，电路模块M1至M32一一对应地与输入/输出单元P1至P32连接，电路模块M33与所有输入/输出单元断开连接。

当存储在存储单元70中的信号具有预定初始值时，控制单元60响应于从信号输入单元80输入的信号产生控制信号Sc1至Sc32，而当存储在存储单元70中的信号具有不同于上述预定初始值的值时，其响应于存储在存储单元70中的信号产生控制信号Sc1至Sc32。由于这个原因，在例如没有信号写入到存储单元70中的最初状态中(检查电路模块等的情况)，控制信号Sc1至Sc32能响应于从半导体集成电路的外部输入到信号输入单元80的信号而产生，因此，输入/输出单元和电路模块之间的连接可自由地控制。而且，在将信号写入到存储单元70中之后，控制信号Sc1至Sc32能够响应于写入的信号而产生，因此输入/输出单元和电路模块之间的连接可固定在希望的状态而不需要从外界输入信号。

例如图21中示出的控制单元60具有解码单元601和OR电路602-2至602-32。

解码单元601解码从存储单元70或信号输入单元80输入的信号，并作为信号Sd1至Sd32输出解码结果。即当存储在存储单元70中的信号输入或从信号输入单元80输入的信号指定电路模块Mn与所有输入/输出单元断开连接时，解码单元601根据整数n的值产生以下的信号Sd1至Sd32。当“n”是从1至32的整数时，只将信号Sdn设置成“1”。将其它信号没置成“0”。当“n”是整数33时，将信号Sd1至Sd32全部设置成值“0”。

信号Sd1至Sd32是用于指定电路模块M1至M32是否与所有输入/输出单元断开连接的信号，因此在以下的说明中，这些将被称作“指定信号Sd1至Sd32”。

当存储在存储单元70中的信号具有上述预定初始值时，解码单元601响应于从信号输入单元80输入的信号产生指定信号Sd1至Sd32，并且当存储在存储单元70中的信号具有不同于上述预定初始值的值时，解码单元601响应于存储单元70中存储的信号产生指定信号Sd1至Sd32。

注意，由图21的实例中的解码单元601输出的指定信号Sd1与提供给电路模块选择单元50的控制信号Sci相同。

OR电路602-2至602-32是每一个部具有两个输入和一个输出的逻辑OR操作电路，且以该顺序级联连接。OR电路602-2在两个输入中的一个处接收指定信号Sd1(＝控制信号Sc1)作为输入，并在另一个处接收指定信号Sd2作为输入。OR电路602-2的输出作为控制信号Sc2提供给电路模块选择单元50。OR电路602-k(k表示从3至32的整数，以下在本实施例中都是这样)在两个输入中的一个处接收OR电路602-(k-1)的输出信号作为输入，并在另一个处接收指定信号Sdk作为输入。OR电路602-k的输出作为控制信号Sck提供给电路模块选择单元50。

当解码单元601的指定信号Sdj(j表示从2至32的整数，以下在本实施例中都是这样)变成值“1”时，该指定信号Sdj输入至其的OR电路602-j输出为“1”的控制信号Scj。当“j”小于32时，在OR电路602-j也变成值“1”之后，所有控制信号Sc(j+1)至Sc32从OR电路602-(j+1)至602-32输出。当解码单元601的指定信号Sd1(＝控制信号Sc1)变成值“1”时，该指定信号Sd1输入至其的OR电路602-2输出具有值“1”的控制信号Sc2。在该OR电路602-2变成值“1”之后，所有控制信号Sc3至Sc32都从OR电路602-3至602-32输出。另一方面，当解码单元602的所有指定信号(Sd1至Sd32)变成值“0”时，OR电路602-2至602-32的所有输入/输出信号都变成值“0 ”，因此，所有提供给电路模块选择单元50的控制信号(Sc1至Sc32)都变成值“0”。

因此，当电路模块Mn与所有输入/输出单元断开连接时，当“n”是从2至32的整数时，将指定信号Sd1至Sd(n-1)设置成值“0”，且通过解码单元601将指定信号Sdn设置成值“1”，因此控制信号Sc1至Sc(n-1)变成值“0”，且控制信号Sc1至Sc32变成值“1”。当“n”是整数1时，通过解码单元601将指定信号Sd1设置成值“1”，因此所有控制信号Sc1至Sc32变成值“1”。当“n”是整数33时，所有指定信号Sd1至Sd32都通过解码单元601设置成值“0”，因此所有控制信号Sc1至Sc32都变成值“0”。

存储单元70存储用于指定33个电路模块(M1至M33)中将与32个输入/输出单元(P1至P32)断开连接的一个电路模块。而且，存储单元70在没有信号写入的最初状态下存储具有预定初始值的信号。存储单元70能够由例如熔丝元件或非易失性存储器构成。

信号输入单元80是用于接收指定将与32个输入/输出单元(P1至P32)断开连接的一个电路模块的信号作为输入的电路，并且在例如检查半导体集成电路的情况下用于接收外部装置至控制单元60的信号作为输入。

在具有上述配置的根据本实施例的半导体集成电路中的故障修复操作将参考图30至图32来说明。

图30示出了在检查故障之前的故障连接状态。在图30中示出的实例中，一一对应地连接输入/输出单元P101至P108和电路模块M101至M108，输入/输出单元P201至P208和电路模块M201至M208，输入/输出单元P301至P308和电路模块M301至M308，以及输入/输出单元P401至P408和电路模块M401至M408。而且，电路模块M501与所有输入/输出单元断开连接并变成冗余电路模块。

当通过图21中示出的符号说明该故障连接状态时，一一对应地连接输入/输出单元P1至P24和电路模块M1至M24，以及输入/输出单元P25至P32和电路模块M26至M33。而且，电路模块M25与所有输入/输出单元断开连接并变成冗余电路模块。在这种情况下，控制单元60将控制信号Sc1至Sc24设置成值“0”并将控制信号Sc25至Sc32设置成值“1”。在电路模块选择单元50中，开关电路SWA1至SWA24接通，开关电路SWA25至SWA32关断，开关电路SWB1至SWB24关断，且开关电路SWB25至SWB32接通。

图31示出了电路模块M204具有故障的情况下的连接状态。在这种情况下，输入/输出单元和电路模块之间的连接从具有故障的电路模块M204移向冗余电路模块M501。即，输入/输出单元P204、P203、P202、P201、P301、P302、…、P307和P308与电路模块M203、M202、M201、M301、M302、…、M307、M308和M501一一对应地连接，且电路模块M204与所有输入/输出单元断开连接。剩下的连接与在图30中示出的默认的那些相同。

当通过图21中示出的符号解释图31中示出的连接状态时，输入/输出单元P1至P12和电路模块M1至M12，以及输入/输出单元P13至P33和电路模块M14至M33一一对应地连接，且电路模块M13与所有输入/输出单元断开连接。在这种情况下，控制单元60将控制信号Sc1至Sc12设置成值“0”，并将控制信号Sc13至Sc32设置成值“1”。在电路模块选择单元50中，开关电路SWA1至SWA12接通，开关电路SWA13至SWA32关断，开关电路SWB1至SWB12关断，且开关电路SWB13至SWB32接通。

图32示出了电路模块M404具有故障的情况下的连接状态。在这种情况下，输入/输出单元和电路模块的连接从具有故障的电路模块M404移向冗余电路模块M501。即，输入/输出单元P404、P405、P406、P407和P408一一对应地与电路模块M405、M406、M407、M408和M501连接，且电路模块M404与所有输入/输出单元断开连接。剩下的连接与图30中示出的默认时的那些相同。

当通过图21中示出的符号说明图32中示出的连接状态时，输入/输出单元P1至P29和电路模块M1至M29，以及输入/输出单元P30至P32与电路模块M31至M33一一对应地连接，并且电路模块M30与所有输入/输出单元断开连接。在这种情况下，控制单元60将控制信号Sc1至Sc29设置成值“0”，并将控制信号Sc30至Sc32设置成值“1”。在电路模块选择单元50中，开关电路SWA1至SWA29接通，开关电路SWA30至SWA32关断，开关电路SWB1至SWB29关断，且开关电路SWB30至SWB32接通。

通过根据本实施例的半导体集成电路，响应于从存储单元70或信号输入单元80输入的信号从33个电路模块(M1至M33)中选择32个电路模块，并将选择出的32个电路模块和32个输入/输出单元(P1至P32)一一对应地连接。从两个电路模块(Mi，M(i+1))中选择出的一个电路模块与输入/输出单元Pi连接。因此，可以设计布局，使得在切换输入/输出单元Pi和电路模块(Mi、M(i+1))之间的连接时发生的信号延迟的变化变小。例如，如图19和图21中所示，通过沿着该布局以数字顺序(P1、P2、…、P32)设置输入/输出单元和以数字顺序(M1、M2、…、M33)设置电路模块，输入/输出单元Pi和电路模块(Mi、M(i+1))之间的距离差变小，且伴随着连接转换的信号改变能变小。

第十实施例

接下来，将说明本发明第十实施例。

根据本实施例的半导体集成电路通过在根据上面说明的第九实施例的半导体集成电路中改变控制单元60(图21)来获得。剩下的配置与根据第九实施例的半导体集成电路的相同。

图33示出了根据本实施例的半导体集成电路的配置的实例。图33中示出的半导体集成电路通过用控制单元60A代替在图21中示出的半导体集成电路中的控制单元60来获得。图21和图33中相同的符号示出相同的部件。

在图33的实例中，控制单元60A具有解码单元6011和6012、OR电路602-2至602--32、NOR电路603-1至603-32、以及控制线Lc1至Lc8以及Lr1至Lr4。

控制线Lc1至Lc8是权利要求中第一控制线的实施例。控制线Lr1至Lr4是权利要求中第二控制线的实施例。包括解码单元6011和6012的电路是权利要求中第一控制单元的实施例。OR电路602-2至602-32和NOR电路603-1和603-32是权利要求中第二控制单元的实施例。

控制线Lc1至Lc8在图中垂直方向延伸形成，而控制线Lr1至Lr4在图33中横向方向上延伸形成。

在图33的实例中，图示了控制线Lc1至Lc8和控制线Lr1至Lr4垂直相交。二者相交形成32个交叉点(CR1至CR32)。交叉点CR1、…、CR8是控制线LC1、…、和LC8与控制线Lr1的交叉点。交叉点CR9、…、和CR16是控制线Lc8、…、和Lc1与控制线Lr2的交叉点。交叉点CR17、…、和CR24是控制线Lc1、…、和Lc8与控制线Lr3的交叉点。交叉点CR25、…、和CR32是控制线Lc8、…、和Lc1与控制线Lr4的交叉点。

解码单元6011响应于存储在存储单元70中的信号或从信号输入单元80输入的信号，输出值为“0”的信号至控制线Lc1至Lc8之一，或输出值为“1”的信号至所有。以相同的方式，解码单元6012响应于存储在存储单元70中的信号或从信号输入单元80输入的信号，输出值为“0”的信号至控制线Lr1至Lr4中的一个，或输出值为“1”的信号至所有。因此由解码单元6011和6012构成的电路(第一控制电路)响应于存储在存储单元70中的信号或从信号输入单元80输入的信号从32个交叉点(CR1至CR32)中选择出一个交叉点，并输出具有值“0”的信号至形成所选择的交叉点的两条控制线，或输出具有值“1”的信号至形成32个交叉点(CR1至CR32)的所有控制线(Lc1至Lc8和Lr1至Lr4)。

而且，当存储在存储单元70中的信号具有预定初始值时，解码单元6011响应于从信号输入单元80输入的信号来确定控制线Lc1至Lc8的信号值，而当存储在存储单元70中的信号具有不同于上述预定初始值的值时，其响应于存储在存储单元70中的信号确定控制线Lc1至Lc8的信号值。以相同的方式，当存储在存储单元70中的信号具有上述预定初始值时，解码单元6012响应于从信号输入单元80输入的信号确定控制线Lr1至Lr4的信号值，而当存储在存储单元70中的信号具有不同于上述预定初始值的值时，其响应于存储在存储单元70中的信号确定控制线Lr1至Lr4的信号值。即，当存储在存储单元70中的信号具有上述预定初始值时，由解码单元6011和6012构成的电路(第一控制电路)响应于从信号输入单元80输入的信号确定控制线的信号值，并且当存储在存储单元70中的信号具有不同于上述预定初始值的值时，其响应于存储在存储单元70中的信号来确定控制线的信号值。

NOR电路603-i(i表示从1至32的整数，以下在本实施例中都是这样)操作输出至形成交叉点CRi的两个控制线的信号的反相OR逻辑，且输出操作结果为信号Sdi。从NOR电路603-i输出的信号Sdi对应于从解码单元601输出至在控制单元60中的OR电路602-i的指定信号Sdi(图21)。

接下来，将说明图33中示出的半导体集成电路的操作。

当通过解码单元6011和6012选择交叉点CRi且将值为“0”的信号输出至形成所选择的交叉点CRi的两个控制线时，从NOR电路603-i输出的指定信号Sdi变成值“1”。此时，当“i”是从2至32的整数时，从NOR电路603-1输出的控制信号Sc1以及从OR电路602-2至602-(i-1)输出的控制信号Sc2至Sc(i-1)变成值“0”，并且从OR电路602-i至602-32输出的控制信号Sci至Sc32变成值“1”。而且，当此时“i”是整数1时，从NOR电路603-1输出的控制信号Sc1和从OR电路602-2至602-32输出的控制信号Sc2至Sc32全部变成值“1”。因此，当解码单元6011和6012选择交叉点CRi(i＝1至32)时，选择电路模块Mi作为与所有输入/输出单元断开连接的电路模块。然后，余下的32个电路模块和32个输入/输出单元(P1至P32)一一对应地连接。

另一方面，当通过解码单元6011至6012将值为“1”的信号输出至形成交叉点CR1至CR32的所有控制线时，从NOR电路603-1至603-32输出的所有指定信号Sd1至Sd32变成值“0”。当指定信号Sd1至Sd32变成值“0”时，OR电路602-2至602-32的所有输入/输出信号都变成值“0”，因此，提供给电路模块选择单元50的所有控制信号(Sc1至Sc32)都变成值“0”。当所有控制信号Sc1至Sc32变成值“0”时，电路模块M33与所有输入/输出单元断开连接，且余下的32个电路模块(M1至M32)和32个输入/输出单元(P1至P32)一一对应地连接。

通过根据本实施例的半导体集成电路，解码单元6011和6012从由八条控制线Lc1至Lc8和四条控制线Lr1至Lr4形成的32个交叉点(CR1至CR32)中，选择出一个交叉点CRi。然后，通过将形成所选择的交叉点CRi的两条控制线设置为值“0”，对应于交叉点CRi的电路模块Mi与所有输入/输出单元断开连接，且余下的32个电路模块与32个输入/输出单元(P1至P32)一一对应地连接。另一方面，当将形成32个交叉点(CR1至CR32)的所有控制线设置成值“1”时，电路模块M33与所有输入/输出单元断开连接，且余下的32个电路模块(M1至M32)与32个输入/输出单元(P1至P32)一一对应地连接。即，使得一个电路模块与由多条控制线(第一控制线)和多条控制线(第二控制线)形成的多个交叉点中的每一个对应。通过向每条控制线提供信号以便从该多个交叉点中选择出一个交叉点，与该所选择的交叉点相连接的电路模块断开连接且能够被指定为要断开连接的电路模块。因此，甚至能够修复的电路模块的数目大，与这些电路模块的数目相比，也可以用非常小数目的控制线来指定要断开连接的电路模块。

例如，在图21中示出的半导体集成电路中，为了将一个电路模块表示为33个电路模块(M1至M33)中断开连接的目标，在解码单元601处产生32个指定信号(Sd1至Sd32)。与此相反，在图33中示出的半导体集成电路中，通过12条控制线(Lc1至Lc8、Lr1至Lr4)可以进行相同的指定。因此，与图21的解码单元601相比，图33的解码单元6011和6012可以具有非常简单的配置。

注意，在图33的实例中，电路模块与由八条控制线(Lc1至Lc8)和四条控制线(Lr1至Lr4)形成的全部32个交叉点连接，但是当形成的交叉点的数目大于电路模块的数目时，电路模块可以仅与部分交叉点相连接。

而且，输入/输出单元、电路模块和交叉点可自由布置，但是优选上述位置关系确定成使得：连接至相同输入/输出单元的电路模块之间的距离变短，且与这些电路模块相连接的交叉点的距离变得更短。例如，在图33中示出的实例中，输入/输出单元P1、…、和P32以及电路模块M1、M2、…、和M33沿着一路径来设置，该路径通过连接由控制线(Lc1至Lc8，Lr1至Lr4)根据最短距离交叉形成的所有交叉点获得。然后，位于与每个电路模块最近位置处的交叉点与每个电路模块相连接。当使用该布局时，例如，如图33中所示，可使得开关电路(SWAi，SWBi)和交叉点CRi之间的距离变短。由于这个原因，响应于形成交叉点CRi的控制线的信号产生控制信号的电路(OR电路602-j，NOR电路603i)，可设置在由这些控制信号Sci控制的开关电路(SWAi、SWBi)附近。当该布局变得紧密时，不必为了传输控制信号Sci而布置长的互连，因此，可省略互连资源。

第十一实施例

接下来将说明本发明第十一实施例。

根据本实施例的半导体集成电路通过在根据上述第九实施例的半导体集成电路(图19，图21)中提供电源开关单元90来形成。该配置的其余部分与根据第九实施例的半导体集成电路中的那些相同。

图34示出了根据本实施例的半导体集成电路的配置的实例。图34中示出的半导体集成电路通过将电源开关单元90增加到图21中示出的半导体集成电路来获得。在图21和图34中的相同符号表示相同部件。

电源开关单元90响应于从控制单元60输出的信号控制提供给每个电路模块(M1至M33)的电源。即，其关断与输入/输出单元P1至P32断开连接的电路模块的电源。

例如图34中示出的电源开关单元90具有电源开关电路PS1至PS33。

电源开关电路PSi(i表示从1至32的整数，以下在本实施例中都是这样)插入到电路模块Mi的电源线中，当指定信号Sdi具有值“0”时接通，且其具有值“1”时关断。当电路模块Mi与所有输入/输出单元断开连接时，指定信号Sdi变成值“1”，因此，在这种情况下，切断提供给电路模块Mi的电源。

电源开关电路PS33插入到电路模块M33的电源线中，当控制信号/Sc32(通过反相控制信号Sc32的逻辑获得的信号)具有值“0”时接通，而当该信号具有值“1”时关断。当将电路模块M33与所有输入/输出单元断开连接时，控制信号/Sc32变成值“1”，因此，在这种情况下，关断提供至电路模块M33的电源。

图35A是示出电源开关电路PSi(i＝1，…，32)的配置实例的图。例如图35A中示出的电源开关电路PSi具有n型MOS晶体管Qnh1，p型MOS晶体管Qph1和反相电路U1。

p型MOS晶体管Qph1的源极连接到电源线VCC，其漏极连接到电路模块Mi的虚拟电源线V-VCC，并在其栅接收指定信号Sdi作为输入。作为p型MOS晶体管Qph1，可以使用与在半导体集成电路中使用的普通p型MOS晶体管相比具有较小漏电流的高阈值型p型MOS晶体管。

n型MOS晶体管的源极连接到地线VSS，并且其漏极连接到电路模块Mi的虚拟地线V-VSS。作为n型MOS晶体管Qnh1，可使用与在半导体集成电路中使用的普通n型MOS晶体管相比具有较小漏电流的高阈值型n型MOS晶体管。

反相电路U1反相输入到p型MOS晶体管Qph1的信号的逻辑并将其输入到n型MOS晶体管Qnh1的棚极。

根据图35A中示出的电源开关电路PSi，当指定信号Sdi具有值“0”时(电路模块Mi连接到任一输入/输出单元)，低电平信号输入到p型MOS晶体管Qph1的栅极，高电平信号输入到 n型MOS晶体管Qnh1的棚极，并因此，这些晶体管导通。由于这个原因，从电源线VCC和电源线VSS将电能提供给电路模块Mi。另一方面，当指定信号Sdi具有值“1”时(电路模块Mi与所有输入/输出单元断开连接)，p型MOS晶体管Qph1和n型MOS晶体管Qnh1两者都关断，并且切断提供给电路模块Mi的电源。

图35B示出了电源开关电路PS33的配置实例。电源开关电路PS33具有与图35A中示出的电源开关电路PSi(i＝1，…，32)相同的结构。电源开关电路PS33与图35A中示出的电源开关电路PSi的不同点在于，代替指定信号Sdi，输入控制信号/Sc32。当指定信号Sd1至Sd32中的任一个变成值“1”时，控制信号/Sc32变成值“0”。即当电路模块M1至M32中的任一个与输入/输出单元断开连接，且电路模块M33代替其连接到输入/输出单元P32时，其变成值“0”。在这种情况下，将低电平信号输入到p型MOS晶体管Qph1的栅极，将高电平信号输入至n型MOS晶体管Qnh1的栅极，且这两个晶体管部导通，因些从电源线VCC和地线VSS将电源提供给电路模块M33。另一方面，当所有指定信号Sd1至Sd32都变成值“0”时，控制信号/Sc32变成值“1”。即，当电路模块M1至M32连接到输入/输出单元时其变成值“0”，且，电路模块M33与输入/输出单元P32断开连接，作为冗余电路模块。

能过根据本实施例的半导体集成电路，电源开关电路插入到每个电路模块的电源线中。通过对其进行控制，切断提供给与输入/输出单元断开连接的电路模块的电源，因此防止了对电路工作不作贡献的电路模块中浪费的功耗，并可降低功耗。当在电路模块中发生引起大电流在电源线中流动的故障时，将其切断，并可防止对电源系统和其它电路的影响，因此可有效地抑制由于电路模块故障引起的产量降低。

第十二实施例

接下来，将说明本发明第十二实施例。

图36是示出根据本实施例的半导体集成电路的配置实例的图。图36中示出的半导体集成电路通过在图19中示出的半导体集成电路中用电路模块选择单元5 1和52来代替电路选择单元50并将电路模块M502添加至其来获得。该配置的其余部分与图19中示出的半导体集成电路的那些相同。在图19和图25中相同的符号示出相同的部件。

电路模块选择单元51响应于从未示出的控制单元提供的控制信号从17个电路模块(M101，…M108，M201，…，M208，M502)中选择16个电路模块，并一一对应地连接选择的16个电路模块和16个输入/输出单元(P101，…，P108，P201，…，P208)。用于切换电路模块选择单元51的该17个电路模块(M101，…M108，M201，…，M208，M502)是能够替代彼此功能的一组电路模块，并形成了一个电路模块组。

在此，将通过以下的符号替代17个电路模块(M101，…M108，M201，…，M208，M502)和16个输入/输出单元(P101，…，P108，P201，…，P208)来说明电路模块选择单元51。

(电路模块)

M101，…，M108-＞M1，…，M8；

M208，…，M201-＞M10，…，M17；

M502-＞M9；

(输入/输出单元)

P101，…，P108-＞P1，…，P8；

P208，…，P201-＞P9，…，P16；

通过使用上述符号来说明电路模块选择单元51，电路模块选择单元51响应于从未示出的控制单元提供的控制信号选择电路模块Mi(i表示从1至16的整数，以下在本实施例中都是这样)或电路模块M(i+1)中的一个，并将选择的电路模块连接到输入/输出单元Pi。

进行切换操作的电路模块选择单元51可通过例如与图21中的电路模块选择单元50相同的配置来实现。即，电路模块选择单元51可以通过将连接至电路模块选择单元50的输入/输出单元的数目从32减少至16、并减少与其匹配的内部开关电路来构造。而且，用于将控制信号提供给电路模块选择单元51的控制单元可通过例如与图21中的控制单元60相同的配置来实现。即，可减少从控制单元60输出的控制信号的数目，以与电路模块选择单元51的开关电路的数目相匹配。

另一方面，电路模块选择单元52响应于从未示出的控制单元提供的控制信号从17个电路模块(M301，…M308，M401，…，M408，M501)中选择16个电路模块，并将选择的16个电路模块与16个输入/输出单元(P301，…，P308，P401，…，P408)一一对应地连接。用于切换电路模块选择单元52的17个电路模块(M301，…M308，M401，…，M408，M501)是能够替代彼此功能的一组电路模块，并形成一个电路模块组。

将通过用以下的符号代替元件来说明电路模块选择单元52：

(电路模块)

M301，…，M308-＞M1，…，M8；

M408，…，M401-＞M10，…，M17；

M501-＞M9；

(输入/输出单元)

P301，…，P308-＞P1，…，P8；

P408，…，P401-＞P9，…，P16；

通过使用上述符号来说明电路模块选择单元52时，电路模块选择单元52响应于从未示出的控制单元提供的控制信号选择电路模块Mi或电路模块M(i+1)中的一个，并将选择的电路模块连接至输入/输出单元Pi。该电路模块切换操作等效于之前说明的电路模块选择单元51的切换操作，因此电路模块选择单元52可通过与电路模块选择单元51相同的配置来实现。而且，用于将控制信号提供给电路模块选择单元52的控制单元可通过与用于将控制信号提供给电路模块选择单元51的控制单元相同的配置来实现。

接下来，将参考图37和图38来说明具有上述配置的根据本实施例的半导体集成电路中的故障修复操作。

图37示出了在故障检查之前的默认连接状态。在图37中示出的实例中，输入/输出单元P101至P108和电路模块M101至M108、输入/输出单元P201至P208和电路模块M201至M208、输入/输出单元P301至P308和电路模块M301至M308、以及输入/输出单元P401至P408和电路模块M401至M408一一对应地连接。而且，电路模块M501和M502与所有输入/输出单元断开连接。

图38示出了在电路模块M202和M403具有故障的情况下的连接状态。在这种情况下，电路模块M202与所有输入/输出单元断开连接，且输入/输出单元P202，…，和P208的连接目的地切换至电路模块M203，…，M208，和M502。即，输入/输出单元和电路模块之间的连接从具有故障的电路模块M202移向默认时未连接的电路模块M502。而且，在这种情况下，电路模块M403与所有输入/输出单元断开连接，且输入/输出单元P403，…，和P408的连接目的地切换到电路模块M404，…，M408和M501。即，输入/输出单元和电路模块之间的连接从具有故障的电路模块M403移向默认时未连接的电路模块M501。剩下的连接与图37中示出的默认时的连接相同。

根据本实施例的半导体集成电路具有两个电路模块组块，每一组都由多个能够替代彼此功能的电路模块构造成。这两个电路模块中的每一个都包括一个冗余电路模块，并且对于每个电路模块组都能修复一个故障电路模块。因此，在整个电路中，如图38中所示，可修复两个故障电路模块，且与图19中示出的仅具有一个电路模块组的半导体集成电路相比，能够被修复的电路模块的数目增加了。

第十三实施例

接下来，将说明本发明第十三实施例。

在图21中示出的半导体集成电路中，可以逐个指定要与输入/输出单元断开连接的电路模块，并且切换其连接，但是当电路模块的数目变大时，必须产生与该数目成比例的控制信号，因此，控制电路的规模变大。在根据本实施例的半导体集成电路中，通过将多个电路模块一起与输入/输出模块断开连接并且一起切换其连接，可简化控制电路。

图39示出了根据本发明第十三实施例的半导体集成电路的配置实例。图39中示出的半导体集成电路通过用电路模块选择单元51、52、53和54来替代图19中示出的半导体集成电路中的电路模块选择单元50、和用电路模块M109、M209、M309和M409替代电路模块M501来获得。该配置的其余部分与图19中示出的半导体集成电路的那些相同。在图19和图39中的相同符号示出相同的部件。

电路模块选择单元51响应于从稍后说明的控制单元60B(图40)提供的控制信号Sc1至Sc9从九个电路模块(M101，…，M109)当中选择八个电路模块，并将选择的八个电路模块与与八个输入/输出单元(P101，…，P108)一一对应地连接。即，电路模块选择单元51响应于控制信号Sci(i表示从1到8的整数，以下在本实施例中都是这样)选择电路模块M(100+i)或电路模块M(100+i+1)中的一个，并将选择的电路模块连接至输入/输出单元(P(100+i)。

电路模块选择单元52响应于控制信号Sc1至Sc9从九个电路模块(M201，…，M209)当中选择八个电路模块，并将选择的八个电路模块与八个输入/输出单元(P201，…，P208)一一对应地连接。即，电路模块选择单元52响应于控制信号Sci选择电路模块M(200+i)或电路模块M(200+i+1)中的一个，并将选择的电路模块连接至输入/输出单元P(200+i)。

电路模块选择单元53响应于控制信号Sc1至Sc9从九个电路模块(M301，…，M309)当中选择八个电路模块，并将选择的那个电路模块与八个输入/输出单元(P301，…，P308)一一对应地连接。即，电路模块选择单元53响应于控制信号Sci选择电路模块M(300+i)或电路模块M(300+i+1)中的一个，并将选择的电路模块连接到输入/输出单元P(300+i)。

电路模块选择单元54响应于控制信号Sc1至Sc9从九个电路模块(M401，…，M409)当中选择八个电路模块，并将选择的八个电路模块与八个输入/输出单元(P401，…，P408)一一对应地连接。即，电路模块选择单元54响应于控制信号Sci选择电路模块M(400+i)或电路模块M(400+i+1)中的一个，并将选择的电路模块连接至输入/输出单元P(400+i)。

图40示出了图39中示出的半导体集成电路的主要部分的配置实例。例如图39中示出的根据本实施例的半导体集成电路具有控制单元60B、存储单元70B、信号输入单元80B和电源开关单元90B。而且，在图39的配置实例中，电路模块选择单元51具有开关电路SWA101至SWA108和SWB101至SWB108。电路模块选择单元52具有开关电路SWA201至SWA208和SWB201至SWB208。电路模块选择单元53具有开关电路SWA301至SWA308和SWB301至SWB308。电路模块选择单元54具有开关电路SWA401至SWA408和SWB401至SWB408。

开关电路SWA(100+i)连接在输入/输出单元P(100+i)和电路模块M(100+i)之间，当控制信号Sci具有值“0”时接通，且当其具有值“1”时关断。开关电路SWB(100+i)连接在输入/输出单元(100+i)和电路模块M(100+i+1)之间，当控制信号Sci具有值“0”时关断，并且当其具有值“1”时接通。开关电路SWA(200+i)连接在输入/输出单元P(200+i)电路模块M(200+i)之间，当控制信号Sci具有值“0”时接通，且当其具有值“1”时关断。开关电路SWB(200+i)连接在输入/输出单元(200+i)和电路模块M(200+i+1)之间，当控制信号Sci具有值“0”时关断，且当其具有值“1”时接通。开关电路SWA(300+i)连接在输入/输出单元P(300+i)和电路模块M(300+i)之间，当控制信号Sci具有值“0”时接通，且当其具有值“1”时关断。开关电路SWB(300+i)连接在输入/输出单元(300+i)和电路模块M(300+i+1)之间，当控制信号Sci具有值“0”时关断，且当其具有值“1”时接通。开关电路SWA(400+i)连接在输入/输出单元P(400+i)和电路模块M(400+i)之间，当控制信号Sci具有值“0”时接通，且当其具有值“1”时关断。开关电路SWB(400+i)连接在输入/输出单元(400+i))和电路模块M(400+i+1)之间，当控制信号Sci具有值“0”时关断，且当其具有值“1”时接通。

控制单元60B响应于存储在存储单元70B中的信号或从信号输入单元80B输入的信号，产生用于共同控制电路模块选择单元51至54的控制信号Sc1至Sc9。

在图39和图40中的垂直方向上对准设置的一组四个电路模块{M(100+n)，M(200+n)，M(300+n)，M(40+n)}(n表示从1到9的整数，以下在本实施例中都是这样)将称作第n个电路模块组。当存储在存储单元70B中的信号或从信号输入单元80B输入的信号指定了上述第n个电路模块组与所有输入/输出单元断开连接时，控制单元60B根据整数n的值输出以下的控制信号Sc1至Sc9。

[2≤n≤8]

在这种情况下，控制单元60B将控制信号Sc1至Sc(n-1)设置成值“0”，并将控制信号Sc1至Sc8设置为值“1”。由于这个原因，开关电路SWA(100+n)、SWA(200+n)、SWA(300+n)以及SWA(400+n)关断，开关电路SWB(100+n-1)、SWB(200+n-1)、SWB(300+n-1)和SWB(400+n-1)关断。并因此，属于第n个电路模块组的四个电路模块与所有输入/输出单元断开连接。而且，当“p”是从1至(n-1)的整数时，开关电路SWA(100+p)、SWA(200+p)、SWA(300+p)和SWA(400+p)接通，且开关电路SWB(100+p)、SWB(200+p)、SWB(300+p)和SWB(400+p)关断。由于这个原因，属于第p个电路模块组的四个电路模块连接到四个输入/输出单元P(100+p)、P(200+p)、P(300+p)和P(400+p)。而且，当“q”是从n到8的整数时，开关电路SWA(100+q)、SWA(200+q)，SWA(300+q)以及SWA(400+q)关断，开关电路SWB(100+q)、SWB(200+q)、SWB(300+q)和SWB(400+q)接通。由于这个原因，属于第(q+1)个电路模块组的四个电路模块连接到四个输入/输出单元P(100+q)、P(200+q)、P(300+q)和P(400+q)。

[n＝1]

在这种情况下，控制单元60B将所有的控制信号Sc1至Sc8设置成值“1”。由于这个原因，开关电路SWA101、SWA201、SWA301和SWA401全部关断，因此第一电路模块组与所有输入/输出单元断开连接。而且，当“i”是从1到8的整数时，开关电路SWA(100+i)、SWA(200+i)、SWA(300+i)和SWA(400+i)关断，且开关电路SWB(100+i)、SWB(200+i)、SWB(300+i)和SWB(400+i)接通。由于这个原因，属于第(i+1)个电路模块组的四个电路模块连接到四个输入/输出单元P(100+i)、P(200+i)、P(300+i)和P(400+i)。

[n＝9]

在这种情况下，控制单元60B将所有控制信号Sc1至Sc8设置成值“0”。由于这个原因，开关电路SWB108、SWB208、SWB308和SWB408全部关断，因此第五电路模块组与所有输入/输出单元断开连接。而且，当“i”是从1到8的整数时，开关电路SWA(100+i)、SWA(200+i)、SWA(300+i)和SWA(400+i)接通，且开关电路SWB(100+i)、SWB(200+i)、SWB(300+i)和SWB(400+i)关断。由于这个原因，属于第i个电路模块组的四个电路模块连接到四个输入/输出单元P(100+i)、P(200+i)、P(300+i)和P(400+i)。

而且，当存储在存储单元70B中的信号具有预定初始值时，控制单元60B响应于从信号输入单元80B输入的信号产生控制信号Sc1至Sc8，且当存储在存储单元70B中的信号具有不同于上述预定初始值的值时，控制单元60B响应于存储在存储单元70B中的信号产生控制信号Sc1至Sc8。由于这个原因，在例如没有信号写入到存储单元70B中的最初状态下(进行电路模块检查情况等)，可响应于从半导体集成电路外部输入到信号输入单元80B中的信号产生控制信号Sc1至Sc8，因此，可自由地控制在输入/输出单元和电路模块之间的连接。而且，在将信号写入到存储单元70B中之后，可响应于写入的信号产生控制信号Sc1至Sc8，因此可将输入/输出单元和电路模块之间的连接固定为希望的状态，而不需要接收来自外部的信号作为输入。

例如图40中示出的控制单元60B具有解码单元601B和OR电路602-2至602-8。

解码单元601B解码从存储单元70B或信号输入单元80B输入的信号，并输出解码结果为指定信号Sd1至Sd8。即，当存储在存储单元70B中的信号或者从信号输入单元80B输入的信号表示第n个电路模块组与所有输入/输出单元断开连接时，解码单元601B根据整数n的值产生以下的指定信号Sd1至Sd8。当“n”是从1到8的整数时，仅将指定信号Sdn设置成值“1”，且将其它指定信号设置成值“0”。当“n”是整数9时，所有指定信号Sd1至Sd8都设置成值“0”。

而且，当存储在存储单元70B中的信号具有上述预定初始值时，解码单元601B响应于从信号输入单元80B输入的信号产生指定信号Sd1至Sd8，当存储在存储单元70B中的信号具有不同于上述预定初始值的值时，解码单元601B响应于存储在存储单元70B中的信号产生指定信号Sd1至Sd8。

注意，在图40的实例中，由解码单元601B输出的指定信号Sd1与提供给电路模块选择单元51至54的控制信号Sc1相同。OR电路602-2至602-8是每一个都具有两个输入和一个输出的逻辑OR操作电路，并以该顺序级联连接。OR电路602-2在两个输入中的一个处接收指定信号Sd1(＝控制信号Sc1)作为输入，并在另一个输入处接收指定信号Sd2作为输入。将OR电路602-2的输出作为控制信号Sc2提供给电路模块选择单元51至54。OR电路602-k(k表示从3至8的整数，以下在本实施例中都是这样)在两个输入中的一个处接收OR电路602-(k-1)的输出信号作为输入，并在另一个处接收指定信号Sdk作为输入。将OR电路602-k的输出作为控制信号Sck提供给电路模块选择单元51至54。

当解码单元601B的指定信号Sdj(j表示从2至8的整数，以下在本实施例中都是这样)变成值“1”时，该指定信号Sdj输入至其的OR电路602-j输出具有值“1”的控制信号Scj。当“j”小于8时，在OR电路602-j变成值“1”之后，控制信号Sc(j+1)至Sc8从OR电路602-(j+1)至602-8输出。当解码单元601B的指定信号Sd1(＝控制信号Sc1)变成值“1”时，该指定信号Sd1输入至其的OR电路602-2输出具有值“1”的控制信号Sc2。在OR电路602-2变成值“1”之后，控制信号Sc3至Sc32从OR电路602-3至602-8输出。另一方面，当解码单元601B的所有指定信号(Sd1至Sd8)变成值“0”时，OR电路602-2至602-8的所有输入/输出信号变成值“0”，因此提供给电路模块选择单元50的控制信号(Sc1至Sc8)变成值“0”。

因此，在第n个电路模块组与所有输入/输出单元断开连接的情况下，当“n”是从2到8的整数时，解码单元601B将指定信号Sd1至Sd(n-1)设置成值“0”并将指定信号Sdn设置成值“1”，因此控制信号Sc1至Sc(n-1)变成值“0”，且控制信号Scn至Sc8变成值“1”。当“n”是整数1时，解码单元601B将指定信号Sd1设置成值“1”，因此所有控制信号Sc1至Sc8变成值“1”。当“n”是整数8时，解码单元601B将所有指定信号Sd1至Sd8设置成值“0”，因此所有控制信号Sc1至Sc8变成值“0”。

存储单元70B存储指定在九个电路模块组(第一电路模块组至第九电路模块组)中将与所有输入/输出单元断开连接的一个电路模块组的信号。而且，存储单元70B在没有信号写入的最初状态下存储具有预定初始值的信号。存储单元70B可由例如熔丝元件或非易失性存储器构成。

信号输入单元80B是用于接收指定与所有输入/输出单元断开连接的一个电路模块组的信号作为输入的电路，并在例如检查半导体集成电路的情况下用于接收从外部装置至控制单元60B的信号作为输入。

电源开关单元90B响应于从控制单元60B输出的信号控制提供给电路模块组的电源(第一电路模块组至第九电路模块组)。即，其关断与输入/输出单元断开连接的电路模块的电源。

例如图40中示出的电源开关单元90B具有电源开关电路PS101至PS109。

将电源开关电路PS(100+i)(i＝1、…、8)插入第i个电路模块组的电源线中。当指定信号Sdi具有值“0”时其接通，且当其具有值“1”时关断。电源开关电路PS(100+i)具有与例如图35A中示出的电源开关电路PSi相同的配置。

电源开关电路PS109插入到第九个电路模块组的电源线中，当控制信号Sc8具有值“1”时接通，且当其具有值“0”时关断。电源开关电路PS109具有与例如图35B中示出的电源开关电路PS33相同的配置。

将参考图41和图42说明具有上述配置的根据本实施例的半导体集成电路中的故障修复操作。

图41示出了在检查故障之前的默认连接状态。在图41中示出的实例中，输入/输出单元P101至P108和电路模块M101至M108、输入/输出单元P201至P208和电路模块M201至M208、输入/输出单元P301至P308和电路模块M301至M308、以及输入/输出单元P401至P408和电路模块M401至M408一一对应地连接。而且，电路模块M109、M209、M309和M409与所有输入/输出单元断开连接。换句话说，第一电路模块组至第八电路模块组连接到输入/输出单元，且第九电路模块组变成冗余的。

图42示出了在电路模块M204具有故障的情况下的连接状态。在这种情况下，包括电路模块M204的第四电路模块组{M104、M204、M304、M404}与输入/输出单元断开连接。而且，输入/输出单元P104，…，和P108的连接目的地切换到电路模块M105，…，和M109，输入/输出单元P204，…，和P208的连接目的地切换到电路模块M205，…，和M209，输入/输出单元P304，…，和P308的连接目的地切换到电路模块M305，…，和M309，且输入/输出单元P404，…，和P408的连接目的地切换到电路模块M405，…，和M409。即，输入/输出单元和电路模块之间的连接从包括故障的第四电路模块组整体移向默认时断开连接的第九电路模块组。剩下的连接与图41中示出的默认时的连接相同。

通过根据本实施例的半导体集成电路，通过从控制单元60B提供的相同的控制信号，共同控制属于相同电路模块组的所有电路模块的连接状态。由于这个原因，与独立控制各个电路模块与控制与输入/输出单元的连接状态的情况相比，可极大地减少控制信号的数目，因此，可简化控制单元60B的电路配置。

而且，共同控制属于相同电路模块组的所有电路模块的电源，因此，与控制各个电路模块的电源的情况相比，可减少电源开关电路的数目。

而且，当检查故障时，可以针对每个电路模块组检查故障的存在，因此与检查单个电路模块的情况相比可缩短检查时间。

而且，当将故障电路模块的信息写入到形成存储单元70B的熔丝或其它存储元件中时，可以针对每个电路模块组写入故障存在的信息，因此信息量变小，且可缩短写入处理所需的时间。

第十四实施例

接下来，将说明本发明的第十四实施例。本实施例涉及到制造半导体集成电路的方法。

图43是示出图21中示出的半导体集成电路的制造方法的实例的流程图。

步骤ST401

在半导体衬底上形成图21中示出的电路。

步骤ST402

例如，外部检查系统产生指定将与所有输入/输出单元(P1至P32)断开连接的电路模块的信号，并将其输入到信号输入单元80。此时还没有对在步骤ST401中形成的存储单元进行写入处理，因此存储了具有预定初始值的信号。因此，控制单元60产生控制信号Sc1至Sc32，以便将由输入到信号输入单元80的信号指定的电路模块与所有输入/输出单元断开连接。

步骤ST403

通过扫描路径测试或其它检查技术，检查当前连接到输入/输出单元的电路模块的操作。

步骤ST404

判断步骤ST403的检查是否检测到了具有故障的电路模块。

步骤ST405、ST406、和ST407

当在步骤ST404中判断检测到了具有故障的电路模块，且然后检测到了包括该故障电路模块的总共两个或更多故障电路模块时，正检查的半导体集成电路被判断为次品，且处理结束(步骤ST407)。另一方面，当仍只有一个检测出的故障电路模块时，由检查系统等将把检测到的故障电路模块指定为将与所有输入/输出单元断开连接的电路模块的信号提供给信号输入单元80(步骤ST406)，并再次执行步骤ST403的检查。

步骤ST408

当在步骤ST404中没有检测出具有故障的电路模块时，此时响应于输入到信号输入单元80的信号确定指定要与所有输入/输出单元断开连接的任何故障电路模块的信号，并将其写入到存储单元70中。例如，当由熔丝构成存储单元70时，进行断开熔丝的处理。当将与初始值不同的信号写入到存储单元70中时，控制单元60响应于存储在该存储单元70中的信号产生控制信号Sc1至Sc32。由于这个原因，在步骤ST403的检查中判断为故障的电路模块与所有输入/输出单元断开连接。

上面给出了本发明几个实施例的说明，但是本发明不仅限于上述实施例，并包括各种改进，例如以下将说明的。

在图1A和1B中示出的半导体集成电路中，能够与一个输入/输出单元选择性地连接的电路模块的数目为两个，但是，该数目可以改变。例如，可混合选择并连接两个电路模块中一个的输入/输出单元和选择并连接三个电路模块中一个的输入/输出单元。在上述实施例中的电路模块选择单元的配置只是例子。本发明不限于这些。例如，将提供在普通电路块中的输入/输出单元的数目设置为R，且将电路模块的数目设置为N。在这种情况下，电路模块选择单元具有至少2×R个开关电路。这些开关电路中的每一个都连接在一个电路模块和一个输入/输出单元之间。R个输入/输出单元中的每一个通过(通孔)多个开关电路连接到多个电路模块。N个电路模块的至少一部分通过(通孔)多个开关电路模块连接到多个输入/输出单元。连接到相同输入/输出单元的多个开关电路中的一个响应于从控制单元提供的控制信号接通。响应于从控制单元提供的控制信号，连接到相同电路模块的多个开关电路中的一个接通或关断或全部都关断。通过以这种方式配置电路模块选择单元，可以响应于控制信号从N个电路模块中选择R个电路模块并将其一一对应地与R个输入/输出单元连接。

本发明的电路模块选择单元可将与所有输入/输出单元断开连接的电路模块的信号输入端子连接至具有预定电势的互连。在图22、24和26中示出的开关元件中，输出端子To在OFF时变成高阻抗状态。由于这个原因，当电路模块与所有输入/输出单元断开连接时，那个电路模块的信号输入端子变成高阻抗状态，且电势变得不稳定。当将电源提供给在该状态下的电路模块时，该电路模块内部的电路根据信号输入端子的不稳定电势工作，因此，由于穿透电流(penetrationcurrent)等消耗了浪费的电能。因此，如果如上所述与所有输入/输出单元断开连接的电路模块的信号输入端子连接到具有预定电势的互连，则可稳定信号输入端子的电势，因此可防止由于穿透电流引起的功耗增加。

图44示出了开关电路SWC1至SWC33提供在图21中示出的半导体集成电路中的电路模块选择单元中的情况下的配置实例。开关电路SWC1至SWC33是用于将电路模块M1至M33的信号输入端子连接至具有预定电势的电路。开关电路SWC1至SWC33连接在电路模块M1至M33的信号输入端子和地线VSS之间。当指定信号Sdi具有值“1”时，即，电路模块Mi与所有输入/输出单元断开连接时，开关电路SWCi(i＝1，…，32)接通，且在其它情况下关断。当控制信号Sc32是“0”，即当电路模块M33与所有输入/输出单元断开连接时，开关电路SWC33接通，并在在其它情况下关断。

在图39中示出的半导体集成电路中，包括在八个电路模块组的每一个内的电路模块的数目为四，但是在本发明中可使用任一数目。即，当存在多个电路模块组时，包括在每一个中的电路模块数目可以不同。

上面说明的所有半导体集成电路可形成于相同的半导体芯片上。例如，封装内系统(system-in-package，SIP)，或可使用其它技术形成多个半导体芯片。

在上面说明的实施例中，作为例子主要说明了CMOS型半导体集成电路，但是本发明不限于此。本发明能用于由各种电路元件(如双极晶体管)构造成的集成电路。

在上面实施例中具体示出的数字值(电路模块数、输入/输出单元数、电路模块组数等)仅是例子，且可以适当地改变。

本领域技术人员应当理解，根据设计需要和其它因素可作出各种改进、组合、子组合以及变化，只要它们在所附权利要求或其等价物的范围内。

Claims (14)

1.一种半导体集成电路，包括

N个能够替代彼此功能的电路模块，其中N表示N≥2的整数；

电路块，每一个都具有R个输入/输出单元，用于输出至少一个信号至一个电路模块，并接收在该一个电路模块中产生的至少一个信号作为输入，其中R表示1≤R＜N的整数；

电路模块选择单元，其配置成响应于控制信号从N个电路模块中选择R个电路模块，将所选择的R个电路模块与所述电路块的R个输入/输出单元一一对应地连接，并将响应于所述控制信号从至少两个电路模块选择的一个电路模块连接至R个输入/输出单元中的每一个；

控制单元，该控制单元配置成产生电路模块选择单元的控制信号，以使N个电路模块中的故障电路模块与R个输入/输出单元断开连接；

存储单元，配置成存储指定将与所述R个输入/输出单元断开连接的(N-R)个电路模块的信号；和

信号输入单元，配置成接收指定将与所述R个输入/输出单元断开连接的(N-R)个电路模块的信号作为输入，且

当具有预定初始值的信号存储在所述存储单元中时，所述控制单元响应于输入到所述信号输入单元的信号产生控制信号，并且当具有不同于所述初始值的值的信号存储在所述存储单元中时，所述控制单元响应于存储在所述存储单元中的信号产生所述控制信号。

2.一种半导体集成电路，包括

N个能够替代彼此功能的电路模块，其中N表示N≥2的整数；

电路块，每一个都具有R个输入/输出单元，用于输出至少一个信号至一个电路模块，并接收在该一个电路模块中产生的至少一个信号作为输入，其中R表示1≤R＜N的整数；和

电路模块选择单元，其配置成响应于控制信号从N个电路模块中选择R个电路模块，将所选择的R个电路模块与所述电路块的R个输入/输出单元一一对应地连接，并将响应于所述控制信号从至少两个电路模块选择的一个电路模块连接至R个输入/输出单元中的每一个；

控制单元，该控制单元配置成产生电路模块选择单元的控制信号，以使N个电路模块中的故障电路模块与R个输入/输出单元断开连接

其中，该电路具有(R+1)个电源开关电路，每一个都插入到(R+1)个电路模块中每一个的电源线中，

所述控制电路输出从第一指定信号至第R指定信号的R个指定信号，并由第i指定信号指定第i电路模块是否与所有输入/输出单元断开连接，

当所述第i指定信号指定了将第i电路模块与所有输入/输出单元断开连接时，插入到第i电路模块的电源线中的电源开关电路关断，和

当第R控制信号是所述第一值时，插入到第(R+1)电路模块的电源线中的电源开关电路关断。

3.一种半导体集成电路，包括

N个能够替代彼此功能的电路模块，其中N表示N≥2的整数；

电路块，每一个都具有R个输入/输出单元，用于输出至少一个信号至一个电路模块，并接收在该一个电路模块中产生的至少一个信号作为输入，其中R表示1≤R＜N的整数；以及

电路模块选择单元，其配置成响应于控制信号从N个电路模块中选择R个电路模块，将所选择的R个电路模块与所述电路块的R个输入/输出单元一一对应地连接，并将响应于所述控制信号从至少两个电路模块选择的一个电路模块连接至R个输入/输出单元中的每一个，

其中，R个输入/输出单元包括从第一输入/输出单元至第R输入/输出单元的R个输入/输出单元，

N个电路模块包括从第一电路模块至第(R+1)电路模块的(R+1)个电路模块，且

电路模块选择单元配置成响应于控制信号选择第i电路模块或第(i+1)电路模块，并将所选择的电路模块连接至第i输入/输出单元，其中i表示1≤i≤R的整数。

4.根据权利要求3的半导体集成电路，其中

按照数字顺序以相等间隔设置R个输入/输出单元，且

在使得与第i输入/输出单元的距离变得相等的位置设置第i电路模块和第(i+1)电路模块。

5.根据权利要求3的半导体集成电路，其中所述电路模块选择单元具有

第一开关组，包括从第一开关电路至第R开关电路的R个开关电路，和

第二开关组，包括从第一开关电路至第R开关电路的R个开关电路组，

属于所述第一开关组的第i开关电路连接在所述第i输入/输出单元和所述第i电路模块之间，且

属于所述第二开关组的第i开关电路连接在所述第i输入/输出单元和所述第(i+1)电路模块之间。

6.根据权利要求5的半导体集成电路，其中当输入了指定第n个模块与所有输入/输出单元断开连接的控制信号时，其中n表示1≤n≤(R+1)的整数，

当n是2至R的整数时，属于所述第一开关组的第一开关电路至第(n-1)开关电路接通，且第n开关电路至第R开关电路关断；并且，属于所述第二开关组的第一开关电路至第(n-1)开关电路关断，且第n开关电路至第R开关电路接通，

当n是整数1时，属于所述第一开关组的所有开关电路关断，且属于所述第二开关组的所有开关电路接通，并且

当n是整数(R+1)时，属于所述第一开关组的所有开关电路接通，且属于所述第二开关组的所有开关电路关断。

7.根据权利要求6的半导体集成电路，其中该电路包括控制单元，用于输出从第一控制信号至第R控制信号的R个控制信号，

当所述第n电路模块与所有输入/输出单元断开连接时，所述控制单元：

在n是从2至R的整数时，将第一控制信号至第(n-1)控制信号设置成第一值，并将第n控制信号至第R控制信号设置成第二值，

在n是整数1时，将第一控制信号至第R控制信号全部设置成所述第二值，并且

在n是整数(R+1)时，将第一控制信号至第R控制信号全部设置成所述第一值。

8.根据权利要求7的半导体集成电路，其中所述控制单元具有：

在第一方向上延伸的多条第一控制线，

在不同于所述第一方向的第二方向上延伸的多条第二控制线，与所述多条第一控制线交叉，并由所述交叉形成从第一交叉至第R交叉的R个交叉点，

第一控制单元，配置成响应于输入信号从所述R个交叉点选择一个交叉点，以激励形成所述选择的交叉点的第一控制线和第二控制线，或者响应于所述输入信号去激励形成所述R个交叉点的第一控制线和第二控制线，和

第二控制单元，配置成当激励形成所述第i交叉点的第一控制线和第二控制线且i是2至R的整数时，将第一控制信号至第(i-1)控制信号设置成所述第一值，并将第i控制信号至第R控制信号设置成所述第二值，且当i是整数1时将第一控制信号至第R控制信号全部设置成所述第二值，并且当去激励形成所述R个交叉点的全部第一控制线和第二控制线时，将第一控制信号至第R控制信号全部都设置成所述第一值。

9.一种半导体集成电路，其中

N个能够替代彼此功能的电路模块，其中N表示N≥2的整数；

电路块，每一个都具有R个输入/输出单元，用于输出至少一个信号至一个电路模块，并接收在该一个电路模块中产生的至少一个信号作为输入，其中R表示1≤R＜N的整数；和

电路模块选择单元，其配置成响应于控制信号从N个电路模块中选择R个电路模块，将所选择的R个电路模块与所述电路块的R个输入/输出单元一一对应地连接，并将响应于所述控制信号从至少两个电路模块选择的一个电路模块连接至R个输入/输出单元中的每一个，

其中，所述电路模块选择单元具有至少2×R个开关电路，

所述2×R个开关电路中的每一个都连接在一个电路模块和一个输入/输出单元之间，

所述R个输入/输出单元中的每一个都通过多个开关电路连接至多个电路模块，

所述N个电路模块中的每一个都通过一个或更多电路模块连接至一个或更多输入/输出单元，

连接至相同输入/输出单元的多个开关电路中的一个响应于所述控制信号接通，并且

响应于所述控制信号，连接到相同输入/输出单元的多个开关电路中的一个接通或全部都关断。

10.根据权利要求9的半导体集成电路，其中所述开关电路具有：

至少一个第一反相电路，每一个都具有接收来自输入/输出单元的信号作为输入的端子和将信号输出至电路模块的端子，当被所述控制信号设置成接通时，逻辑反相输入至所述输入端子的信号并将其从所述输出端子输出，并且当被所述控制信号设置成关断时，将所述输出端子设置成高阻抗状态，和

至少一个第二反相电路，每一个都具有接收来自电路模块的信号作为输入的端子和将信号输出至输入/输出单元的端子，当被所述控制信号设置成接通时，逻辑反相输入至所述输入端子的信号并将其从所述输出端子输出，并且当被所述控制信号设置成关断时，将所述输出端子设置为高阻抗状态。

11.根据权利要求10的半导体集成电路，其中

所述第一反相电路包括

串联连接在第一电源线和所述输出端子之间的第一导电类型的第一晶体管，和

串联连接在第二电源线和所述输出端子之间的第二导电类型的第三晶体管，

所述第二反相电路包括

串联连接在第一电源线和所述输出端子之间的第一导电类型的第二晶体管，和

串联连接在第二电源线和所述输出端子之间的第二导电类型的第四晶体管，

响应于输入至所述输入端子的信号，将所述第一晶体管和所述第四晶体管中的一个驱动为导通并将另一个驱动为截止，并且

响应于所述控制信号驱动将所述第二晶体管和所述第三晶体管都驱动成导通或都驱动成截止。

12.根据权利要求9的半导体集成电路，其中所述开关电路具有

第一传输门电路，插入到将信号从输入/输出单元传输至电路模块的路径中，且响应于所述控制信号接通或关断，和

第二传输电路，插入到将信号从电路模块传输至输入/输出单元的路径中，且响应于所述控制信号接通或关断。

13.根据权利要求9的半导体集成电路，其中所述开关电路具有

第五晶体管，插入到将信号从输入/输出单元传输到电路模块的路径中，且响应于所述控制信号接通或关断，和

第六晶体管，插入到将信号从电路模块传输至输入/输出单元的路径中，且响应于所述控制信号接通或关断。

14.一种半导体集成电路的制造方法，包括：

第一步骤，在半导体衬底上形成一电路，该电路具有：N个能够替代彼此功能的电路模块其中，N表示N≥2的整数；电路块，每一个都具有R输入/输出单元，用于将至少一个信号输出至一个电路模块并接收在该一个电路模块中产生的至少一个信号作为输入，其中，R表示1≤R＜N的整数；电路模块选择单元，配置成响应于输入控制信号从N个电路模块中选择R个电路模块，并将所选择的R个电路模块和所述电路块的R个输入/输出单元一一对应地连接；存储单元，配置成存储具有预定初始值的信号；信号输入单元，配置成接收指定应当与R个输入/输出单元断开连接的(N-R)个电路模块的信号作为输入；和控制单元，配置成当具有所述初始值的信号存储在存储单元中时，根据输入到信号输入单元的信号产生控制信号，并且当具有不同于所述初始值的值的信号存储在存储单元中时，根据存储在存储单元中的信号产生控制信号；

第二步骤，将指定(N-R)个电路模块的信号输入至信号输入单元，并根据该输入信号检查连接到R个输入/输出单元的R个电路模块；

第三步骤，将指定包括故障电路模块的新的(N-R)个电路模块的信号输入至信号输入单元，并且当在第二步骤的检查中检测到故障电路模块时再次执行第二步骤的检查；和

第四步骤，确定指定应当与R个输入/输出单元断开连接的(N-R)个电路模块的信号，并且当在第二步骤的检查中没有检测到故障电路模块时根据输入到信号输入单元的信号将其写入到存储单元中。

Images