CN1848291A - 存储装置以及判断存储单元的写入电流的方法 - Google Patents
存储装置以及判断存储单元的写入电流的方法 Download PDFInfo
- Publication number
- CN1848291A CN1848291A CNA2006100573422A CN200610057342A CN1848291A CN 1848291 A CN1848291 A CN 1848291A CN A2006100573422 A CNA2006100573422 A CN A2006100573422A CN 200610057342 A CN200610057342 A CN 200610057342A CN 1848291 A CN1848291 A CN 1848291A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- current
- reference current
- pilot wire
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005291 magnetic effect Effects 0.000 claims description 132
- 238000003860 storage Methods 0.000 claims description 55
- 230000005055 memory storage Effects 0.000 claims description 26
- 230000005294 ferromagnetic effect Effects 0.000 description 95
- 238000009413 insulation Methods 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 23
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 241001269238 Data Species 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000003019 stabilising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Abstract
本发明提供一种存储装置以及判断存储单元的写入电流的方法。该方法包括提供第一参考电流至第一操作线以切换存储单元至第一存储状态；提供第二参考电流至跨越第一操作线的第二操作线以切换存储单元至第二存储状态；根据第一比例以及第一参考电流得到第一写入电流；根据第二比例以及第二参考电流得到第二写入电流；通过提供第一写入电流至第一操作线以及提供第二写入电流至第二操作线以编程存储单元。
Description
技术领域
本发明关于一种磁阻式随机存取存储器(MagnetoresistiveRandom Access Memory，MRAM)，特别是有关于一种判断MRAM单元的写入电流的方法与装置。
背景技术
MRAM单元通常为磁性通道接面(magnetic tunneljunction，MTJ)单元。基本上，MTJ结构可由三层基本结构所组成，分别为自由铁磁层(free ferromagnetic layer)、绝缘隧穿障壁(insulating tunneling barrier)，以及固定铁磁层(pinnedferromagnetic layer)。在自由铁磁层中，其磁矩(magneticmoment)随着外部磁场而转动，而固定铁磁层的磁矩则保持固定方向。固定铁磁层可包括一铁磁层及/或一抗铁磁层(anti-ferromagnetic layer)，抗铁磁层可将固定铁磁层的磁矩固定于一既定方向。绝缘隧穿障壁由非常薄的绝缘层所构成，其位于自由铁磁层与固定铁磁层之间。通过提供一定电流以侦测MTJ存储单元的存储状态。由于MTJ存储单元的磁阻(magneto-resistanee)随着其存储状态而改变，通过侦测MTJ存储单元的跨压即可得知其存储状态。利用施加强度足以切换自由铁磁层的磁矩的外部磁场，即可将数据写入MTJ存储单元，或改变MTJ存储单元的存储状态。
MTJ存储单元通常运用隧穿磁阻效应(Tunneling Magneto-Resistance，TMR)来操作，其允许通过施加外部磁场以快速切换自由铁磁层的磁矩。磁阻是代表电子流经自由铁磁层、绝缘隧穿障壁以及固定铁磁层的容易度的量测值。当自由铁磁层与固定铁磁层的磁矩具有相同方向时，MTJ存储单元具有最小的磁阻，而当自由铁磁层与固定铁磁层的磁矩具有相反方向时，MTJ存储单元具有最大的磁阻。
图1A是显示传统MRAM装置的MTJ存储单元结构。图1B是显示读取图1A所示的传统MTJ存储单元的示意图。图1C是显示图1A所示的传统MTJ存储单元根据不同储存数据的磁化状态的示意图。
单一存储单元包括第一操作线11、固定铁磁层12、绝缘隧穿障壁13、自由铁磁层14以及第二操作线15。存储单元中的MTJ存储单元是由固定铁磁层12、绝缘隧穿障壁13以及自由铁磁层14所构成，其中绝缘隧穿障壁13位于固定铁磁层12以及自由铁磁层14之间。固定铁磁层12与第一操作线11接触，而自由铁磁层14与第二操作线15接触。固定铁磁层12以及自由铁磁层14可由铁磁(ferromagnetic)材料所形成，而绝缘隧穿障壁13可由绝缘材料所构成。绝缘隧穿障壁13的厚度约为1.5nm，而自由铁磁层14的厚度约为20nm。固定铁磁层12具有固定的磁矩，而自由铁磁层14具有可变动的磁矩。
自由铁磁层14的磁矩用以指示所储存的数据，因此自由铁磁层14作为数据储存层。第一操作线11与第二操作线15以大体垂直的方向延伸，而MTJ存储单元设置于第一操作线11与第二操作线15的交叉点。如图1B所示，电流16由第一操作线11，经由固定铁磁层12、绝缘隧穿障壁13、自由铁磁层14，流至第二操作线15。MTJ存储单元能够储存分别代表“0”与“1”的数字数据。若固定铁磁层12以及自由铁磁层14的磁矩同向，则代表MTJ存储单元储存一第一二元数据，例如“0”，若固定铁磁层12以及自由铁磁层14的磁矩反相，则代表MTJ存储单元储存一第二二元数据，例如“1”。在此，自由铁磁层14的磁矩受到外部施加的磁场所改变。
绝缘隧穿障壁13的阻值因为隧穿磁阻效应而于固定铁磁层12以及自由铁磁层14的磁矩同向时以及固定铁磁层12以及自由铁磁层14的磁矩反相时具有10％～60％的变化。既定电位差或既定电压施加于第一操作线11与第二操作线15之间以提供由固定铁磁层12经由绝缘隧穿障壁13流至自由铁磁层14的隧穿电流。隧穿电流值根据绝缘隧穿障壁13因为隧穿磁阻效应的阻值变化而改变。储存于MTJ存储单元的数据可通过侦测隧穿电流值而得。
图2A是显示MTJ存储单元阵列的示意图。图2B是显示图2A所示的MTJ存储单元阵列的操作示意图。
多个第一操作线11沿着第一方向平行设置，多个第二操作线15沿着第二方向平行设置，并大体与第一方向垂直。单一第一操作线11与单一第二操作线15具有一交叉点，此为MTJ存储单元C的设置位置。第一操作线11是作为字元线，而第二操作线15是作为位元线。一MTJ存储单元C可通过选取的对应的字元线与位元线而执行读取或写入动作。
MRAM具有由MTJ存储单元所构成的阵列，各MTJ存储单元使用具有隧穿磁阻效应的隧穿磁阻单元，隧穿磁阻单元具有位于两(或以上)铁磁层之间的绝缘薄膜。隧穿磁阻单元于两铁磁层的磁矩同向时，具有一第一状态，而于两铁磁层的磁矩反向时，具有一第二状态。绝缘薄膜于第一状态与第二状态时，具有不同的阻抗，因此第一状态与第二状态分别对应于MTJ存储单元所储存的数据，例如于第一状态时储存数据“0”，而于第二状态时储存数据“1”。
MTJ存储单元的写入动作如下。首先选取多个字元线11之一以及位元线15之一。第一写入电流Isw提供至选取的字元线11s。因此，选取的字元线11s周围产生一第一磁场Msw。在此，第一写入电流Isw具有一既定电流值以及方向。第二写入电流Isb提供至选取的位元线15s。因此，选取的位元线15s周围产生一第二磁场Msb。在此，第二写入电流Isb具有一既定电流值以及方向。因此，重迭的第一磁场Msw以及第二磁场Msb产生于选取的字元线11s以及位元线15s的交叉点。选取的MTJ存储单元Cs位于选取的字元线11s以及位元线15s的交叉点，因此重迭的第一磁场Msw以及第二磁场Msb施加于选取的MTJ存储单元Cs上。由于MTJ存储单元Cs的自由铁磁层14同时被施加重迭磁场，因此其磁矩指向一第一方向，例如与固定铁磁层12的磁矩同向，故MTJ存储单元Cs储存一二位元数字数据“0”。
若第一写入电流Isw或第二写入电流Isb改变为相反的电流方向，则产生相反的磁场方向，而重迭磁场的方向将有约90度的变化。因此，MTJ存储单元Cs的自由铁磁层14改为对准第二方向，例如与固定铁磁层12的磁矩相反，故MTJ存储单元Cs储存一二位元数字数据“1”。
MTJ存储单元的读取动作如下。首先选取一字元线11以及一位元线15。施加一电位差于选取的字元线11s以及位元线15s之间，通过测量电流值以侦测选取的MTJ存储单元Cs的阻抗值。因此，既定电位差或既定电压施加于选取的字元线11s与选取的位元线15s以产生由选取MTJ存储单元Cs的固定铁磁层12经由绝缘隧穿障壁13流至自由铁磁层14的隧穿电流。隧穿电流值是根据绝缘隧穿障壁13因为隧穿磁阻效应的阻值变化而改变。储存于MTJ存储单元的数据可通过侦测隧穿电流值而得。
如上所述，上述类型的存储单元根据隧穿于固定铁磁层与自由铁磁层之间的电子储存可电性存取的数据，而所储存的数据根据由固定铁磁层与自由铁磁层磁矩的相对方向而定。转动自由铁磁层的磁矩至少两稳定方向则可于存储单元储存二元数据。当存储单元以其易轴(easy-axis，EA)为方向，流经其垂直方向导线的电流将提供一易轴磁场至此存储单元，而流经其水平方向导线的电流将提供一难轴(hard-axis，HA)磁场至此存储单元。
于MTJ单元的一实施例，各存储单元的写入切换动作是依据星状曲线(asteroid)的概念。自由铁磁层磁矩的切换临界值是根据施加于其上的易轴磁场与难轴磁场所重迭的磁场而定。图3A是显示Stoner-Wohlfarth星状模组，其说明易轴磁场与难轴磁场的临界值。当易轴磁场与难轴磁场所重迭的磁场位于星状曲线之外时，则自由铁磁层的磁矩将会切换稳态方向。而当易轴磁场与难轴磁场所重迭的磁场位于星状曲线之内时，则自由铁磁层的磁矩将不会发生切换稳态方向的情形。此星状模组同时说明了当具有难轴磁场时，可减少切换自由铁磁层的磁矩方向时所需的易轴磁场。通过选择性提供电流至选取的一对垂直方向导线以及水平方向导线可切换阵列中的单一存储单元的储存数据。这些电流仅于选取的导线的交叉点提供重迭的易轴磁场与难轴磁场，而此重迭磁场并不会出现在相邻的存储单元。
所有沿着水平导线设置的存储单元皆被施加难轴磁场，而所有沿着垂直导线设置的存储单元皆被施加易轴磁场。然而，仅位于选取的导线的交叉点的存储单元被施加足以切换其存储状态的重迭的易轴磁场与难轴磁场。
然而，由于各存储单元的星状曲线的界线并不尽相同，因此造成参考星状曲线的界线必须扩大的情形，如图3B所示。由于选择切换存储单元的能力取决于其他仅被施加易轴磁场或难轴磁场的存储单元不会被切换存储状态，若参考星状曲线的界线过度扩张，则将无法以等效的写入机制选择单一存储单元作写入操作，其原因在于其他未选取的存储单元也可能被切换存储状态。也就是说，当所选取的导线所提供的磁场过弱或过强，则无法成功执行写入操作。再者，当所选取的导线所提供的磁场过弱或过强，将发生写入干扰(writing disturb)的情形。
无论使用上述的星状选择模组，或其他选择模组，皆因为各存储单元于制造过程的独立电性或磁性特性而有正确选取的困难。特别是磁性装置的响应对于局部缺陷或者是边缘或表面粗糙处特别敏感。
发明内容
有鉴于此，本发明提供一种存储装置，包括：一第一操作线；一存储单元；一写入调整单元，用以产生代表一第一参考电流的一第一比例的一第一参数，以及产生一第一启始信号；以及一编程/擦除单元，用以根据上述第一启始信号切换上述存储单元至一第二存储状态，提供上述第一参考电流至上述第一操作线以切换上述存储单元至一第一存储状态，并根据上述第一比例以及第一参考电流提供一第一写入电流至上述第一操作线以切换上述存储单元至上述第一存储状态或第二存储状态。
本发明所述的存储装置，上述写入调整单元于产生上述第一参考电流前先行产生上述第一启始信号。
本发明所述的存储装置，更包括横跨上述第一操作线的一第二操作线，且上述存储单元设置于上述第一操作线与第二操作线的一交叉点。
本发明所述的存储装置，上述存储单元为一磁性通道接面存储单元，而上述第一参考电流产生一第一磁场以将上述存储单元切换至上述第一存储状态。
本发明所述的存储装置，上述第一写入电流为上述第一参考电流的第一比例。
本发明所述的存储装置，上述写入调整单元更产生代表一第二参考电流的一第二比例的一第二参数。
本发明所述的存储装置，上述编程/擦除单元更提供上述第二参考电流至上述第二操作线以产生一第二写入磁场以切换上述存储单元至上述第一存储状态或上述第二存储状态，并根据上述第二比例以及第二参考电流提供一第二写入电流至上述第一操作线以切换上述存储单元至上述第二存储状态或第一存储状态。
本发明所述的存储装置，更包括一储存单元，用以储存上述第一参数以及第二参数。
本发明所述的存储装置，上述第一写入电流为上述第一参考电流的第一比例，上述第二写入电流为上述第二参考电流的第二比例，而上述第一比例以及第二比例的范围位于20％至80％之间。
另外，本发明提供一种判断存储单元的写入电流的方法，包括：提供一第一参考电流至一第一操作线以切换上述存储单元至一第一存储状态；提供一第二参考电流至跨越上述第一操作线的一第二操作线以切换上述存储单元至一第二存储状态；根据一第一比例以及上述第一参考电流得到一第一写入电流；根据一第二比例以及上述第二参考电流得到一第二写入电流；以及通过提供上述第一写入电流至上述第一操作线以及提供上述第二写入电流至上述第二操作线以编程上述存储单元。
本发明所述的判断存储单元的写入电流的方法，上述第一参考电流是根据逐渐提高一第一测试电流的电流值，直到上述存储单元切换存储状态而得，而上述第二参考电流是根据逐渐提高一第二测试电流的电流值，直到上述存储单元切换存储状态而得。
本发明所述的判断存储单元的写入电流的方法，上述存储单元为一磁性通道接面存储单元，且设置于上述第一操作线与第二操作线的一交叉点。
本发明所述的判断存储单元的写入电流的方法，更包括产生代表上述第一参考电流的一第一比例的一第一参数以及代表上述第二参考电流的上述第二比例的一第二参数。
本发明所述的判断存储单元的写入电流的方法，更包括记录上述第一参数以及第二参数。
附图说明
图1A是显示传统MRAM装置的MTJ存储单元结构。
图1B是显示读取图1A所示的传统MTJ存储单元的示意图。
图1C是显示图1A所示的传统MTJ存储单元根据不同储存数据的磁化状态的示意图。
图2A是显示MTJ存储单元阵列的示意图。
图2B是显示图2A所示的MTJ存储单元阵列的操作示意图。
图3A是显示Stoner-Wohlfarth星状模组，其说明易轴磁场与难轴磁场的临界值。
图3B是显示Stoner-Wohlfarth星状模组的参考星状曲线界线扩大的情形。
图4是显示MRAM装置的MTJ存储单元结构。
图5是显示根据本发明实施例所述用以判断于写入存储单元时所使用的第一磁场Msw以及第二磁场Msb的操作流程图。
图6为使用图5所述方法的MTJ存储单元40的磁场响应的星状模组。
图7是显示根据本发明另一实施例所述用以判断于写入存储单元时所使用的第一磁场M sw以及第二磁场Msb的操作流程图。
图8是显示根据本发明实施例的MRAM存储装置的架构图。
图9是显示根据本发明实施例的MRAM阵列71的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：
实施例
图4是显示MRAM装置的MTJ存储单元结构。单一存储单元包括第一操作线41、MTJ存储单元40以及第二操作线45。MTJ存储单元40包括固定铁磁层42、绝缘隧穿障壁43、以及自由铁磁层44。绝缘隧穿障壁43位于固定铁磁层42以及自由铁磁层44之间。固定铁磁层42与第一操作线41接触。在此，第一操作线41以及第二操作线45的材质可为金属、合金、金属混合物、硅或硅化物，第一操作线41可因不同的应用而与MTJ存储单元40电性连接或分离。
固定铁磁层42以及自由铁磁层44可由铁磁(ferromagnetic)材料所形成，而绝缘隧穿障壁43的材质可为绝缘材料。绝缘隧穿障壁43的厚度约为1.5nm，而自由铁磁层44的厚度约为20nm。固定铁磁层42具有固定的磁矩，而自由铁磁层44具有可变动的磁矩。
自由铁磁层44的磁矩用以指示所储存的数据，因此自由铁磁层44作为数据储存层。第一操作线41与第二操作线45以大体垂直的方向延伸，而MTJ存储单元40设置于第一操作线41与第二操作线45的交叉点。MTJ存储单元40可用来储存二元数字数据“0”或“1”。若固定铁磁层42以及自由铁磁层44的磁矩同向，则代表MTJ存储单元40储存一第一二元数据，例如“0”，若固定铁磁层42以及自由铁磁层44的磁矩反相，则代表MTJ存储单元40储存一第二二元数据，例如“1”。在此，自由铁磁层44的磁矩受到外部施加的磁场所改变。
绝缘隧穿障壁43的阻值因为隧穿磁阻效应而于固定铁磁层42以及自由铁磁层44的磁矩同向时以及固定铁磁层42以及自由铁磁层44的磁矩反相时具有10％～300％的变化。既定电位差或既定电压施加于第一操作线41与第二操作线45之间以提供由固定铁磁层42经由绝缘隧穿障壁43流至自由铁磁层44的隧穿电流。隧穿电流值根据绝缘隧穿障壁43因为隧穿磁阻效应的阻值变化而改变。储存于MTJ存储单元40的数据可通过侦测隧穿电流值而得。
MTJ存储单元40的写入动作如下。首先选取第一操作线(字元线)41之一以及第二操作线(位元线)45。第一写入电流Isw提供至选取的字元线41。因此，选取的字元线41周围产生一第一磁场Msw。在此，第一写入电流Isw具有一既定电流值以及方向。第二写入电流Isb提供至选取的位元线45。因此，选取的位元线45周围产生一第二磁场Msb。在此，第二写入电流Isb具有一既定电流值以及方向。因此，重迭的第一磁场Msw以及第二磁场Msb施加于选取的字元线41以及位元线45的交叉点。由于选取的MTJ存储单元40位于选取的字元线41以及位元线45的交叉点，因此重迭的第一磁场Msw以及第二磁场Msb施加于选取的MTJ存储单元40上。由于MTJ存储单元40的自由铁磁层44同时被施加重迭磁场，因此其磁矩指向一第一方向，例如与固定铁磁层42的磁矩同向，故MTJ存储单元40储存一二位元数字数据“0”。
图3A是显示单一MTJ存储单元理想的Stoner-Wohlfarth星状模组。如上所述，由于各存储单元的星状曲线界线并不尽相同，因此造成参考星状曲线的界线必须扩大，如图3B所示。再者，当存储单元的操作环境改变或发生制程误差时，皆会造成参考星状曲线的界线扩大。由于当易轴磁场以及难轴磁场所结合的磁场位于星状取线的外部时，则能切换存储单元的存储状态，而位于星状取线的内部时，则无法切换存储单元的存储状态，因此准确判断于写入存储单元时所产生的第一磁场Msw以及第二磁场Msb是相当重要的。
图5是显示根据本发明实施例所述用以判断于写入存储单元时所使用的第一磁场Msw以及第二磁场Msb的操作流程图。在此以图4所示的MTJ存储单元40为例。
首先，设定MTJ存储单元40的启始状态(S1)。例如，于第一操作线41或第二操作线45，或于其两者施加大反向电流以擦除或编程MTJ存储单元40至一既定存储状态，例如“0”。在此，所施加的电流所产生的磁场必须大到足以切换MTJ存储单元40的存储状态。
接下来，于第一操作线41施加一第一测试电流，此第一测试电流的电流值是逐渐提高直到MTJ存储单元40切换至另一存储状态，例如“1”。当MTJ存储单元40切换至另一存储状态时，则可得到第一参考电流I1(S2)，第一参考电流I1的电流值即为此时第一测试电流的电流值。
接下来，于第一操作线41或第二操作线45，或于其两者施加大反向电流以重新将MTJ存储单元40的存储状态设定为启始状态，即将存储状态设定为“0”(S3)。
接下来，于第二操作线45施加一第二测试电流，此第二测试电流的电流值是逐渐提高直到MTJ存储单元40切换至存储状态“1”。当MTJ存储单元40切换至存储状态“1”时，则可得到第二参考电流I2(S4)，第二参考电流I2的电流值即为此时第二测试电流的电流值。在此，第一参考电流I1与第二参考电流I2所独立产生的磁场皆足以切换MTJ存储单元40的存储状态。
接下来，设定分别属于第一参考电流I1与第二参考电流I2的比例(S5)。此比例的范围约为20％～80％，较佳为50％。接下来，根据属于第一参考电流I1的比例以及第一参考电流I1设定第一写入电流I3，以及根据属于第二参考电流I2的比例以及第二参考电流I2设定第二写入电流I4(S6)。例如，第一写入电流I3可为第一参考电流I1的比例值，而第二写入电流I4可为第二参考电流I2的比例值。在此，第一参考电流I1以及第二参考电流I2的比例可为相同值或相异值，视实际应用而定。
接下来，记录第一参考电流I1、第二参考电流I2、第一写入电流I3以及第二写入电流I4以作为MTJ存储单元40于写入操作时的参数(S7)。
图6为使用图5所述方法的MTJ存储单元40的磁场响应的星状模组。如图6所示，第一参考电流I1与第二参考电流I2的比例设定为50％，因此第一写入电流I3以及第二写入电流I4分别为第一参考电流I1与第二参考电流I2的一半。第一写入电流I3以及第二写入电流I4所产生的磁场定义了操作点A，其位于星状曲线之外，因此可成功通过第一写入电流I3以及第二写入电流I4所产生的磁场切换MTJ存储单元的存储状态。
图7是显示根据本发明另一实施例所述用以判断于写入存储单元时所使用的第一磁场Msw以及第二磁场Msb的操作流程图。在此以图4所示的MTJ存储单元40为例。
首先，设定MTJ存储单元40的启始状态(S11)。例如，于第一操作线41或第二操作线45，或于其两者施加大反向电流以擦除或编程MTJ存储单元40至一既定存储状态，例如“0”。在此，所施加的电流所产生的磁场必须大到足以切换MTJ存储单元40的存储状态。
接下来，于第一操作线41施加一第一测试电流，此第一测试电流的电流值逐渐提高直到MTJ存储单元40切换至另一存储状态，例如“1”。当MTJ存储单元40切换至另一存储状态时，则可得到第一参考电流I1(S12)。接下来，于第二操作线45施加一第二测试电流，此第二测试电流的电流值逐渐提高直到MTJ存储单元40切换至存储状态“0”。当MTJ存储单元40切换至存储状态“0”时，则可得到第二参考电流I2(S13)。
接下来，设定分别属于第一参考电流I1与第二参考电流I2的比例(S14)。此比例的范围约为20％～80％，较佳为50％。接下来，根据属于第一参考电流I1的比例以及第一参考电流I1设定第一写入电流I3，以及根据属于第二参考电流I2的比例以及第二参考电流I2设定第二写入电流I4(S15)。例如，第一写入电流I3可为第一参考电流I1的比例值，而第二写入电流I4可为第二参考电流I2的比例值。在此，第一参考电流I1以及第二参考电流I2的比例可为相同值或相异值，视实际应用而定。
接下来，记录第一参考电流I1、第二参考电流I2、第一写入电流I3以及第二写入电流I4以作为MTJ存储单元40于写入操作时的参数(S16)。
图8是显示根据本发明实施例的MRAM存储装置的架构图。MRAM存储装置70包括一MRAM阵列71、写入调整单元73、编程/擦除控制器75、以及储存单元77。在此，图8仅显示一存储阵列，然而MRAM存储装置70可为选自一裸晶(die)或一存储体(memory bank)中的存储单元的既定多个位元。
图9是显示根据本发明实施例的MRAM阵列71的示意图。选取的MTJ存储单元80A的写入动作通过提供电流Isw流经第一操作线82A以及提供电流Isb流经第二操作线84A。根据星状曲线，电流Isw或Isb所独立产生的磁场并无法切换存储单元的存储状态，因此，仅单独被施加电流Isw或Isb所独立产生磁场的存储单元80B并不会改变其存储状态。而电流Isw与Isb所共同产生的磁场足以切换存储单元80A的存储状态。
在读取动作中，通过下拉第二操作线84A的电位以及拉升第一操作线82A，而于选取的MTJ存储单元80A施加一顺向偏压。另外，未选取的第一操作线82B与第二操作线84B维持一待命电压，因此，未选取的MTJ存储单元80B的电位差为0。
如图8所示，编程/擦除控制器75于第一操作线施加一第一测试电流，此第一测试电流的电流值逐渐提高直到MTJ存储单元切换阻值，因此得到第一参考电流。另外，编程/擦除控制器75于第二操作线施加一第二测试电流，此第二测试电流的电流值逐渐提高直到MTJ存储单元切换阻值，因此得到第二参考电流。根据本发明一实施例，于第一操作线及第二操作线施加第一测试电流及第二测试电流前，先于MTJ存储单元施加足以将MTJ存储单元的存储状态切换至一既定状态(例如“0”)的大磁场。根据本发明另一实施例，MTJ存储单元的启始状态仅于第一操作线施加第一测试电流前设定，通过施加足以将MTJ存储单元的存储状态切换至一既定状态(例如“0”)的大磁场达成启始状态设定步骤。而于第二操作线施加一第二测试电流时，此第二测试电流的电流值逐渐提高直到MTJ存储单元的存储状态由既定状态(例如“0”)切换至另一状态(例如“1”)。在此，第一参考电流与第二参考电流所独立产生的磁场皆足以切换MTJ存储单元的存储状态。
写入调整单元73用以设定分别属于第一参考电流与第二参考电流的比例，此比例的范围约为20％～80％，在此以50％为例。因此，根据属于第一参考电流的比例以及第一参考电流可设定第一写入电流，而根据属于第二参考电流的比例以及第二参考电流可设定第二写入电流。而用以记录第一参考电流、第二参考电流、第一写入电流以及第二写入电流以及对应的比例的参数储存于储存单元77，储存单元77可为独立的存储器或为存储阵列71的一部分。
因此，在写入操作中，编程/擦除控制器75提供第一写入电流至第一操作线以及提供第二写入电流至第二操作线以编程选取的MTJ存储单元。
根据本发明一可能实施例，测试电流仅提供至一操作线以调整此操作线所产生的磁场，而另一操作线对于MTJ存储单元所提供的磁场则可为一固定值。
根据本发明实施例所提供的判断写入电流方法可于存储装置出厂前执行、于一既定周期间自动执行、或者由使用者设定执行的时机，以得到可靠的写入操作动作。
在其他实施例中，根据本发明实施例所提供的判断写入电流方法同样可应用于使用能量编程存储单元的存储装置，例如多参数随机存取存储器(parameter RAM，PRAM)或相变非易失性存储器(Ovonic Unified Memories，OUM)等。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
11、41、82A：第一操作线
11s：选取字元线
12、42：固定铁磁层
13、43：绝缘隧穿障壁
14、44：自由铁磁层
15、45、84A：第二操作线
15s：选取位元线
16、Isw、Isb：电流
40、80A、80B、C、Cs：MTJ存储单元
70：MRAM存储装置
71：MRAM阵列
73：写入调整单元
75：编程/擦除控制器
77：储存单元
Isb：第二写入电流
Isw：第一写入电流
Msb：第二磁场
Msw：第一磁场。
Claims (14)
1.一种存储装置，包括：
一第一操作线；
一存储单元；
一写入调整单元，用以产生代表一第一参考电流的一第一比例的一第一参数，以及产生一第一启始信号；以及
一编程/擦除单元，用以根据上述第一启始信号切换上述存储单元至一第二存储状态，提供上述第一参考电流至上述第一操作线以切换上述存储单元至一第一存储状态，并根据上述第一比例以及第一参考电流提供一第一写入电流至上述第一操作线以切换上述存储单元至上述第一存储状态或第二存储状态。
2.根据权利要求1所述的存储装置，其特征在于，上述写入调整单元于产生上述第一参考电流前先行产生上述第一启始信号。
3.根据权利要求1所述的存储装置，其特征在于，更包括横跨上述第一操作线的一第二操作线，且上述存储单元设置于上述第一操作线与第二操作线的一交叉点。
4.根据权利要求1所述的存储装置，其特征在于，上述存储单元为一磁性通道接面存储单元，而上述第一参考电流产生一第一磁场以将上述存储单元切换至上述第一存储状态。
5.根据权利要求1所述的存储装置，其特征在于，上述第一写入电流为上述第一参考电流的第一比例。
6.根据权利要求4所述的存储装置，其特征在于，上述写入调整单元更产生代表一第二参考电流的一第二比例的一第二参数。
7.根据权利要求6所述的存储装置，其特征在于，上述编程/擦除单元更提供上述第二参考电流至上述第二操作线以产生一第二写入磁场以切换上述存储单元至上述第一存储状态或上述第二存储状态，并根据上述第二比例以及第二参考电流提供一第二写入电流至上述第一操作线以切换上述存储单元至上述第二存储状态或第一存储状态。
8.根据权利要求6所述的存储装置，其特征在于，更包括一储存单元，用以储存上述第一参数以及第二参数。
9.根据权利要求6所述的存储装置，其特征在于，上述第一写入电流为上述第一参考电流的第一比例，上述第二写入电流为上述第二参考电流的第二比例，而上述第一比例以及第二比例的范围位于20％至80％之间。
10.一种判断存储单元的写入电流的方法，包括：
提供一第一参考电流至一第一操作线以切换上述存储单元至一第一存储状态；
提供一第二参考电流至跨越上述第一操作线的一第二操作线以切换上述存储单元至一第二存储状态；
根据一第一比例以及上述第一参考电流得到一第一写入电流；
根据一第二比例以及上述第二参考电流得到一第二写入电流；以及
通过提供上述第一写入电流至上述第一操作线以及提供上述第二写入电流至上述第二操作线以编程上述存储单元。
11.根据权利要求10所述的判断存储单元的写入电流的方法，其特征在于，上述第一参考电流是根据逐渐提高一第一测试电流的电流值，直到上述存储单元切换存储状态而得，而上述第二参考电流是根据逐渐提高一第二测试电流的电流值，直到上述存储单元切换存储状态而得。
12.根据权利要求10所述的判断存储单元的写入电流的方法，其特征在于，上述存储单元为一磁性通道接面存储单元，且设置于上述第一操作线与第二操作线的一交叉点。
13.根据权利要求10所述的判断存储单元的写入电流的方法，其特征在于，更包括产生代表上述第一参考电流的一第一比例的一第一参数以及代表上述第二参考电流的上述第二比例的一第二参数。
14.根据权利要求13所述的判断存储单元的写入电流的方法，其特征在于，更包括记录上述第一参数以及第二参数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/078,171 | 2005-03-11 | ||
| US11/078,171 US7102919B1 (en) | 2005-03-11 | 2005-03-11 | Methods and devices for determining writing current for memory cells |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1848291A true CN1848291A (zh) | 2006-10-18 |
Family
ID=36939508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100573422A Pending CN1848291A (zh) | 2005-03-11 | 2006-03-10 | 存储装置以及判断存储单元的写入电流的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7102919B1 (zh) |
| CN (1) | CN1848291A (zh) |
| TW (1) | TWI301977B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842843A (zh) * | 2007-11-01 | 2010-09-22 | 飞思卡尔半导体公司 | Mram测试 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6760266B2 (en) * | 2002-06-28 | 2004-07-06 | Freescale Semiconductor, Inc. | Sense amplifier and method for performing a read operation in a MRAM |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
-
2005
- 2005-03-11 US US11/078,171 patent/US7102919B1/en not_active Expired - Fee Related
-
2006
- 2006-03-10 TW TW095108126A patent/TWI301977B/zh not_active IP Right Cessation
- 2006-03-10 CN CNA2006100573422A patent/CN1848291A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101842843A (zh) * | 2007-11-01 | 2010-09-22 | 飞思卡尔半导体公司 | Mram测试 |
| CN101842843B (zh) * | 2007-11-01 | 2014-06-11 | 飞思卡尔半导体公司 | Mram测试 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060203537A1 (en) | 2006-09-14 |
| TWI301977B (en) | 2008-10-11 |
| TW200632905A (en) | 2006-09-16 |
| US7102919B1 (en) | 2006-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8031544B2 (en) | Semiconductor memory device with three-dimensional array and repair method thereof | |
| US9064547B2 (en) | 3D non-volatile memory having low-current cells and methods | |
| US8363442B2 (en) | NAND based resistive sense memory cell architecture | |
| US9081669B2 (en) | Hybrid non-volatile memory device | |
| TWI575517B (zh) | 包含可變阻抗元件的非揮發性半導體記憶裝置 | |
| KR20150030213A (ko) | 계단 워드라인 및 수직 비트라인을 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법 | |
| US20110164450A1 (en) | Integrated circuits and methods to compensate for defective non-volatile embedded memory in one or more layers of vertically stacked non-volatile embedded memory | |
| US8934281B2 (en) | Bit set modes for a resistive sense memory cell array | |
| CN1574076A (zh) | 非易失性半导体存储装置及其控制方法 | |
| CN1505043A (zh) | 非易失性存储单元及非易失性半导体存储装置 | |
| CN1945740A (zh) | 利用磁致电阻效应的相变存储器及其制造和操作方法 | |
| US8098507B2 (en) | Hierarchical cross-point array of non-volatile memory | |
| US9001560B2 (en) | Nonvolatile memory devices using variable resistive elements and related driving methods thereof | |
| US9224462B2 (en) | Resistive memory device having defined or variable erase unit size | |
| KR20150035788A (ko) | 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법 | |
| US20140192588A1 (en) | Nonvolatile Memory Device and Read Method Thereof | |
| JP2014182867A (ja) | リファレンスセルを含む不揮発性メモリ装置及びそれのデータ管理方法 | |
| CN1396598A (zh) | 磁存储器装置 | |
| JP5254424B2 (ja) | メモリセルおよび方法 | |
| US9378816B2 (en) | Variable resistance memory devices and erase verifying methods thereof | |
| KR20100107268A (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
| JP2011060389A (ja) | 半導体メモリ装置 | |
| CN1848291A (zh) | 存储装置以及判断存储单元的写入电流的方法 | |
| US20120294073A1 (en) | Method of driving phase change memory device capable of reducing heat disturbance | |
| CN100350497C (zh) | 抑制了电流路径上的晶体管组的电阻的薄膜磁性体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |