CN1846310B - 氮化物半导体元件及其制造方法 - Google Patents

氮化物半导体元件及其制造方法 Download PDF

Info

Publication number
CN1846310B
CN1846310B CN2004800249131A CN200480024913A CN1846310B CN 1846310 B CN1846310 B CN 1846310B CN 2004800249131 A CN2004800249131 A CN 2004800249131A CN 200480024913 A CN200480024913 A CN 200480024913A CN 1846310 B CN1846310 B CN 1846310B
Authority
CN
China
Prior art keywords
type
mentioned
nitride
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004800249131A
Other languages
English (en)
Other versions
CN1846310A (zh
Inventor
大塚康二
圶哲次
佐藤纯治
多田善纪
吉田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN1846310A publication Critical patent/CN1846310A/zh
Application granted granted Critical
Publication of CN1846310B publication Critical patent/CN1846310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

准备掺杂p型杂质的、并且具有充分导电性的p型硅衬底1。在硅衬底1上依次外延生长由n型AlGaInN构成的缓冲区域3、由n型GaN构成的n型氮化物半导体层13、活性层14、以及由p型GaN构成的p型氮化物半导体层15。缓冲区域3的Ga等3族元素Ga向p型硅衬底1扩散,形成电阻低的p型扩散区域1a。此外,在p型硅衬底1和由n型AlGaInN构成的n型缓冲区域3的异质结部分形成有助于p型硅衬底1的载流子的输送的界面能级。通过该界面能级,可提高硅衬底1向n型缓冲区3输送载流子的效率,使发光二极管的驱动电压降低。

Description

氮化物半导体元件及其制造方法
技术领域
本发明涉及发光二极管(LED)、晶体管等的氮化物半导体元件及其制造方法。
背景技术
用于构成氮化物半导体元件的衬底包括蓝宝石、碳化硅(SiC)或硅。硅衬底比蓝宝石衬底以及碳化硅(SiC)容易切割,具有可低成本化的优点。此外,硅衬底能够得到蓝宝石衬底得不到的导电性。为此,硅衬底能够作为电流通路来使用。但是,由于硅衬底和氮化物半导体之间的势垒产生比较大的电压降,使发光二极管的驱动电压变得较高。
特开2002-208729号公报(以下称为专利文献1)公开了用于解决硅衬底的上述缺点的技术。该专利文献1中,在n型硅衬底上依次外延生长了作为缓冲层的AlN(氮化铝)层、具有和硅衬底相同导电类型的n型InGaN(氮化铟镓)层、n型GaN(氮化镓)层、由InGaN构成的活性层、以及p型GaN层。通过该技术,InGaN层的In与Ga、以及AlN层的Al向硅衬底扩散,从而在硅衬底的表面区域形成由Ga、In、Al、Si构成的合金层,即金属化合物区域。该合金层具有降低硅与AlN之间的异质结的势垒的功能。其结果是能够降低预定电流流过发光二极管时的驱动电压,降低功率损耗并提高效率。
但是,即使在形成这样的合金层的情况下,AlN层以及n型InGaN层的Al、In以及Ga也向n型硅衬底扩散。Al、In以及Ga等3族元素对硅来说起到p型杂质的作用,所以在n型硅衬底的表面部分形成p型区域,在硅衬底中形成pn结。该pn结产生约0.6V的正向电压降。其结果是硅衬底和氮化物半导体之间的势垒比较大,发光二极管的电压降即驱动电压变得比使用蓝宝石衬底的发光二极管约高1.2倍。
在合金层不介于n型硅衬底与缓冲层之间的结构的半导体元件也产生上述问题。此外,发光二极管以外的硅衬底的在厚度方向上流动电流的其它的半导体元件,例如晶体管等也产生上述的问题。
作为发光二极管的其它的问题,还存在着难以容易地形成满足光的取出和电连接这二者的电极的问题。即,一般的,在具有发光功能的半导体区域的表面设置三氧化二铟(In2O3)与二氧化锡(SnO2)混合物(以下称为ITO。)等的光透过性电极,进而在光透过性电极的表面上的几乎中央设置用于连接导线的光非透过性的焊盘电极。因为光透过性电极例如是厚度约10nm的薄导体膜,所以焊盘电极的金属材料向光透过性电极扩散、或向光透过性电极和半导体区域这二者扩散,在半导体区域和焊盘电极之间形成肖特基势垒。该肖特基势垒具有阻止发光二极管的正向电流的功能,所以,可由肖特基势垒来抑制半导体区域的焊盘电极下面部分流动的电流,相反的,半导体区域的外周侧部分的电流增大。因此,焊盘电极的下面的肖特基势垒具有与周知的电流区块层相同的功能,有助于提高发光效率。众所周知,电流区块层是限制与活性层中的焊盘电极对置的区域中流过的电流的层。如周知的,与活性层中的焊盘电极对置的区域中流过的电流是无助于发光效率的无效电流。
但是,如已经说明的,使用n型硅衬底的发光二极管的正向驱动电压是比较大的。这样,发光二极管的正向驱动电压比较大时,硅衬底以及半导体区域的功率损耗也变大,此处的发热量也变大,上述的肖特基势垒区域的温度也变高,上述肖特基势垒的特性变差,通过该肖特基势垒的漏电流增大,相反的,外周侧部分的电流减少。由此,肖特基势垒的电流区块的功能降低,并且发光效率也降低。
为限制焊盘电极的下部的无效电流,在焊盘电极与半导体区域之间设置由绝缘材料构成的周知的电流区块层的发光二极管,需要形成通过电流区块层的作用提高发光效率的反面、电流区块层的格外的工序,发光二极管的成本必然变高。
专利文献1:特开2002-208729号公报
因此,本发明要解决的课题是使用硅衬底的氮化物半导体元件的电压降大并且驱动电压高的问题。
发明内容
为解决上述课题,本发明提供一种氮化物半导体元件,其特征在于,
包含:具有导电性的p型硅衬底,
n型氮化物半导体区域,形成在上述p型硅衬底的一方的主面上,并且,包含3族元素,
主半导体区域,用于形成配置在上述n型氮化物半导体区域上的半导体元件的主要部分,
与上述主半导体区域相连接的第1电极,
与上述p型硅衬底的另一主面相连接的第2电极;
上述p型硅衬底邻接上述n型氮化物半导体的部分上具有上述n型氮化物半导体区域的上述3族元素所扩散的3族元素扩散区域。
上述半导体元件的主要部分的意思是半导体元件的活性部分或有源部分。此外,上述半导体元件还可具有除上述第1以及第2电极以外的其它的电极。
构成发光二极管作为上述半导体元件时,优选上述主半导体区域至少包含活性层和p型氮化物半导体层。
构成晶体管作为上述半导体元件时,优选上述主半导体区域至少包含p型基区和n型发射区。
构成绝缘栅型场效应晶体管作为上述半导体元件时,优选上述主半导体区域至少包含p型体区和n型源区。
以可形成从该n型氮化物半导体区域流向上述p型硅衬底的电流通路的状态,使上述n型氮化物半导体区域接触上述p型硅衬底。
上述n型氮化物半导体区域优选是在如下化学式表示的材料中掺杂n型杂质的区域。
化学式AlaInbGa1-a-bN,
此处,a和b是满足0≤a<1、0≤b<1的数值。
上述半导体元件还具备配置在上述n型氮化物半导体区域与上述p型硅衬底之间的中间层,该中间层具有可得到量子力学的隧道效应的厚度、并且具有比上述n型氮化物半导体区域大的电阻率。
上述中间层的材料优选为如以下化学式表示的含铝的氮化物半导体:
例如,化学式AlxInyGa1-x-yN,此处,x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。
上述半导体元件还具有配置在上述n型半导体区域和上述主半导体区域之间的多层结构的缓冲区域,上述多层结构的缓冲区域是由以第1比例包含Al(铝)的氮化物半导体构成的多个第1层、和不合Al或以小于上述第1比例的第2比例包含Al的氮化物半导体构成的多个第2层构成,上述第1层和上述第2层交替地积层。
可将上述n型氮化物半导体区域作成多层结构的缓冲区域,该缓冲区由多个第1层和多个第2层构成、并且上述第1层和第2层交替地积层,该第1层由以第1比例包含Al(铝)的氮化物半导体构成,该第2层由不包含Al或以小于第1比例的第2比例包含Al的氮化物半导体构成。
上述多层结构的缓冲区域的上述第1层优选为以如下化学式表示的材料构成,并且具有可得到量子力学的隧道效应的厚度。
即,化学式AlxMyGa1-x-yN,此处,上述M是从In(铟)和B(硼)中选择的至少一种元素,上述x和y是满足0<x≤1、0≤y<1、x+y≤1的数值。
上述多层结构的缓冲区域的上述第2层优选为以如下化学式表示的材料构成:
化学式AlaMbGa1-a-bN,此处,上述M是从In(铟)和B(硼)中选择的至少一种元素,上述a和b是满足0≤a<1、0≤b≤1、a+b≤1、a<x的数值。
构成发光二极管作为上述半导体元件时,优选为设置与上述p型氮化物半导体层电连接的阳电极作为上述第1电极、设置阴电极作为第2电极。
优选以导电膜和连接用金属层构成上述发光二极管的上述第1电极,该导电膜与上述p型氮化物半导体层电连接并具有光透过性,该连接用金属层形成在上述导电膜表面的一部分上。
可在上述发光二极管的上述主半导体区域的上述p型氮化物半导体层和上述导电膜之间配置n型氮化物半导体层。
构成晶体管作为上述半导体元件时,优选设置与上述n型发射区电连接的发射极作为上述第1电极、设置集电极作为第2电极,进而设置与上述p型基区电连接的基极。
构成绝缘栅型场效应晶体管作为上述半导体元件时,优选设置与上述n型源区电连接的源电极作为上述第1电极、设置漏电极作为上述第2电极,并且还设置栅电极。
为制造本发明的氮化物半导体元件,
设置:准备具有导电性的p型硅衬底的工序,
在上述p型硅衬底上外延生长包含3族元素的n型氮化物半导体从而得到n型氮化物半导体区域的工序,
在上述n型氮化物半导体区域上外延生长氮化物半导体从而得到用于形成半导体元件的主要部分的主半导体区域的工序;
在得到上述n型氮化物半导体区域的工序和得到上述主半导体区域的工序中的至少一个工序中,使上述n型氮化物半导体区域的3族元素向上述p型硅衬底的一部分扩散。
为制造本发明的氮化物半导体元件,
设置:准备具有导电性的p型硅衬底的工序,
在上述p型硅衬底上外延生长至少包含铝的氮化物半导体从而得到中间层的工序,
在上述中间层上外延生长包含3族元素的n型氮化物半导体从而得到n型氮化物半导体区域的工序,
在上述n型氮化物半导体区域上外延生长用于形成半导体元件的主要部分的氮化物半导体从而得到主半导体区域的工序;
在得到上述n型氮化物半导体区域的工序和得到上述主半导体区域的工序中的至少1个工序中,使上述中间层的铝和上述n型氮化物半导体层的3族元素向上述p型硅衬底的一部分扩散。
按照本发明,能够很好地保持主半导体区域的结晶性,并能够大幅降低半导体元件的驱动电压。即,尽管使用n型氮化物半导体区域,对直接或通过上述中间层与其接触的硅衬底,使用与以前相反的导电类型p型的硅衬底。因此,在与p型硅衬底的n型氮化物半导体区域邻接的部分上所形成的3族元素的扩散区域成为低电阻的p型区域,不在p型硅衬底内形成pn结。其结果是半导体元件的驱动电压降低。此外,n型氮化物半导体区域和p型硅衬底的异质结界面存在界面能级。此外,包含具有量子力学的隧道效应的中间层的情况下,通过该中间层在n型氮化物半导体区域和p型硅衬底之间存在界面能级。上述界面能级是有助于n型氮化物半导体区域和p型硅衬底之间的电传导的能级。由于存在上述界面能级,所以p型硅衬底内的载流子(电子)经由上述界面能级很好地注入到n型氮化物半导体区域内。其结果是通过具有p型硅衬底和n型氮化物半导体区域之间的异质结的势垒或量子力学的隧道效应的中间层,n型氮化物半导体区域和p型硅衬底的界面的势垒变小,可使半导体元件的驱动电压大幅降低。随驱动电压的降低,半导体元件的功率损耗也变少。此外,将以前的n型硅衬底变更为p型硅衬底的简单的方法能够降低驱动电压。因此,可在不使成本上升的情况下谋求驱动电压的降低。
本发明的具体例的上述发光二极管,上述第1电极由与上述p型氮化物半导体层电连接的、具有光透过性的导电膜和在上述导电膜的表面的一部分上形成的连接用金属层构成的情况下,如上述,在连接用金属层和半导体区域之间产生肖特基势垒,该肖特基势垒起到阻止发光二极管的正向电流的作用。具有该肖特基势垒的发光二极管,如果发光二极管的功率损耗以及发热大,肖特基二极管势垒引起的阻止发光二极管正向电流的功能降低。与此相对,因为本发明的具体例的发光二极管的功率损耗以及发热小,所以能够抑制肖特基势垒引起的发光二极管的正向电流的阻止功能的降低,并提高发光效率。
附图说明
图1是表示本发明实施例1的发光二极管的大致剖面图。
图2是表示图1的发光二极管和以前的发光二极管的正向电压和电流的关系的特性图。
图3是表示将图1的发光二极管的驱动电压的降低效果与以前的发光二极管进行比较的能带图。
图4是表示本发明的实施例2的发光二极管的大致剖面图。
图5是表示本发明的实施例3的发光二极管的大致剖面图。
图6是表示本发明的实施例4的发光二极管的大致剖面图。
图7是表示本发明的实施例5的发光二极管的大致剖面图。
图8是表示本发明的实施例6的晶体管的大致剖面图。
图9是表示本发明的实施例7的场效应管的大致剖面图。
具体实施方式
以下,参照图1~图9对本发明的实施方式进行说明。
实施例1
图1所示的作为本发明的实施例1的半导体元件的发光二极管具有:p型硅衬底1,作为n型氮化物半导体区域的缓冲区域3,用于构成发光二极管的主要部分即有源部分的主半导体区域4,第1和第2电极5、6。在p型硅衬底1内产生n型半导体区域的3族元素的扩散区域1a。主半导体区域4由在缓冲区域3上外延生长的n型氮化物半导体层13、活性层14和p型氮化物半导体层15构成。
p型硅衬底1是构成本发明特征的必要条件,不仅在其上配置n型缓冲区域3,还具有与其相反的导电类型。在该硅衬底1中,例如,以约5×1018cm-3~5×1019cm-3的浓度掺杂起到p型杂质即受主杂质作用的例如B(硼)等3族元素。因此,硅衬底1是具有约0.0001Ω·cm~0.01Ω·cm的低电阻率的导电性衬底,起到第1和第2电极5、6之间的电流通路的功能。此外,该硅衬底1具有能够起到其上的缓冲区域3以及主半导体区域4等的机械的支持衬底的功能的厚度,例如350μm。
作为配置于p型硅衬底1上的n型氮化物半导体区域的缓冲区域3,优选在由3族元素和氮构成的n型氮化物半导体、例如由以下化学式表示的氮化物半导体中掺杂n型杂质(施主杂质)构成。
例如,化学式AlaInbGa1-a-bN,此处,a和b是满足0≤a<1、0≤b<1、a+b<1的数值。
即,缓冲区域3优选为以从AlInGaN(铝铟镓氮)、GaN(氮化镓)、AlInN(铝铟氮)、AlGaN(铝镓氮)中所选择的材料来构成,以铝铟镓氮(AlInGaN)构成更理想。上述化学式中的a优选为0.1~0.7,b优选为0.0001~0.5。该实施例1的缓冲区域3的组成为Al0.5In0.01Ga0.49N。
在p型硅衬底1上外延生长包含3族元素的n型氮化物半导体从而形成n型缓冲区域3后,n型缓冲区域3的3族元素向p型硅衬底1扩散,在p型硅衬底1和n型缓冲区域3的界面2、与图1中虚线所示的位置之间产生3族元素扩散区域1a。该3族元素扩散区域1a是电阻率比未形成3族元素扩散区域1a的p型硅衬底1的部分低的p型半导体区域。
缓冲区域3具有缓冲功能,主要在形成于其上的氮化物半导体区域构成的主半导体区域4上良好地继承硅衬底1的面方向。为良好地发挥该缓冲功能,优选缓冲区域3具有10nm以上的厚度。但是,为防止缓冲区域3断裂,缓冲区域3的厚度作成500nm以下较为理想。该实施例1的缓冲区域3的厚度为30nm。
氮化物半导体导带的最低能级与硅的价带的最高能级的能量差比较小。因此,在n氮化物半导体构成的缓冲区域3与p型硅衬底1的界面2上形成周知的称为类型2或类型3的异质结。此处,类型2的异质结是如下的异质结,能带图中形成异质结的2种半导体的一方的价带最高能级位于另一半导体的价带的最高能级和导带的最低能级之间,并且一方的导带的最低能级位于另一半导体导带的最低能级之上。此外,类型3的异质结是如下的异质结,形成异质结的2种半导体的一方的价带的最高能级位于另一半导体的导带的最低能级之上。本实施例的由n型氮化物半导体构成的缓冲区域3和p型硅衬底1的异质结为上述类型2的情况下,可由图3(B)示出该异质结的能带结构。并且,该图3(B)示出了热平衡状态下的n型缓冲区域3和p型硅衬底1的能带结构。图3(A)(B)中,Ev表示价带最高能级,Ec表示导带最低能级,Ef表示费米能级。此外,图3(B)所示的禁带Et表示p型硅衬底1和n型缓冲区域3之间的异质结的界面能级。形成图3(B)所示的上述类型2的异质结的情况下,在异质结界面2上存在多个界面能级Et,p型硅衬底1的价带的载流子(电子)经由该界面能级Et良好地注入到由n型半导体区域构成的缓冲区域3的导带。其结果是p型硅衬底1和n型缓冲区域3之间的异质结的势垒变小,从而可大幅降低驱动电压。
在形成类型3的异质结的情况下,p型硅衬底1的价带中载流子(电子)直接注入到由n型半导体区域构成的缓冲区域3的导带中。因此,在形成类型3的异质结的情况下,p型硅衬底1和由n型半导体区域构成的缓冲区域3之间的异质结的势垒也变小,也可大幅降低驱动电压。
周知的双异质结型结构的发光二极管用的主半导体区域4由依次配置于缓冲区域3上的n型氮化物半导体层13、活性层14、p型氮化物半导体层15构成。并且,主半导体区域4也可以称为发光功能区或发光有源区。此外,使由n型氮化物半导体构成的缓冲区域3具有与主半导体区域4的n型氮化物半导体层13相同的功能,由此,可从主半导体区域4中去掉n型氮化物半导体层13。此外,可去掉活性层14从而使n型氮化物半导体层13和p型氮化物半导体层15直接接触。
主半导体区域4的n型氮化物半导体层13是忽略n型杂质优选为以如下的化学式表示的材料构成。
AlxInyGa1-x-yN,
此处,x和y是满足0≤x<1、0≤y<1的数值。
该实施例的n型氮化物半导体层13是由相当于上述化学式中的x=0、y=0的n型GaN构成,厚度约2μm。该n型氮化物半导体层13也可称为发光二极管的n型覆盖层,具有比活性层14大的带隙。
活性层14优选为由如下的化学式表示的氮化物半导体构成。
AlxInyGa1-x-yN,
此处,x和y是满足0≤x<1、0≤y<1的数值。
该实施例中,由氮化铟镓(InGaN)形成活性层14。并且,图1中以1层大致示出了活性层14,但是,实际上具有周知的多重量子阱结构。当然,也可由1层来构成活性层14。此外,该实施例中,未在活性层14中掺杂确定导电类型的杂质,但是,可掺杂p型和n型杂质。
配置于活性层14上的p型氮化物半导体层15是忽略p型杂质优选为以如下的化学式表示的材料构成。
AlxInyGa1-x-yN,
此处,x和y是满足0≤x<1、0≤y<1的数值。
该实施例中,p型氮化物半导体层15由厚度为500nm的p型GaN构成。该p型氮化物半导体层15也可称为p型覆盖层,具有比活性层14大的带隙。
构成主半导体区域4的n型氮化物半导体层13、活性层14以及p型氮化物半导体层15是通过缓冲区域3在硅衬底1上形成的,所以,其结晶性比较好。
作为阳极的第1电极5与p型氮化物半导体层15的中央部分相连接,作为阴极的第2电极6与p型硅衬底1的下表面相连接。并且,为连接第1电极5,在p型氮化物半导体层15上追加设置接触用的p型氮化物半导体层,在此处能够连接第1电极5。
然后,说明图1的发光二极管的制造方法。
首先,准备具有以米勒指数表示的晶面方向中将(111)面作为主面的p型硅衬底1。
然后,用HF系刻蚀液对硅衬底1进行周知的氢终端处理。
然后,将衬底1送入周知的OMVPE(Organometallic Vapor PhaseEpitaxy)即有机金属气相外延生长装置的反应室,例如,温度升到1170℃。然后,在1170℃下进行10分钟的热清洗,除去衬底1表面的氧化膜之后,将温度定为1000℃以上的预定温度,例如定为1000~1100℃,之后,用OMVPE法在硅衬底1上外延生长由n型铝铟镓氮(AlInGaN)构成的缓冲区域3。缓冲区域3在由n型铝铟镓氮(AlInGaN)构成的情况下,在反应室内以预定的比例引入周知的三甲基铝气体(以下称为TMA)、三甲基铟气体(以下称为TMI)、三甲基镓气体(以下称为TMG)、氨气、硅烷气体(SiH4)。硅烷气体(SiH4)的Si(硅)起到n型杂质的作用。
然后,用周知的外延生长法在缓冲区域3上依次形成n型氮化物半导体层13、活性层14、p型氮化物半导体层15,从而得到主半导体区域4。例如,为形成由n型GaN构成的n型氮化物半导体层13,将衬底温度定为例如1000~1100℃,以预定的比例向反应室提供例如TMG、硅烷(SiH4)和氨气。由此,可得到由2μm厚的n型GaN构成的n型氮化物半导体层13。该n型氮化物半导体层13的n型杂质浓度例如是3×1018cm-3,比硅衬底1的杂质浓度低。开始形成n型氮化物半导体层13时,因为其下的缓冲区域3保持良好的结晶性,所以,主半导体区域4的n型氮化物半导体层13具有继承了缓冲区域3的结晶性的良好的结晶性。
然后,在起到n型覆盖层的功能的n型氮化物半导体层13上形成周知的多重量子阱结构的活性层14。为使图示简化,图1以1层示出了多重量子阱结构的活性层14,但是,实际上活性层14是由多个势垒层和多个阱层构成的,势垒层和阱层是例如交替重复4次而配置的。形成该活性层14时,在形成由n型GaN构成的n型氮化物半导体层13之后,停止向OMVPE装置的反应室提供气体,并将衬底1的温度降到800℃,之后,以预定的比例向反应室提供TMG、TMI和氨气,形成例如由In0.02Ga0.98N构成、且厚度为13nm的势垒层,然后,改变TMI的比例,形成例如由In0.2Ga0.8N构成、且厚度例如是3nm的阱层。例如重复形成该势垒层以及阱层4次,由此,可得到多重量子阱结构的活性层14。活性层14继承其下的n型氮化物半导体层13的结晶性,具有良好的结晶性。并且,可在活性层14中掺杂例如p型杂质。
然后,将硅衬底1的温度升高到1000~1100℃,以预定的比例向OMVPE装置的反应室内供给例如三甲基镓气体(TMG)、氨气、二茂镁气体(以下称为Cp2Mg),在活性层14上形成由厚度约500nm的p型GaN构成的p型氮化物半导体层15。例如以3×1018cm-3的浓度引入镁(Mg),起到p型杂质的作用。
然后,通过周知的真空蒸镀法形成第1以及第2电极5,完成发光二极管。
图2的特性曲线A表示:上述的实施例1的发光二极管中在对第1电极5施加正向电压、对第2电极6施加反向电压时,该发光二极管中流过的电流。图2的特性曲线B表示:衬底1和上述专利文献1相同、具有n型硅衬底的以前的发光二极管施加正向电压时,二极管中的电流。由图2可以判明,为使在发光二极管中流过20mA的电流,特性曲线A的情况下需要3.36V的驱动电压,特性曲线B的情况下需要3.98V的驱动电压。因此,通过将衬底1的导电类型由以前的n型变为p型这样非常简单的方法,就能够将用于流过20mA电流的驱动电压降低0.62V。
然后,参照图3的能带图说明本实施例的效果。图3(A)中表示用于比较的现有技术的异质结的能带状态,图3(B)表示本发明的异质结的能带状态。
图3(A)所示的现有技术的异质结由n型硅衬底(n-Si)和直接外延生长在该n型硅衬底(n-Si)上的n型氮化物半导体(AlInGaN)构成。对该图3(A)的异质结来说,通过n型氮化物半导体(AlInGaN)的3族元素例如Ga向n型硅衬底(n-Si)内的扩散,在n型硅衬底(n-Si)上形成p型半导体区域,从而在n型硅衬底内形成pn结,因此,产生具有比较高的ΔEb的势垒。因此,包含异质结的半导体元件的驱动电压变得比较大。
与此相反,对于图3(B)所示的本发明的实施例的p型硅衬底1和由n型氮化物半导体(AlInGaN)构成的n型缓冲区域3的异质结来说,即使从3族元素例如Ga、Al、In中选择1种或多种向p型硅衬底1扩散,因为3族元素对于硅来说是p型杂质,所以不会在p型硅衬底1内形成pn结。其结果是异质结的势垒比较低。此外,在该异质结的界面2处存在着多个界面能级Et。该界面能级Et位于能带图中的p型硅衬底1的价带的最高能级和n型缓冲区域3的导带的最低能级之间,具有提高异质结的界面2处的电子和空穴的产生以及复合的功能。包含该界面能级Et的界面2以及其附近区域也可称为电子和空穴的产生以及复合的促进区域。此外,3族元素的扩散区域1a也可称为电子和空穴的产生以及复合的促进区域。本实施例中,图3(B)中界面2的右侧所示的p型硅衬底1内的载流子(电子)经由界面能级Et很好地注入到界面2的左侧所示的n型缓冲区域3内。由此,载流子从p型硅衬底1被有效地输送到n型缓冲区域3中。其结果是针对p型硅衬底1内的电子的、p型硅衬底1和n型缓冲区域3之间的异质结的势垒变得比较小,可大幅降低发光二极管的正向驱动电压。
由上述,按照本实施例,在良好地保持主半导体区域4的结晶性的同时,还能容易地大幅降低发光二极管地驱动电压。驱动电压降低,发光二极管的功率损失变少。
此外,用将以前的n型硅衬底变为p型硅衬底1这样简单的方法就能够降低驱动电压。因此,不提高成本就可谋求驱动电压的降低。
实施例2
然后,说明图4所示的实施例2的发光二极管。图4以及后述的图5~图9中与图1实质上相同的部分付与相同的符号,省略其说明。
图4的发光二极管的结构为,设置变形缓冲区域3a,该变形缓冲区域3a是在图1的缓冲区3上附加多层结构的缓冲区20而构成的,其它的与图1相同。图4的变形缓冲区域3a的结构为,在与图1同样形成的n型铝铟镓氮(AlInGaN)构成的n型缓冲区域3上配置多层结构缓冲区域20。图4的多层结构缓冲区缓冲区域20由多次交替配置的多个的第1层21和多个第2层22构成。多个第1层21由以第1比例包含Al(铝)的氮化物半导体构成。多个第2层22是由不包含Al或以比上述第1比例小的第2比例包含Al的氮化物半导体构成。
上述第1层21忽略n型杂质,最好以如下所示的化学式表示的氮化物半导体来构成。
AlxMyGa1-x-yN
此处,上述M是从In(铟)和B(硼)中选择的至少1种元素,上述x和y是满足0<x≤1、0≤y<1、x+y≤1的数值。
上述第1层21最好具有能够得到量子力学的隧道效应的厚度、例如1~10nm。并且,该实施例的第1层21由n型AlN构成,包含Si(硅)作为n型杂质。但是,第1层21也可以是不包含n型杂质的非掺杂的氮化物半导体。
上述第2层22忽略n型杂质,最好由以下所示的化学式表示的氮化物半导体来构成。
AlaMbGa1-a-bN
此处,上述M是从In(铟)和B(硼)中选择的至少1种元素,上述a和b是满足0≤a<1、0≤b≤1、a+b≤1、a<x的数值。
最好掺杂硅(Si)作为该第2层22的n型杂质。此外,最好以与n型缓冲区域3相同的氮化物半导体形成该第2层22,该实施例中由n型GaN构成。并且,该第2层22的厚度最好是比第1层21的厚度厚、且不发生量子力学的隧道效应的厚度,并且是10nm以上。但是,也可将第2层22作成能够得到量子力学的隧道效应的厚度,或作成与第1层21相同的厚度。
在形成变形缓冲区域3的多层结构的缓冲区域20时,形成下侧的n型缓冲区域3之后,例如以TMA(三甲基铝)的流量为50μmol/min、硅烷(SiH4)的流量为20nmol/min、氨气的流量为0.14mol/min的比例提供给反应室,从而外延生长由厚度为5nm的AlN构成的第1层21。其后,停止TMA的供给,继续供给硅烷和氨气,与此同时,以50μmol/min的比例提供TMG,从而外延生长由厚度为25nm的GaN构成的第2层22。第1以及第2层21、22的形成工序反复进行20次,从而得到多层结构的缓冲区20。为使图示简单,图4中第1以及第2层21、22只显示了4层。
如图4所示,追加了多层结构的缓冲区20的缓冲区3a的最上面的平坦性得到了改善。
并且,可以省去图4中缓冲区域3,使多层结构的缓冲区域20与p型硅衬底1直接接触。即,可设置图4中的多层结构的缓冲区域20,以代替图1以及图6~图9的缓冲区域3。设置图4的多层结构的缓冲区域20来代替缓冲区域3的情况下,最好在第1以及第2层21、22二者中掺杂n型杂质。
实施例3
图5所示的实施例3的发光二极管的结构为,在图1的p型硅衬底1和缓冲区域3之间配置由包含铝的氮化物半导体构成的中间层11,并且,将n型缓冲区域3作为n型覆盖层来使用,其它与图1相同。图5将中间层11和n型缓冲区域3的组合表示为变形缓冲区域3b,活性层14和由InGaN构成的p型氮化物半导体区域15a的组合表示为主半导体区域4a。
中间层11最好由如下化学式表示的氮化物半导体构成。
AlxInyGa1-x-yN,
此处,x和y是满足0<x≤1、0≤y<1、0<x+y≤1的数值。实施例3中,中间层11不包含n型杂质。但是,中间层11中也可包含n型杂质。
中间层11是电阻率比n型缓冲区域3高的膜。但是,该中间层11具有能够得到量子力学的隧道效应的例如1~10nm、最好为2~3nm左右的厚度。因此,对于由n型氮化物半导体构成的缓冲区域3和p型硅衬底1之间的导电性来说,实质上可以忽略中间层11。因此,p型硅衬底1内的载流子(电子),经由存在于n型缓冲区域3和p型硅衬底1之间的异质结界面的界面能级Et,能够很好地注入到由n型氮化物半导体区域构成的n型缓冲区域3中。其结果与实施例1相同,p型硅衬底1和n型缓冲区域3之间的异质结的势垒变小,可大幅降低发光二极管的驱动电压。中间层11在特性上优选以下材料,其与p型硅衬底之间的晶格常数之差小于N型缓冲区域3或主半导体区域4与p型硅衬底1之间的晶格常数之差。此外,中间层11在特性上优选以下材料,其与P型硅衬底1之间的热膨胀系数之差小于N型缓冲区域3或主半导体区域4与p型硅衬底1之间的热膨胀系数之差。
实施例4
图6所示的实施例4的发光二极管的结构为,具有变形了的第1电极5a,其它与图1相同。
图6的第1电极5a由光透过性导电膜51和连接用金属层52构成,该光透过性导电膜51由形成于主半导体区域4的表面即p型氮化物半导体层15的表面的几乎全部之上的三氧化二铟(In2O3)和二氧化锡(SnO2)的混合物即ITO等构成,该连接用金属层52形成在该导电膜51的几乎中央部分,也可称为焊盘电极。
光透过性导电膜51具有10nm左右的厚度,与p型氮化物半导体层15电阻性接触。连接用金属52由Ni(镍)、Au(金)、Al(铝)等金属构成,形成为未图示的可以焊接导线的厚度。因为该连接用金属层52比导电膜51厚,所以实质上不使主半导体区域4所产生的光透过。未进行图示,但是,形成连接用金属层52时或在其后的工序中,存在连接用金属层52的金属向导电膜51、或向导电膜51和主半导体区域4的表面的一部分扩散的区域,从而在金属层52和主半导体区域4之间形成肖特基势垒。
第1电极5a的电位比第2电极6的电位高、在第1以及第2电极5a、6之间施加正向电压时,电流从导电性膜51流入主半导体区域4。因为连接用金属层52与主半导体区域4肖特基接触,所以,可由肖特基势垒来抑制电流,由于连接用金属层52和主半导体区域4之间的肖特基势垒,所以几乎不流过电流。为此,从导电性膜51流入主半导体区域4的外围部分的电流成分,占第1以及第2电极5a、6之间的电流的大部分。基于流过主半导体区域4的外围部分的电流所产生的光,不会被光不透过性的连接用金属层52所妨碍,可从光透过性导电膜51的上方取出。
如已说明的,肖特基势垒随温度的上升而劣化,通过肖特基势垒的漏电流变大。图6的实施例4的发光二极管与图1的实施例1的发光二极管相同,是使用p型硅衬底1构成的,所以,与实施例1相同,正向驱动电压比较小,功率损失以及发热都比现有的使用n型硅衬底的发光二极管小。因此,可抑制基于硅衬底1以及主半导体区域4的发热的连接用金属层52和主半导体区域4之间的肖特基势垒的劣化,使通过肖特基势垒的电流变小。其结果是第1以及第2电极5a、6之间的电流和以前的使用n型硅衬底的发光二极管相同的情况下,对于全体电流来说流过主半导体区域4的外围侧部分的电流的比例变大,与以前的使用n型硅衬底的发光二极管相比,发光效率也变大。此外,图6的主半导体区域4以及硅衬底1的发热可以与以前的使用n型硅衬底的发光二极管的发热相同的情况下,与以前相比,可以有大的电流流到主半导体区域4的外围部分,发光效率变大。
此外,实施例4中,因为肖特基势垒起到以前的电流区块层的作用,所以,可以不单独设置电流区块层。因此,不需要用于形成电流区块层的格外的工序,从而不会导致发光二极管的成本的增加。
该实施例4也与实施例1相同,可得到基于p型硅衬底1的效果。
图6的变形了的第1电极5a的结构也适用于图4和图5所示的实施例2和3的发光二极管。
实施例5
图7所示的实施例5的发光二极管的结构为,在图6的实施例4的发光二极管的第1电极5a和主半导体区域4之间附加n型辅助氮化物半导体层53,其它与图6相同。n型辅助氮化物半导体层53忽略n型杂质,最好是以如下化学式表示的材料构成。
AlxInyGa1-x-yN,
此处,x和y是满足0≤x<1、0≤y<1的数值。
图7的实施例5的n型辅助氮化物半导体层53是由相当于上述化学式中x=0、y=0的n型GaN构成。
图7中附加的n型辅助氮化物半导体层53的一方的主面与p型氮化物半导体层15接触,另一方的主面与光透过性导电膜51接触。光透过性导电膜51由ITO构成的情况下,因为ITO具有与n型半导体相同的特性,所以,导电膜51和n型辅助氮化物半导体层53的欧姆接触的电阻值变得极低,此处的功率损失变小,正向驱动电压进一步变低,发光效率提高。
为防止n型辅助氮化物半导体层53和p型氮化物半导体层15之间的pn结阻碍正向电流,n型辅助氮化物半导体层53的厚度优选为1~30nm,厚度为5~10nm则更理想。此外,n型辅助氮化物半导体层53的厚度优选为能够得到量子力学的隧道效应的厚度。
在图7的第1以及第2电极5a、6之间施加正向电压时,电流通过n型辅助氮化物半导体层53从导电膜51流入p型氮化物半导体层15。该实施例5中,通过n型辅助氮化物半导体层53的状态下的p型辅助氮化物半导体层15和导电膜51之间的正向电压降比图6的p型辅助氮化物半导体层15和导电膜51之间的正向电压降小。因此,可降低正向驱动电压,并提高发光效率。
图7的第1电极5a的结构以及n型辅助氮化物半导体层53也可适用于图4以及图5的实施例2以及3。
实施例6
图8所示的实施例6的晶体管的结构为,将图1的发光二极管用的主半导体区域4换成晶体管用的主半导体区域4b,其它与图1相同。该图8中,主半导体区域4b的由n型GaN构成的n型氮化物半导体区域13以及其下侧的结构和图1相同。为构成晶体管,主半导体区域4b具有:起到集电区作用的n型氮化物半导体区域13,在该n型氮化物半导体区域13上外延生长的p型氮化物半导体构成的基区31,在该基区31上外延生长的n型氮化物半导体构成的发射区32。基极33与基区31相连接,作为第1电极的发射极34与发射区32相连接。P型硅衬底1的下表面的第2电极6起到集电极的作用。
因为图8的晶体管是npn型的晶体管,在驱动该晶体管时,作为集电极的第2电极6为最高电位,电流从第2电极6流向发射极34。该晶体管与图1相同,可降低2个电极6、34之间的导通时的电压降。
图9所示的实施例7的绝缘栅型场效应管的结构为,将图1的发光二极管用的主半导体区域4换成场效应管用的主半导体区域4c,其它与图1相同。图9的主半导体区域4c中设置与图1相同的n型GaN构成的n型氮化物半导体区域13。图9中,n型氮化物半导体区域13起到漏区的作用。通过在n型氮化物半导体区域13中引入p型杂质,来设置由p型氮化物半导体构成的体区41,通过在该体区41中引入n型杂质来设置由n型氮化物半导体构成的源区42。通过绝缘膜43在源区42和作为漏区的n型氮化物半导体区域13之间的体区41的表面上配置栅电极。作为第1电极的源电极45与源区42相连接。P型硅衬底1下表面的第2电极6起到漏电极的作用。
图9的场效应管中,导通驱动时源电极45和漏电极6之间的电压降也变小。
本发明并不限定于上述的实施例,例如可以是以下的变形。
(1)可将图6以及图7的发光二极管的缓冲区域3、图8的晶体管的缓冲区域3、以及图9的场效应管的缓冲区域3替换为图4的缓冲区域3a、或图5的缓冲区域3b。
(2)省去图6、图7、图8以及图9中的n型氮化物半导体层13,可将图6以及图7的发光二极管的第2层22可作为n覆盖层来兼用、图8的缓冲区域3作为集电区来使用、以及图9的缓冲区域3可作为漏区来兼用。
(3)图4、图6、图7、图8以及图9中,可在缓冲区域3和p型硅衬底1之间配置由和图5相同的AlN等构成的、具有量子力学的隧道效应的中间层11。即,图4、图6、图7、图8以及图9中,在点划线11’和p型硅衬底1之间形成由AlN等构成的、具有量子力学的隧道效应的中间层。
(4)各实施例的缓冲区域3、3a、3b还可附加别的半导体层。
(5)各实施方式中,缓冲区域3、3a、3b中可包含In,也可作成不含In的层。
(6)本发明可适用于具有pn结的整流二极管或具有肖特基势垒电极的肖特基势垒二极管。此外,本发明可适用于电流在衬底1的厚度方向流动的所有的半导体元件。
生产上利用的可能性
本发明可利用于发光二极管、晶体管、场效应晶体管以及整流二极管等半导体元件。

Claims (13)

1.一种氮化物半导体元件,其特征在于,
包含:
p型硅衬底,具有导电性;
n型氮化物半导体区域,形成在上述p型硅衬底的一个主面上且包含3族元素;
发光二极管的主半导体区域,具有配置在上述n型氮化物半导体区域上的活性层和配置在该活性层上的p型氮化物半导体层;
阳极,连接于上述主半导体区域的p型氮化物半导体层;以及
阴极,连接于上述p型硅衬底的另一个主面,
上述p型硅衬底邻接上述n型氮化物半导体区域的部分上具有上述n型氮化物半导体区域的上述3族元素所扩散的3族元素扩散区域。
2.如权利要求1记载的氮化物半导体元件,其特征在于,
上述n型氮化物半导体区域以可形成从该n型氮化物半导体区域流向上述p型硅衬底的电流通路的状态与上述p型硅衬底接触。
3.如权利要求1记载的氮化物半导体元件,其特征在于,
上述n型氮化物半导体区域是以如下化学式表示的材料中掺杂n型杂质的区域,
化学式AlaInbGa1-a-bN,
此处,a和b是满足0≤a<1、0≤b<1的数值。
4.如权利要求1记载的氮化物半导体元件,其特征在于,
还具有:
中间层,其配置在上述n型氮化物半导体区域和上述p型硅衬底之间且具有能获得量子力学的隧道效应的厚度,并且由具有比上述n型氮化物半导体区域的电阻率大的材料形成。
5.如权利要求4记载的氮化物半导体元件,其特征在于,
上述中间层的材料是包含铝的氮化物半导体。
6.如权利要求5记载的氮化物半导体元件,其特征在于,
上述n型氮化物半导体区域是以如下化学式表示的材料中掺杂n型杂质的区域,
化学式AlaInbGa1-a-bN,
此处,a和b是满足0≤a<1、0≤b<1的数值,
上述中间层由以下化学式表示的材料构成,
化学式AlxInyGa1-x-yN,
此处,x和y是满足0<x≤1、0≤y<1、0<x+y≤1、a<x的数值。
7.如权利要求1记载的氮化物半导体元件,其特征在于,
还具有:
多层结构的缓冲区域,配置在上述n型氮化物半导体区域和上述主半导体区域之间,
上述多层结构的缓冲区域由多个第1层和多个第2层构成,上述第1层和上述第2层交替地积层,其中,该第1层由以第1比例包含Al的氮化物半导体构成,该第2层由不包含Al或以小于第1比例的第2比例包含Al的氮化物半导体构成。
8.如权利要求1记载的氮化物半导体元件,其特征在于,
上述n型氮化物半导体区域是多层结构的缓冲区域,该多层结构的缓冲区域由多个第1层和多个第2层构成,并且上述第1层和上述第2层交替地积层,其中,该第1层由以第1比例包含Al的氮化物半导体构成,该第2层由不包含Al或以小于第1比例的第2比例包含Al的氮化物半导体构成。
9.如权利要求7或8记载的氮化物半导体元件,其特征在于,
上述第1层由如下化学式表示的材料构成且具有能得到量子力学的隧道效应的厚度,
化学式AlxMyGa1-x-yN,
此处,上述M是从In和B中选择的至少1种元素,上述x和y是满足0<x≤1、0≤y<1、x+y≤1的数值,
上述第2层由如下化学式表示的材料构成,
化学式AlaMbGa1-a-bN,
此处,上述M是从In和B中选择的至少1种元素,上述a和b是满足0≤a<1、0≤b≤1、a+b≤1、a<x的数值。
10.如权利要求1记载的氮化物半导体元件,其特征在于,
上述阳极由导电膜和连接用金属层构成,
上述导电膜与上述p型氮化物半导体层电连接且具有光透过性,上述连接用金属层形成在上述导电膜表面的一部分上。
11.如权利要求10记载的氮化物半导体元件,其特征在于,
上述主半导体区域还具有配置在上述p型氮化物半导体层上的n型氮化物半导体层,
上述导电膜连接于上述n型氮化物半导体层。
12.一种氮化物半导体元件,其特征在于,
包含:
p型硅衬底,具有导电性;
集电极区域用n型氮化物半导体区域,配置在上述p型硅衬底的一个主面上且包含3族元素;
主半导体区域,具有配置在上述n型氮化物半导体区域上的p型基区以及配置在该p型基区上的n型发射区;
基极,电连接于上述主半导体区域的上述p型基区;
发射极,电连接于上述主半导体区域的上述n型发射区;以及
集电极,电连接于上述p型硅衬底的另一个主面,
上述p型硅衬底邻接上述n型氮化物半导体区域的部分上具有上述n型氮化物半导体区域的上述3族元素所扩散的3族元素扩散区域。
13.一种氮化物半导体元件,其特征在于,
包含:
p型硅衬底,具有导电性;
n型氮化物半导体区域,配置在上述p型硅衬底的一个主面上且包含3族元素;
主半导体区域,具有配置在上述n型氮化物半导体区域上的p型体区和配置在该p型体区中的n型源区;
源极,电连接于上述主半导体区域的上述n型源区;
漏极,电连接于上述p型硅衬底的另一个主面;以及
栅极,配置于上述p型体区上,
上述p型硅衬底邻接上述n型氮化物半导体区域的部分上具有上述n型氮化物半导体区域的上述3族元素所扩散的3族元素扩散区域。
CN2004800249131A 2003-09-24 2004-09-22 氮化物半导体元件及其制造方法 Active CN1846310B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP331882/2003 2003-09-24
JP2003331882 2003-09-24
JP2004092211 2004-03-26
JP092211/2004 2004-03-26
PCT/JP2004/013820 WO2005029588A1 (ja) 2003-09-24 2004-09-22 窒化物系半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1846310A CN1846310A (zh) 2006-10-11
CN1846310B true CN1846310B (zh) 2011-03-09

Family

ID=34380360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800249131A Active CN1846310B (zh) 2003-09-24 2004-09-22 氮化物半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US7671375B2 (zh)
JP (1) JP4168284B2 (zh)
CN (1) CN1846310B (zh)
TW (1) TWI240439B (zh)
WO (1) WO2005029588A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963816B2 (ja) 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
KR101319512B1 (ko) * 2005-05-02 2013-10-21 니치아 카가쿠 고교 가부시키가이샤 질화물계 반도체 소자 및 그 제조방법
JP4904726B2 (ja) * 2005-06-16 2012-03-28 日立電線株式会社 半導体エピタキシャルウェハ及びhemt用半導体エピタキシャルウェハの製造方法
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
DE102005061797B4 (de) * 2005-12-23 2020-07-09 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit Stromaufweitungsschicht und Verfahren zu dessen Herstellung
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
DE102006015788A1 (de) 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP4978014B2 (ja) * 2006-01-30 2012-07-18 サンケン電気株式会社 半導体発光装置及びその製造方法
JP2007273649A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 半導体装置および半導体装置製造用基板並びにその製造方法
JP2008004587A (ja) * 2006-06-20 2008-01-10 Sharp Corp 半導体発光素子及びその製造方法並びに化合物半導体発光ダイオード
JP2008235709A (ja) * 2007-03-22 2008-10-02 Furukawa Electric Co Ltd:The 半導体デバイス
CN101675527A (zh) * 2007-04-09 2010-03-17 加利福尼亚大学董事会 用于高效率串叠型太阳能电池的低电阻隧道结
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
TWI497745B (zh) * 2008-08-06 2015-08-21 Epistar Corp 發光元件
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
JP2013045925A (ja) * 2011-08-25 2013-03-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP5642217B2 (ja) * 2013-02-25 2014-12-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN103268912B (zh) * 2013-04-23 2017-05-03 沈光地 多有源区高效率光电子器件
CN104282678A (zh) * 2013-07-09 2015-01-14 鸿富锦精密工业(深圳)有限公司 具有光感测功能的发光显示器
CN104281305A (zh) * 2013-07-10 2015-01-14 鸿富锦精密工业(深圳)有限公司 具有触控功能的发光显示器
US9202875B2 (en) * 2014-02-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor with indium nitride layer
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
US11289593B2 (en) 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5858826A (en) * 1996-01-16 1999-01-12 United Microelectronics Corporation Method of making a blanket N-well structure for SRAM data stability in P-type substrates
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
JP2002190621A (ja) * 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP2002208729A (ja) 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
US6552398B2 (en) * 2001-01-16 2003-04-22 Ibm Corporation T-Ram array having a planar cell structure and method for fabricating the same
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー インコーポレイテッド 紫外線発光ダイオード
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200512959A (en) 2005-04-01
WO2005029588A1 (ja) 2005-03-31
CN1846310A (zh) 2006-10-11
TWI240439B (en) 2005-09-21
US20060175628A1 (en) 2006-08-10
US7671375B2 (en) 2010-03-02
JPWO2005029588A1 (ja) 2006-11-30
JP4168284B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
CN1846310B (zh) 氮化物半导体元件及其制造方法
US7400000B2 (en) Nitride-based semiconductor device
JP5136765B2 (ja) 窒化物系半導体素子及びその製造方法
US7807521B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4860330B2 (ja) 窒化物系半導体発光素子及びその製造方法
CN103283045B (zh) 高效发光二极管
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
TWI310963B (en) Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device
US7675076B2 (en) Nitride-based semiconductor device of reduced voltage drop
CN1658402A (zh) 具有复数个台面的横向导电肖特基二级管
CN100405545C (zh) 氮化物类半导体元件及其制造方法
JP2005183930A (ja) 半導体発光素子及びその製造方法
WO2017101522A1 (zh) 发光二极管及其制作方法
CN100468766C (zh) 氮化物类半导体元件
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP2003142729A (ja) 半導体発光素子
CN217822839U (zh) 具有高复合发光效率的外延片及发光二极管
CN117594720A (zh) 具备复合阻挡结构的深紫外发光二极管及其制备方法
KR102197080B1 (ko) 반도체 소자
KR20150061409A (ko) 전력 전자소자 및 발광소자가 집적된 집적소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant