CN1830066A - 用于制造多个光电子半导体芯片的方法和光电子半导体芯片 - Google Patents

用于制造多个光电子半导体芯片的方法和光电子半导体芯片 Download PDF

Info

Publication number
CN1830066A
CN1830066A CNA2004800221598A CN200480022159A CN1830066A CN 1830066 A CN1830066 A CN 1830066A CN A2004800221598 A CNA2004800221598 A CN A2004800221598A CN 200480022159 A CN200480022159 A CN 200480022159A CN 1830066 A CN1830066 A CN 1830066A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
layer
opto
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800221598A
Other languages
English (en)
Other versions
CN100444322C (zh
Inventor
V·海勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN1830066A publication Critical patent/CN1830066A/zh
Application granted granted Critical
Publication of CN100444322C publication Critical patent/CN100444322C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及一种用于制造多个光电子半导体芯片的方法，所述光电子半导体芯片分别包括多个分别具有至少一个半导体层的结构元件。在所述方法中，提供具有衬底和生长表面的芯片复合基底。在生长表面上构建具有多个窗的掩膜材料层，其中所述窗中的大多数窗具有小于或等于1μm的平均扩展。在此，这样选择掩膜材料，使得半导体层的要在稍后的方法步骤中生长的半导体材料在该掩膜材料上基本上不能够生长或者相较于生长表面能够明显更差地生长。接着，半导体层基本上同时在生长表面的位于窗内的区域上被沉积。另一方法步骤是将具有所沉积的材料的芯片复合基底分隔成半导体芯片。此外，本发明还涉及按照所述方法所制造的光电子半导体器件。

Description

用于制造多个光电子半导体芯片 的方法和光电子半导体芯片
这项专利申请要求德国专利申请10335080.2的优先权，该专利申请的公开内容特此通过回引被采纳。
本发明涉及一种用于制造多个光电子半导体芯片的方法，所述光电子半导体芯片分别包括多个分别具有至少一个半导体层的结构元件。在此，结构元件的半导体层借助于选择性外延来生长。此外，本发明还涉及一种按照这种方法所制造的光电子半导体芯片。
例如在DE 199 11 717 A1中说明了这样的光电子半导体芯片和相应的用于制造该光电子半导体芯片的方法。这种光电子半导体芯片具有多个辐射输出耦合元件，该辐射输出耦合元件例如包括外延生长的、具有产生电磁辐射的有源区的半导体层序列。由此这种器件具有改善的辐射输出耦合。
每个辐射输出耦合元件在遮盖面上具有环形接触，其中所述环形接触通过导电的桥形接片(Steg)相互连接。这是一种花费相对高的、导电接触辐射输出耦合元件的方式，并且要求这些辐射输出耦合元件具有一定的最小尺寸。
本发明所基于的任务是，提供一种用于制造在文章开始处所提到的那种光电子半导体芯片的改善的方法。本发明的另一任务是，提供一种按照这种方法所制造的半导体芯片，该半导体芯片具有相对于常规半导体芯片改善的特性。
这些任务通过具有权利要求1的特征的制造方法或者通过具有权利要求14的特征的光电子器件来解决。本方法的有利的改进方案是权利要求2至13的主题。
根据本发明，用于制造多个在文章开始处所提到的那种光电子半导体芯片的方法至少包括以下方法步骤：
提供具有衬底和生长表面的芯片复合基底；
在所述生长表面上构建具有多个窗的掩膜材料层，所述多个窗中的大多数都具有小于或等于1μm的平均扩展，其中这样选择掩膜材料，使得半导体层的要在稍后的方法步骤中生长的半导体材料在掩膜材料上基本上不能够生长或者相较于生长表面能够明显更差地生长；
半导体层基本上同时在所述生长表面的位于窗内的区域上生长；
将具有所沉积的材料的芯片复合基底分隔成半导体芯片。
在这方面，扩展应被理解为投影到直线上的窗的长度，其中所述直线在掩膜材料层的主延伸面中延伸。因此，所述平均扩展是窗在所有方向上平均的扩展。
利用掩膜材料层中的较小的窗，能够以较大的面密度产生较小的结构元件。这可以导致改善的器件特性、例如在器件中所产生的电磁辐射的改善的输出耦合。
优选地，芯片复合基底具有至少一个在衬底上外延生长的半导体层。在此，所述生长表面是在外延生长的半导体层的背离衬底一侧的表面。
在本方法的一个有利的实施形式中，芯片复合基底具有在衬底上外延生长的半导体层序列，该半导体层序列包括发射电磁辐射的有源区。相应地，生长表面是在半导体层序列的背离衬底一侧的表面。接着沉积到生长表面上的、结构元件的半导体层形成这样的结构，该结构例如满足以下目的，即改善在芯片复合基底中所产生的电磁辐射的输出耦合。
替代地或附加地，结构元件分别包括外延生长的具有有源区的半导体层序列，其中所述有源区发射电磁辐射。
优选地，掩膜材料层的材料包括SiO2、SixNy或Al2O3。
在结构元件的半导体层生长之后，优选地将由导电接触材料构成的层沉积到这些半导体层上，使得多个结构元件的半导体层通过该接触材料相互导电连接，其中所述导电接触材料对于由有源区所发射的电磁辐射来说是可通过的。由此能够按简单的方式形成电接触结构，此外由该电接触结构吸收在器件中所产生的电磁辐射的一小部分。
在本方法的一个实施形式中，在半导体层生长之后合宜地至少部分地去除掩膜材料层。
在本发明的另一实施形式中，在半导体层序列生长之后，有利地代替或除了去除掩膜材料，在生长表面上沉积平面化层。这在为光输出耦合选择折射率小于相邻的半导体层的那些折射率的材料时尤其可以导致改善的光输出耦合。
优选地，平面化层包括具有介电特性的材料。
在结构元件的半导体层生长时，优选地这样设定生长条件以及替代地或附加地在生长期间改变生长条件，使得形成具有对于电磁辐射的输出耦合而言有利的形状、例如至少近似透镜式形状的半导体层。
特别优选地，掩膜材料层和半导体层的生长借助于金属有机气相外延(MOVPE)来实现。
所述光电子半导体芯片的特征在于，所述光电子半导体芯片是按照本发明方法或这种方法的实施形式制造的。
由下面结合图1a至3所说明的实施例得出本方法或光电子半导体芯片的其他的优点、优选实施形式和改进方案。
图1a至1d示出在本方法的实施例的不同阶段期间生长表面的一小部分的示意性俯视图，
图2示出所述光电子器件的第一实施例的一小部分的示意性剖面图，以及
图3示出所述光电子器件的第二实施例的一小部分的示意性剖面图。
在实施例和图中，相同的或作用相同的组成部分分别配备有相同的附图标记。所示出的组成部分和组成部分相互的大小比例不应视为按正确比例的。相反地，为了更好理解，过分大地示出这些图的一些细节。
在图1a至1d中，按时间顺序分别示出在由掩膜材料1构成的掩膜材料层11生长期间生长表面3的一小部分。在此，所述掩膜材料层11在未闭合的层中在原位置这样生长，使得形成多个统计分布的窗。“在原位置”表示，在与器件的半导体层的生长相同的外延反应器中实现所述生长。替代地，也可以使闭合的掩膜材料层生长，在该掩膜材料层中接着借助于光刻法和蚀刻形成窗。
所述生长表面3可以例如是由n-GaAs构成的衬底的面，所述掩膜材料1例如由SixNy构成。
掩膜材料1的生长开始于生长表面3的隔离的点，在所述隔离的点上由掩膜材料1构成微晶。所述由掩膜材料1构成的微晶在进一步的过程中横向地共同生长(参见图1b至1d)，其中可以例如这样设定生长条件，使得二维生长占主要部分，也就是说，由掩膜材料1构成的微晶主要在与生长表面平行的平面内生长，而仅仅以较小的程度垂直于生长表面生长。替代地，通过相应地设定生长条件，也能够实现微晶的主要三维的生长，也就是说，实现这样的生长，在所述生长的情况下在所有可能的生长方向上的生长率大小相似或者具有相同的数量级。
在此，生长条件应理解为从外部可设定的、可控制的或可改变的参数、诸如在外延反应器中的压力、温度、材料流和生长持续时间。这种参数的用于实现确定的生长特性的精确值可以剧烈地变化，并且例如依赖于外延反应器的划分和几何尺寸，或者依赖于要生长的材料。
利用生长条件的设定，能够在掩膜材料层生长时不仅改变窗的形状或大小，而且还能够例如有利地设定面密度，以该面密度在生长表面上产生窗。
未闭合的SixNy层的制造例如在MOVPE反应器中通过在适当的反应器温度下接通SiH4和NH3来实现，所述反应器温度可以典型地处于500℃与1100℃之间的范围内。但是，所述反应器温度也可以位于这个范围之上或之下。这样的方法例如在Hageman，P.R.等人的phys.stat.sol.((a)188，No.2(2001)，第659-662页)中进行了说明，其内容就这方面而言特此通过回引被采纳。替代地，也可以将四乙基硅(Si(C2H5)4)或类似的适合于外延的含硅化合物用作硅源。
在图1d中所示出的生长阶段中，掩膜材料层11被构建完成。该掩膜材料层11包括多个统计分布的具有变化的形状和孔径面积的窗2。这样选择沉积条件，使得所述窗中的大多数窗具有小于1μm的平均扩展。通过窗的小的扩展，可以产生更多且更小的结构元件，并且例如实现来自器件结构的改善的辐射输出耦合。
接着，在生长表面3的位于这些窗2内的区域上，例如选择性地沉积半导体层序列8(参见图2或3)。这种半导体层序列例如可以基于磷化物半导体(Phosphid-Verbindungshalbleiter)，并且优选地具有材料InnGamAl1-n-mP，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，这些材料可以具有一种或多种基本上不改变材料的物理特性的掺杂材料和附加的成分。
半导体层序列8构成结构元件12。在此情况下，根据本发明，多个结构元件的半导体层也可以重叠，或者多个结构元件可以具有至少一个共同的半导体层。例如，如果半导体层序列8在掩膜材料层上横向生长到这样的程度，以致相邻结构元件12的半导体层部分地或完全共同生长，则情况如此。在这类情况下，两个相邻结构元件之间的界线沿着这样的线延伸，其中位于掩膜材料层上的半导体材料沿着所述线具有最小厚度。
在图2中，构成结构元件12的半导体层序列8具有有源区，该有源区在加载电流时发射电磁辐射。然而，结构元件12也可以不具有有源区，并且例如仅仅由具有透镜式形状的半导体层所构成。
所述有源区可以具有常规的pn结，例如发光二极管的pn结。这种结构对于专业技术人员来说是已知的，因而在此不进一步进行说明。
由于所述窗具有不同大小的孔径面积，所以针对沉积在其中的、半导体层序列8的层得到不同的材料组成(Materialzusammensetung)。因此，在发射电磁辐射的结构中，得到不同的发射频谱，使得与利用常规器件相比，利用这种发射辐射的器件总共能够实现更宽的发射频谱。
在图2中示出利用本方法所制造的光电子器件的一小部分的示意性剖面图。芯片复合基底5包括衬底4和在这个衬底上外延生长的半导体层或半导体层序列6，该半导体层或半导体层序列6的背离衬底4的侧面构成生长表面3。掩膜材料层11生长在所述生长表面3上，该掩膜材料层11在器件的所示出的那一小部分中具有窗，半导体层序列8被选择性地沉积到所述窗中。
掩膜材料层11的最大厚度可以例如仅仅为几纳米，并且小于半导体层序列8的高度。由此，半导体层序列8的半导体层从大于围绕它的掩膜材料层11的厚度的高度开始通过横向生长也部分地在掩膜材料层11上生长。
用于使半导体层序列8生长的生长条件例如这样来选择或者在生长期间这样来改变，使得形成具有透镜式形状的半导体层序列8。替代地，这种形状也可以是截锥体形状的或多面体形状的。
在这一点上，概念“生长条件”应被理解为与在前面所说明的掩膜材料1的生长情况下类似。在此，例如压力、温度、材料流和生长持续时间等的参数的确定值的设定怎样精确地对半导体材料的生长产生影响，除了依赖于要生长的半导体材料的类型和外延设备的类型之外，还强烈地依赖于掩膜材料1的类型。
在图2中所示的实施例中，最后生长的半导体层覆盖半导体层序列8的所有其余的半导体层。这使得能够将由具有导电能力的接触材料7构成的层例如平面地沉积在整个生长表面3上或者沉积在半导体层序列8和掩膜材料1上，而无需使半导体层序列8的不同半导体层电气短接。例如氧化锡铟(ITO)适合作为接触材料7，或者厚度为少数几个原子层的金属层、例如由铂构成的金属层也适合作为接触材料7，所述金属层由于其微小的厚度对于由半导体层序列8的有源区所发射的辐射来说是可通过的。
具有ITO的接触材料可以附加地包括这样的薄金属层，该薄金属层在ITO之前被沉积。由此能够改善接触材料7与半导体层序列8之间的接触的导电能力。
为了在接触材料7与半导体层序列8之间构造导电接触，所述器件在接触材料7沉积之后通常必须在适当的温度下足够长时间地被退火。这个措施对于专业技术人员来说是已知的，因此不进一步进行说明。
在接触材料7上，可以在退火前或退火后沉积焊点(Bondpad)，通过该焊点可以从侧面例如借助于焊接线来接触半导体层序列(未示出)。
如果衬底4在背面、亦即在背离生长表面的一侧配备有接触材料并且与其导电连接，则可以经由焊点和背面接触直接将电压施加到还处于联合状态中的器件上并测试其作用能力(直接探测(DirectProbing))。
在图2中所示的那小部分的器件中，替代地或附加地，布置在衬底4上的半导体层序列6也可以具有发射电磁辐射的有源区。当将电压施加到器件上时，掩膜材料层11将电流限制在窗2的区域上，因此光产生区域基本上被限制于半导体层序列6的有源区的位于窗2之下的部分。
在图3中示出器件的第二实施例的一小部分。不同于根据图2所说明的实施例，在这个实例中制造方法在沉积半导体层序列8之后包括去除掩膜材料层11，这能够通过选择性蚀刻来实现。
接着，将平面化层10沉积到生长表面3和半导体层序列8上，所述平面化层10可以例如由电介质组成，该电介质的折射率小于半导体层序列8的材料的折射率。
为了能够导电接触半导体层序列8，紧接着至少部分地使平面化层10变薄或者去除平面化层10，使得剥露半导体层序列8的最外层。接着类似于根据图2所说明的实施例，将导电接触材料7沉积到该最外层上并将该接触材料7退火。
接着可以将具有所沉积的材料的芯片复合基底5分隔成多个光电子半导体芯片。这些半导体芯片中的每一个都包括多个结构元件12。
本发明的保护范围不受根据实施例的本发明的说明所限制。例如可以在掩膜材料层中这样小地构建所述窗，使得准一维的半导体器件结构在所述窗中生长。本发明包括每个新的特征以及特征的每个组合，这尤其包括权利要求中的特征的每个组合，即使该组合没有显性地在权利要求中加以说明。

Claims (14)

1.用于制造多个光电子半导体芯片的方法，所述光电子半导体芯片分别包括多个分别具有至少一个半导体层的结构元件，其中所述方法至少包括以下方法步骤：
-提供芯片复合基底，所述芯片复合基底具有衬底和生长表面；
-在所述生长表面上构建具有多个窗的掩膜材料层，所述窗中的大多数窗具有小于或等于1μm的平均扩展，其中这样选择掩膜材料，使得半导体层的要在稍后的方法步骤中生长的半导体材料在该掩膜材料上基本上不能够生长或者相较于生长表面能够明显更差地生长；
-半导体层基本上同时在所述生长表面的位于所述窗内的区域上生长；
-将具有所沉积的材料的所述芯片复合基底分隔成半导体芯片。
2.按照权利要求1的方法，其中，
所述芯片复合基底具有至少一个在所述衬底上外延生长的半导体层，并且所述生长表面是在所述外延生长的半导体层的背离所述衬底一侧的表面。
3.按照上述权利要求之一的方法，其中，
所述芯片复合基底包括在所述衬底上外延生长的、具有发射电磁辐射的有源区的半导体层序列，并且所述生长表面是在所述半导体层序列的背离所述衬底一侧的表面。
4.按照权利要求1或2之一的方法，其中，
所述结构元件分别包括外延生长的、具有发射电磁辐射的有源区的半导体层序列。
5.按照上述权利要求之一的方法，其中，
所述掩膜材料包括SiO2、SixNy或Al2O3。
6.按照上述权利要求之一的方法，其中，
在所述半导体层生长之后，将由导电接触材料构成的层沉积到所述半导体层上，使得多个结构元件的半导体层通过所述接触材料相互导电连接，其中所述导电接触材料对于由有源区所发射的电磁辐射来说是可通过的。
7.按照上述权利要求之一的方法，其中，
所述掩膜材料层的平均厚度小于结构元件的半导体层的累积厚度。
8.按照上述权利要求之一的方法，其中，
在所述半导体层生长之后至少部分地去除所述掩膜材料层。
9.按照上述权利要求之一的方法，其中，
在所述半导体层序列生长之后，在所述生长表面上沉积平面化层。
10.按照权利要求9的方法，其中，
为所述平面化层选择折射率小于所述半导体层的折射率的材料。
11.按照权利要求9或10的方法，其中，
为所述平面化层选择具有介电特性的材料。
12.按照上述权利要求之一的方法，其中，
这样设定和/或在生长期间这样改变用于使所述半导体层生长的生长条件，使得所述结构元件的半导体层形成透镜式、截锥体式或多面体式形状。
13.按照上述权利要求之一的方法，其中，
所述半导体层的生长借助于金属有机气相外延来实现。
14.一种光电子半导体芯片，
其特征在于，
所述光电子半导体芯片是根据按照上述权利要求之一的方法来制造的。
CNB2004800221598A 2003-07-31 2004-07-22 制造多个光电子半导体芯片的方法和光电子半导体芯片 Expired - Fee Related CN100444322C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10335080A DE10335080A1 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335080.2 2003-07-31

Publications (2)

Publication Number Publication Date
CN1830066A true CN1830066A (zh) 2006-09-06
CN100444322C CN100444322C (zh) 2008-12-17

Family

ID=34111795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800221598A Expired - Fee Related CN100444322C (zh) 2003-07-31 2004-07-22 制造多个光电子半导体芯片的方法和光电子半导体芯片

Country Status (8)

Country Link
US (1) US8017416B2 (zh)
EP (1) EP1649497B1 (zh)
JP (1) JP2007500934A (zh)
KR (1) KR101148632B1 (zh)
CN (1) CN100444322C (zh)
DE (1) DE10335080A1 (zh)
TW (1) TWI250667B (zh)
WO (1) WO2005013379A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262090A (ja) 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JPH02237021A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
EP0643461B1 (en) 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
ATE159302T1 (de) * 1990-11-07 1997-11-15 Canon Kk Iii-v verbindungs-halbleiter-vorrichtung, drucker- und anzeigevorrichtung unter verwendung derselben, und verfahren zur herstellung dieser vorrichtung
JPH05226781A (ja) * 1992-02-12 1993-09-03 Fujitsu Ltd 半導体発光素子の製造方法
GB2295269A (en) 1994-11-14 1996-05-22 Sharp Kk Resonant cavity laser having oxide spacer region
US5693962A (en) * 1995-03-22 1997-12-02 Motorola Full color organic light emitting diode array
EP1081818B1 (en) * 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
DE19535777A1 (de) 1995-09-26 1997-03-27 Siemens Ag Optoelektronisches Halbleiter-Bauelement und Verfahren zur Herstellung
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
JPH11330548A (ja) * 1998-05-15 1999-11-30 Showa Denko Kk Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
DE19911717A1 (de) 1999-03-16 2000-09-28 Osram Opto Semiconductors Gmbh Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung
JP2001284641A (ja) * 2000-03-31 2001-10-12 Sony Corp 画像表示素子
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
AU2001280097A1 (en) 2000-08-18 2002-03-04 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
JP2002249400A (ja) * 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
JP3697406B2 (ja) * 2001-09-26 2005-09-21 株式会社東芝 半導体発光装置及びその製造方法
US7283694B2 (en) 2001-10-09 2007-10-16 Infinera Corporation Transmitter photonic integrated circuits (TxPIC) and optical transport networks employing TxPICs
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
DE10206751A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht -III-V-Substrat
TW561526B (en) 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP3912117B2 (ja) 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
DE10335080A1 (de) 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法

Also Published As

Publication number Publication date
US8017416B2 (en) 2011-09-13
TW200507304A (en) 2005-02-16
TWI250667B (en) 2006-03-01
WO2005013379A2 (de) 2005-02-10
WO2005013379A3 (de) 2005-03-31
EP1649497B1 (de) 2015-04-29
CN100444322C (zh) 2008-12-17
JP2007500934A (ja) 2007-01-18
EP1649497A2 (de) 2006-04-26
KR20060056350A (ko) 2006-05-24
US20070034880A1 (en) 2007-02-15
KR101148632B1 (ko) 2012-05-23
DE10335080A1 (de) 2005-03-03

Similar Documents

Publication Publication Date Title
KR101066760B1 (ko) 양자 우물과 초격자를 가진 ⅲ족 나이트라이드계 발광 다이오드 구조
US20080006831A1 (en) Light-emitting crystal structures
CN1812144A (zh) 具有纹理结构的半导体发光装置及其制备方法
CN1813347A (zh) 半导体芯片的制造方法
CN1183577C (zh) 第ⅲ族元素氮化物层的单步骤悬挂和侧向外延过生长
WO2009155897A1 (de) Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement
CN1802757A (zh) 氮化物半导体发光器件
CN1755899A (zh) 电极形成方法
EP2193555A1 (de) Optoelektronischer halbleiterkörper
CN103682001A (zh) 第iii族氮化物半导体发光器件
WO2007121739A2 (de) Optoelektronisches halbleiterbauelement
CN1638041A (zh) 低缺陷氮化物半导体薄膜及其生长方法
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
KR20220140749A (ko) 적색 led 및 제작 방법
CN104733579A (zh) 半导体发光器件及其制备方法
WO2012116607A1 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
CN1830066A (zh) 用于制造多个光电子半导体芯片的方法和光电子半导体芯片
CN102280544A (zh) 半导体发光二极管及其制造方法
CN1748324A (zh) Ⅲ族氮化物基化合物半导体器件
CN1830065A (zh) 用于制造多个光电子半导体芯片的方法和光电子半导体芯片
US8912028B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN1677697A (zh) 氮化镓系化合物半导体的外延结构及其制作方法
CN2591781Y (zh) 氮化镓基ⅲ－ⅴ族化合物半导体led的发光装置
CN101226980A (zh) 一种利用光子晶体结构抑制侧向出光的发光二极管器件
CN105810782B (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20190722