CN1812088A - 多层构造半导体微型组件及制造方法 - Google Patents

多层构造半导体微型组件及制造方法 Download PDF

Info

Publication number
CN1812088A
CN1812088A CNA2005101295330A CN200510129533A CN1812088A CN 1812088 A CN1812088 A CN 1812088A CN A2005101295330 A CNA2005101295330 A CN A2005101295330A CN 200510129533 A CN200510129533 A CN 200510129533A CN 1812088 A CN1812088 A CN 1812088A
Authority
CN
China
Prior art keywords
mentioned
resin substrates
resin
conductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101295330A
Other languages
English (en)
Other versions
CN1812088B (zh
Inventor
川端毅
佐藤元昭
福田敏行
津田俊雄
登一博
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1812088A publication Critical patent/CN1812088A/zh
Application granted granted Critical
Publication of CN1812088B publication Critical patent/CN1812088B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

提供抑制了弯曲发生的多层构造式半导体微型组件及其制造方法。交替叠层组装了半导体芯片(2)的树脂衬底(3)和形成了比半导体芯片(2)大的开口部的，粘结在树脂衬底(3)上的薄膜部件形成多层构造半导体微型组件，树脂衬底(3)中位于最下层的树脂衬底(4)的厚度比其他的树脂衬底(3)厚。

Description

多层构造半导体微型组件及制造方法
技术领域
本发明，涉及一种搭载了半导体芯片的树脂衬底和薄膜部件相互交替叠层而立体构成的多层构造半导体微型组件及其制造方法。
背景技术
伴随着手机或数码相机等各种电子装置的小型化及高性能化的要求，提出了电子部件，特别是将复数个半导体芯片叠层后，再将它们整体化的多层构造的半导体微型组件的方案。
为将这样的叠层型半导体微型组件简便而低成本地制造的方法以前就被提出了。
以前的半导体微型组件，是汇集了：形成了所规定的布线电路的印刷基板、搭载在印刷基板上的半导体芯片、具有形成了可收容半导体芯片的开口和能与印刷基板的布线电路的导电性块的层间部件的叠层物。并且，以前的半导体微型组件，是由包含：在成为层间部件的绝缘性基材两面粘贴保护薄膜的工序、在绝缘性基材的所规定位置形成贯通孔的工序、在贯通孔中充填导电性软膏形成导电块的工序、剥离保护薄膜的工序、在绝缘性基材上形成可收容半导体芯片的开口部的工序、将绝缘性基材和印刷基板交替叠层粘结的工序的方法制造的(如专利文件1)。
根据这个方法，在两面粘贴了保护薄膜的绝缘性基材的所规定位置上形成贯通孔，在该贯通孔中充填导电性软膏以后，通过剥离保护薄膜，由此可以在绝缘性基材的两面上形成突出的导电性块。该方法中，因为是在贯通绝缘性基材的贯通孔中充填导电性软膏，所以与一侧封闭的通道(via)孔的情况相比，避免了在充填时孔内生成间隙，能够提高连接的信赖性。还有，不再需要费时费力的电解电镀，所以能够简便价廉地制造半导体微型组件。
再有，伴随着IC卡及手机等的电子器械的小型化，为实现半导体微型组件的进一步高密度化和薄型化，提出了交替叠层组装了半导体芯片的电路衬底和层间部件，通过瞬间加热制作的叠层型半导体微型组件(如专利文件2)。具体地讲，预先组装了半导体芯片的电路衬底，和具有可收容半导体芯片的开口部的层间部件通过粘结剂层交替叠层，瞬间加热该叠层体。由此，将半导体芯片埋入层间部件的开口部内，通过层间部件上形成的导体凸起可使半导体芯片间电连接。只要根据这个方法，可得到半导体芯片之间距离的缩短，降低因布线电阻或电感引起的不合适。其结果，可以不迟延电信号的传递，还能得到布线衬底的高密度、高机能及薄型化。
(专利文献1)日本特开2002-64179号公报
(专利文献2)日本特开2003-218273号公报
(发明所要解决的课题)
近年，开发了研磨半导体芯片使其变薄的技术，和将该薄半导体芯片以好的成品率组装在衬底上的技术，多层叠层情况的叠层数具有进一步增加的倾向。还有，例如，半导体储存器中，伴随着储存容量的增大芯片面积也在增大。将面积大的半导体芯片多层叠层形成微型组件的情况下，微型组件的弯曲变形成为问题。还有，微型组件的弯曲变形，具有随着印刷基板的薄型化的进展而变大的倾向。因此，为了组装了半导体芯片的印刷基板与层间部件多层叠层，控制弯曲变形的发生就变得非常重要。
另一方面，近年，为实现电子装置的小型、薄型化的半导体芯片或半导体微型组件的组装，以BGA(Ball·Grid·Array＝球·格·栅)方式等进行的在增加。这样的组装方法中，为和母板连接而形成的焊锡球或垫电极的高度不能做得很高。因此，常温下有弯曲的情况或粘结时由加热产生弯曲的情况下，就无法将半导体微型组件组装到母板上。或者是，由于弯曲变形的产生而使部分组装效果不良。也就是，半导体微型组件，即便在电特性方面为优制品，但是在组装方面却为不良品，这已经成为课题。且，以存储器为主体的微型组件中，例如DRAM和SARM的混合组装或DRAM和闪光储存器的混合组装，再有，控制它们的半导体芯片也被要求安装。因此，最好的是抑制将厚度或特性不同的半导体微型组件叠层的情况下的弯曲变形。
对此，如上所述的以前的方法中，只表示了叠层组装了同样形状的半导体芯片的衬底的构成及为了这个构造的方法。还有，即便是在附图中，也没有表示搭载混合组装构成或控制用半导体芯片的构成。也就是，在这些先行示例中，关于叠层构成进行了展示，但是关于抑制叠层后的半导体微型组件的弯曲变形却未做任何表示。
发明内容
本发明，是以提供抑制了弯曲变形发生的多层构造式半导体微型组件为目的。
(解决课题的方法)
为解决上述课题，本发明的多层构造半导体微型组件，是将具有第1埋入导体及上表面上组装了半导体芯片的树脂衬底，和具有形成了为收纳上述半导体芯片的开口部及与上述第1埋入导体电连接的第2埋入导体的薄膜部件交替叠层而形成的多层构造半导体微型组件，上述树脂衬底及上述薄膜部件为复数层，上述树脂衬底中设置在最下层的树脂衬底比其他的树脂衬底厚。
根据这个构造，因为最下层的树脂衬底比其他的树脂衬底厚，所以能够防止半导体微型组件制造时发生的弯曲变形。为此，本发明的半导体微型组件在与母板等连接时不易发生连接不良的现象。
上述薄膜部件，具有树脂基材和设置在上述开口部周围的上述第2埋入导体，由于上述树脂基材的厚度，比上述半导体芯片的厚度大，在叠层时可以进行充分地加压，就可充分取得薄膜部件和树脂衬底的连接。还可以抑制由于弯曲变形的连接不良或断裂的发生。
上述第1埋入导体从上述树脂衬底的上表面贯通到背面，由于连接在上述第1埋入导体的上述第2埋入导体从上述树脂基材的上表面及背面突出，当树脂衬底从上部向该突出部加压时，可以保持充分地加压力进行加压，能够压缩第2埋入导体的导电性树脂材料减小埋入导体的阻抗。
上述设置在最下层的树脂衬底的背面上，还可以形成与外部器件连接的复数个外部连接用接线柱。本发明的多层构造半导体微型组件可以利用例如焊锡球或垫等组装到母板上。且，作为外部连接用接线柱形成的垫或焊锡球既可以形成在树脂衬底的全表面，也可以集中形成在一定区域。因为本发明的多层构造半导体微型组件弯曲变形小，即便是这种组装方法也能够进行成品率好的组装。
还可以在除上述最下层设置的树脂衬底的上述树脂衬底中组装形成了上述半导体存储元件的上述半导体芯片，在上述设置在最下层的树脂衬底上组装形成了为控制上述半导体存储元件的控制用半导体芯片的半导体芯片。由此构造，可以实现包含对半导体存储元件控制的微型组件。在此基础上，可以大幅度控制母板上组装时的组装不良的发生。因此，组装高价的多层构造半导体微型组件时的不良产生将会消失，电子装置的低成本也成为可能。
上述树脂衬底中设置在最下层及最上层的树脂衬底上组装的上述半导体芯片的至少一个的厚度，比其他树脂衬底上组装的上述半导体芯片厚，由此，树脂衬底，刚性强的半导体芯片变厚，所以还能够抑制弯曲变形的发生。
还有，上述树脂衬底中设置在最上层的树脂衬底的上方，还可以设置比上述树脂衬底热传导率大的刚性板。根据该构造，在改善多层构造半导体微型组件的放热特性的同时，还可以抑制弯曲变形的发生。还有，由加热加压形成半导体微型组件时，是通过热传导性高的刚性板进行的，还可以对树脂衬底或薄膜部件进行比较均匀的温度分布的加热。为此，可使树脂衬底和薄膜部件之间的连接性良好，防止由弯曲变形而产生的连接不良。
上述树脂衬底中设置在最下层及最上层的树脂衬底以外的树脂衬底中的上述第1埋入导体的直径，比设置在上述最下层及最上层的树脂衬底中的上述第1埋入导体的直径大亦可。在加压及加热时，从叠层方向看设置在中央部附近的树脂衬底及薄膜部件上较难施加压力或热量。本发明的半导体微型组件中，即便是树脂衬底或薄膜部件上施加的压力不充分，但是因为中央部附近的第1埋入导体的直径做得大，抑制了连接电阻的上升也抑制了整体的阻抗值的偏差。还有，通过增大第1埋入导体的直径可以加大热传导，所以，可以防止埋入导体的硬化迟延。
上述薄膜部件中，设置在与最下层及最上层的树脂衬底接触的薄膜部件以外的薄膜部件中的上述第2埋入导体的直径，比设置在与上述最下层及最上层树脂衬底接触的薄膜部件中的上述第2埋入导体的直径大，由此，可以抑制从叠层方向看中央部附近的连接阻抗的上升。
上述半导体芯片的主面上设置了垫电极，上述树脂衬底，还具有与上述垫电极结合的连接用接线柱，和连接上述连接用接线柱与上述第1埋入导体的布线，由此，在树脂衬底上组装了半导体芯片后，进行必要的电检查及预烧试验，可以确认是正品后进行微型组件化。
上述垫电极设置在上述半导体芯片的中央区域，上述布线，通过设置在上述树脂衬底的上表面及背面上，可以大幅度地抑制由树脂衬底与半导体芯片的线膨胀率的差而引起的弯曲变形，所以，能够以好的成品率进行组装。
上述半导体芯片，还具有设置在主面两端相互等高的突起，上述树脂衬底，还具有与上述突起接触的虚设电极，由此，将半导体芯片组装到树脂衬底上时半导体芯片不会倾斜。还有，组装后半导体芯片上产生应力的情况下，也可由突起和虚设电极的接触承受该应力，所以能够抑制半导体芯片的裂纹等的发生。
连接在上述垫电极上的上述第1埋入导体中的一部分的埋入导体直径亦可以比其他埋入导体的直径大。例如，通过增大连接半导体芯片的电源或接地用接线柱，或者是模拟接线柱或100MHz以上的信号用数码接线柱等的埋入导体的直径，可以降低作为传送电路的阻抗值，就能防止电特性的劣化。例如，只要增大连接电源线或高速信号线接线柱的埋入导体的直径，电压降低或误信号就不易产生。还有，可以防止半导体微型组件的各层间可能产生的阻抗的偏差或由于不规整的信号反射。还有，只要电压降低不易产生，在使用微型组件时埋入导体生成的焦耳热也小，能够抑制半导体微型组件内部的发热。
构成上述树脂衬底的树脂基材，最好的是由含重量比为70％以上95％以下的无机填料和热硬化树脂的混合物而成。
本发明的第1多层构造半导体微型组件的制造方法，具有：准备上表面组装了半导体芯片且有第1埋入导体的第1树脂衬底、上表面组装了半导体芯片且有第1埋入导体的第1树脂衬底更比上述第1树脂衬底厚的第2树脂衬底、形成为收纳上述半导体芯片的开口部且有第2埋入导体的薄膜部件的工序a，将上述第2树脂衬底设为最下层，在上述第2树脂衬底上交替叠层上述薄膜部件和上述第1树脂衬底的工序b，将由上述工序b叠层的上述第1树脂衬底、上述第2树脂衬底及上述薄膜部件从最下层及最上层进行加热及加压使上述第1树脂衬底及第2树脂衬底和薄膜部件相互粘结的同时，还使上述第1埋入导体和第2埋入导体连接的工序c。
根据该方法，因为是将比第1树脂衬底厚的第2树脂衬底设置在最容易受到应力的最下层，所以在工序c加热及加压的情况下可以减小半导体微型组件的弯曲变形。
由于还包含粘结设置在最上层的上述第1树脂衬底的上方，比上述第1树脂衬底及第2树脂衬底的热传导率更大的刚性板的工序d，所以，加热及加压时对各层的树脂衬底或薄膜部件能够较均匀温度分布地加热。
上述工序d中，求出上述工序c生成的上述多层构造半导体微型组件的弯曲变形量，对应求得的弯曲变形量通过选择上述刚性板的材料，能够更进一步减小弯曲变形量。
本发明的第2多层构造半导体微型组件的制造方法，具有：准备上表面组装了半导体芯片且有第1埋入导体的第1树脂衬底、上表面组装了半导体芯片且有上述第1埋入导体的更比上述第1树脂衬底厚的第2树脂衬底、形成为收纳上述半导体芯片的开口部且有第2埋入导体的薄膜部件的工序a，将上述第2树脂衬底设为最下层，在上述第2树脂衬底上交替叠层上述薄膜部件和上述第1树脂衬底的工序b，在最上层的上述第1树脂衬底的上方，设置比上述第1树脂衬底及第2树脂衬底的热传导率更大的刚性板的工序c，上述工序c之后，将叠层的上述第1树脂衬底、上述第2树脂衬底、上述薄膜部件及上述刚性板从最下层及最上层进行加热及加压使上述第1树脂衬底及第2树脂衬底和薄膜部件相互粘结的同时，还使上述第1埋入导体和第2埋入导体连接的工序d。
根据该方法，还可以在设置刚性板之后集中对叠层体进行加热及加压形成半导体微型组件。
—发明的效果—
本发明的各多层构造半导体微型组件，因为使设置在最下层的树脂衬底比其他的树脂衬底厚，所以能够抑制制造工序中产生的弯曲变形。其结果，即便是与母板连接的接线柱数目增加也能够好信赖性地组装，对电子装置的高机能化及低成本化具有好的效果。
附图说明
图1，是表示本发明第1实施方式所涉及的半导体微型组件整体构成的概略立体图。
图2，是表示第1实施方式所涉及的半导体微型组件图1所示A-A线的剖面图。
图3(a)至图3(c)，是各自表示为说明第1实施方式的树脂衬底的形状的概略平面图，B-B线的剖面图，及树脂衬底的背面概略平面图。
图4(a)至图4(c)，是为说明第1实施方式所涉及的薄膜部件的形状的概略平面图及部分剖面图。
图5(a)至图5(c)，是表示第1实施方式所涉及的半导体微型组件的制造工序的剖面图。
图6(a)至图6(d)，是表示第1实施方式所涉及的半导体微型组件的制造工序的剖面图。
图7(a)至图7(d)，是表示第1实施方式所涉及的半导体微型组件的制造工序的剖面图。
图8，是表示分解图1所示第1实施方式所涉及的半导体微型组件的图。
图9，是表示本发明的第2实施方式所涉及的半导体微型组件的剖面图。
图10，是表示本发明的第3实施方式所涉及的半导体微型组件的剖面图。
图11，是表示本发明的第3实施方式所涉及的半导体微型组件的变形例的剖面图。
图12，是表示本发明的第4实施方式所涉及的半导体微型组件的剖面图。
图13(a)、图13(b)，是表示用于本发明的第5实施方式所涉及的半导体微型组件的第1树脂衬底上表面及背面的平面图。
图14(a)、图14(b)，是表示组装于第5实施方式所涉及的第1树脂衬底上的半导体芯片的平面图、及图14(a)所示的D-D线剖面图。
图15，是表示第5实施方式所涉及的半导体微型组件中，将半导体芯片组装到第1树脂衬底上的状态的剖面图。
图16，是表示用于本发明的第6实施方式所涉及的半导体微型组件的第1树脂衬底的平面图。
(符号说明)
1                          半导体微型组件
2、2a、2b、2c、2d、200     半导体芯片
3、3a、3b、3c、300、400    第1树脂衬底
4                          第2树脂衬底
5、5a、5b、5c、5d          薄膜部件
7、7a、7b                  第1埋入导体
8                          第1树脂基材
9、9a、9b                  第2埋入导体
10                         开口部
11                         半导体芯片连接用接线柱
12                         布线
13                         连接用区域
15                         粘结层
17                         焊锡球
18                         第2树脂基材
19                         铜箔
20                         感光性膜
21                         掩模
22                         刚性板
23                         基材
24                         密封树脂
28、280                    垫电极
29                         双面铜膜衬底
30                       半导体芯片
31                       第1层第1树脂衬底
32                       第2层第1树脂衬底
33                       第3层第1树脂衬底
51                       第1层薄膜部件
52                       第2层薄膜部件
53                       第3层薄膜部件
70、90、250              贯通孔
80                       第1树脂基材
100、110、120、130       半导体微型组件
131                      连接用区域
140                      虚设电极
240                      液状树脂
310                      突起部
具体实施方式
(第1实施方式)
参照图1至图4说明本发明的第1实施方式所涉及的多层构造半导体微型组件。
图1，是表示本发明各实施方式的半导体微型组件整体构成的概略立体图。图2，是表示图1所示A-A线的剖面图。还有图3(a)至图3(c)，是表示为说明用于各个本实施方式的树脂衬底的概略平面图，B-B线部分的剖面图，及树脂衬底背面的概略平面图。再有，图4(a)至图4(c)，是为说明第1实施方式所涉及的薄膜部件的形状的概略平面图及部分剖面图。且在这些图中，为了方便半导体微型组件各部分的厚度或长度以及形状等的图形表示，与实际形状有差异。还有，埋入导体或外部连接用外部连接用接线柱的个数或形状也与实物不同，以容易图形表示的形式绘制。
如图1、图2所示那样，本实施方式的半导体微型组件1，是由上表面组装了半导体芯片2的第1树脂衬底3和薄膜部件5交替叠层而形成。再有，在半导体微型组件1中，将用于最下层的树脂衬底做得比其他树脂衬底厚，同时在背面设置了外部连接用接线柱。半导体微型组件1，具有将这些第1树脂衬底3、第2树脂衬底4及薄膜部件5叠层，通过加热和加压整体化的构造。且，为区别最下层树脂衬底和其他树脂衬底，附图中其他的树脂衬底表示为第1树脂衬底3，最下层树脂衬底表示为树脂衬底4进行以下说明。
进一步说明有关本实施方式的半导体微型组件的构造。
如图2及图3(a)至图3(c)所示那样，用于本实施方式的半导体微型组件1第1树脂衬底3，具有第1树脂基材(第1树脂芯)8、形成在第1树脂基材8的中央区域为连接半导体芯片2的复数个半导体芯片连接用接线柱11、设置在第1树脂基材8的周边部贯通第1树脂基材8的复数个第1埋入导体7、设置在第1埋入导体7两端的连接用区域13、连接所规定半导体芯片连接用接线柱11及连接用区域13和第1埋入导体7的复数个布线12。
在此，作为第1埋入导体7的材料，使用导电性树脂材料或电镀导体。还有，第1树脂基材(第1树脂芯)8可以利用热硬化树脂和补强材形成的基材。作为热硬化树脂可以利用从环氧树脂、聚酰胺树脂、对聚苯乙醚树脂、苯酚树脂、氟树脂及异氰酸树脂中选择的至少一种。作为补强材可以利用玻璃纤维形成的织布或不织布，有机纤维的芳族聚酰胺树脂的织布或不织布。
还有，第2树脂衬底4，整体上与第1树脂衬底3同样的构造，具有第1树脂基材8、半导体连接用接线柱11、第1埋入导体7，但是，比第1树脂衬底3厚，且，为与母板连接的外部连接用接线柱的区域上衬底的背面按所规定间隔形成了焊锡球17。半导体微型组件，用该焊锡球17与母板连接。
还有，半导体芯片2，由垫电极28连接于第1树脂衬底3及第2树脂衬底4的半导体芯片连接用接线柱11，其周围由密封树脂24保护。该密封树脂24在从外部环境保护半导体芯片2的电路形成面(图1中下表面)的同时具有吸收热变形的作用。
再有，如图4(a)至图4(c)所示那样，薄膜部件5，设置在与第2树脂基材(第2树脂芯)18、形成在第2树脂基材18两面的粘结层15、第1树脂衬底3的第1埋入导体7一致的位置，具有由导电性树脂材料形成的第2埋入导体9，在第2树脂基材18的中央区域形成了收容半导体芯片2的开口部10。第2埋入导体9，在贯通第2树脂基材18的同时，形成为其两端突出第2树脂基材18表面所规定高度的形状。粘结层15既可以使用玻璃织布或芳族聚酰胺不织布等的补强材浸渍环氧树脂的半固化状态的基材，也可以利用通过加压·加热熔融软化的热可塑性树脂。作为热可塑性树脂，可以例举有机薄膜，全芳香族聚酯、氟树脂、对聚苯氧化物树脂、间聚苯乙烯树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂及对聚苯亚硫酸盐树脂。还有，该第2埋入导体9在叠层前为半硬化状态，由叠层后的加压和加热被压缩硬化的同时，与第1树脂衬底3及第2树脂衬底4的第1埋入导体7为主机械接触而发生电连接。
由如上所述之做法，形成本实施方式的半导体微型组件1的构造。且，构成第1树脂衬底3及第2树脂衬底4的第1树脂基材8，构成薄膜部件5的第2树脂基材18，均为既可以使用玻璃环氧树脂或芳族聚酰胺树脂的同一种材料，也可以是不同材料。如第1树脂衬底3和第2树脂衬底4基材使用玻璃环氧树脂，薄膜部件5使用芳族聚酰胺树脂的。且，平面外形尺寸做成相互一致。
还有，以下表示本实施方式的半导体微型组件1的各构成部件的主要部位形状的一例。
半导体微型组件整体形状为长方体，半导体芯片2的厚度最好的是30μm以上150μm以下。还有，第1树脂衬底3的厚度为60μm以上200μm以下，第1埋入导体7的直径为50μm以上500μm以下，而它们的间隔设计在100μm以上750μm以下的范围的适宜尺寸。
还有，第2树脂衬底4的厚度在100μm以上300μm以下的范围，至少比第1树脂衬底3厚。且，第1埋入导体7的直径和间距与第1树脂衬底3相同。
薄膜部件5构成部件的第2树脂基材18的厚度为45μm以上200μm以下，在其两面设置具有10μm以上100μm以下厚度的粘结层。且，第2埋入导体9的直径和间距与第1树脂衬底3相同。只要以这些范围为基本进行设计，就能实现本实施方式的半导体微型组件1。
只要根据以上所述的本实施方式的多层构造半导体微型组件1的构造，第1树脂衬底3及第2树脂衬底4，能够使用进行了组装半导体芯片2后的必要的电检查和预烧试验的正品。第1树脂衬底3、第2树脂衬底4及薄膜部件5叠层后，薄膜部件5的第2埋入导体9由加压·加热被压缩硬化，所以，可以同时实现与第1埋入导体7的电连接和降低第2埋入导体9的阻抗。再有，与半导体芯片2的厚度相比薄膜部件5的厚度厚，所以对半导体芯片2不施加荷载。因此，即便是本微型组件产生弯曲变形，半导体芯片2及其连接部分不会发生不良。再加上，由于从树脂衬底上部加压，将具有从上表面及背面分别突出形状的第2埋入导体9，压缩作为薄膜部件5的第2埋入导体9的导电性树脂材料减小埋入导体的阻抗。因此，即便是本微型组件上产生弯曲变形，也不会在埋入导体的连接部发生电故障。
还有，因为本发明的半导体微型组件中第2树脂衬底4比其他的第1树脂衬底3制成的厚，所以可以使多层构造时的弯曲变形量降到非常小。其结果，使用焊锡球17组装到母板时不易产生次品，就能够由低成本实现高信赖性。
以下，用图说明本实施方式的半导体微型组件的制造方法。图5(a)至图5(c)，图6(a)至图6(d)，图7(a)至图7(d)及图8是表示本实施方式所涉及的半导体微型组件制造工序的剖面图。
首先，用图5说明取得所规定形状半导体芯片2的方法。
如图5(a)所示那样，对半导体芯片上进行了必要的电路加工过程结束了的半导体晶片30，复数个半导体芯片2的主面上的焊接区上通过电解电镀或SBB(柱栓块焊接)法等形成垫电极28。
接下来，如图5(b)所示那样，用切割刀或激光从半导体晶片30内复数个半导体芯片2之间的分离区域主面切至一半。
接下来，如图5(b)所示那样，用化学蚀刻、背面研磨切削或等离子蚀刻的任何一种或并用方法除去半导体晶片30的背面部分，将半导体晶片的厚度制成30μm以上150μm以下的程度，使半导体芯片2成为单片。且，图5所示的方法为一例，并非本发明分割半导体芯片2的全部方法。
接下来，用图6，说明制作组装半导体芯片2的第1树脂衬底3及第2树脂衬底4的方法例。以下，以第1树脂衬底3为例进行说明。在此，说明用玻璃环氧树脂做为第1树脂衬底3的构成部件第1树脂基材8，用铜箔做为布线12及连接用区域13的情况。
如图6(a)所示那样，准备第1树脂基材8的两面形成了铜箔19的两面贴铜衬底29。该两面贴铜衬底29，是在厚度为70μm的第1树脂基材8的两面粘结厚度为18μm的铜箔19而成的，总厚为106μm。
接下来，如图6(b)所示那样，在该两面贴铜衬底29的一面粘贴感光性膜(未图示)除去所规定位置的铜箔19，除去了铜箔19的部分用碳酸气激光或机械贯通形成贯通孔70。
接下来，如图6(c)所示那样，在两面贴铜衬底29的两面粘贴感光性膜20，在第1树脂基材16的一面上，各自形成半导体元件连接用接线柱11、连接用区域13、连接半导体元件连接用接线柱11和连接用区域13的布线12。还有，在另一面上形成连接用区域13。该形成过程使用了感光性膜20，由光刻及蚀刻技术形成。之后，剥离两面的感光性膜20。
其后，如图6(d)所示那样，在贯通孔70中填充例如导电性软膏。只要将该导电性软膏加热硬化，就可以得到具有第1埋入导体的第1树脂衬底3。且，导电性软膏的填充，在实行由感光膜20的光刻和蚀刻工序前，也就是碳酸气激光开孔形成贯通孔之后进行亦可。再有，第1树脂衬底3及第2树脂衬底4，不只是上述的制造方法，使用通常制成的两面布线衬底的制造方法和材料制作亦可。
接下来，用图7说明制作薄膜部件5的方法。作为薄膜部件5的构成部件的第2树脂基材18使用比半导体芯片2厚的玻璃布环氧树脂。
也就是，如图7(a)所示那样，半导体芯片2的厚度为75μm的情况下，最好的是约为100μm的厚度。该第2树脂基材17两面上形成厚度约为15μm的环氧聚酯胶片或热硬化性粘结层形成的粘结层15。
接下来，如图7(b)所示那样，用激光在第2树脂基材17及粘结层15中的所规定位置上形成贯通孔90。还有，在形成贯通孔90的同时还在第2树脂基材18的中央区域形成收纳半导体芯片2的开口部10。在本工序中对应贯通孔90采用了掩模21填充导电性软膏，但是在激光形成贯通孔90后，在形成的贯通孔90中由橡皮辊(squeegeeing)法的填充方法也是有效的。
接下来，如图7(c)所示那样，在第2树脂基材18的两面粘贴掩模21后，如用投影印刷法在贯通孔90内填充导电性软膏。
接下来，如图7(d)所示那样，当干燥导电性软膏后，剥去掩模22完成薄膜部件5。且，由于填充了导电性软膏的第2埋入导体9还处于半硬化状态，所以具有加压·加热时被压缩的同时也硬化的特性，形成与掩模厚度相当厚度的突起。且作为掩模21，可以使用有机膜，上述的全芳香族聚酯、氟树脂、对聚苯氧化物树脂、间聚苯乙烯树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂及对聚苯亚硫酸盐树脂均可使用。
接下来，在第1树脂衬底3及第2树脂衬底4上组装半导体芯片2。半导体芯片2的组装，是将半导体芯片2的垫电极28和第1树脂衬底3及第2树脂衬底4的半导体元件连接用接线柱11通过焊锡结合或导电性树脂结合。在此尽管没有表示，由金属线焊接连接半导体芯片2和半导体元件连接用接线柱11当然也是可以的。再有，在半导体芯片2上涂布密封树脂24并使其硬化，填埋结合后的间隙部分。此后，只要进行电检查和预烧试验，就可以得到与一般的密封件半导体元件一样的具有信赖性的半导体元件。
接下来，用图8说明由组装了半导体芯片2的第1树脂衬底3及第2树脂衬底4和薄膜部件5叠层整体化的工序。图8，是分解表示图1所示的叠层构造的图。同图中，为了容易说明，将第1树脂衬底3分为第1层第1树脂衬底31、第2层第1树脂衬底32及第3层第1树脂衬底33而分别称呼。还有，薄膜部件5也一样，分为第1层薄膜部件51、第2层薄膜部件52及第3层薄膜部件53而分别称呼。
如图8所示那样，最下层设置第2树脂衬底4，在第2树脂衬底4上设置第1层薄膜部件51。并且，在第1层薄膜部件5上设置第1树脂衬底31。此后，按照第2层薄膜部件52、第2层第1树脂衬底32、第3层薄膜部件53及第3层第1树脂衬底33的顺序设置。
这时，各自第1树脂衬底3及第2树脂衬底4上组装的半导体芯片2，从平面上看相互重叠设置。还有，以各自的薄膜部件5的开口部10内收纳半导体芯片2的方式，设置各个第1树脂衬底3及第2树脂衬底4。还有，连接各个第1树脂衬底3及第2树脂衬底4的连接用区域13，进行正确的与薄膜部件5的第2埋入导体9的突出部接触的合位。
通过这样的设置使各个树脂衬底和薄膜部件叠层相互紧密结合后，在大气中进行加热和加压。由此，设置在第1层薄膜部件51、第2层薄膜部件52及第3层薄膜部件53上的粘结层15软化，粘结第2树脂衬底4及各层第1树脂衬底3分和各层薄膜部件。
再有，进行第2树脂衬底4和第1层第1树脂衬底31、第2层第1树脂衬底32及第3层第1树脂衬底33的连接用区域13和，薄膜部件5的第2埋入导体9的机械接触使其电连接。也就是，通过加压·加热树脂衬底和薄膜部件的叠层，粘结层15被软化的同时导电性软膏被压缩紧密地填充到贯通孔中，且产生与连接用区域13的良好接触，达成低阻抗的连接。并且，只要在所规定时间进行加压·加热后冷却取出，就可以得到叠层整体化的多层构成式半导体元件。
其后，只要在第2树脂衬底4背面形成的连接用区域13上粘结焊锡球17，就可以得到母板上组装可能的半导体微型组件1。只要根据以上所述的本实施方式的半导体微型组件1的构造方法，因为加厚了第2树脂衬底，所以在制造多层构造半导体微型组件1时以及组装到母板时不易产生弯曲变形，在提高半导体微型组件1内部的连接信赖性的同时，还可以提高与母板的连接信赖性。
且，本实施方式的半导体微型组件1中，组装的半导体芯片种类没有特别限制，但是，在第2层以后的第1树脂衬底3中组装形成了半导体存储元件的半导体晶片，在第2树脂衬底4上组装形成了控制这些半导体存储元件的控制用半导体元件的半导体晶片也是可以的。
(第2实施方式)
以下，就关于本发明的第2实施方式所涉及的多层构造型半导体微型组件100的构造，用图9加以说明。
本实施方式的多层构造半导体微型组件100中，是以组装在最上层的第1树脂衬底3中的半导体芯片2d和组装在最下层第2树脂衬底4中的半导体芯片2a，比组装在其他第1树脂衬底3中的半导体芯片2b、2c厚为特征。伴随于此，本实施方式的半导体微型组件100的薄膜部件5中，下层的薄膜部件5a的厚度做得厚。这些以外的方面，本实施方式的半导体微型组件100，与第1实施方式所涉及的半导体微型组件1相同而省略其说明。以下的实施方式也一样，只叙述与以前实施方式不同之处。
通过将半导体微型组件100制成上述那样的构成，半导体芯片2a、2d的刚性大，可以在微型组件化时抑制弯曲变形。还有，将在加热加压时容易受力的最上层和最下层设置的半导体芯片2a、2d做得厚，即便是在半导体芯片上施加了压力可以使它不容易产生裂纹等。
且，本实施方式中说明了上层和下层设置的半导体芯片2a、2d都比其他半导体芯片厚的例，但是，半导体芯片2a、2d的只是任何一方做得厚也同样有抑制裂纹等发生的效果。
(第3实施方式)
就关于本发明的第3实施方式所涉及的多层构造型半导体微型组件的构造，用图10加以说明。
图10，是表示本实施方式的半导体微型组件的剖面图。如同图所示那样，本实施方式的半导体微型组件110，相对于第1实施方式的半导体微型组件1，是以还在最上层粘贴与第1树脂衬底3在平面上同样大小的刚性板22的构造为特征的。也就是，本实施方式的半导体微型组件110中，与第1实施方式的半导体微型组件1相比最上层的第1树脂衬底3之上还设置了具有可收纳半导体芯片2的开口部1的基材23和与第1树脂衬底3相同形状的比第1树脂衬底3热传导率大的刚性板22。作为粘贴基材23和刚性板22的方法，是在叠层时也将它们一起叠层由加热加压同时整体化亦可。或者是，形成了多层构造半导体微型组件后，在粘贴它们亦可。
刚性板22，既可以是铜、铁、铝、42合金那样的刚性大的导电体，还可以是只要表层为绝缘状态，使用氧化锆那样的陶瓷材料或含金属粉的塑料版等。
再有，测定加热加压多层构造半导体微型组件1后的弯曲变形，为抵消该弯曲变形有选择地使用刚性板的厚度及材质亦可。或者是，在一定条件下制作的情况下，在发现相同的方向上产生弯曲变形的时候，将抵消该弯曲变形的刚性板设置在最上层，其后进行加压加热亦可。为了抵消弯曲变形，只要对应弯曲变形的方向通过计算求出线膨胀系数不同的材料的厚度即可。
图11，是表示本实施方式所涉及多层构造半导体微型组件的变形例的图。
如同图所示那样，本变形例的半导体微型组件120，是在第1实施方式的半导体微型组件1中，取代设置在最上层的第1树脂衬底3粘贴刚性板22的构成为特征。这种情况下，作为刚性板22，至少是使用表面上形成了绝缘层的刚性板。在该构成中，也可以有选择地使用具有抵消弯曲变形特性的材料作为刚性板22。
通过以上所举几例刚性板的构成，用组装后进过预烧试验等的检查确认了信赖性后的树脂衬底进行叠层，可以在叠层时不易产生不良，也可以减小最终微型组件的弯曲变形。特别是，由于能够对应于叠层树脂衬底及薄膜部件后的弯曲变形选择刚性板，所以确实能够消除弯曲变形。
本实施方式的半导体微型组件110的制造方法，只与第1实施方式的加压叠层时上部构造不同。也就是图8中，附加在最上层的树脂衬底上再用粘结剂粘结比树脂衬底的热传导率高的刚性板的工序亦可。或者是，取代最上层的树脂衬底设置比该树脂衬底的热传导率高的刚性板叠层后，进行加压及加热工序的方法亦可。特别是，粘贴了刚性板22后进行加热及加压的情况下，树脂衬底或薄膜部件上能够产生比较均匀的温度分布。还有，刚性板比树脂衬底的刚性强，所以在加压时能够在各部件上施加均匀的压力。
通过以上的方法，用组装后进过预烧试验等的检查确认了信赖性后的树脂衬底进行叠层，可以在叠层时不易产生不良，也可以减小最终微型组件的弯曲变形。
(第4实施方式)
就关于本发明的第4实施方式所涉及的多层构造型半导体微型组件130，参照图12加以说明。
图12，是表示本实施方式的半导体微型组件的剖面图。如同图所示那样，本实施方式的多层构造半导体微型组件130，中间层薄膜部件5c的第2埋入导体9a的直径，比设置在上层及下层薄膜部件5b、5d的第2埋入导体9b的大。还有，设置在中间层的第1树脂衬底3a、3b的第1埋入导体7a直径，与第2埋入导体9a一起，也可以分别比设置在上层及下层的第1树脂衬底3c及第2树脂衬底4的第1埋入导体7b的直径大。
由此，交替叠层第1树脂衬底3和薄膜部件5，在最下层设置第2树脂衬底4，通过加热和加压使叠层体整体化时，可以减小位于中间层的第2埋入导体9a阻抗，所以与上层及下层相比即便是施加的压力及热量不充分的情况下，也可以降低埋入导体的阻抗。以前的多层构造半导体微型组件中，因为不容易在设置于其中央部附近的树脂衬底或薄膜部件上施加压力及热量，所以就有无法充分压缩第2导电性树脂材料的情况，或因为它使在一部分的埋入导体的连接阻抗增大的情况。如果在半导体微型组件上已经产生了弯曲变形的话也会因其而增大。
对此，如本实施方式的半导体微型组件那样，只要增大设置在中间层薄膜部件的第2埋入导体9a的直径，就能不受叠层后薄膜部件5之间的加压偏差降低阻抗，即便是由于没有受到充分的加压而阻抗上升也可以确保这个余量。还有，由于增大了直径可以提高加压加热时半导体微型组件内的热传导性，这样就能防止硬化的迟延。
如以上这样，只要根据本实施方式的半导体微型组件，就可以有效地防止因弯曲变形而产生的次品。
(第5实施方式)
就关于本发明的第5实施方式所涉及的多层构造型半导体微型组件，参照图13至图15加以说明。
图13(a)、图13(b)，是表示用于本发明的第5实施方式所涉及的半导体微型组件的第1树脂衬底300的上表面及背面平面图。
本发明的半导体微型组件，如图13所示那样，是以第1树脂衬底300及第2树脂衬底(未图示)中，集中在组装了半导体芯片200的中央区域设置半导体元件连接用接线柱11为特征的。
伴随着这种设置，连接半导体元件连接用接线柱11和连接用区域13的布线12也和第1实施方式的半导体微型组件1中形成的布线不同。也就是，如图13(a)、图13(b)所示那样，本实施方式的半导体微型组件中，布线12形成在树脂衬底的上表面及背面两侧，由此，将半导体元件连接用接线柱11以细间隔形成的同时，将布线12以较粗间隔形成。
图14(a)、图14(b)，是表示组装于第5实施方式所涉及的第1树脂衬底上的半导体芯片200的平面图、及图14(a)所示的D-D线剖面图。如同图所示那样，半导体芯片200的中央部集中设置了垫电极280，长向两端部设置了相互等高的突起部310。
图15，是表示将本实施方式的半导体芯片200组装到第1树脂衬底300上的状态的剖面图。如同图所示那样，在组装半导体芯片200时，第1树脂衬底300上设置了半导体芯片200，垫电极280和半导体元件连接用接线柱11由焊锡或导电性粘结剂粘结。在进行该合位时因为存在半导体芯片200的突起部300，半导体芯片200不会倾斜，可以保持与第1树脂衬底300良好平行度的粘结。再有，由于存在该突起部310，在半导体芯片200上施加荷载也可以防止裂纹的发生。
组装后，在第1树脂衬底300和半导体芯片200的缝隙间填充包含无机填充料的液体状树脂240进行密封。只要在第1树脂衬底300的半导体元件连接用接线柱11附近形成预留贯通孔250，就可以在组装后从背面一侧注入液体状树脂240。且，只要在第1树脂衬底300中对应突起部310的位置设置虚设电极140，就可以更好地保持半导体芯片200的平行度。还有，并非一定要用液体状树脂240进行密封可以省略。或者是，用液体状树脂240密封，再利用具有柔软性的树脂材料密封包含突起部310的周围部亦可。只要使用具有柔软性的材料，就可以吸收由线膨胀系数的差异引起的应力。
且，第1树脂衬底300，具有第1树脂基材80上的半导体元件连接用接线柱11、连接用区域13、布线12、虚设电极140及第1埋入导体。交替叠层该第1树脂衬底300或者是与第1树脂衬底300同样制成的第2树脂衬底(未图示)和对应于该设置的形状的薄膜部件，通过加压加热整体化，完成本实施方式的半导体微型组件(未图示)。
这样制作的本实施方式的多层构造半导体微型组件，半导体芯片200与第1树脂衬底300及第2树脂衬底(未图示)的接合部面积小，且集中设置，所以可以有效地抑制由于半导体芯片200和第1树脂衬底300(或第2树脂衬底)的线膨胀率的差引起的双片构造的弯曲变形。
(第6实施方式)
就关于本发明的第6实施方式所涉及的多层构造型半导体微型组件，参照图16加以说明。
图16，是表示用于本发明的第6实施方式所涉及的半导体微型组件的第1树脂衬底400的平面图。如同图所示那样，本实施方式的多层构造半导体微型组件中，将为与预先设置在半导体芯片2的垫电极连接的连接用区域131及第1埋入导体的直径制成的比其他连接用区域13及第1埋入导体大为特征。
在此，预先设定的垫电极，例如要求半导体芯片2的高速动作(例如100MHz以上的数码信号的传送)的输出入接线柱或电源、接地接线柱、模拟接线柱等。这些接线柱在降低阻抗的同时有必要形成降低了阻抗的安定的布线。另一方面，垫电极及连接它们的布线有必要高密度设置，所以，其他的接线柱在对应信号特征的情况下有必要尽可能地减小布线、贯通孔(via)直径。在此增大了构成连接要求了半导体芯片2的高速动作的输入出接线柱或电源、模拟接线柱等的传送线路的第1埋入导体(未图示)的直径，和形成在其周围的连接用区域131的直径。
还有，尽管没有图示，对应于此薄膜部件的第2埋入导体的直径也增大了。将这样构成的第1树脂衬底400和第2树脂衬底及薄膜部件与第1实施方式的制造方法一样叠层、加压加热，就可以得到本实施方式的多层构造半导体微型组件(未图示)。
根据本实施方式的半导体微型组件，在通过半导体芯片2的输入出接线柱处理的信号中，传输高速动作的信号的传送线路，或传输模拟信号的传送线路必要的情况下，因为增大了构成传送线路一部分的第1埋入导体及第2埋入导体的直径，所以能够安定地传送电信号。特别是叠层构造中叠层的树脂衬底或薄膜部件的每一个中，就有为埋入的孔径与导体的孔径不同的担心，或在埋入导体部连接不完全的担心，再有由于弯曲变形的连接阻抗的偏差的担心。为此，各层间的阻抗的偏差或由于不整合的信号反射的产生，特性变动的产生就有可能，但是，只要根据本实施方式的半导体微型组件，就可以防止这样的不合适。再有，还可以降低传送线路的阻抗成份，就可抑制由于焦耳热的微型组件内部的发热。
(其他的实施方式)
且，第1实施方式到第6实施方式当中，作为第1树脂衬底说明了使用玻璃环氧树脂为例的主体，但是本发明不只限于此。例如，第1树脂衬底及第2树脂衬底的第1树脂基材，或者是薄膜部件5的第2树脂基材，使用重量百分比为70％以上95％以下的无机填充料和热硬化树脂的混合物亦可。还有，本实施方式中由于使用了这样的材料，可将线膨胀系数接近半导体芯片的线膨胀系数而对抑制弯曲变形具有效果。
—产业上利用的可能性—
本发明的多层构造半导体微型组件，抑制了弯曲的发生，成品率好地连接到母板上，对于手机或数码相机等的各种电子装置的小型化、高机能化是有用的。

Claims (18)

1.一种多层构造半导体微型组件，其特征为：
将具有第1埋入导体及上表面上组装了半导体芯片的树脂衬底，和形成了为收纳上述半导体芯片的开口部及具有与上述第1埋入导体电连接的第2埋入导体的薄膜部件交替叠层而成，
上述树脂衬底及上述薄膜部件为复数层，
上述树脂衬底中设置在最下层的树脂衬底，比其他的上述树脂衬底厚。
2.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述薄膜部件，具有树脂基材和设置在上述开口部周围的上述第2埋入导体，
上述树脂基材的厚度，比上述半导体芯片的厚度大。
3.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述第1埋入导体从上述树脂衬底的上表面贯通到背面，
连接上述第1埋入导体的上述第2埋入导体，从上述树脂基材的上表面及背面突出。
4.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述设置在最下层的树脂衬底的背面上，形成与外部器件连接的复数个外部连接用接线柱。
5.根据权利要求1所述的多层构造半导体微型组件，其特征为：
在除上述设置在最下层的树脂衬底的上述树脂衬底上组装形成了半导体存储元件的上述半导体芯片，
在上述设置在最下层的树脂衬底上组装形成了为控制上述半导体存储元件的控制用半导体元件的半导体芯片。
6.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述树脂衬底中设置在最下层及最上层的树脂衬底上组装的上述半导体芯片中至少一个的厚度，比其他树脂衬底上组装的上述半导体芯片厚。
7.根据权利要求1所述的多层构造半导体微型组件，其特征为：
在上述树脂衬底中设置于最上层的树脂衬底上面，还设置了热传导率比上述树脂衬底大的刚性板。
8.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述树脂衬底中设置在最下层及最上层的树脂衬底以外的树脂衬底中的上述第1埋入导体的直径，比设置在上述最下层及最上层的树脂衬底中的上述第1埋入导体的直径大。
9.根据权利要求8所述的多层构造半导体微型组件，其特征为：
上述薄膜部件中，设置在与上述最下层及最上层的树脂衬底接触的薄膜部件以外的薄膜部件中的上述第2埋入导体的直径，比设置在与上述最下层及最上层树脂衬底接触的薄膜部件中的上述第2埋入导体的直径大。
10.根据权利要求1所述的多层构造半导体微型组件，其特征为：
上述半导体芯片的主面上设置了垫电极，
上述树脂衬底，还具有与上述垫电极结合的连接用接线柱，和连接上述连接用接线柱与上述第1埋入导体的布线。
11.根据权利要求10所述的多层构造半导体微型组件，其特征为：
上述垫电极设置在上述半导体芯片的中央区域，
上述布线，设置在上述树脂衬底的上表面及背面上。
12.根据权利要求11所述的多层构造半导体微型组件，其特征为：
上述半导体芯片，还具有设置在主面两端相互等高的突起，
上述树脂衬底，还具有与上述突起接触的虚设电极。
13.根据权利要求10所述的多层构造半导体微型组件，其特征为：
连接在上述垫电极上的上述第1埋入导体中的一部分埋入导体的直径，比其他埋入导体的直径大。
14.根据权利要求1所述的多层构造半导体微型组件，其特征为：
构成上述树脂衬底的树脂基材，是由含重量比为70％以上95％以下的无机填料和热硬化树脂的混合物而成。
15.一种多层构造半导体微型组件的制造方法，其特征为：
包括：
工序a，准备上表面组装了半导体芯片且有第1埋入导体的第1树脂衬底、上表面组装了半导体芯片具有上述第1埋入导体且比上述第1树脂衬底厚的第2树脂衬底、以及形成为收纳上述半导体芯片的开口部且有第2埋入导体的薄膜部件，
工序b，以上述第2树脂衬底为最下层，在上述第2树脂衬底上交替叠层上述薄膜部件和上述第1树脂衬底，以及
工序c，对由上述工序b叠层的上述第1树脂衬底、上述第2树脂衬底及上述薄膜部件从最下层及最上层进行加热及加压使上述第1树脂衬底及上述第2树脂衬底和上述薄膜部件相互粘结的同时，还使上述第1埋入导体和上述第2埋入导体连接。
16.根据权利要求15所述的多层构造半导体微型组件的制造方法，其特征为：
还包含工序d，在设置于最上层的上述第1树脂衬底上面，粘结热传导率比上述第1树脂衬底及第2树脂衬底大的刚性板。
17.根据权利要求16所述的多层构造半导体微型组件的制造方法，其特征为：
上述工序d中，求出上述工序c制造的上述多层构造半导体微型组件的弯曲变形量，对应求得的弯曲变形量选择上述刚性板的材料。
18.一种多层构造半导体微型组件的制造方法，其特征为：
包括：
工序a，准备上表面组装了半导体芯片且有第1埋入导体的第1树脂衬底、上表面组装了半导体芯片具有上述第1埋入导体且比上述第1树脂衬底厚的第2树脂衬底、形成为收纳上述半导体芯片的开口部且有第2埋入导体的薄膜部件，
工序b，以上述第2树脂衬底为最下层，在上述第2树脂衬底上交替叠层上述薄膜部件和上述第1树脂衬底，
工序c，在设置于最上层的上述第1树脂衬底上方，设置了热传导率比上述第1树脂衬底及第2树脂衬底大的刚性板，
工序d，上述工序c之后，对已叠层的上述第1树脂衬底、上述第2树脂衬底、上述薄膜部件及上述刚性板从最下层及最上层进行加热及加压使上述第1树脂衬底及上述第2树脂衬底和薄膜部件相互粘结的同时，还使上述第1埋入导体和上述第2埋入导体连接。
CN2005101295330A 2004-12-16 2005-12-06 多层构造半导体微型组件及制造方法 Expired - Fee Related CN1812088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-364586 2004-12-16
JP2004364586 2004-12-16
JP2004364586A JP4504798B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール

Publications (2)

Publication Number Publication Date
CN1812088A true CN1812088A (zh) 2006-08-02
CN1812088B CN1812088B (zh) 2010-10-13

Family

ID=36594646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101295330A Expired - Fee Related CN1812088B (zh) 2004-12-16 2005-12-06 多层构造半导体微型组件及制造方法

Country Status (5)

Country Link
US (1) US7365416B2 (zh)
JP (1) JP4504798B2 (zh)
KR (1) KR20060069231A (zh)
CN (1) CN1812088B (zh)
TW (1) TW200623355A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847299B2 (en) 2006-12-27 2010-12-07 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN107316840A (zh) * 2016-04-26 2017-11-03 台湾积体电路制造股份有限公司 混合接合半导体晶片的3dic结构与方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US7884464B2 (en) * 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate
JP4312786B2 (ja) 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP4930699B2 (ja) * 2006-12-06 2012-05-16 凸版印刷株式会社 半導体装置
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
TWI340445B (en) 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
KR101494591B1 (ko) 2007-10-30 2015-02-23 삼성전자주식회사 칩 적층 패키지
TWI389290B (zh) * 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8680674B2 (en) * 2012-05-31 2014-03-25 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
US9093429B2 (en) 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9356352B2 (en) * 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
GB2511087A (en) * 2013-02-22 2014-08-27 Ibm System for electrical testing and manufacturing a 3D chip stack and method
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
US11738482B2 (en) 2020-11-16 2023-08-29 Jack Armstrong Method of potting electrical components into complex finished forms
KR20220155054A (ko) 2021-05-14 2022-11-22 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4230680B2 (ja) * 2000-06-29 2009-02-25 イビデン株式会社 多層化回路基板
JP4365515B2 (ja) 2000-08-21 2009-11-18 イビデン株式会社 半導体モジュールの製造方法
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP4694007B2 (ja) * 2001-02-14 2011-06-01 イビデン株式会社 三次元実装パッケージの製造方法
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4169970B2 (ja) * 2001-11-26 2008-10-22 三菱電機株式会社 パッケージ及び放熱器及びメモリ実装方式
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847299B2 (en) 2006-12-27 2010-12-07 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN101276807B (zh) * 2006-12-27 2011-03-16 三洋电机株式会社 半导体装置及其制造方法
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法
CN107316840A (zh) * 2016-04-26 2017-11-03 台湾积体电路制造股份有限公司 混合接合半导体晶片的3dic结构与方法
CN107316840B (zh) * 2016-04-26 2020-08-28 台湾积体电路制造股份有限公司 混合接合半导体晶片的3dic结构与方法

Also Published As

Publication number Publication date
CN1812088B (zh) 2010-10-13
TW200623355A (en) 2006-07-01
JP4504798B2 (ja) 2010-07-14
JP2006173388A (ja) 2006-06-29
US7365416B2 (en) 2008-04-29
KR20060069231A (ko) 2006-06-21
US20060131740A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1855479A (zh) 多层结构半导体模块及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1578589A (zh) 中间连接用配线基材、多层配线基板以及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1261007C (zh) 线路板及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1270363C (zh) 电子元件模块和电磁可读数据载体的制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1287672A (zh) 导电胶、使用导电胶的导电结构、电子元件、固定体、电子线路板、电气连接法、电子线路板的制造方法和陶瓷电子元件的制造方法
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
CN1234909A (zh) 半导体器件及其制造方法
CN1853451A (zh) 用于制造电子模块的方法
CN101069459A (zh) 多层印刷线路基板及其制造方法
CN1420715A (zh) 绝缘片和多层布线基板及其制造方法
CN1832163A (zh) 摄像模块及其制造方法
CN1835661A (zh) 配线基板的制造方法
CN1176571A (zh) 多层的金属化印刷板及其成型的模块
CN1874648A (zh) 布线板以及布线板的制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1790706A (zh) 多层构成半导体微型组件
CN1414822A (zh) 预浸料坯和电路基板以及它们的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20171206