CN1771767A - 制造电子模块的方法以及电子模块 - Google Patents

制造电子模块的方法以及电子模块 Download PDF

Info

Publication number
CN1771767A
CN1771767A CNA2004800093496A CN200480009349A CN1771767A CN 1771767 A CN1771767 A CN 1771767A CN A2004800093496 A CNA2004800093496 A CN A2004800093496A CN 200480009349 A CN200480009349 A CN 200480009349A CN 1771767 A CN1771767 A CN 1771767A
Authority
CN
China
Prior art keywords
layer
conductive layer
insulation material
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800093496A
Other languages
English (en)
Other versions
CN100556233C (zh
Inventor
R·托明恩
P·帕姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatec Co., Ltd
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565909&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1771767(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of CN1771767A publication Critical patent/CN1771767A/zh
Application granted granted Critical
Publication of CN100556233C publication Critical patent/CN100556233C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

本申请公开一种电子模块和制造这种电子模块的方法，在这种模块中，器件(6)粘接(5)在导电层的表面上，随后在该导电层上形成导电图案(14)。在粘接器件(6)以后，在导电层的表面上形成绝缘材料层(1)，该绝缘材料层包围连接到导电层上的器件(6)，或者将该绝缘材料层连接到该导电层的表面上。在粘接器件(6)以后，形成馈通通路，通过通路可以在导电层和器件接触区域(7)之间形成电接触。随后，在其表面粘接于器件(6)的导电层上形成导电图案(14)。

Description

制造电子模块的方法以及电子模块
本发明涉及一种电子模块和涉及制造电子模块的方法。
本发明具体涉及一种电子模块，该模块包括一个或多个嵌入到安装底板中的器件。该电子模块可以是一种例如电路板的模块，该电路板包括若干器件，这些器件通过在模块中形成的导电构件彼此连接。这些器件可以是无源器件、微电路、半导体器件或者其它类似器件。通常连接于电路板的器件形成一组器件。其它重要的器件组是通常集装成连接到电路板上的器件。本发明所指的电子模块当然也包括其它类型的器件。
安装底板类似于电子工业中一般所用的底板，如电子器件的安装板。底板的作用是为器件提供机械安装底板，和必须的电路连接，这些电路既连接于底板上的器件，又连接于底板外面的器件。安装底板可以是电路板，在这种情况下，本发明涉及的结构和方法与电路板的制造工艺紧密相关。该安装底板也可以是其它类型的底板，例如用于集装一件或多个器件的底板，或者整个功能模块的底板。
用于制造电路板的制造方法除其它方面而外，不同于制造微电路所用的方法，因为微电路制造方法中的安装底板例如底衬是用半导体材料作的，而电路板的安装底板的底板材料是一些绝缘材料。微电路的制造方法成本通常比电路板制造方法的成本高。
器件特别是半导体器件的盒子和集装件其结构和制造方法不同于电路板的结构和制造方法，因为器件集装主要是设法形成包围器件的盒子，该盒子在机械上保护该器件，并有利于器件的处理。在器件的表面上有连接部分，通常是凸出部，这些连接部分使得集装的器件可以容易地连接到电路板的正确位置上，并在电路板上进行要求的电路连接。另外，在器件盒子的里面也有导线，这些导线将盒子外面的连接部分连接于实际器件表面上的连接区域，通过这些导线可以按要求将器件连接于它的外围部件。
然而用常规工艺制造的器件盒子需要相当大的空间。因为现时电子装置变得越来越小，所以趋势是不用器件盒，这种器件盒占空间，不是必不可少的，而且需要不必要的成本。现在已经提出各种结构和方法来解决这一问题。
一种已知的解决办法是倒装片(FC)工艺，在这种工艺中，安装非集装的半导体器件，并直接连接于电路板的表面。然而倒装片工艺具有很多弱点和问题。例如，连接的可靠性是一个问题，特别是在电路板和半导体器件之间存在机械应力的情况下。为了避免机械应力，在半导体器件和电路板之间加上适当，下层弹性填料，这种填料可以补偿机械应力。这种工艺步骤降低了制造工艺的速度并增加了成本。由电子装置正常操作产生的热膨胀也可能引起足以损伤倒装片结构长期稳定性的机械应力。
美国专利申请4246595公开一种解决方法，在这种方法中，在器件的安装底板上形成空穴。该空穴的底部以两层绝缘层为界，在该空穴中形成连接器件的孔。靠着器件的绝缘层由粘合剂构成，随后，将器件嵌入到空穴中，器件的连接区域面向空穴的底部，通过绝缘层中的孔形成器件的电接触。如果希望制造机械上耐用的结构，该器件还必须连接于安装底板，所以这种方法是相当复杂的。为了有利地制造价廉的制品，采用复杂的方法有很大的困难，这种方法要求若干不同的材料和工艺步骤。在另一方面，这种方法也与今天所用的工艺(专利可以追溯到1981年)不一致。
日本专利申请出版物2001-53477公开第二种解决办法，在此申请中，在安装底板上形成器件的空穴。该器件放置在空穴中，器件的接触区域面朝安装板的表面。随后，在安装板的表面上和器件的上面形成绝缘层。在绝缘层上形成器件的接触开孔，通过该接触开孔形成器件的电接触。在这种方法中，在制造空穴和将器件装在空穴中要求相当高的准确度，使得可以正确地配置器件，以便相对于安装板的宽度和厚度，确保成功地形成馈通通路。
本发明意在提供一种制造电子模块的相当简单经济的方法，利用这种方法可以得到机械上耐用的结构。
本发明是基于将器件粘接在导电层的表面上，随后用该导电层形成导电层的导电图案。在粘接器件之后，在导电层的表面上形成或者连接绝缘材料层，该绝缘材料层包围连接到导电层上的器件。在粘接器件之后，还形成连通孔，通过连通孔，在导电层和器件的导电区域之间形成电接触。随后在粘接器件的导电层上形成导电图案。
更加具体的是，本发明的方法其特征在于权利要求1所述的方法。
本发明一个有利电子模块其特征在于权利要求19所述的电子模块。
采用本发明可以得到相当的优点。这是因为采用本发明可以制造机械上耐用的电子模块，这种模块包括嵌入到安装底板中的非集装器件。
本发明是一种相当简单的制造方法，在这种方法中，只需要相当少量的不同材料。为此，本发明具有实施例，利用该实施例可以低成本制造电子模块。例如，在美国专利出版物4246595公开的方法中需要支承层24、绝缘层16和粘接剂层17(见该专利的图8)。另外为了得到机械上牢固的连接，还要求第四种绝缘材料(在图8的实施例中未示出)，即填充材料，利用该材料可以将器件连接到支承层24上。在日本专利申请出版物2001-53447的解决办法中，完全包围器件的相应安装需要约3-4单独的绝缘材料或者绝缘层(该申请的图2和4)。
和上述出版物不同，本发明具有实施例，在这些实施例中，只用2-3种绝缘材料或者绝缘层便完全包围器件。这是因为器件的接触表面粘接在导电层上，因而在优选实施例中，粘接剂基本上将器件连接到其接触表面的整个区域上。在这种实施例中，在其它地方，利用绝缘材料层连接器件，这种绝缘材料起形成电子模块底板材料的作用。在粘接器件之后，形成该绝缘材料层，因而在优选实施例中，该绝缘层可以围绕器件形成与该器件形状贴合的绝缘材料层。在这种实施例中，可以利用粘接剂层和用1-2种绝缘材料板形成的底板材料层，达到器件的完全连接。
在本发明的实施例中，可以制造器件嵌入到其中的电路板。本发明还具有实施例，利用这种实施例，可以制造作为电路板一部分的包围器件的小型可靠器件集装件。在这种实施例中，其制造工艺比其中安装单独集装器件和将该集装器件连接于电路板表面的制造方法更为简单和经济。这种制造方法也适用于制造卷轴到卷轴(Reel-to-Reel)制品的方法。采用优选实施例的方法可以制造薄而便宜的包含器件的电路板制品。
本发明还有很多其它的优选实施例，应用这些实施例可以得到其它重要优点。采用这种实施例，可以将例如器件的集装步骤、电路板的制造步骤和器件的组装和连接步骤结合起来，形成一个单一的总体工艺。将单独的工艺步骤联合起来将带来显著的逻辑优点，并可以制造小型可靠的电子模块。另一个优点是，这种电子模块制造方法绝大多数可以利用已知的电路板制造方法和组装方法。
上述实施例的组合工艺作为一个整体，比制造电路板和采用例如倒装片方法将器件连接到线路板上的工艺简单。采用这种优选实施例，与其它制造方法相比，可以得到以下优点：
在连接器件时不需要焊接，而器件表面上连接区域和安装底板金属膜之间的电连接用通道方法形成。这意味着，部件的连接不需要金属长时间保持在熔熔状态，因而不会长期保持在相关的高温状态下。因此，使得结构比焊接的结构更为可靠。金属合金的脆性特别对小区域焊接中造成很大的问题。在优选实施例的无焊接解决方法中，可以达到比焊接解决办法中更小的结构；
-因为可以用这种方法制造更小的结构，所以可以将器件更紧密地放在一起。因此，在器件之间的导线变得较短，因而提高了电子电路的特性，可以显著降低损耗、干扰和传输延迟时间；
-该方法是一种无铅制造工艺，这有利于环保要求；
-在使用无焊接制造工艺时，也几乎不产生不希望的金属互化物，因而改进了结构的长期稳定性；
-本方法还允许制造三维构件，因为安装底板和嵌入在底板中的器件可以彼此叠置起来。
本发明还允许其它优选实施例。例如，对于本发明可以使用柔性电路板。另外，在整个工艺期间，安装底板的温度需保持在低温的实施例中，可以全面使用有机制造材料。
利用这些实施例，还可以制造很薄的结构，在这种结构中，不管结构如何薄，该器件完全可以在其安装底板例如电路板中受到完全保护。
在器件完全装在安装底板中的实施例中，电路板和器件之间的连接在机械上是牢固的和可靠的。
这些实施例还允许设计需要相当少工艺步骤的电子模块制造工艺。采用较少工艺步骤的实施例因此也需要较少加装置和不同制造方法。采用这些实施例在很多情况下，与更复杂的工艺相比可以降低成本。
还可以按照实施例选择电子模块导电图案层的层数。例如，可以形成一层或者两层导电图案层。还可以用电路板工艺中已知的方式，在这些导电图案层的顶部上形成另外的导电图案层。因此，整个模块可以包括例如三层、四层或者五层导电图案层。最简单的实施例只有一个导电图案层，实际上只有一层导电层。在一些实施例中，在形成导电图案时，可以利用包含在电子模块中的各个导电层。
在连接器件之后，只在连接于器件的导电层上形成导电图案的实施例中，导电层可以包括甚至在器件位置的导电图案。在这些实施例中可以得到相应的优点，在这些实施例中，电子模块可以具有第二导电图案层，该图案层位于模块底板材料的相对表面上(相对于连接于器件的导电图案层位于绝缘材料层的相对表面上)。第二导电层也可以包括在器件位置上的导电图案层。在导电层的器件位置上形成导电图案可以更有效地利用模块中的空间，形成更紧密的结构。
下面，参考附图示出的例子分析本发明。
图1-10示出一系列本发明制造方法一些例子的典型工艺，示意示出本发明一些电子模块的横截面图。
图11示出本发明一个电子模块的横截面图，该电子模块包括一个放在另一个顶部上的若干安装底板上。
在例示性方法中，制造从导电层4开始，该导电层例如是金属层。导电层4的一种合适制造材料是铜膜(Cu)。如果对工艺选择的导电膜4是很薄的，或者导电膜在机械上因为其它原因不是很牢固的，则推荐利用支承层12支承该导电膜4。可以例如以这样的方式采用这种方法，使得工艺从制造支承层12出发。该支承层12例如是导电材料层例如铝层、钢层、铜层，或者绝缘材料层例如聚合物层。未形成图案的导电层4可以形成在支承层4的第二表面上，例如采用电路板行业中熟知的一些制造方法制造。例如，可以将铜膜层合在支承层12的表面上，由此制造导电层。或者可以这样作，即在导电层4的表面上形成支承层12。导电膜4也可以是镀面金属膜，或者其它一些包含若干层或者若干材料的膜。
随后在工艺中，用导电层4形成导电图案。必须使该导电图案与器件6对准。采用适当的对准标记可以很容易地进行这种对准，其中至少一些标记已经在工艺的这一步骤形成。可以采用若干不同的方法来形成实际的对准记号。一种可能的方法是在靠近器件6安装位置的导电层4上形成小的通孔3。同样的通孔3可以用来可以使器件6和绝缘材料层1对准。因此为了进行准确的对准，最好应当有至少两个通孔3。
器件6利用粘接剂粘接在导电层4的表面上。为了进行粘接，可以将粘接剂层5涂在导电层4的粘接表面上，或者涂在器件6的粘接表面上，或者涂在两个表面上。随后利用对准孔30或者其它对准标志，使器件6与计划安装器件6的位置对准。或者，可以这样作，首先使器件和导电层4彼此相对定位，将器件6粘接在导电层4上，随后形成与器件对准的对准标记。术语“器件6的粘接表面”是指面向导电层4的那一表面。器件6的粘接表面包括与器件形成电接触的接触区域。因此，该接触区域可以是例如器件6表面上的平区域，或者更通常的是从器件6表面上凸出的接触凸出部。一般在器件6上具有至少两个接触区域或者凸出部。在复杂的微电路中，有更多数目的接触区域。
在很多实施例中，最好在一个或者多个粘接表面上涂上更多粘接剂，使得粘接剂完全充满器件6和导电层4之间剩余的空间，这样便不需要单独的填料。器件6和导电层4之间空间的充满增强了器件6和导电层4之间的机械连接，因而得到机械上更结实的结构。全面的和不破裂的粘接剂层还可以支承随后用导电层4形成的导电图案4，并在随后的工艺步骤中保护这种结构。
术语“粘接剂”是指一种材料，利用这种材料，可以将器件粘接在导电层上。粘接剂的一个特性是，粘接剂可以以相当流体的形式或者与表面形状相贴合的方式，涂在导电层的表面上和/或者器件的表面上。粘接剂的另一个特性是，在涂上之后，粘接剂硬化，或者至少局部硬化，使得粘接剂能够将器件连接就位(相对于导电层)，至少一直到器件以其它另外方式连接于结构上。粘接剂的第三特性是其粘接能力，即它能够粘接于要粘接的表面。
术语“粘接”是指用一种粘接剂将器件和导电层彼此粘接起来。因此在粘按时，将粘接剂放在器件和导电层之间，并相对于导电层将器件放在适当的位置，在此位置，粘接剂与器件和导电层接触，至少局部充满器件和导电层之间的空间。随后，使粘接剂硬化(至少局部的硬化)，或者使粘接剂快速硬化(至少局部硬化)，使得器件通过粘接剂粘接于导电层。在一些实施例中，器件的接触凸出部在粘接期间可以穿过粘接剂层，与导电层接触。
在这些实施例中所用的粘接剂通常是加热硬化的环氧树脂，例如NCA粘接剂(非导电粘接剂)。为了确保所用的粘接剂对导电膜、电路板和器件具有充分的粘接性，需要选择粘接剂。粘接剂的一个优选特性是，适当的热膨胀系数使得粘接剂的热膨胀在工艺期间不会与周围材料的热膨胀相差太大。所选择的粘接剂最好还应当具有很短的硬化时间，最好至多为若干秒。在此时间中，粘接剂至少应当局部硬化，硬化到粘接剂能够使器件保持就位的程度。随后，显然可以用更多时间进行最后硬化，根据随后的工艺步骤确定要进行的最后硬化时间。该粘接剂还应当承受所用工艺温度例如若干次加热到100-265℃的温度，并能够承受制造工艺中的其它应力，例如化学应力和机械应力，粘接剂的电导率最好与绝缘材料的电导率大致相同。
作为电子模块例如电路板的底板材料，选择适当的绝缘材料层1。采用适当的方法，根据要连接到导电层4上器件6的大小和相互位置，在绝缘层1上形成空穴或者通孔。该空穴或者通孔可以作得稍大于器件6，在这种情况下，绝缘层与导电层的对准将不是太重要的。如果在工艺中采用其上形成器件6所用通孔的绝缘材料层1，则可以另外用单独的绝缘材料层11得到其它优点，在此绝缘层中不形成孔。这种绝缘材料层11可以配置在绝缘材料层1的顶部，盖住器件所用通孔。
如果需要在电子模块上形成第二导电层，可以在绝缘材料层1的表面上形成该第二导电层。在应用第二绝缘材料层11的实施例中，该导电层可以形成在该第二绝缘材料层11的表面上。如果需要，可以在第二导电层9上形成导电图案19。例如可以采用形成导电膜4的同样方式形成导电层9。然而在简单的实施例中，以及在制造简单的电子模块时，形成第二导电层9不是必须的。然而可以以很多方式，例如增大导电图案的空间，保护器件6和使整个模块抗电磁辐射(EMC屏蔽)，利用第二导电膜9，采用第二导电膜9，可以增强结构，并减小例如安装底板的翘曲。
在电子模块中形成馈通通路，通过这种通路可以在器件6和导电层4的接触区域之间形成电接触。在导电层4上的器件6接触区域位置上(图中为接触凸出部7)形成作为馈通通路的孔17。孔3或者其它可利用的对准标记用于对准。孔17这样形成，使得这些孔穿过留在这些接触区域或者接触凸出部7上的粘接剂层。该孔17因此伸到接触凸出部7或者其它接触区域的材料。例如可以采用激光装置打孔的方法或者采用其它一些适合的方法，形成孔17。随后，将导电材料引入孔17中，使得在器件6和导电层4之间形成电接触。
采用技术人员一般熟知的制造电路板的制造方法可以实施这些例子的制造工艺。
下面更详细分析图1-8所示方法的步骤。
步骤A(图1)：
在步骤A中，选择适当的导电层4作工艺的起始材料。同时也可以选择分层板作起始材料，在该分层板上，导电层4配置在支承底板表面上。该分层板可以这样制造，使得可以取用适当的支承底板12进行处理，并使形成导电层4的适当导电膜连接到该支承底板的表面上。
支承底板12可以用例如导电材料例如铝或者绝缘材料例如聚合物特制造。导电层4的形成方法是例如将薄金属膜连接到支承底板12的第二表面上，采用例如层合该支承板和铜膜的方法。该金属膜可以采用例如粘接剂层粘接在支承底板上，该粘接剂涂在支承底板12的表面上或者金属膜上，然后再层压该金属层。在此步骤，不需要在金属膜上形成任何图案。
在图1所示的例子中，孔3穿过支承底板12和导电层4，用于在安装和连接器件6时进行对准。对要安装的各个器件6可以形成例如两个通孔3。采用一些适合的方法例如用机械切削、冲压、钻孔或者利用激光形成该孔3。然而形成通孔3并不是重要的步骤，可以采用其它一些适当的对准标记来对准部件。在图1所示的实施例中，用于对准器件的通孔3穿过支承底板12和导电膜4。这种孔的优点是，采用同样的对准标记(通孔3)可以在两个安装板侧面上进行对准。
步骤A也可以以一种方式执行，这种方式与采用自支承导电层4的实施例所用方式相同，在这些实施例中完全不用支承层12。
步骤B(图2)：
在步骤B中，将粘合剂层5涂在要粘接器件6的那些导电层4的区域。这些区域可以称为粘接区域。可以采用例如通孔3对准粘接剂层5。选择粘接剂层的厚度，使得在将部件6压在粘接剂层5上时，这些粘接剂可以合适地充满器件6和导电层4之间的空间中。如果器件6包括接触凸出部7，则粘接剂层5的厚度最好大比接触凸出部7的高度大例如1.5-10倍，使得器件6和导电层4之间的空间可以完全充满。为器件6形成的粘接剂层5的表面区域也可以稍大于器件6的相应表面积，这有助于避免充满不充分的危险。
可以这样改变步骤B，使得粘接剂层涂在器件6的粘接层上，而不是涂在导电层的粘接区域上。可以采用例如将器件浸在粘接剂中来完成这一步骤，然后再将其连接于电子模块上的位置。还可以这样作，即将粘接剂涂在导电层4的粘接区域和器件6的粘接面两个地方。
所用的粘接剂因此是电绝缘体，使得在真正的粘接剂层5中，在器件6的接触区域(例子中的接触凸出部7)之间不形成电接触。
步骤C(图3)：
在步骤C中，器件6连接就位于电子模块中的位置。采用例如组装机将电子器件6压入到粘接剂层5中，由此执行这一步骤。在组装步骤中，采用用于对准的通孔3或者其它可用的对准标记来对准器件6。
器件6可以单独地或者适当连接成组进行粘接。典型的过程是，相对于组装机，将称作为安装底板底部的导电层引到适当的位置，随后，对准器件6，将其压在安装底板的底部上，该安装底板在对准和粘接期间保持不动。
步骤D(图4)：
在步骤D中，将绝缘层1放导电层4的顶部，在该绝缘材料层中，有预先形成的空穴2，或者用于粘接在导电层4上器件6的空穴。该绝缘材料层1可以用适当的聚合物底板形成，在该底板上，用某种适当的方法，按照器件6的大小和位置形成这些空穴或者空腔。该聚合物可以是例如已知的广泛用在电路板行业中的聚酯胶片板，该胶片板用玻璃纤维垫和所谓b-态环氧树脂制造。最好在粘按层5已经硬化，或者已经充分硬化，以便器件6可以在配置绝缘材料层1期间保持就位后，才执行步骤D。
在制造很简单的电子模块时，可以将绝缘材料层1在步骤D期间粘接在导电层4上，随后工艺接着在导电层4上形成图案。
步骤E(图5)：
在步骤E中，在绝缘材料层1的顶部上配置没有图案的绝缘材料层11，然后在绝缘材料层的顶部上配置导电层9。和绝缘材料层1一样，绝缘材料层11可以采用适当的聚合物膜例如上述聚酯胶板制造。该导电层9也可以是例如铜膜或者其它的适合于作此用途的其它一些膜。
步骤F(图6)：
在步骤F中，通过加热，对层1、11和9加压，使得聚合物(层1和11中的聚合物)在导电层4和9之间围绕器件6形成一体的紧合层。应用这种方法可以使第二导电层9变得相当平滑。
在制造简单的只包括单一导电图案层14的电子模块时，可以完全省去步骤E，或者可以将层1和11层合在结构上，而不用形成导电层9。
步骤G(图7)：
在步骤G中，将支承底板取下来，或者从结构上除去。可以采用例如机械方法或者腐蚀方法除去。对于不采用支承底板12的实施例自然可以省去步骤G。
步骤H(图8)：
在步骤H中，形成作为馈通通路的孔17。该孔17穿过导电层4和粘接剂层5，使得接触凸出部7的材料或者器件6其它接触区域露出来。可以采用例如激光钻孔法形成孔17。例如可以利用孔3定位孔17。
步骤I(图9)：
在图步骤I中，使导电材料18逐渐生长在步骤H中形成的孔17中。在举例的工艺中，该导电材料也同时生长在底板顶部的其它地方，从而增加导电层4和9的厚度。
逐渐生长的导电材料18可以是例如铜或者其它一些可以充分导电的导电材料。选择导电材料18应当考虑到该材料与器件6接触凸出部7形成电接触的能力。在一个例示性工艺中，该导电材料主要是铜。采用化学反应形成的薄层铜将孔17填成平面，然后继续用电化学镀铜法电镀平面，由此执行铜的电镀。例如采用化学方法形成的铜，因为该铜也可以在粘接剂的顶面上形成表面，并在电化学表面加工中起导体的作用。因此，可以用湿化学方法进行这种金属的逐渐生长。在这种情况下，这种生长是很经济的。
在例示的工艺中，首先采用三步骤除污处理方法，清洁用作馈通通路的孔17。随后，电镀该连通孔，首先形成促使聚合物反应的SnPd涂层，随后在表面上沉积一个薄层(约2微米)。用电化学电镀方法增加铜的厚度。
步骤I用于在器件6和导电层4之间形成电接触。因此在步骤I中增加导电层4和9的厚度不是重要的，因而这样设计工艺也是可行的，即在步骤I中，只用适当的材料充填孔17。形成导电层18的方法例如是，用导电膏填充导电孔17，或者采用其它一些适用于微通道的喷镀方法。在随后的图中，导电层18和导电层4和9并合在一起。
步骤J(图10)：
在步骤J中，用底板表面上的导电层4和9形成要求的导电图案14和19。如果在实施例中，仅使用单一的导电层4，则只在底板的一个侧面上形成图案。也可以这样作，即是在实施例中也采用第二层9，但是只在导电层4上形成导电图案。在这种实施例中，没有图案的导电层9起例如电子模块机械支承层或者保护层的作用，或者起防电磁辐射的作用。
例如，从导电图案的外侧除去导电层4的导电材料，可以用这一方法形成导电图案14。可以采用例如图案形成法和腐蚀方法中的一种方法除去导电材料，这些方法已广泛用在电路板行业中，众所周知。
在步骤J之后，该电子模块包括器件6或者若干器件6和导电图案14和19(在一些实施例中，只有导电图案14)，利用这些图案可以将一个或多个器件6连接于外电路或者彼此相连接。这样便已经存在制造功能完整模块的条件。可以这样设计工艺，使得在步骤J之后便完成电子模块，图10示出用例示方法制造的可能电子模块的一个例子。如果需要，可以在步骤J之后继续完善该工艺，例如在电子模块的表面上形成保持性物质，或者在电子模块的第一和/或者第二表面上形成另外的导电图案。
图11
图11示出多层结构的电子模块，该模块包括三个随同其部件6彼此层合的底板1和总共6个导电图案层14和19。该底板1利用中间层32彼此粘接。该中间层32可以是例如层合在安装底板1之间的聚酯片环氧树脂层。随后为了形成电接触，在电子模块上钻出穿过模块的孔。利用在孔中镀的导电层31形成电接触，利用穿过电子模块的导电层31，可以恰当地将安装板1的各种导电图案层14和19彼此连接起来，由此形成多层的功能完整的模块。
根据图11的例子，可以明显看出，也可以用这种方法来制造很多不同类型的三维电路构件。例如可以这样应用这种方法，使得将若干存贮电路，一个放在另一个的顶部上，形成包含若干存贮电路的集装件，在这种集装件中，存贮电路彼此连接，形成单一的完整的集装件。这种集装件称为三维多芯片集装件。在这种模块中，可以自由选择芯片，并且可以根据选择的电路容易形成不同芯片之间的电接触。
例如可以采用上述电子模块制造方法中的一个方法制造多层电子模块的子模块(具有其器件6以及导电图案14和19的底板1)。采用其它一些适用的方法当然也同样容易地制造连接于层合结构中的一些子模块。
图1-11的例子示出一些可能的工艺，利用这些工艺可以发挥本发明的作用，然而本发明并不仅仅局限于上面示出的工艺，代之以是，注意到权利要求书的整个范围和其等效装置的说明，本发明还包括各种其它的工艺和生产的终端制品。本发明还不限于仅仅由所举例子说明的结构和方法，代之以是，技术人员可以明显看出，采用本发明的各个方面，可以制造范围很广的与上述例子很不相同的各种电子模块和电路板。图中示出的器件和线路仅仅是为了说明制造工艺。因此，可以对上述例示的工艺进行很多改变，并允许与该工艺不一致的工艺，而仍然符合本发明的基本原理。这些改变例如涉及在不同步骤中所述的制造方法，或者涉及工艺步骤的相互顺序。
利用本方法还可以制造连接于电路板的器件集装件，这些集装件可以包括彼此电连接的若干器件。
还可以应用该方法来制造整个的电子模块。该模块也可以是用一种方式将器件连接到其外表面上的电路板，该方式与连接到常规电路板上的方式相同。

Claims (23)

1.一种制造电子模块的方法，该方法包括：
选取导电层；
选取器件，该器件具有接触表面，该接触表面具有接触区域；
将该器件的接触表面的一侧粘接到导电层的第一表面上；
在导电层的第一表面上形成绝缘材料层，该绝缘材料层包围粘接于导电层的模块；
形成馈通通路，用于将器件的接触区域电连接于导电层；以及
在导电层上形成导电图案。
2.如权利要求1所述的方法，其特征在于，在粘接器件时：
将粘接剂涂在导电层的表面上；
将器件的接触表面压入到该粘接剂层中。
3.如权利要求1所述的方法，其特征在于，在粘接器件时：
将粘接剂层涂在器件的接触表面上和导电层的第一表面上；
彼此相对地加压该粘接剂层。
4.如权利要求1或2所述的方法，其特征在于，将至少一个器件粘接在导电层上，并在导电层表面区域上涂上粘接剂层，使得导电层表面，在器件的连接区域的外面基本上没有粘接剂。
5.如权利要求1所述的方法，其特征在于，在粘接器件时：
将粘接剂涂在器件的接触表面上；
器件表面上的粘接剂层压靠导电层。
6.如权利要求1-5中任一项所述的方法，其特征在于：
在导电层上形成至少一个对准标记，以便对准器件；
将器件粘接在导电层上，该器件对准该至少一个对准标记。
7.如权利要求6所述的方法，其特征在于，该至少一个对准标记是通孔，该孔穿过导电层。
8.如权利要求1-7中任一项所述的方法，其特征在于，在导电层上形成导电图案，方法是除去一部分导电层材料，使得留下的导电层材料形成图案。
9.如权利要求1-8中任一项所述的方法，其特征在于，在导电层和粘接剂层上，在器件接触区域的位置形成开孔，以便形成馈通通路。
10.如权利要求1-9中任一项所述的方法，其特征在于，支承层连接到导电层上，并且在制造绝缘材料层之后但在制造导电图案之前，除去该支承层。
11.如权利要求1-10中任一项所述的方法，其特征在于，制造包围器件的绝缘材料层，其形成方法是，将绝缘材料层连接到导电层上，在该绝缘材料层中已经形成用于一个或多个器件的空穴或者空腔。
12.如权利要求11所述的方法，其特征在于，被一体化并盖住该器件的第二绝缘材料层连接到第一绝缘材料层的表面上，第一绝缘材料层连接到导电层上。
13.如权利要求1-12中任一项所述的方法，其特征在于，在绝缘材料层的相对表面上形成第二导电图案层。
14.如权利要求1-13中任一项所述的方法，其特征在于，将不连接于电路板结构的单独器件粘接在导电层上。
15.如权利要求1-14中任一项所述的方法，其特征在于，将一个以上的器件以相应方式嵌入到电子模块中。
16.如权利要求15所述的方法，其特征在于，嵌入底板中的器件彼此电连接，从而形成功能完整的模块。
17.如权利要求1-16中任一项所述的方法，其特征在于，制造第一模块，同时制造至少一个第二模块，将制造的模块叠置连接起来，使这些模块彼此对准。
18.如权利要求17所述的方法，其特征在于，用作馈通通路的孔穿过彼此叠置连接的模决，并在由此形成的孔中形成导电体，以便使各个模块上的电路彼此连接，形成功能完全的模块。
19.一种电子模块，该模块包括：
绝缘材料层，该材料层具有第一和第二表面；
在该绝缘层上的至少一个孔或空穴，该孔通向第一表面上；
在该至少一个孔或者空穴中的至少一个器件，该器件包括位于面向绝缘材料层的第一表面的器件侧面上的接触区域，该器件这样定位，使得接触区域位于与绝缘材料层第一表面的高度隔开一定距离的位置；
导电图案层，该图案层在绝缘材料层的第一表面上延伸，并在绝缘材料层中的至少一个孔或者空穴的顶部和器件接触区域的位置上延伸；
硬化的粘接剂层，该层在器件和导电层之间位于绝缘材料层的孔或空穴中；
穿过该粘接剂层的导电材料结构件，该结构件用于在导电图案层和器件接触区域之间形成电接触。
20.如权利要求19所述的电子模块，其特征在于，在绝缘材料层第一表面和第二表面之间的方向上，器件的厚度小于该绝缘材料上的厚度。
21.如权利要求19或20所述的电子模块，其特征在于，上述导电图案层基本上为平的，使得贴靠绝缘材料层的导电图案层的表面以及该绝缘材料层上用于器件的孔或者空穴基本上完全位于该绝缘材料层第一表面的高度。
22.如权利要求19-21中任一项所述的电子模块，其特征在于，该器件包括第二导电图案层，该图案层在绝缘材料层的第二表面上延伸。
23.如权利要求19-22中任一项所述的电子模块，其特征在于，该电子模块包括若干器件，这些器件由导电图案彼此电连接，使得这些器件形成功能完全的器件。
CNB2004800093496A 2003-04-01 2004-03-31 制造电子模块的方法以及电子模块 Expired - Lifetime CN100556233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030493 2003-04-01
FI20030493A FI115601B (fi) 2003-04-01 2003-04-01 Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101332126A Division CN101546759B (zh) 2003-04-01 2004-03-31 制造电子模块的方法以及电子模块

Publications (2)

Publication Number Publication Date
CN1771767A true CN1771767A (zh) 2006-05-10
CN100556233C CN100556233C (zh) 2009-10-28

Family

ID=8565909

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101332126A Expired - Lifetime CN101546759B (zh) 2003-04-01 2004-03-31 制造电子模块的方法以及电子模块
CNB2004800093496A Expired - Lifetime CN100556233C (zh) 2003-04-01 2004-03-31 制造电子模块的方法以及电子模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101332126A Expired - Lifetime CN101546759B (zh) 2003-04-01 2004-03-31 制造电子模块的方法以及电子模块

Country Status (12)

Country Link
US (2) US7663215B2 (zh)
EP (1) EP1609339B1 (zh)
JP (1) JP4205749B2 (zh)
KR (1) KR100687976B1 (zh)
CN (2) CN101546759B (zh)
AT (1) ATE531242T1 (zh)
BR (1) BRPI0408964B1 (zh)
CA (1) CA2520992C (zh)
FI (1) FI115601B (zh)
HK (1) HK1089328A1 (zh)
MX (1) MXPA05010527A (zh)
WO (1) WO2004089048A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501842B (zh) * 2006-12-23 2011-05-11 Lg伊诺特有限公司 半导体封装及其制造方法
CN109792848A (zh) * 2016-09-30 2019-05-21 罗伯特·博世有限公司 尤其是用于变速箱控制模块的电子组件和其制造方法
CN110612781A (zh) * 2017-04-10 2019-12-24 塔克托科技有限公司 多层结构及多层结构的相关制造方法
CN110612781B (zh) * 2017-04-10 2024-04-05 塔克托科技有限公司 多层结构及多层结构的相关制造方法

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
US7926173B2 (en) 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8300425B2 (en) * 2007-07-31 2012-10-30 Occam Portfolio Llc Electronic assemblies without solder having overlapping components
US20090035454A1 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of Encapsulated Electronic Components to a Printed Circuit Board
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009218545A (ja) 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
JPWO2009147936A1 (ja) 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
KR100997793B1 (ko) * 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101013994B1 (ko) 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
DE102008043122A1 (de) * 2008-10-23 2010-04-29 Robert Bosch Gmbh Elektrische Schaltungsanordnung sowie Verfahren zum Herstellen einer elektrischen Schaltungsanordnung
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR100999539B1 (ko) 2008-11-04 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100972051B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972050B1 (ko) 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
KR101084910B1 (ko) * 2009-10-12 2011-11-17 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
KR101075645B1 (ko) * 2010-08-18 2011-10-21 삼성전기주식회사 임베디드 회로기판의 제조 방법
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8923008B2 (en) 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
WO2012164720A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
WO2012164719A1 (ja) * 2011-06-02 2012-12-06 株式会社メイコー 部品内蔵基板及びその製造方法
KR101216414B1 (ko) 2011-06-30 2012-12-28 아페리오(주) 인쇄회로기판의 제조방법
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
WO2014041628A1 (ja) * 2012-09-12 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
KR101630435B1 (ko) * 2014-04-21 2016-06-15 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
KR101640751B1 (ko) 2014-09-05 2016-07-20 대덕전자 주식회사 인쇄회로기판 및 제조방법
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9420695B2 (en) 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
CN110088894B (zh) * 2016-12-21 2023-09-12 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
TWI771610B (zh) * 2019-09-02 2022-07-21 矽品精密工業股份有限公司 電子封裝件及其承載結構與製法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6079770U (ja) 1983-11-07 1985-06-03 関西日本電気株式会社 積層型ハイブリツドｉｃ
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
JP2830812B2 (ja) * 1995-12-27 1998-12-02 日本電気株式会社 多層プリント配線板の製造方法
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000311229A (ja) 1999-04-27 2000-11-07 Hitachi Ltd Ｉｃカード及びその製造方法
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
DE19940480C2 (de) * 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003037205A (ja) 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US8076782B2 (en) * 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501842B (zh) * 2006-12-23 2011-05-11 Lg伊诺特有限公司 半导体封装及其制造方法
CN109792848A (zh) * 2016-09-30 2019-05-21 罗伯特·博世有限公司 尤其是用于变速箱控制模块的电子组件和其制造方法
CN109792848B (zh) * 2016-09-30 2020-12-29 罗伯特·博世有限公司 用于变速箱控制模块的电子组件和其制造方法
CN110612781A (zh) * 2017-04-10 2019-12-24 塔克托科技有限公司 多层结构及多层结构的相关制造方法
CN110612781B (zh) * 2017-04-10 2024-04-05 塔克托科技有限公司 多层结构及多层结构的相关制造方法

Also Published As

Publication number Publication date
EP1609339A1 (en) 2005-12-28
MXPA05010527A (es) 2006-03-10
KR20060005348A (ko) 2006-01-17
US20100062568A1 (en) 2010-03-11
ATE531242T1 (de) 2011-11-15
BRPI0408964B1 (pt) 2017-05-09
CN100556233C (zh) 2009-10-28
US8034658B2 (en) 2011-10-11
JP4205749B2 (ja) 2009-01-07
CA2520992C (en) 2013-01-22
EP1609339B1 (en) 2011-10-26
WO2004089048A1 (en) 2004-10-14
CA2520992A1 (en) 2004-10-14
KR100687976B1 (ko) 2007-02-27
JP2006523375A (ja) 2006-10-12
FI20030493A (fi) 2004-10-02
CN101546759A (zh) 2009-09-30
HK1089328A1 (en) 2006-11-24
US20060278967A1 (en) 2006-12-14
US7663215B2 (en) 2010-02-16
BRPI0408964A (pt) 2006-04-04
CN101546759B (zh) 2011-07-06
FI115601B (fi) 2005-05-31
FI20030493A0 (fi) 2003-04-01

Similar Documents

Publication Publication Date Title
CN1771767A (zh) 制造电子模块的方法以及电子模块
US9226382B2 (en) Printed wiring board
CN101027948B (zh) 电子模块及其制造方法
CN101010994B (zh) 制造电子模块的方法
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
CN101065843A (zh) 制造电子模块的方法
CN1167122C (zh) 半导体器件
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
CN1946271A (zh) 印刷电路板及其制造方法
CN1230894C (zh) 半导体封装及其制造方法
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1505147A (zh) 电子部件封装结构和生产该结构的方法
JP2007535156A (ja) 埋込み構成要素からの熱伝導
CN1167339A (zh) 半导体器件、其制造方法以及组合型半导体器件
US20110088936A1 (en) Method for manufacturing an electronic assembly
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1716580A (zh) 电路装置及其制造方法
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
CN104599984A (zh) 含有半导体芯片的装置及生产这种装置的方法
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
KR20140070602A (ko) 임베디드 다이 패키징용의 고정밀도 자가 정렬 다이
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1254856C (zh) 电路装置的制造方法
CN1828882A (zh) 半导体器件
CN101989582B (zh) 嵌埋半导体芯片的封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1089328

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1089328

Country of ref document: HK

CP03 Change of name, title or address

Address after: Helsinki

Patentee after: GE Embedded Electronics OY

Address before: Espoo, Finland

Patentee before: IMBERA ELECTRONICS OY

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20200903

Address after: Virginia

Patentee after: Imberatec Co., Ltd

Address before: Helsinki

Patentee before: GE Embedded Electronics OY

TR01 Transfer of patent right