CN1765162A - 多层陶瓷基板 - Google Patents

多层陶瓷基板 Download PDF

Info

Publication number
CN1765162A
CN1765162A CNA2004800082006A CN200480008200A CN1765162A CN 1765162 A CN1765162 A CN 1765162A CN A2004800082006 A CNA2004800082006 A CN A2004800082006A CN 200480008200 A CN200480008200 A CN 200480008200A CN 1765162 A CN1765162 A CN 1765162A
Authority
CN
China
Prior art keywords
aforementioned
electrode
type surface
ceramic substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800082006A
Other languages
English (en)
Other versions
CN1765162B (zh
Inventor
酒井范夫
原田淳
石野聪
西泽吉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1765162A publication Critical patent/CN1765162A/zh
Application granted granted Critical
Publication of CN1765162B publication Critical patent/CN1765162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Abstract

多层陶瓷基板，具备多个陶瓷层层叠而成的、具有第1主表面(18)、在内部配置了内部线路元件的陶瓷层叠体(10)，具有与前述陶瓷层叠体(10)的第1主表面(18)连接的接合面(19)和与前述接合面(19)对置的安装面(16)的树脂层(15)，形成于前述树脂层(15)的安装面(16)、与前述陶瓷层叠体(10)的内部线路元件(14)中的至少任一元件电连接的外部电极(17)，配置在前述陶瓷层叠体(10)的第1主表面(18)与前述树脂层(15)的接合面(19)的界面或前述树脂层(15)内部的接地电极(12)、仿真电极或电容形成电极。

Description

多层陶瓷基板
技术领域
本发明涉及多层陶瓷基板。
背景技术
在便携式终端等信息通信设备的内部搭载了各式各样的高频组件，如芯片天线、延迟线、高频复合开关组件、接收器件等。这种高频组件是在安装于配线基板的状态下使用的。
这种高频组件通常是线路部件被安装在多层基板上而形成的。作为多层基板，公知的是采用多层陶瓷基板。多层陶瓷基板一般设置消除噪音用的接地电极。这种电极例如在日本专利特开2002-94410号公报中被揭示。接地电极一般是内装在多层陶瓷基板内部尽可能接近下表面的位置。其原因是这样可使接地电极尽可能接近配线基板的接地电极，容易消除杂散电容、杂散电感等不必要的阻抗成分。
以往的多层陶瓷基板的一个例子见图8。多层陶瓷基板100是在陶瓷层11层叠构成的陶瓷层叠体10上搭载了电子器件13a、13b、13c的基板。接地电极12被内装在多层陶瓷基板100的下表面附近被陶瓷层11m，11n夹住。
发明的揭示
接地电极需要较大的面积，因此在制作多层陶瓷基板时，就必需在陶瓷生片上形成大面积的导体图案。可是，如果导体图案面积变大，则夹住导体图案的2片陶瓷生片相互之间的接触面积就变小。其结果是，陶瓷生片相互之间的接合性降低。
以图8所示的多层陶瓷基板100的例子来说，由于夹在陶瓷层11m、11n之间的接地电极12的面积变大，因此导致陶瓷层11m、11n相互间的接合性降低。
并且，在烧成时，由于导体图案和陶瓷生片之间产生的收缩量的差异，将负荷加在陶瓷层上。导体图案的面积越大这种负荷的作用就越大。因此，烧成后的多层陶瓷基板中，尤其在接地电极附近，存在陶瓷层产生脱层、裂缝等缺陷的问题。
为了解决这些问题，也考虑将接地电极在多层陶瓷基板的下面露出配置。实际上也有这种构造的器件，但是，这样就出现在接地电极与配线基板上的布线之间容易产生短路的新问题。
因此，本发明的目的在于提供即使安装在配线基板表面时、也能够将接地电极配置在尽可能接近配线基板的位置以防止在配线基板上发生短路、且在烧成时不产生裂缝等缺陷的多层陶瓷基板。
为达到前述目的，本发明的多层陶瓷基板1具备由多个陶瓷层层叠而成的、具有第1主表面、在内部配置了内部线路元件的陶瓷层叠体，具有与前述陶瓷层叠体的第1主表面连接的接合面和与前述接合面对置的安装面的树脂层，形成于前述树脂层的安装面、与前述陶瓷层叠体的内部线路元件中的至少任一元件电连接的外部电极，配置在前述陶瓷层叠体的第1主表面与前述树脂层的接合面的界面或前述树脂层内部的接地电极、仿真(dummy)电极或电容形成电极。由于采用这种构成，因此接地电极、仿真电极或电容形成电极能够保持在非常接近安装面的位置，其结果是，能够使接地电极、仿真电极或电容形成电极与配线基板的距离缩短。
在前述发明中，较好的是前述接地电极、仿真电极或电容形成电极是与前述陶瓷层叠体一体烧成的烧结金属。采用这种构成，与粘贴金属箔形成电极的情况相比，电极本身的表面粗度变大，对于与树脂层的接合，利用固着效果能够增加接合力。
为达到前述目的，本发明的多层陶瓷基板2具备由多个陶瓷层层叠而成的、具有第1主表面、在内部配置了内部线路元件的陶瓷层叠体，具有与前述陶瓷层叠体的第1主表面连接的接合面和与前述接合面对置的安装面的树脂层，形成于前述树脂层的安装面、与前述陶瓷层叠体的内部线路元件中的至少任一元件电连接的外部电极，配置在前述陶瓷层叠体的第1主表面与前述树脂层的接合面的界面或前述树脂层内部的接地电极，通过从前述安装面的相反侧与前述接地电极对置而在其与前述接地电极间构成电容的电容形成电极。采用这种构成，能够得到特性非常稳定的电容。
在前述发明中，较好的是具备安装在前述第1主表面的、由前述树脂层覆盖的第1线路部件，前述接地电极、仿真电极或电容形成电极被配置在比前述第1线路部件更靠近前述安装面的位置。采用这种构成，电子器件不仅可以搭载在陶瓷层叠体的上表面，也可以搭载在陶瓷层叠体的下表面，因此，能够实现电子器件的高密度化，还可对应于配线基板节省空间。
在前述发明中，较好的是配置前述第1线路部件使其集中在前述接地电极、仿真电极或电容形成电极投影于前述第1主表面形成的投影区域内。采用这种构成，接地电极能够对第1线路部件发挥屏蔽效应。
在前述发明中，较好的是从前述外部电极到前述内部线路元件的电连接通过沿着前述第1主表面延展而形成的中继电极实施。采用这种构成，能够将上下的通路孔的位置错开，因此设计的自由度提高。
在前述发明中，较好的是前述陶瓷层叠体在前述第1主表面的相反侧具有第2主表面，在前述第2主表面安装了第2线路部件。采用这种构成，能够实现电子器件的高密度化，还可对应于配线基板节省空间。
在前述发明中，较好的是在前述第2主表面配置导电体外壳以覆盖前述第2线路部件。采用这种构成，由于第2线路部件被导电体外壳覆盖，因此第2线路部件可屏蔽外部电磁波，而且能防止第2线路部件产生的电磁波泄漏到外部。
在前述发明中，较好的是前述第2主表面的前述第2线路部件被模制(mold)树脂层(25)覆盖。采用这种构成，第2线路部件在与其它部件发生碰撞等情况下能够得到保护。
采用本发明，能够将接地电极保持在非常接近安装面的位置，其结果是，能够使接地电极与配线基板的距离缩短。并且，由于能够将比接地电极更下侧的陶瓷层消除，因此能够防止烧成时比接地电极更下侧的陶瓷层发生脱层、开裂的问题。而且，由于接地电极被树脂层覆盖，因此在将这种多层陶瓷基板安装在配线基板时能够防止接地电极与配线基板产生短路。
附图的简单说明
图1是本发明的实施方式1的多层陶瓷基板的截面图。
图2是本发明的实施方式2的多层陶瓷基板的截面图。
图3是本发明的实施方式3的多层陶瓷基板的截面图。
图4是本发明的实施方式4的多层陶瓷基板的截面图。
图5是本发明的实施方式5的多层陶瓷基板的截面图。
图6是本发明的实施方式5的多层陶瓷基板的另一例的截面图。
图7是本发明的实施方式6的多层陶瓷基板的截面图。
图8是以往技术中的多层陶瓷基板的截面图。
符号的说明
10：陶瓷层叠体；11：陶瓷层；12：接地电极；13a、13b、13c：电子器件；14：内部线路元件；15：树脂层；16：安装面；17：外部电极；18：第1主表面；19：接合面；20：电容形成电极；21：中继电极；22a、22b、22c：电子器件；23：第2主表面；24：导电体外壳；25；模制树脂层100、101、102、103、104：多层陶瓷基板。
发明实施的最佳方式
以下，说到上下的概念时并不意味着绝对的上下，是从参照的附图所示的位置看时相对的上下位置。
(实施方式1)
参照图1对本发明的实施方式1的多层陶瓷基板101进行说明。该多层陶瓷基板101具备多个陶瓷层11层叠构成的陶瓷层叠体10。在陶瓷层叠体10的内部配置了内部线路元件14。内部线路元件14包括在层叠方向贯通陶瓷层11的通路孔导体和设置在陶瓷层11之间的界面的面内导体。陶瓷层叠体10有作为第1主表面18的下表面。按照覆盖陶瓷层叠体10的第1主表面18的样子形成接地电极12。并且，按照覆盖接地电极12的样子形成树脂层15。
树脂层15具有与第1主表面18连接的接合面19和与接合面19对置的安装面16。在安装面16上形成外部电极17。即，在本实施方式中，接地电极12被配置在陶瓷层叠体10的第1主表面18与树脂层15的接合面19的界面。
外部电极17通过配置在树脂层15内的通路孔导体与内部线路元件14的至少任一元件电连接。外部电极17中，附图上也有似乎不与内部线路元件14连接的，但在该截面以外部位是连接的。陶瓷层叠体10具有作为与第1主表面18对置的第2主表面23的上表面。第2主表面23上搭载着电子器件13a、13b、13c。
陶瓷层11能够用低温烧结陶瓷材料形成。低温烧结陶瓷材料是在温度1000℃以下可以烧成的陶瓷材料，可以列举氧化铝、镁橄榄石、堇青石等陶瓷粉末中混合了硼硅酸系等的玻璃所形成的玻璃复合系材料，ZnO-MgO-Al2O3-SiO2系的结晶玻璃形成的结晶玻璃系材料，BaO-Al2O3-SiO2系陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3系陶瓷粉末等形成的非玻璃系材料等。由于用低温烧结陶瓷材料构成陶瓷层11，因此构成陶瓷层叠体10内的内部线路元件14的金属材料能够使用Ag、Cu等低阻抗、低熔点的金属材料，陶瓷层叠体10和设置在其内部的内部线路元件14能够通过1000℃以下的同时烧成得到。
设置在陶瓷层叠体10的第1主表面18与树脂层15的接合面19之间的接地电极12占第1主表面18的面积的3～98％而形成，较好是占40～95％的面积。这是后述的提高树脂层的接合力的缘故。并且，树脂层15的厚度是5～500μm，较好的是10～300μm，可以比陶瓷层叠体10还要薄。这样可缩短接地电极与母插件(mother board)的连接距离，降低寄生电感值，特别是用于高频时能够得到良好的高频特性。
接地电极12即使是用铜箔等金属箔构成的电极也可以，而由烧结金属构成的电极则较好。一般来说，陶瓷层叠体10的表面具有与普通铜箔相同程度的表面粗度Rmax，即数μm的Rmax，因此与树脂层15的接合力弱。在陶瓷层叠体10与树脂层15之间，如果存在烧结金属构成的接地电极12，则烧结金属的表面粗度Rmax是数十μm，与铜箔的表面粗度Rmax的数μm相比大1个数量极，因此，能够利用烧结金属的固着效果提高接地电极12与树脂层15的接合强度。这样的表面粗度的差别起因于，相对铜箔是通过电镀或铜板的轧制形成的，烧结金属是对被称为清漆的含有体积比率10～40％的树脂的导电性糊剂进行焙烧而形成的，由于树脂成分被烧毁，因此在内部和表面残留有空洞，这样表面粗度就增大。
接地电极12是处于接地电位(0电位)的电极。也可以配置其它的电极来代替接地电极12。此时，成为代替接地电极12的电极可以是前述的大面积的电极，例如可以是与内部线路元件14电绝缘的仿真电极，也可以是在其与任一其它电极间形成电容的电容形成电极。
本实施方式中的多层陶瓷基板101能够如下述制造。
首先，在陶瓷生片上用导电性糊剂形成图案。在陶瓷生片上形成成为内部线路元件14的规定的导体图案。同样，制作具有规定导体图案的多个陶瓷生片。然后，将多个陶瓷生片层叠，以使将导体图案夹入。在可形成为以上得到的陶瓷层叠体10的未烧成的层叠体的内表面形成可成为接地电极12的导体图案。另外，在陶瓷生片上形成可成为接地电极12的导体图案，并将这样的陶瓷生片层叠，也能够制作具有可成为接地电极12的导体图案的未烧成的层叠体。
对以上得到的构造体进行烧成。其结果是，曾是未烧成的层叠体形成为作为陶瓷烧结体的陶瓷层叠体10，适合成为接地电极的导体图案形成为由烧结金属构成的接地电极12。
按照覆盖接地电极12的样子，将半固化状态、即B阶段的树脂片层叠，使之固化，制成树脂层15。在树脂层15上用激光等开出贯通孔，充填导电性树脂、钎焊料等导电性材料。另外，也可以将导电性材料预先充填入贯通孔的树脂片进行层叠。然后在树脂层15的表面用金属箔等形成电极，以此作为外部电极17。另外，也可以将设置在树脂层中的导电性材料的端面作为外部电极17利用。另一方面，在陶瓷层叠体10的上面搭载半导体器件、芯片型层叠电容等表面安装型电子器件13a、13b、13c。这样就得到了图1所示的多层陶瓷基板101。
在本实施方式中，接地电极12能够保持在非常接近安装面16的位置。所谓接近安装面16就是在安装时接地电极12接近母插件等配线基板(未图示)。另外，本实施方式中，由于未在比接地电极12更下侧的位置设置陶瓷层，因此能够防止烧成时在比接地电极12更下侧的陶瓷层中产生脱层、开裂等问题。而且，接地电极12用树脂层15覆盖着，因此在将这种多层陶瓷基板101安装于配线基板(未图示)的表面时能够防止接地电极12与配线基板的电极产生短路。
另外，较好的是接地电极12是与陶瓷层叠体10一体烧成的烧结金属。如果是一体烧成的电极，则陶瓷层叠体10与接地电极12的接合力增大，而且，与粘贴铜箔等金属箔形成电极的情况相比，电极本身的表面粗度变大，因此如前所述，对于与树脂层15的接合，通过固着效果可使接合力有所增加。
(实施方式2)
参照图2，对本发明的实施方式2的多层陶瓷基板102进行说明。该多层陶瓷基板102中，接地电极12按照不接触第1主表面18的状态配置。即，接地电极12被配置在树脂层15的内部，以用树脂层15从上下夹入的状态配置。其它部分的构成与实施方式1所述的相同。
在本实施方式中，接地电极12与陶瓷层11的直接接触部分消失，因此能够更加可靠地回避以下问题，如接地电极12与陶瓷层11的热收缩特性差异引起的裂缝等。
另外，图2所示的构造能够用树脂片将树脂层15多次划分分层，并将铜箔插入其空隙而得到。夹入树脂层15内部的铜箔就成为接地电极12。
(实施方式3)
参照图3，对本发明的实施方式3的多层陶瓷基板103进行说明。该多层陶瓷基板103中，树脂层15的内层面除了接地电极12外还具有电容形成电极20。电容形成电极20是通过从安装面16的相反侧与接地电极12对置而在其与接地电极12之间构成电容的电极。该电容与内部线路元件14电连接，构成规定的线路。其它部分的构成与实施方式2所述的相同。另外，电容形成电极20也可以设置在陶瓷层叠体10与树脂层15的界面。
该多层陶瓷基板103中，在电容形成电极20与接地电极12之间形成电容。这样就能够得到特性非常稳定的电容。
(实施方式4)
参照图4，对本发明的实施方式4的多层陶瓷基板104进行说明。该多层陶瓷基板104中，在作为陶瓷层叠体10下表面的第1主表面18安装了作为第1线路部件的半导体器件、芯片型层叠电容等表面安装型电子器件22a、22b、22c，并形成树脂层15以覆盖电子器件22a、22b、22c。接地电极12配置在比电子器件22a、22b、22c还要靠近安装面16的位置，即，被配置在下侧。其它部分的构成与实施方式2所述的相同。
在本实施方式中，不仅能够将电子器件搭载在陶瓷层叠体10的上表面，而且也能够搭载在下表面，因此能够实现电子器件的高密度化，还可对应于配线基板节省空间。
特别是如图4所示，作为第1线路部件的电子器件22a、22b、22c最好按照集中在接地电极12投影于第1主表面18形成的投影区域内的状态被配置。之所以这样配置是因为接地电极12可对第1线路部件发挥屏蔽效应。
另外，如图3、图4所示，多层陶瓷基板103、104具备沿第1主表面18延展而形成的中继电极21。从外部电极17到内部线路元件14的电连接通过中继电极21完成。对从外部电极17到内部线路元件14的电连接，也考虑了用通路孔对通路孔(ピア·トウ·ピア)的方式直接连接，但如图3、图4所示，如果设定存在中继电极21，则上下的通路孔的位置可以错开，因此能够提高设计的自由度，比较理想。这并不限于实施方式3、4的多层陶瓷基板103、104，即使是其它的实施方式也同样如此。
另外，如前述实施方式所示，较好的是在与第1主表面18相反侧具有第2主表面23，在第2主表面23搭载了作为第2线路部件的半导体器件、芯片型层叠电容等表面安装型电子器件13a、13b、13c。采用这样构成，能够形成多功能高频组件。
(实施方式5)
参照图5，对本发明的实施方式5的多层陶瓷基板105进行说明。多层陶瓷基板105是在实施方式1的多层陶瓷基板101上安装导电体外壳24以罩盖作为搭载于第2主表面23的第2线路部件的电子器件13a、13b、13c的基板。
在本实施方式中，第2线路部件用导电体外壳24罩盖，因此，第2线路部件能屏蔽外部电磁波，并且能够防止第2线路部件产生的电磁波泄漏到外部，因而比较理想。
在本实施方式中，以实施方式1的多层陶瓷基板101为基础例示，但如图6所示，也可以在实施方式4的多层陶瓷基板104安装导电体外壳24。或者也可以在实施方式2、3中的任一多层陶瓷基板安装导电体外壳24。
(实施方式6)
参照图7，对本发明的实施方式6的多层陶瓷基板107进行说明。多层陶瓷基板107是在实施方式1的多层陶瓷基板101上形成模制树脂层25以覆盖作为搭载于第2主表面23的第2线路部件的电子器件13a、13b、13c的基板。其它部分的详细构成与实施方式1所述相同。
在本实施方式中，第2线路部件用导电体外壳24罩盖，因此，第2线路部件在与其它部件发生碰撞等情况下可受到保护。在本实施方式中，以实施方式1的多层陶瓷基板101为基础例示，除此之外，也可以在实施方式2、3、4中的任一多层陶瓷基板安装导电体外壳24。
另外，以上揭示的实施方式全部是按照技术要点例示的，并不用于限定本发明。本发明的范围并不是前述的说明，而是用权利要求的范围表示，并应该包括与权利要求的范围同等的含义及范围内的所有变更。
产业上利用的可能性
本发明适用于一般被用于搭载在信息通讯设备内部的高频组件等的多层陶瓷基板。

Claims (9)

1.多层陶瓷基板，其特征在于，具备多个陶瓷层层叠而成的、具有第1主表面(18)、在内部配置了内部线路元件的陶瓷层叠体(10)，具有与前述陶瓷层叠体(10)的第1主表面(18)连接的接合面(19)和与前述接合面(19)对置的安装面(16)的树脂层(15)，形成于前述树脂层(15)的安装面(16)、与前述陶瓷层叠体(10)的内部线路元件(14)中的至少任一元件电连接的外部电极(17)，配置在前述陶瓷层叠体(10)的第1主表面(18)与前述树脂层(15)的接合面(19)的界面或前述树脂层(15)内部的接地电极(12)、仿真电极或电容形成电极。
2.如权利要求1所述的多层陶瓷基板，其特征还在于，前述接地电极(12)、仿真电极或电容形成电极是与前述陶瓷层叠体一体烧成的烧结金属。
3.多层陶瓷基板，其特征在于，具备多个陶瓷层层叠而成的、具有第1主表面(18)、在内部配置了内部线路元件的陶瓷层叠体(10)，具有与前述陶瓷层叠体(10)的第1主表面(18)连接的接合面(19)和与前述接合面(19)对置的安装面(16)的树脂层(15)；形成于前述树脂层(15)的安装面(16)、与前述陶瓷层叠体(10)的内部线路元件(14)中的至少任一元件电连接的外部电极(17)，配置在前述陶瓷层叠体(10)的第1主表面(18)与前述树脂层(15)的接合面(19)的界面或前述树脂层(15)内部的接地电极(12)，通过从前述安装面(16)的相反侧与前述接地电极(12)对置而在其与前述接地电极(12)间构成电容的电容形成电极(20)。
4.如权利要求1所述的多层陶瓷基板，其特征还在于，具备安装在前述第1主表面(18)的、由前述树脂层(15)覆盖的第1线路部件(22a、22b、22c)，前述接地电极(12)、仿真电极或电容形成电极被配置在比前述第1线路部件(22a、22b、22c)更靠近前述安装面(16)的位置。
5.如权利要求4所述的多层陶瓷基板，其特征还在于，配置前述第1线路部件(22a、22b、22c)使其集中在前述接地电极(12)、仿真电极或电容形成电极投影于前述第1主表面(18)形成的投影区域内。
6.如权利要求1所述多层陶瓷基板，其特征还在于，从前述外部电极(17)到前述内部线路元件(14)的电连接通过沿着前述第1主表面(18)延展而形成的中继电极(21)实施。
7.如权利要求1所述的多层陶瓷基板，其特征还在于，前述陶瓷层叠体(10)在前述第1主表面(18)的相反侧具有第2主表面(23)，在前述第2主表面(23)安装了第2线路部件(13a、13b、13c)。
8.如权利要求7所述的多层陶瓷基板，其特征还在于，在前述第2主表面(23)配置导电体外壳(24)以覆盖前述第2线路部件(13a、13b、13c)。
9.如权利要求7所述的多层陶瓷基板，其特征还在于，前述第2主表面(23)的前述第2线路部件(13a、13b、13c)被模制树脂层(25)覆盖。
CN2004800082006A 2003-12-26 2004-10-15 多层陶瓷基板 Active CN1765162B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003434347 2003-12-26
JP434347/2003 2003-12-26
PCT/JP2004/015213 WO2005067359A1 (ja) 2003-12-26 2004-10-15 セラミック多層基板

Publications (2)

Publication Number Publication Date
CN1765162A true CN1765162A (zh) 2006-04-26
CN1765162B CN1765162B (zh) 2011-06-15

Family

ID=34746889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800082006A Active CN1765162B (zh) 2003-12-26 2004-10-15 多层陶瓷基板

Country Status (6)

Country Link
US (1) US7649252B2 (zh)
EP (1) EP1699277A4 (zh)
JP (1) JPWO2005067359A1 (zh)
KR (1) KR100745359B1 (zh)
CN (1) CN1765162B (zh)
WO (1) WO2005067359A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104812170A (zh) * 2014-01-28 2015-07-29 株式会社村田制作所 高频模块
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法
CN114664566A (zh) * 2020-12-22 2022-06-24 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP2007201262A (ja) * 2006-01-27 2007-08-09 Alps Electric Co Ltd 高周波回路装置
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
WO2008066028A1 (fr) * 2006-11-30 2008-06-05 Panasonic Corporation Interposeur avec partie passive incorporée
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
WO2011135926A1 (ja) * 2010-04-27 2011-11-03 株式会社村田製作所 電子部品内蔵基板、および複合モジュール
WO2012014692A1 (ja) 2010-07-29 2012-02-02 株式会社村田製作所 セラミック多層基板およびその製造方法
JP5708051B2 (ja) 2011-03-07 2015-04-30 株式会社リコー 映像処理装置、映像処理システム、テレビ会議システム、遠方監視システム、映像処理方法、及び撮像装置
EP2738799A4 (en) * 2011-07-29 2015-06-17 Ngk Insulators Ltd MULTI-LAYER FRITTED CERAMIC PRINTED CIRCUIT BOARD, AND SEMICONDUCTOR ASSEMBLY COMPRISING THE PRINTED CIRCUIT BOARD
JP5870808B2 (ja) * 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
JP6256629B2 (ja) * 2014-11-17 2018-01-10 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
WO2016121629A1 (ja) * 2015-01-27 2016-08-04 株式会社村田製作所 高周波モジュール
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
CN210074170U (zh) * 2017-04-03 2020-02-14 株式会社村田制作所 高频模块
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
CN216626149U (zh) * 2019-12-10 2022-05-27 株式会社村田制作所 多层基板、电路装置以及滤波器电路基板

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS6130099A (ja) 1984-07-20 1986-02-12 日本電気株式会社 多層配線基板
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5262595A (en) 1990-07-25 1993-11-16 Ngk Insulators, Ltd. Dielectric ceramic body including TiO2 dispersion in crystallized cordierite matrix phase, method of producing the same, and circuit board using the same
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH05109924A (ja) 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JP3419291B2 (ja) 1997-03-04 2003-06-23 株式会社村田製作所 低温焼結磁器組成物及びそれを用いた多層セラミック基板
KR100371877B1 (ko) 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
JP2000004071A (ja) * 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
US6232251B1 (en) 1998-09-29 2001-05-15 Kyocera Corporation Dielectric ceramics
JP4090151B2 (ja) * 1999-06-25 2008-05-28 イビデン株式会社 パッケージ基板
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP2001189605A (ja) 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
CN1551720A (zh) * 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP2002076629A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002094410A (ja) * 2000-09-20 2002-03-29 Ngk Spark Plug Co Ltd Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2002118487A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
US20020140081A1 (en) * 2000-12-07 2002-10-03 Young-Huang Chou Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices
JP2002185222A (ja) * 2000-12-15 2002-06-28 Kyocera Corp 配線基板
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2003023257A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd プリント配線板
JP2003086990A (ja) * 2001-09-12 2003-03-20 Toyo Commun Equip Co Ltd 低背型パッケージ構造
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP3872378B2 (ja) * 2002-05-28 2007-01-24 京セラ株式会社 電子装置
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104812170A (zh) * 2014-01-28 2015-07-29 株式会社村田制作所 高频模块
CN104812170B (zh) * 2014-01-28 2017-11-24 株式会社村田制作所 高频模块
CN114664566A (zh) * 2020-12-22 2022-06-24 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Also Published As

Publication number Publication date
US7649252B2 (en) 2010-01-19
EP1699277A1 (en) 2006-09-06
KR100745359B1 (ko) 2007-08-02
KR20050120780A (ko) 2005-12-23
WO2005067359A1 (ja) 2005-07-21
CN1765162B (zh) 2011-06-15
EP1699277A4 (en) 2007-08-15
US20060081977A1 (en) 2006-04-20
JPWO2005067359A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
CN1765162A (zh) 多层陶瓷基板
US7703198B2 (en) Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate
US9368282B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon
CN1209771C (zh) 绝缘体陶瓷组合物
US7745734B2 (en) Ceramic multilayer substrate
CN101044805A (zh) 复合多层基板及其制造方法
JP4597585B2 (ja) 積層電子部品及びその製造方法
US10879000B2 (en) Multilayer ceramic electronic component and interposer included therein
CN109216022B (zh) 多层陶瓷电容器及其制造方法以及电子组件
CN1929050A (zh) 电子部件及其制造方法
CN1701398A (zh) 层式线圈元件及其制造方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1344022A (zh) 陶瓷多层基片上的表面电极结构及其制造方法
US11682528B2 (en) Multilayer capacitor and board having the same mounted thereon
JPWO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
CN1503354A (zh) 陶瓷多层衬底及其制造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
CN1388538A (zh) 复合电子元件和生产该元件的方法
US20230298824A1 (en) Multilayer capacitor and board having the same mounted thereon
CN112530699A (zh) 多层电容器
CN1914727A (zh) 电子零部件及其制造方法
CN111341560B (zh) 电容器组件
CN1574301A (zh) 陶瓷封装及其制造方法
CN1649204A (zh) 结构封装
US11961682B2 (en) Multilayer capacitor and board having the same mounted thereon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant