CN1765014A - 基于玻璃的soi结构 - Google Patents

基于玻璃的soi结构 Download PDF

Info

Publication number
CN1765014A
CN1765014A CNA2004800044432A CN200480004443A CN1765014A CN 1765014 A CN1765014 A CN 1765014A CN A2004800044432 A CNA2004800044432 A CN A2004800044432A CN 200480004443 A CN200480004443 A CN 200480004443A CN 1765014 A CN1765014 A CN 1765014A
Authority
CN
China
Prior art keywords
oxide glass
insulator
substrate
glass
ceramics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800044432A
Other languages
English (en)
Other versions
CN100373586C (zh
Inventor
J·G·库亚尔
J·F·马赫
K·P·加德克里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN1765014A publication Critical patent/CN1765014A/zh
Application granted granted Critical
Publication of CN100373586C publication Critical patent/CN100373586C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Abstract

提供一种绝缘体上覆半导体(SOI)结构(包括大面积SOI结构)，它包括一个或多个含有基本上为单晶的半导体材料(例如掺杂硅)层(15)组成的区域，所述区域附着在由氧化物玻璃或氧化物玻璃陶瓷组成的支承基片(20)上。所述氧化物玻璃或氧化物玻璃陶瓷是较好透明的，更好其应变点小于1000℃、250℃的电阻率小于或等于1016Ω·cm，并含有正离子(例如碱金属或碱土金属离子)。在升温(例如300－1000℃)和电场作用下，该离子可在所述玻璃或玻璃陶瓷内移动。所述半导体层(15)和支承基片(20)之间的粘结强度较好至少为8焦耳/平方米。半导体层(15)可包括一个杂交区(16)，在该杂交区所述半导体材料与来自所述玻璃或玻璃陶瓷的氧离子发生反应。所述支承基片(20)较好包括耗尽区(23)，它具有低的可移动正离子的浓度。

Description

基于玻璃的SOI结构
相关申请的交叉引用
本申请要求美国临时申请60/448176的优先权利益，该申请提交于2003年2月18日，将其内容全文引入本文作为参考。
发明领域
本发明有关绝缘体上覆半导体(SOI)结构。更具体的，本发明有关1)制备这种结构的方法和2)该结构的新颖形式。
至今，最常用于绝缘体上覆半导体结构的半导体材料是硅。该结构在文献中被称为绝缘体上覆硅膜结构，缩写“SOI”已用于这种结构。本发明有关于通常的绝缘体上覆半导体的结构，包括绝缘体上覆硅膜的结构。
为了表述方便，以下讨论常常是指绝缘体上覆硅膜结构。提及这种特殊类型的绝缘体上覆半导体结构是为了便于本发明的解释，而不是为了，也不应当解释为，在任何方面对于本发明的限制。
本文使用的SOI缩写是指通常的绝缘体上覆半导体的结构，但不仅限于，绝缘体上覆硅膜结构。类似地，使用SOG缩写是指通常的玻璃上覆半导体结构，包括，但不仅限于，玻璃陶瓷上覆硅膜结构。缩写SOI包括各种SOG。
发明背景
对于高性能的薄膜晶体管、太阳电池、和显示器(如活性基质显示器)，绝缘体上覆硅膜技术已经变得越来越重要。绝缘体上覆硅晶片是指在绝缘材料上铺有一层基本上是单晶硅的薄层(通常的厚度为0.1-0.3微米，但在一些情况下，其厚度可以达到5微米)。
各种获得这种晶片的方法包括：在晶格匹配的基片上外延生长Si；在已经长有SiO2氧化层的一层硅晶片上粘合另一层单晶硅晶片，再对上层晶片向下磨光或蚀刻，例如，直至单晶硅剩余层厚度为O.1至0.3微米；或者运用离子注入的方法，该方法注入的为氢离子或是氧离子，在注入的是氧离子的情况下，硅晶片上形成一层掩埋的氧化层，氧化层上面覆盖了Si，在氢离子注入的情况下，注入的离子分离(剥离)一个Si薄层而与另一含有氧化层的Si晶片粘合。已经发现，在这三种方法中，基于离子注入的方法对于商品化更加实用。特别地，氢离子注入方法较氧离子注入工艺更为优越，因为其所需的注入能量低于氧离子注入所需能量的50％，而且所需的用量要低两个数量级。
用氢离子注入方法进行剥离最早讲授于，例如，Bister等，“在Si和Ge中的0.3-2MeV H+和0.7-2MeV H2 +离子范围”， 辐射效应，1982，59：199-202，并由Miche1 Brue1做了进一步的阐述。参见，Brue1，美国专利5374564；M.Brue1， Electronic Lett.，31，1995，第1201-1202页；和L.Dicioccio，Y.Letiec，F.Letertre，C.Jaussad和M.Brue1， Electronic Lett.32，1996，第1144-1145。
该方法通常包含以下步骤。在一单晶硅晶片上生长一层热氧化层。然后，向这一晶片上注入氢离子，从而产生表面下的缺陷。注入的能量决定了缺陷产生的深度，而剂量则决定缺陷的密度。随后，在室温下将这一晶片置于另一硅晶片(支持基片)上互相接触，形成暂时的粘合。
然后，对晶片组进行热处理至大约600℃，从而引发表面下缺陷的生长，缺陷的生长用于从Si晶片上分离一个硅薄层。再将所得的组合加热至超过1000℃，使Si薄层与SiO2基片完全粘合来支持基片，也就是，未注入的Si晶片。这样，该过程就形成了一个绝缘体上覆硅膜的结构，该结构中有一层硅薄层与另一硅晶片相粘合，两者之间还有一层氧化绝缘体。
成本是商业应用SOI结构的一个重要考虑因素。至今，该结构成本的主要部分就是由Si薄膜所覆盖的支持氧化层的硅晶片所需的成本，也就是说，成本的主要部分在于支持基片。
尽管在多项专利中都已提及运用石英作为支持基片(参见美国专利6140209、6211041、6309950、6323108、6335231和6391740)，然而石英本身就是相对较贵的一种材料。在讨论支持基片时，以上参考资料中的一些提到过石英玻璃、玻璃和玻璃陶瓷。其它列于这些参考资料中的支持基片材料包括，钻石、兰宝石、碳化硅、氮化硅、陶瓷、金属和塑料。
正如本发明所发现的，在SOI结构中用由价格稍低的材料制成的晶片取代硅晶片根本不是一件容易的事。特别地，很难用能够廉价大量制造的玻璃或玻璃陶瓷去取代硅晶片，也就是，制造成本节约的SOG结构十分困难。这是因为在本发明之前，本领域没有能将玻璃或玻璃陶瓷用于绝缘体上覆半导体结构中作为支持基片的实用技术。
本发明提供了这样的技术，也因此满足了本领域长久以来对于SOI结构的低成本基片的需求。此外，本发明提供了该结构的新颖形式。本发明有很多种实际应用，其应用领域有，诸如光电子学、射频电子学、和混合信号(模拟/数字)电子学，及其在显示器中的应用，例如，液晶显示屏(LCD)和有机光发射二级管(OLED)，运用此结构所达到的性能比基于无定形和多硅的装置达到的性能有显著的提高。此外，利用此结构还能制成高效率的光电和太阳电池。本发明的新颖工艺技术及其新颖的SOI结构都显著地降低了SOI结构的成本，并因此满足了半导体领域长久以来对低成本装置的需求。
发明概述
根据第一个方面，本发明提供了一种生产绝缘体上覆半导体结构的方法，特别地，一种SOG结构，包括：
(A)提供第一和第二基片(10，20)，其中：
(3)第一基片(10)包含用来与第二基片粘合(第一粘合表面)的第一外表面层(11)，给第一基片(第一施力层)施力的第二外表面层(12)，以及用以分离第一基片成为第一部分(14)和第二部分(15)的内部区带(13)(在下文中，将内部区带(13)称为“分离区”，它可以是，例如，氢离子注入区)，其中：
(a)第一粘合表面(11)，第一施力表面(12)和分离区(13)基本上相互平行；
(b)第二部分(15)位于分离区(13)和第一粘合表面(11)之间；和
(c)第一基片(10)包含基本上为单晶的半导体材料；以及
(4)第二基片(20)包含两个外表面(21，22)，一个用于粘合到第一基片(第二粘合表面)上，另一个则用于对第二基片(第二施力表面)施力，
其中：
(a)第二粘合表面(21)和第二施力表面(22)基本上互相平行，并且分离间距为D2；和
(b)第二基片(20)包含氧化物玻璃或氧化物玻璃陶瓷；
(B)使第一和第二粘合表面(11，21)相互接触(一旦接触，第一和第二粘合表面即形成本文中称作第一和第二基片“交界面”的一层结构)；
(C)在足以使第一和第二基片在第一和第二粘合表面(也就是在交界面)相互粘合的一段时间内，与此同时：
(5)对第一和第二施力表面(12，22)施力，将第一和第二粘合表面(11，21)压到一起；
(6)将第一和第二基片(10，20)置于一电场中，其特征为在第一和第二施力表而(12，22)，电场的第一和第二电压分别是V1和V2，所述的电压在各表面是均匀的，而且V1高于V2，这样电场就从第一基片(10)指向第二基片(20)；和
(7)加热第一和第二基片(10，20)，所述的加热特征为在第一和第二施力表面(12，22)，加热的第一和第二温度分别是T1和T2，所述的温度在各表面是均匀的，而且所选择的温度满足以下条件，即在冷却到常温时，第一和第二基片(10，20)承受不同的收缩，并由此在分离区(13)削弱第一基片(10)；以及
(D)冷却粘合在一起的第一和第二基片(10，20)(例如，降低至共同温度，如室温)并在分离区(13)分离第一和第二部分(14，15)；
其中，氧化物玻璃或氧化物玻璃陶瓷具有以下两组特征中的一种或全部：
(i)氧化物玻璃或氧化物玻璃陶瓷的应变点低于1000℃，并含有正离子(例如，碱离子或碱土离子)，这些离子在步骤(C)中会在第二基片(20)中向着远离第二粘合表面(21)而朝向第二施力表面(22)的方向移动；和/或
(ii)氧化物玻璃或氧化物玻璃陶瓷包括(a)非桥键氧和(b)正离子(例如，碱离子或碱土离子)，这些离子在步骤(C)中会在第二基片(20)中以远离第二粘合表面(21)而朝向第二施力表面(22)的方向移动。
如本领域已知的，在氧化物玻璃中或在氧化物玻璃陶瓷的玻璃态中的非桥键氧是那些通过玻璃的非网络形成组分对玻璃起作用的氧。例如，在市售的液晶显示器玻璃的实例中，如CORNING合成玻璃组分No.1737和CORNING合成玻璃组分EAGLE2000TM，非桥键氧包括那些通过玻璃组分中加入的碱土金属氧化物(例如，MgO、CaO、SrO和/或BaO)而成为玻璃一部分的氧。
尽管并不希望被任何特殊的操作理论所束缚，然而我们相信在步骤(C)中发生了一个电解类型的反应。特别地，我们相信半导体基片(第一基片)充当电解类型反应的正电极，而活性氧则产生于第一和第二基片之间的交界面区域。我们相信这一活性氧与半导体材料(例如，硅)发生反应，并在原位形成氧化半导体的杂交区(16)(基于硅的半导体的氧化硅区域)。这一杂交区始于交界面并向第一基片内部延伸。在第二基片的氧化物玻璃或氧化物玻璃陶瓷中存在的非桥键氧被认为在与第一基片半导体材料发生反应的氧的产生过程中起了一定作用。
我们认为，这一活性氧的产生及其和半导体材料的组合是本发明所达到的在第一基片和第二基片的氧化物玻璃或氧化物玻璃陶瓷之间产生强粘合作用的来源，也就是，至少第一和第二基片之间的粘合部分(也可能全部)是通过半导体材料与源自第二基片的活性氧反应而实现的。值得注意的是，不同于以往的技术，这一强粘合作用的获得并不需要高温处理，也就是，在高于1000℃的条件下进行处理。
能够避免高温处理就意味着可以使用能低价大量生产的材料作为第二基片。也就是说，通过排除高温处理，本发明消除了对由昂贵的高温材料(硅、石英、钻石、兰宝石等)构成的支持基片的需求。
特别地，能够在无需高温处理的情况下产生强粘合力就允许第二基片可以由氧化物玻璃或氧化物玻璃陶瓷所构成，在一个实施例中，玻璃或玻璃陶瓷表现出低于1000℃的应变点。更具体的，为了应用于显示器，氧化物玻璃或氧化物玻璃陶瓷通常具有的应变点低于800℃，在进一步的具体例子中，其应变点低于700℃。为了应用于电子学或其它方面，应变点优选地低于1000℃。正如玻璃制造领域中已知的，具有较低的应变点的玻璃和玻璃陶瓷要比具有较高应变点的玻璃和玻璃陶瓷更容易制造。
为了利于粘合，氧化物玻璃或氧化物玻璃陶瓷应当至少在某种程度上能够导电。氧化物玻璃和氧化物玻璃陶瓷的导电性随着其温度而改变，因此要在半导体材料和氧化物玻璃或氧化物玻璃陶瓷之间达到强粘合力，就要在以下几点达到平衡：1)玻璃或玻璃陶瓷的导电性，2)步骤(C)中所使用的温度(T1和T2)，3)在步骤(C)中应用于第一和第二基片的电场强度，和4)步骤(C)实施的时间。
作为普通的指导，优选的氧化物玻璃或氧化物玻璃陶瓷在250℃条件下具有的电阻系数ρ低于或等于1016Ω-cm(也就是，250℃时的电导率高于或等于10-16西门子/cm)。更优选地，250℃时的ρ低于或等于1013Ω-cm，最优选地，ρ低于或等于1011.5Ω-cm。值得注意的是，尽管在250℃时，石英的电阻系数达到所要求的1011.8Ω-cm，但是它缺乏在步骤(C)中可以移动的正离子，因此在根据上述步骤生产SOI结构时，石英并不适合用作第二基片。
对于任何第一和第二基片的特殊组合，本领域的技术人员可以根据本文所揭示的，容易地确定用于步骤(C)的时间、温度和电场强度的合适的组合。特别地，技术人员所选择的这些参数的组合将能在半导体和氧化物玻璃或氧化物玻璃陶瓷之间产生足够强的粘合力，从而使SOI结构能够经受在进一步的处理和/或使用中其将面临的各种作用力和环境条件。
除了上述的在粘合中的作用外，步骤(C)中使用的电场还能使第二基片内的正离子(阳离子)从第二基片粘合面(第二粘合表面)向其施力表面(第二施力表面)的方向发生移动。这样的移动较优地形成耗损区(23)，该耗损区始于第一和第二基片之间并向第二基片内延伸，也就是，耗损区始于第二结合表面并进入第二基片，向第二施力表面延伸。
氧化物玻璃或氧化物玻璃陶瓷含有碱金属离子时，例如，Li+1、Na+1、和/或K+1离子，尤其希望形成这样的耗损区，这是因为已知这些离子会干扰半导体装置的运作。碱土金属离子，例如，Mg2+、Ca2+、Sr2+、和/或Ba2+也会干扰半导体装置的运作，因此较优地，耗损区所含的这些离子的浓度也比较低。
值得一提的是，还发现耗损区一旦形成即能随时间推移而保持稳定，即使SOI结构加热至很高的温度，接近步骤(C)中所使用的温度甚至在某种程度上更高的温度。在升高温度的条件下形成的耗损区在SOI结构通常的操作和形成温度下异常稳定。考虑这些因素就保证了碱金属和碱土金属离子不会在使用或进一步的装置处理过程中从氧化物玻璃或氧化物玻璃陶瓷中扩散回SOI结构的半导体中，这是在步骤(C)的粘合过程中使用电场所带来的重要优点。
关于选择操作参数以达到强粘合力，本领域的技术人员可以很容易地根据本文的揭示而确定要达到耗损区的期望宽度和期望的较低正离子浓度(对于所有关心的正离子)所需的操作参数。当耗损区存在时，它便是根据本发明的方法所生产的SOI结构的一个特征部分。
除了耗损区以外，应用电场还可以对包含在氧化物玻璃或氧化物玻璃陶瓷中的一种或多种移动正离子产生“堆积”区。这种区域存在时，它们位于耗损区的侧面(边缘)附近，距离第一和第二基片的交界面最远。在堆积区内，正离子的浓度高于其容积浓度。例如，以原子百分比测定，堆积区中正离子的峰浓度可以，例如，高于容积浓度的5倍。和耗损区一样，当这样的堆积区存在时，它便是根据本发明的方法所生产的SOI结构的一个特征部分。
在步骤(C)中，选择的第一和第二基片的温度(也就是T1和T2的值)是为了达到一个很重要的功能，即在分离区削弱(例如，破裂)半导体基片，这样第一基片就可以分成第一和第二部分，第二部分与第二基片粘合在一起。用这种方法就能产生含有期望厚度的半导体部分的SOI结构，例如，厚度Ds在，例如，10纳米和500纳米之间，并且在一些实例中，厚达5微米。
尽管并不希望被任何特别的操作理论所束缚，我们仍然相信半导体基片在分离区的削弱主要是在步骤(C)后冷却第一和第二基片时发生的，例如，冷却至室温。通过选择合适的T1和T2(参见下文)，冷却使第一和第二基片不同地收缩。这一收缩的差异就对第一基片施加了压力，该压力就在分离区表现为对于第一基片的削弱/破裂。如下面所讨论的，优选地，收缩的差异使第二基片试图比第一基片收缩得更厉害。
本文所使用的短语“冷却至常温时的不同收缩”以及类似的短语是指，如果第一和第二基片没有粘合在一起，在冷却时它们的收缩程度将有所不同。然而，由于第一和第二基片在步骤(C)中粘合在了一起，而且它们是刚性的材料，每一基片实际收缩的量会与它们没有粘合时收缩的量不同。这一差异就导致其中的一个基片在冷却时承受张力以及其它压力。本文使用的短语“试图收缩”以及类似短语表示粘合后的基片其收缩通常不同与其未粘合时的收缩，例如，所讨论的基片可能试图在冷却时收缩至某一程度但是由于与其它基片粘合在一起，其可能未能，以及通常不会实际收缩至该程度。
在步骤(C)中使用的T1和T2的值取决于第一和第二基片的相对热膨胀系数，选择这些值的目的在于确保其中一个基片，优选为第二基片，试图比其它基片(优选第一基片)有更大程度的收缩，这样就能在冷却时对分离区施加张力，并因此削弱此区域。
一般说来，为了使第二基片在冷却时试图比第一基片收缩更厉害，T1和T2以及第一和第二基片的CTE(分别为CTE1和CTE2)应当满足以下关系：
CTE2·T2＞CTE1·T1
其中，CTE1是基本上为单晶的半导体材料在0℃时的热膨胀系数，而CTE2是氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数。这一关系假定第一和第二基片冷却至共同的参考温度0℃。
在应用这一关系时，应当记住的是，优选地，氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数CTE满足以下关系：
5×10-7/℃≤CTE≤75×10-7/℃。
作为对比，基本上为单晶的硅材料在0℃的热膨胀系数大约是27×10-7/℃，而0-300℃的平均CTE大约是32.3×10-7/℃。尽管，通常优选的第二基片的CTE低于或等于75×10-7/℃，然而在一些情况下，第二基片的CTE可以高于75×10-7/℃，例如，在用钠石灰玻璃用于如太阳电池的情况下。
可以从CTE2·T2＞CTE1·T1关系中看出，当氧化物玻璃或氧化物玻璃陶瓷的CTE(CTE2)低于半导体材料的CTE(CTE1)时，就需要有更大的T2-T1差值而使第二基片在冷却时试图比第一基片收缩更多。相反地，如果氧化物玻璃或氧化物玻璃陶瓷的CTE高于半导体材料的CTE，那么就可以使用较小的T2-T1差值。实际上，如果氧化物玻璃或氧化物玻璃陶瓷的CTE大大高于半导体材料的CTE，那么T2-T1的差值可以是0甚至是负值。然而，通常选择的氧化物玻璃或氧化物玻璃陶瓷的CTE相对接近半导体材料的CTE，这样就需要有一个正的T2-T1值来确保第二基片在冷却时试图比第一基片收缩更多。希望T2＞T1也因为这有助于氧化物玻璃或氧化物玻璃陶瓷与半导体材料的粘合，这是由于T2＞T1趋于使氧化物玻璃或氧化物玻璃陶瓷更具活性。同样地，希望T2＞T1也因为这可以利于正离子移动离开第一和第二基片之间的交界面。
第一和第二基片之间在冷却时的不同收缩情况以及由此引起的第一基片在分离区的削弱/破裂也可以用使第二基片试图比第一基片在冷却时收缩更多的方法以外的方法来实现。特别地，可以是第一基片试图比第二基片收缩更多。同样地，这一收缩的差异也是通过第一和第二基片的CTE和温度的选择而实现的。一般说来，在这种情况下，CTE1·T1要高于CTE2·T2。
当第一基片试图比第二基片收缩更多时，第一基片(尤其是第一基片的第二部分)在冷却结束时最终将受到张力，而非压力。通常，较优地是使半导体膜(第一基片的第二部分)在最终的SOI结构中受到压力，这样，优选的差异收缩方法就是使第二基片在冷却时试图比第一基片收缩更多。然而，对于某些应用情况，使半导体膜经受张力可能更优越。
因此，归纳说来，尽管在本发明的实际操作中可以使用其它的条件组合，然而在本发明的优选实施例中，在步骤(C)中T2要高于T1，而从步骤(C)的高温冷却下来时，第二基片试图比第一基片收缩更多。
此外，对于本发明的任何特殊应用，(例如，任何特殊的半导体材料和任何特殊的氧化物玻璃或氧化物玻璃陶瓷)，本领域的技术人员将能根据本文的揭示很容易地选择T1和T2的值，而使收缩差异足以削弱分离区，从而使第一基片的第一和第二部分相互分离而产生期望的SOI结构。
如下文中联系图1D所做的进一步详细讨论，第一和第二部分在分离区的分离使每一部分均含有一个“剥离”面，在该剥离面上发生分离。如本领域所已知的，在最初形成时，也就是在任何后续的表面处理之前，这样的剥离面所具有的特征是：表面粗糙度通常至少在0.5纳米RMS的数量级，例如在1-100纳米的范围内，而且根据所使用的处理条件，该表面通常含有的注入离子浓度可用于形成分离区，例如，氢离子，高于存在于第一或第二部分内的氢离子浓度。剥离面最初形成时也可以用透射电子显微镜(TEM)观察到其具有歪晶结构的特征。在典型应用中，剥离面在使用之前先进行磨光，这样其RMS表面粗糙度就能降至1纳米或更低，例如，将RMS表面粗糙度降至0.1纳米的数量级而用于电子学方面的应用。本文使用的短语“剥离面”包括最初形成的表面和在任何后续处理以后的表面。
在步骤(C)中施加于第一和第二基片的压力确保那些基片在经历的加热和电场处理步骤时保持紧密接触。这样就能达到基片间的强粘合力。
通常，半导体基片(第一基片)能比玻璃或玻璃陶瓷基片(第二基片)承受更高的施加压力。由此，选择的压力要能在基片之间提供紧密接触但不损坏第二基片。
可以使用的压力范围很宽。例如，分别施加于第一和第二基片的第一和第二施力表面的压力，每单位面积P的施力优选地满足以下关系：
1psi≤P≤100psi；
最优选的关系为：
1psi≤P≤50psi。
此外，用于本发明任何特殊应用的特定压力值可以由本领域的技术人员根据本文的揭示很容易地加以确定。
本发明的第一个方面可以用单一的第一基片和单一的第二基片实施操作。或者，本发明的方法可以用于在单一的第二基片上形成多个SOI结构。
例如，步骤(A)至(D)可以用于形成第一个SOI结构，该结构并不覆盖住整个第二基片的表面积。随后，可以重复步骤(A)至(D)而形成第二个SOI结构，该结构覆盖住未被第一个SOI结构覆盖的全部或部分面积。第二个SOI结构可以和第一个SOI结构相同或不同，例如，第二个SOI结构可以使用基本上由单晶半导体材料构成的第一基片，该基片与生产第一个SOI结构所用的第一基片的半导体材料相同或不同。
更优地，可以在单一的第二基片上同时形成多个SOI结构，方法是在步骤(A)中提供多种(两种或更多种)第一基片，在步骤(B)中使所有这些第一基片均与单一的第二基片相互接触，然后在所得的多第一基片/单第二基片的组合上实施步骤(C)和(D)。在步骤(A)中提供的多种第一基片可以是全部相同的，全部不同的，或一些相同一些不同的。
无论使用哪种方法，所得的在单一氧化物玻璃或氧化物玻璃陶瓷基片上多SOI结构可以是连续的或分离的，适用于本发明的特定应用。如果需要，相邻结构之间的部分或全部间隙都可以用物质填塞，例如，用半导体材料填塞而在任何期望大小的氧化物玻璃或氧化物玻璃陶瓷基片上获得一层或多层连续的半导体层。
除了上述的方法的一些方面以外，本发明还提供了新颖的SOI结构。
因此，根据第二方面，本发明提供了一种绝缘体上覆半导体结构，其包括相互粘附的第一和第二层(15，20)，它们的粘附可以是直接的也可以通过一个或更多中间层实现，其中：
(a)第一层(15)由基本上为单晶的半导体材料组成；
(b)第二层(20)由氧化物玻璃或氧化物玻璃陶瓷组成；以及
(c)第一和第二层之间的粘合强度至少为8焦耳/平方米，优选地至少为10焦耳/平方米，最优选地至少为15焦耳/平方米。
在本说明书和权利要求中通篇使用的SOI结构中半导体层和玻璃或玻璃陶瓷层之间的粘合强度是用压痕法确定的。这些方法广泛地用以评估多种材料的薄膜和涂层的粘合特性，包括聚合材料、金属材料、和脆性材料。该技术以交界面张力能量释放率的形式提供了粘合强度的定量测定方法。
在下文提供的实例中，对覆盖在玻璃上的硅涂层的压痕测定是在装配了Berkovich钻石压头的Nano Indenter II(MTS Systems Corporation，Eden Prairie，MN)上进行的。其它仪器当然也可以用来确定粘合强度值。如下文实施例12中详细讨论的，用一系列负重覆盖表面而产生压痕，并且检测压痕周围的紧密毗邻区看是否有分层的迹象。对粘合能量的计算是根据以下参考资料进行的，其相关部分引入本文作为参考：D.B.Marshall和A.G.Evans，压痕法测定残留受压薄膜的粘合力。I.Mechanics of Interface Delamination，J.Appl.Phys.，56(10)2632-2638(1984)。该参考资料的步骤用于下文列出的权利要求所提出的粘合能量的计算。
当SOI结构是用，例如，本发明的第一个方面生产时，第一层将会有一个表面(第二面13b)，该表面离第二层最远，是一个剥离面。在这种情况下，第二层的氧化物玻璃或氧化物玻璃陶瓷优选地具有以下特性：
(a)0-300℃的热膨胀系数CTE和250℃的电阻系数ρ满足以下关系：
5×10-7/℃≤CTE≤75×10-7/℃，和
ρ≤1016Ω-cm，以及
(b)应变点Ts低于1000℃。
氧化物玻璃或氧化物玻璃陶瓷同样也含有正离子，在氧化物玻璃或氧化物玻璃陶瓷的温度T满足以下关系时，正离子在氧化物玻璃或氧化物玻璃陶瓷内的分布可以用电场加以改变：
Ts-350≤T≤Ts+350，
其中Ts和T用的是摄氏温度。
可以理解的是，玻璃或玻璃陶瓷层与粘附其上的半导体层(如，硅层)之间的粘合强度是SOI结构的关键特性。高强度的粘合以及耐久性对于保证SOI结构能否经受住在该结构上或在该结构内生产薄膜晶体管和其它仪器的相关处理十分重要。例如，高强度的粘合对于在切割、磨光、和类似的处理步骤使保持仪器的完整性很重要。高强度的粘合还使不同厚度的半导体膜能够在粘附到玻璃或玻璃陶瓷基片上以后进行加工，包括薄半导体膜。
已知，适用于标准的生产SOI结构的热处理的Si-SiO2粘合的粘合能量根据退火温度而有所不同，在1100℃的退火后，其范围在1-4焦耳/平方米。参见， 半导 体晶片粘合，Q.Y.Tong，U.Gosele，John Wiley&Sons Inc.，纽约，纽约，108页，(1994)。如下文中列出的实施例所阐明的，根据本发明的第二个方面，提供了比先前所达到的高很多的SOI结构的粘合强度，也就是，至少8焦耳/平方米的粘合强度。
根据第三个方面，本发明提供了一种绝缘体上覆半导体结构，该结构由互相粘附的第一和第二层(15，20)组成，可以是直接粘附也可以通过一个或多个中间层实现粘附，其中：
(a)第一层(15)：
(i)由基本上为单晶的半导体材料组成；
(ii)具有分隔距离为Ds的基本平行的第一和第二粘合表面(11，13b)，第一粘合表面(11)与第二层(20)比其与第二粘合表面(13b)靠得更近；
(iii)具有一个参考表面(17)，其1)在第一层(15)内，2)基本上与第一粘合表面(11)平行，和3)与该粘合表面分隔距离为Ds/2；以及
(iv)具有一个高浓度氧区(16)，该区域始于第一粘合表面(11)并向第二粘合表面(13b)延伸，所述区域的厚度δH满足以下关系：δH≤200纳米，
其中，δH是指第一粘合表面(11)和一个表面(16a)之间的距离，该表面(16a)1)位于第一层(15)内，2)基本上与第一粘合表面平行，和3)是距离第一粘合表面(11)最远的表面，满足以下关系：
Co(x)-Co/Ref≥50％，0≤x≤δH，
其中：
Co(x)是氧浓度，是与第一粘合表面(11)之间距离x的函数，
Co/Ref提参考表面(17)处的氧浓度，和
Co(x)和Co/Ref用原子百分比表示；以及
(b)第二层(20)由氧化物玻璃或氧化物玻璃陶瓷组成。
值得注意的是，本发明这一方面中高浓度氧区应当与粘合之前在半导体基片外面形成的氧化层区分开来(参见，例如，美国专利5909627)，因为本发明的区域在半导体材料内部。特别地，当SOI结构是用，例如，本发明的第一个方面生产时，高浓度氧区作为半导体层的一个组分形成于原位，并且形成氧化物玻璃或氧化物玻璃陶瓷层。
根据第四个方面，本发明提供了一种绝缘体上覆半导体结构，该结构由互相粘附的第一和第二层(15，20)组成，可以是直接粘附也可以通过一个或多个中间层实现粘附，其中：
(b)第一层(15)由基本上为单晶的半导体材料组成，所述层含有一个表面(第二粘合表面13b)，其与第二层距离最远，是一个剥离面；以及
(c)第二层(20)：
(i)具有分隔距离为D2的基本平行的第一和第二粘合表面(21，22)，第一粘合表面(21)与第一层(15)比其与第二粘合表面(22)靠得更近；
(ii)具有一个参考表面(24)，其1)在第二层(20)内，2)基本上与第一粘合表面(21)平行，和3)与该粘合表面的分隔距离为D2/2；以及
(iii)由氧化物玻璃或氧化物玻璃陶瓷组成，其中包含一种或多种类型的正离子，每种类型的正离子在参考表面具有参考浓度Ci/Ref；以及
(iv)具有一个始于第一粘合表面(21)并向参考表面(24)延伸的区域(23)，该区域中至少一种类型的正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)。
根据第五个方面，本发明提供了一种绝缘体上覆半导体结构，该结构由互相粘附的第一和第二层(15，20)组成，可以是直接粘附也可以通过一个或多个中间层实现粘附，其中：
(a)第一层(15)由基本上为单晶的半导体材料组成，所述层的厚度低于10微米(优选地，低于5微米，更有效地，低于1微米)；以及
(b)第二层(20)：
(i)具有分隔距离为D2的基本平行的第一和第二粘合表面(21，22)，第一粘合表面(21)与第一层(15)比其与第二粘合表面(22)靠得更近；
(ii)具有一个参考表面(24)，其1)在第二层(20)内，2)基本上与第一粘合表面(21)平行，和3)与该粘合表面的分隔距离为D2/2；以及
(iii)由氧化物玻璃或氧化物玻璃陶瓷组成，其中包含一种或多种类型的正离子，每种类型的正离子在参考表面具有参考浓度Ci/Ref；以及
(iv)具有一个始于第一粘合表面(21)并向参考表面(24)延伸的区域(23)，该区域中至少一种类型的正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)。
与本发明的这一方面相关，值得注意的是(a)小段中的10微米界限实际上低于半导体晶体的厚度。例如，市售的硅晶片所具有的厚度超过100微米。
根据第六个方面，本发明提供了一种绝缘体上覆半导体结构，该结构由互相粘附的第一和第二层(15，20)组成，可以是直接粘附也可以通过一个或多个中间层实现粘附，其中：
(a)第一层(15)由基本上为单晶的半导体材料组成；以及
(b)第二层(20)由氧化物玻璃或氧化物玻璃陶瓷组成，其中包含一种或多种类型的正离子，在氧化物玻璃或氧化物玻璃陶瓷中的锂、钠、和钾离子的浓度总和以氧化形式计低于1.0重量百分比，优选地，低于0.1重量百分比(也就是，wt.％Li2O+wt.％K2O+wt.％Na2O，优选地，＜0.1wt.％)，
其中，第一层(15)所具有最大尺度(例如，圆形层的情况下的直径，矩形层的情况下的对角线等)大于10厘米。
根据第七个方面，本发明提供了一种绝缘体上覆半导体结构，该结构由互相粘附的第一和第二层(15，20)组成，可以是直接粘附也可以通过一个或多个中间层实现粘附，其中：
(a)第一层(15)由基本上为单晶的半导体材料组成；以及
(b)第二层(20)：
(i)具有分隔距离为D2的基本平行的第一和第二粘合表面(21，22)，第一粘合表面(21)与第一层(15)比其与第二粘合表面(22)靠得更近；
(ii)具有一个参考表面(24)，其1)在第二层(20)内，2)基本上与第一粘合表面(21)平行，和3)与该粘合表面的分隔距离为D2/2；以及
(iii)由氧化物玻璃或氧化物玻璃陶瓷组成，其中包含一种或多种类型的正离子，每种类型的正离子在参考表面具有参考浓度Ci/Ref；以及
(iv)具有一个始于第一粘合表面(21)并向参考表面(24)延伸的区域
(23)，该区域中至少一种类型的正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)，所述区域具有一个远边(23a)(也就是，距离参考表面最近的边)；以及
(v)在所述正离子耗损区(23)的远边附近具有一个区域(25)，该区域中至少一种类型的正离子浓度相对于该离子的Ci/Ref有所升高(堆积区)。
根据第八个方面，本发明提供了一种绝缘体上覆半导体结构，其包括相互粘附的第一和第二层(15，20)，它们的粘附可以是直接的也可以通过一个或更多中间层实现，第一和第二层之间的粘合强度至少为8焦耳/平方米，优选地至少为10焦耳/平方米，最优选地至少为15焦耳/平方米，所述的第一层(15)由基本上为单晶的半导体材料组成，而所述的第二层(20)由氧化物玻璃或氧化物玻璃陶瓷组成，其中第一层中至少一部分邻近第二层(20)的区域由凹陷(18)构成，凹陷就将所述的部分分成基本上分离的区域(19)，这些分离区域可以相对独立地各自膨胀和收缩。
在本发明这一方面的一些优选实施例中，凹陷(18)延伸通过第一层(15)的整个厚度(Ds)。
根据第九个方面，本发明提供了一种绝缘体上覆半导体结构，其包括直接相互粘附的第一和第二层(15，20)，所述的第一层(15)由基本上为单晶的半导体材料组成，而所述的第二层(20)由氧化物玻璃或氧化物玻璃陶瓷组成，其中含有硅材料和一种或多种其它氧化物形成网络(例如，B2O3、Al2O3、和/或P2O5)，所述的第一层(15)含有一个与第二层(20)相接触的区域(16)，该区域包含硅的氧化物(也就是，SiOx，其中1≤x≤2)，但是不含有一种或多种其它的氧化物，所述区域的厚度低于或等于200纳米。
根据第十个方面，本发明提供了一种绝缘体上覆半导体结构，其由基本上为单晶的半导体材料(材料S)和含有正离子的氧化物玻璃或氧化物玻璃陶瓷(材料G)所组成，其中该结构的至少一部分按顺序含有：
材料S；
含有高浓度氧的材料S；
至少一种类型的正离子其浓度较低的材料G；
至少一种类型的正离子其浓度较高的材料G；以及
材料G。
与本发明的前述每个方面相关，值得注意的是，通过使用氧化物玻璃或氧化物玻璃陶瓷作为第二基片而自动提供了半导体上覆绝缘体结构中的“绝缘体”组分。当第一和第二基片(10，20)之间的交界面(30)包含正离子耗损区(23)时，玻璃或玻璃陶瓷的绝缘功能得到进一步加强。作为专门的例子，在第十个方面中，所有的G材料都是绝缘体。此外，含有高浓度氧的S材料可以，至少在某种程度上，根据所得到的氧浓度而充当绝缘体。在这样的情况下，在S材料之后的所有材料均构成了SOI结构的绝缘层。
根据本发明的方法可以自动提供绝缘功能，这与传统的SOI结构中需要在半导体晶体上粘附一张半导体膜形成对比。要达到绝缘功能，必需将一张绝缘层，例如，SiO2层，嵌入(埋进)半导体膜和半导体晶体之间。
正如本发明第一个方面相关的讨论所述，本发明的方法可以用于在单一的氧化物玻璃或氧化物玻璃陶瓷基片上生产多个SOI结构，这些SOI结构可以是全部相同的，全部不同的，或一些相同一些不同的。类似地，本发明的产品可以在单一的第二层(20)上含有多个第一层(15)，同样地，第一层可以是全部相同的，全部不同的，或一些相同一些不同的。
不论使用的是单一的第一层还是多层第一层，所得的SOI结构可以含有所有的或基本上所有的(也就是，＞95％)第二层(20)的第一粘合表面(21)都与一种或多种基本上是单晶的半导体材料粘附在一起(粘附可以是直接的也可以通过一个或多个中间层实现)，或者，所得的SOI结构可以有很大面积的第一粘合表面与非实质单晶半导体材料相结合(后文中，“非单晶半导体区”)。
在非单晶半导体区中，第一粘合表面可以，或者直接或通过一个或多个中间层，例如，与无定形和/或多晶半导体材料(例如，无定形和/或多晶硅)粘附在一起。特别有益的是将这种较廉价的材料应用于显示器，其中通常只有某些显示器电子仪器需要用基本上为单晶的半导体材料，例如，用于外围转子、图像处理器、时间控制器和这些需要较高性能的半导体材料。正如本领域已知的，多晶半导体材料，特别是多晶硅，可以通过在无定形材料应用于基片以后，如液晶显示器(LCD)玻璃基片，对其进行热结晶(例如，基于激光的热结晶)而获得。
当然，第二层的整个第一粘合表面不一定要与基本上为单晶的或非单晶半导体材料相粘合。而是特定的区域可以含有半导体材料，在这些区域之间是裸露的第二层或是粘附于一种或多种非半导体材料的第二层。根据本发明的特殊应用方面，这些中间区域可大可小。例如，在应用于显示器的情况下，例如，液晶显示器，玻璃层的绝大部分(例如，超过大约75-80％)通常不与基本上是单晶的或非单晶半导体材料相粘合。
使用多个第一层与单一第二层的粘附，可以获得大面积由基本上为单晶的半导体材料构成的SOI结构。因此，根据第十一个方面，本发明提供了一种绝缘体上覆半导体结构，其包括相互粘附的第一和第二层(15，20)，它们的粘附可以是直接的也可以通过一个或更多中间层实现，其中：
(d)第一层(15)由多个区域组成，其中的每个区域均由基本上为单晶的半导体材料构成；
(e)第二层(20)由氧化物玻璃或氧化物玻璃陶瓷构成；以及
(f)这些区域的表面积Ai满足以下关系：
Σ i = l N Ai > A T , N > 1 ,
其中，如果有区域为圆周的话，AT＝750平方厘米，如果没有区域是圆周，那么AT＝500平方厘米。
如上所述，各个区域的基本上为单晶的半导体材料可以是全部相同的，全部不同的，或一些相同一些不同的。类似地，如果使用一个或多个中间层，它们对于各区域可以是全部相同的，全部不同的，或一些相同一些不同的。特别地，一个或多个区域可以由基本上为单晶的半导体材料与第二层通过一个或多个中间层相粘合，而其它的一个或多个区域可以由半导体材料直接与第二层粘合。
与前述的本发明的第二至第十一个方面相关，在第一和第二基片之间的一个或多个中间层，如果存在的话，其组合厚度优选地低于100nm，更优地低于50nm，最优地低于30nm。
除了上面列出的个别方面以外，本发明还包括任何以及全部这些方面的组合。例如，本发明的所有实施例中的优选SOI结构，其特征为粘合强度至少为8焦耳/平方米，优选地至少为10焦耳/平方米，最优选地至少为15焦耳/平方米。类似地，SOI结构优选地含有至少一个剥离面，至少一个正离子耗损区，至少一个堆积区，和/或一个厚度低于10微米的半导体层。
在本发明各方面的概述中所使用的标号仅仅是为了读者方便考虑，而不是为了，也不能解释成对于本发明范围的限制。更普遍地，可以理解的是以上的总述和下文中的细节描述仅仅作为本发明的例证，而不是对理解本发明的实质和特征提供总结或框架。
在以下的详细描述中列出本发明的其它特征和优点，而且，本领域的技术人员可以从描述中或者通过实施本文所述的发明很容易地认识到本发明的部分特征和优点。在本说明书中包含附图使之成为说明书的一部分，以便读者能够进一步理解本发明。示意图并不表示其中各元素的尺寸或相对比例。
附图简要说明
图1A是本发明的SOI结构生产方法中步骤(A)的示意图。
图1B是本发明的SOI结构生产方法中步骤(B)的示意图。
图1C是本发明的SOI结构生产方法中步骤(C)的示意图。如本图所示，优选地，T2高于T1。
图1D是本发明的SOI结构生产方法中步骤(D)的示意图。
图2A表示在步骤(D)后产出的完整的SOI结构。
图2B示意图以放大的比例表示由步骤(C)产生的第一和第二基片之间的交界面30。如本图所示，参考面17和24分别位于图2A的1/2Ds和1/2D2处。
图3示意图表示第一基片粘合表面中凹陷的作用，凹陷可以产生可以相对独立地膨胀与收缩的区域。
图4是第一基片粘合表面的平面图，显示出图3中的凹陷区和分离区域。
图5A和5B是对根据本发明生产的SOI结构的第二基片所做的飞行时间次级离子质谱仪(ToF-SIMS)深度分布图，该层中含有Li+和K+作为移动正离子。
图6A和6B对根据本发明生产的图5中使用的SOI结构类型重新加热后所做的ToF-SIMS深度分布图。
图7A和7B是对根据本发明生产的SOI结构的第二基片所做的ToF-SIMS深度分布图，该层中仅含有Na+作为移动正离子。
图8A和8B对根据本发明生产的图7中使用的SOI结构类型重新加热后所做的ToF-SIMS深度分布图。
图5A、6A、7A和8A中的每一张都显示了次级离子质谱(SIMS)信号强度数据，而图5B、6B、7B和8B中的每一张都显示了转换成原子百分比值的数据。
图9是一张会聚束电子衍射图，表示根据本发明生产的SOI结构的半导体层的单晶性质。该例子中的半导体膜是掺磷的硅(Si)。
图10A、10B和10C是对根据本发明生产的SOI结构的第二基片所做的ToF-SIMS深度分布图，该层含有碱土金属离子作为移动正离子。图10A和10B显示了SIMS信号强度数据，而图10C显示了转换成原子百分比值的数据。
图11示意图显示在单一第二基片上有多个第一基片的SOI结构。
图12示意图显示了生产图11 SOI结构的优选程序。
图13A和13B示意图显示了在单一第二基片上装配多个第一基片的优选方法。特别地，图13A显示对第一基片的边缘进行加工从而减少基片之间的间隙尺寸，而图13B显示在传导的支持物上装配第一基片，从而简化对于第一基片的重复使用以及带来其它好处。
图14示意图显示多重第一基片/单一第二基片上的装配物，而其中第一基片之间的间隙用半导体材料填充。
图15示意图显示了过去使用的形成薄膜晶体管的生产工艺。
图16是一张示意流程图，显示了本发明生产工艺的优选实施例。
在以上的示意图中，相同的标号表示的是在多种视图中相同或对应的部分。标号主要对应的元素列于表1中。
本发明的具体描述
如上文所讨论的，使用廉价材料作为支持基片，尤其是使用基于玻璃的材料(特别是氧化物玻璃和氧化物玻璃陶瓷)作为支持基片，其主要的困难在于过去在本领域使用的1100℃粘合处理不能用于基于玻璃的晶片，因为大多数玻璃不能承受如此高温度的处理。因此，基于玻璃的基片与半导体材料(例如，硅)之间的共价粘合就必需在低得多的温度条件下完成。对于较低温度的需求也使得在分离区(例如，由氢离子注入所形成的分离区)将半导体晶片分成两个部分变得很困难。
而且，当用基于玻璃的处理替代硅作为支持基片材料时，基于玻璃的材料的膨胀情况应当与SOI结构中半导体层的膨胀情况相吻合，从而避免半导体层与支持基片发生分离。尽管已知一些基于玻璃的材料与半导体(例如，硅)的膨胀情况相接近，然而精确匹配的材料却很难得到。不匹配的膨胀情况对于大的晶片尤其麻烦，因为在这种情况下，压力将大到足以使得半导体层分离。
进一步的要求是基于玻璃的基片与半导体材料之间的交界面应当没有离子存在，如碱金属离子，离子可以扩散进入半导体结构中并且给半导体装置的功能带来严重的问题。已知的膨胀情况与半导体材料(例如，硅)较好匹配的基于玻璃的材料常常含有碱金属离子。
因此，要提供由基于玻璃的材料构成支持基片的SOI结构就必需应对并且克服多重问题。如上文所归纳的，本发明提供了生产SOI结构的方法，该方法即应对并且克服了这些问题。图1A、1B、1C、和1D以示意图的形式显示了该过程。
因此，图1A表示的是第一基片10，其由一种基本上为单晶的半导体材料构成。半导体材料可以是基于硅的半导体材料，或其它任何类型的半导体材料，诸如，III-V、II-IV、II-IV-V等类型的半导体。
可以用于第一基片的基于硅的材料，其实例包括硅(Si)、掺锗硅(SiGe)和碳化硅(SiC)材料。其它可以用于第一基片的半导体材料，其实例包括Ge、GaAs、GaP和InP材料。
第一基片半导体基本上为单晶材料的形式。使用“基本上”这个词是因为考虑到第一基片的半导体材料通常含有至少一些内部的或表面的缺陷，这些缺陷可以是内在的也可以是特意添加的，如晶格缺陷或一些晶粒边界。用语“基本上”也反映出某些搀杂物可能会扭曲或以其它方式影响大块半导体的结晶结构的事实。
如图1A所示，第一基片10具有第一外表面11、第二外表面12和一个将第一基片分离为第一部分14和第二部分15的内部区带13，第二部分的厚度为Ds。如上文所讨论的，Ds通常在10纳米至500纳米的范围内，优选的厚度在10纳米至150纳米的范围内。如果需要，第二部分的厚度可以大于500纳米，例如，在1000纳米的数量级甚至更大。类似地，第二部分的厚度可以小于10纳米，尽管极其薄的半导体层一般并不是生产半导体器件的合适材料。较薄的半导体层可以通过本领域已知的氧化或其它方法进行生产。
优选地，外表面11和12以及分离区13相互平行。然而，考虑到实际上在一个或多个表面和/或区带之间可能会有较小的角度，例如，达到1-2度，本文将表面和区带描述为“基本平行”，这就包括了完全平行和含有小角度的情况。短语“基本平行”还包括一个或多个表面或区带并不完全平坦的情况。
分离区13是用注入/剥离技术形成的，所用的技术类型是本领域的技术人员已知的或者是在未来将会发展形成的。目前，优选地使用上文中参考资料所述的氢离子注入技术来形成分离区，参考资料的相关部分引入本文作为参考。其它目前已知的技术也可以用来形成分离区，如，氢离子和氦离子以及氢离子和硼离子的共注入技术。无论选择哪种技术，需要在步骤(D)中使第一基片在分离区分成第一和第二部分。因此，分离区需要对热处理/冷却过程产生应对，即得到削弱，这样就可以使第一基片分裂为第一和第二部分。
如图1A所示，第二基片20含有两个外表面21和22，和第一基片的表面和分离区一样，这两个表面也基本上互相平行。为了确保SOI结构，例如，在圆形晶片的径向，具有均一的特性，例如，在第一和第二基片的交界面处具有均一的粘合强度，优选地将外表面11、12、21、和22以及分离区13之间的任何平行偏差降至最低。
第二基片由氧化物玻璃或氧化物玻璃陶瓷组成，其应变点低于1000℃。在玻璃制造领域中传统地将应变点规定为玻璃或玻璃陶瓷的粘度为1014.6泊(1013.6Pa.s)时的温度。在氧化物玻璃和氧化物玻璃陶瓷之间，目前优选玻璃，这是因为它们通常更容易制造，也因此使它们更能广泛获得也更便宜。
如图1A所示，第二基片的厚度为D2，优选的厚度在0.1mm至10mm的范围内，最优选的厚度在0.5mm至1mm的范围内。对于一些SOI结构的某些应用，希望绝缘层的厚度大于或等于1微米，例如，为了避免寄生电容效应，具有硅/二氧化硅/硅构造的标准SOI结构在以高频率操作时会产生该效应。在过去，这样的厚度很难达到。根据本发明，只要简单地使用厚度超过或等于1微米的第二基片就能很容易地生产出绝缘层厚度超过1微米的SOI结构。因此，优选的第二基片的厚度下限是1微米。
一般来说，第二基片要足够厚，从而能够在本发明的生产步骤以及后续的对SOI结构的加工中支持第一基片。
尽管对于第二基片的厚度并没有理论的上限，然而并不希望其厚度值超过支持功能所需的厚度或者超过最终SOI结构的期望厚度，这是因为第二基片的厚度越大，在步骤(C)中使用同样的电压差值所获得的基片内部的电场强度就越低。
优选基于硅的氧化物玻璃或氧化物玻璃陶瓷。因此，氧化物玻璃或氧化物玻璃陶瓷中SiO2的摩尔百分比优选地高于30摩尔％，最优选地高于40摩尔％。在使用玻璃陶瓷的情况下，结晶相是用多铝红柱石、堇青石、钙长石、尖晶石，或其它本领域已知的用于玻璃陶瓷的结晶相。玻璃陶瓷的玻璃相应当足以允许正离子在步骤(C)中以远离第一和第二基片之间交界面的方向发生移动。
非基于硅的玻璃和玻璃陶瓷可以用于本发明的实施，但是由于它们更高的成本和/或较差的性能特征，一般并不优先使用。类似地，对于一些实际应用，例如，对于采用非基于硅的半导体材料的SOI结构，希望但却不优选使用非基于氧化物的第二基片(例如，非氧化物玻璃)，因为它们的成本更高。
对于某些实际应用，例如，应用于显示器时，在可见光、近UV、和/或IR的波长范围内，透明的玻璃或玻璃陶瓷是优选的，例如优选在350nm至2微米的波长范围内是透明的玻璃或玻璃陶瓷。
可以使用玻璃制造领域已知的多种技术利用传统的原材料生产出第二基片的玻璃或玻璃陶瓷。
氧化物玻璃或氧化物玻璃陶瓷至少包含一些正离子，这些正离子在步骤(C)中根据所加电场的方向(也就是，远离基片21而朝向基片22的方向)在基片20内发生移动。碱金属离子，例如Li+1、Na+1、和/或K+1离子，是适合于此目的的正离子，因为它们比通常存在于氧化物玻璃和氧化物玻璃陶瓷内的其它类型的正离子(例如，碱土金属离子)具有更高的迁移率。然而，不含碱金属离子而含有其它正离子的氧化物玻璃和氧化物玻璃陶瓷也可以用于本发明的操作，例如，只含有碱土金属离子的氧化物玻璃和氧化物玻璃陶瓷。
碱金属和碱土金属离子的浓度可以在很大的范围内变动，典型的浓度范围在0.1至40wt.％之间，以氧化物的重量计算。优选的碱金属和碱土金属离子的浓度为：碱金属离子的浓度在0.1至10wt.％之间，以氧化物的重量计算；碱土金属离子的浓度为0-25wt.％，以氧化物的重量计算。
尽管优选的是由单一玻璃或玻璃陶瓷组成的第二基片，但是如果需要，也可以使用分层的结构。在使用分层结构时，最接近第一基片的分层应当具有本文讨论的单一玻璃或玻璃陶瓷构成的第二基片所具有的特性。远离第一基片的分层最好也具有这些特性，但是可以不那么严格，因为它们并不直接与第一基片发生相互作用。在后一种情况下，当第二基片的规定特性不再满足时，就认为第二基片到此结束。
同样地，基片10和20的一层或全部可以含有覆盖其外表面的部分或全部的表层，例如，半导体上的氧化层。当这样的表层存在于基片10的表面11和/或基片20的表面21时，这些表层的组分和厚度不应当阻碍第一和第二基片之间强粘合力的形成。特别地，半导体基片上的氧化层厚度超过100纳米时即会削弱或彻底消除半导体基片与玻璃或玻璃陶瓷基片的粘合。
尽管不希望被任何特殊的操作理论所束缚，我们仍然相信，较厚的氧化层会对电流产生很大的电阻，并因此减少发生在第一和第二基片接近面的电解类型反应，而该反应是认为产生所需强粘合力的来源。于是，当有氧化层存在于第一基片的粘合面上时，它应当主要是作为钝化层，而与绝缘层正相反。同样，任何形成于第二基片粘合表面上的氧化层也不应当干扰电流，因此其典型的(也是优选的)厚度应低于100纳米。当表层存在于基片10和/或20的粘合表面上时，它们会在最终的SOI结构中成为第一和第二基片之间的中间层。
对于某些第一/第二基片的组合，已发现对第一基片10的粘合表面11进行预处理而降低氢浓度有利于第一基片的第二部分15与第二基片20的粘合。特别地，已经发现这样的氢浓度的降低对于从注入氢离子的硅晶片上将硅膜转移至含有碱土金属的玻璃基片尤为重要，如由CORNING合成玻璃组分No.1737和CORNING合成玻璃组分EAGLE2000TM制成的基片，这些基片用于，例如，生产液晶显示器。我们相信，氢浓度的降低也会有利于具有高应变点的玻璃和玻璃陶瓷，例如，应变点的范围在850℃至900℃，预计在无线和其它电子学方而的射频(RF)应用会需要这样的材料。
特别地，已经发现在氢离子注入以后，注入过的硅晶片表面具有很高的氢浓度，例如，很高的氢离子浓度。Si表面的末端氢抑制粘合过程，因此发现最好通过使用温和的氧化处理来降低注入Si晶片表面的氢浓度，从而能够高效地将硅层转移至前述的玻璃晶片类型。氢浓度的降低使得注入硅晶片更亲水，并且使得施加电压和加热时就能发生粘合。该过程中形成的强粘合力使Si膜能够均匀地从母晶片上分离下来。
从数量上看，已经发现在没有进行降低氢浓度的处理时，只有约10％的玻璃晶片被Si膜覆盖，而且即使在覆盖区域，Si膜也往往不均匀。然而，用氧化处理降低了Si表面的氢浓度以后，整个玻璃晶片的表面都覆盖了均匀的Si膜。
可以使用多种方法来降低注入晶片表面的氢浓度。优选的方法包括对表面进行适度的氧化处理，如，用氧等离子体处理晶片、用过氧化氢处理、用过氧化氢和氨水处理、用过氧化氢和氨水处理后再用过氧化氢和酸处理、或者综合使用这些程序。用氧等离子体处理是优选的方法，尤其在商业应用中。尽管不希望被任何操作理论所束缚，我们仍然相信在这些处理过程中，以氢为末端的表面基团氧化成为羟基，这些羟基则使硅晶片的表面具有亲水性。优选地，氧等离子体的处理在室温条件下进行，氨水+过氧化氢的处理或者氨水+过氧化氢再用酸+过氧化氢的处理在25-100℃条件下进行。
尽管以上的讨论都有关于硅晶片，然而相信氢浓度的降低也会对由非硅半导体材料组成的氢注入(implant)半导体晶片有好处。
然后看图1B，这个图表示本发明工艺中的步骤(B)，该步骤使第一和第二基片10和20在它们的粘合表面11和21相互接触。在本发明的优选实施例中，第一和第二基片在步骤(B)以前事先加热，例如，加热使施力表面12和22的温度分别达到T1和T2。这样就能避免第一和第二基片在步骤(C)的粘合过程中发生不同程度的膨胀。或者，不在步骤(B)之前对第一和第二基片进行预加热，而是在粘合表面11和21相互接触以后以及在步骤(C)开始之前对它们进行加热和/或在步骤(C)的开始部分，即在本质的粘合发生之前对它们进行加热。在实施预加热时，可以用定位片分开粘合表面，一旦第一和第二基片达到所需的温度，再将定位片移开。
在图1C中以40示意表示的加工室可以有多种构造。为了实验目的，可以使用德国慕尼黑出售的SSS MICROTEC型的粘合器作为加工室。同样的仪器也可以用于商业应用，但是一般优先使用的是能够同时加工多重第一基片/第二基片装配物的仪器。
因为本发明使用较低至中等的温度、压力、电场强度、和真空度，所以加工室所需满足的条件并不苛刻，这也是本发明的另一重要优势，也就是，本发明可以用既相对便宜又可以广泛获得的仪器实施操作，或者本发明可以很容易地为顾客制造所需的应用产品。
图1C表示生产过程中的核心步骤，也就是步骤(C)，该步骤使第一和第二基片粘合到一起。步骤(C)的实施时间要足以使第一和第二基片在第一和第二粘合表面相互粘合。例如，步骤(C)的实施时间可以在45至90分钟的范围内。当然，通常优选较短的操作时间(例如，少于30分钟)，而且在商业应用中希望能够通过优化基片材料、加工温度、和实用电压而将步骤(C)所需的时间降低至5-15分钟或者更短。
优选地，步骤(C)在中等真空度的环境中进行，也就是在实施步骤(C)的同时对加工室40抽真空。优选地，加工室内的压强低于或等于1毫巴，最优选地，低于或等于10-3毫巴。或者，步骤(C)可以在惰性气体环境中进行，诸如，氩气、氦气等环境中。
如上文所讨论的以及图1C所示，步骤(C)在V1＞V2的条件下进行，而且优选T1＜T2，其中V1和T1分别是施力表面12处的电压和温度，而V2和T2分别是施力表面22处的电压和温度。在下文所述的实例中，第二基片位于第一基片的下方，如图1C所示，尽管在需要时也可以使用相反的方向。同样地，也可以在需要时使用垂直的或者是其它的方向。
优选地，V1和V2满足以下关系：
100伏特/厘米≤(V1-V2)/D≤40千伏特/厘米，
其中，D是步骤(C)中第一和第二施力表面之间的距离。
(V1-V2)/D比例的优选值在约5-20KV/cm的范围内。
优选地，T1和T2满足以下关系：
Ts-350≤T1≤Ts+350；以及
Ts-350≤T2≤Ts+350。
其中，Ts是氧化物玻璃或氧化物玻璃陶瓷的应变点，而且Ts、T1和T2以摄氏温度为单位。如上文所讨论的，Ts低于1000℃，可以低于800℃，也可以低于700℃。
通常，T1和T2高于或等于300℃并且低于或等于800℃，尽管也可以在需要时使用更高或更低的温度。在该范围内，一般优选较低的温度，例如，对CORNING合成玻璃组分No.7070和7740用大约450℃的温度，这些玻璃组分使用于下文列举的多个实施例中。
除了如上文所讨论的在达成第一和第二基片的粘合方面起作用以外，所选择的T1和T2还使得第一和第二基片在冷却时有不同程度的收缩，这样在本发明的优选实施例中，第二基片20试图比第一基片10收缩得更厉害，从而在分离区削弱第一基片并使得到的SOI结构中半导体膜受到压力，而非张力。典型并且优选地，T2高于T1，而且T1和T2通常满足以下关系：
5℃≤T2-T1≤150℃，
优选地，满足以下关系：
10℃≤T2-T1≤150℃。
此外，第一和第二基片的热膨胀系数以及所选择的温度差异优选得满足以下两个关系中的至少一种，最优选地同时满足这两个关系：
CTE1-20×10-7/℃≤CTE2≤CTE1+20×10-7/℃；和/或
(T2-T1)·|CTE2-CTE1|≤30×10-5，T2＞T1；
其中，CTE1是基本上为单晶的半导体材料在0℃时的热膨胀系数，而CTE2是氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数。在应用这些关系时，氧化物玻璃或氧化物玻璃陶瓷在0-300℃的CTE(也就是CTE2)优选地满足以下关系：
5×10-7/℃≤CTE2≤75×10-7/℃。
如上文所讨论的，在步骤(C)中，第二基片内的正离子(例如，Li+1、Na+1、K+1、Cs+1、Mg+2、Ca+2、Sr+2、和/或Ba+2离子(碱金属/碱土金属离子))能够以远离第一和第二基片之间交界面的方向移动而形成耗损区，在图2B中用标号23示意表示。该区域的厚度δD可以用正离子的参考浓度来定义。
特别地，考虑到碱金属/碱土金属离子的情况，氧化物玻璃或氧化物玻璃陶瓷中含有的每一种离子都在参考表面24具有一个参考浓度Ci/Ref，该参考表面1)在第二基片内，2)基本上与第二粘合表面21平行，和3)与该粘合表面的分隔距离为D2/2。这样，正离子耗损区的厚度δD就能定义为第二粘合表面21和表面23a之间的距离，表面23a1)位于第二基片内，2)基本上与第二粘合表面平行，和3)是距离第二粘合表面最远的表面，对至少一种氧化物玻璃或氧化物玻璃陶瓷所含有的碱金属/碱土金属离子满足以下关系：
Ci(x)/Ci/Ref≤0.5，0≤x≤δD，
其中：
Ci(x)是所述的至少一种碱金属/碱土金属离子的浓度，该浓度作为离第二粘合表面的距离x的函数，以及
Ci(x)和Ci/Ref用原子百分比表示。
使用该定义，δD通常满足以下关系：
δD≥10纳米，
并且常常满足以下关系：
δD≥1000纳米。
如上文所讨论的，步骤(C)中正离子在第二基片内的移动可以对氧化物玻璃或氧化物玻璃陶瓷内含有的一种或多种移动正离子产生一个或多个“堆积”区。这样的堆积区存在时，其厚度为500纳米或更厚，其正离子浓度的峰值Ci/peak满足以下关系：
Ci/peak/Ci/Ref≥1。
其中，Ci/peak和Ci/Ref用原子百分比表示，Ci/Ref如上定义。在一些情况下，Ci/peak/Ci/Ref会大于2(参见，例如，以下图5B中的K+堆积区)。
一个或多个堆积区存在时，其位于x＝δD的区域附近，也就是，它们可以覆盖δD，或者可以就在δD内或就在δD外。特别地，堆积区峰的位置xpeak通常满足以下关系：
0.8·δD≤xpeak≤1.2·δD，
并且通常满足以下关系：
0.9·δD≤xpeak≤1.1·δD，
其中，xpeak是指峰与第二粘合表面之间的距离，而δD如上定义。
在氧化物玻璃含有碱金属离子的情况下，已经发现通过降低步骤(C)中应用的加工的温度、时间和/或电压，可以在基本上没有可观察到的离子移动的情况下实现硅膜与玻璃晶片的一定程度的粘合。然而，这种粘合是机械类型的，例如，范德华类型的粘合，而非化学粘合，所以得到的粘合强度低于由离子移动而获得的粘合强度。同样地，因为缺乏一个耗损区，所得的结构会在接下去的高温处理SOI结构的步骤中遭遇到离子向硅膜的移动，这就会损害在硅膜上或硅膜中形成的电子装置的功能。因此，在本发明的优选实施例中，实施该步骤，这样就在第一和第二基片之间的交界面中形成一个耗损区。
除了产生耗损区和一个或多个堆积区以外，步骤(C)产生一个氧浓度很高的杂交区16，该区域始于表面11并向分离区13延伸。这一区域的厚度δH可以用基本上为单晶的半导体材料内参考表面的参考氧浓度来定义，。
合适的参考表面有，例如，图2B中的表面17，该表面1)在第一基片的第二部分内，2)基本上与第一粘合表面11平行，和3)与该表面分隔距离为Ds/2，其中Ds如上所述是第二部分的厚度。使用该参考表面，杂交区厚度δH通常满足以下关系：
δH≤200纳米，
其中，δH是指第一粘合表面11和一个表面之间的距离，该表面1)位于第一基片的第二部分内，2)基本上与第一粘合表面平行，和3)是距离第一粘合表面最远的表面，满足以下关系：
Co(x)-Co/Ref≥50％，0≤x≤δH，
其中：Co(x)是氧浓度，作为离开第一粘合表面11距离x的函数，Co/Ref是参考表面处的氧浓度，以及Co(x)和Co/Ref原子百分比表示。
通常，δH基本上小于200纳米，例如，在50-100纳米的数量级。值得注意的是，Co/Ref通常为0，这样在大多数情况下以上关系可以简化为：
Co(x)≥50％，0≤x≤δH。
在第一层是基于二氧化硅的材料和第二层是基于硅的玻璃或是含有一种或多种其它氧化物的玻璃陶瓷的情况下，如，这种网络由B2O3、Al2O3、和/或P2O5形成时，杂交区的特征可以是含有氧化硅，例如二氧化硅(SiO2)，但是不含有基于二氧化硅的玻璃或玻璃陶瓷所具有的一种或多种其它氧化物。
总的来说，步骤(C)将步骤(B)中通过使粘合表面11与粘合表面21相接触而形成的第一和第二基片之间的交界面转化成为交界面30，该区域优选地含有杂交区16和耗损区23，也可以优选地在耗损区的远边附近含有一个或多个正离子堆积区。
在步骤(C)之后，冷却粘合的第一和第二基片，例如，冷却至室温，第一基片的第一和第二部分(14，15)相互分离。因为在冷却过程中分离区被削弱，这样就可以在不损坏第二部分和第二基片之间粘合或不破坏第二部分和第二基片的前提下实施分离。在很多实例中，该分离仅仅包含将第一基片10的第一和第二部分(14，15)相互分开(例如，如图1D所示，向上提起第二部分14)，这是因为在冷却过程中，那些部分会彼此完全分离。在一些情况下，要在冷却结束时稍微剥离两者而分开这两个部分，就像从光滑的物体上除去家庭用塑料包装一样，但是由于第一和第二基片的收缩差异以及由此引发的对分离区的削弱，所要实施的动作不会超过上述动作。
可以从图1D中看到的，通常分离会使分离区13的一部分最终粘附在第一基片的第一部分上，而还有一部分最终粘附于第二部分上(参见图1D的13a和13b)。根据加工条件和最终应用，由这一分离产生的第一和第二部分的外表面，也就是剥离面，可以就这样使用或者可能在使用前需要进行后续处理，例如，磨光、蚀刻、搀杂质等等。例如，在又一次重复整个过程中，在将剥离面重新作为第一基片使用以前，可以对第一部分14的剥离面进行传统的接触磨光，从而为与新的第二基片的粘合提供足够光滑的表面。在第二部分15的剥离面用于生产薄膜晶体管或其它电子装置时，这样的磨光或其它表面处理也同样适用。
尽管通常不作为优先选择，然而可以考虑将步骤(D)整合到步骤(C)中，采用的方法有，例如，部分冷却第一和第二基片，然后施加分离力，例如，使第一和第二基片相对发生扭转，并且同时继续对基片施加高温、电场、以及施用的压力。这样的分离可以，例如，从步骤(C)进行了一部分以后开始。在商业应用中，可能希望将步骤(D)整合到步骤(C)中，以此来缩短整个加工过程的时间，特别地，对于特定的基片组合和操作条件，基片之间的粘合足够强以至在继续进行额外的步骤(C)类型加工的同时就能够分离第一和第二部分，产生所需厚度的耗损区。
如上所述，第一和第二部分一旦分离，所得的SOI结构，也就是第二部分及其粘附的第二基片，就可以进行进一步的适合所需用途的加工。特别地，可以对表面13a，例如，进行处理以除去任何由分离过程带来的粗糙或其它缺陷。类似地，可以对第一基片的第一部分14进行处理用于以后的用途，例如，用作新的(稍微薄一些的)第一基片。
图3和4表示对于第一基片的修饰，这样的第一基片可以用在担心第一和第二基片会发生分层(分离)时。特别地，如果半导体材料和氧化物玻璃或氧化物玻璃陶瓷的热膨胀系数之间有很大的差异，就会发生分层。当生产的SOI结构具有很大的面积时也会发生分层。
如图3和4所示，要解决这一问题，可以在第一基片中形成凹陷18，这些凹陷始于粘合表面11，并且优选地延伸进入第一基片的距离超过第二部分15的厚度。这些凹陷形成分离的区域19，这些区域能够相对相互独立地膨胀和收缩。用这种方法，第一和第二基片之间CTE的差异就不会在这些基片粘合后从步骤(C)的操作温度(例如，对于CORNING合成玻璃组分No.7070和7740用大约450℃的温度，这些玻璃组分使用于下文列举的多个实施例中。)冷却至室温时造成很大的应力。
对于很多实际应用，第一基片是基于硅的半导体材料，而第二基片是含碱玻璃。在这种情况下，本发明的加工方法可以如下进行。
首先，选择一种含有一小部分碱金属离子的玻璃，其膨胀情况要与硅的膨胀情况相对较好地匹配。对不具有氧化层或者有一个薄氧化层(参见下文)的硅晶片进行氢离子注入，来产生基片缺陷。然后，将注入过氢离子的晶片放置在玻璃晶片上，使注入表面与玻璃晶片表面相邻，两者之间用隔片隔开。
然后，将这两个晶片置于加工室内。再将晶片组合置于差异温度梯度下进行加热，使玻璃晶片比硅晶片加热至更高的温度。两晶片之间的温度差异至少为10℃，但是也可以高达100-150℃。对于所具有的CTE与硅的CTE相匹配的玻璃，这一温度差异十分关键，因为这就保证由于热应压力Si膜能从Si晶片上分离下来。如果不使用温度梯度，Si层的分离就势必会损坏SOI结构。一旦晶片之间的温度差异稳定下来，就将隔片移开，并对双晶片组合施加机械压力。优选的压力范围在1-50ψ。使用更高的压力，例如，超过100ψ的压力，通常会引起玻璃晶片的损坏。
晶片组上加电压，使Si晶片处于正电极而玻璃晶片处于负电极。应用电势的差异使得碱金属离子发生移动，远离Si/玻璃交界面而进入玻璃晶片。这就达到两个功能——产生了一个没有碱金属的交界面，以及玻璃的反应活性变得很大，能在低温加热的条件下就与Si晶片发生很强的粘合。
将组合置于这些条件下一段时间以后(例如，大约1hr)，撤去电压，并使晶片组冷却至室温。然后分离Si晶片和玻璃晶片，如果两者还没有完全分开，分离步骤可能需要一点剥离操作，这样就得到具有Si薄膜的玻璃晶片，也就是所需的SOI晶片。
如上文所讨论的，在本发明的某些实际应用中，可以在单一的第二基片上形成多重SOI结构。图11显示了这种多重第一基片/单第二基片的模式构造50，其中A1、A2、……、A6是典型的第一层形状，51是相距较近的第一层之间任意的间隙。如上文所讨论的，第二层20中不与第一层粘合在一起的部分可有用于多种用途，包括作为无定形和/或多晶半导体材料的支持物。
图12以示意图的形式表示将本发明的加工方法用于多重第一层/单第二层组合的生产。如该图左边部分所示，将具有所需形状和尺寸的注入半导体片10，例如，氢注入的硅片，装配到玻璃或玻璃陶瓷基片20上，此为起始装配步骤(后文中称为“贴片”，该步骤包括以下情况，即单一的第一基片10覆盖了第二基片20的部分，而非全部)。然后，对所得的多重半导体(例如，硅)基片和单玻璃或玻璃陶瓷基片的组合加热和施加电压，将半导体粘合到玻璃或玻璃陶瓷上(参见图12的中间部分)。将所有半导体片都粘合到玻璃或玻璃陶瓷上，尽管个别半导体片之间会有不连续的电接触。一个粘合过程结束后，将半导体片和粘附了半导体膜的玻璃或玻璃陶瓷加以分离而产生所需的SOI结构(参见图12的右边部分；图12的这一部分也显示了已经填充的半导体膜之间的间隙(参见下文))。
使用贴片步骤的优点包括，对于所能提供的大玻璃或玻璃陶瓷基片上覆基本上为单晶的半导体膜的结构没有尺寸限制。用于显示器，所需的玻璃基片的大小常常大于半导体晶片的直径(300mm)。类似地，光电应用也需要大面积的SOI结构。
贴片步骤还能够将基本上为单晶的半导体材料置于玻璃或玻璃陶瓷基片的所需位置。这样就可以将高性能的半导体膜，例如硅膜，放置到大面积基片上驱动和记忆回路所在的位置上，因此避免用半导体膜覆盖整个基片，这样就能降低成本。
将多重半导体基片贴片到单一的玻璃或玻璃陶瓷基片上时，最终的SOI结构中半导体膜之间的距离依赖于最初装配时半导体基片之间的邻近程度。可以通过对半导体片的精细加工而使它们精确安装到一起，以此来控制它们之间的邻近程度。图13A表示一种对半导体晶片的边缘进行加工而缩小邻近半导体片之间间隙的方法。
图13B表示另一种实施贴片操作的方法，该方法以所需的模式将一个或更多重半导体晶片10装配再粘合到导电基片41上，该基片作为支持结构。可以用焊锡、铜焊、或使用难熔的导电胶来完成粘合。支持结构可以是金属箔或其它能够耐受该加工温度的导电基片。然后，对导电基片上的半导体片进行注入，例如，注入氢离子，并用上述方法将其粘合到玻璃或玻璃陶瓷上。将半导体膜从半导体片上分离下来以后，可以对暴露出来的导电基片上半导体片的剥离面进行磨光而去除表面粗糙，然后再注入，并可以在此基础上再次重复与另一剥离或玻璃陶瓷基片的粘合步骤。这样，就不需要在每次生产SOI结构时都重新装配半导体片。大面积SOI结构生产时，使用导电支持的贴片特别有用。
如果需要，可以在半导体片装配到导电基片之后，使用CVD或其它沉积工艺对半导体片之间的小间隙用半导体材料进行填充。图14显示了最终装配组合，其中填充间隙用标号52标识。对所有的间隙都进行填充就从半导体基片上除去了任何非导电区域。间隙填充之后，实施离子注入、粘合、和分离步骤而产生连续的SOI结构，该结构含有两个或更多个基本上为单晶的半导体区域，这些区域由无定形半导体(例如，无定形硅)所填充的间隙相互隔开。图12的右边部分表示用粘合前间隙填充方法所获得的这种连续的SOI结构。如果沉积工艺的操作温度足够高，无定形半导体材料可能会在玻璃或玻璃陶瓷基片上结晶形成基本上为单晶的半导体膜，而没有任何间隙。而且，本发明的这些方面对于生产大面积的SOI结构尤为有用。
将用以下实施例对本发明做更为全面的描述，但并不希望在任何方面限制本发明。
在实施例5-8和13中，展示了用飞行时间二级离子质谱(ToF-SIMS)获得的基本深度分布图。如本领域已知的，ToF-SIMS是一种表面分析技术，该技术使用离子束从表面的最外侧原子层除去少数原子。
概括地说，用短脉冲的一级离子撞击表面，收集在飞溅过程中产生的二级离子并且使其进入飞行时间质谱装置。根据它们的速度(与它们的质量/电荷比m/z成正比)，这些二级离子的飞行时间有所不同，并由此分散开。在飞行管的末端检测到作为时间函数的不同质量的分离离子团。ToF-SIMS能够检测质量范围很大的离子，并且能够产生这些二级离子的平行分布图像，这些图像的空间分辨率优于0.15微米。一级离子束的脉冲操作使得绝缘表面可以在脉冲之间用低能量的电子束完全中和。
因为ToF-SIMS分析可以在绝缘表面没有任何电荷堆积的情况下进行，所以选择该技术来分析本发明产生的SOI结构。使用双束策略的两个离子束——一束用于间歇性地碰撞飞溅，而另一束则用于分析新形成的表面。用Physical Electronics，Inc.，Eden Prairie，MN生产的TRIFT II仪器进行分析。使用低能量的Cs离子束实施飞溅，同步使用脉冲的Ga离子束进行分析。切下一小片样品安装到ToF-SIMS的样品支架上(～1cm2)。使用5kV的133Cs+离子束实施飞溅，联合使用15kV、600pA的69Ga+离子束进行分析。用光栅将Cs离子束打到样品500□m×500□m的面积上；Ga离子束分析位于Cs飞溅区中心的大小为50□m×50□m的窗口。
对于实施例5-8和13的每一个，都列出了两种类型的图像：一种显示SIMS信号强度的变动，另一种显示这些强度的大致原子％定量分析。根据“相对灵敏度因素”的方法，将标定的基片玻璃的组分用作内参标准。离子强度比X+/Si+用于这些计算，其中，X代表一种玻璃组分，而Si代表基质元素。通过测定实验结束时弧坑的深度来确定Cs离子束的飞溅速度。由于这种校准方法假定在所分析的深度中飞溅是均一的，所以每一层的厚度可能稍微有些差异。因此，如图5B至8B所示，深度和原子百分比值仅仅是近似值。尽管没有在图10C中明确表示，该图中深度和原子百分比值也是近似值。
实施例5-8和13的每一张分布图都根据以下的通用层顺序：
(1)Si表面的天然氧化物
(2)硅膜
(3)交界面二氧化硅膜(杂交区)
(4)碱金属耗损区(或在实施例13中为碱土金属耗损区)
(5)碱金属堆积区(或在实施例13中为碱土金属堆积区)
(6)玻璃基片
在这些SIMS深度分布图中，从氧化物(如二氧化硅和玻璃)区域观察到的Si+信号要高于从元素Si膜观察到的信号。这一SIMS信号的加强是由于氧的存在造成的，也是SIMS定量分析中熟知的“基质效应”的实例。该效应与自觉相悖，因为元素硅膜含有100％的Si，而氧化物仅含33％的Si。氧化物的SIMS信号显著高出1个数量级。表面存在氧增加了工作能力，因此降低了用电子中和离子的可能性。我们利用这一效应在这些分布图中从硅的氧化物(例如，SiO2)中勾勒出Si。
在图5B至8B的计量图中，并没有包括Si的分布，因为它是基质元素不进行计量。因此，强度图，也就是图5A至8A，在所分析的深度中更好地反映出各种浓度状况。如强度分布图所反映的，碱金属耗损区使这一区域具有更高的B+、Al+和Si+信号。然而，对于这一碱金属耗损区，没有尝试根据B、Al和Si的浓度校正碱金属元素的损失。类似的考虑也适用于碱土金属例子中的耗损区。由于飞溅引发的损伤，每个交界面都稍稍变宽。
实施例1
对一个直径为4英寸厚度为0.525mm的掺磷硅晶片(后文称作“硅晶片”)进行氢离子注入，操作电压为69KeV，浓度为6×1016离子/cm2，使用市售的室温离子注入技术。掺磷硅的0℃CTE为24×10-7/℃，300℃CTE为38×10-7/℃。该晶片购自SiliconSense Inc.，Nashua，NH，据生产商报道，其电阻系数为1-10ohm-cm。掺硼的硅晶片也用于各实施例中，所得的结果与掺磷晶片所得的结果相同。
将直径4英寸、厚度1mm的玻璃晶片用洗涤剂清洗，用蒸馏水淋洗，在10％的硝酸中浸泡1小时，并最终再用蒸馏水淋洗。然后，将其放置在净化室罩中，使其干燥。
玻璃晶片由CORNING合成玻璃组分No.7070制成。以重量百分比计，该玻璃含有：72wt.％SiO2、27wt.％B2O3、1.5wt.％Li2O、和0.5wt.％K2O。其0-300℃CTE为32×10-7/℃，其电阻系数在250℃为1011.2Ω-cm，在350℃为109.1Ω-cm。
将玻璃晶片置于一夹具内，用于以后装到夹盘上，该夹盘连在SSSMICROTEC粘合器(型号SB6)的“负”支持物上，隔片放置在玻璃表面上。隔片是黄铜制的，厚度约为0.1mm。硅晶片放在隔片上，氢处理表面面向玻璃。然后，将夹具的夹钳钳住两晶片上。
然后，将夹具放到粘合器中，抽真空至10-3毫巴，并将晶片加热至450℃。当晶片达到所需温度时，撤去隔片和夹钳，并通过粘合器的活塞对晶片实施锤压(10ψ)。随后，通过活塞对晶片施用电压。具体地说，Si晶片上部和玻璃晶片底部的电势差为1000伏特。这样(V1-V2)/D比例就是6.55KV/cm。
将晶片置于这样的条件下1小时。最后，将温度、压力、和电压都关掉，并使样品冷却2-3小时。
发现Si和玻璃晶片已经很好地粘合起来。然而，并不能达到所希望的目的，即将玻璃晶片与一个Si薄膜从其余硅晶片上分离下来，因为在分离过程中两个晶片都破碎了。
对该实验重复了多次，都得到同样的结果。玻璃和硅晶片以很强的粘合力粘合在一起，但是对晶片分离的所有尝试都以两晶片的破碎告终。曾经探究改变冷却时间，但是没有成功。
实施例2
重复实施例1的实验，除了两晶片(玻璃和硅晶片)分别置于450℃和400℃的条件下。这样做的目的在于利用由热差异所产生的热应力，从而在冷却后将硅薄膜从硅晶片上分离下来。通过选择粘合器的施力活塞温度而实现差异加热。450℃和400℃的值代表了活塞的温度，因此也分别代表了玻璃晶片底部表面和硅晶片上表面的温度，也就是，图1C中表面22和12的温度。
在这种情况下，很容易将具有0.4微米硅层的玻璃晶片(SOI构造)与Si晶片的其余部分分离开，因此也成功地获得了SOI玻璃晶片。这一结果表明由热差异生产的热应力在生产基于玻璃的SOI结构中是必需的。特别地，由热差异冷却时所产生的热应力对于所具有的CTE与硅匹配的玻璃晶片是必需的。
用本实施例的程序所形成的SOI结构适用于电子、显示器和太阳电池。
实施例3
在该实施例中，首先对Si晶片进行蚀刻而使其成为相互分离的圆形小岛图案。这些小岛的直径大约为150微米。对这样图案的晶片进行离子注入，再用实施例2的过程将0.4微米厚的Si层转移到玻璃晶片上。这样就生产了在Si层和玻璃晶片之间完美粘合的SOI结构。
预计小岛技术在生产大晶片时尤为有用，在大晶片的制作中，玻璃和Si之间热膨胀的不匹配很可能导致SOI结构的分层或对其造成其它损坏。
该蚀刻图案或在硅晶片中形成的其它图案可以是任何在硅晶片上产生的分离小岛的几何图案。可以根据需求调整小岛的大小及其小岛之间的距离。如果需要，可以用标准技术沉积一个硅薄层，从而在所有或部分小岛之间建立起联系。同样的方法也可以用于其它类型的半导体。
实施例4
重复实施例1的实验，但不对晶片施加电压。在这种情况下，两个晶片根本不粘合，这就暗示对晶片施用电压是该过程的必要部分。
实施例5
根据上文讨论的程序，对根据实施例2制备的SOI结构进行ToF-SIMS分析。结果显示在图5中，其中图5A用SIMS信号强度对深度的作图，而图5B表示的是转换成原子百分比形式的相同数据。
在图5中标识出耗损区23、杂交区16以及K+离子堆积区25。从大约4微米的深度开始，所有的曲线都回复到它们在大块玻璃中的数值。
实施例6
将根据实施例2制备的SOI结构置于500℃、真空(10-3毫巴)条件下1小时。然后对其进行ToF-SIMS分析。结果显示于图6中。
将该图与图5对比，显示出耗损区、杂交区以及Si、B、K、和Li的曲线基本上均没有因重新加热而发生改变。这是一个很重要的结果，因为该结果表明本发明的SOI结构在进一步的加工和最终使用过程中都将保持稳定。
实施例7
重复实施例2的实验，使用的玻璃晶片由CORNING合成玻璃组分No.7740制成。以重量百分比计，该玻璃含有：81.3wt.％SiO2、12.6wt.％B2O3、2.19wt.％Al2O3、和4.2wt.％Na2O，以及痕量的Fe2O3和K2O。其0-300℃CTE为32.6×10-7/℃，其电阻系数在250℃为108.5Ω-cm，在350℃为106.6Ω-cm。
与实施例2中使用相同的加工条件，包括温度、压力、和电压、和同样的晶片尺寸。
如同实施例5一样进行ToF-SIMS分析，结果显示在图7中。同样地，在该图中可以看到耗损区、杂交区(图7A中用“二氧化硅”标识，图7B中用短语“交界面二氧化硅层”标识)和堆积区。
实施例8
将根据实施例7制备的SOI结构置于500℃、真空(10-3毫巴)条件下1小时。然后对其进行ToF-SIMS分析。结果显示于图8中，该图中使用的术语和图7中使用的相同。
将该图与图7对比，显示出耗损区、杂交区、堆积区以及个别浓度曲线的整体形状基本上均没有因重新加热而发生改变。
实施例9
得到根据实施例2制备的SOI结构的半导体层的会聚电子束分布函数(edf)。图9显示了所得的透射显微照片。如图所示，Si单晶层的质量非常好。
实施例10
进行实验评估用热粘合而不使用电压或温度差异获得玻璃或玻璃陶瓷晶片上覆单晶硅膜的可行性。
在将硅晶片粘合到玻璃或玻璃陶瓷晶片中的一个关键问题是大家熟知的来自玻璃或玻璃陶瓷的移动离子污染硅的问题。在显示器工业中，在用二氧化硅和氮化硅阻挡层对基片进行涂层后，将用于电子装置的硅膜沉积在玻璃基片上，从而避免玻璃中的离子向硅膜迁移。
硅直接与玻璃或玻璃陶瓷晶片的热粘合将会导致离子迁移进入硅，这会对硅的性能带来负面影响，因此也不希望看到这种情况的发生。不管这一问题，仍旧进行实验来评估这种粘合过程是否可行。
根据组分的不同，这些实验中使用的玻璃和玻璃陶瓷具有不同的应变点温度。应用于显示器的玻璃要在低于它们应变点的条件下进行处理，从而避免尺寸的改变，尺寸的改变对于显示器是不能接受的。因此，热粘合实验限制在所评估的特定组分的应变点以下进行。以下实施例描述了所进行的实验。
实施例10A
该实例中的玻璃晶片由CORNING合成玻璃组分7070制成，如上文所讨论的，这是一种碱金属-硼硅酸盐玻璃。该玻璃的应变点为450℃。
将直径为100mm的1mm厚的玻璃晶片磨光至避免粗糙度为0.1nm rms。在室温下，对100微米厚的硅晶片实施氢离子注入，剂量为7×1016离子/cm2，注入能量为100KeV。使用标准的玻璃清洁方法清洗两个晶片，即洗涤剂清洗、蒸馏水淋洗、硝酸处理、和最终的蒸馏水淋洗，然后将晶片在室温下相互接触。
将晶片组置于铂盘之间，然后再加热到450℃，并在该温度下放置1小时。在一小时结束时，加热炉冷后移去铂盘。除了低强度的摩擦粘合之外，在玻璃和硅晶片之间没有观察到粘合。在晶片的交界面处插入剃须刀片即可很容易地将其分离。玻璃上没有硅膜的痕迹。在525℃的条件下重复该实验，得到相同的结果，也就是在玻璃晶片上没有观察到硅层的存在。
实施例10B
重复实施例10A的实验，但是此处的晶片是由CORNING合成玻璃组分No.7740制成的，如上文所讨论的，这是一种铝-硼硅酸盐玻璃。7740组分的的应变点为540℃，因此粘合实验在540℃的条件下进行。
结果与实施例10A的相同，也就是没有硅膜转移到玻璃上。
实施例10C
用碱土金属铝-硼硅酸盐组分，即CORNING合成玻璃组分No.1737，重复实施例10A的实验，该玻璃用于显示器工业。该玻璃的应变点为660℃，因此粘合实验在660℃的条件下进行。同样地，在该实验中，没有观察到硅膜转移到玻璃上。对硅晶片的表面进行预处理来降低表面氢浓度(参见下文的实施例11)，使用该预处理过的晶片重复该实验。同样地，也没有观察到硅膜转移到玻璃上。
实施例10D
用含有碱金属和碱土金属铝硼硅酸盐组分的玻璃陶瓷晶片重复实施例10A的实验。该材料的应变点为810℃，因此粘合实验在810℃的条件下进行。同样地，没有观察到硅膜转移到玻璃上。对硅晶片进行预处理来降低其表面的氢浓度(参见下文的实施例11)并不改变实验结果。
实施例10E
重复实施例10A至10D的实验，所用的硅晶片在氢离子注入之前就已经生长了约0.2微米厚的氧化层。如实施例10A至10D，在每个实施例中都没有观察到硅膜向玻璃或玻璃陶瓷的转移。
根据这些实验，结论是：在玻璃或玻璃陶瓷应变点的粘合温度下，并未发生(来自注入了氢离子的硅晶片的)硅膜与玻璃或玻璃陶瓷晶片的热粘合。更高的粘合温度是不能接受的，因为这样的温度会导致玻璃或玻璃陶瓷的变性，例如，材料的下陷和/或收缩。此外，如上所述，即使在很高的温度下实现了这样的转移，还是不能解决硅膜的离子污染问题。
实施例11
该实施例表示降低半导体晶片的表面氢浓度对于其粘合到含有碱土金属的玻璃或玻璃陶瓷上的价值。
实施例11A
将直径为100mm的100微米厚的硅晶片实施氢离子注入，剂量为7×1016离子/cm2，注入能量为100KeV。然后，用蒸馏水清洗该晶片。在该晶片上测得的接触角为70度，这表明该晶片具有一个非常疏水的表面。
用FISHER SCIENTIFIC CONTRAD 70洗涤剂在超声波浴中洗涤由CORNING合成玻璃组分No.1737组成的玻璃晶片，洗涤15分钟，然后用蒸馏水在超声波浴中洗涤15分钟。随后，用10％的硝酸洗涤晶片，再用另外的蒸馏水洗涤。不在洗涤剂中清洗硅晶片以免污染晶片表面。最终在干净的房间内，将两个晶片都放在旋转洗涤干燥器中用蒸馏水清洗。
然后，用实施例2的加工步骤以及该实施例中的SSS MICROTEC粘合器处理两个晶片。因此，将玻璃晶片放置在粘合器的负活塞处，而将硅晶片置于正活塞处，并且用隔片与玻璃晶片分开。将硅晶片加热至525℃，玻璃晶片加热至575℃，然后使两晶片相互接触。
特别地，使用正活塞的可移动中央部分对硅晶片的中央施用1750伏特的电势一分钟，然后撤去所加的电势。接着撤去隔片，并对整个晶片表面施用1750伏特的电势。电压的施用时间为20分钟，结束后，将电压调至0，并使晶片冷却至室温。如实施例2中一样，在真空条件下实施粘合步骤。
在粘合步骤的最后，就可以很容易地将晶片分离开。然而，仅有部分Si膜转移至玻璃基片上。特别地，仅有10％的玻璃覆盖了Si膜，而且即使在覆盖区域，Si膜也非常不均一。因此，该过程不能如所希望的那样制造出高质量的Si膜。
实施例11B
重复实施例11A的实验，除了现在的硅晶片用以下方法处理。
首先，将硅晶片置于氨水：过氧化氢：水的比例为1∶2∶7的冷溶液中，然后逐步地将溶液加热至70℃。使晶片在该温度的溶液中放置15分钟以后，将溶液冷却并在超声波浴中用蒸馏水洗涤晶片2.5分钟。此时，晶片表现出高度的亲水特性，其接触角为10度。然后，用盐酸∶过氧化氢∶水的比例为1∶2∶8的溶液洗涤硅晶片，该过程类似于氨水溶液的洗涤过程。然后用蒸馏水洗涤处理过的硅晶片。
然后，如实施例11A中一样，将硅晶片粘合到1737玻璃晶片上。使用的加工循环如实施例11A中的一样。在粘合循环后，在玻璃晶片的整个表面上即覆盖了一层极好的、均一的Si膜。
该实施例表示，要使Si层转移到含有碱金属离子的玻璃组分上，就需要在注入后对硅晶片进行表面处理。
实施例11C
在该实施例中，用氨水和过氧化氢溶液洗涤硅晶片，但是不用实施例11B中使用的酸性溶液进行洗涤。
重复实施例11A的实验，除了现在的硅晶片用以下方法处理。
首先，将硅晶片置于氨水∶过氧化氢∶水的比例为1∶2∶7的冷溶液中，然后逐步地将溶液加热至70℃。使晶片在该温度的溶液中放置15分钟以后，将溶液冷却并在超声波浴中用蒸馏水洗涤晶片2.5分钟。此时，晶片表现出高度的亲水特性，其接触角为10度。然后，用蒸馏水洗涤处理过的硅晶片，并实施粘合步骤，1737玻璃晶片的洗涤方法如实施例11A中一样，使用的加工循环步骤也和该实施例中的一样。在粘合循环后，在玻璃晶片的整个表面上即覆盖了一层极好的、均一的Si膜。
实施例11D
该实施例表明氧等离子体处理，而非氨水和过氧化氢处理，也可以用于表面处理，并以此控制半导体晶片的氢离子浓度。
在该实施例中，在室温下对硅晶片用氧等离子体处理10分钟。处理后用蒸馏水淋洗晶片。然后，对干燥晶片施用实施例11A的粘合步骤。如实施例11B和11C一样，所得的玻璃晶片的整个表面上覆盖了一层极好Si膜。
实施例11E
在施用实施例11A至11D的表面处理之后，用实验检测表面的离子浓度。使用ToF-SIMS分析来检测硅晶片表面的氢浓度。用个别峰的强度除以总光谱强度再乘以10000而得到归一化的强度值。对于实施例11A的表面处理方案，所得的数值为414(后文称作“注入状态(as-implanted)”氢浓度)。
这些实验的结果列于表2中。如该表所示，根据实施例11B处理后的硅晶片，其标准化的信号强度为102，这代表与注入状态晶片相比，氢离子浓度降低了75％，而对于实施例11C的处理，信号强度为101，或比注入状态晶片低76％。对于氧等离子体处理，信号强度为144，或者与注入状态晶片相比，降低了65％。还进行了一个实验，即用不含氨水的过氧化氢水溶液处理硅晶片。该情况下，标准化的信号强度为307，或注入状态值的26％。
这些实施例表明，半导体晶片表面氢浓度的降低会在该晶片与含有碱土金属离子的基片粘合时形成更好的膜。
实施例12
该实施例表明，对于将硅膜转移至由CORNING合成玻璃组分No.7070、No.7740、No.1737和EAGLE 2000TM组成的玻璃晶片，根据本发明可以获得两者高强度的粘合。7070和7740玻璃的组分在上文的实施例1和7中已经分别列出；EAGLE 2000TM和No.1737玻璃的组分分别对应于实施例14和美国专利6319867的对比实例。
使用实施例2的处理步骤制备SOI结构，对于含有碱土金属离子的No.1737和EAGLE 2000TM玻璃还增加一个降低硅晶片氢浓度的预处理步骤。具体地，根据实施例11B的步骤对用于这些玻璃的硅晶片进行处理，尽管也可以使用实施例11B至11D的任何一种方法或其它用以降低表面氢浓度的方法。使用上文讨论的压痕法和上文参考的Marshall和Evans出版物中的计算方法检测粘合能量的数值。
特别地，为了确定粘合强度，放置样品时使其涂层表面向上，这样就能用压痕探测器评估涂层表面。为了对样品提供稳定的、坚硬的支持物，用双面胶将样品粘合到与Nano Indenter II一起提供的直径为1.25”的铝制样品支脚上。
然后，通过使用一定范围的压痕负重而产生一系列压痕，并借此评估样品的粘附特性。选择一系列压痕来探测作为负重的函数的涂层反应，并且在遍布样品的多个位置进行检测，以此测定样品各处涂层反应的变化情况。使用标准的纳米压痕方案时，用显微镜观察识别表面上适合检测的区域从而预先确定压痕的位置。特别地，所选择的位置要避开有明显的污染或处理损坏迹象的区域。
使用具有Berkovich钻石几何压头进行检测。使用程序设计好的负重顺序和卸载条件用计算机对压痕仪的负重进行调控。所使用条件的顺序如下：
(1)接近环节
(2)负重环节(以恒定的应力速率0.1sec-1施加负重，直至最大负重)
(3)卸载环节(卸载速率＝90％的最大加载速率)
(4)维持环节
(5)卸载环节
通常，改变步骤2中的峰值负重以达到8.5mN、37.6mN、165mN、和405mN的峰值负重。对于样品上的每个感兴趣区域，每一个负重都最少形成2个压痕。根据观察到的反应，还会增加在中间负重值的额外测试来鉴定所需的引起分层的临界负重，或者用以确定相对于负重反应所发生的分层。
在产生压痕以后，使用由低到高放大率的Nomarski DIC(微分干涉对比仪)光学显微镜检查测试位置的涂层分层迹象。存在分层时，一般可以从压痕位置的周围识别到的褶皱或其它表面不规则现象确定膜分层。由于其对非常细小(小至几埃)的高度改变具有很高的灵敏度，Nomarski DIC对于此类表面扰动尤其敏感。如果确实存在分层，可以测量它们的半径，以及使用上文引用的Marshall和Evans参考资料中的模型来确定临界交界面破裂能量，该能量代表了粘合至基片的涂层的基本计量。在没有分层的情况下，比如本发明的SOI结构出现的情况，通过假定存在一些比压痕本身的尺寸略大(大1-2微米)的分层区来估计交界面破裂能量的下限。
在确定交界面破裂能量时，假定所测试的样品中没有残留的涂层压力(也就是假定涂层不受压力)，这样压痕压力就是膜分层的唯一驱动力。在该情况下，使用Marshall和Evans参考资料中的12等式来计算应力的能量释放率：
G＝(1-v2)tσi 2/2E(Marshall和Evans的方程12)
其中：
σi＝ViE/2πta2(1-v)(Marshall和Evans的方程10)
v＝涂层材料的Poisson比例
t＝涂层厚度
E＝涂层的杨氏系数
a＝剥离区的半径
Vi＝压痕的体积(根据压痕的大小和压头的形状)
对于本发明的基于硅的膜，使用以下的v和E的数值：v＝0.25；E＝160GPa 0.25。对于Berkovich压头，Vi是一个基于使用的压头的实验变量，因此对每个测试/数据点都测定该变化值，尽管基于硅的膜(涂层)的厚度在所有的情况下都大约为0.4微米。
最初，用在450℃下处理的7070玻璃和400℃处理的硅晶片进行实验。7070玻璃含有Li和K，作为移动碱金属离子。在粘合能量测试中，在将玻璃晶片与Si膜的粘合分离开之前，玻璃晶片就已经损坏了。根据这一结果，所估计的粘合能量最低值为15-20J/m2。
用于对比，文献数据显示的450℃下产生的Si-SiO2热粘合能量为1J/m2。因此，在相同的温度下，本发明的SOI结构所具有的粘合能量比热处理的粘合能量高出15-20倍。
用EAGLE 2000TM玻璃重复该实验，玻璃晶片的温度保持在575℃而硅晶片的温度为525℃。该玻璃不含任何碱金属离子，其移动离子是碱土金属离子，具体是Ca、Mg和Sr。如前面一样进行粘合能量测试，同样发现只能获得粘合能量的下限，因为在将硅晶片与玻璃晶片之间的粘合分离开之前，玻璃晶片就已经损坏了。下限同样是15-20J/m2，表明本发明的过程可以在低温条件下生产出高质量和高强度的粘合。
在表3中归纳了这些实验，以及用7740和1737玻璃进行的对应实验。在每个情况下，粘合的强度都很高，在观察到任何从玻璃上剥离的膜分层之前玻璃晶片都已经损坏。因此，在损坏点测得的粘合能量是粘合能量的下限。
实施例13
使用合成玻璃组分1737和以上叙述的步骤制备一种SOI结构。
如上所述，对1737玻璃制成的晶片(0.7mm厚)进行洗涤和清洁。在室温条件下，对500微米厚的掺硼硅晶片实施氢离子注入，剂量为7×1016离子/cm2，注入能量为100KeV。然后，使用实施例11B的步骤处理该晶片来降低表面的氢离子浓度，尽管也可以使用实施例11B至11D的方法或其它用以降低表面氢浓度的处理方法。
然后，将两个晶片放置在支持物上，用隔片使其相互分开。将晶片组放到粘合器中，对该系统抽真空，并提高温度(上表面硅晶片的温度升至525℃，而玻璃晶片的温度升至575℃)。然后使晶片相互接触，并施加电压。在加电压15分钟以后，撤去电压，并使晶片冷却。在冷却过程中，晶片分离成两个部分，也就是，一部分是粘合了一层硅薄膜的玻璃晶片，另一部分是少了那层薄膜的硅晶片母片。
根据上文讨论的程序，对用此方法获得的SOI结构进行ToF-SIMS分析。结果显示在图10中，其中图10A和10B是SIMS信号强度对深度的作图，而图10C表示的是转换成原子百分比形式的数据。
在图10A和10C中特别表出了钡耗损区和堆积区，而总体的碱土金属(AE)耗损区在图10B中标识出。在图10A和10B中还表出了位于硅膜和玻璃基片之间交界面上的杂交(二氧化硅)区。从深度大约为0.6微米开始，所有的曲线都回复到它们大块玻璃的数值。
如这些图所示，在硅膜和玻璃之间形成了一个阻挡(耗损)层，阻挡层使得该结构可以用于电子设备的生产，而不用担心离子会向硅膜迁移。为了表明阻挡层的稳定程度，对用上述方法制备的SOI结构在真空中进行2小时的热处理(温度为595℃)，在对热处理后的结构实施TOF-SIMS分析。分析表明没有因热处理而引起的离子移动，阻挡层是持久存在的。
实施例14
该实施例显示，处理条件如何影响耗损区和堆积区的形成。CORNING合成玻璃组分EAGLE 2000TM用于这些实验。用上文讨论的程序产生SOI结构，并且在该程序中包括一个降低硅晶片氢浓度的预处理步骤。
对以下处理条件进行变动：(1)玻璃温度，(2)施加的电压，和(3)粘合时间。在所有实验中，硅晶片都比玻璃晶片低50℃。测定的参数是耗损区(阻挡层)的厚度和形成洁净堆积区的离子种类。
结果显示于表4中。从中可以看出，对阻挡层和堆积区的形成都存在时间和温度的临界值。具体地，从该数据中可以看出，要对该玻璃得到阻挡层和堆积区，处理时间需要大于2分钟，而处理温度要高于350℃。尽管没有研究低于800伏特的电压，但是我们相信对于这一处理变量同样存在临界值。对其它玻璃也存在类似的临界值，但是预计这些特定值不同于所发现的EAGLE 2000TM玻璃的临界值。
实施例15
该实施例显示的是将本发明应用于生产用在显示器中的薄膜晶体管(TFT)，包括有机光发射二极管(OLED)显示器和液晶显示器(LCD)。
TFT在显示器中用于控制个别像素元素的转换。为了获得最佳的显示器性能，也为了能够集成驱动电子学，TFT材料应当具有快速的载流子移动率和高度的均一性。目前本领域的生产工艺依靠由无定形或多晶硅(多聚Si)膜制成的TFT。然而，这些材料制造的器件的载流子移动率要比大块硅中的载流子移动率低1至5个数量级，其变异度高达±30％。大块硅是制作TFT的理想材料，但是在本发明之前，没有发展出任何能够在显示器玻璃基片上制备基本上为单晶硅膜的实际生产技术。
以往的生产TFT的技术程序包括一系列步骤，先是SiNx和SiO2阻挡层的沉积，接着是无定形硅的沉积和膜的脱氢。在脱氢之后，用激光或热结晶方法使硅膜结晶，从而获得电子场效应移动率大约为100-350cm2/V·sec的多聚Si膜。再通过一系列步骤从这张膜制备TFT，这些步骤包括：光蚀刻，随后用PECVD沉积栅氧化物层，金属门(gate)的沉积，和更多的光蚀刻步骤，再是氢化步骤而获得高性能(通过在晶体区之间钝化缺陷)。参见， Applied Surface Science，9602，1-13(2003)。
图15显示了典型的用于根据过去的技术程序制造液晶显示器(LCD)的TFT结构。在该图中，60代表整个TFT，61代表玻璃基片，62代表金属触头，63代表金属门，64代表SiO2门绝缘体，65代表多聚Si层，66和67代表两个阻挡层(分别是SiO2和SiNx)，这两个阻挡层需在硅沉积之前事先沉积。
如上文所讨论的，本发明提供了获得玻璃上覆基本上为单晶硅(SOG)结构的实际操作方法。这些结构尤其适用于进一步处理并制备TFT。因为SOG含有一层基本上为单晶的硅膜，根据本发明制备TFT的程序与以往的技术程序有所不同。尤其，该程序是对目前程序的简化。表5列出了多个在本发明的应用中可以去掉的以往技术程序所需的步骤。
特别地，本发明的TFT制造程序并不需要脱氢和结晶步骤，因为半导体膜已经以基本上是单晶的形式存在。如此，该膜所具有的电子移动率可以高于600cm2/V·sec。本发明也不需要以往技术程序中使用的再氢化步骤。在制造TFT过程中的这些简化提供了资本成本和产量方面的优势，也从本质上改善了器件的性能。
根据本发明生产的TFT所具有的高性能带来以下优点，即使电子仪器更加小型化、显示器性能更均匀、使得驱动电路可以整合到玻璃基片上，以及在显示器成品中显著地节约能源。所得的高性能的显示器可以用于很多产品中，包括，手掌机、手机等等。还可以在绝缘体上覆硅电子仪器中找到本发明的SOG结构的其它应用。
实施例16
该实施例显示在单一第二层20上进行多重第一层15贴片(参见，图11)。
对电阻系数为1-10ohm-cm的掺硼硅晶片(直径为100mm)实施氢离子注入，剂量为8×1016离子/cm2，注入能量为100KeV。使用标准的玻璃清洁方法清洗直径为100mm的铝硼硅酸盐玻璃晶片(具体地，由CORNING合成玻璃组分No.7740制成的晶片)，即洗涤剂清洗、蒸馏水淋洗、硝酸处理、和最终的蒸馏水淋洗。然后将硅晶片划刻分成两片。然后将硅片用蒸馏水、氨水和过氧化氢溶液进行清洗，干燥后手工装配到玻璃晶片上，使两个硅片之间的间隙降到最小。
然后，将所得的晶片组放置到SSS MICROTEC粘合器中。对粘合器抽真空，并对晶片组加热，玻璃晶片端加热至450℃，而硅晶片端加热至400℃。将玻璃晶片放置在负电极处，而将硅晶片置于正电极处。达到所需温度以后，施加10ψ的压力以确保两晶片之间有良好的接触。然后，对硅晶片的中央部分施用750伏特的电压一分钟，开始粘合程序，然后撤去所加的电压。此时，对整个晶片施用500伏特的电压，并使晶片组处于该电压条件下15分钟。15分钟后，撤去电势，并使晶片冷却至室温。
两个硅片都可以很容易地从晶片组上分离下来，在整个玻璃晶片上留下一层硅薄膜。两个硅片所留下的薄膜之间的距离大约为10微米。
重复以上步骤，除了将硅晶片分成5片，并装配到100mm的玻璃晶片上。发现所有的5个硅片都在处理过程结束后在玻璃晶片上留下一层硅膜。
从以上的揭示(包括以上实施例)中，很容易看出本发明提供了新颖的有所改善的SOI结构和生产该结构的新颖且有所改善的过程。图16是一个流程示意图，表示了本发明的一个优选实施例，该实施例使用本发明的多种特征制造SOG结构(具体地，玻璃上覆硅膜结构)。该图显示了氢离子注入、联合使用电压和加热进行粘合、冷却分离、和重新使用硅晶片以降到原材料成本等各种信息。
尽管本文描述并阐述了本发明的具体实施例，对于本领域的技术人员显而易见的是可以在不偏离本发明的精神实质和范围的前提下对本发明进行修正和变动。因此，以下权利要求的目的在于囊括本文列出的具体实施例以及此类的修正、变动和等价物。
                      表1
    标号     部件
    10     第一基片(即基本为单晶的半导体材料)
    11     第一层的第一粘合表面/第一面
    12     第一施力表面
    13     分离区
    13a     步骤(D)后分离区的亚部分
    13b     步骤(D)后分离区的亚部分/第一层的第二面
    14     第一基片的第一部分
    15     第一基片的第二部分/第一层
    16     步骤(C)后第一基片的杂交区/第一层的杂交区
    16a     限定杂交区表面的远边/厚度
    17     参考表面，例如参考平面
    18     第一基片中的任选凹陷
    19     第一基片的任选隔开区域
    20     第二基片(即氧化物玻璃或氧化物玻璃陶瓷)/第二层
    21     第二层的第二粘结表面/第一面
    22     第二层的第二施力表面/第二面
    23     步骤(C)后第二基片的耗损区/第二层的耗损区
    23a     限定耗损区表面的远边/厚度
    24     参考表面，例如参考平面
    25     步骤(C)后第二基片的堆积区/第二层的堆积区
    30     步骤(C)后第一和第二基片之间的界面区
    40     加工室
    41     导电支承物
    50     多层第一层/单层第二层组件
    51     紧靠的第一层之间的间隙
    52     相邻第一基片之间填充的间隙
    60     TFT
    61     玻璃基片
    62     金属连接(contacts)
    63     金属门
    64     二氧化硅门绝缘子
    65     多硅层
    66     二氧化硅阻挡层
    67     SiNx阻挡层
                         表2
实施例 处理 归一的H+强度   与注入有关的下降％
    11A   注入     414   0
11B   NH4OH+H2O2&H2O2+HCl 102 75
    11C   NH4OH+H2O2     101   76
    11D   O2等离子体     144   65
                                 表3
玻璃/硅体系 电压(V) 加工温度(℃)1   加工时间(分钟)     粘结强度(J/m2)
    7070/Si     1000     450     30     ＞15
    7740/Si     500     450     15     ＞15
    1737/Si     1750     575     15     ＞15
    EAGLE     1750     575     10     ＞15
  2000TM/Si
1玻璃温度；硅晶片的温度比其低50℃。
                         表4
玻璃温度(℃) 电压(V)     加工时间(分钟)     阻挡层厚度(微米) 堆积离子
    350     1750     20     无阻挡层     无堆积
    575     1200     20     0.08     Mg，Sr
    575     800     20     0.046     Mg，Sr
    575     1750     20     O.1     Mg，Sr
    595     1750     10     0.08     Mg，Sr
    575     1750     10     0.096     Mg，Sr
    575     1750     5     0.064     Mg，Sr
    575     1750     2     无阻挡层    无堆积
    595     1750     2     无阻挡层     无堆积
                        表5
现有技术 本发明
1)原料-未涂覆的显示器玻璃 原料-涂硅玻璃
2)用PECVD沉积SiNx阻挡层 无需
3)用PECVD沉积SiO2阻挡层 无需
4)沉积无定形硅层 无需
5)热处理以使无定形硅层脱氢 无需
6)激光(ELA)使硅层结晶 无需
7)照相平版印刷并干蚀刻硅 照相平版印刷并干蚀刻硅
8)用PECVD沉积栅氧化物层 用PECVD沉积栅氧化物层
9)溅射沉积门金属 溅射沉积门金属
10)照相平版印刷并干蚀刻门金属 照相平版印刷并干蚀刻门金属
11)离子注入和掺杂剂活化 离子注入和掺杂剂活化
12)用PECVD沉积包封氧化物 用PECVD沉积包封氧化物
13)照相平版印刷并干蚀刻接触通孔 照相平版印刷并干蚀刻接触通孔
14)溅射沉积接触金属 溅射沉积接触金属
15)照相平版印刷并干蚀刻接触金属 照相平版印刷并干蚀刻接触金属
16)再氢化多硅层 无需

Claims (128)

1.一种生产绝缘体上覆半导体结构的方法，它包括：
(A)提供第一和第二基片，其中：
(1)第一基片包含用来与第二基片粘合的第一外表面(第一粘合表面)，给第一基片施力的第二外表面(第一施力表面)，以及用以将第一基片分成第一部分和第二部分的内部区(分离区)，其中：
(a)第一粘合表面，第一施力表面和分离区基本上相互平行；
(b)第二部分位于分离区和第一粘合表面之间；和
(c)第一基片包含基本上为单晶的半导体材料；以及
(2)第二基片包含两个外表面，一个(第二粘合表面)用于粘合到第一基片上，另一个(第二施力表面)则用于对第二基片施力，其中：
(a)第二粘合表面和第二施力表面基本上互相平行，并且分离间距为D2；和
(b)第二基片包含氧化物玻璃或氧化物玻璃陶瓷；
(B)使第一和第二粘合表面相互接触；
(C)接触的时间足以使第一和第二基片在第一和第二粘合表面上相互粘合，与此同时：
(1)对第一和第二施力表面施力，将第一和第二粘合表面压到一起；
(2)将第一和第二基片置于一电场中，该电场可表征为在第一和第二施力表面电场具有第一电压V1和第二电压V2，所述的电压在各表面是均匀的，而且V1高于V2，这样电场就从第一基片指向第二基片；和
(3)加热第一和第二基片，所述的加热可表征为在第一和第二施力表面，具有的第一温度T1和第二温度T2，所述的温度在各表面是均匀的，选择所述温度使得在冷却到常温时，第一和第二基片经历不同的收缩情况，并由此在分离区削弱第一基片；以及
(D)冷却粘合在一起的第一和第二基片并在分离区分离第一和第二部分；其中，氧化物玻璃或氧化物玻璃陶瓷含有正离子，这些离子在步骤(C)中会在第二基片内以远离第二粘合表面而朝向第二施力表面的方向移动。
2.一种生产绝缘体上覆半导体结构的方法，该方法包括：
(A)提供第一和第二基片，其中：
(1)第一基片包含用来与第二基片粘合的第一外表面(第一粘合表面)，给第一基片施力的第二外表面(第一施力表面)，以及将第一基片分成第一部分和第二部分的内部区(分离区)，其中：
(a)第一粘合表面，第一施力表面和分离区基本上相互平行；
(b)第二部分位于分离区和第一粘合表面之间；和
(c)第一基片包含基本上为单晶的半导体材料；以及
(2)第二基片包含两个外表面，一个(第二粘合表面)用于粘合到第一基片上，另一个(第二施力表面)则用于对第二基片施力，其中：
(a)第二粘合表面和第二施力表面基本上互相平行，并且分离间距为D2；和
(b)第二基片包含氧化物玻璃或氧化物玻璃陶瓷；
(B)使第一和第二粘合表面相互接触；
(C)接触的时间足以使第一和第二基片在第一和第二粘合表面相互粘合，与此同时：
(1)对第一和第二施力表面施力，将第一和第二粘合表面压到一起；
(2)将第一和第二基片置于一电场中，该电场可表征为在第一和第二施力表面具有第一电压V1和第二电压V2，所述的电压在各表面是均匀的，而且V1高于V2，这样电场就从第一基片指向第二基片；和
(3)加热第一和第二基片，所述的加热可表征为在第一和第二施力表面具有第一温度T1和第二温度T2，所述的温度在各表面是均匀的，选择所述的温度使得在冷却到常温时，第一和第二基片经历不同的收缩情况，并由此在分离区削弱第一基片；以及
(D)冷却粘合在一起的第一和第二基片并在分离区分离第一和第二部分；其中，氧化物玻璃或氧化物玻璃陶瓷含有(a)非桥键氧和(b)正离子，这些离子在步骤(C)中会在第二基片中以远离第二粘合表面而朝向第二施力表面的方向移动。
3.权利要求1或2的方法，其特征为第二基片的氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数CTE以及其在250℃的电阻系数ρ满足以下关系：
5×10-7/℃≤CTE≤75×10-7/℃，和
ρ≤1016Ω-cm。
4.权利要求1或2的方法，其特征为，在步骤(C)中，第一和第二基片之间的粘合，至少部分是通过第一基片的半导体材料与源自第二基片的氧反应而实现的。
5.权利要求4的方法，其特征为第一基片的半导体材料与源自第二基片的氧发生反应而形成一个氧浓度很高的区域(杂交区)，这一杂交区始于第一粘合面并向分离区延伸。
6.权利要求5的方法，其特征为，杂交区的厚度δH满足以下关系：
δH≤200纳米，
其中δH是指第一粘合表面和这样一个表面之间的距离，该表面1)位于第二部分内，2)基本上与第一粘合表面平行，和3)是距离第一粘合表面最远的表面，满足以下关系：
Co(x)-Co/Ref≥50％，0≤x≤δH，
其中：
Co(x)为氧浓度，是离开第一粘合表面距离x的函数，
Co/Ref是参考表面处的氧浓度，该参考表面1)在第二部分内，2)基本上与第一粘合表面平行，和3)与该粘合表面分隔距离为Ds/2，其中Ds是第一粘合表面和分离区之间的距离；以及
Co(x)和Co/Ref用原子百分比表示。
7.权利要求1或2的方法，其特征为，在步骤(C)中正离子的移动形成一个正离子耗损的区域(正离子耗损区)，该区域始于第二粘合表面并延伸进入第二基片，向第二施力表面延伸。
8.权利要求7的方法，其特征为：
(i)氧化物玻璃或氧化物玻璃陶瓷含有以下一种或多种正离子：Li+1、Na+1、K+1、Cs+1、Mg+2、Ca+2、Sr+2、和/或Ba+2(碱金属/碱土金属离子)；以及
(ii)正离子耗损区有一种或多种所述的碱金属/碱土金属离子耗尽。
9.权利要求8的方法，其特征为：
(i)氧化物玻璃或氧化物玻璃陶瓷所含有的每种碱金属/碱土金属离子都在参考表面具有其参考浓度Ci/Ref，该参考表面1)在第二基片内，2)基本上与第二粘合表面平行，和3)与该粘合表面相距D2/2；以及
(ii)正离子耗损区的厚度δD满足以下条件：
δD≥10纳米，
其中，δD是指第二粘合表面和这样一个表面之间的距离，该表面1)位于第二基片内，2)基本上与第二粘合表面平行，和3)是距离第二粘合表面最远的表面，对于氧化物玻璃或氧化物玻璃陶瓷所含有的至少一种碱金属/碱土金属离子，满足以下关系：
Ci(x)/Ci/Ref≤0.5，0≤x≤δD，
其中：
Ci(x)是所述的至少一种碱金属/碱土金属离子的浓度，是距第二粘合表面的距离x的函数，以及
Ci(x)和Ci/Ref用原子百分比表示。
10.权利要求9的方法，其特征为，其中：
δD≥1000纳米。
11.权利要求9的方法，其特征为所述的正离子耗损区具有一个远边，步骤(C)中正离子的移动在所述远边附近形成一个区域(堆积区)，该区域中至少一种类型的正离子浓度相对于该离子的Ci/Ref有所升高。
12.权利要求1或2的方法，其特征在于所述基本上为单晶的半导体材料是基于硅的材料。
13.权利要求1或2的方法，其特征为所述基本上为单晶的半导体材料含有硅和锗。
14.权利要求1或2的方法，其特征为所述基本上为单晶的半导体材料含有硅和碳。
15.权利要求1或2的方法，其特征为分离区是由氢离子注入形成的。
16.权利要求1或2的方法，其特征为第二部分的厚度Ds满足以下关系：
Ds＜10微米。
17.权利要求1或2的方法，其特征为第二部分的厚度Ds满足以下关系：
10纳米≤Ds≤500纳米。
18.权利要求1或2的方法，其特征为步骤(C)在真空室内进行。
19.权利要求18的方法，其特征为真空室内的压强低于或等于1毫巴。
20.权利要求1或2的方法，其特征为步骤(C)在惰性气氛中进行。
21.权利要求1或2的方法，其特征为步骤(C)进行的时间少于或等于30分钟。
22.权利要求1或2的方法，其特征为步骤(C)(1)中施加于第一和第二施力表面的每单位面积P的压力满足以下关系：
1psi≤P≤100psi。
23.权利要求22的方法，其特征为：
1psi≤P≤50psi。
24.权利要求1或2的方法，其特征为V1和V2满足以下关系：
100伏特/厘米≤(V1-V2)/D≤40千伏特/厘米，
其中，D是步骤(C)中第一和第二施力表面之间的距离。
25.权利要求1或2的方法，其特征为氧化物玻璃或氧化物玻璃陶瓷的应变点Ts和T1、T2是以摄氏温度为单位，并且满足以下关系：
                 (i)Ts-350≤T1≤Ts+350；以及
                 (ii)Ts-350≤T2≤Ts+350。
26.权利要求1或2的方法，其特征为：
(i)300℃≤T1≤800℃；以及
(ii)300℃≤T2≤800℃。
27.权利要求1或2的方法，其特征为：
(i)300℃≤T1≤1000℃；以及
(ii)300℃≤T2≤1000℃。
28.权利要求1或2的方法，其特征为T2＞T1。
29.权利要求28的方法，其特征为：
5℃≤T2-T1≤150℃。
30.权利要求1或2的方法，其特征为：
CTE1-20×10-7/℃≤CTE2≤CTE1+20×10-7/℃
其中，CTE1是基本上为单晶的半导体材料在0℃时的热膨胀系数，而CTE2是氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数。
31.权利要求1或2的方法，其特征为将第一和第二施力表面在步骤(B)之前分别加热至T1和T2。
32.权利要求1或2的方法，其特征为，在步骤(A)之前在第一基片中形成凹陷，所述的凹陷始于第一粘合表面并且从该表面向第一基片的内部延伸，这样凹陷就将第一粘合表面分成基本上隔离的区域，这些隔离区域可以相对独立地各自膨胀和收缩。
33.权利要求32的方法，其特征为凹陷的深度大于第二部分的厚度Ds。
34.权利要求32的方法，其特征为凹陷在分离区形成之前形成。
35.权利要求1或2的方法，其特征为氧化物玻璃或氧化物玻璃陶瓷是透明的。
36.权利要求1或2的方法，其特征为氧化物玻璃或氧化物玻璃陶瓷是基于硅的。
37.权利要求1或2的方法，其特征为氧化物玻璃或氧化物玻璃陶瓷含有碱土金属离子，在步骤(A)之前至少对第一基片的第一粘合表面进行处理来降低其氢浓度。
38.权利要求37的方法，其特征为所述处理是氧等离子处理。
39.权利要求37的方法，其特征为所述处理使第一粘合表面成为亲水性的。
40.权利要求39的方法，其特征为所述处理使第一粘合表面的水滴接触角小于或等于10°。
41.权利要求1或2的方法，其特征为第二基片的厚度D2大于或等于1微米。
42.权利要求1或2的方法，其特征为，在步骤(D)之后，第一和第二粘合表面之间的粘合强度至少为8焦耳/平方米。
43.权利要求1或2的方法，其特征为，在步骤(D)之后，第一和第二粘合表面之间的粘合强度至少为10焦耳/平方米。
44.权利要求1或2的方法，其特征为，在步骤(D)之后，第一和第二粘合表面之间的粘合强度至少为15焦耳/平方米。
45.权利要求1或2的方法，其特征为，氧化物玻璃或氧化物玻璃陶瓷中锂、钠、钾离子的浓度总和(以氧化物计)低于1.0wt.％，并且第一基片的最大尺度大于10厘米。
46.权利要求45的方法，其特征为，氧化物玻璃或氧化物玻璃陶瓷中锂、钠、钾离子的浓度总和(以氧化物计)低于0.1wt.％，
47.权利要求1或2的方法，该方法包括至少使用另一种第一基片对步骤(B)至(D)至少重复一次，形成至少另一个与第二基片粘合的第二部分。
48.权利要求47的方法，其特征为，在厚度、表面积、或组成中的至少一个方面，至少有一个所述第二部分不同于至少另外一个所述第二部分。
49.权利要求47的方法，其特征为，至少一个第二部分的一边与至少另一个第二部分的一边互相接触。
50.权利要求47的方法，其特征为，至少一个第二部分的一边与至少另一个第二部分相互隔开。
51.权利要求47的方法，其特征为，第二部分的表面积Ai满足以下关系：
Σ i = 1 N A i > A T , N > 1 ,
其中，如果有一个第二部分是圆周的话，AT＝750平方厘米，如果没有一个第二部分是圆周，那么AT＝500平方厘米。
52.权利要求1或2的方法，其特征为至少使用两个第一基片进行步骤(A)至(D)的操作，从而产生至少两个与第二基片粘合的第二部分。
53.权利要求52的方法，其特征为所述至少两个第一基片具有毗邻的经机械加工的边。
54.权利要求52的方法，其特征为所述至少两个第一基片粘附于一个导电支持物上。
55.权利要求54的方法，其特征为在将至少两个第一基片粘附于一个导电支持物上以后，至少有一个第一基片之间的间隔填充半导体材料。
56.权利要求54的方法，其特征为在将至少两个第一基片粘附于一个导电支持物上以后，对其进行氢离子注入。
57.权利要求52的方法，其特征为，在厚度、表面积、或组成中的至少一个方面，至少有一个第二部分不同于至少另外一个第二部分。
58.权利要求52的方法，其特征为，至少一个第二部分的一边与至少另一个第二部分的一边互相接触。
59.权利要求52的方法，其特征为，至少一个第二部分与至少另一个第二部分相互隔开。
60.权利要求52的方法，其特征为，第二部分的表面积Ai满足以下关系：
Σ i = 1 N A i > A T , N > 1 ,
其中，如果有一个第二部分是圆周的话，AT＝750平方厘米，如果没有一个第二部分是圆周，那么AT＝500平方厘米。
61.权利要求1或2的方法，其特征为，其中第二基片的面积大于750平方厘米。
62.权利要求1或2的方法，进一步包括将一种无定形的或多晶半导体材料附着到第二基片上。
63.权利要求62的方法，其特征为，在步骤(A)之前将无定形的或多晶半导体材料附着到第二基片上。
64.权利要求62的方法，其特征为，在步骤(D)之后将无定形的或多晶半导体材料附着到第二基片上。
65.权利要求1或2的方法，它还包括额外的步骤，即使用由步骤(A)至(D)产生的绝缘体上覆半导体材料生产薄膜晶体管。
66.一种绝缘体上覆半导体结构，包括直接粘附的或者通过一层或更多层中间层粘附的第一和第二层，其中：
(a)第一层包括基本上为单晶的半导体材料；
(b)第二层包括氧化物玻璃或氧化物玻璃陶瓷；以及
(c)第一和第二层之间的粘合强度至少为8焦耳/平方米。
67.权利要求66的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为10焦耳/平方米。
68.权利要求66的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为15焦耳/平方米。
69.一种绝缘体上覆半导体结构，包括直接粘附的或者通过一层或更多层中间层粘附的第一和第二层，其中：
(a)第一层：
(i)包括基本上为单晶的半导体材料；
(ii)具有分隔距离为Ds的基本平行的第一和第二面，第一面比第二面更靠近第二层；
(iii)具有一个参考表面，其1)在第一层内，2)基本上与第一面平行，
3)与该面相距Ds/2；以及
(iv)具有一个高浓度氧区，该区域始于第一面并向第二面延伸，所述区域的厚度δH满足以下关系：
δH≤200纳米，
其中，δH是指第一面和这样一个表面之间的距离，该表面1)位于第一层内，2)基本上与第一面平行，和3)是距离第一面最远的表面，满足以下关系：
      Co(x)-Co/Ref≥50％，0≤x≤δH，
其中：
Co(x)是氧浓度，为与第一面之间距离x的函数，
Co/Ref是参考表面处的氧浓度，和
Co(x)和Co/Ref用原子百分比表示；以及
(b)第二层包括氧化物玻璃或氧化物玻璃陶瓷。
70.一种绝缘体上覆半导体结构，包括直接粘附或者通过一层或多层中间层粘附的第一和第二层，其中
(a)第一层包括基本上为单晶的半导体材料，所述第一层具有离第二层最远的表面，该表面是一个剥离表面，以及
(b)第二层
(i)具有分隔距离为D2的基本平行的第一和第二面，第一面比第二面更靠近第一层；
(ii)具有一个参考表面，其1)在第二层内，2)基本上与第一面平行，和3)与该面相距D2/2；以及
(iii)包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷中包含一种或多种正离子，每种正离子在参考表面具有参考浓度Ci/Ref；以及
(iv)具有一个始于第一面并向参考表面延伸的区域，该区域中至少一种正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)。
71.一种绝缘体上覆半导体结构，包括直接粘附的或通过一个或多个中间层粘附的第一和第二层，其中：
(a)第一层包括基本为单晶的半导体材料，所述层的厚度低于10微米；以及
(b)第二层：
(i)具有分隔距离为D2的基本平行的第一和第二面，第一面比第二面更靠近第一层；
(ii)具有一个参考表面，其1)在第二层内，2)基本上与第一面平行，和3)与该面相距D2/2；以及
(iii)包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷中包含一种或多种正离子，每种正离子在参考表面具有参考浓度Ci/Ref；以及
(iv)具有一个始于第一面并向参考表面延伸的区域，该区域中至少一种正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)。
72.一种绝缘体上覆半导体结构，它包括直接粘附的或者通过一个或多个中间层粘附第一和第二层，其中：
(a)第一层(i)包括基本上为单晶的半导体材料，和(ii)其最大尺度大于10厘米；以及
(b)第二层包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷中包含一种或多种正离子，在氧化物玻璃或氧化物玻璃陶瓷中的锂、钠、和钾离子的浓度总和，以氧化物计，低于1.0重量％。
73.权利要求72的半导体上覆绝缘体结构，其特征为，氧化物玻璃或氧化物玻璃陶瓷中的锂、钠、和钾离子的浓度总和，以氧化物计，低于0.1重量％。
74.一种绝缘体上覆半导体结构，它包括直接粘附的或者通过一个或多个中间层粘附的第一和第二层，其中：
(a)第一层包括基本上为单晶的半导体材料；以及
(b)第二层：
(i)具有相距D2的基本平行的第一和第二面，第一比第二面更靠近第一层；
(ii)具有一个参考表面，其1)在第二层内，2)基本上与第一面平行，和3)与该第一面相距D2/2；以及
(iii)包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷包含一种或多种正离子，每种正离子在参考表面具有参考浓度Ci/Ref；
(iv)具有一个始于第一面并向参考表面延伸的区域，该区域中至少一种正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)，所述区域具有一个远边；以及
(v)在所述正离子耗损区的远边附近具有一个区域，该区域中至少一种正离子浓度相对于该离子的Ci/Ref所升高(堆积区)。
75.权利要求74的半导体上覆绝缘体结构，其特征为，堆积区中所述的至少一种正离子具有浓度峰值Ci/peak，满足以下关系：
Ci/peak/Ci/Ref≥1，
其中，Ci/peak和Ci/Ref用原子百分比表示。
76.一种绝缘体上覆半导体结构，包括直接粘附的或者通过一个或更多中间层粘附的第一和第二层，第一和第二层之间的粘合强度至少为8焦耳/平方米，所述的第一层包括基本上为单晶的半导体材料，所述的第二层包括氧化物玻璃或氧化物玻璃陶瓷，第一层中至少一部分邻近第二层的区域包括凹陷，凹陷将所述的区域分成基本上隔开的区域，这些隔开的区域可以相对独立地各自膨胀和收缩。
77.权利要求76的绝缘体上覆半导体结构，其特征为凹陷延伸贯穿第一层的整个厚度。
78.权利要求76或77的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为10焦耳/平方米。
79.权利要求76或77的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为15焦耳/平方米。
80.权利要求76或77的绝缘体上覆半导体结构，其特征为，氧化物玻璃或氧化物玻璃陶瓷的0-300℃热膨胀系数大于基本上为单晶的半导体材料在0℃的热膨胀系数。
81.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，其特征为，第二层的氧化物玻璃或氧化物玻璃陶瓷：
(a)具有0-300℃的热膨胀系数CTE和250℃的电阻系数ρ满足以下关系：
5×10-7/℃≤CTE≤75×10-7/℃，和
ρ≤1016Ω-cm：
(b)应变点Ts低于1000℃；以及
(c)含有正离子，当氧化物玻璃或氧化物玻璃陶瓷的温度T满足以下关系时，正离子在氧化物玻璃或氧化物玻璃陶瓷内的分布可以用电场加以改变：
Ts-350≤T≤Ts+350，
其中Ts和T用的是摄氏温度。
82.权利要求69、70、71、72或74的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为8焦耳/平方米。
83.权利要求70、71、72、74或76的绝缘体上覆半导体结构，其特征为，所述第一层：
(i)具有相距Ds的基本平行的第一和第二面，第一层的第一面比第一层的第二面更靠近第二层；
(ii)具有一个第一层参考表面，其1)在第一层内，2)基本上与第一层的第一面平行，和3)与该第一面相距Ds/2；以及
(iii)具有一个高浓度氧区，该区域始于第一层的第一面并向第一层的第二面延伸，所述区域的厚度δH满足以下关系：
δH≤200纳米，
其中，δH是指第一层的第一面和这样一个表面之间的距离，该表面1)位于第一层内，2)基本上与第一层的第一面平行，和3)是距离第一层的第一面最远的表面，满足以下关系：
Co(x)-Co/Ref≥50％，0≤x≤δH，
其中：
Co(x)是氧浓度，作为离第一层的第一面之间距离x的函数，
Co/Ref是第一层参考表面处的氧浓度，和
Co(x)和Co/Ref用原子百分比表示。
84.权利要求71、72、74或76的绝缘体上覆半导体结构，其特征为，第一层具有一个距离第二层最远的表面，是一个剥离面。
85.权利要求72、74或76的绝缘体上覆半导体结构，其特征为，第一层的厚度小于10微米。
86.权利要求74或76的绝缘体上覆半导体结构，其特征为，
(a)第一层的最大尺度大于10厘米；以及
(b)第二层包括氧化物玻璃或氧化物玻璃陶瓷，所述氧化物玻璃或氧化物玻璃陶瓷包含一种或多种正离子，在氧化物玻璃或氧化物玻璃陶瓷中的锂、钠、和钾离子的浓度总和，以氧化物计，低于1.0重量％。
87.权利要求86的绝缘体上覆半导体结构，其特征为，氧化物玻璃或氧化物玻璃陶瓷中的锂、钠、和钾离子的浓度总和，以氧化物计，低于0.1重量％。
88.权利要求76的绝缘体上覆半导体结构，其特征为所述的第二层：
(i)具有相距D2的基本平行的第一和第二面，第一面比第二面更靠近第一层；
(ii)具有一个参考表面，其1)在第二层内，2)基本上与第一面平行，和3)与该第一面相距D2/2；以及
(iii)包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷包含一种或多种正离子，每种正离子在参考表面具有参考浓度Ci/Ref；
(iv)具有一个始于第一面并向参考表面延伸的区域，该区域中至少一种正离子浓度相对于该离子的参考浓度Ci/Ref基本耗尽(正离子耗损区)，所述区域具有一个远边；以及
(v)在所述正离子耗损区的远边附近具有一个区域，该区域中至少一种正离子浓度相对于该离子的Ci/Ref有所升高(堆积区)。
89.权利要求70、71或74的绝缘体上覆半导体结构，其特征为，
(i)所述玻璃或玻璃陶瓷含有以下正离子中的一种或多种：
Li+1、Na+1、K+1、Cs+1、Mg+2、Ca+2、Sr+2、和/或Ba+2离子(碱金属/碱土金属离子)；以及
(ii)正离子耗损区中至少有一种所述的碱金属/碱土金属离子耗尽。
90.权利要求89的绝缘体上覆半导体结构，其特征为正离子耗损区的厚度δD满足以下条件：
δD≥10纳米，
其中，δD是指第二层的第一面和这样一个表面之间的距离，该表面1)位于所述第二层内，2)基本上与第二层的第一面平行，和3)是距离第二层的第一面最远的表面，对于氧化物玻璃或氧化物玻璃陶瓷所含有的至少一种碱金属/碱土金属离子满足以下关系：
Ci(x)/Ci/Ref≤0.5，0≤x≤δD，
其中：
Ci(x)是所述的至少一种碱金属/碱土金属离子的浓度，是距第二层的第一面的距离x的函数，以及
Ci(x)和Ci/Ref用原子百分比表示。
91.权利要求90的绝缘体上覆半导体结构，其特征为，其中：
δD≥1000纳米。
92.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，其特征为，第一层的厚度Ds满足以下关系：
10纳米≤Ds≤500纳米。
93.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，其特征为，第一层和第二层直接互相粘附。
94.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，其特征为，第二层是透明的。
95.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，其特征为，第二层的厚度D2大于或等于1微米。
96.权利要求66、69、70、71、72、74或76的绝缘体上覆半导体结构，它进一步含有与第二层相粘附的无定形或多晶半导体材料。
97.一种绝缘体上覆半导体结构，它包括基本上为单晶的半导体材料(材料S)和含有正离子的氧化物玻璃或氧化物玻璃陶瓷(材料G)，该结构的至少一部分依次包括：
材料S；
含有高含量氧的材料S；
至少一种正离子的浓度较低的材料G；
至少一种正离子的浓度较高的材料G；以及
材料G。
98.权利要求97的绝缘体上覆半导体结构，其特征为，至少一种正离子包括碱金属离子。
99.权利要求97的绝缘体上覆半导体结构，其特征为，至少一种正离子包括碱土金属离子
100.权利要求97的绝缘体上覆半导体结构，其特征为，氧化物玻璃或氧化物玻璃陶瓷的0-300℃热膨胀系数CTE和250℃的电阻系数ρ满足以下关系：
5×10-7/℃≤CTE≤75×10-7/℃，和
ρ≤1016Ω-cm，
所述氧化物玻璃或氧化物玻璃陶瓷的应变点低于1000℃。
101.权利要求97的绝缘体上覆半导体结构，其特征为，材料S中距离材料G最远的表面是一个剥离面。
102.权利要求97的绝缘体上覆半导体结构，其特征为，材料S的厚度小于10微米。
103.权利要求97的绝缘体上覆半导体结构，其特征为，材料S和材料G之间的粘合强度至少为8焦耳/平方米。
104.权利要求97的绝缘体上覆半导体结构，其特征为材料G中锂、钠、钾离子的浓度总和低于1.0wt.％，材料S的最大尺度大于10厘米。
105.权利要求104的绝缘体上覆半导体结构，其特征为材料G中锂、钠、钾离子的浓度总和低于0.1wt.％。
106.权利要求97的绝缘体上覆半导体结构，其特征为其中材料G是透明的。
107.权利要求97的绝缘体上覆半导体结构，它进一步含有粘附于材料G的无定形或多晶半导体材料。
108.权利要求66、69、70、71、72、74、76或97的绝缘体上覆半导体结构，其特征为基本上为单晶的半导体材料是基于硅的材料。
109.权利要求66、69、70、71、72、74、76或97的绝缘体上覆半导体结构，其特征为基本上为单晶的半导体材料含有硅和锗。
110.权利要求66、69、70、71、72、74、76或97的绝缘体上覆半导体结构，其特征为基本上为单晶的半导体材料含有硅和碳。
111.权利要求66、69、70、71、72、74、76或97的绝缘体上覆半导体结构，其特征为：
CTE1-20×10-7/℃≤CTE2≤CTE1+20×10-7/℃
其中，CTE1是基本上为单晶的半导体材料在0℃时的热膨胀系数，而CTE2是氧化物玻璃或氧化物玻璃陶瓷在0-300℃的热膨胀系数。
112.权利要求66、69、70、71、72、74、76或97的绝缘体上覆半导体结构，其特征为氧化物玻璃或氧化物玻璃陶瓷是基于氧化硅的材料。
113.一种绝缘体上覆半导体结构，该结构包括直接相互粘附的第一和第二层，所述的第一层包括基本上为单晶的硅材料，所述的第二层包括氧化物玻璃或氧化物玻璃陶瓷，该氧化物玻璃或氧化物玻璃陶瓷含有氧化硅和一种或多种其它氧化物作为网络形成剂，所述的第一层含有一个与第二层相接触的区域，该区域包含氧化硅，但是不含有所述的一种或多种其它的氧化物，所述区域的厚度低于或等于200纳米。
114.权利要求113的绝缘体上覆半导体结构，其特征为至少一种所述一种或多种作为网络形成剂的其它氧化物选自：B2O3、Al2O3、和/或P2O5。
115.权利要求113的绝缘体上覆半导体结构，其特征为，基本上为单晶的硅材料含有硅和锗。
116.权利要求113的绝缘体上覆半导体结构，其特征为，基本上为单晶的硅材料含有硅和碳。
117.权利要求113的绝缘体上覆半导体结构，其特征为，第二层是透明的。
118.权利要求113的绝缘体上覆半导体结构，其特征为，第二层的厚度D2大于或等于1微米。
119.权利要求113的绝缘体上覆半导体结构，其特征为，第一和第二层之间的粘合强度至少为8焦耳/平方米。
120.权利要求113的绝缘体上覆半导体结构，其特征为，第一层具有一个距离第二层最远的表面，是一个剥离面。
121.一种绝缘体上覆半导体结构，它包括直接粘附的或者通过一个或更多中间层粘附的第一和第二层，其中：
(a)第一层包括多个区域，每个区域均包括基本上为单晶的半导体材料；
(b)第二层包括氧化物玻璃或氧化物玻璃陶瓷；以及
(c)这些区域的表面积Ai满足以下关系：
Σ i = 1 N A i > A T , N > 1 ,
其中，如果有区域为圆周的话，AT＝750平方厘米，如果没有区域是圆周，那么AT＝500平方厘米。
122.权利要求121的绝缘体上覆半导体结构，其特征为，至少有一个所述区域的一边与至少另一个区域的一边互相接触。
123.权利要求121的绝缘体上覆半导体结构，其特征为，至少有一个所述区域与至少另一个区域相互隔开。
124.权利要求121的绝缘体上覆半导体结构，其特征为，在厚度、表面积、或组成中至少一个方面，至少有一个所述区域不同于至少另外一个所述区域。
125.权利要求121的绝缘体上覆半导体结构，它进一步含有与第二层相粘附的无定形或多晶半导体材料。
126.权利要求121的绝缘体上覆半导体结构，其特征为，第二层的面积大于750平方厘米。
127.一种液晶显示器，它包含权利要求66、69、70、71、72、74、76、97或121的绝缘体上覆半导体结构。
128.一种液晶显示器，它包含权利要求113的绝缘体上覆半导体结构。
CNB2004800044432A 2003-02-18 2004-02-17 玻璃基绝缘体上覆半导体结构及其制造方法 Expired - Fee Related CN100373586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44817603P 2003-02-18 2003-02-18
US60/448,176 2003-02-18

Publications (2)

Publication Number Publication Date
CN1765014A true CN1765014A (zh) 2006-04-26
CN100373586C CN100373586C (zh) 2008-03-05

Family

ID=34375175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800044432A Expired - Fee Related CN100373586C (zh) 2003-02-18 2004-02-17 玻璃基绝缘体上覆半导体结构及其制造方法

Country Status (9)

Country Link
US (5) US7176528B2 (zh)
EP (4) EP1599901B1 (zh)
JP (3) JP5152819B2 (zh)
KR (5) KR101030631B1 (zh)
CN (1) CN100373586C (zh)
DE (1) DE602004030223D1 (zh)
SG (1) SG154331A1 (zh)
TW (1) TWI323485B (zh)
WO (1) WO2005029576A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203932A (zh) * 2008-09-26 2011-09-28 康宁股份有限公司 玻璃-陶瓷基绝缘体上半导体结构及其制造方法
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
CN101179054B (zh) * 2006-11-10 2012-05-30 信越化学工业株式会社 Soq基板及其制造方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN101884100B (zh) * 2007-10-31 2013-05-01 康宁股份有限公司 用于形成绝缘体上半导体器件的改进衬底组合物和方法
CN104025281A (zh) * 2012-01-06 2014-09-03 Soitec公司 用于制造衬底以及半导体结构的方法
CN104037258A (zh) * 2008-02-05 2014-09-10 特温克里克技术公司 形成包括薄层的光伏电池的方法
CN104246971A (zh) * 2012-04-26 2014-12-24 信越半导体股份有限公司 贴合晶片的制造方法
TWI469252B (zh) * 2007-07-20 2015-01-11 Tien Hsi Lee 薄膜製造方法
CN108962815A (zh) * 2018-07-17 2018-12-07 北京工业大学 一种soi材料的制备方法
US20210153300A1 (en) * 2017-07-31 2021-05-20 Samsung Electronics Co., Ltd. Structure, planar heater including the same, heating device including the planar heater, and method of preparing the structure

Families Citing this family (373)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
KR101140450B1 (ko) * 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP5101287B2 (ja) * 2004-09-21 2012-12-19 ソイテック 接合されるべき面の処理を伴う転写方法
US7026226B1 (en) * 2004-11-02 2006-04-11 Toppoly Optoelectronics Corp. Method of hydrogenating a poly-silicon layer
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
JP4654458B2 (ja) * 2004-12-24 2011-03-23 リコープリンティングシステムズ株式会社 シリコン部材の陽極接合法及びこれを用いたインクジェットヘッド製造方法並びにインクジェットヘッド及びこれを用いたインクジェット記録装置
US7470573B2 (en) * 2005-02-18 2008-12-30 Sharp Laboratories Of America, Inc. Method of making CMOS devices on strained silicon on glass
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
DE102005028395A1 (de) * 2005-06-20 2006-12-28 Vega Grieshaber Kg Füllstands- oder Drucksensor mit antiadhäsiver Schicht
CA2614154C (en) * 2005-07-07 2014-01-14 Arkema Inc. Method of strengthening a brittle oxide substrate with a weatherable coating
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US7456080B2 (en) 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
WO2007079077A2 (en) * 2006-01-03 2007-07-12 Corning Incorporated Germanium on glass and glass-ceramic structures
JP5064692B2 (ja) 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5064693B2 (ja) * 2006-02-13 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5041714B2 (ja) * 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用ｓｏｉ基板
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
JP2009532918A (ja) 2006-04-05 2009-09-10 シリコン ジェネシス コーポレーション レイヤトランスファプロセスを使用する太陽電池の製造方法および構造
US20070249098A1 (en) * 2006-04-21 2007-10-25 Raymond Charles Cady Bonding plate mechanism for use in anodic bonding
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US20070246450A1 (en) * 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070277875A1 (en) * 2006-05-31 2007-12-06 Kishor Purushottam Gadkaree Thin film photovoltaic structure
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
WO2007142865A2 (en) * 2006-05-31 2007-12-13 Corning Incorporated Thin film photovoltaic structure and fabrication
MY145034A (en) * 2006-07-13 2011-12-15 Konica Minolta Opto Inc Method for fabricating a glass substrate, method for fabricating a magnetic disk, and magnetic disk
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112840A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20080110489A1 (en) * 2006-11-14 2008-05-15 Fareed Sepehry-Fard Very High Efficiency Multi-Junction Solar Spectrum Integrator Cells, and the Corresponding System and Method
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5469461B2 (ja) * 2006-11-30 2014-04-16 コーニング インコーポレイテッド 被加工物の表面の精密研磨加工
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
KR100844272B1 (ko) * 2007-02-09 2008-07-07 연세대학교 산학협력단 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
JP5166745B2 (ja) * 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008121262A2 (en) * 2007-03-30 2008-10-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US7619283B2 (en) * 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
GB0725380D0 (en) * 2007-12-31 2008-02-06 Southside Thermal Sciences Sts Monitoring thermal history of components
US7927092B2 (en) * 2007-12-31 2011-04-19 Corning Incorporated Apparatus for forming a slurry polishing pad
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20090195511A1 (en) * 2008-02-04 2009-08-06 Jeffrey Scott Cites Touch sensitive display employing an SOI substrate and integrated sensing circuitry
FR2929447B1 (fr) * 2008-03-28 2010-05-28 Commissariat Energie Atomique Procede de realisation d'une couche contrainte
JP5433567B2 (ja) 2008-04-01 2014-03-05 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2011524270A (ja) * 2008-05-30 2011-09-01 コーニング インコーポレイテッド 光起電性ガラス積層物品および層状物品
US9782949B2 (en) 2008-05-30 2017-10-10 Corning Incorporated Glass laminated articles and layered articles
WO2009145882A1 (en) * 2008-05-30 2009-12-03 Corning Incorporated Thin film transistor having a common channel and selectable doping configuration
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8763682B2 (en) * 2008-06-20 2014-07-01 Orbital Technologies Corporation Condensing heat exchanger with hydrophilic antimicrobial coating
US8088672B2 (en) * 2008-06-20 2012-01-03 Tien-Hsi Lee Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5555995B2 (ja) * 2008-09-12 2014-07-23 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8443863B2 (en) * 2008-10-23 2013-05-21 Corning Incorporated High temperature sheet handling system and methods
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI430338B (zh) 2008-10-30 2014-03-11 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US8151852B2 (en) 2009-06-30 2012-04-10 Twin Creeks Technologies, Inc. Bonding apparatus and method
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
US8528886B2 (en) * 2009-02-02 2013-09-10 Corning Incorporated Material sheet handling system and processing methods
EP2221853B1 (en) * 2009-02-19 2012-04-25 S.O.I. TEC Silicon Relaxation and transfer of strained material layers
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US20100213466A1 (en) * 2009-02-26 2010-08-26 Hirschman Karl D Photosensors including semiconductor-on-insulator structure
US20100244108A1 (en) * 2009-03-31 2010-09-30 Glenn Eric Kohnke Cmos image sensor on a semiconductor-on-insulator substrate and process for making same
JP5593107B2 (ja) * 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101127574B1 (ko) 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR101058105B1 (ko) * 2009-04-06 2011-08-24 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8115932B2 (en) 2009-05-28 2012-02-14 Corning Incorporated Methods and apparatus for measuring ion implant dose
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US8129810B2 (en) 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
US7948017B2 (en) * 2009-06-19 2011-05-24 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US20110016975A1 (en) * 2009-07-24 2011-01-27 Gregory Scott Glaesemann Method and Apparatus For Measuring In-Situ Characteristics Of Material Exfoliation
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US8062956B2 (en) * 2009-08-26 2011-11-22 Corning Incorporated Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8148266B2 (en) * 2009-11-30 2012-04-03 Corning Incorporated Method and apparatus for conformable polishing
US8524035B2 (en) 2009-11-30 2013-09-03 Corning Incorporated Method and apparatus for conformable polishing
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
JP5705873B2 (ja) * 2009-12-23 2015-04-22 スス マイクロテク リソグラフィー，ゲーエムベーハー 自動熱スライド剥離装置
US20110207306A1 (en) 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
KR20130029110A (ko) 2010-06-30 2013-03-21 코닝 인코포레이티드 절연체 기판상의 실리콘 마감을 위한 방법
WO2012000821A1 (en) 2010-06-30 2012-01-05 S.O.I.Tec Silicon On Insulator Technologies Method for reducing irregularities at the surface of a layer transferred from a source substrate to a glass-based support substrate
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
EP2431736A1 (de) * 2010-09-17 2012-03-21 Siemens Aktiengesellschaft Verfahren zum Testen einer für das Durchführen eines Thermografieverfahrens ausgebildeten Thermografieanlage auf ihre ordnungsgemäße Funktion, Testbauteil hierfür sowie Verfahren dessen Herstellung
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
FR2965974B1 (fr) 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9941319B2 (en) * 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US20120133943A1 (en) 2010-11-29 2012-05-31 Norman Henry Fontaine Systems And Methods For Multi-Wavelength SPR Biosensing With Reduced Chromatic Aberration
US20120145308A1 (en) 2010-12-08 2012-06-14 Jiangwei Feng Methods for anodic bonding material layers to one another and resultant apparatus
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US8101451B1 (en) * 2010-12-29 2012-01-24 Twin Creeks Technologies, Inc. Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
CN103946867A (zh) 2011-07-13 2014-07-23 西奥尼克斯公司 生物计量成像装置和相关方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8678644B2 (en) * 2011-08-16 2014-03-25 General Electric Company Hot gas path measurement
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
JP5738145B2 (ja) * 2011-10-03 2015-06-17 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
CN102380490B (zh) * 2011-10-20 2016-03-09 高佳太阳能股份有限公司 单晶硅边皮的清洗方法
WO2013066977A1 (en) * 2011-10-31 2013-05-10 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
WO2013082246A1 (en) * 2011-11-30 2013-06-06 Corning Incorporated Controlling alkali in cigs thin films via glass and application of voltage
KR102055933B1 (ko) * 2012-01-12 2019-12-13 신에쓰 가가꾸 고교 가부시끼가이샤 열산화 이종 복합 기판 및 그 제조 방법
US9359251B2 (en) 2012-02-29 2016-06-07 Corning Incorporated Ion exchanged glasses via non-error function compressive stress profiles
US8907871B2 (en) 2012-03-15 2014-12-09 Corning Incorporated Touch screen assemblies for electronic devices
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
WO2014052476A2 (en) * 2012-09-25 2014-04-03 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On... Methods for wafer bonding, and for nucleating bonding nanophases
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
JP6149428B2 (ja) * 2012-12-28 2017-06-21 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9721832B2 (en) 2013-03-15 2017-08-01 Kulite Semiconductor Products, Inc. Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US11079309B2 (en) 2013-07-26 2021-08-03 Corning Incorporated Strengthened glass articles having improved survivability
US11407066B2 (en) * 2014-01-15 2022-08-09 Siltectra Gmbh Splitting of a solid using conversion of material
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10118858B2 (en) 2014-02-24 2018-11-06 Corning Incorporated Strengthened glass with deep depth of compression
US9520537B2 (en) 2014-06-18 2016-12-13 X-Celeprint Limited Micro assembled LED displays and lighting elements
TWI773291B (zh) 2014-06-19 2022-08-01 美商康寧公司 無易碎應力分布曲線的玻璃
WO2016012409A2 (en) 2014-07-20 2016-01-28 X-Celeprint Limited Apparatus and methods for micro-transfer printing
US10768128B2 (en) * 2014-07-22 2020-09-08 The Boeing Company Systems and methods of monitoring a thermal protection system
JP6472014B2 (ja) * 2014-08-28 2019-02-20 国立研究開発法人物質・材料研究機構 飛行時間型二次イオン質量分析装置内電流電圧印加測定機構
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
TW202304828A (zh) 2014-10-08 2023-02-01 美商康寧公司 含有金屬氧化物濃度梯度之玻璃以及玻璃陶瓷
US10150698B2 (en) 2014-10-31 2018-12-11 Corning Incorporated Strengthened glass with ultra deep depth of compression
EP4011843A3 (en) 2014-11-04 2022-06-29 Corning Incorporated Deep non-frangible stress profiles and methods of making
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10472271B2 (en) 2015-05-19 2019-11-12 Corning Incorporated Glass with modified surface layer
WO2016190303A1 (ja) 2015-05-28 2016-12-01 旭硝子株式会社 ガラス基板、および積層基板
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US11613103B2 (en) 2015-07-21 2023-03-28 Corning Incorporated Glass articles exhibiting improved fracture performance
US10579106B2 (en) 2015-07-21 2020-03-03 Corning Incorporated Glass articles exhibiting improved fracture performance
FR3039701B1 (fr) * 2015-07-30 2018-07-06 Universite Pierre Et Marie Curie (Paris 6) Dopage electrostatique d'une couche d'un materiau conducteur ou non-conducteur
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
TWI697463B (zh) 2015-12-11 2020-07-01 美商康寧公司 具有金屬氧化物濃度梯度之可熔融成形的玻璃基物件
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9818637B2 (en) 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
TWI750807B (zh) 2016-04-08 2021-12-21 美商康寧公司 包含金屬氧化物濃度梯度之玻璃基底物件
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10224231B2 (en) 2016-11-15 2019-03-05 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
US10468397B2 (en) 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
CA3067260A1 (en) * 2017-06-20 2018-12-27 General Fusion Inc. Vacuum compatible electrical insulator
JP6541727B2 (ja) * 2017-07-24 2019-07-10 カルソニックカンセイ株式会社 接合方法
CN111542503A (zh) * 2017-12-21 2020-08-14 肖特玻璃科技(苏州)有限公司 可键合的玻璃和低自发荧光制品及其制造方法
KR102205956B1 (ko) * 2018-08-01 2021-01-21 인하공업전문대학산학협력단 유연성 소자 제조용 유리기판-금속기판 접합체의 제조방법
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
CN114975096B (zh) * 2022-03-31 2023-04-07 北京清芯昇能半导体有限公司 键合材料和制备方法以及半导体器件

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33189A (en) * 1861-09-03 Improvement in bee-hives
US4294602A (en) 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
US4737756A (en) * 1987-01-08 1988-04-12 Imo Delaval Incorporated Electrostatically bonded pressure transducers for corrosive fluids
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
JP2561735B2 (ja) * 1989-09-13 1996-12-11 シャープ株式会社 液晶表示装置の製造方法
GB9020908D0 (en) * 1990-09-26 1990-11-07 Nat Res Dev Field-assisted bonding
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP3144830B2 (ja) * 1991-06-28 2001-03-12 ホーヤ株式会社 結晶化ガラス
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0539741B1 (en) 1991-09-30 2003-01-15 Canon Kabushiki Kaisha Anodic bonding process with light irradiation
JP3367977B2 (ja) * 1991-09-30 2003-01-20 キヤノン株式会社 光照射を用いた陽極接合法及び装置及び製造物
US5273827A (en) 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2674496B2 (ja) * 1993-12-28 1997-11-12 日本電気株式会社 透明絶縁性基板および薄膜トランジスタ
JP3153710B2 (ja) * 1994-01-21 2001-04-09 ホーヤ株式会社 シリコン台座用ガラス及びシリコン基材型センサー
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH0888154A (ja) * 1994-09-20 1996-04-02 Toyota Central Res & Dev Lab Inc 陽極接合装置
JP3109968B2 (ja) * 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
JPH09101218A (ja) * 1995-10-05 1997-04-15 Denso Corp 半導体センサの製造方法
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
EP0843366B1 (en) * 1996-05-28 2006-03-29 Matsushita Electric Works, Ltd. Method for manufacturing thermoelectric module
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US5980349A (en) * 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6107653A (en) 1997-06-24 2000-08-22 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6823693B1 (en) * 1998-03-06 2004-11-30 Micron Technology, Inc. Anodic bonding
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6416578B1 (en) * 1999-10-08 2002-07-09 Hoya Corporation Silicon carbide film and method for manufacturing the same
CN1160268C (zh) 1998-11-30 2004-08-04 康宁股份有限公司 用于平板显示器的玻璃
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
US6250239B1 (en) 2000-01-25 2001-06-26 Lisa R. Christ Embroidered fabric support and method
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6413135B1 (en) * 2000-02-29 2002-07-02 Micron Technology, Inc. Spacer fabrication for flat panel displays
JP2001307970A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Works Ltd 基板の接合方法
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6818817B2 (en) 2000-09-18 2004-11-16 Chris Macris Heat dissipating silicon-on-insulator structures
US6475326B2 (en) * 2000-12-13 2002-11-05 Applied Materials, Inc. Anodic bonding of a stack of conductive and glass layers
US6593641B1 (en) 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP4480939B2 (ja) * 2001-03-14 2010-06-16 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． ガラス系材料からなるフラット基板を構造化する方法
JP4582679B2 (ja) * 2001-04-24 2010-11-17 Ａｇｃテクノグラス株式会社 陽極接合用結晶化ガラス
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6610582B1 (en) * 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
US20040020173A1 (en) * 2002-07-30 2004-02-05 Cho Steven T. Low temperature anodic bonding method using focused energy for assembly of micromachined systems
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179054B (zh) * 2006-11-10 2012-05-30 信越化学工业株式会社 Soq基板及其制造方法
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
TWI469252B (zh) * 2007-07-20 2015-01-11 Tien Hsi Lee 薄膜製造方法
CN101884100B (zh) * 2007-10-31 2013-05-01 康宁股份有限公司 用于形成绝缘体上半导体器件的改进衬底组合物和方法
CN104037258A (zh) * 2008-02-05 2014-09-10 特温克里克技术公司 形成包括薄层的光伏电池的方法
CN102203932A (zh) * 2008-09-26 2011-09-28 康宁股份有限公司 玻璃-陶瓷基绝缘体上半导体结构及其制造方法
CN102203932B (zh) * 2008-09-26 2015-06-17 康宁股份有限公司 玻璃-陶瓷基绝缘体上半导体结构及其制造方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN102640278B (zh) * 2009-12-04 2014-07-30 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN104025281A (zh) * 2012-01-06 2014-09-03 Soitec公司 用于制造衬底以及半导体结构的方法
CN104246971A (zh) * 2012-04-26 2014-12-24 信越半导体股份有限公司 贴合晶片的制造方法
CN104246971B (zh) * 2012-04-26 2018-06-15 信越半导体股份有限公司 贴合晶片的制造方法
US20210153300A1 (en) * 2017-07-31 2021-05-20 Samsung Electronics Co., Ltd. Structure, planar heater including the same, heating device including the planar heater, and method of preparing the structure
CN108962815A (zh) * 2018-07-17 2018-12-07 北京工业大学 一种soi材料的制备方法
CN108962815B (zh) * 2018-07-17 2020-09-25 北京工业大学 一种soi材料的制备方法

Also Published As

Publication number Publication date
KR20100128341A (ko) 2010-12-07
US20080224254A1 (en) 2008-09-18
US7192844B2 (en) 2007-03-20
US20070207593A1 (en) 2007-09-06
EP2104133A2 (en) 2009-09-23
EP2104133A3 (en) 2010-10-20
SG154331A1 (en) 2009-08-28
EP2104132A3 (en) 2010-06-23
JP2006518116A (ja) 2006-08-03
EP2104137A3 (en) 2010-06-23
EP1599901A2 (en) 2005-11-30
JP2012212924A (ja) 2012-11-01
KR20090059171A (ko) 2009-06-10
DE602004030223D1 (de) 2011-01-05
KR101026896B1 (ko) 2011-04-04
US20040229444A1 (en) 2004-11-18
US20050266658A1 (en) 2005-12-01
US7476940B2 (en) 2009-01-13
KR101103947B1 (ko) 2012-01-12
US7605053B2 (en) 2009-10-20
TW200540977A (en) 2005-12-16
KR20100067132A (ko) 2010-06-18
TWI323485B (en) 2010-04-11
JP2012231161A (ja) 2012-11-22
KR100997597B1 (ko) 2010-11-30
KR100922018B1 (ko) 2009-10-16
KR20060056272A (ko) 2006-05-24
EP2104137A2 (en) 2009-09-23
KR20080072938A (ko) 2008-08-07
KR101030631B1 (ko) 2011-04-20
JP5152819B2 (ja) 2013-02-27
EP1599901B1 (en) 2010-11-24
US7838935B2 (en) 2010-11-23
US7176528B2 (en) 2007-02-13
EP2104132A2 (en) 2009-09-23
US20100213582A9 (en) 2010-08-26
WO2005029576A2 (en) 2005-03-31
CN100373586C (zh) 2008-03-05
US20090085176A1 (en) 2009-04-02
WO2005029576A3 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
CN1765014A (zh) 基于玻璃的soi结构
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1042375C (zh) 半导体基体材料的制作方法
CN1139969C (zh) 半导体基片及其制备方法
CN1160800C (zh) 薄膜器件的剥离方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1052339C (zh) 半导体基体材料的制作方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1492481A (zh) 单晶硅及soi基板、半导体装置及其制造方法、显示装置
CN1132245C (zh) 3维器件的制造方法
CN1269599A (zh) 制造半导体部件的方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN1082720C (zh) 半导体基片及其制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1143394C (zh) 剥离方法、溥膜器件的转移方法和薄膜器件
CN1079989C (zh) 制造半导体产品的工艺
CN1076861C (zh) 半导体衬底及其制造方法
CN1052345C (zh) 温差发电装置的制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20220217

CF01 Termination of patent right due to non-payment of annual fee