CN1735968A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1735968A
CN1735968A CNA2003801085331A CN200380108533A CN1735968A CN 1735968 A CN1735968 A CN 1735968A CN A2003801085331 A CNA2003801085331 A CN A2003801085331A CN 200380108533 A CN200380108533 A CN 200380108533A CN 1735968 A CN1735968 A CN 1735968A
Authority
CN
China
Prior art keywords
film
mentioned
semiconductor
semiconductor element
noncrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801085331A
Other languages
English (en)
Other versions
CN100392861C (zh
Inventor
西和夫
高山彻
后藤裕吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1735968A publication Critical patent/CN1735968A/zh
Application granted granted Critical
Publication of CN100392861C publication Critical patent/CN100392861C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

本发明的特征在于：在第1基板上按顺序形成金属膜、绝缘膜和非晶质半导体膜，对上述金属氧化物膜和上述非晶质半导体膜进行结晶化，在将已被结晶化的半导体膜用作有源区形成了第1半导体元件后，在上述第1半导体元件上使用粘接材料粘接支撑体，在上述金属膜与上述绝缘膜之间进行剥离，将第2基板粘接到上述已被剥离的绝缘膜上之后，除去上述第1粘接材料并剥离上述支撑体，在上述第1半导体元件上形成非晶质半导体膜，形成将该非晶质半导体膜用作有源区的第2半导体元件。

Description

半导体器件及其制作方法
                       技术领域
本发明涉及制作薄型且重量轻的半导体器件的方法。具体地说，涉及在有机树脂构件或塑料基板上制作半导体器件的方法。在本发明中，所谓半导体器件，是包含将非晶质半导体膜用作有源区的半导体元件和将结晶质半导体膜用作有源区的半导体元件的半导体器件，具体地说，是具有光传感器元件、光电变换装置、太阳电池等的半导体器件。
                       背景技术
光传感器作为传真机、复印机、摄像机、数码相机等将影像变换为电信号用的传感器在广泛的领域中被使用。作为光传感器的材料，主要使用了半导体，作为半导体的材料的代表例，可举出硅。在使用了硅的光传感器中，有使用单晶硅或多晶硅膜的光传感器和使用非晶硅膜的光传感器。使用单晶硅或多晶硅膜的光传感器在800nm附近的红外区域中灵敏度最高，直到1100nm附近都具有灵敏度。因此，在感知几乎不包含红外区域的光谱的白色荧光灯和具有从紫外区域到红外区域宽度宽的光谱的太阳光的情况下，存在下述的问题：即使实际的照度相同，各自的光的检测结果也不同。
另一方面，使用非晶硅的光传感器对红外区域的光几乎没有灵敏度，在作为可见光区域的波长的中央的500～600nm附近灵敏度最高，具有近似于人的视觉灵敏度的感知特性。因此，作为光传感器，最好是使用了非晶硅的光传感器。
作为利用非晶硅的光传感器，可大致分成1)电阻型和2)二极管型。对电阻型来说，由于具有作为晶体管的放大作用，故可得到大的电流，但由于放大后发生的光电荷较多，故即使在光被隔断了后，由于已被放大的光电荷不消失，故响应速度差，此外，因光的明暗导致的动态范围较小。
另一方面，对二极营型光传感器来说，耗尽层在非晶硅内扩展，容易检测出在入射了光时发生的光电荷，由于没有放大作用，故响应速度快，因光的明暗导致的动态范围大。但是，由于因光电荷产生的电流小，故必须有作为电荷保持用的电容器或放大并输出光电荷的元件。
作为以时间分割的方式放大用光传感器检测出的电流作为输出信号而输出的元件(以下表示为放大元件)，有使用单晶半导体(主要是硅半导体)的场效应晶体管的裸IC型、使用在沟道形成区中使用了薄膜的非晶硅膜或多晶硅膜的薄膜晶体管的TFT型。
IC型光传感器的作为放大元件的速度和可靠性高，但由于必须有与光传感器数目相同的裸芯片IC，故成本非常高。此外，由于必须有形成非晶硅等的光电变换元件(光电变换层)的基板和裸IC芯片这两者，故印刷布线基板等的设置基板中的占有面积变宽，成为安装了光传感器的电子装置的小型化的主要妨碍原因。
另一方面，对于TFT型光传感器来说，由于可在同一基板上形成作为放大元件的TFT的有源区和光电变换元件的光电变换层，故可使印刷布线基板等的设置基板中的占有面积变窄，其结果，安装了光传感器的电子装置的小型化是容易的。此外，与使用了单晶硅的IC型光传感器比较，成本是廉价的。此外，由于使用了多晶硅膜的TFT与使用了非晶硅膜的TFT相比电特性好，故可实现作为放大元件的高速响应。因此，通过用使用了多晶硅膜的TFT来形成放大元件，在检测出微弱的光电流方面是有效的。(例如，特开平6-275808号公报(第3-4页，图1))。
但是，对于将特开平6-275808号公报中示出那样的用多晶硅膜形成有源区的TFT用作放大元件的光传感器来说，根据其制作工艺，在基板的种类方面存在制约，代表性地说，只能使用能耐受硅的结晶化温度或激活温度的基板、例如石英、玻璃等。这是因为，在硅的结晶化或激活中必须有比较高的温度(例如大于等于500℃)的加热工序。由于这些基板的膜厚厚，故产生了光传感器的部件容积和重量增大的问题。
此外，由于在玻璃等中没有可挠性，故光传感器的设置部分是平坦的部分、具体地说是印刷布线基板上，在设置场所方面存在限制。因此，尝试将轻量的、薄的、最好具有可挠性的塑料等用作光传感器的基板。但是，虽然塑料是轻量的、薄的，但其耐热温度低、存在在该基板上难以形成用多晶硅膜形成有源区的TFT的问题。
鉴于以上的问题，本发明的课题在于在轻量的、薄的、最好具有可挠性的基板或有机构件上制作具有用多晶硅膜形成有源区的半导体元件和用非晶硅膜形成有源区的半导体元件的半导体器件，代表性地是具有光传感器、光电变换元件、太阳电池元件的半导体器件。
                       发明的公开
本发明是一种半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，在上述第1半导体元件上粘接支撑体，在上述金属膜与上述绝缘膜之间进行剥离，将第2基板粘接到上述已被剥离的绝缘膜上，在剥离了上述支撑体之后，在上述第1半导体元件上形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件。
此外，也可定为下述的半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，在上述第1半导体元件和第2半导体元件上粘接支撑体，在上述金属膜与上述绝缘膜之间进行剥离。
此外，也可定为下述的半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，在上述第1半导体元件和第2半导体元件上粘接支撑体，在上述金属膜与上述绝缘膜之间进行剥离，将第2基板粘接到上述已被剥离的绝缘膜上之后，剥离上述支撑体。
此外，也可定为下述的半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，使用粘接剂将支撑体粘接到上述第1半导体元件上，在上述金属膜与上述绝缘膜之间进行剥离，使用粘接剂将第2基板粘接到上述已被剥离的绝缘膜上，在除去上述粘接剂并剥离了上述支撑体之后，在上述第1半导体元件上形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件。
此外，也可定为下述的半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，使用粘接剂将支撑体粘接到上述第1半导体元件和第2半导体元件上，在上述金属膜与上述绝缘膜之间进行剥离。
此外，也可定为下述的半导体器件的制作方法，其特征在于：在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，对上述第1非晶质半导体膜进行结晶化，将已被结晶化的半导体膜用作有源区来形成第1半导体元件，形成第2非晶质半导体膜，形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，使用粘接剂将支撑体粘接到上述第1半导体元件和第2半导体元件上，在上述金属膜与上述绝缘膜之间进行剥离，使用粘接剂将第2基板粘接到上述已被剥离的绝缘膜上之后，通过除去上述粘接剂来剥离上述支撑体。
在上述的半导体器件的制作方法中，具有在上述金属膜与上述绝缘膜之间形成金属氧化物的特征。
在上述的半导体器件的制作方法中，具有在上述金属膜与上述金属氧化物之间、上述金属氧化物内或上述金属氧化物与上述绝缘膜之间引起在上述金属膜与上述绝缘膜之间的剥离的特征。
在上述的半导体器件的制作方法中，具有上述第1非晶质半导体膜和上述第2非晶质半导体膜包含氢的特征。
在上述的半导体器件的制作方法中，具有上述第1半导体元件是薄膜晶体管的特征。
在半导体器件的制作方法中，具有上述第2半导体元件是二极管或薄膜晶体管的特征。
在上述的半导体器件的制作方法中，具有利用在大于等于使上述第1非晶质半导体膜中的氢放出或扩散的温度下进行的加热处理来进行上述结晶化的特征。
在上述的半导体器件的制作方法中，具有上述金属膜是由从W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir中选出的元素或以上述元素为主要成分的合金材料或化合物材料构成的单层或这些金属或混合物的叠层的特征。
在上述的半导体器件的制作方法中，具有上述绝缘膜是氧化硅膜、氧化氮化硅膜或金属氧化膜的特征。
在上述的半导体器件的制作方法中，具有上述第2基板是塑料基板或有机树脂构件的特征。
在上述的半导体器件的制作方法中，具有上述半导体器件具有光传感器、光电变换元件或太阳电池的特征。
此外，本发明的另一方面是一种半导体器件，其特征在于：在粘接剂上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件。
此外，也可将本发明定为下述的一种半导体器件，其特征在于：在塑料基板上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件。
此外，也可将本发明定为下述的一种半导体器件，其特征在于：在粘接剂上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件，电连接了上述第1半导体元件与第2半导体元件。
此外，也可将本发明定为下述的一种半导体器件，其特征在于：在塑料基板上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件，电连接了上述第1半导体元件与第2半导体元件。
此外，在上述的半导体器件中，其特征在于：在上述粘接剂中设置了脱模纸。
此外，在上述的半导体器件中，其特征在于：上述第1半导体元件是薄膜晶体管。
在上述的半导体器件中，其特征在于：上述第2半导体元件是二极管或薄膜晶体管。
此外，在上述的半导体器件中，其特征在于：上述半导体器件具有光传感器、光电变换元件或太阳电池元件。
(发明的效果)
根据本发明，可在塑料基板上形成包含在有源区中具有多晶硅膜的半导体元件和在有源区中具有非晶硅膜的半导体元件的半导体器件。即，可制作具有用多晶硅膜形成有源区的TFT和用非晶硅膜形成有源区的二极管的光传感器、光电变换元件或太阳电池元件。
由于在塑料基板上形成了利用本发明制作的半导体器件，故与以往的半导体器件相比，可实现轻量、薄型化。
此外，在半导体器件是光传感器或光电变换装置的情况下，由于可用由在有源区中具有多晶硅膜的TFT形成的放大元件放大用光电变换元件检测出的信号，故即使传感器的受光面积小，也能检测出微弱的可见光。
再者，由于使用了塑料基板，故可实现薄型化，由于设置场所的选择性增加了，故可缩小安装基板的面积，同时可扩大光传感器、光电变换元件或太阳电池元件的受光面积。
                  附图的简单的说明
图1是示出本发明的实施方式1的图。
图2是示出本发明的实施方式2的图。
图3是示出本发明的实施例1的图。
图4是示出本发明的实施例1的图。
图5是示出本发明的实施例3的图。
图6是示出本发明的实施例3的图。
图7是示出本发明的实施例3的图。
图8是示出本发明的实施例1的图。
图9是示出本发明的实施例2的图。
图10是示出本发明的实施例2的图。
图11是示出本发明的半导体器件的安装方法的图。
                用于实施发明的最佳方式
以下，一边参照附图，一边说明本发明的实施方式。但是，本发明可用多个不同的方式来实施，在不脱离本发明的要旨及其范围的情况下可对其方式和细节作各种各样的变更，对于这一点来说，如果是本领域技术人员，则是容易理解的。因而，本发明不限定于本实施方式的记载内容来作解释。
(实施方式1)
在本实施方式中，使用图1叙述在塑料基板上包含在有源区中具有非晶硅膜的半导体元件和在有源区中具有多晶硅膜的半导体元件的半导体器件的制作方法。
首先，在基板101上形成金属膜102。作为金属膜102，使用由从W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir中选出的元素或以上述元素为主要成分的合金材料或化合物材料构成的单层或这些金属的叠层或这些金属的氮化物的单层或这些氮化物的叠层即可。金属膜102的膜厚定为10nm～200nm，较为理想的是定为50nm～75nm。
其次，在金属膜102上形成绝缘膜103。此时，在金属膜102与绝缘膜103之间形成约2nm～5nm的非晶状态的金属氧化膜。在以后的工序中进行剥离时，在金属氧化膜100中、或金属氧化膜100与绝缘膜103的界面、或金属氧化膜100与金属膜102的界面上产生分离。作为绝缘膜103，利用溅射法或等离子CVD法形成由氧化硅、氧化氮化硅、金属氧化材料构成的膜即可。绝缘膜103的膜厚为大于等于金属膜102的膜厚的2倍、较为理想的是150nm～200nm。
其次，在绝缘膜103上形成至少包含氢的材料的膜。作为至少包含氢的材料的膜，可使用半导体膜或氮化物膜等。在本实施方式中形成半导体膜。其后，进行使包含氢的材料的膜中包含的氢扩散用的热处理。该热处理在大于等于410℃下进行即可，可另外进行结晶性半导体膜的形成工艺，也可使之兼用来省略工序。例如，在使用包含氢的非晶硅膜作为包含氢的材料膜、进行加热来形成多晶硅膜的情况下，如果为了使其结晶化而进行大于等于500℃的热处理，则在形成多晶硅膜的同时，可进行氢的扩散。
其次，利用已知的方法，将多晶硅膜刻蚀为所希望的形状，形成TFT。在图1(A)的TFT104中，具有：具有源区、漏区和沟道形成区的多晶硅膜105；覆盖多晶硅膜的栅绝缘膜；在多晶硅膜的沟道形成区上形成的栅电极106；以及经层间绝缘膜119连接到源区和漏区上的源电极107和漏电极108。再有，层间绝缘膜119由对源电极、漏电极与栅电极进行绝缘的多个绝缘膜来形成。
其次，在层间绝缘膜119上形成连接到TFT的源电极107上的光电变换元件。在本实施方式中，形成二极管作为光电变换元件。首先，起初形成连接到源电极107上的第1电极110，在其上形成作为光电变换层的非晶硅膜111和第2电极112。其后，将非晶硅膜111和第2电极112刻蚀为所希望的形状，形成二极管。其后，形成连接到二极管的第2电极上的布线113，同时形成连接到漏电极108上的而且连接到输出端子上的布线114。
其次，用粘接剂116粘贴成为固定半导体膜的支撑体的第2基板115。再有，关于第2基板115，最好使用其刚性比第1基板101的刚性高的基板。代表性地说，可适当地使用玻璃基板、石英基板、金属基板、陶瓷基板、塑料基板作为第2基板115。此外，作为粘接剂116，使用由有机材料构成的粘接剂即可。此时，可在粘接剂的一部分上形成平坦化层。在本实施方式中，可在由有机材料构成的粘接剂上涂敷水溶性树脂116a作为平坦化层，在其上粘接两面被反应剥离型粘接剂覆盖的构件116b(以下记为两面片)，粘接TFT104和二极管(110～112)与第2基板115。通过使用该粘接方法，可用比较小的力进行以后的剥离工序。作为由有机材料构成的粘接剂，可举出反应剥离型粘接剂、热剥离型粘接剂、紫外线剥离型粘接剂等的光剥离型粘接剂、厌氧剥离型粘接剂等的各种剥离型粘接剂。
在图1(B)中，将第1基板101和在其上形成的金属膜102称为剥离体150。此外，将从绝缘膜103到连接到二极管的第2电极上的布线113和连接到外部端子上的布线114为止的层称为层叠体151。
其次，利用物理的手段剥离第1基板101的金属膜102与绝缘膜103。所谓物理的力，例如是人的手、使用了楔子等的具有锐利的端部的构件的负载、从喷嘴吹出的气体的风压、超声波等比较小的力。在金属氧化膜100内、绝缘膜103与金属氧化膜100的界面或金属氧化膜100与金属膜102的界面上产生剥离，可用比较小的力剥离剥离体150与层叠体151。这样，可从剥离体150分离层叠体151。
其次，如图1(C)中所示，用粘接剂118粘接第3基板117与绝缘膜103(即，层叠体151)。使用塑料基板或用有机树脂形成的构件作为第3基板117。作为塑料基板，最好使用由PET(聚对苯二甲酸乙二醇酯)、PEN(聚乙烯萘)、PBS(聚醚砜)、聚丙烯、聚丙烯硫、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜或聚邻苯二酰胺构成的塑料基板。
作为粘接剂118，重要的是该粘接剂118的材料是包含绝缘膜103的层叠体151与第3基板117的贴紧性比由有机材料构成的粘接剂116产生的第2基板115与被剥离层151的贴紧性高的材料。
作为粘接剂118，可举出反应硬化型粘接剂、热硬化型粘接剂、紫外线硬化型粘接剂等的光硬化型粘接剂、厌氧硬化型粘接剂等的各种硬化型粘接剂。
再有，也可在绝缘膜103上设置粘接剂来代替上述工序。在该情况下，可设置脱模纸(剥离纸、即分离片等的在基体材料的单面或两面上具有剥离面的片)以免粘接剂与其它的构件粘接。由于剥开剥离纸就可粘接到任意的构件上，故不需要基板，进而可减薄半导体器件。
其次，如图1(D)中所示，从层叠体151剥离粘接材料116和第2基板115。使由有机材料构成的粘接剂116进行热反应、光反应、由湿度引起的反应或化学反应(例如，使用水、氧等使粘接力下降)，从层叠体151剥离由有机材料构成的粘接材料116和第2基板115。
利用以上的工序，如图1(E)中所示，在塑料基板117上可形成具有由多晶硅膜构成的TFT和由非晶硅膜构成的元件、在本实施例中是具有二极管的半导体器件。
其次，使用图11叙述将本发明安装到印刷布线基板上的方法。再有，使用相同的符号说明与图1相同的部位。
图11(A)是利用采用激光的激光切割或划线切割分割了由本实施方式形成了的半导体器件的俯视图。在由本实施方式制作了的半导体器件1100的表面上形成了布线113、114、1101和将该布线电连接到在印刷布线基板上形成的布线上用的连接布线1102～1104。
图11(B)是将该半导体器件安装到印刷布线基板1110上时的图11(A)的(イ)-(イ)′的剖面图。在塑料基板117上形成了有源区由多晶硅膜构成的TFT和有源区由非晶硅膜构成的二极管，分别连接到布线113、114、1101(未图示)上的连接布线1102、1103、1104(未图示)从半导体器件的表面端部经侧面到背面被设置。布线113是连接到二极管的电极上的布线、布线114是连接到TFT的漏电极上的布线、布线1101是连接到TFT的栅电极上的布线。再有，连接布线1102～1104是包含金、铜、镍、铂、银等的元素的导电膜，可通过使用蒸镀法或电镀等的已知的技术来形成。
连接布线1102～1104经外部端子1105、1106与在印刷布线基板上设置的布线(1107、1108)连接而安装。再有，外部端子1105、1106可使用由金属(金、银、焊锡等)形成的凸点或由导电性树脂形成的凸点等。
图11(C)和图11(D)示出了与图11(A)和图11(B)不同的安装方法。再有，使用相同的符号说明与图1、图11(A)和图11(B)相同的部位。
图11(C)是利用采用划线切割分割了由本实施方式形成了的半导体器件的俯视图。在由本实施方式制作了的半导体器件1100的表面上，与图1(A)同样地形成了布线113、114、1101和将该布线电连接到在印刷布线基板上形成的布线上用的连接布线1112～1114。
图11(D)是将该半导体器件安装到印刷布线基板1110上时的图11(C)的(ロ)-(ロ)′的剖面图。在塑料基板117上形成了有源区由多晶硅膜构成的TFT和有源区由非晶硅膜构成的二极管，形成了分别连接到布线113、114、1101上的连接布线1112～1114。此外，利用槽刻蚀等的已知的方法形成了贯通了该半导体器件的刻蚀孔1117、1118，利用导电材料1112～1114，经该孔电连接了布线113、114、1101与外部端子1115、1116。此外，外部端子1115、1116与在印刷布线基板上设置的布线(1107、1108)连接而安装。再有，导电材料1112～1114和外部端子1115、1116分别可使用与图11(B)的导电材料1102～1104和外部端子1105、1106同样的材料来形成。
用本实施方式制作了的半导体器件可起到光传感器或光电变换元件的功能，入射到二极管上的光被光电变换层吸收而形成光电荷，用TFT放大该光电荷来检测。
在本实施方式中，作为二极管的结构，使用了在阳极电极与阴极电极之间夹住光电变换层的肖特基型的结构。在此，作为将光变换为电信号的光电变换元件，不限于上述结构的二极管，也可使用PIN型、PN型的二极管或雪崩二极管等。
再有，PIN型的光二极管由p型半导体层、n型半导体层、在p型半导体层与n型半导体层之间被夹住的i型(本征)半导体层构成。
此外，作为光电变换元件，有具有由有机物构成的光电变换层的元件，具体地说，可使用透明的ITO电极、在其上真空蒸镀了的有机颜料(perylene颜料：Me-PTC)和在其上形成的金的电极等。
再者，也可使用在有源区中具有非晶硅的TFT作为光电变换元件。
由于利用本实施方式制作了的半导体器件可使用轻量且薄的基板，故与以往的半导体器件相比可减小容积。其结果，可谋求使用了这些半导体器件的电子装置的小型化和轻量化。
再有，在本实施方式中，作为第3基板117，使用了塑料基板，代表性的是柔性塑料基板，但除此以外也可贴合到密封了IC芯片等的封装体的有机树脂等上。在该情况下，可缩小在印刷布线基板中所占的部件的面积。即，可缩小印刷布线基板的面积。
(实施方式2)
在本实施方式中，使用图2叙述与实施方式1不同的在塑料基板、代表性地是可挠性塑料基板上制作半导体器件的方法。
与实施方式1同样，如图2(A)中所示，在第1基板201上依次形成金属膜202、绝缘膜203和TFT204。此时，与实施方式1同样，在金属膜202与绝缘膜203之间形成约2nm～5nm的非晶状态的金属氧化膜200。
再有，TFT204具有：具有源区、漏区和沟道形成区的多晶硅膜；覆盖多晶硅膜的栅绝缘膜；在多晶硅膜的沟道形成区上形成的栅电极；以及经层间绝缘膜连接到源区和漏区上的源电极和漏电极。再有，层间绝缘膜217由对源电极、漏电极与栅电极进行绝缘的多个绝缘膜来形成。
其次，在TFT204及其层间绝缘膜217上使用由有机树脂构成的粘接材料208粘接第2基板207。由有机树脂构成的粘接材料208可使用与实施方式1的粘接剂116同样的材料。在本实施方式中，涂敷水溶性树脂208a作为由有机树脂构成的粘接剂，在其上粘接两面被反应剥离型粘接剂覆盖的构件208b(以下记为两面片)，进而在其上粘接第2基板207。作为第2基板207也可以适当使用与实施方式1的第2基板115相同的基板。
在图2(B)中，将第1基板201和金属膜202称为剥离体250。将绝缘膜203和TFT204称为层叠体251。与实施方式1同样，利用物理的手段剥离金属膜202与绝缘膜203之间、即剥离体250与层叠体251。在金属氧化膜200内、绝缘膜203与金属氧化膜200的界面或金属氧化膜200与金属膜202的界面上产生剥离，可用比较小的力剥离剥离体250与层叠体251。
其次，如图2(C)中所示，用粘接剂209粘接第3基板210与绝缘膜203(即，层叠体251)。第3基板210和粘接剂209可使用与在实施方式1中作为第3基板117和粘接剂118使用了的基板和粘接剂同样的基板和粘接剂。
再有，也可与实施方式1同样地在绝缘膜103上设置粘接剂来代替上述工序。在该情况下，可设置脱模纸(剥离纸、即分离片等的在基体材料的单面或两面上具有剥离面的片)以免粘接剂与其它的构件粘接。由于如果剥开剥离纸就可粘接到任意的构件上，故不需要基板，进而可减薄半导体器件。
其次，如图2(D)中所示，在从两面片208b分离了第2基板207之后，剥离两面片208b。再有，也可同时从水溶性树脂208a剥离两面片208b和第2基板207。
其次，使用水溶解并除去水溶性树脂208a。在此，由于若水溶性树脂遗留下来就成为不良的原因，故最好用清洁处理或O2等离子处理使源电极213和漏电极214的表面成为清洁的表面。
其次，如图2(E)中所示，在源电极213上形成光电变换元件211，在漏电极214上形成连接到输出端子上的布线212。在本实施方式中，与实施方式1同样地形成由二极管构成的光电变换元件211。关于二极管的制作方法，使用已知的方法即可。
再有，在本实施方式中，使用了二极管作为光电变换元件211，但不限定于此，也可以是在有源区中具有非晶硅的TFT。此外，作为光电变换元件211，有具有由有机物构成的光电变换层等的元件，具体地说，可使用透明的ITO电极、在其上真空蒸镀了的有机颜料(perylene颜料：Me-PTC)和在其上形成的金的电极等。
利用以上的工序，在塑料基板上可形成在有源区中具有多晶硅膜的TFT和在有源区中具有非晶硅膜的元件、在本实施方式中是具有光电变换元件的半导体器件。
再有，即使在本实施方式中，也可适应于在实施方式1中示出的安装方法，可在印刷布线基板上安装用本实施方式形成了的半导体器件。
(实施例)
〔实施例1〕
在本实施例中，使用图3说明使用实施方式2的工序来制作包含在有源区中具有多晶硅膜的TFT和在有源区中具有非晶硅膜的二极管的光传感器的例子。再有，本实施例的光传感器是非蓄电型的光传感器。
如图3(A)中所示，在玻璃基板(第1基板300)上形成TFT304。用溅射法在玻璃基板上形成金属膜301，在此是钨膜(膜厚80nm)，进而，在不与大气接触的情况下，以层叠方式形成绝缘膜302，在此是氧化硅膜(膜厚160nm)。此时，在钨膜301与氧化硅膜301之间形成约2nm～5nm的非晶状态的氧化钨膜308。再有，由于用溅射法在基板端面上也被成膜，故最好用O2灰化等有选择地除去在基板端面上被成膜了的钨膜和氧化硅膜。在以后的工序中进行剥离时，在钨膜301与氧化钨膜308的界面、氧化钨膜308内或氧化钨膜308与氧化硅膜302的界面上产生分离。
其次，用PCVD法形成成为基底绝缘膜的氧化氮化硅膜303(膜厚100nm)，进而，在不与大气接触的情况下，以层叠方式形成非晶硅膜(膜厚54nm)。
其次，使用已知的技术(固相生长法、激光结晶化方法、使用催化剂金属的结晶化方法等)形成了多晶硅膜后，进行构图，形成具有所希望的形状的多晶硅区，制作以该多晶硅区为有源区的TFT304。适当地进行栅绝缘膜的形成、栅电极的形成、由对有源区的掺杂导致的源区或漏区的形成、层间绝缘膜的形成、源电极或漏电极的形成、激活处理等。在本实施例中，形成p沟道型TFT作为TFT。
在图3(A)中，将第1基板300和在其上形成的钨膜301称为剥离体350。此外，将从氧化硅膜302到TFT304为止的层称为层叠体351。
其次，在整个面上涂敷并烧固在水或乙醇类中可溶的粘接剂305。作为该粘接剂的组成，例如，可以是环氧类、丙烯酸类、硅类等。在此，用旋转涂敷法涂敷由水溶性树脂(东亚合成制：VL-WSHL10)构成的膜(膜厚30μm)305，使其暂时硬化后使之永久硬化。再有，硬化水溶性树脂的工序可不分成暂时硬化和永久硬化这2个阶段来硬化，可一次性地硬化。
其次，为了容易进行以后的剥离，进行部分地使钨膜301与氧化硅膜302的贴紧性下降的处理。部分地使贴紧性下降的处理是沿打算剥离的区域的周围边缘对钨膜301或氧化硅膜302部分地照射激光的处理或沿打算剥离的区域的周围边缘从外部局部地施加压力在氧化硅膜301的膜内或界面的一部分造成损伤的处理。具体地说，用金刚石笔等垂直地按压硬的针以施加负载重量并使其移动即可。较为理想的是，使用划线装置，将压入量定为0.1mm～2mm，施加压力并使其移动即可。这样，重要的是，在进行剥离之前形成容易产生剥离现象的部分、即开端。通过进行有选择地(部分地)使贴紧性下降的前处理，不会剥离不良，进而提高成品率。再有，该工序也可在整个面上涂敷在水或乙醇类中可溶的粘接剂305之前进行。
其次，使用两面片306，将第2基板307粘贴到由水溶性树脂构成的粘接剂305上。进而，使用两面片，在第1基板300上粘贴第3基板(未图示)。第3基板是为了在以后的剥离工序中防止第1基板300破损。作为第2基板307和第3基板，最好使用比第1基板300的刚性高的基板、例如石英基板等。再有，在本实施例中，两面片是在两面上具有紫外线剥离型粘接剂的构件。
其次，从上述部分地使贴紧性下降的区域一侧起使其剥离，利用物理的手段剥离设置了钨膜301的第1基板300。在本实施例中，在氧化钨膜308内引起剥离，可用比较小的力(例如，人的手、从喷嘴吹出的气体的风压、超声波等)来剥离。这样，可从第1基板300分离包含氧化硅膜302的被剥离层351。
在本实施例中，由于在氧化硅膜302的表面上残留了氧化钨，故用干法刻蚀等将其除去。再有，也可不除去氧化钨膜。
其次，用粘接剂311粘接第4基板312与包含氧化硅膜302的被剥离层351。在图3(B)中示出粘接后的状态。作为粘接剂311，重要的是，氧化硅膜302(和被剥离层315)与第4基板312的贴紧性比因两面片306产生的第2基板307与被剥离层的贴紧性高。
作为第4基板312，使用聚对苯二甲酸乙二醇酯基板(PET基板)。此外，作为粘接剂311，使用紫外线硬化型粘接剂。
其次，在从两面片306使第2基板307分离后，从在水或乙醇类中可溶的粘接剂305剥离两面片306。
其次，使用水溶解并除去在水或乙醇类中可溶的粘接剂305。在图3(C)中示出此时的状态。在此，由于如果在水或乙醇类中可溶的粘接剂遗留下来就成为不良的原因，故最好用清洁处理或O2等离子处理使TFT的源电极313和漏电极314的表面成为清洁的表面。
其次，如图3(D)中所示，在形成了分别连接到TFT的源电极313和漏电极314上的布线341、342后，经层间绝缘膜形成连接到TFT的栅电极315上的布线343。连接到栅电极上的布线343覆盖作为TFT的有源区的多晶硅区，也具有作为遮光膜的功能，这是较为理想的。再有，连接到源电极313上的布线341连接到电源线(图4的406)上，连接到漏电极上的布线342连接到第2电阻(图4的404)和输出端子(图4的408)上。其后，形成二极管的阳极电极344。阳极电极344连接到与TFT的栅电极连接的布线343和第1电阻(图4的403)上，在本实施例中，用包含Ni的薄膜来形成。
其次，利用等离子CVD法在阳极电极344上进行具有P、I、N各导电层的硅膜345的成膜。在此，为了提高电传导率，将P、N的导电型层作成微结晶层，将I型导电层作成非晶质层，将被层叠的硅薄膜的膜厚定为800nm。再有，从与阳极电极相接的层起，按顺序定为P层、I层、N层，在N层上形成阴极电极346。在本实施例中，使用ITO作为阴极电极346。
其次，经层间绝缘膜连接到阴极电极346上，而且形成连接到电源线(图4的406)上的布线347。再有，虽然未图示，但连接到TFT的源电极上的布线341与电源线(图4的406)连接的布线、与漏电极连接的布线342连接到第2电阻(图4的404)和输出端子(图4的408)上的布线在层间绝缘膜的表面上露出。
其后，使用各向异性导电性膜(ACF，Anisotropic ConductiveFilm)或柔性基板(FPC：Flexible Printed Circuit)或TAB(TapeAutomated Bonding，带自动键合)带或TCP(Tape Carrier Package，载带封装)连接印刷布线基板与光传感器的输出端子。
图8是适应了本实施例的电子装置的模块的俯视图、其剖面图。
在图8(A)中示出安装了面板800的模块的外观图。在面板800中设置了像素部803、选择上述像素部803具有的像素的扫描线驱动电路804和对已被选择的像素供给视频信号的信号线驱动电路805。
此外，在印刷基板806上设置了经控制器801、电源电路802、FPC809设置的光传感器810，从控制器801或电源电路802输出的各种信号和电源电压经FPC807供给面板800的像素部803、扫描线驱动电路804和信号线驱动电路805。
经配置了多个输入端子的接口(I/F)部808供给对印刷基板806的电源电压和各种信号。
在图8(B)中示出图8(A)中的(K)-(K′)的剖面图。在本实施例中，由于在与印刷基板布线的连接中使用了FPC807，故可在印刷基板806上设置了IC芯片811或CPU等的封装体上设置光传感器810，在扩大光传感器的受光面积的同时，可缩小印刷布线基板的面积。
其次，在图4中示出利用本实施例形成的非蓄电型的光传感器的电路图。图3中的二极管(阳极电极344、硅半导体膜345、阴极电极346)是图4的401。再有，二极管的阴极电极346连接到电源线406上，阳极电极344连接到第1电阻403和TFT402的栅电极407上。此外，TFT的源电极连接到电源线406上，漏电极连接到输出端子408和第2电阻404上。对TFT402的栅电极407施加在二极管401中产生的电动势。此时，将在TFT402和第2电阻404中流过的电流从电阻值变换为电压，用输出端子408和接地电位的电压差来检测。
在本实施例中，将连接到TFT402上的二极管的阳极电极344作成了Ni，将阴极电极346作成了ITO，但不限制于该结构。也可将阳极电极344作成具有透光性的导电膜，将阴极电极346作成金属电极。在该情况下，如果光入射到TFT上，则由于对TFT产生影响，故最好在硅膜的下方部形成遮光膜。
在本实施例中，为了将光传感器连接到印刷布线基板上使用了各向异性导电性膜，但不限于此。也可使用焊锡等的具有导电性的膏来连接。
由于利用本实施例形成了的光传感器具有用非晶硅膜形成了有源区的二极管和用多晶硅膜形成了有源区的TFT的放大元件，故即使光电变换层(受光层)的面积窄，即是小型的元件，也可检测出微弱的光。此外，由于在塑料基板上被形成，故与以往的元件相比，可实现轻量且薄型化。此外，如果在与印刷基板布线的连接中使用各向异性导电性膜，则可设置在在印刷基板布线上设置的IC芯片或CPU等的封装体上，在扩大光传感器的受光面积的同时，可缩小印刷布线基板的面积。
再有，本实施例使用了实施方式2，但也可与实施方式1组合。
〔实施例2〕
在本实施例中，使用图9说明使用实施方式2的工序制作用在有源区中具有多晶硅膜的TFT和在有源区中具有非晶硅膜的二极管构成的光传感器的例子。再有，本实施例的光传感器是蓄电型光传感器，通过使用多个作为光传感器的1个像素的1比特，可读取传真机、扫描仪、X线等的放射线的图像，可制作高性能且大面积的光电变换装置。
如图9(A)中所示，在玻璃基板(第1基板900)上与实施例1同样地形成金属膜901和绝缘膜902。在本实施例中，在金属膜901上形成钨膜(膜厚10nm～200nm，较为理想的是50nm～75nm)，进而，在不与大气接触的情况下，以层叠方式形成绝缘膜902，在此是氧化硅膜(膜厚150nm～200nm)。
其次，用PCVD法形成成为基底绝缘膜的氧化氮化硅膜903(膜厚100nm)，进而，在不与大气接触的情况下，以层叠方式形成非晶硅膜(膜厚54nm)。此时，在钨膜901与氧化硅膜902之间形成约2nm～5nm的非晶状态的氧化钨膜915。
非晶硅膜包含了氢，在加热形成多晶硅膜的情况下，如果为了使其结晶化而进行大于等于500℃的热处理，则在形成多晶硅膜的同时可进行氢的扩散。使用所得到的多晶硅膜，可形成TFT。此时，非晶状态的氧化钨膜915也被结晶化。
在此，使用已知的技术(固相生长法、激光结晶化方法、使用催化剂金属的结晶化方法等)形成多晶硅膜。其次，对多晶硅膜进行构图，形成所希望的形状的硅区，制作将其定为有源区的TFT904。适当地进行栅绝缘膜的形成、栅电极的形成、由对有源区的掺杂导致的源区或漏区的形成、层间绝缘膜的形成、源电极或漏电极的形成、激活处理等。在本实施例中，形成p沟道型TFT作为TFT。
其次，形成连接到TFT904的源电极905上的布线907。再有，连接到源电极905上的布线907是二极管的阳极电极。
其次，利用等离子CVD法在阳极电极907上进行具有P、I、N各导电层的硅半导体膜909的成膜。在此，可利用与实施例1同样的工序制作具有P、I、N各导电层的硅半导体膜。在此之后，在硅半导体膜上形成阴极电极914。在本实施例中，使用ITO作为阴极电极。
其次，形成经层间绝缘膜连接到阴极电极上的布线910和连接到TFT的漏电极906上的布线908。布线910连接到电源线(图10(A)的1002)上，布线908连接到信号布线(图10(A)的1004)上。
在图9(A)中，将玻璃基板900和在其上形成的金属膜901称为剥离体950。此外，将从氧化物膜902到与二极管的阴极电极连接的布线910为止的层称为层叠体951。
其次，在层叠体的整个面上涂敷并烧固在水或乙醇类中可溶的粘接剂911。作为该在水或乙醇类中可溶的粘接剂911的组成，例如，可以是环氧类、丙烯酸类、硅类等。在此，用旋转涂敷法涂敷由水溶性树脂(东亚合成制：VL-WSHL10)构成的膜(膜厚30μm)，使其暂时硬化后使之永久硬化。再有，硬化水溶性树脂的工序可不分成暂时硬化和永久硬化这2个阶段来硬化，可一次性地硬化。其次，为了容易进行以后的剥离，进行部分地使金属膜901与氧化硅膜902的贴紧性下降的处理。该工序最好是与实施例1同样的工序。
其次，使用两面片912，将保持用基板913粘贴到在水或乙醇类中可溶的粘接剂911上。其次，在如实施例1所示那样部分地使上述贴紧性下降了后，从上述部分地使贴紧性下降的区域一侧起使其剥离，利用物理的手段剥离设置了金属膜901的玻璃基板900。在本实施例中，在氧化钨膜915内引起剥离。再有，在氧化物膜902的表面上残留了氧化钨膜的情况下，最好用干法刻蚀等将氧化钨膜除去。这样，可从玻璃基板900分离包含氧化物膜902的被剥离层951。
其次，如图9(B)中所示，用粘接剂921粘接塑料基板922与包含氧化物膜902的被剥离层951。作为粘接剂921，重要的是，氧化物膜902(和被剥离层951)与塑料基板922的贴紧性比因两面片912产生的保持用的基板913与被剥离层951的贴紧性高。
作为塑料基板922，使用聚碳酸酯基板(PC)基板。此外，作为粘接剂921，使用紫外线硬化型粘接剂。
其次，在从两面片912使保持用的基板913分离后，从在水或乙醇类中可溶的粘接剂911剥离两面片912。
其次，使用水溶解并除去在水或乙醇类中可溶的粘接剂911。在此，由于如果粘接剂遗留下来就成为不良的原因，故最好用清洁处理或O2等离子处理使与二极管的阴极电极914连接了的布线910和与薄膜晶体管的漏电极连接了的布线908的表面成为清洁的表面。
其后，使用安装了各向异性导电性膜(ACF)或柔性基板(FPC)、TAB(带自动键合)带或TCP(载带封装)的模块、TAB带或TCP，将在光传感器的表面上露出的布线908、910分别连接到信号布线(图10(A)的1004)和电源线(图10(A)的1002)上。
在图10(A)中示出作为利用本实施例形成的蓄电型的光传感器的1个像素的1比特的等效电路。在图10(A)中，由阳极电极907连接到电源线1002上而且阴极电极914连接到TFT1003的源电极上的二极管1001和用由栅电极的控制信号产生的传送开关功能传送在二极管中蓄积的光电荷的TFT1003构成。TFT的漏电极连接到信号布线1004上，在二极管中发生了的电荷通过TFT被传送到信号布线上的电容(未图示)上，用连接到信号布线上的读出电路(未图示)来读出。
在图10(B)中示出用3×3排列了在图10(A)中示出的1比特的等效电路的情况的等效电路。使用图10(B)示出驱动方法。
首先，激活移位寄存器SR1的栅信号线g1，使第1列的像素的电荷传送用晶体管T11-T13导通，将二极管SS11-SS13的光电荷输出给信号布线S1-S3。其次，依次激活移位寄存器SR2的传送开关M1-M3的控制信号，以时间序列的方式用Vout读出由缓冲放大器(Amp)放大了的SS11-SS13的光电荷。其次，重复进行激活移位寄存器SR1的栅信号线g2这样的程序，读出各像素、即二极管的光电荷。
在本实施例中，将连接到TFT上的二极管的阳极电极907作成了Ni，将阴极电极914作成了ITO，但不限制于该结构。也可将阳极电极907作成具有透光性的导电膜，将阴极电极914作成金属电极。在该情况下，如果光入射到TFT上，则由于对TFT产生影响，故最好在硅膜的下方部形成遮光膜。
此外，为了将在光传感器的表面上露出的布线910、908分别连接到电源线(图10(A)的1002)和信号布线(图10(A)的1004)上，使用了各向异性导电性膜，但不限于此。也可利用实施方式1中示出的安装方法来连接。
利用以上的工序，可在塑料基板上形成由多个光传感器构成的光电变换装置。即，可制作具备多个包含有源区在有源区中具有多晶硅的TFT和在有源区中具有有源区非晶硅的二极管的光传感器的光电变换装置。
由于利用本实施例形成的光电变换装置具有多个由用非晶硅膜形成的二极管和用多晶硅膜形成的TFT的放大元件构成的光传感器，故即使光电变换层(受光层)的面积窄，即是小型的元件，也可检测出微弱的光，敏感度高。此外，由于在塑料基板上被形成，故与以往的元件相比，可实现轻量且薄型化。此外，如果在与移位寄存器等的驱动电路或电源线的连接中使用各向异性导电性膜，则可在构成印刷布线基板上设置的构成IC芯片、驱动电路、电源电路等的封装体等上设置，在扩大光电变换装置的受光面积的同时，可缩小印刷布线基板的面积。
〔实施例3〕
在此，使用图5～图7说明制作具有由在有源区中具有多晶硅膜的半导体元件和在有源区中具有非晶硅的半导体元件构成的集成电路的电子装置、代表性地是IC卡的例子。在本实施例中，使用图5中示出的卡型计算机作为IC卡来说明。图5(A)是卡型计算机的俯视图，图5(B)是在塑料基板上形成的卡型计算机的模块的俯视图。再有，在本实施例中，在塑料基板上使用利用已知的方法设置了键盘503的基板。如图5(A)中所示，使用太阳电池501作为电源，在作为输出部的一部分的显示部502中使用EL显示装置，说明具有显示部的驱动电路504、作为输入部的一部分的键盘503、中央集成电路505(CPU)或存储器506和连接到太阳电池上的电源电路507的计算机及其制作方法。
在图6中示出IC卡、在本实施例中是卡型计算机的框图。601是中央处理部(以下，示出为CPU)，602是控制部，603是运算部，604是存储器，605是输入部，606是输出部，607是电源部。
虽然将运算部603与控制部602合在一起，但这两者都是CPU601，运算部603由下述部分构成：进行加法运算、减法运算的算术运算或AND、OR、NOT等的逻辑运算的算术逻辑运算部(arithmetic logic unit，ALU)；暂时存储运算的数据或结果的各种寄存器；以及对被输入的1的个数进行计数的计数器等。
构成运算部603的电路、例如AND电路、OR电路、NOT电路、缓冲电路或寄存器电路等可用TFT来构成，为了得到高的场效应迁移率，将使用连续振荡型的激光进行了结晶化的半导体膜作为TFT的有源区来制作即可。可使用对非晶硅膜照射连续振荡型的激光得到多晶硅膜的方法，也可使用在加热非晶硅膜得到了多晶硅膜后照射连续振荡型的激光得到多晶硅膜的方法，也可使用在非晶硅膜中添加了成为催化剂的金属元素后在加热得到了多晶硅膜后照射连续振荡型的激光得到多晶硅膜的方法。在本实施例中，使构成运算部603的TFT的沟道长度方向与激光束的扫描方向一致。
控制部602执行在存储器604中存储的命令，承担了控制整体的工作的任务。控制部602由程序计数器、命令寄存器和控制信号生成部构成。此外，控制部602也可用TFT构成，将使用连续振荡型的激光进行了结晶化的半导体膜作为TFT的有源区来制作即可。在本实施例中，使构成控制部602的TFT的沟道长度方向与激光束的扫描方向一致。
存储器604是存储进行计算用的数据和命令的场所，存储了在CPU中被频繁地执行的数据或程序。存储器604由主存储器、地址寄存器、数据寄存器构成。再者，除了主存储器外，也可使用高速缓冲存储器。这些存储器用SRAM、DRAM、闪速存储器等形成即可。此外，在存储器604也用TFT构成的情况下，可将使用连续振荡型的激光进行了结晶化的多晶硅膜作为TFT的有源区来制作。在本实施例中，使构成存储器604的TFT的沟道长度方向与激光束的扫描方向一致。
输入部605是从外部取入数据或程序的装置。输出部606是显示结果用的装置，代表性地是显示装置。
电源部607是供给在处理CPU等中必要的的功率的装置。在本实施例中，在电源部中包含太阳电池。再有，也可使用蓄积用太阳电池形成的功率的二次电池。在将电致发光显示器(EL显示器)用作输出部606的显示装置的情况下，由于功耗低，故驱动功率低，可用TFT制作电源部的电路和电容元件。在该情况下，也可将使用连续振荡型的激光进行了结晶化的多晶硅膜作为TFT的有源区来制作。在本实施例中，使构成电源部的TFT的沟道长度方向与激光束的扫描方向一致。
通过使TFT的沟道长度方向与激光束的扫描方向一致，可在绝缘基板上制成离散性小的CPU。此外，虽然电路设计或制作工序变得复杂，但可在同一基板上制成CPU、输出部、存储器和电源部。即使在显示部中，也最好使在各像素中被配置的多个TFT的沟道长度方向与激光束的扫描方向一致。
以下，在图7中示出将在玻璃基板上形成的卡型计算机的模块转移到形成了键盘的塑料基板上的例子。图7是图5(B)中的(L)-(L)’的剖面图。与实施例1同样，在玻璃基板701上经钨膜702形成氧化硅膜703。此时，在钨膜702与氧化硅膜703之间形成约2nm～5nm的非晶状态的氧化钨膜712。其次，在氧化硅膜上形成非晶硅膜。其后，利用已知的方法，形成结晶性硅膜，将该膜用作像素区751的TFT、像素的驱动电路752的TFT、CPU753的TFT、存储器755的电容元件等的有源区。其后，利用已知的方法，形成n沟道型TFT705、707、709、p沟道型TFT704、706、708、电容部710、711、端子部等(未图示)。如果分别将n沟道型TFT707与p沟道型TFT706和n沟道型TFT709与p沟道型TFT708互补地组合，则可构成CMOS电路，可构成CPU、驱动电路等各种各样的集成电路。再有，在CPU、驱动电路等的有源区的形成方法中，最好使用在本实施例中已叙述了的采用连续振荡型的激光的方法。
其次，在电源部754中形成连接到电源电路的TFT(未图示)的漏电极上的太阳电池721。具体地说，在连接到电源电路的TFT上的导电膜722上形成用非晶硅723形成了有源区的二极管。再有，在本实施例中，在太阳电池的下方形成了连接到太阳电池上的电容元件711。这是为了一次地保持用太阳电池产生的电能量，由于具备该电容元件，在使用中电能量不会消失，即使在暗的场所，也能使用。
其次，形成连接到像素区的开关TFT704的漏电极上的像素724。在本实施例中，使用EL显示装置作为显示装置。再有，也可使用液晶显示装置等已知的显示装置。
其次，在形成了覆盖这些元件的绝缘膜后，适当地形成迂回布线或输入输出端子等。
其次，用粘接材料731(可除去的粘接剂、例如水溶性粘接剂或两面片)粘贴保持用的基板732(图7(A))。
其次，在金属膜702与氧化硅膜703之间施加机械的力，从氧化硅膜703剥离玻璃基板701和钨膜702。在本实施例中，在氧化钨膜712内引起剥离。在氧化硅膜的表面上残留了氧化钨膜的情况下，可用干法刻蚀等将氧化钨膜除去。在此之后，在氧化硅膜703的表面上经粘接剂733固定形成了键盘的塑料基板734。
其次，通过除去粘接剂731来除去保持用的基板732(图7(B))。其后，在表面形成记载了键盘的数字和样子的密封垫等的保护膜(未图示)。这样，在塑料基板734上完成了包含在有源区中具有结晶性硅的TFT和在有源区中具有非晶硅的二极管的集成电路(IC)。即，具有在塑料基板上可形成包括用太阳电池形成的电源部754、像素区751、像素的驱动电路752、CPU753或存储器755等的集成电路(IC)的卡式计算机等的IC卡。
由于在塑料基板上形成了利用本实施例制作的IC卡等的电子装置，故是薄且轻量的。此外，由于在同一基板上形成了电源部、输入部、中央处理部、输出部等，故没有贴合多个面板的工序，可提高生产率。

Claims (24)

1.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
在上述第1半导体元件上粘接支撑体，
在上述金属膜与上述绝缘膜之间进行剥离，
将第2基板粘接到上述已被剥离的绝缘膜上，在剥离了上述支撑体之后，在上述第1半导体元件上形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件。
2.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，
在上述第1半导体元件和第2半导体元件上粘接支撑体，
在上述金属膜与上述绝缘膜之间进行剥离。
3.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，
在上述第1半导体元件和第2半导体元件上粘接支撑体，
在上述金属膜与上述绝缘膜之间进行剥离，
将第2基板粘接到上述已被剥离的绝缘膜上之后，剥离上述支撑体。
4.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
使用粘接剂将支撑体粘接到上述第1半导体元件上，
在上述金属膜与上述绝缘膜之间进行剥离，
使用粘接剂将第2基板粘接到上述已被剥离的绝缘膜上，在除去上述粘接剂并剥离了上述支撑体之后，在上述第1半导体元件上形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件。
5.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，
使用粘接剂将支撑体粘接到上述第1半导体元件和第2半导体元件上，
在上述金属膜与上述绝缘膜之间进行剥离。
6.一种半导体器件的制作方法，其特征在于：
在第1基板上按顺序形成金属膜、绝缘膜和第1非晶质半导体膜，
对上述第1非晶质半导体膜进行结晶化，
将已被结晶化的半导体膜用作有源区来形成第1半导体元件，
形成第2非晶质半导体膜，
形成将上述第2非晶质半导体膜用作有源区的第2半导体元件，
使用粘接剂将支撑体粘接到上述第1半导体元件和第2半导体元件上，
在上述金属膜与上述绝缘膜之间进行剥离，
使用粘接剂将第2基板粘接到上述已被剥离的绝缘膜上之后，通过除去上述粘接剂来剥离上述支撑体。
7.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
在上述金属膜与上述绝缘膜之间形成金属氧化物。
8.如权利要求7中所述的半导体器件的制作方法，其特征在于：
在上述金属膜与上述金属氧化物之间、上述金属氧化物内或上述金属氧化物与上述绝缘膜之间引起在上述金属膜与上述绝缘膜之间的剥离。
9.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述第1非晶质半导体膜和上述第2非晶质半导体膜包含氢。
10.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述第1半导体元件是薄膜晶体管。
11.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述第2半导体元件是二极管或薄膜晶体管。
12.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
利用在大于等于使上述第1非晶质半导体膜中的氢放出或扩散的温度下进行的加热处理来进行上述结晶化。
13.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述金属膜是由从W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir中选出的元素或以上述元素为主要成分的合金材料或化合物材料构成的单层或这些金属或混合物的叠层。
14.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述绝缘膜是氧化硅膜、氧化氮化硅膜或金属氧化膜。
15.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述第2基板是塑料基板或有机树脂构件。
16.如权利要求1至权利要求6的任一项中所述的半导体器件的制作方法，其特征在于：
上述半导体器件具有光传感器、光电变换元件或太阳电池。
17.一种半导体器件，其特征在于：
在粘接剂上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件。
18.一种半导体器件，其特征在于：
在塑料基板上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件。
19.一种半导体器件，其特征在于：
在粘接剂上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件，电连接了上述第1半导体元件与第2半导体元件。
20.一种半导体器件，其特征在于：
在塑料基板上具有将结晶质半导体膜用作有源区的第1半导体元件和将非晶质半导体膜用作有源区的第2半导体元件，电连接了上述第1半导体元件与第2半导体元件。
21.如权利要求17或权利要求19的任一项中所述的半导体器件，其特征在于：
在上述粘接剂中设置了脱模纸。
22.如权利要求17至权利要求20的任一项中所述的半导体器件，其特征在于：
上述第1半导体元件是薄膜晶体管。
23.如权利要求17至权利要求20的任一项中所述的半导体器件，其特征在于：
上述第2半导体元件是二极管或薄膜晶体管。
24.如权利要求17至权利要求20的任一项中所述的半导体器件，其特征在于：
上述半导体器件具有光传感器、光电变换元件或太阳电池元件。
CNB2003801085331A 2003-01-08 2003-12-19 半导体器件及其制作方法 Expired - Fee Related CN100392861C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2667/2003 2003-01-08
JP2003002667 2003-01-08

Publications (2)

Publication Number Publication Date
CN1735968A true CN1735968A (zh) 2006-02-15
CN100392861C CN100392861C (zh) 2008-06-04

Family

ID=32820338

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801085331A Expired - Fee Related CN100392861C (zh) 2003-01-08 2003-12-19 半导体器件及其制作方法

Country Status (8)

Country Link
US (3) US7449718B2 (zh)
EP (2) EP2256807A3 (zh)
JP (4) JP4693413B2 (zh)
KR (1) KR101026644B1 (zh)
CN (1) CN100392861C (zh)
AU (1) AU2003289448A1 (zh)
TW (1) TWI338362B (zh)
WO (1) WO2004068582A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174642B (zh) * 2006-10-31 2011-06-15 株式会社半导体能源研究所 半导体装置
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104037087A (zh) * 2008-07-16 2014-09-10 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN104813475A (zh) * 2012-11-27 2015-07-29 苹果公司 具有显示器集成的光传感器的电子设备

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
AU2003289448A1 (en) 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
WO2005114749A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1774595A4 (en) 2004-06-02 2011-05-18 Semiconductor Energy Lab STRATIFICATION SYSTEM
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP4997691B2 (ja) * 2004-08-25 2012-08-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4872196B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4872197B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4997692B2 (ja) * 2004-08-25 2012-08-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2006203050A (ja) * 2005-01-21 2006-08-03 National Institute Of Information & Communication Technology 極微弱光検出器および極微弱光撮像装置
DE602006001686D1 (de) 2005-05-23 2008-08-21 Semiconductor Energy Lab Photoelektrische Umwandleranordnung und Verfahren zu ihrer Herstellung
JP4619318B2 (ja) * 2005-05-23 2011-01-26 株式会社半導体エネルギー研究所 光電変換装置
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
EP1949455A1 (en) * 2005-11-18 2008-07-30 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
WO2007125932A1 (en) * 2006-04-28 2007-11-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and manufacturing method of photoelectric conversion element
US7877895B2 (en) * 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7759629B2 (en) 2007-03-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2009061984A2 (en) * 2007-11-09 2009-05-14 Technic, Inc. Method of metallizing solar cell conductors by electroplating with minimal attack on underlying materials of construction
JP4501995B2 (ja) * 2007-11-20 2010-07-14 ソニー株式会社 表示装置
US8207853B2 (en) * 2008-01-14 2012-06-26 Avery Dennison Corporation Hybrid sensor/communication device, and method
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
WO2010035544A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
DE102008064046A1 (de) * 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Geschwindigkeits-Sensorelementes
DE102008064047A1 (de) 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Sensorelement und Trägerelement zur Herstellung eines Sensors
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
JP5660122B2 (ja) * 2010-03-02 2015-01-28 コニカミノルタ株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法
KR101725550B1 (ko) * 2010-12-16 2017-04-10 삼성전자주식회사 광학식 터치 패드를 구비하는 휴대용 단말기 및 상기 휴대용 단말기의 데이터 제어방법
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US9147706B2 (en) 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
US9310843B2 (en) 2013-01-02 2016-04-12 Apple Inc. Electronic devices with light sensors and displays
JP6207321B2 (ja) * 2013-09-26 2017-10-04 ローム株式会社 光センサ装置
US10644077B1 (en) 2015-10-28 2020-05-05 Apple Inc. Display with array of light-transmitting windows
US10157590B1 (en) 2015-12-15 2018-12-18 Apple Inc. Display with localized brightness adjustment capabilities
US10163984B1 (en) 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
KR102288031B1 (ko) * 2017-03-08 2021-08-09 엘지전자 주식회사 세면대 하부장
CN109786399B (zh) * 2017-11-13 2022-04-05 睿生光电股份有限公司 检测装置
US10269830B1 (en) * 2017-11-27 2019-04-23 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and manufacturing method thereof
JP7274284B2 (ja) * 2018-12-21 2023-05-16 株式会社ジャパンディスプレイ 検出装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US642314A (en) * 1899-01-27 1900-01-30 John Hinchliffe System for liquefying snow and disposing of same.
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
US5273910A (en) * 1990-08-08 1993-12-28 Minnesota Mining And Manufacturing Company Method of making a solid state electromagnetic radiation detector
JP3059514B2 (ja) * 1991-03-18 2000-07-04 株式会社半導体エネルギー研究所 光電変換装置ならびにイメージセンサおよびそれらの作製方法
JP3207448B2 (ja) * 1991-03-27 2001-09-10 株式会社半導体エネルギー研究所 画像読み取り装置
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH0786607A (ja) * 1993-09-20 1995-03-31 Toshiba Corp 薄膜トランジスタ
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FI99071C (fi) * 1995-02-15 1997-09-25 Nokia Mobile Phones Ltd Menetelmä sovellusten käyttämiseksi matkaviestimessä ja matkaviestin
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
EP1744365B1 (en) * 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4127416B2 (ja) * 1997-07-16 2008-07-30 株式会社半導体エネルギー研究所 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2767162B1 (fr) * 1997-08-08 1999-10-29 Joubert Sa Crochet a haute resistance, notamment pour cable elastique
JP3838393B2 (ja) * 1997-09-02 2006-10-25 株式会社半導体エネルギー研究所 イメージセンサを内蔵した表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
US6867752B1 (en) * 1998-08-31 2005-03-15 Semiconductor Energy Laboratory Co., Ltd. Portable information processing system
JP2000164622A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP3257594B2 (ja) * 1999-02-12 2002-02-18 日本電気株式会社 イメージセンサの製造方法
DE60022111T2 (de) * 1999-03-17 2006-06-22 Kao Corporation Waschmittelzusammensetzung
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
JP4651785B2 (ja) * 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
JP4112184B2 (ja) * 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4197217B2 (ja) * 2000-05-08 2008-12-17 株式会社半導体エネルギー研究所 装置
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
JP3974749B2 (ja) 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
GB2370410A (en) * 2000-12-22 2002-06-26 Seiko Epson Corp Thin film transistor sensor
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030191693A1 (en) * 2002-04-08 2003-10-09 Itamar Aphek System and method for conducting an advertising business
US7351605B2 (en) * 2001-04-09 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6775516B2 (en) * 2001-08-31 2004-08-10 Ricoh Company, Ltd. Sheet ejecting device, curl eliminating device and image forming apparatus
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
JP2003249671A (ja) * 2001-12-20 2003-09-05 Canon Inc 被覆樹脂層を有する基板の製造方法および製造装置
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TW533593B (en) * 2002-05-20 2003-05-21 Univ Nat Yunlin Sci & Tech Method of manufacturing amorphous hydrocarbon pH ion sensitive field effect transistor and method and device of measuring temperature parameter, drift and hysteresis thereof
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101032337B1 (ko) * 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
AU2003289448A1 (en) 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174642B (zh) * 2006-10-31 2011-06-15 株式会社半导体能源研究所 半导体装置
US8486804B2 (en) 2006-10-31 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104037087A (zh) * 2008-07-16 2014-09-10 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN104037087B (zh) * 2008-07-16 2017-08-08 希百特股份有限公司 在衬底上制造半导体器件的方法以及半导体器件
CN104813475A (zh) * 2012-11-27 2015-07-29 苹果公司 具有显示器集成的光传感器的电子设备
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP2015144300A (ja) 2015-08-06
US7501306B2 (en) 2009-03-10
TW200503256A (en) 2005-01-16
JP2014003307A (ja) 2014-01-09
JP6242831B2 (ja) 2017-12-06
JPWO2004068582A1 (ja) 2006-05-25
JP4693413B2 (ja) 2011-06-01
EP1583148A4 (en) 2007-06-27
KR101026644B1 (ko) 2011-04-04
TWI338362B (en) 2011-03-01
US7919779B2 (en) 2011-04-05
JP2011109116A (ja) 2011-06-02
CN100392861C (zh) 2008-06-04
US20090212285A1 (en) 2009-08-27
JP5352572B2 (ja) 2013-11-27
US20070015302A1 (en) 2007-01-18
EP2256807A2 (en) 2010-12-01
EP2256807A3 (en) 2017-05-17
AU2003289448A1 (en) 2004-08-23
US20050056842A1 (en) 2005-03-17
US7449718B2 (en) 2008-11-11
JP5736422B2 (ja) 2015-06-17
WO2004068582A1 (ja) 2004-08-12
EP1583148A1 (en) 2005-10-05
KR20050094428A (ko) 2005-09-27

Similar Documents

Publication Publication Date Title
CN1735968A (zh) 半导体器件及其制作方法
TWI359468B (en) Semiconductor device
CN1211832C (zh) 半导体器件及其制造方法
CN1783506A (zh) 半导体装置及其制造方法
JP4373085B2 (ja) 半導体装置の作製方法、剥離方法及び転写方法
JP5094776B2 (ja) 半導体装置の作製方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1612351A (zh) 半导体器件以及制造该器件的方法
CN1472772A (zh) 剥离方法
CN1638030A (zh) 半导体器件的制造方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1507304A (zh) 发光器件的制作方法，以及制造装置
CN1523668A (zh) 半导体器件
CN1822351A (zh) 半导体器件及其制造方法
CN1976011A (zh) 半导体装置的制造方法
TWI330396B (en) Semiconductor device and method for manufacturing the same
CN1739129A (zh) 剥离方法及采用该剥离方法的显示装置的制造方法
CN1940977A (zh) 半导体装置
CN1716527A (zh) 半导体器件及其制造方法
JP4757469B2 (ja) 半導体装置の作製方法
JP2022167237A (ja) 半導体素子の製造方法及び縦型ｍｏｓｆｅｔ素子
JP2020024425A (ja) 発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20201219