CN1697187B - 半导体集成电路、半导体器件和半导体集成电路的制造方法 - Google Patents

半导体集成电路、半导体器件和半导体集成电路的制造方法 Download PDF

Info

Publication number
CN1697187B
CN1697187B CN2004100942396A CN200410094239A CN1697187B CN 1697187 B CN1697187 B CN 1697187B CN 2004100942396 A CN2004100942396 A CN 2004100942396A CN 200410094239 A CN200410094239 A CN 200410094239A CN 1697187 B CN1697187 B CN 1697187B
Authority
CN
China
Prior art keywords
memory
integrated circuit
read
semiconductor integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100942396A
Other languages
English (en)
Other versions
CN1697187A (zh
Inventor
加藤清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1697187A publication Critical patent/CN1697187A/zh
Application granted granted Critical
Publication of CN1697187B publication Critical patent/CN1697187B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供了一种具有增加的冲击阻力、有吸引力的设计和减少的成本的芯片，及其制造方法。半导体集成电路形成在大的玻璃衬底上，其包括的ROM的数据部分是通过喷墨方法或激光切割方法确定。因此不需要利用光掩模，能够减小成本，形成廉价的ID芯片。另外，依靠本申请，半导体集成电路能够置换到挠性衬底上，从而能得到增强的冲击阻力和更具吸引力的ID芯片。

Description

半导体集成电路、半导体器件和半导体集成电路的制造方法
发明背景
1.技术领域
本发明涉及形成在玻璃衬底或挠性衬底上的半导体集成电路，包括半导体集成电路的半导体器件，以及半导体集成电路的制造方法。
2.相关技术的描述
近年来，在所有需要自动识别的领域，比如有价证券和货物管理，对能够进行无接触数据通信的IC卡或IC标签有很大的需求。这样的IC卡或IC标签需要变得更小为了增加冲击阻力、需要变得廉价以便任意使用、特别地考虑到证券安全性的影响需要与纸变得更有亲和力、需要具有更大的存储容量以适应增加的数据量。因此，为了满足这样的需求，通过利用不同的技术在硅衬底上的IC芯片的发展已经取得了更大的进步。
建议将微小的IC芯片安装在有价证券上以防止它们的滥用并使得当它们回到所有者时能够重新使用(见专利文件1：日本专利公开号No.2001-260580)。
由于衬底具有单晶结构，因此形成在硅衬底上的芯片具有低的冲击阻力。另外，由于形成在硅衬底上的芯片较厚，特别是当芯片安装到纸比如帐单上或粘贴在产品或货物上的标签上时，在产品或货物的表面会出现凹凸不平。结果，产品或货物的设计变得不那么具有吸引力。
进一步的，由于工艺温度等的限制，不容易在玻璃衬底上形成可再写非易失性存储器。因此，实际上是使用非易失性ROM例如在制造步骤中确定并且不能再写入的其掩模ROM数据内容。然而，在每个芯片中存储的数据是必定不同的，因此在使用掩模ROM的情况下，在确定数据内容的步骤中使用的光掩模在使用后就被丢弃了，从而导致芯片成本的增加。由于该芯片的单元价格极低，增加的成本限制了其推广。
发明概述
考虑到前述内容，本发明提供了一种具有增加的冲击阻力、有吸引力的设计和降低的费用的半导体集成电路，以及包括该半导体集成电路的半导体器件。本发明进一步提供了该半导体集成电路的制造方法。
考虑到前述的问题，根据本发明，包含在其中的用于读取非易失性存储器的半导体集成电路是形成在玻璃衬底上而不是在昂贵的硅衬底上。进一步，根据本发明，包括半导体集成电路(在下文中指ID芯片)的半导体器件形成在玻璃衬底上，结果导致成本降低。
依靠ID芯片的应用，将形成在玻璃衬底上的半导体集成电路调换到挠性衬底上或者直接置换到物体上，导致具有增加冲击阻力的ID芯片。
在本发明中应当注意到，具有挠性的衬底指挠性衬底。典型地，挠性衬底包括塑料衬底、纸等等。塑料衬底可以由具有极性基的聚降冰片烯、聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚乙烯萘甲醛(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)，聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二酯(PBT)、聚酰亚胺等等形成。
ID芯片可以包括天线和半导体集成电路，通过它可以无线读取数据。包含在ID芯片中的天线整体地形成于半导体集成电路中或通过半导体集成电路上的输入/输出端子连接。ID芯片可以是不包括天线的触点类型或者可以具有触点类型和非触点类型两者的功能。非接触型ID芯片也被称作无线芯片。
ID芯片安装能够安装在将用作所谓的IC卡或IC标签(RFID)的卡或标签上。ID芯片也能以任意形状安装在密封、卡或标签上，或者嵌入到货物容器中。ID芯片的主功能是识别和库存以及货物流量的管理。具有简单功能的ID芯片能够存储和发送识别数据，而具有复杂功能的ID芯片包括CPU并具有处理功能、安全性功能和记录存储功能等。
根据本发明，薄膜集成电路包括ROM(只读存储器)，在确定ROM的数据的步骤中不使用光掩模。更特别地，ROM中的存储单元被分为第一存储单元和第二存储单元，至少其中的一个不利用光掩模形成以来确定数据内容。例如，第一存储单元连接到通过利用光掩模而形成的布线以确定数据内容，即采用了掩模ROM的典型制造方法。同时，将第二存储单元连接到布线上，该布线是利用喷墨装置绘制金属布线的方法所形成(在下文中指喷墨方法或液滴喷射方法)，或包括通过利用激光切割金属布线的方法形成的切割部分(在下文中指激光切割方法)的布线，从而确定数据内容。喷墨装置指能够从孔中喷射包含预定成分的液滴以得到预订图案的装置。包含在液滴中的金属布线材料能够选自金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)、钨(W)、镍(Ni)、钽(Ta)、铋(Bi)、铅(Pb)、铟(In)、锡(Sn)、锌(Zn)、钛(Ti)、铝(Al)或它们的合金，它们的可分散的纳米颗粒，或卤化银微粒。
在液滴喷射方法中，导电层的图案是通过喷射包含纳米颗粒(小于10nm的颗粒)的金属液滴并且固化形成的，以便通过进行烘烤引起熔化和/或熔化连接。虽然通过溅射方法形成的图案具有柱状结构，但是通过液滴喷射方法形成的图案展示出了由多个融化的颗粒形成的颗粒的聚集(即多晶状态)。
天线可以利用喷墨装置形成。金属布线材料中的任何一种能用作天线。
第一存储单元存储与待制造的衬底所共有的数据(第一数据)，而第二存储单元存储不同于待制造的衬底的数据(第二数据)。根据本发明，并不是所有的与待制造的衬底共有的数据都需要存储在第一存储单元，但是全部或部分数据可以存储在第二存储单元内。然而，在大量数据与待制造的衬底所共有的情况下，就生产量来说优选存储在第一存储单元中。
第一数据包括，在识别序列号中，代表制造在同一衬底中的芯片的数量的地位数据和固定数据比如芯片的型号。其间，第二数据包括在识别序列号中，在衬底之间的不同的高位数据。可以由一个ROM或者不同ROMs形成第一存储单元和第二存储单元。
根据本发明，光掩模在使用后不必丢弃，与ROM内所有的数据都通过光掩模确定的情况相比，能够抑制成本的增加。另外，金属布线通过液滴喷射方法绘制，导致材料利用效率的提高、成本的减少，以及更少的待处理废弃液体，导致ID芯片成本的降低。
结果，能够以低成本制造具有增加冲击阻力的ID芯片。
本发明的ID芯片形成在玻璃衬底等上，因此和利用传统硅晶片的ID芯片相比降低了其成本。对于具有极低单元价格的集成电路如ID芯片，成本降低会导致更大的利润。
根据本发明，在确定ROM数据的步骤中采用了喷墨方法或金属布线的激光切割方法。因此，光掩模在确定ROM掩模的步骤中使用后不需要被丢弃，导致具有低成本的ID芯片。
而且，依靠ID芯片的应用，将形成在玻璃衬底上的半导体集成电路置换为挠性衬底上，导致具有增加的冲击阻力的ID芯片。
而且，根据本发明，能够更简单和以更短的时间进行信息交换或信息管理，与信息提供方法比如条形码相比，能够提供多种信息。另外，包括在本发明的ID芯片中的半导体集成电路比利用硅晶片的传统ID芯片更薄，因此即使它们粘贴到货物容器上时，仍能保持其吸引力的设计。
附图的简要描述
图1示出了ID芯片的框图。
图2示出了在接触过程中确定数据的情况下的存储器设计图。
图3A至3C示出了在通过喷墨方法确定数据的情况下的存储器设计图。
图4A至4C示出了在通过激光切割方法确定数据的情况下的存储器设计图。
图5A至5C示出了采用预充电方法的ROM的图表。
图6示出了系统化的ID芯片的框图。
图7A至7C示出了显示识别号码的图表。
图8A至8C是示出了将ID芯片置换到挠性衬底上的步骤的截面图。
图9A至9C是示出了将ID芯片置换到挠性衬底上的步骤的截面图。
图10A至10D是示出了通过喷墨方法绘制金属布线的步骤的图。
图11A至11C示出了本发明的ID芯片的应用范例的视图。
图12A至12D示出了包括剥离步骤的制造ID芯片的步骤的视图。
图13A至13B示出了ID芯片的最终绘制图。
图14A至14C示出了ID芯片的最终绘制图的截面图。
图15A至15C示出了包括剥离步骤的制造ID芯片的步骤的视图。
本发明的详细描述
虽然本发明将参考附图通过实施例的方式进行描述，但是应当理解对于本领域的技术人员来说可以作多种改变和修改。因此，除非这些改变和修改超出了本发明的范围，它们应当被包含在其中。应当注意在用作描述实施例的附图中，在附图中同样的部分或具有同样功能的几个部分用同样的参考数字表示，并且将不会更详细地描述。
本发明的ID芯片作为最简单的结构具有例如，包括RF电路、电源电路、时钟发生电路和用于存储识别数据的ROM，并且仅具有单独识别的功能，而利用网络技术比如英特网来补偿缺少的功能。其间，具有复杂结构的ID芯片另外包括，例如，CPU和用于在同一无线电波谱内单独识别多个ID芯片的阻塞控制电路，并集成了安全性功能和处理功能。
本发明的ID芯片的第一特征是在玻璃衬底上形成半导体集成电路并且依靠ID芯片的应用将其置换到挠性衬底上。第二特征是利用不能被重写的非易失性性ROM。第三特征是采用喷墨方法或激光切割方法以及为了形成用于存储至少包括在ID芯片的数据中的芯片特殊数据的存储器单元而利用通用的光掩模的步骤。
本发明的第一特征将会在实施例4中描述，在下文中描述的是本发明的第二和第三特征。
在本发明的ID芯片中，优选地将用于存储固定数据的存储器单元分成两个存储器单元，对于它们采用不同的制造方法。第一存储器单元存储与衬底共有的数据，然而第二存储单元存储与衬底之间不同的数据。
通过常规掩模ROM制造步骤制造第一存储单元。其间，为了在每个衬底中获得不同地布图，在制造步骤中第二存储单元采用了喷墨方法或激光切割方法(典型的，金属布线的形成步骤和及其切割步骤)。
图1示出了本发明的ID芯片的框图。图1中所示的为具有只读固定数据比如识别数据功能的简单结构。在图1中，ID芯片101包括天线102、RF电路103、电源电路104、复位电路105、时钟发生电路106、数据解调电路107、数据调制电路108、控制电路109、第一ROM110以及第二ROM111。
在图1中，第一ROM110是通过第一存储单元配置的掩模ROM，然而第二ROM111是通过第二存储单元配置的掩模ROM。第一ROM110存储与衬底共有的数据，而第二ROM111存储衬底之间不同的数据。
虽然第一存储单元和第二存储单元可以由同样的ROM形成，但是第一存储单元和第二存储单元由图1中的不同的ROM形成。一般来说，第一存储单元和第二存储单元具有不同的设计规则，因此为了提高频率特性和加工潜力，它们优选用图1所示的不同的工艺步骤和不同的ROMs来形成。在另一方面，在两个存储器单元的其中一个需要数量较少的单位存储单元的情况下，考虑到面积效率，两个存储器单元优选由同样的ROM形成。
图1中所示的所有电路都形成在玻璃衬底或挠性衬底上。天线102也可以形成在玻璃衬底或挠性衬底上，或可以形成在衬底外面并连接到在衬底内部的半导体集成电路上。
RF电路103从天线102接收模拟信号，并将从数据解调电路108接收的模拟信号输出到天线102。电源电路104从接收的信号产生恒定的电源。当时钟发生电路106产生时钟信号时，复位电路105产生复位信号。数据解调电路107从接收的信号中选取数据。数据调制电路108产生模拟信号并输出到天线102或在基于从控制电路109接收的数字信号的基础上改变天线的特性。这样的电路配置有模拟部分。
控制电路109接收和读取从收到的信号中提取的数据。特别地，控制电路109产生第一ROM110和第二ROM111的寻址信号和ROM选择信号、读取数据，并将读取数据发送到数据解调电路108。这样的电路配置有数字部分。
因为第一ROM110存储独立于衬底的数据，它可以通过常规的掩模ROM制造步骤形成。例如，在数据通过接触步骤确定的情况下，能够采用如图2所示的存储单元布图。图2示出了四个存储单元，其中的每一个包括位线201、VDD202、GND203、字线204和半导体膜206。当在接触步骤中确定数据时，在掩模ROM的布图中，位线201交迭在配置存储单元的TFT的两个高密度杂质区的其中一个上，而VDD202和GND203交迭在另一个杂质区上。由于位线201是数据读取通道，它通过接触孔205与半导体薄膜206短路。
例如，在读取电势为GND的情况下数据为0，而在读取电势为VDD的情况下数据为1。所以，因为VDD202和GND203都交迭在TFT的两个高密度杂质区的其中一个上，数据是还是为0还是为1能够根据接触孔205是否形成在VDD202或GND203下面决定。换句话说，当0作为数据存储时，接触孔205形成在GND203下面并与半导体膜206短路，其间，当1作为数据存储时，接触孔205形成在VDD202下面并与半导体膜206短路。
没有必要来说能够在半导体薄膜的布线步骤或构图步骤中确定数据。在第一ROM110中，在用于确定数据的步骤中使用了光掩模。
在另一方面，在第二ROM111中，没有使用光掩模，而在用于制造连接到每个衬底中的存储单元的不同的布线步骤中采用了喷墨方法或激光切割方法。在采用喷墨方法的情况下，例如，可以准备一个如图3A-3C所示的绘制程序。
图3A示出了用于喷墨方法的存储单元布图。一个存储单元包括位线301、VDD302和GND303、字线304，和半导体薄膜305。在数据通过喷墨方法确定的情况下，位线301作为数据读取通道，其交叠在TFT的两个高密度杂质区的其中之一上，具有接触孔306并与半导体膜305短路。在另一方面，虽然接触孔306形成在TFT的两个高密度杂质区的另一个上，但VDD302和GND303没有与半导体膜305短路，
例如，假定在读取电势为GND的情况下数据为0，而在读取电势为VDD的时候数据为1。图3B示出了通过使用喷墨方法将存储单元数据设为0的情况。通过利用喷墨方法形成金属布线307，GND303的金属布线与两个高密度杂质区的其中一个短路，且这两个杂质区没有与构成存储单元的TFT的半导体薄膜305中的位线301短路。结果，存储内容置0。
图3C所示为通过使用喷墨方法将存储单元数据设为1的情况。通过利用喷墨方法形成金属布线307，VDD302的金属布线与两个高密度杂质区的其中一个短路，且这两个高密度杂质区没有与构成存储单元的TFT的半导体薄膜305中的位线301短路。结果，存储内容置1。
通过喷墨装置绘制的金属布线的数据可以预先输入到绘制程序中。因此，每个衬底预先决定的数据可以仅仅通过改变绘制程序的一部分而存储，并可以防止光掩模在使用后被丢弃。注意到设计整个电路并使其满足适合喷墨方法的设计规则和局限性是很重要的。
为了将布线连接到每个衬底中的存储单元，可以通过喷墨方法形成触点。
在采用激光切割方法的情况下，例如形成如图4A至4C的设计图。图4A示出用于激光切割方法的存储单元设计图。一个存储单元包括位线401、VDD402、GND403、字线404和半导体膜405。在通过激光切割方法确定数据的情况下，位线401交叠在TFT的两个高密度杂质区的其中一个上，并具有接触孔406且与作为数据读取通道的半导体薄膜405短路。在另一方面，VDD402和GND403都与TFT的两个高密度杂质区的另一个短路。在图4B至4C中，通过激光切割方法切割的部分指激光切割部分407。
例如，在读取电势为GND的情况下数据为0，而当读取电势为VDD的情况下数据为1。图4B示出了利用激光切割方法将存储单元数据设为0的情况。当通过激光切割方法切割与构成存储单元的TFT的两个高密度杂质区的其中一个连接的VDD402的金属布线时，只有GND403与TFT的两个高密度的杂质区的其中一个短路连接。结果，存储内容被设为0。
图4C示出了通过利用激光切割方法将存储单元数据设为1的情况。当通过激光切割方法切割与构成存储单元的TFT的两个高密度杂质区的其中一个连接的GND403的金属布线时，只有VDD402与TFT的两个高密度的杂质区的其中一个短路连接。结果，存储内容被设为1。
通过激光切割方法切割的金属布线的数据可以预先输入到程序中。因此，在TFT的制造后仅通过激光切割来存储每个衬底的预定数据，并防止了光掩模在使用后被丢弃。不容置疑的，设计整个电路以满足用于激光切割方法的设计规则和局限是很重要的。
为了在每个衬底中将不同的布线连接到存储单元，在第二ROM的制造步骤中可以采用喷墨方法和激光切割方法。
通过如上所述确定了ROMs中的数据后，能够防止光掩模在使用后被丢弃并提供低成本的ID芯片。
实施例
下面将参考附图描述本发明的实施例。应当注意在用作描述实施例的附图中，在所有的附图中相同的部分或者具有同样功能的部分用相同的参考数字表示，并且将不会更详细描述。
在实施例中描述的是利用预充电方法构成ROM的存储器单元的例子。
图5A是利用预充电方法的ROM的存储单元的电路图。存储单元中的每个TFT都连接到位线501和字线504。TFT的两个高密度杂质区的一个根据数据内容可以连接或者不连接到GND503。
例如，当读取电势为GND的情况下数据为0，而当读取电势为VDD的情况下数据为1。在采用预充电方法的ROM的情况下，存储单元中TFT的两个高密度杂质区的其中一个连接到GND或达到浮动状态。因此，在存储单元阵列中不需要VDD布线，导致存储单元区域的减小。
图5B是在采用由喷墨方法确定的预充电方法的ROM情况下，存储单元数据的布置的一个例子。存储单元包括位线501，GND503，字线504和半导体膜505。位线501具有接触孔506并与作为数据读取通道的半导体膜505短路连接。当需要数据0时，如图5B中所示，通过喷墨法将GND503与TFT的两个高密度的杂质区的其中一个短路。同时，当需要数据1时，TFT的两个高密度杂质区达到浮动状态。通过喷墨方法得到的部分指喷墨部分507。
图5C是在采用由激光切割方法确定的预充电方法的掩模的数据内容的情况下的存储单元布图。存储单元的TFT连接到位线501，GND503和字线504。当需要数据0时，TFT的两个高密度杂质区的一个没有任何变化地连接到GND503。同时，当需要数据1时，TFT的两个高密度杂质区域的一个通过利用激光切割方法切割金属布线达到浮动状态。由激光切割方法切割的部分称为激光切割部分508。
通过喷墨方法短路的金属布线的数据和通过激光切割方法切割的金属布线的数据可以预先输入程序。勿容置疑的，设计整个电路以满足喷墨方法和激光切割方法的设计规则和限定是非常重要的。
该实施例可以结合其它的实施例实施。
【实施例2】
在该实施例中描述了合成的ID芯片的结构范例。
本发明能应用包括逻辑电路比如CPU的高性能的ID芯片。图6示出了该ID芯片的范例。在图6中，ID芯片601包括天线602，RF电路603，电源电路604，复位电路605，时钟发生电路606和数据调解电路607，数据调制电路608，控制电路609，CPU610，编程ROM611，工作RAM612，第一ROM613和第二ROM614。
图6中所示的半导体集成电路形成在玻璃衬底或挠性衬底上。天线602也可以形成在玻璃衬底或挠性衬底上，或者可以形成在衬底外面并连接到衬底里面的半导体集成电路上。
由于图6所示的ID芯片包括CPU610，所以它可以嵌入除识别数据传输之外的多种功能。例如，该CPU610执行存储在编程ROM611中的程序，从而可以嵌入安全功能比如密码验证，数据访问管理，和编码/解码处理。进一步，虽然在图6中没有示出，ID芯片可以包括用来提高处理复杂的编码/解码速度的专用硬件。
当上述构成的高性能的ID芯片的半导体集成电路形成在硅衬底上时，电路区提高了，冲击阻力减小了，从而限制了应用的范围。然而根据本发明，该半导体集成电路能够根据ID芯片的应用置换到挠性衬底上。因此，即使当电路区域稍微增大时，冲击阻力能够增加，因此能得到具有更大应用范围的ID芯片。
这个实施例可以和其它的实施例结合使用。
【实施例3】
在这个实施例中描述的是根据本发明与衬底共有的数据(第一数据)和衬底之间不同的数据(第二数据)的具体范例。
图7A示出了包括按2m个列和2n个行排列的2m+n个ID芯片702的玻璃衬底701的实例。每个ID芯片702都依次分配了号码702(1)，702(2)，...，702(2m+n)。
每个ID芯片包括如图7B中所示的L位识别序列数据。低的m+n位代表和衬底共有的第一数据，它存储在其数据内容通过利用光掩模的步骤确定的第一ROM中。上的L(m+n)位表示衬底之间不同的第二数据，其存储在其数据内容通过喷墨方法或激光切割方法确定的第二数据中。
图7C示出了低位的第一数据内容。和衬底共有的数据在每个衬底的芯片之间不同，因此需要(m+n)位区域。当在第N个芯片中的第一数据的内容表示为ID{702(N)}时，满足”ID{702(N)}＝N-1”的通式，其能够以与图7C所示的ROM的数据内容对应的二进制的形式表示。
注意虽然本法明不局限与此，但为简单起见这个实施例示出了其中包括2m+n个ID芯片702的衬底的结构。进一步，该实施例能结合别的实施例使用。
【实施例4】
在这个实施例中描述的是包含在本发明的ID芯片中的半导体集成电路的制造方法，特别是将该半导体集成电路置换到挠性衬底上的步骤。
在这个实施例中描述的是包括通过利用结晶的半导体薄膜在玻璃衬底上形成集成电路，并将其置换到挠性衬底上的步骤。注意到尽管本发明也可以应用到其它的半导体部件如存储元件，二极管，光电转换器，电阻元件，线圈，电容元件和电感，但是TFT作为该实施例中半导体元件的一个范例。
首先，如图8A中所示，形成金属膜801和氧化膜802并通过溅射以这样的顺序堆叠在衬底800上。因为当形成氧化膜802时进行了预溅射，所以金属膜801的表面被氧化，并且在金属膜801和氧化膜802之间形成了非常薄的氧化膜803。然后，在形成基膜804和半导体膜之后，通过激光结晶半导体膜并对其构图，从而得到了岛状的半导体膜805形成栅绝缘膜807以覆盖岛状半导体膜805。其后，导电膜形成在栅绝缘膜807上并被构图以行成栅电极808。然后，把N型导电杂质加入岛状半导体膜805以形成源区，漏区等等。注意虽然在这里形成了多个N型TFTs806，P型TFT同样可以通过注入P型导电杂质而形成。
TFTs806能够通过上述的步骤得到，然而，TFT的制造方法并不局限于此。例如，作为激光，能使用连续波长激光(CW激光)或者脉冲激光(脉冲激光)。作为激光器，能使用Ar激光器，Kr激光器，准分子激光器，YAG激光器，Y2O3激光器，YVO4激光器，YLF激光器，YAlO3激光器，玻璃激光器，红宝石激光器，变石激光器，Ti:蓝宝石激光器，铜蒸汽激光器和金蒸汽激光器的一种或者几种。激光束优选具有线性形状并具有200至350μm的长度的长轴。另外，激光器相对于半导体膜具有入射角θ(0＜θ＜90°)。
可以照射连续波长激光的基波和连续波长激光的谐波。可选择地，可以照射连续波长激光的基波和脉冲波长激光的谐波。
也可以照射具有10MHz或更多的激光。具有高结晶度的半导体膜可以通过高频率的激光器和连续波长激光器得到。
炉子可以代替激光用于结晶。在那样的情况下，促进结晶地金属元素比如镍，允许在低温下进行结晶。
当使用石英衬底时，可以直接在其上面形成结晶半导体膜。依靠材料气体，结晶半导体薄膜可以直接形成在玻璃衬底上。在那样的情况下，可以使用含氟气体例如GeF4和F2以及含硅气体例如SiH4和Si2H6，并且可以通过加热或等离子体直接在玻璃衬底上形成结晶半导体薄膜。
下一步，形成第一层间绝缘层809以覆盖TFT806。在在栅绝缘膜807和第一层间绝缘膜809中形成接触孔后，形成通过接触孔连接到TFT806的布线810以与第一层间绝缘膜809接触。
将在实施例6中描述，利用喷墨方法的制造方法，该方法是本发明的一个特点。在该实施例中，仅仅解释了金属布线的常规形成方法。
其后，在第一层间绝缘层809之上形成了第二层间绝缘层811，以便覆盖布线810。在需要连接形成在衬底外面的天线的情况下，在第二层间绝缘膜811中形成接触孔，并且在第二层间绝缘膜811上形成通过接触孔连接到布线810的衬垫812。
保护层813形成在第二层间绝缘膜811和衬垫812(图8B)上。然后，为了便于后续剥离步骤结晶金属氧化膜803。利用连接面带814，第二衬底815粘贴到保护层813上并且第三衬底816粘贴到衬底800上(图8C)。第三衬底816防止衬底800在后续的剥离步骤中受到破坏。
把金属膜801物理地从氧化膜802上分开。图9A示出了剥离后的情况。依次地，挠性衬底818通过粘结剂817粘贴到氧化膜802上(图9B)。
然后，如图9C所示，把连接面带814和第二衬底815从保护层813剥离，然后去除保护层813，由此完成将半导体集成电路置换到挠性衬底818上。可选择地，保护层813也可以不去除而使用。例如，可以在保护层813中形成接触孔以形成连接端子。进一步，在去除保护层813后，可以形成绝缘层然后形成接触孔。
虽然本发明不局限与此，但在该实施例中，实施两个用于将半导体电路置换到挠性衬底上的剥离步骤。例如，代替第二衬底，在剥离步骤中可以将其上安装有ID芯片的物体用于剥离衬底800。根据这个，通过一个剥离步骤，ID芯片可以置换到物体，也就是标签，卡片，货物的容器等等。可选择地，可以用其上安装有ID芯片的物体代替挠性衬底。在这样的情况下，通过两个剥离步骤，ID芯片能够被置换到物体比如标签、卡片和货物的容器上。
能够以比形成在硅衬底上的芯片更低的成本提供形成在廉价的衬底比如玻璃衬底上的本发明ID芯片。形成在圆形晶片上的芯片在衬底的形成方面具有局限。同时，形成在绝缘衬底，比如玻璃上的ID芯片在形成上没有限制。因此，能够提高ID芯片的产率，并能自由的决定ID芯片的几何形状。
就材料来说，与形成在硅晶片上的芯片相比本发明的ID芯片由更廉价和更安全的材料形成。因此，降低了收集用旧的ID芯片的必要性，这对环境更好。
由于由硅晶片所导致的无线电波吸收，形成在硅衬底上的IC芯片在对信号的灵敏度上可能存在问题。特别地，在通常所使用的13.56MHz或2.45GHz频率下，涉及到无线电波的吸收问题。在另一方面，形成在绝缘衬底比如玻璃衬底上的本发明ID芯片不会导致无线电波的吸收。结果，能得到高灵敏度的ID芯片，因而减小本发明的ID芯片的天线的面积，并期望ID芯片小型化。
形成在具有半导体特性的硅晶片上的IC芯片具有对于AC无线电波来说很容易正向偏置的结，这需要锁定的措施。在另一方面，包括形成在绝缘衬底上的薄膜集成电路的本发明ID芯片不存在这样的问题。
本实施例可以和其它的实施例结合实施。
[实施例5]
在本实施例中描述的是包括在本发明的ID芯片中的半导体集成电路的制造方法，特别是不同于前述实施例的剥离步骤。其它的步骤和结构与前述的实施例的描述相同，因此，薄膜晶体管等等都用同样的参考数值表示且不再详细描述。
如图12A所示，剥离层820形成在衬底800上，在上面形成包括半导体集成电路的多个ID芯片且基膜804插入其间。
衬底800是绝缘衬底如玻璃衬底，石英衬底或氧化铝衬底，硅晶片衬底，和对后续热步骤中的处理有热阻性的塑料衬底。在这样的情况下，可以利用氧化硅(SiOx)，氮化硅(SiNx)，氮氧化硅(SiOxNy)(x＞y)，氧氮化硅(SiNxOy)(x＞y)(x，y＝1，2，....)等等形成基础绝缘膜来防止杂质等从衬底那边扩散。可选择的，衬底可以由金属如不锈钢，或者表面覆盖有绝缘层如氧化硅或氮化硅的半导体形成。
剥离层820设置在衬底800和半导体集成电路之间，并在随后的步骤中去除以将衬底800从半导体集成电路分开。剥离层820是主要含有硅(Si)如非晶硅，多晶硅，单晶硅或SAS(半非晶硅，也称作微晶硅)的层。
当通过使用主要含有硅(Si)的层形成剥离层820时，因为氟卤化物如ClF3具有选择性蚀刻硅的特性，因此剥离层能很容易通过包含ClF3(三氟化氯)的气体或液体除去。
为了保护半导体集成电路不被氟卤化物如ClF3蚀刻，在剥离层820和半导体集成电路之间形成了基膜804。氟卤化物如ClF3具有选择性蚀刻硅的特性，但是几乎不蚀刻氧化硅(SiOx)，氮化硅(SiNx)，氮氧化硅(SiOxNy)和氧氮化硅(SiNxOy)。因此，当随着时间的过去剥离层820被蚀刻了，而由氧化硅，氮化硅，氮氧化硅或者氧氮化硅形成的基膜804几乎不被蚀刻，从而防止了半导体集成电路不被破坏。
只要剥离层包含能被氟卤化物如ClF3蚀刻的材料，并且基膜包含不能被氟卤化物如ClF3蚀刻的材料，剥离层和基膜的材料就不必限定于前述的材料，并可以随意选择。
如图12B中所示，形成沟槽821以分开多个ID芯片。
能通过切割，刻图或利用掩模蚀刻形成分离半导体集成电路的沟槽821。在切割的情况下，通常执行利用切块机的刀片切割。刀片是包含金刚石研磨颗粒的砂轮并具有大约30-50μm的宽度。半导体集成电路通过高速旋转刀片分割。在划片的情况下，进行金刚石划片、激光划片等等。在蚀刻的情况下，通过利用由曝光和显影得到的掩模图案执行干法蚀刻、湿法蚀刻等，从而把元件分离。当进行干蚀刻的时候，可以采用大气压力等离子体。
如图12C所示，把包含氟卤化物的气体或者液体822引入沟槽821以除去剥离层820。
对于氟卤化物，也可以使用加有氮气的ClF3的混合气体。ClF3可以是液体(沸点为11.75℃)，其由反应空间的温度而定。在那样的情况下，也可以进行湿法蚀刻。注意到ClF3可以通过氯和氟在200℃或更高的温度下，通过下面的过程：Cl2(g)+3F2(g)→2ClF3(g)反应而合成。只要它仅仅蚀刻剥离层820而不蚀刻基膜804，蚀刻剂并不局限于ClF3和氟卤化物，可以使用任何蚀刻剂。
然后，如图12D所示，将剥离层820蚀刻一段时间并且最后将衬底800剥离。在另一方面，由由氧化硅、氮化硅、氮氧化硅、氧氮化硅或热阻树脂形成的基膜804、第一层间绝缘膜809和第二层间绝缘膜811难以蚀刻，所以它阻止了半导体集成电路被破坏。进一步，已剥离的衬底800能被重新使用，导致成本的减少。在衬底重新使用的情况下，特意地控制衬底以便在切割、划片等的过程中不被损坏。然而，即使衬底被损坏了，它可以通过敷贴法或液滴喷射方法(喷墨方法等等)沉积有机树脂或无机树脂使其平面化。
为了保护半导体集成电路不被氟卤化物等蚀刻，优选将保护层813设置在半导体集成电路上方。特别地，在例如通过其中氟卤化物被加热的低压CVD执行蚀刻的情况下，优选使用热阻有机树脂或热阻无机树脂。典型的热阻有机树脂包括具有通过将硅键连到氧而获得的主链结构和具有至少一个氢取代基的材料，或具有一个或者多个选自氟、烷基、芳(族)烃的取代基的材料。这样的热阻树脂也称作硅氧烷基树脂。
在该实施例中，可以在多个半导体集成电路上通过粘结剂形成夹具，并且将包括氟卤化物的气体或液体引入到沟槽中。
夹具是一个用于临时固定半导体集成电路以使去除剥离层后不被分开的临时衬底。为构成一个芯片或者一个半导体集成电路的每个元素组或者为构成多个水平或者垂直叠加的半导体集成电路的每个元素组设置夹具。尽管也可以使用平板夹具，但为了方便引入包含氟卤化物的气体或者液体最好使用具有凸出的梳状夹具。对于夹具的材料，虽然可以使用任何不受氟卤化物影响的材料，使用每个主要包含不受氟卤化物影响的氧化硅的玻璃衬底、石英衬底、不锈钢(SUS)衬底等等。
用于临时粘结的粘结剂设置在夹具和半导体集成电路之间。作为粘结剂，使用通过UV射线辐射使其粘结度降低或者丧失的材料。可选择地，能使用能重复撕下并可重复粘结的粘结剂如3M Post-it的产品或Moore USAInc.NOTESTIX的产品。不必要说明的是只要能容易地将夹具剥离，任何材料都能使用。
在这个实施例中，热阻性绝缘膜可以形成在半导体集成电路上，然后在半导体集成电路的边界上形成沟槽。
热阻性绝缘膜是具有通过把硅和氧结合而得到的主链结构，并至少具有一个氢取代基的材料，具有一个或者多个选自氟、烷基和芳烃的取代基，即热阻有机树脂如硅氧烷基树脂，或热阻性无机材料的材料。
根据该实施例中所示的剥离方法，能通过利用氟卤化物的化学方法很容易地将多个半导体集成电路从衬底剥离。因而，与对衬底施加应力使得多个半导体集成电路从衬底剥离的物理方法相比，在本实施例中所示的剥离方法更优选。
如前所述，衬底可以由金属如不锈钢，或者由覆盖有绝缘膜如氧化硅和氮化硅的半导体形成。例如，如图15A中所示，覆盖有通过热氧化等得到的氧化硅膜901的硅晶片900能用作衬底。然后，如图15B中所示，包含氟卤化物的气体或者液体822能被引入到沟槽821中以去除剥离层820。结果，如图15C所示，最终能除去衬底900。
可选择地，上面形成有硅氧化膜等的硅晶片可以用作衬底。例如，氧气从上方以高速加入硅晶片，从而在预定的区域形成氧化硅膜。在那样的情况下，通过利用氟卤化物如ClF3(三氟化氯)蚀刻或机械抛光去除硅晶片。另外，单晶硅形成在氧化硅膜等等上，因而，能得到具有单晶硅的晶体管。
在使用单晶硅膜的情况下，能比在使用结晶半导体膜的情况下更容易得到小型半导体集成电路。
如上述的实施例所述，置换按这种方式剥离的半导体集成电路。
【实施例6】
在该实施例中所述的是在不使用光掩模而使用喷墨方法在每个衬底中形成连接到存储单元的不同的布线的情况。
首先，参考图10A至10D简要地描述制造构成存储器单元的TFT的制造方法。基膜1001和半导体膜形成在衬底1000上方。通过激光结晶半导体膜，然后构图以形成岛状半导体膜1002。接着，形成栅绝缘膜1003以覆盖岛状半导体膜1002，在栅绝缘膜1003上形成导电膜，然后构图形成栅电极1004。随后，在半导体膜1002中加入杂质以得到源区和漏区。形成层间绝缘膜1005以覆盖TFT。在栅绝缘膜1003和层间绝缘膜1005中形成接触孔1006和1007后，形成位线1008、VDD1009和GND1010的金属布线、。形成位线1008以通过接触孔1006连接到半导体膜1002，而布线1011形成在接触孔1007上方以便不与任何地方短路。虽然其制造方法并不局限于这些，但TFT能通过上述的步骤形成。
在图10A示出了在通过喷墨法确定在以上述方法形成的存储器中的ROM的数据内容的情况下通过喷墨方法确定的存储器设计图。图10B是通过沿着图10A中的线A-B切开得到的截面图。
下面将描述通过喷墨方法确定数据内容的步骤。例如，在从存储单读取的电势为GND时数据为0，而在读取电势为VDD的情况下数据为1。当需要数据为0时，GND1010与形成在接触孔1007上方的布线1011短路，并通过如下的喷墨方法不与任何地方短路。
在通过喷墨方法绘制金属布线的情况下，可以进行预备的步骤用来提高金属布线的粘性。例如，在形成另一个金属布线前通过UV射线来辐照金属布线。代替地，基膜可以通过利用氧化钛(TiOx)等而形成。这样的预备步骤可以使得金属布线的附着力提高，因而通过喷墨方法形成的金属布线很难被剥离。另外，能得到微型化的金属布线。
随后，如图10C和10D所示，金属布线1012通过喷墨方法绘制，以便GND1010可以与形成在接触孔1017上方并不于任何地方短路的布线1011短路。图10D是沿图10C的C-D线切开而得到的截面图。根据喷墨方法，金属布线材料分散到有机或无机溶液中，溶液从喷嘴喷出，然后干燥或烘烤。溶液在大气压力或减小的压力下就能喷射。
在采用喷墨方法的情况下，图案精确地依靠每滴的喷射速率，溶液的表面张力，液滴喷射到衬底表面的水脱落特性等等。因此，根据预先构图的精确度而优化这些条件。
当需要数据1时，相似地，VDD1009可以通过喷墨方法与形成在接触孔1007上方的布线1011短路，并不与任何其它地方短路。在这样的情况下，能通过喷墨方法确定ROM的数据内容。
本实施例可以与其它的实施例结合使用。
【实施例7】
在本实施例中描述的是本发明的ID芯片的最终图。
如图13A中所示，具有半导体集成电路等的区域(半导体集成电路区)850形成在衬底800上方。半导体集成电路等能通过以上所述实施例而得到。天线851形成在半导体集成电路区850上方，且绝缘膜852插在它们之间。天线851可以通过液滴喷射方法等形成。例如，在前面的实施例中所述的保护层813可以用作绝缘膜852。天线851需要与半导体集成电路连接。因此，例如，在绝缘膜852中形成接触孔以便天线851的连接端子可以与半导体集成电路的衬垫连接。同时，导电树脂也可以用于连接。
然后，如图13B所示，形成用作保护膜的绝缘膜853以便覆盖半导体集成电路和天线851。绝缘膜853可以由有机材料或无机材料形成。结果，能从外部保护半导体集成电路，并且能很容易地完成可便携式的ID芯片。进一步，绝缘膜853对于半导体集成电路还能起到辅助功能。
图14A是沿着图13B中的线A-B切开所得的截面图。半导体集成电路区域850、绝缘膜852、天线851和用作保护膜的绝缘膜854依次堆叠在衬底800上方，形成绝缘膜853以覆盖这些构件。如上所述，在绝缘膜中形成接触孔以便天线的连接端子可以与半导体集成电路的衬垫连接，从而天线和半导体集成电路可以被连接(未示出)。
通过在半导体集成电路上形成天线，能得到微型的ID芯片。
另外，ID芯片能通过采用与图13和图14A所示不同的其它结构来完成。
例如，如图14B所示，天线851形成在绝缘膜853的一边。天线851上覆盖着用作保护膜的绝缘膜855，并在连接半导体集成电路的区域中具有接触孔。在半导体集成电路的一边，在衬垫812上方的绝缘膜852在连接天线851的区域具有接触孔。半导体集成电路的衬垫812能通过导电树脂856连接到天线851。
当天线851形成在绝缘膜853上并以这种方式从半导体集成电路分开时，产量能被提高。
进一步，如图14C所述，形成在半导体集成电路上方的天线851a和形成在绝缘膜853一侧上方的天线851b以彼此面对。在那种情况下，覆盖天线851a的绝缘膜854在连接到天线851b的区域中具有接触孔，并且覆盖天线851b的绝缘膜855在连接到天线851a的区域中具有接触孔。因而，天线851a和天线851b能通过导电树脂856连接。
当天线照这样形成在许多区域上时，能得到高灵敏度的ID芯片。
如上所述，ID芯片能采用不同的结构。
【实施例8】
在本实施例中描述的是本发明的ID芯片的应用。
因为本发明的ID芯片包括其中数据不能被重写的非易失性性存储器，所以它能安装到证券、关卡、家庭登记、居民卡、护照等等来防止其伪造。图11A示出了包括本发明的ID芯片的护照1101的例子。在图11A中，虽然它也可以安装到护照1101的其它页中，ID芯片1102安装在护照1101的封面内。
因为本发明的ID芯片是廉价而且小的，因此能高效地用作任意物品。特别地，本发明的廉价的ID芯片对于那些产品价格的增高会对销售产生很大影响的产品很有效。图11B示出了包括本发明的ID芯片的显示标签1103。ID芯片1104可以暴露在显示标签1103的表面或直接安装在产品上。当产品的价格作为数据写入ID芯片1104时，即使在产品和收银机之间的距离大于传统的条形码与收银机的距离的情况下，也能在收银机为产品付帐，从而能简化货物管理并能防止入店扒窃。
置换到挠性衬底的ID芯片能根据ID芯片粘贴的物体的形状进行一定程度的改变。例如，如图11C所示，当产品标签1107粘贴到圆柱形的瓶子1105上时，本发明的ID芯片1108的弹性能被有效地使用。
本发明的ID芯片的应用范围并不局限于本实施例中所示的，其它的应用也是可能的。
本实施例能够结合其它的实施例实施。
本申请是以2003年12月19日向日本专利局申请的日本专利申请序列号No.2003-423841为基础的，其内容以引用地方式并入本文。

Claims (20)

1.一种半导体集成电路，包括：
绝缘衬底；
包括连接到由光掩模形成的布线的存储器单元的第一只读存储器；
包括连接到由液滴喷射方法形成的布线的存储器单元的第二只读存储器；
其中第一只读存储器和第二只读存储器形成在绝缘衬底上；以及
其中所述第二只读存储器中的所述存储器单元包括多个晶体管，且所述多个晶体管的一部分连接到接地线。
2.如权利要求1所述的半导体集成电路，其中由液滴喷射方法形成的布线包括金(Au)、银(Ag)、铜(Cu)、铂(Pt)、钯(Pd)、钨(W)、镍(Ni)、钽(Ta)、铋(Bi)、铅(Pb)、铟(In)、锡(Sn)、锌(Zn)、钛(Ti)、铝(Al)及其合金中的至少一种。
3.权利要求1所述的半导体集成电路，其中绝缘衬底是玻璃衬底和挠性衬底中的一种。
4.一种半导体集成电路，包括：
绝缘衬底；
包括连接到通过光掩模形成的布线的存储器单元的第一只读存储器；
包括连接到包括通过激光切割获得的切割部分的布线的存储器单元的第二只读存储器，
其中，第一只读存储器和第二只读存储器形成在绝缘衬底上；以及
其中所述第二只读存储器中的所述存储器单元包括多个晶体管，且所述多个晶体管的一部分连接到接地线。
5.如权利要求4所述的半导体集成电路，其中绝缘衬底是玻璃衬底和挠性衬底的一种。
6.一种半导体器件包括根据权利要求4所述的半导体集成电路，进一步包括连接端子。
7.一种包括权利要求6所述的半导体器件的卡。
8.一种包括权利要求6所述的半导体器件的标签。
9.一种半导体器件包括如权利要求4所述的半导体集成电路，进一步包括连接到连接端子并形成在集成电路上的天线。
10.权利要求9所述的半导体器件，其中天线包括金(Au)，银(Ag)，铜(Cu)，铂(Pt)，钯(Pd)，钨(W)，镍(Ni)，钽(Ta)，铋(Bi)，铅(Pb)，铟(In)，锡(Sn)，锌(Zn)，钛(Ti)，铝(Al)及其合金中的至少一种。
11.一种包含根据权利要求9的半导体器件的卡。
12.一种包含根据权利要求9的半导体器件的标签。
13.一种半导体集成电路，包括：
绝缘衬底；及
包括连接到通过光掩模形成的布线的存储器单元的第一只读存储器，
包括连接到包括通过液滴喷射方法形成的布线的存储器单元的第二只读存储器，
其中所述通过液滴喷射方法形成的布线包括由多个金属颗粒形成的颗粒聚集物，且
其中，所述第一只读存储器和所述第二只读存储器形成于所述绝缘衬底上；以及
其中所述第二只读存储器中的所述存储器单元包括多个晶体管，且所述多个晶体管的一部分连接到接地线。
14.如权利要求13所述的半导体集成电路，其中所述多个金属颗粒包括选自由金(Au)，银(Ag)，铜(Cu)，铂(Pt)，钯(Pd)，钨(W)，镍(Ni)，钽(Ta)，铋(Bi)，铅(Pb)，铟(In)，锡(Sn)，锌(Zn)，钛(Ti)，铝(Al)及其合金组成的材料的至少一种。
15.一种制造半导体集成电路的方法，包括以下步骤：
在绝缘衬底上形成薄膜晶体管；
利用光掩模在薄膜晶体管上形成第一金属布线；
形成包括连接到第一金属布线的第一存储器单元的第一只读存储器；
通过液滴喷射方法在薄膜晶体管上形成第二金属布线；
形成包括连接到第二金属布线的第二存储器单元的第二只读存储器，
其中，所述第一只读存储器和所述第二只读存储器形成于所述绝缘衬底上。
16.一种如权利要求15所述的方法，进一步包括在形成第二只读存储器后通过液滴喷射方法形成天线的步骤。
17.一种如权利要求16所述的方法，其中天线形成在半导体集成电路上。
18.一种制造半导体集成电路的方法，包括以下步骤：
在绝缘衬底上形成薄膜晶体管；
利用光掩模在薄膜晶体管上形成金属布线；
形成包括连接到金属布线的第一存储器单元的第一只读存储器；
通过激光切割方法在所述薄膜晶体管上切割所述金属布线；
形成包括连接到金属布线的第二存储器单元的第二只读存储器，
其中，所述第一只读存储器和所述第二只读存储器形成于所述绝缘衬底上。
19.一种如权利要求18所述的方法，还包括在形成第二存储器单元后通过液滴喷射方法形成天线的步骤。
20.一种如权利要求19所述的方法，其中天线形成在半导体集成电路上。
CN2004100942396A 2003-12-19 2004-12-17 半导体集成电路、半导体器件和半导体集成电路的制造方法 Expired - Fee Related CN1697187B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-423841 2003-12-19
JP2003423841 2003-12-19
JP2003423841 2003-12-19

Publications (2)

Publication Number Publication Date
CN1697187A CN1697187A (zh) 2005-11-16
CN1697187B true CN1697187B (zh) 2011-05-04

Family

ID=34675377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100942396A Expired - Fee Related CN1697187B (zh) 2003-12-19 2004-12-17 半导体集成电路、半导体器件和半导体集成电路的制造方法

Country Status (3)

Country Link
US (2) US7436032B2 (zh)
KR (2) KR101205191B1 (zh)
CN (1) CN1697187B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
WO2005071608A1 (en) * 2004-01-23 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Id label, id card, and id tag
WO2005071607A1 (en) * 2004-01-23 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Film-like article and method for manufacturing the same
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
WO2006068286A1 (en) * 2004-12-24 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4884784B2 (ja) * 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
KR101219069B1 (ko) 2005-05-30 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그것의 구동 방법
CN101228630B (zh) 2005-05-30 2011-10-05 株式会社半导体能源研究所 半导体器件
US7687327B2 (en) 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US7684781B2 (en) * 2005-11-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20070126556A1 (en) * 2005-12-07 2007-06-07 Kovio, Inc. Printed radio frequency identification (RFID) tag using tags-talk-first (TTF) protocol
US20070138462A1 (en) * 2005-12-21 2007-06-21 Palo Alto Research Center Incorporated Electronic device with unique encoding
EP1993781A4 (en) * 2006-02-03 2016-11-09 Semiconductor Energy Lab Co Ltd METHOD FOR MANUFACTURING MEMORY ELEMENT, LASER IRRADIATION APPARATUS, AND LASER IRRADIATION METHOD
TWI411964B (zh) * 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
US8580700B2 (en) * 2006-02-17 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7532378B2 (en) * 2006-02-21 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device
US7760552B2 (en) 2006-03-31 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Verification method for nonvolatile semiconductor memory device
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7541213B2 (en) * 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
EP1909384A3 (en) * 2006-10-06 2015-11-25 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit with variable capacitor, semiconductor device using the circuit, and driving method therefor
US7750792B2 (en) * 2006-10-11 2010-07-06 Kovio, Inc. Multi-mode tags and methods of making and using the same
WO2008059742A1 (en) * 2006-11-14 2008-05-22 Semiconductor Energy Laboratory Co., Ltd. Article management system
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5400279B2 (ja) * 2007-06-07 2014-01-29 スパンション エルエルシー 半導体装置及びその製造方法並びに半導体製造装置
JP5346497B2 (ja) 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
CN102224768A (zh) * 2008-11-25 2011-10-19 Kovio股份有限公司 印刷天线, 制作印刷天线之方法, 以及包含印刷天线之设备
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
JP6496742B2 (ja) * 2014-02-11 2019-04-03 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 薄膜電子回路をカスタマイズするための方法
GB2543528B (en) * 2015-10-20 2020-01-15 Advanced Risc Mach Ltd Memory circuit
GB2546761B (en) * 2016-01-27 2020-07-22 Neudrive Ltd Methods and circuits
US10453800B1 (en) 2018-03-29 2019-10-22 International Business Machines Corporation Optical chip ID definition using nanoimprint lithography
CN108962918B (zh) * 2018-06-20 2021-05-28 中国电子科技集团公司第二十四研究所 一种基于soi cmos的电子器件、制备方法以及剥离方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804484A (en) * 1996-10-02 1998-09-08 United Microelectronics Corp. Method of fabricating multi-stage read-only memory semiconductor structural configuration
US5973598A (en) * 1997-09-11 1999-10-26 Precision Dynamics Corporation Radio frequency identification tag on flexible substrate
CN1452450A (zh) * 2002-04-19 2003-10-29 精工爱普生株式会社 器件制造方法、器件制造装置、器件和电子机器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310566A (ja) * 1989-05-26 1990-12-26 Canon Inc 電子写真用弾性部材
CA2032125A1 (en) 1990-02-22 1991-08-23 John A. Miller Repositionable adhesive tape
US5378536A (en) 1991-04-08 1995-01-03 Minnesota Mining And Manufacturing Company Repositionable adhesive tape
JPH05159585A (ja) 1991-12-10 1993-06-25 Hitachi Ltd 固体記憶素子
US6168829B1 (en) 1993-01-21 2001-01-02 Moore Business Forms, Inc. Double faced tape with repositional adhesive
US5541399A (en) 1994-09-30 1996-07-30 Palomar Technologies Corporation RF transponder with resonant crossover antenna coil
JPH09142067A (ja) 1995-11-17 1997-06-03 Rohm Co Ltd 半導体チップ内蔵カードおよび非接触型ｉｄカード
JPH1022481A (ja) * 1996-07-08 1998-01-23 Toshiba Corp 読み出し専用半導体記憶装置
US6424011B1 (en) * 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
EP1048483B1 (en) 1997-12-22 2007-07-11 Hitachi, Ltd. Card-like semiconductor device
JP3839975B2 (ja) 1998-10-09 2006-11-01 キヤノン株式会社 コード読取り装置
WO2000051181A1 (en) 1999-02-24 2000-08-31 Hitachi Maxell, Ltd. Ic device and its production method, and information carrier mounted with ic device and its production method
JP2002343877A (ja) 1999-02-24 2002-11-29 Hitachi Maxell Ltd Ｉｃ素子の製造方法
JP2001030403A (ja) 1999-07-16 2001-02-06 Three M Innovative Properties Co 多層構造基材及び粘着フィルム
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001284342A (ja) 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP2001237403A (ja) 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
US7159241B1 (en) 2000-06-15 2007-01-02 Hitachi, Ltd. Method for the determination of soundness of a sheet-shaped medium, and method for the verification of data of a sheet-shaped medium
JP3534042B2 (ja) 2000-06-21 2004-06-07 オムロン株式会社 コイン形ｉｃタグおよびその製造方法
JP4282219B2 (ja) 2000-11-28 2009-06-17 三洋電機株式会社 画素暗点化方法
JP3625196B2 (ja) * 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
US20030006121A1 (en) 2001-07-09 2003-01-09 Lee Kenneth Yukou Passive radio frequency identification system for identifying and tracking currency
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
US20050116048A1 (en) 2002-01-10 2005-06-02 Dieter Sauter Valuable document or security document comprising a switch
JP3823870B2 (ja) 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
JP2003318190A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7436032B2 (en) 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
EP1716964B1 (en) * 2005-04-28 2009-01-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and laser irradiation apparatus
JP2007086863A (ja) 2005-09-20 2007-04-05 Fuji Xerox Co Ltd 非接触ｉｃタグ、非接触ｉｃタグを備えた部材のパッケージ及び非接触ｉｃタグを備えた部材を用いる装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804484A (en) * 1996-10-02 1998-09-08 United Microelectronics Corp. Method of fabricating multi-stage read-only memory semiconductor structural configuration
US5973598A (en) * 1997-09-11 1999-10-26 Precision Dynamics Corporation Radio frequency identification tag on flexible substrate
CN1452450A (zh) * 2002-04-19 2003-10-29 精工爱普生株式会社 器件制造方法、器件制造装置、器件和电子机器

Also Published As

Publication number Publication date
KR20050062412A (ko) 2005-06-23
KR20110081130A (ko) 2011-07-13
KR101205191B1 (ko) 2012-11-27
CN1697187A (zh) 2005-11-16
KR101298962B1 (ko) 2013-08-26
US20080311748A1 (en) 2008-12-18
US7842561B2 (en) 2010-11-30
US20050133790A1 (en) 2005-06-23
US7436032B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
CN1697187B (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
CN100485816C (zh) 非易失性存储器及其ic卡、id卡和id标签
US8430326B2 (en) Semiconductor device
CN1655186B (zh) 半导体器件
KR101105296B1 (ko) 집적회로, 반도체 장치 및 ｉｄ칩
US7909260B2 (en) Semiconductor device
CN1930580B (zh) 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装
KR101258671B1 (ko) 반도체장치의 제조방법, ｉｃ 카드, ｉｃ 태그, ｒｆｉｄ,트랜스폰더, 지폐, 유가증권, 여권, 전자 기기, 가방 및의류
JP4718850B2 (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
JP4963160B2 (ja) 半導体装置
JP4776940B2 (ja) 集積回路、半導体装置及び無線チップ
JP5121119B2 (ja) チップ搭載物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20171217