CN1691277A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1691277A
CN1691277A CNA2005100762326A CN200510076232A CN1691277A CN 1691277 A CN1691277 A CN 1691277A CN A2005100762326 A CNA2005100762326 A CN A2005100762326A CN 200510076232 A CN200510076232 A CN 200510076232A CN 1691277 A CN1691277 A CN 1691277A
Authority
CN
China
Prior art keywords
semiconductor film
film
oxide
semiconductor
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100762326A
Other languages
English (en)
Other versions
CN1691277B (zh
Inventor
小久保千穗
山崎舜平
高野圭惠
入江裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1691277A publication Critical patent/CN1691277A/zh
Application granted granted Critical
Publication of CN1691277B publication Critical patent/CN1691277B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Abstract

当利用激光辐照半导体膜时，半导体膜被瞬间熔化并局部膨胀。为了减小由这种膨胀所产生的内部应力，在半导体膜中局部地产生应变。因此，在存在应变的部分和不存在应变的部分引起了变化，并且变化也由应变程度的不同而引起。根据本发明，在激光辐照之后，通过使用包含臭氧的溶液(典型的，臭氧水)形成氧化膜(称作化学氧化物)以形成1至10nm总膜厚的氧化膜，并且，进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。

Description

用于制造半导体器件的方法
技术领域
本发明涉及一种具有包括薄膜晶体管(在下文中称作TFT)的电路的半导体器件和用于制造该半导体器件的方法。例如，本发明涉及一种装载有以液晶显示面板或具有有机发光元件作为其一部分的光发射显示器件为代表的电光器件的电子器件。
注意，在说明书中的半导体器件表示能通过使用半导体性能起作用的所有器件，且电光器件、半导体电路和电子器件都被包括在半导体器件中。
背景技术
近年来，利用形成在具有绝缘表面的衬底上的半导体膜(大概几个至几百nm的厚度)用于制造薄膜晶体管(TFT)的技术受到了关注。薄膜晶体管广泛地应用于电子器件如IC和电光器件，特别地，已经被快速发展为一种用于图像显示器件的开关元件。
作为用于在TFT中使用的结晶半导体膜的材料，主要使用硅。对于包括结晶结构(下文中，称为结晶硅膜)的硅膜，使用了一种膜，该膜以这样一种方式得到：通过等离子体CVD或低压CVD将非晶硅膜沉积在诸如玻璃或石英的衬底上，通过热处理或激光辐照(下文中，在说明书中称作激光处理)结晶。
在激光处理中，通过在辐射表面形成相对大的点形状例如，几个平方厘米的正方形点形状或10cm或更长的线性点形状，能得到高产量。特别的，当使用线性点形状时，通过仅在与线性激光的纵向方向垂直的方向上扫描，能用激光辐照辐射表面的整个区域，所以与使用需要从一端到另一端前后扫描的点状激光的情况相比生产率更高。
然而，在通过激光辐照的结晶中，在衬底和半导体膜之间可以产生陡峭的温度梯度而降低在激光辐照后所得的半导体膜的质量。
因此，本申请提交了下述的专利参考文献1、专利参考文献2、专利参考文献3、专利参考文献4。
在专利参考文献3中，描述了一种技术，其以在通过使用激光结晶半导体膜后进行热处理的方式减小由于激光辐照产生的应变。
(专利参考文献1)日本专利公开No.2002-305148
(专利参考文献2)日本专利公开No.2002-329668
(专利参考文献3)日本专利公开No.2002-261007
(专利参考文献4)日本专利公开No.2002-261008
当利用激光辐照半导体膜时，半导体膜瞬间熔化并局部扩展。为了减小由这种扩展产生的内部应力，应变局部地产生在半导体膜中。因此，在具有应变的部分中和不具有应变的部分中产生半导体膜变化，并且变化也由应变程度的不同而引起。
另外，半导体膜通过结晶变得稠密。这种稠密能通过膜厚度的减小而被确认。该半导体膜通过结晶而缩小，其造成了应变的产生。
在TFT中，当在用作有源层的半导体膜中存在应变时，由于这种应变形成了势垒和俘获能级。因此，在有源层和栅绝缘膜之间的界面态变高。另外，当在用于有源层的半导体膜中存在应变时，由于电场没有均匀地加在半导体膜上，会引起TFT的操作中的缺陷。
进一步，半导体膜的表面处的应变损坏了由溅射或CVD沉积的栅绝缘膜的平坦度。因此，会引起绝缘失效等，其是降低TFT的可靠性的原因之一。作为决定场效应迁移率的因素之一，已知道表面散射，且在TFT的有源层和栅绝缘膜之间的界面处的平坦度对于场效应迁移率有很大的影响。界面越平坦，场效应迁移率受散射的影响就越小，以致能得到更高的场效应迁移率。
发明内容
本发明提供了一种用于通过激光辐射减小在半导体膜中产生的应变的方法。
根据本发明，在激光辐射之后，进行了用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。进一步，通过使用包含臭氧的溶液(通常为臭氧水)形成氧化膜(称作化学氧化物)以形成总厚度为1至10nm的氧化膜。可选择地，通过使用过氧化氢溶液与诸如硫酸、盐酸、或硝酸的酸混合得到的水溶液来代替包含臭氧的溶液，能类以地形成化学氧化物。随后，形成的氧化膜被去除，并得到应变减小的半导体膜。
在去除氧化膜之前，可以再次进行减小半导体膜的应变的热处理，并且随后，可以去除形成的氧化膜。
可选择的，可以执行下面的步骤以得到应变减小的半导体膜，在激光辐照之后，通过使用包含臭氧的溶液形成氧化膜以形成1至10nm厚度的氧化膜。随后，进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。然后，可以去除形成的氧化膜。当在形成氧化膜之后进行热处理时，会把杂质如包括在膜中的金属移到氧化膜或其界面中，并且同样，通过去除氧化膜能够得到杂质减少的半导体膜。
可选择的，在激光辐照后，可以依次进行半导体膜的构图步骤、用于减小半导体膜的应变的热处理步骤、通过使用包含臭氧的溶液形成氧化膜的步骤以形成总厚度为1至10nm的氧化膜和去除氧化膜的步骤。为了减少步骤的数量，可以在不去除氧化膜的情况下形成栅绝缘膜。
可选择的，在激光辐照后，可以依次进行半导体膜的构图步骤、通过使用包含臭氧的溶液形成1至10nm的氧化膜的步骤、用于减小半导体膜的应变的热处理步骤和去除氧化膜的步骤。为了减少步骤的数量，可以在不去除氧化膜的情况下在氧化膜的上形成栅绝缘膜。
本申请揭示了制造包括结晶结构的半导体膜的技术，该结晶结构通过向包括非晶结构的半导体膜加入用于提高半导体膜的结晶的金属元素(例如镍)(日本专利公开No.7-183540)而得到。这个技术不仅具有减小结晶所需要的加热温度的优点，而且具有能提高在某一方向上取向的优点。当使用包括这样的结晶结构的半导体膜来形成TFT时，亚阈值因数(s因数)变得更小，且改善了场效应迁移率，以便显著提高电子性能。
因为结晶中的晶核形成能通过使用用于提高结晶的金属元素而控制，与通过包括随机晶核形成的其它结晶方法而得到的膜相比，所得到的膜更加均匀。希望完全减少金属元素或者将金属元素减少到进入到密度所允许的范围。然而，由于加入了用于提高结晶的金属元素，金属元素残留在包括结晶结构的半导体膜中或在膜的表面处而导致诸如所得器件性能变化的问题。作为它的例子，存在TFT的OFF电流增加而导致在单个器件中的变化的问题。也就是说，当一旦形成包括结晶结构的半导体膜时，用于提高结晶的金属元素就变得不必要了。
随后，进行用于去除金属元素的吸除。如果吸除在衬底中没有充分地进行并且吸除程度的变化是不能忽略的，就产生各个TFT性能中的细微差别，即，性能的变化。在透射型液晶显示器件的情况下，当设置在像素部分的TFT显示出电性能的变化时，产生了TFT的阈值电压的变化。因此，产生了发射光的密度的变化，从观众的眼睛来看就是显示不均匀。
对于具有包括有机化合物的层作为光发射层的发光器件(具有EL元件的发光器件)，TFT是实现有源矩阵驱动方法的重要元件。因此，在使用EL元件的发光器件中，在每个像素中至少提供用作开关元件的TFT和用于对EL元件供应电流的TFT。取决于像素的电路结构和驱动方法，像素的亮度由连接到EL元件并用于给EL元件供应电流的TFT的ON电流(Ion)决定。因此，例如，在全部白色显示的情况下，除非ON电流恒定，否则会产生亮度变化的问题。
本发明还提供一种在通过使用用于提高半导体膜的结晶的金属元素得到包括结晶结构的半导体膜后，用于有效去除残留在膜中的金属元素的技术。
本发明的特征在于，至少进行其中之一的步骤：进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到约400至1000℃的热处理)的步骤和在形成包括稀有气体元素的第二半导体膜(吸除位置)之前使用包含臭氧的溶液来形成用作蚀刻停止层的氧化膜(阻挡层)的步骤。通过进行这些步骤，金属元素能更有效地被吸除以致于能有效地减小在半导体膜中的金属元素的密度以抑制TFT特性的变化。
说明书中揭示的本发明的结构包括：形成第一半导体膜的步骤，该半导体膜包括通过使用金属元素在绝缘表面上的结晶结构；进行用于减小第一半导体膜的应变的热处理(瞬间加热第一半导体膜到大约400至1000℃的热处理)的步骤，通过使用包含臭氧的溶液而形成氧化膜(阻挡层)以用作蚀刻停止层的步骤，形成包括稀有气体元素的第二半导体膜(吸除位置)的步骤，通过热处理去除进入吸除位置(第二半导体膜)的金属元素的步骤，去除第二半导体膜的步骤，和去除氧化膜的步骤。
当用于结晶或改善结晶度的激光辐照半导体膜时，半导体膜从表面被瞬间熔化，并且随后，通过热传导至衬底，熔化的半导体膜从衬底侧冷却并固化。在这个固化过程中，半导体膜结晶并成为包括具有更大晶粒尺寸的结晶结构的半导体膜。然而，由于半导体膜一旦熔化，在半导体膜的表面处会产生体积膨胀和称作脊状的凸起。特别地，在顶栅TFT的情况下，由于具有脊的表面是栅绝缘膜和半导体膜之间的界面，因此器件性能被显著地影响。另外，当进行激光辐照时，薄氧化膜通过大气中的氧气形成在半导体膜的表面上。因为氧化膜的厚度和均匀度是不能预知的，因此优选去除氧化膜。然而，因为在水流过的表面的干燥中容易产生水印，因此优选在去除氧化膜后通过使用包含臭氧的溶液形成氧化膜以防止水印的产生。
然而，因为通过激光辐照形成的表面氧化膜比通过使用含臭氧的溶液形成的氧化膜更硬，所以表面氧化膜作为优良的氧化膜(阻挡层)以用作蚀刻停止层。因此，由于还可以减少步骤的数目，所以去除由激光辐照形成的表面氧化膜不是特别需要的。
当在添加金属元素(例如，镍)之后进行激光辐射时，金属元素在脊处更易集中。在具有更多镍的脊处形成NiSix并在熔化中最后固化。NiSix容易溶解在稀释的氢氟酸和碱性蚀刻剂中。因此，当在某些地方存在具有更多镍的部分且用作蚀刻停止层的氧化膜(阻挡层)的厚度不够时，通过用于去除第二半导体膜的蚀刻去除NiSix存在风险并且在第一半导体膜中形成微孔(也称作针孔)。
此外，在具有更多镍的脊处还容易形成NiOx。NiOx是软的(且具有酸可溶性。当用作蚀刻停止层的氧化膜(阻挡层)不够厚时，在后面进行的步骤(用于去除第二半导体膜的蚀刻或形成栅绝缘膜之前的处理)中去除NiOx存在风险，并且在第一半导体膜中形成微孔(也称作针孔)。
当在用作有源层的半导体膜中形成微孔(针孔)时，产生由栅绝缘膜覆盖的半导体膜的缺陷态，其导致诸如点缺陷的显示缺陷。
在本发明中，在激光辐射之后，瞬间加热第一半导体膜至大约400至1000℃以减小应变和脊，然后，通过使用包括臭氧的溶液形成膜厚均匀的氧化膜(阻挡层)。该氧化膜(阻挡层)在用于去除第二半导体膜的蚀刻期间用来保护第一半导体膜。当将第一半导体膜瞬间加热到大约400至1000℃时，去除了应变以便在后面的吸除步骤中容易进行镍的吸除。
因此，在形成栅绝缘膜前进行处理之前，优选通过使用包含臭氧的溶液再次形成膜厚均匀的氧化膜以保护第一半导体膜。
注意，上述用于形成第二半导体膜的方法包括溅射和等离子体CVD。等离子体CVD和溅射相比需要更少的维护，因为沉积室的内部能通过使用气体而清洗。因此，有人说等离子体CVD适合大规模生产。氧化膜(阻挡层)的膜厚薄至1至10nm。因此，当第二半导体膜通过等离子CVD形成在氧化膜(阻挡层)上时，存在氧化膜(阻挡层)被例如在沉积期间产生的等离子体部分破坏的危险。当氧化膜(阻挡层)被部分破坏时，氧化膜(阻挡层)在随后通过蚀刻去除第二半导体膜中不能充分地用作蚀刻停止层，以致于引起缺陷，例如第一半导体膜膜厚的变化和在第一半导体膜中形成孔。
因此，对氧化膜(阻挡层)进行热处理(瞬间加热到大约400至1000℃)以形成硬氧化膜，通过它保护第一半导体膜不受等离子体的破坏。通过在形成第二半导体膜期间通过等离子体仅仅故意破坏用于保护第一半导体膜的氧化膜(阻挡层)以在氧化膜(阻挡层)中形成应变和悬挂键，从而可以使向应变减小的方向移动的金属元素有效地穿过氧化膜，移入并被俘获在吸除位置(第二半导体膜)中。在形成第二半导体膜期间通过等离子体故意破坏氧化膜(阻挡层)的情况下，优选提高在等离子体CVD中的RF的功率密度。例如，可以控制RF功率为300W(0.052W/cm2)、400W(0.069W/cm2)或比400W者更大。
可选择地，当控制稀有气体对引入到沉积室中的甲硅烷的流量比(SiH4：稀有气体)、RF功率密度以及压力以通过等离子体CVD形成第二半导体膜时，同样能减小对氧化膜(阻挡层)的破坏，并抑制第一半导体膜的膜厚的变化和形成在第一半导体膜中的孔缺陷。例如，可以控制RF功率为100W(0.017W/cm2)，或比100W更小。
本发明更具体的方面是一种用于制造半导体器件的方法，其包括：在绝缘表面上形成包括非晶结构第一半导体膜的第一步骤，加入金属元素到包括非晶结构的第一半导体膜中的第二步骤，结晶第一半导体膜以形成包括结晶结构的第一半导体膜的第三步骤，用激光辐照第一半导体膜的第四步骤，进行第一热处理以减小第一半导体膜的应变的第五步骤，通过使用包含臭氧的溶液氧化第一半导体膜的表面以形成阻挡层的第六步骤，在阻挡层上形成包括稀有气体元素的第二半导体膜的第七步骤，进行第二热处理通过移动金属元素进入第二半导体膜以去除或减少在第一半导体膜中的金属元素的第八步骤，去除第二半导体膜的第九步骤；和去除阻挡层的第十步骤，如图2A至2I所示。
第一热处理步骤可以在形成氧化膜(阻挡层)的步骤之后通过使用含臭氧的溶液进行。因此，本发明的另一个方面是制造半导体器件的方法，其包括：在绝缘表面上形成包括非晶结构第一半导体膜的第一步骤，加入金属元素到包括非晶结构的第一半导体膜中的第二步骤，结晶第一半导体膜以形成包括结晶结构的第一半导体膜的第三步骤，用激光辐照第一半导体膜的第四步骤，通过使用包括臭氧的溶液氧化第一半导体膜的表面以形成阻挡层的第五步骤，进行第一热处理以减小第一半导体膜的应变的第六步骤，在阻挡层上形成包括稀有气体元素的第二半导体膜的第七步骤，进行第二热处理通过移动金属元素进入第二半导体膜以去除或减少在第一半导体膜中的金属元素的第八步骤，去除第二半导体膜的第九步骤；和去除阻挡层的第十步骤，如图6A至6I所示。
用于减小半导体膜的应变的热处理可以在通过使用包括臭氧的溶液氧化形成氧化膜(阻挡层)的步骤之前和之后进行两次。因此，本发明的另一方面是用于制造半导体器件的方法，其包括：在绝缘表面上形成包括非晶结构第一半导体膜的第一步骤，加入金属元素到包括非晶结构的第一半导体膜中的第二步骤，结晶第一半导体膜以形成包括结晶结构的第一半导体膜的第三步骤，用激光辐照第一半导体膜的第四步骤，进行第一热处理以减小第一半导体膜的应变的第五步骤，通过使用包括臭氧的溶液氧化第一半导体膜的表面以形成阻挡层的第六步骤，进行第二热处理以进一步减小第一半导体膜的应变的第七步骤，在阻挡层上形成包括稀有气体元素的第二半导体膜的第八步骤，进行第三热处理通过移动金属元素进入第二半导体膜以去除或减少在第一半导体膜中的金属元素的第九步骤，去除第二半导体膜的第十步骤；和去除阻挡层的第十一步骤，如图3A至3J所示。
在上述的每个方面，在用激光辐照第一半导体膜的步骤之前，形成在第一半导体膜的表面处的自然氧化膜(native oxide film)可以通过清洗半导体膜的表面而去除。
并且，在上述的每个方面，通过激光辐照形成的表面氧化膜可以在用激光辐照第一半导体膜的步骤之后去除。
并且，在上述的每个方面，阻挡层是膜厚为1至10nm的氧化硅膜和氮氧化硅膜的其中一个。注意，阻挡层表示在形成吸除位置(第二半导体层)之前形成在第一半导体膜的表面处的所有氧化膜。当在形成吸除位置(第二半导体膜)之前不存在去除氧化膜的步骤时，自然氧化膜、通过激光辐照的表面氧化膜和通过使用含臭氧的溶液形成的氧化膜(化学氧化物)可以全部以混合或层叠的方式被包括。
并且，在上述的每个方面，用于提高结晶的金属元素是选自由Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的组的一种或者多种。
而且，在上述的每个方面，稀有气体元素是选自由Ne、Ar、Kr和Xe构成的组中的一种或者多种。在上述中，氩(Ar)是便宜的气体，适于大规模生产。
本发明能通过激光辐照减小在半导体膜(用作TFT的有源层)中产生的应变。
在往第一半导体膜中加入用于结晶的金属元素的情况下，在用于吸除的热处理之前，通过用激光辐照而进行用于减小半导体膜的应变的热处理，能得到金属元素很容易移到吸除位置的条件。
另外，根据本发明得到的氧化膜在激光辐照之后进行的步骤(例如，用于去除第二半导体膜的蚀刻和形成栅绝缘膜之前的处理)中保护第一半导体膜不受包括酸等的蚀刻剂的影响，以便可以防止微孔(也称作针孔)的形成。因此，本发明能减小缺陷像素如点缺陷以改善产量。
附图说明
在附图中：
图1A至1F是说明根据本发明(实施方式1)的制造工艺的示意图；
图2A至2I是说明根据本发明(实施方式2)的制造工艺的示意图；
图3A至3J是说明根据本发明(实施方式3)的制造工艺的示意图；
图4A至4J是说明根据本发明(实施方式4)的制造工艺的示意图；
图5A至5J是说明根据本发明(实施方式5)的制造工艺的示意图；
图6A至6I是说明根据本发明(实施方式6)的制造工艺的示意图；
图7A至7J是说明根据本发明(实施方式7)的制造工艺的示意图；
图8A和8B是说明有源矩阵EL显示器件的结构的示意图(实施例1)；
图9A至9D是说明像素结构的变化的截面图。
图10是EL显示器件的截面图。
图11是说明有源矩阵液晶显示器件的截面图的示意图。
图12A至12F是说明根据本发明能应用于EL显示面板的像素结构的示意图。
图13A至13E是说明电子器件的例子的示意图。
具体实施方式
下面将会描述本发明的实施方式。
(实施方式1)
下面将参考图1A至1F主要描述使用本发明的用于制造TFT的典型工艺。这里示出了用含臭氧的溶液进行氧化处理和在把半导体膜构图成为所希望的形状之后的热处理的示例。
在图1A中，参考数字10表示具有绝缘表面的衬底，参考数字11表示基绝缘膜，以及参考数字14表示通过激光辐照具有结晶结构的半导体膜。
在图1A中，玻璃衬底、石英衬底、陶瓷衬底等能用作衬底10。同样，可以使用其表面上形成有绝缘膜的硅衬底、金属衬底或不锈钢衬底。另外，可以使用能承受工艺中的处理温度的耐热塑料衬底。
第一，如图1A中所示，在衬底10上形成由绝缘膜，如氧化硅膜、氮化硅膜、或氮氧化硅膜(SiOxNy)形成的基绝缘膜11。在典型的示例中，基绝缘膜11具有两层结构，通过使用SiH4、NH3和N2O作为反应气体而形成的厚度为50至100nm的氧氮化硅膜(silicon nitride oxide film)和通过使用SiH4和N2O作为反应气体形成的厚度为100至150nm的氮氧化硅膜层叠而成。作为基绝缘膜11的一层，优选使用膜厚为10nm或更小的氮化硅膜(SiN膜)或氮氧化硅膜(SiOxNy，X＞Y)。在吸除中，镍倾向于更容易移向包括更高的氧密度的区域。因此，使用氮化硅膜作为与半导体膜14接触的基绝缘膜11是非常有效的。可选择的，可以使用氧氮化硅膜、氮氧化硅膜和氮化硅膜依次层叠的三层结构。
然后，在基绝缘膜11上形成包括非晶结构的半导体膜。对于半导体膜，使用包含硅作为其主要成分的半导体材料。通常，在通过已知的方法(例如溅射，LPCVD或等离子体CVD)形成非晶硅膜或非晶硅锗膜以后，进行已知的结晶处理(激光结晶、热结晶、使用催化剂如镍的热结晶)以得到包括结晶结构的半导体膜。
可选择的，通过适当地控制沉积条件，可以仅通过进行沉积得到包括结晶结构的半导体膜(例如，多晶硅膜，微结晶半导体膜(也称作半非晶半导体膜))。例如，包括结晶结构的半导体膜通过将硅化物气体(例如甲硅烷、乙硅烷或丙硅烷)和氟气(或卤素氟气)引入到沉积室中作为材料气体并产生等离子体而直接形成在要加工的衬底上。
图1A是用激光辐照半导体膜14的步骤之后的截面图。在通过激光结晶得到包括结晶结构的半导体膜的情况下，该步骤包括结晶步骤。图1A也示出了在用于提高半导体膜的结晶程度的激光辐照情况下的步骤的截面图，该半导体膜包括通过除了激光结晶之外的方法得到的结晶结构。在用于提高结晶度的激光辐照的情况下，优选在激光辐照之前，在结晶步骤中去除形成在表面上的自然氧化膜。
在任何情况下，当进行激光辐照时候，应变和脊形成在半导体膜中，并且薄的表面氧化膜形成在半导体膜14的表面处。由于该薄氧化膜的膜厚和均匀性不能预知，因此优选去除该氧化膜。然而，由于在水流过的表面的干燥中容易产生水印，因此优选在去除表面氧化膜后通过使用包含臭氧的溶液形成另一氧化膜以防止水印的产生。为了减少步骤的数量，去除由激光辐照形成的表面氧化物可以是不必要的。
作为用作激光辐照的激光振荡器，可以使用能够发射紫外光、可见光或红外光的激光振荡器。作为激光振荡器，使用KrF、ArF、XeCl或Xe等的准分子激光振荡器，使用He、He-Cd、Ar、He-Ne或HF等的气体激光振荡器，使用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的如YAG、GdVO4、YVO4、YLF或YAlO3的晶体的固体激光振荡器，以及使用GaN、GaAs、GaAlAs、InGaAsP等的半导体激光振荡器都能够被使用。在固体激光振荡器的情况下，优选使用基波的一次至五次谐波。
典型的，使用具有400nm或更小的波长的准分子激光器或者YAG激光器的二次或三次谐波作为激光。例如，使用具有10Hz至100MHz的重复频率的脉冲激光。
然后，借助于光刻技术进行构图以得到半导体膜17a(图1B)。在构图中形成抗蚀剂掩模之前，为了保护半导体膜，通过使用包含臭氧的溶液形成氧化膜或者通过在氧气氛中的UV辐照产生臭氧以形成氧化膜。这里的氧化膜在改善抗蚀剂的润湿性上也同样有效。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行微量杂质元素(硼或磷)的掺杂。当通过上述的氧化膜进行了掺杂时，去除该氧化膜，并通过使用包含臭氧的溶液形成另一氧化膜。
然后，在为了去除在构图期间产生的不希望的物质(例如残留的抗蚀剂和用于剥去抗蚀剂的溶液)而进行了清洗后，为了保护已构图的半导体膜，使用包含臭氧的溶液(典型的如臭氧水)在半导体膜17b的表面处形成氧化膜(称作化学氧化物)15(图1C)。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)，以得到平坦的半导体膜17c(图1D)。作为瞬间加热的热处理，可以使用强光辐照的热处理，或将衬底放入加热的气体中保持几分钟后取出衬底的热处理。取决于这种热处理的条件，可以修补残留在晶粒中的缺陷，即，在减小应变的同时改善结晶性。
在通过强光辐照进行瞬间热处理的情况下，可以使用红外光、可见光和紫外光或其组合中的任何一种。通常，使用从卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠汽灯或高压汞汽灯中发射的光。可以通过将灯打开一段需要的时间加热半导体膜，或通过将光源打开一次至十次将半导体膜瞬间加热到大约400至1000℃，其中打开光源的每个周期可以是10至60秒，优选30至60秒。
然后，用作栅绝缘膜18的包含硅作为其主要成分的绝缘膜形成在半导体膜17d的表面上(图1E)。为了减少步骤的数量，这里在不去除氧化膜的情况下形成栅绝缘膜18。在形成栅绝缘膜18之前，可以通过使用包括氢氟酸的蚀刻剂去除氧化膜。另外，完全去除半导体膜17d的氧化膜并不是特别必要的，可以薄薄地留下氧化膜。当半导体膜17d由于被过蚀刻而暴露时，表面有可能被杂质污染。
然后，在清洗栅绝缘膜18的表面后，在其上形成栅电极19。然后，利用给出n型导电类型的杂质元素(例如P或As)适当掺杂半导体膜17d，这里用磷，以形成源区20和漏区21。在掺杂后，为了激活杂质元素而进行热处理、强光辐照或者激光辐照。另外，在激活的同时，能够恢复对栅绝缘膜的等离子损伤和对栅绝缘膜和半导体膜之间界面的等离子损伤。特别的，通过利用YAG激光器的二次谐波从半导体膜的表面或背表面在室温至300℃下的大气中辐照，对于激活杂质元素非常有效。因为需要更少的维护，所以YAG激光是优选的激活装置。
根据形成层间绝缘膜23的随后步骤，进行氢化、形成到达源区20和漏区21的接触孔、形成导电膜和通过构图导电膜形成源电极24和漏电极25，完成TFT(n沟道TFT)(图1F)。源电极24和漏电极25通过使用单层来形成，该单层包含选自由Mo、Ta、W、Ti，Al和Cu构成的组中的一种元素，或包含这些元素作为其主要组分的合金材料或化合物材料，或通过使用这些层的叠层来形成。例如，使用Ti膜、纯Al膜和Ti膜的三层结构，或使用Ti膜、包含Ni和C的Al合金膜、和Ti膜的三层结构。并且，考虑到在随后的步骤中形成层间绝缘膜等，优选电极的截面具有锥形形状。
由此所得的TFT的沟道形成区22相对平坦，可以减小应变。
并且，本发明不局限于图1F中的TFT结构。如果必要，可以采用在沟道形成区和漏区(或源区)之间具有LDD区的轻掺杂漏(LDD)结构。在这个结构中，在沟道形成区和通过用杂质元素以更高浓度掺杂形成的源区或漏区之间提供用杂质元素以低浓度掺杂的区，这个区被称为LDD区。并且，可以采用所谓的GOLD(栅漏交叠LDD)结构，其中LDD区与其间插有栅绝缘膜的栅电极交叠。
这里参考n沟道的TFT给出说明。然而，很显然P沟道的TFT能通过使用p型杂质元素替代n型杂质元素而形成。
另外，这里参考顶栅TFT作为例子而给出说明。应用本发明而与TFT结构无关，并且本发明能应用到例如底栅TFT(反向交错的TFT)和交错(staggered)TFT。
(实施方式2)
并且，图2A至2I示出了在加入有金属元素的半导体膜结晶后进行用于减小应变的热处理和用包含臭氧的溶液的氧化处理的例子。
在图2A中，参考数字110表示具有绝缘表面的衬底，参考数字111表示基绝缘膜，以及参考数字112表示包括非晶结构的半导体膜。
首先，如图2A所示，在衬底110上形成包括绝缘膜如氧化硅膜，氮化硅膜，或氮氧化硅膜(SiOxNy)的基绝缘膜111。
然后，具有非晶结构的第一半导体膜112形成在基绝缘膜111上。对于第一半导体膜112，使用了包含硅作为其主要成分的半导体膜。典型地，应用了非晶硅膜、非晶硅锗膜等，其通过等离子体CVD、低压CVD，或溅射形成10至100nm的厚度。为了在随后的结晶中得到包括高质量的结晶结构的半导体膜，包含在具有非晶结构的第一半导体膜112中的杂质如氧和氮的密度优选减小到5×1018/cm3(通过次级离子质谱法(SIMS)测量的原子密度)或更小。这些杂质成为干扰随后的结晶的因素，也是结晶后提高俘获中心和复合中心的密度的因素。因此，在使用高纯材料气体的同时，优选进行镜面抛光如电解抛光或使用装配有无油真空排空系统的CVD系统，通过它可以得到超高真空。
然后，作为用于结晶具有非晶结构的第一半导体膜112的技术，在此把在日本专利公开No.8-78329描述的技术用于结晶。在描述的技术中，用于提高结晶的金属元素选择性地加入到非晶硅膜，通过进行热处理形成包括结晶结构的半导体膜，该结晶结构从加入有金属元素的区扩展。首先，用旋转器将包括金属元素(这里是镍)的醋酸镍溶液涂敷到包括非晶结构的第一半导体膜112的表面上以形成含镍的层113(图2B)，其中金属元素在重量比为1至100ppm时具有提高结晶的催化活性。作为除了通过涂敷包括金属元素的溶液而形成包含镍的层113的方法之外的另一方法，可以采用通过溅射、蒸发方法、或者等离子体处理形成极薄的膜的方法。虽然这里示出了在整个第一半导体膜112上的涂敷的例子，可以形成掩模以选择性地形成包含镍的层。
然后，进行用于结晶的热处理。在这种情况下，随着形成为核的硅化物在半导体膜的一部分处与提高半导体结晶的金属元素接触而进行结晶。这样，形成了图2c中所示的包括结晶结构的第一半导体膜114a。注意，优选使在结晶后包括在第一半导体膜114a中的氧密度为5×1018原子/cm3或更小。在用于脱氢的热处理(在450℃下1小时)后，在此进行用于结晶的热处理(在550℃至650℃下2至24小时)。在通过强光辐照进行结晶的情况下，能够使用红外光、可见光和紫外光的任何一种，或者它们的组合。如果必要，在强光辐照之前，可以进行热处理以释放包含在包括非晶结构的第一半导体膜112中的氢。可选择地，为了结晶，热处理和强光辐照可以同时进行。根据产量，优选通过强光辐照进行结晶。
在这样得到的第一半导体膜114a中，即使金属元素在膜中分布并不均匀，金属元素(这里指镍)保持在1×1019原子/cm3以上的密度作为平均密度。当然，即使在这种情况下，能够形成以TFT为代表的各种半导体元件。然而，通过随后描述的吸除去除金属元素。
在进行激光辐照之前，去除在结晶步骤中形成的自然氧化膜。因为自然氧化膜包括高浓度的镍，优选去除自然氧化膜。
然后，为了提高结晶的程度(结晶部分的体积和整个膜的体积的比率)和修复在晶粒中保留的缺陷，用激光辐照包括晶体结构的第一半导体膜114a(图2D)。这样，形成了第一半导体膜114b。通过激光辐照，半导体膜114b具有形成的应变和脊，并且在半导体膜114b的表面处形成了薄的表面氧化膜(未示出)。作为激光，可以使用从脉冲振荡激光器发射的具有400nm或更小波长的准分子激光或者YAG激光的二次或三次谐波。可选择的，可以使用连续波长固体激光器的基波的二次至四次谐波作为激光。典型的，可以采用Nd:YVO4激光(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
然后，在氮气气氛中进行用于减小第一半导体膜114b的应变的热处理(瞬间加热半导体膜到大约400至1000℃)以得到平坦的半导体膜114c(图2E)。对于瞬间加热的热处理，可以采用强光辐照或把衬底放入加热气体并且停留几分钟后将衬底取出的处理。依靠热处理的条件，能够修复留在晶粒中的缺陷，即能够在减小应变的同时改善结晶度。另外，该热处理减小应变以致于镍在随后的吸除步骤中很容易被吸除。当该热处理的温度低于半导体的熔点时，镍将移动到具有在固相中的第一半导体膜114c的硅膜中。
然后，在半导体膜114d的表面处，通过使用含臭氧的溶液(典型的臭氧水)形成氧化膜(也称作阻挡层)115用作蚀刻停止层，具有1至10nm的膜厚(图2F)。由于氧化膜115通过氧化减小了应变的半导体膜114c而形成，因此氧化膜同样也具有好的性能(例如平坦和膜厚的均匀性)。
然后，在该氧化膜115上形成包括稀有气体元素的第二半导体膜116a(图2G)。
形成在氧化膜(阻挡层)115上的包括稀有气体元素的第二半导体膜116a通过等离子体CVD或溅射形成，以形成膜厚为10至300nm的吸除位置。由于沉积时间和随后的蚀刻时间都能被缩短，因此优选第二半导体膜116a的膜厚为薄。作为稀有气体元素，使用了选自由氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)构成的组中的一种或几种。总之，优选便宜的气体氩(Ar)。
在此使用等离子体CVD借助于甲硅烷和氩作为材料气体以0.1∶99.9至1∶9的比率(甲硅烷∶氩)下形成第二半导体膜116a，优选1∶99至5∶95。优选将沉积期间的RF功率密度控制为0.0017至0.48W/cm2。优选RF功率密度尽可能的高，因为膜的质量被改善得足以得到吸除效果，且沉积率也得到改善。另外，优选将沉积期间的压力控制为1.333Pa(0.01托)至133.322Pa(1托)。由于沉积率改善了，优选压力尽可能地大。并且，优选沉积温度控制在300至500℃。这样，第二半导体膜116a可以通过等离子体CVD形成，其包括浓度为1×1018至1×1022原子/cm3的氩，优选1×1020至1×1021原子/cm3，并且用它能得到吸除效应。通过在上述的范围内控制用于第二半导体膜的沉积条件，能够减小在沉积期间对氧化膜115(阻挡层)的损伤以致于能够抑制第一半导体膜的膜厚变化和形成在第一半导体膜中的孔缺陷。
在膜中包含为惰性气体的稀有气体元素离子具有两个含义。一个是形成悬挂键以给半导体膜的应变，另一个是在半导体膜的晶格之中施加应变。为了在半导体膜的晶格中施加应变，使用比硅的原子半径更大的元素是非常有效的，如氩(Ar)、氪(Kr)或氙(Xe)。另外，在膜中包含的稀有气体元素不仅形成晶格应变而且形成不成对的电子以有助于吸除作用。
然后，进行用于吸除的热处理以便减小在第一半导体膜中的金属元素(镍)的密度或者去除金属元素(图2H)。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体并在停留几分钟后取出的热处理。该吸除使得金属元素向图2H中箭头的方向(即，从衬底侧向第二半导体膜的表面的方向)移动，以便去除包括在覆盖有氧化膜115的第一半导体膜114e中的金属元素或者减小金属元素的密度。在吸除中的金属元素的移动距离可以是与第一半导体膜的厚度基本一样的距离，吸除可以在相对短的时间内完成。这里，镍全部移到第二半导体膜116b中以防止分离而进行适当的吸除，以致于几乎没有镍包括在第一半导体膜114e中，即在膜中的镍的密度为1×1018原子/cm3或更小，优选为1×1017原子/cm3或更小。注意到氧化膜115也用作除了第二半导体膜之外的吸除位置。
然后，用氧化膜115作为蚀刻停止层，仅仅选择性地去除了第二半导体膜116b。作为用于仅仅蚀刻第二半导体膜116b的方法，可以采用不使用等离子体而利用ClF3的干法蚀刻或利用碱溶液如包括联氨或氢氧化四甲基铵(化学式：(CH3)4NOH；缩写：TMAH)的湿法蚀刻。在这里的蚀刻中，花更少的时间过蚀刻以阻止在第一半导体膜中形成针孔。在去除第二半导体膜116b之后，根据通过TXRF在氧化膜115(阻挡层)的表面处的镍浓度的测量，在集中的数量中探测镍。因此，优选在随后的步骤中去除氧化膜115(阻挡层)。
然后，通过使用包括氢氟酸的蚀刻剂去除氧化膜115。
然后，用已知的构图技术对第一半导体膜114e进行构图以所需要的形状形成半导体膜117(图2I)。在去除氧化膜(阻挡层)115后，优选在形成包括抗蚀剂的掩膜之前通过使用臭氧水在第一半导体膜114e的表面上形成薄氧化膜。
如果必要，在进行构图之前，为了控制TFT的阈值电压，通过上述氧化膜利用少量杂质元素(硼或磷)进行掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，并且通过使用包含臭氧的溶液形成另一氧化膜。
在以所需的形状完成半导体膜117的形成步骤后，借助于使用包括氢氟酸的蚀刻剂清洗半导体膜117的表面，形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。优选在不暴露到空气中的情况下连续地清洗表面并形成栅绝缘膜。为了减少步骤数量，表面清洗步骤可以被省略以连续地形成栅绝缘膜和导电膜(栅电极材料)。
随后的步骤与实施方式1中的那些相同。因此，在此省略其详细描述。
【实施方式3】
在此，图3A至3J示出了进行多次热处理的例子。在图3A至3F中的步骤与在图2A至2F中的步骤相同，因此，在此省略其详细描述。
在根据实施方式2进行图3A至3F的步骤之后，再次在氮气气氛中进行用于减小第一半导体膜的应变的热处理，以得到更平坦的第一半导体膜214a(图3G)。另外，氧化膜(阻挡层)115通过热处理也变得更致密。
然后，在氧化膜(阻挡层)115上形成包括稀有气体元素的第二半导体膜216a(图3H)。包括稀有气体元素的第二半导体膜216a通过等离子CVD或溅射而形成，以形成10至300nm膜厚的吸除位置。
然后，进行热处理以进行吸除用于降低在第一半导体膜中的金属元素(这里指镍)的密度或者去除金属元素(图3I)。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体停留几分钟后取出衬底的热处理。吸除使得金属元素向图3I中的箭头所指的方向移动(即，从衬底侧面向第二半导体膜的表面的方向)以去除包括在覆盖有氧化膜(阻挡层)115的第一半导体膜214b中的金属元素或者减小金属元素的密度。
然后，用氧化膜(阻挡层)115作为蚀刻停止层，仅仅选择性地去除参考数字216b代表的第二半导体膜。然后，去除氧化膜(阻挡层)115。
然后，使用已知的构图技术构图第一半导体膜214b以所需要的形状形成半导体膜217(图3J)。在去除氧化膜(阻挡层)115后，优选在形成包含抗蚀剂的掩膜之前通过使用臭氧水在第一半导体膜214b的表面处形成薄氧化膜。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行少量杂质元素(硼或者磷)的掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，通过使用包含臭氧的溶液再次形成氧化膜。
在完成以所需的形状形成半导体膜217的步骤之后，借助于包括氢氟酸的蚀刻剂清洗半导体膜217的表面，并且形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。优选在不暴露到空气中的情况下连续地清洗表面并形成栅绝缘膜。
随后的步骤与实施方式1的那些步骤相同。因此，在此省略其详细描述。
【实施方式4】
图4A至4J示出了在半导体膜的构图后进行吸除的例子。在图4A至4F的步骤中与图2A至2D的步骤相同。因此，这里省略其详细描述。
在根据实施方式2进行图4A至4D的步骤之后，利用已知的构图技术构图第一半导体膜114b，以所需要的形状形成半导体膜317a(图4E)。优选在形成包含抗蚀剂的掩膜之前利用臭氧水在第一半导体膜114b的表面形成薄氧化膜。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行少量杂质元素(硼或磷)的掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，通过使用包含臭氧的溶液再次形成另一氧化膜。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)以得到平坦的半导体膜317b(图4F)。依靠这个热处理条件，能够修复保留在晶粒中的缺陷，即，在减小应变的同时能改善结晶度。
然后，通过使用包含臭氧的溶液在半导体膜317b的表面形成用作蚀刻停止层的氧化膜(也称作阻挡层)315，具有1至10nm的膜厚(图4G)。由于氧化膜315通过氧化应变减小的半导体膜317b而形成，因此氧化膜也具有优良的性能(例如，平坦和膜厚的均匀性)。另外，氧化膜的形成使得半导体膜317b的界面更稳定成为可能。
然后，在这个氧化膜315上形成包括稀有气体元素的第二半导体膜316a(图4H)。
然后，为了降低在第一半导体膜中的金属元素(镍)的密度或者去除金属元素，进行用于吸除的热处理(图4I)。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体停留几分钟后取出衬底的热处理。吸除使得金属元素向图4I中的箭头所指的方向移动(即从衬底侧面向第二半导体膜的表面的方向)以去除包括在覆盖有氧化膜315的第一半导体膜中的金属元素或者减小金属元素的密度。
然后，在使用阻挡层315作为蚀刻停止层的情况下，仅仅选择性地去除了参考数字316b表示的第二半导体膜。然后，去除氧化膜315。
然后，形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。
随后的步骤与实施方式1的那些步骤相同。因此，这里将省略其详细描述。
【实施方式5】
这里图5A至5J示出了在半导体膜的构图后进行多次热处理，然后进行吸除的例子。在图5A至5F中的步骤与图2A至2D中的步骤相同，因此，在此省略其详细描述。
在根据实施方式2进行图5A至5D的步骤之后，利用已知的构图技术构图第一半导体膜114b，以所需要的形状形成半导体膜417a(图5E)。优选在形成包含抗蚀剂的掩膜之前利用臭氧水在第一半导体膜114b的表面形成薄氧化膜。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行少量杂质元素(硼或磷)的掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，通过使用包含臭氧的溶液形成另一氧化膜。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)以得到平坦的半导体膜417b(图5F)。
然后，通过使用包含臭氧的溶液在半导体膜417c的表面形成用作蚀刻停止层的氧化膜(也称作阻挡层)415，具有1至10nm的膜厚(图5G)。
然后，在氮气气氛中再次进行减小半导体膜的应变的热处理以得到更加平坦的半导体膜417d(图5H)。另外，通过热处理氧化膜415也变得更加致密。
然后，在这个氧化膜415上形成包含稀有气体元素的第二半导体膜416a(图5I)。
然后，为了减小在第一半导体膜中的金属元素(镍)的密度或去除金属元素(图5J)，进行用于吸除的热处理。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体停留几分钟后取出衬底的热处理。吸除使得金属元素向图5J中的箭头所指的方向移动(即从衬底侧面向第二半导体膜的表面的方向)以去除包括在覆盖有氧化膜415的第一半导体膜417e中的金属元素或者减小金属元素的密度。
然后，在使用氧化膜415作为蚀刻停止层的情况下，仅仅选择性地去除了参考数字416b表示的第二半导体膜。然后，去除氧化膜415。
然后，形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。
随后的步骤与实施方式1的那些步骤相同。因此，这里将省略其详细描述。
【实施方式6】
在此，图6A至6I示出了与实施方式2的步骤次序部分不同的例子，特别是在氧化处理之后进行用于减小应变的热处理的例子。图6A至6D的步骤与图2A至2D的步骤相同。因此，在此省略其详细描述。
在根据实施方式2进行图6A至6D的步骤之后，通过使用包含臭氧的溶液在半导体膜514a的表面处形成用作蚀刻停止层的氧化膜(也称作阻挡层)515，具有1至10nm的膜厚(图6E)。
在通过使用包含臭氧的溶液形成氧化膜515之前，可以去除通过激光辐照形成的表面氧化膜。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)以得到半导体膜514b(图6F)。
然后，在氧化膜515上形成包括稀有气体元素的第二半导体膜516a(图6G)。
然后，为了减小在第一半导体膜中的金属元素(镍)的密度或去除金属元素(图6H)而进行用于吸除的热处理。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体停留几分钟后取出衬底的热处理。吸除使得金属元素向图6H中的箭头所指的方向移动(即从衬底侧面向第二半导体膜的表面的方向)以去除包括在覆盖有氧化膜515的第一半导体膜514c中的金属元素或者减小金属元素的密度。
然后，在使用氧化膜515作为蚀刻停止层的情况下，仅仅选择性地去除了参考数字516b所表示的第二半导体膜。然后，去除氧化膜515。
然后，利用已知的构图技术构图第一半导体膜514c，以所需要的形状形成半导体膜517(图6I)。在去除氧化膜515后，优选在形成包含抗蚀剂的掩膜之前利用臭氧水在第一半导体膜514c的表面形成薄氧化膜。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行少量杂质元素(硼或磷)的掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，且通过使用包含臭氧的溶液形成另一氧化膜。
在完成以所需要的形状形成半导体膜517的步骤之后，借助于包括氢氟酸的抗蚀剂清洗半导体膜517的表面，并且形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。优选在持续地不暴露到空气中的情况下连续地清洗表面并形成栅绝缘膜。
随后的步骤与实施方式1的那些步骤相同。因此，在此省略其详细描述。
【实施方式7】
在此，图7A至7J示出了与实施方式4的步骤次序部分不同的例子，特别是在氧化处理之后进行用于减小应变的热处理的例子。图7A至7D的步骤与图2A至2D的步骤相同。因此，在此省略其详细描述。
在根据实施方式2进行图7A至7D的步骤之后，利用已知的构图技术构图第一半导体膜114b，以所需要的形状形成半导体膜617a(图7E)。优选在形成包含抗蚀剂的掩膜之前利用臭氧水在第一半导体膜114b的表面形成薄氧化膜。
如果必要，在构图之前，为了控制TFT的阈值电压，通过上述的氧化膜进行少量杂质元素(硼或磷)的掺杂。当通过上述的氧化膜进行掺杂时，去除氧化膜，通过使用包含臭氧的溶液形成另一氧化膜。
然后，通过使用包含臭氧的溶液在半导体膜617b的表面处形成用作蚀刻停止层的氧化膜(也称作阻挡层)615，具有1至10nm的膜厚(图7F)。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)以得到半导体膜617c(图7G)。
然后，在这个氧化膜615上形成包含稀有气体元素的第二半导体膜616a(图7H).
然后，为了减小在第一半导体膜中的金属元素(镍)的密度或去除金属元素(图7I)而进行用于吸除的热处理。对于用于吸除的热处理，可以采用强光辐照的热处理、使用炉子的热处理、或者将衬底放入加热气体停留几分钟后取出衬底的热处理。吸除使得金属元素向图7I中的箭头所指的方向移动(即从衬底侧面向第二半导体膜的表面的方向)以去除包括在覆盖有氧化膜615的第一半导体膜617d中的金属元素或者减小金属元素的密度。
然后，使用氧化膜615作为蚀刻停止层，仅仅选择性地去除了参考数字616b所表示的第二半导体膜。然后，去除氧化膜615。
然后，形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜。
随后的步骤与实施方式1的那些步骤相同。因此，这里将省略其详细描述。
在下面的实施例中将会更加详细地描述上述的本发明。
【实施例1】
在本实施例中，将会描述用于制造包括EL元件的发光器件(图8A和8B)的方法，该发光器件称作有机EL显示器或者有机发光二极管。
具有包括有机化合物的层作为其发光层的EL元件具有这样的结构，其中包括有机化合物的层(这里称作EL层)插在阳极和阴极之间，通过在阳极和阴极之间施加电场而从EL层发光(电致发光)。从EL元件的发光包括在从单重激发态返回到基态的发光(荧光)和从三重激发态返回到基态的发光(磷光)。
首先，在衬底810上形成基绝缘膜811。在从作为显示面的衬底810的侧面提取发光的情况下，透光性玻璃衬底或石英衬底可以用作衬底810。可选择的，可以使用能够承受处理温度的耐热性和透光性的塑料衬底。在从相对于衬底810侧面的显示面抽取发光的情况下，除了使用上述的衬底之外，还可以使用表面上具有绝缘膜的硅衬底、金属衬底、或者不锈钢衬底。这里，使用玻璃衬底作为衬底810。注意玻璃衬底的折射系数可以约是1.55。
作为基绝缘膜811，形成包括绝缘膜如氧化硅膜、氮化硅膜或氮氧化硅膜的基膜。虽然这里描述了使用用于基膜的两层结构的例子，但是可以使用绝缘膜的单层膜或者多于三层的层叠结构。基绝缘膜的形成可以省略。
然后，在基绝缘膜811上形成半导体膜。在通过已知方法(例如，溅射、LPCVD或等离子体CVD)形成包括非晶结构的半导体膜之后，进行已知的结晶处理(激光结晶、热结晶、使用诸如镍的催化剂的热结晶)以得到包括结晶结构的半导体膜作为在基绝缘膜811上的半导体膜。虽然用于结晶半导体膜的材料并没有限制，但是优选使用材料如硅或硅锗合金以形成结晶半导体膜。在本实施例中，镍用作提高硅结晶的金属元素，在用于脱氢的热处理(在500℃进行1小时)后，在炉中进行用于结晶的热处理(在500℃进行4小时)以得到包括结晶结构的硅膜。替代炉子，可以使用灯退火系统。
然后，在去除自然氧化膜后，利用激光辐照结晶半导体膜。作为用于振荡激光的激光振荡器，能够使用能发出紫外光、可见光或红外光的激光振荡器。通常，使用具有400nm或更小波长的准分子激光或者YAG激光的二次或三次谐波作为激光。例如，使用具有10Hz至100MHz的重复频率的脉冲激光。
可选择地，可以使用连续波的激光在包括非晶结构的半导体膜的结晶中或者结晶后用于激光辐照。为了在非晶半导体膜的结晶中得到具有大晶粒尺寸的晶体，优选使用连续波长固体激光器的基波的二次至四次谐波的至少一种。通常，可以使用Nd:YVO4激光(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。
在本实施例中，在结晶中或者结晶后利用激光辐照半导体膜至少一次。当进行激光辐照时，半导体膜具有形成的应变和脊，并且在半导体膜的表面处形成薄的表面氧化膜。
然后，在氮气气氛中进行用于减小半导体膜的应变的热处理(瞬间加热半导体膜到大约400至1000℃的热处理)。在本实施例中，在炉中在630℃至650℃的温度下对半导体膜加热6分钟。替代炉子，可以使用灯退火系统。
然后，用臭氧水处理半导体膜的表面120秒以形成包括具有整个厚度为1至5nm的氧化膜的阻挡层。
然后，在半导体膜中进行用于减少镍的吸除处理。通过等离子体CVD形成包括氩的用作吸除位置的非晶硅膜以在氧化膜(阻挡层)上具有10至400nm的厚度。在本实施例中，RF功率被控制为300W，即控制RF功率密度为0.052W/cm2，膜厚为30nm。在本实施例中，由于半导体膜通过使用镍而结晶，因此进行了吸除处理。然而，在不使用镍的通过其它结晶方法进行结晶的情况下，吸除处理是不必要的。
然后，在炉中在650℃的温度下把半导体膜加热6分钟以减小在包括结晶结构的半导体膜中的镍的密度。代替炉子，可以采用灯退火系统。
然后，在使用氧化膜作为蚀刻停止层选择性地去除作为吸除位置的包括氩的非晶硅膜后，通过使用稀释的氢氟酸选择性地去除氧化膜。在吸除中，镍倾向于更容易移向包括更高氧密度的区域。因此，优选在吸除后去除由氧化膜形成的阻挡层。
然后，通过使用臭氧水在表面形成约2nm的极薄的氧化膜。然后，为了控制TFT的阈值电压，进行少量杂质元素(硼或磷)的掺杂。在本实施例中，无需质量分离通过乙硼烷(B2H6)的等离子体激发的离子掺杂被用于在掺杂条件下用硼对非晶硅膜掺杂，该掺杂条件为加速电压为15kV，在其中用氢将乙硼烷稀释到1％的气体的流速为30sccm，剂量为2×1012原子/cm2。
然后，在去除半导体膜表面的极薄氧化膜并使用臭氧水在半导体膜的表面处形成另一薄氧化膜后，借助于第一光掩膜在半导体膜上形成包括抗蚀剂的掩膜，并蚀刻该半导体膜以形成具有所希望形状的分离的岛状半导体膜。在这个阶段，控制半导体膜的厚度为25至8nm(优选为30至70nm)。
然后，在通过使用包括氢氟酸的蚀刻剂去除氧化膜的同时清洗半导体膜的表面后，形成包含硅作为其主要成分的绝缘膜以用作栅绝缘膜812。通过等离子体CVD形成厚度为115nm的氮氧化硅膜(成分比：Si＝32％；O＝59％，N＝7％，且H＝2％)。
然后，具有20至100nm的膜厚的第一导电膜和具有100至400nm的膜厚的第二导电膜的叠层形成在栅绝缘膜812上。在本实施例中，膜厚为50nm的氮化钽膜和膜厚为370nm的钨膜形成在栅绝缘膜上。作为用于形成第一导电膜和第二导电膜的导电材料，使用选自由Ta、W、Ti、Mo、Al和Cu构成的组的一种元素，或者合金材料，或者包含这些元素之一作为其主要成分的化合物材料。
然后，使用第二光掩膜形成抗蚀剂掩膜，通过使用干法蚀刻或湿法蚀刻来蚀刻第一导电膜和第二导电膜以得到导电层814a，814b，815a和815b。在本实施例中，使用ICP蚀刻以便通过适当的控制蚀刻条件(例如施加给线圈电极的电功率、施加给衬底的一侧上的电极的电功率，和在衬底的一侧上的电极的温度)将导电膜蚀刻一次或者多次成为所希望的锥形状。作为用于蚀刻的气体，可以适当地使用以Cl2、BCl3、SiCl4和CCl4为代表的氯化气体和以CF4、SF6和NF3为代表的氟化气体以及O2。控制导电层814的锥形部分的角度为15至45°，并控制导电层814b的锥形部分的角度为60至89°。
注意，在导电层815a和815b用作端电极的同时，导电层814a和814b也用作TFT的栅电极。
然后，在去除抗蚀剂掩模后，借助于第三光掩膜重新形成另一抗蚀剂掩膜，为了形成n沟道的TFT(这里未示出)进行第一掺杂步骤，其对半导体掺杂更低浓度的具有n型导电性的杂质元素(通常为，磷或砷)。抗蚀剂掩模覆盖用于P沟道TFT的区域和导电层附近。根据这个第一掺杂步骤，通过栅绝缘膜812掺杂杂质元素以形成更低浓度的杂质区。虽然可以通过使用多个TFT驱动一个发光元件，但是在仅通过p沟道TFT驱动发光元件的情况下，所述的掺杂步骤并不是特别必要的。
然后，在去除抗蚀剂掩膜后，借助于第四光掩模重新形成另一抗蚀剂掩膜，并进行用更高浓度的具有p型导电性的杂质元素(典型的，硼)对半导体掺杂的第二掺杂步骤。根据这个第二掺杂步骤，通过栅绝缘膜812掺杂杂质元素以形成更高浓度的杂质区817和818。
然后，借助于第五光掩膜重新形成抗蚀剂掩膜，为了形成n沟道的TFT(在此未示出)，进行用更高浓度的具有n型导电性的杂质元素(通常为，磷或砷)对半导体掺杂的第三掺杂步骤。在第三掺杂步骤中的离子掺杂条件具有1×1013至5×1015原子/cm2的剂量和60至100kV的加速电压。抗蚀剂掩模覆盖用于P沟道TFT的区域和导电层附近。根据第三掺杂步骤，通过栅绝缘膜812掺杂杂质元素以形成更高浓度的n型杂质区。
然后，在去除抗蚀剂掩膜并形成含有氢的绝缘膜813后，对半导体膜掺杂的杂质元素被激活和氢化。对于含氢的绝缘膜813，使用通过等离子体CVD得到的氧氮化硅(SiNO膜)。另外，在使用用于促进结晶的金属元素通常为镍来结晶半导体膜的情况下，在激活的同时也能进行用于减少沟道形成区中的镍的吸除。含有氢的绝缘膜813是层间绝缘膜的第一层，并包括氧化硅。
然后，形成高耐热性的平坦化膜816以用作层间绝缘膜的第二层。对于高耐热性的平坦化膜816，使用具有包括硅(Si)和氧(O)键的构架结构的绝缘膜，其可以通过涂敷得到。在本实施例中，使用了装配有用于旋转整个涂覆架(coating sup)的机械装置和能够控制在涂覆架中的气体压力的机械装置的旋转涂覆系统，在该系统中将衬底水平放置在涂覆架中，通过在从喷嘴滴下使用液体材料的涂覆材料液的同时逐渐地旋转(旋转速度：0至1000rpm)，通过离心力使涂覆材料均匀地展开，在该液体材料中将硅氧烷聚合物溶解在溶液(丙二醇单甲醚(分子式：CH3OCH2CH(OH)CH3))中。然后，通过使用在涂覆系统中提供的边缘去除器(edgeremover)进行去除边缘的处理。然后，通过在110℃下焙烧170秒而进行预焙烧。然后，在衬底从旋转涂覆系统中取出并冷却后，进一步在270℃下进行1小时的焙烧。这样，形成了高耐热性的平坦化膜816且具有0.8μm的膜厚。
取决于硅氧烷的结构，其有可能分成例如石英玻璃、烷基硅氧烷聚合物、烷基silses quioxane聚合物、氢化silses quioxane聚合物或氢化烷基silses quioxane聚合物。作为硅氧烷聚合物的例子，有由Toray公司制造的涂覆绝缘膜材料(SB-K1和PSB-K31)和由Catalysts & Chemicals公司制造的涂覆绝缘膜材料(PSB-K31)。
然后，为了对高耐热性平坦化膜816进行脱水，在250至410℃下进行1小时的加热。也可以为了激活对半导体膜掺杂的杂质元素和氢化而进行热处理。另外，在高耐热性的平坦化膜816上，可以形成能通过等离子CVD得到的氧氮化硅膜(SiNO膜：膜厚为100至200nm)以作为层间绝缘膜的第三层。当形成第三层间绝缘膜时，优选利用布线822或后面形成的第一电极选择性地去除第三层间绝缘膜。
然后，通过使用第六掩膜，在层间绝缘膜816中形成接触孔的同时，去除层间绝缘膜816的外围部分。在绝缘膜813的蚀刻率远低于层间绝缘膜816的蚀刻率的条件下，进行层间绝缘膜816的蚀刻(湿法蚀刻或干法蚀刻)。虽然用于蚀刻的气体并没有限制，但是在此使用CF4、O2、He和Ar是合适的。
然后，借助于CHF3和Ar作为蚀刻气体，利用第六掩膜进行另一蚀刻以选择性地去除栅绝缘膜812的暴露部分和绝缘膜813。为了蚀刻栅绝缘膜812和绝缘膜813而不在半导体膜上残留剩余物，蚀刻时间优选提高约10至20％的比率。
然后，在去除第六掩膜和形成导电膜(Ti\Al\Ti或Mo\Al\Mo)后，借助于第七掩模进行蚀刻以形成布线822。
然后，借助于第八掩模形成第一电极823R和823G，即有机发光元件的阳极(或阴极)。第一电极823R和823G由一层膜或叠层膜形成，该叠层膜主要包括Ti、TiN、TiSixNy、Ni、W、WSix、WNx、WSixNy、NbN、Cr、Pt、Zn、Sn、In或Mo的物质，或包含上述物质的合金或化合物，并具有100至800nm的总膜厚。
在从作为显示面的衬底810的侧面抽取发光的情况下，使用ITSO(包括氧化硅的氧化铟锡，其能通过使用包含2至10wt％的氧化硅的ITO靶的溅射而形成)作为用于第一电极的材料。由于不是通过加热而结晶的，所以ITSO具有优良的平坦度。因此，ITO适合于作为第一电极的材料，因为它对于利用由聚乙烯醇形成的多孔材料摩擦来清洗(也称作BELLCLEAN清洗)或者抛光而去除粗糙不是特别必要的。除了ITSO之外，可以使用透明导电膜，如透光性导电氧化膜，其中包括氧化硅的氧化铟与2至20％的氧化锌(ZnO)混合，和可以使用包括含Ga的ZnO的透明导电膜(也称作GZO)。
然后，借助于第九掩膜形成覆盖第一电极823R和823G的边缘部分的绝缘体829(称作堤、隔离物或阻挡物)。对于绝缘体829，使用能通过涂敷得到的有机树脂膜或SOG膜(例如，包括烷基团的SiOx膜)，膜厚在0.8至1μm的范围内。
然后，通过使用蒸发或涂敷形成每层包括有机化合物的层824H、824R、824G和824E。为了改善可靠性，优选在形成包括有机化合物的层824H之前通过真空加热进行除气。例如，在有机化合物材料的蒸发之前，为了去除包含在衬底中的气体，优选在减压的气氛或惰性气体气氛中在200至400℃的温度下进行热处理。
在本实施例中，由于使用高耐热性的SiOx膜来形成层间绝缘膜，因此在高温下承受热处理是可能的。
在通过旋转涂敷形成包括有机化合物的层的情况下，优选在旋转涂敷后通过真空加热进行烘焙。例如，对于用作空穴注入层的层824H，将聚(亚乙二氧基噻吩)/聚(stylene磺酸)(PEDOT/PSS)溶液涂敷在整个区域上并进行烘焙。
可选择地，可以通过蒸发形成整个空穴注入层。例如，将诸如氧化钼(MoOx：x＝2至3)的氧化物，与α-NPD和红荧烯的其中一个共蒸发以形成空穴注入层以便能改善空穴注入性能。
然后，为了形成每层包含有机化合物的层824R，824G和824E，通过在抽真空成5×10-3托(0.665Pa)或更小，优选为10-4至10-6托的沉积室内的蒸发而进行沉积。在沉积中，有机化合物预先通过电阻加热而蒸发，在蒸发期间打开挡板以在朝向衬底的方向上分散有机化合物。蒸发的有机化合物朝上分散，经过在金属掩模中提供的开口，然后沉积在衬底上。
为了全范围的颜色，进行每个发光颜色(R，G和B)的掩模的排列。注意，通过能够发出白色光的电致发光层和至少一个滤色器、颜色转换层等等也是可以全色显示。
例如，对于用作发光层的层824R，将掺杂有DCM的Alq3沉积成40nm的厚度，对于用作发光层的层824G，将掺杂有DMQD的Alq3沉积成40nm的厚度。并且，对于用于蓝色的发光层(未示出)，将掺杂有CBP(4，4’-二(N-咔唑基)-联二苯)的PPD(4，4’-二(N-(9-菲基)-N-苯氨基)联二苯)沉积成30nm的厚度，将SAlq(二(2-甲基-8-喹啉醇化物)(三苯基硅醇化物)铝)(bis(2-methyl-8-quinolinolato)(triphenylsilanolato)aluminum))沉积为10nm的厚度以用作阻挡层。
然后，对于用作电子传输层的层824E，将Alq3沉积成40nm的厚度。
然后，形成第二电极825，即有机发光元件的阴极(或阳极)。对于第二电极825的材料，可以使用合金，如MgAg、MgIn、AlLi、CaF2或GaN，或通过属于周期表的1或2族的元素和铝共蒸发而形成的材料混合物。当制造具有透光性的第二电极825时，可以形成透明导电膜。
在形成第二电极825之前，可以形成包括CaF2、MgF2或BaF2的光透射层(1至5nm的膜厚)作为阴极缓冲层。
另外，可以形成用于保护第二电极825的保护膜(包含氮化硅或碳为其主要成分的薄膜)。
然后，用密封材料828粘合密封衬底833以封装发光元件。粘合密封衬底833以便使高耐热的平坦化膜816的边缘部分(锥形部分)覆盖有密封材料828。被密封材料828围绕的区域填充有透明填充材料827。填充材料827并没有限制，只要是透光性材料都可用作填充材料827。通常，可以使用紫外固化或热硬化性的环氧树脂。另外，干燥剂可以包括在填充材料827中。在这里使用高耐热性的UV环氧树脂(由ECTRO-LITE公司制造的2500 Clear，其具有1.50的折射系数、500cps的粘度、90的肖氏硬度值(Shore D)，3000psi的抗张强度，150℃的Tg点，1×1015O·cm的体电阻率，和450V/mil的耐电压)。通过在一对衬底之间填充了填充材料827，可以改善总透射比。
在惰性气体氛围中或在减小压力下通过小滴排出方法在密封衬底833上形成密封材料828的图案后，可以借助于喷墨系统或分配器系统滴下密封材料827，可以在减小的压力下粘结一对衬底以便防止气泡进入。在粘结的同时，密封材料828可以在减小的压力下通过进行紫外线辐照、热处理、或外加紫外线辐照的热处理而硬化。
可选择的，用干燥的惰性气体填充被密封材料828围绕的区域。在利用气体填充该区域的情况下，优选去除密封衬底833的一部分以形成凹陷部分，并且将干燥剂形成在凹陷部分中。
最后，通过已知方法利用各向异性导电膜831将FPC832附着到端电极815a和815b。端电极815a和815b与栅布线(图8A)同时形成。当第一电极823R和823G形成时，可以在端电极815a和815b上形成透明导电膜。
另外，图8B示出了顶视图。如图8B中所示，高耐热性平坦化膜的边缘部分834覆盖着密封材料828。注意到沿链状双短划线A-B切开的截面图8B与图8A对应。
在这样制造的有源矩阵发光器件中，使用高耐热性平坦化膜816，特别是具有包括硅(Si)和氧(O)键的构架结构的材料作为用于TFT的层间绝缘膜，且氧化硅也包括在第一电极中。通过使用包含氧化硅的相对稳定的材料作为有源矩阵发光器件的组成材料，改善了发光器件的可靠性。
当使用透明材料以形成第一电极和使用金属材料以形成第二电极时，得到了经过衬底810发出光的结构，即底部发射型。当使用金属材料以形成第一电极和使用透明材料以形成第二电极时，得到了经过密封衬底833发出光的结构，即顶部发射型。当使用透明材料形成第一和第二电极时，得到了经过衬底810和密封衬底833二者发光的结构。本发明可以适当地采用上述结构的任何一个。
在根据本发明的显示器件中，用于图像显示的驱动方法没有具体的限制。例如，可以采用点顺序(dot-sequential)驱动方法、线顺序驱动方法或帧顺序驱动方法。通常，采用线顺序驱动方法，其中可以适当采用时分灰度级驱动方法或区域灰度级驱动方法。输入到显示器的源线的图像信号可以是模拟信号或数字信号。另外，根据图像信号可以适当设计显示器的驱动电路。
至于使用数字视频信号的显示器，有将具有恒定电压(CV)的视频信号输入到像素的显示器和将具有恒定电流(CC)的视频信号输入到像素的显示器。该使用具有恒定电压(CV)的视频信号的显示器件包括其中恒定电压施加到光发射元件(CVCV)的显示器件和其中恒定电流施加到光发射元件(CVCC)的显示器件。另外，使用具有恒定电流(CC)的视频信号的显示器件包括其中恒定电压施加到光发射元件(CCCV)的显示器件和其中恒定电流施加到光发射元件(CCCC)的显示器件。
在根据本发明的发光器件中，可以提供用于防止静电击穿的保护电路(例如，保护电路)。
可以不考虑TFT的结构而应用本发明。例如，可以使用顶栅TFT、底栅(倒置交错排列的)TFT，和交错排列的TFT。另外，TFT并不局限于具有单栅极结构的TFT。可以使用具有多个沟道形成区的多栅极TFT，例如双栅TFT。
为了提升对比度，可以提供起偏振片或圆形起偏振片。例如，对显示面的一个或两个提供起偏振片或圆形起偏振片。
本实施例示出了根据实施方式2中的工艺形成半导体膜的例子。然而，本发明不具体局限于此，可以使用实施方式1至7的任何一个所描述的方法。
【实施例2】
在本实施例中，将参考图9C描述底部发射型发光器件的例子。
首先，在透光性衬底(玻璃衬底：大约1.55的折射系数)上形成连接到发光元件的TFT。由于发光器件是底部发射型，因此将高透光性材料用于层间绝缘膜、栅绝缘膜和基绝缘膜。对于第一层间绝缘膜，这里使用通过等离子体CVD形成的SiNO膜。另外，通过涂敷形成的SiOx膜用作第二层间绝缘膜。
然后，形成电连接到TFT的第一电极1323。对于第一电极1323，使用包括SiOx的透明导电膜ITSO(100nm的膜厚)。ITSO膜通过溅射形成，其中使用混合有1至10％的氧化硅(SiO2)的氧化铟锡靶，Ar气体流速、O2气体流速、压力、电源功率分别控制在120sccm、5sccm、0.25Pa、3.2kW。然后，在形成ITSO膜后，在200℃的温度下进行1小时的热处理。
然后，形成隔离物1329以覆盖第一电极1323的周围边缘部分。对于隔离物1329，可以使用无机材料(例如氧化硅，氮化硅或氮氧化硅)、感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、聚酰亚胺氨化物(polyimideamide)或苯并环丁烯)、通过涂敷得到的SOG膜(例如，包括烷基团的SiOx膜)，或它们的叠层。
在本实施例中，通过湿法蚀刻进行对隔离物1329的构图以便仅使上部具有具有曲率半径的曲面。例如，优选把正性感光丙烯酸用于隔离物1329以在上部具有带有曲率半径的曲面。对于隔离物1329，可以使用通过光辐照在蚀刻剂中变得不可溶的负性感光材料和通过光辐照在蚀刻剂中变得可溶的正性感光材料中的任何一种。
然后，通过蒸发或涂敷形成包括有机化合物的层1324。在本实施例中，形成用于发绿光的光发射元件。通过蒸发，形成CuPc(20nm)和NPD(40nm)，进一步依次分别层叠掺杂有DMQd的Alq3(37.5nm)，Alq3(37.5nm)和CaF2(1nm)。
然后，使用由合金如MgAg，MgIn，AlLi，GaF2或GaN形成的膜，或者由属于周期表的1或2族的元素和铝共同蒸发而形成的膜来形成第二电极1325。在本实施例中，将Al沉积为200nm的膜厚。另外，如果必要，在其上形成保护膜。
然后，借助于密封材料(未示出)粘结密封衬底1333。在密封衬底1333和第二电极1325之间的间隔1327中填充惰性气体或包括透明树脂的填充材料。
根据上述的步骤，完成了底部发射型的发光器件。在本实施例中，每层(层间绝缘膜，基绝缘膜，栅绝缘膜，和第一电极)的折射系数和膜厚被确定在可调节的范围内以便抑制在层间的界面处的光反射，从而改善光萃取效率。
本实施例能任意地与实施方式1至7和实施例1的任意一个结合。
【实施例3】
在本实施例中，将参考图9A描述顶部发射型的发光器件。
首先，在具有绝缘表面的衬底上形成连接到发光元件的TFT。由于把发光器件分类为顶部发射类型，因此对于层间绝缘膜、栅绝缘膜或基绝缘膜没有必要使用高透光性材料。在本实施例中，作为高稳定膜，由等离子CVD形成的SiNO膜用作第一层间绝缘膜。另外，作为高稳定的膜，通过涂敷形成的SiOx膜用作第二层间绝缘膜。
并且，提供第三层间绝缘膜1211。同样对于第三层间绝缘膜1211，使用了通过涂敷形成的SiOx膜。
然后，在通过选择性地蚀刻第三层间绝缘膜1211形成到达TFT的电极的接触孔后，连续形成反射金属膜(Al-Si膜(30nm的膜厚))，包括具有更大的功函数的材料的膜(TiN膜(10nm膜厚))，和透明导电膜(ITSO膜(10nm至100nm的膜厚))。然后，进行构图以形成反射电极1212和电连接到TFT的第一电极1213。
然后，形成隔离物1219以覆盖第一电极1213的边缘部分。对于隔离物1219，可以使用无机材料(例如氧化硅，氮化硅或氮氧化硅)，感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、聚酰亚胺氨化物(polyimideamide)或苯并环丁烯)，或通过涂敷得到的SOG膜，或者它们的叠层。
然后，通过使用蒸发或者涂敷形成包括有机化合物的层1214。
然后，使用透明导电膜作为用于顶部发射型的发光器件的第二电极1215。
然后，通过蒸发或溅射形成透明保护层1216。透明保护层1216保护第二电极1215。
然后，通过密封材料粘结密封衬底1203以封装发光元件。将被密封材料围绕的区域填充透明填充材料1217。填充材料1217并不受限制，只要透光性材料用作填充材料1217即可。通常，可以使用紫外线硬化或热硬化的环氧树脂。通过在一对衬底之间填充了填充材料1217，能改善总的透射比。
根据上述的步骤，完成了顶部发射型的发光器件。在本实施例中，SiOx包括在每层中(层间绝缘层，基绝缘层，栅绝缘层和第一电极)以改善可靠性。
本实施例能任意地与实施方式1至7和实施例1的任意一个结合。
【实施例4】
在本实施例中，将参考附图9B描述与实施例3不同的顶部发射型的发光器件。
首先，在具有绝缘表面的衬底上形成连接到发光元件的TFT。由于把发光器件分类为顶部发射型，因此对于层间绝缘膜、栅绝缘膜或基绝缘膜没有必要使用高透光性材料。在本实施例中，作为高稳定膜，由等离子CVD形成的SiNO膜用作第一层间绝缘膜。另外，作为高稳定的膜，通过涂敷形成的SiOx膜用作第二层间绝缘膜。通过选择性地蚀刻层间绝缘膜和栅绝缘膜，形成到达TFT的有源层的接触孔。然后，在形成导电膜(TiN/Al-Si/TiN)之后，借助于掩模进行蚀刻(利用BCl3和Cl2的混合气体的干法蚀刻)以形成TFT的源电极和漏电极。
然后，形成电连接到TFT的漏电极(或源电极)的第一电极1223。对于第一电极1223，使用一层膜或主要包括具有更大功函数的物质的层叠膜，例如TiN、TiSixNy、Ni、W、WSix、WNx、WSixNy、NbN、Cr、Pt、Zn、Sn、In和Mo，合金或包含上述物质的化合物，具有100至800nm的总膜厚。
然后，形成隔离物1229以覆盖第一电极1223的周围边缘部分。对于隔离物1229，使用有机树脂膜或能通过涂敷得到的SOG膜(例如，包括烷基团的SiOx膜)。隔离物1229通过干法蚀刻被制成了所希望的形状。
然后，通过使用蒸发或涂敷形成包括有机化合物的层1224。
然后，使用透明导电膜(例如，ITO膜)作为用于顶部发射型的发光器件的第二电极1225。
然后，通过蒸发或溅射形成透明保护层1226。透明保护层1226保护第二电极1225。
然后，借助于密封材料粘结密封衬底1233以封装发光元件。被密封材料围绕的区域填充有透明填充材料1227。填充材料1227并不受限制，只要将透光性材料用作填充材料1227即可。通常，可以使用紫外线硬化或热硬化的环氧树脂。通过在一对衬底之间填充了填充材料1227，可以改善总的透射比。
根据上述的步骤，完成了顶部发射型的发光器件。
本实施例能任意地与实施方式1至7和实施例1的任意一个结合。
【实施例5】
在本实施例中，将参考附图9D描述光能从两个衬底发出的发光器件的例子。
首先，在透光性衬底(玻璃衬底：大约1.55的折射系数)上形成连接到发光元件的TFT。由于通过透光性衬底透射光而实现显示，因此使用高透光性材料用于层间绝缘膜、栅绝缘膜和基绝缘膜。对于第一层间绝缘膜，这里使用通过等离子体CVD形成的SiNO膜。另外，使用通过涂敷形成的SiOx膜作为第二层间绝缘膜。
然后，形成电连接到TFT的第一电极1423。对于第一电极1423，使用包括SiOx的透明导电膜ITSO(100nm的膜厚)。
然后，形成隔离物1429以覆盖第一电极1423的周围边缘部分。对于隔离物1429，可以使用无机材料(例如氧化硅，氮化硅或氮氧化硅)，感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂、聚酰亚胺氨化物(polyimideamide)或苯并环丁烯)，或通过涂敷得到的SOG膜(例如，包括烷基团的SiOx膜)，或者它们的叠层。
在本实施例中，通过湿法蚀刻进行对隔离物1429的构图以使得仅仅上部具有带有曲率半径的曲面。
然后，通过蒸发或涂敷形成包括有机化合物的层1424。
然后，由于发光也从密封衬底侧抽出，因此使用透明导电膜用作第二电极1425。
然后，通过蒸发或溅射形成透明保护层1426。透明保护层1426保护第二电极1425。
然后，借助于密封材料粘结密封衬底1443以封装发光元件。密封衬底1443也是透光性衬底(玻璃衬底：约1.55的折射系数)。被密封材料围绕的区域填充有透明填充材料1427。填充材料1427并不受限制，只要透光性材料用作填充材料1427即可。通常，可以使用紫外线硬化或热硬化的环氧树脂。通过在一对衬底之间填充了填充材料，能改善总的透射比。
在图9D中示出的发光器件中，通过设置两个起偏振片使得起偏振片的其中一个偏振光的方向与另一个起偏振片偏振光的方向垂直，这能防止显示图像在从光发射器件的一侧难于识别，这是由于穿过光发射器件可以看见在光发射器件之外的背景，其与所显示的图像交叠。
本实施例能任意地与实施方式1至7的和实施例1的任意一个结合。
【实施例6】
在实施例1至5的每一个中，都参考附图说明了像素部分和端子部分。在本实施例中，图10示出了在相同衬底上形成像素部分、驱动电路和端子部分的例子。
在衬底1610上形成基绝缘膜后，形成半导体膜。然后，在形成栅绝缘膜以覆盖半导体膜后，形成栅电极和端电极。然后，为了形成n沟道的TFT 1636，利用对于半导体引入n型导电型的杂质元素(典型的，磷或砷)掺杂半导体层以形成源区和漏区，如果必要也形成LDD区。另外，为了形成P沟道的TFT 1637，利用为半导体引入p型导电型的杂质元素(典型的，硼)掺杂半导体膜以形成源区和漏区，如果必要也形成LDD区。
然后，形成用作层间绝缘膜的高耐热性平坦化膜1616。对于高耐热性平坦化膜1616，使用能通过涂敷得到的包括硅(Si)和氧(O)键的构架结构的绝缘膜。
然后，借助于掩模，在SiNO膜和层间绝缘膜1616中形成接触孔的同时，去除层间绝缘膜1616的外围部分。可以通过一次蚀刻得到锥形，或者可以通过多于一次的蚀刻得到锥形。
然后，利用高耐热性平坦化膜1616作为掩模进行蚀刻以选择性地去除包括氢的SiNO膜或栅绝缘膜的暴露部分。
然后，形成导电膜，借助于掩模进行蚀刻以形成漏布线和源布线。
然后，形成包括透明导电膜的第一电极1623，即，有机发光元件的阳极(或阴极)。与此同时，在端电极上形成透明导电膜。
在随后的步骤中，与实施例1一样，形成绝缘体1629，包括有机化合物的层1624，由导电膜形成的第二电极1625和透明保护膜1626，借助于密封材料1628粘结密封衬底1633以封装发光元件。被密封材料1628围绕的区域填充有透明填充材料1627。最后，通过已知方法利用各向异性导电膜1631把FPC 1632附着到端电极上。优选使用透明导电膜作为端电极，在形成栅布线的同时，在端电极上形成透明导电膜。
根据上述的步骤，在同样的衬底上形成像素部分，驱动电路和端子部分。如本实施例中所示，由于n沟道TFT和p沟道的TFT能形成在相同的衬底上，因此驱动电路和保护电路能形成在衬底上以使得在其上形成有像素部分的衬底上安装的IC芯片不是很多。
另外，根据本发明光发射器件并不局限于n沟道TFT和p沟道TFT形成在同一衬底上的结构。像素部分和驱动电路可以仅仅由n沟道TFT或仅由p沟道的TFT形成以减少步骤。
【实施例7】
在本实施例中，将参考图11描述制造有源矩阵液晶显示器件的例子。
首先，根据实施方式1至7的任意一个，在衬底1100上形成包括半导体膜作为有源层等的TFT以形成像素部分。像素部分包括以矩阵方式设置的像素电极1101，连接到像素电极1101的开关元件，和顶栅TFT 1105，以及电容器。电容器具有作为夹在连接到像素电极1101的电极和半导体膜之间的电介质的绝缘膜。本发明可以使得由于发射光的强度的变化而引起显示器的非均匀化非常小。另外，由于本发明可以得到平坦化的半导体膜，因此能得到具有均匀膜厚的绝缘膜以便控制电容的变化。
在本实施例中，为了实现低的关断电流，示出了利用具有多个沟道形成区的双栅结构的例子。
然后，在形成像素部分后，进行取向膜的形成、研磨处理、球形间隔物的分布或柱状间隔物的形成、滤色器的形成等等。
然后，在惰性气体气氛中或者在减小压力下利用小滴排出方法在相对衬底上进行密封材料的图案形成。这里密封材料1107借助于分配器系统和喷墨系统形成在预定位置上(围绕像素部分的封闭图案)。对于密封材料1107，使用了包括填充料(直径为6至24μm)且具有40至400Pa·s粘度的半透明粘结剂。优选选择在液晶中不溶解的密封材料，利用密封材料在后面将与液晶接触。对于密封材料1107，可以使用光硬化的丙烯酸树脂或热硬化的丙烯酸树脂。另外，在这种情况下由于密封图案很简单，可以通过印刷而形成密封材料。然后，将密封材料1107初步硬化。
然后，借助于喷墨系统或分配器系统(图11)将液晶滴在被密封材料1107围绕的区域中。对于液晶，可以使用具有能够被喷墨系统或分配器系统放出的粘性的已知液晶材料。由于液晶材料的粘性能通过调节液晶材料的温度而控制，因此液晶材料适于小滴排出方法。通过使用小滴排除方法，能在被密封材料1107包围的区域内仅保持必要量的液晶。
在滴下液晶后，在减小的压力下粘结一对衬底以防止气泡进入。在粘结的同时，在减小的压力下通过紫外线辐照或热处理硬化密封材料1107。除了紫外线辐照外还可以进行热处理。
然后，在将粘结的衬底适当地分成面板尺寸后，将FPC，IC和光学膜适当地附着以制造液晶模块。
然后，通过提供背光阀1104和用于所得的液晶模块和覆盖有盖1106的镜子，完成了在图11中部分示出其截面图的有源矩阵液晶显示器件(透射型)。可选择的，在显示区外面设置背光的同时可以使用光波导。盖1106和液晶显示模块借助于粘结材料或有机树脂固定在一起。另外，有源矩阵液晶显示器件被分类成透射型，起偏振片1103与有源矩阵衬底和相对的衬底都附着在一起。并且，提供另一光学膜(例如，抗反射膜或偏振膜)和保护膜(未示出)。
在图11中，参考数字1100、1101、1102、1107、1120、1125、1121、1122和1123、1124和1119分别表示衬底、像素电极、柱形间隔物、密封材料、包括有色层和对于每个像素设置的光屏蔽层的滤色器(CF)、平坦化膜、反电极、取向膜、液晶层和保护膜。
根据本发明的液晶显示器件并不局限于在同一衬底上制造的有n沟道TFT和p沟道TFT的结构。像素部分和驱动电路可以仅仅由n沟道TFT或仅仅由p沟道的TFT形成以减少制造步骤的数量。
本发明可以与实施方式1至7的任意一个结合。
【实施例8】
在本实施例中，将参考图12A至12F说明的等效电路图来描述EL显示面板的像素结构。
在图12A中示出的像素中，信号线1410和电源线1411至1413设置在列方向上，扫描线1414设置在行方向上。像素还包括开关TFT 1401，驱动TFT1403，电流控制TFT 1404，电容器1402和发光元件1405。
在图12C中示出的像素，具有基本上与图12A中示出的像素相同的结构，不同之处仅在TFT 1403的栅电极连接到设置在行方向上的电源线1413上。也就是说，图12A和12C的每一个都说明了相同的等效电路图。然而，将电源线1412设置在行方向上(图12A)的情况与电源线1412设置在列方向上(图12C)的情况相比，每个电源线都是通过使用不同层的导电层而形成。在本实施例中，给出了连接到驱动TFT 1403的栅电极的布线，分别说明了图12A和12C以表示用于形成这些布线的层是彼此不同的。
在图12A和12C中示出的每个像素的特征在于，TFT 1403和1404在像素中串联连接，并且设置TFT 1403的沟道长度L3和沟道宽度W3和TFT 1404的沟道长度L4和沟道宽度W4以满足L3/W3∶L4/W4＝5-6000∶1。在满足6000∶1的情况的例子下，L3为500μm，W3是3μm，L4是3μm，以及W4为100μm。
注意到TFT 1403工作在饱和区并用于控制在发光元件1405中流动的电流值，而TFT 1404工作在线性区并用于控制供给发光元件1405的电流。优选两个TFT按照制造步骤都具有相同的传导率。TFT 1403可以是耗尽型的TFT，也可以是增强型的TFT。根据本发明，其具有上述结构，TFT 1404工作在线性区。因此，TFT 1404的Vgs的微小波动对于供给发光元件1405的电流值没有影响。也就是说，供应给发光元件1405的电流值由TFT 1403确定，其工作在饱和区域。本发明，其具有上述的结构，能够提供一种显示器件，其中改善了由于TFT的特性变化而引起的发光元件的亮度不均匀性，从而提高了图像质量。
在图12A至12D示出的每个像素中，TFT 1401控制视频信号到像素的输入。当TFT 1401导通以向像素输入视频信号时，视频信号被保存在电容器1402中。虽然图12A和12C的每一个示出了提供有电容器1402的结构，但本发明并不局限于此。当栅电容器等能替代用于保存视频信号的电容器时，显然提供电容器1402是不必要的。
发光元件1405具有电致发光层插在两个电极之间的结构，在像素电极和相对电极(在阳极和阴极之间)之间提供有电势差以在正向偏偏置方向施加电压。电致发光层包括多种材料中的任何一种，例如有机材料和无机材料，并且在电致发光层中的发光包括从单重激发态返回至基态的光发射(荧光)和从三重激发态返回至基态的光发射(磷光)。
在图12B中示出的像素，其基本上具有与图12A相同的像素结构，区别仅在于另外提供了TFT 1406和扫描线1415。相似的，在图12D中示出的像素，其具有与图12C中相同的像素结构，区别仅在于另外提供了TFT 1406和扫描线1416。
TFT 1406的开关(开/关)通过另外提供的扫描线1415控制。当TFT 1406导通时，释放保留在电容器1402中的电荷以关闭TFT 1404。也就说，TFT 1406的设置强制使得发光元件1405达到没有电流流向其的状态。因此，在图12B和12D示出的结构中，发射周期能与写入周期同时开始或在写入周期之后立即开始，而不需要等待完成写入信号到所有像素，因此改善了占空率。
在图12E中示出的像素中，信号线1450和电源线1411和1452设置在列方向，扫描线1453设置在行方向。像素也包括开关TFT 1441，驱动TFT 1443，和电容器1442和发光元件1444。图12F中所示的像素，其与图12E基本具有相同的像素结构，区别仅仅在于另外提供了TFT 1445和扫描线1454。同样在图12F中示出的结构中，TFT 1445的设置使得改善占空率成为可能。
本实施例可以任意地与实施方式1至7的任何一个结合。
【实施例9】
根据本发明的显示器件和电子器件的例子，能给出摄影机、数码相机、护目镜式显示器(头戴式显示器)、导航系统、声音再现装置(如车内音频系统或音频设备)，和膝上型个人电脑、游戏机、个人数字助理(例如移动电脑、蜂窝电话、便携式游戏机或电子书)，和装配有记录媒介的图像再现系统(特别的，装配有显示器的器件，其能记录媒介如数字通用盘(DVD)并显示图像)。图13A和13E示出了电子器件的具体例子。
图13A是具有22至50英寸大屏幕的大尺寸显示器件，其中包括框架体2001，支撑座2002，显示部分2003，和视频输入端子2005。显示器件包括用于显示信息的所有器件，如用于电脑和接收电视广播的信息。本发明即使采用22至50英寸的大屏幕仍能完成具有减小了的显示非均匀性并具有更高产量的大尺寸显示器件。
图13B是膝上型个人电脑，其包括主体2201，框架体2202，显示部分2203，键盘2204和外部连接部分2205，和指示鼠标2206。本发明使得完成具有减小了显示非均匀性并具有更高产量的膝上型个人电脑成为可能。
图13C是装配有记录媒介(特别的，DVD再现器件)的便携式图像再现器件，其包括主体2401，框架体2402，显示部分A 2403，显示部分B 2404，记录媒介(如DVD)读取部分2405，工作键2406，扬声器部分2407。显示部分A 2403主要用于显示图像信息，而显示部分B 2404主要用于显示字符信息。装配有记录媒介的图像再现装置还包括家庭游戏机。本发明使得完成具有减小了的显示非均匀性而产量更高的图像再现器件成为可能。
图13D是个人数字助理的透视图，图13E是说明个人数字助理折叠以用作蜂窝电话的情形。在图13D的情况下，在使用键盘的情况下，用户用他/她的右手手指操作工作键2706a而用他/她的左手手指操作工作键2706b。本发明使得完成具有减小了的显示非均匀性而产量更高的个人数字助理成为可能。
如图13E中所示，在被折叠的情况下，当用一只手握住主体和框架体2707时，使用声音输入部分2704、声音输出部分1705，和工作键2706，天线2708等等。
图13D和13E中示出的个人数字助理主要具有用于横向显示图像和字符的高清晰度显示部分2703a和用于垂直显示的显示部分2703b。
如上所述，通过实施本发明能完成不同的电子器件，即，使用实施方式1至7和实施例1至8的任何一种方法或结构。
本发明能减小缺陷像素如点缺陷以提高产量。
另外，在发光器件具有包括有机化合物作为其发光层(具有EL元件的发光器件)的情况下，本发明能够抑制TFT的关断电流的变化并能减小显示缺陷如亮度的变化。并且，在透射型液晶显示器件的情况下，能减小由于透射光的强度变化引起的显示缺陷。
虽然参考附图以示例的方式详细地描述了本发明，但是可以理解多种变化和修改对于本领域的技术人员是显然的。因此，除非这些变化和修改超出了下文中所限定的本发明的范围，否则可以解释他们是可以包括在其中的。

Claims (13)

1.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成第一半导体膜；
利用激光辐照第一半导体膜；
在第一半导体膜的表面上形成氧化膜；
通过构图第一半导体膜形成第二半导体膜；
通过使用包含臭氧的溶液氧化第二半导体膜的表面；和
加热第二半导体膜用于形成第三半导体膜。
2.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成第一半导体膜；
利用激光辐照第一半导体膜；
在第一半导体膜的表面上形成氧化膜；
通过构图第一半导体膜形成半导体膜；
加热第一半导体膜以形成第二半导体膜；和
通过使用包含臭氧的溶液氧化第二半导体膜的表面。
3.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成第一半导体膜；
利用激光辐照第一半导体膜；
在第一半导体膜的表面上形成氧化膜；
通过构图第一半导体膜形成第二半导体膜；
加热第二半导体膜以形成第二半导体膜；
通过使用包含臭氧的溶液氧化第二半导体膜的表面；和
加热第二半导体膜以形成第三半导体膜。
4.根据权利要求1至3的任何一个的方法，其中形成第一半导体膜的步骤包括：
在绝缘表面上形成包括非晶结构的半导体膜；
加入金属元素到包括非晶结构的半导体膜中；
结晶包括非晶结构的半导体膜以形成包括晶体结构的半导体膜；和
去除在包括结晶结构的半导体膜的表面上的氧化膜。
5.根据权利要求1至3的任何一个的方法，其中在利用激光辐照第一半导体膜的步骤和在第一半导体膜的表面上形成氧化膜的步骤之间，去除利用激光辐照第一半导体膜形成的氧化膜。
6.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成包括非晶结构的第一半导体膜；
将金属元素加入到包括非晶结构的第一半导体膜；
结晶第一半导体膜以形成包括结晶结构的第二半导体膜；
利用激光辐照第二半导体膜；
进行第二半导体膜的第一热处理；
通过使用包含臭氧的溶液氧化第二半导体膜的表面以形成氧化膜；
在氧化膜上形成包括稀有气体元素的第三半导体膜；
进行第二热处理，以便通过将金属元素吸除到第二、三层半导体膜中来减少在第二半导体膜中的金属元素；
去除第三半导体膜；和
去除氧化膜。
7.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成包括非晶结构的第一半导体膜；
将金属元素加入到包括非晶结构的第一半导体膜；
结晶第一半导体膜以形成包括结晶结构的第二半导体膜；
利用激光辐照第二半导体膜；
通过使用包含臭氧的溶液氧化第二半导体膜的表面以形成氧化膜；
进行第二半导体膜的第一热处理；
在氧化膜上形成包括稀有气体元素的第三半导体膜；
进行第二热处理，以便通过将金属元素吸除到第三半导体膜中，来减小在第二半导体膜中的金属元素；
去除第三半导体膜；和
去除氧化膜。
8.一种用于制造半导体器件的方法，包括：
在绝缘表面上形成包括非晶结构的第一半导体膜；
将金属元素加入到包括非晶结构的第一半导体膜；
结晶第一半导体膜以形成包括结晶结构的第二半导体膜；
利用激光辐照第二半导体膜；
进行第二半导体膜的第一热处理；
通过使用包含臭氧的溶液氧化第二半导体膜的表面以形成氧化膜；
进行第二半导体膜的第二热处理；
在氧化膜上形成包括稀有气体元素的第三半导体膜；
进行第三热处理，以便通过将金属元素吸除到第三半导体膜中，来减小在第二半导体膜中的金属元素；
去除第三半导体膜；和
去除氧化膜。
9.根据权利要求6至8的任何一个的方法，其中在进行激光辐照的步骤之前去除在第二半导体膜的表面处形成氧化膜。
10.根据权利要求6至8的任何一个的方法，其中在进行激光辐照的步骤之后去除通过激光辐照形成的氧化膜。
11.根据权利要求6至8的任何一个的方法，其中氧化膜是膜厚为1至10nm的氧化硅膜和氮氧化硅膜的其中一种。
12.根据权利要求4和6至8的任何一个的方法，其中金属元素包括选自由Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的组的至少一种。
13.根据权利要求6至8的任何一个的方法，其中稀有气体元素是选自由He、Ne、Ar、Kr和Xe组成的组中的至少一种。
CN2005100762326A 2004-03-26 2005-03-25 用于制造半导体器件的方法 Expired - Fee Related CN1691277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93273/04 2004-03-26
JP2004093273 2004-03-26

Publications (2)

Publication Number Publication Date
CN1691277A true CN1691277A (zh) 2005-11-02
CN1691277B CN1691277B (zh) 2010-05-26

Family

ID=35054912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100762326A Expired - Fee Related CN1691277B (zh) 2004-03-26 2005-03-25 用于制造半导体器件的方法

Country Status (3)

Country Link
US (1) US7459379B2 (zh)
KR (1) KR101132266B1 (zh)
CN (1) CN1691277B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928306A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 双金属栅极结构的形成方法及cmos晶体管
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950732B (zh) * 2005-11-09 2014-12-10 株式会社半导体能源研究所 半导体器件及其制造方法
US7501331B2 (en) * 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US8679962B2 (en) 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US7989321B2 (en) * 2008-08-21 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device gate structure including a gettering layer
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011058796A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 表示パネル及び液晶表示装置
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256681A (en) 1976-12-16 1981-03-17 Semix Incorporated Method of producing semicrystalline silicon
JPS6310573A (ja) 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3359670B2 (ja) 1992-11-19 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
KR100274293B1 (ko) 1995-06-26 2001-01-15 야스카와 히데아키 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치
US5948496A (en) 1996-09-06 1999-09-07 Ricoh Company, Ltd. Optical recording medium
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6014944A (en) 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP2000150890A (ja) 1998-11-11 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
JP2000305148A (ja) 1999-04-23 2000-11-02 Olympus Optical Co Ltd 撮影画面サイズ切換装置
JP2001196699A (ja) 2000-01-13 2001-07-19 Sony Corp 半導体素子
CN1401142A (zh) 2000-02-15 2003-03-05 松下电器产业株式会社 薄膜晶体管的制造方法和液晶显示装置
JP2002076349A (ja) 2000-08-28 2002-03-15 Seiko Epson Corp 半導体装置の製造方法
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002305148A (ja) 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002329668A (ja) 2001-02-23 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
SG114529A1 (en) 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG114530A1 (en) 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002261008A (ja) 2001-02-28 2002-09-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002261007A (ja) 2001-02-28 2002-09-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4860055B2 (ja) 2001-05-31 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4024508B2 (ja) 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928306A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 双金属栅极结构的形成方法及cmos晶体管
CN103928306B (zh) * 2013-01-10 2016-08-31 中芯国际集成电路制造(上海)有限公司 双金属栅极结构的形成方法及cmos晶体管
CN105720106A (zh) * 2014-12-05 2016-06-29 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法
CN105720106B (zh) * 2014-12-05 2019-04-26 昆山国显光电有限公司 晶体管及其制备方法、有机电致发光装置及其制备方法

Also Published As

Publication number Publication date
US7459379B2 (en) 2008-12-02
CN1691277B (zh) 2010-05-26
KR101132266B1 (ko) 2012-04-02
US20050221545A1 (en) 2005-10-06
KR20060044781A (ko) 2006-05-16

Similar Documents

Publication Publication Date Title
CN1691277A (zh) 用于制造半导体器件的方法
CN1294619C (zh) 半导体器件及其制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1286156C (zh) 制造半导体器件的方法
CN1389900A (zh) 制造半导体器件的方法
CN1744283A (zh) 半导体器件的制造方法
CN1925112A (zh) 半导体器件的制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1677645A (zh) 显示装置及其制造方法，以及电视机接收器
CN1419297A (zh) 发光设备及其制造方法
CN1866540A (zh) 半导体设备及其制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1604288A (zh) 半导体器件的制造方法
CN1815686A (zh) 半导体器件及其制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN1620215A (zh) 显示器件及其制作方法
CN1429055A (zh) 发光设备及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1674227A (zh) 形成图案的方法，薄膜晶体管，显示设备及制法和应用
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN1366341A (zh) 半导体器件及其制造方法
CN1934713A (zh) 形成图案的方法，薄膜晶体管，显示设备及其制造方法，以及电视设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20180325

CF01 Termination of patent right due to non-payment of annual fee