CN1662992A - 减少软错误率的负微分电阻元件和存储器 - Google Patents

减少软错误率的负微分电阻元件和存储器 Download PDF

Info

Publication number
CN1662992A
CN1662992A CN038149648A CN03814964A CN1662992A CN 1662992 A CN1662992 A CN 1662992A CN 038149648 A CN038149648 A CN 038149648A CN 03814964 A CN03814964 A CN 03814964A CN 1662992 A CN1662992 A CN 1662992A
Authority
CN
China
Prior art keywords
ndr
charge trap
fet
layer
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN038149648A
Other languages
English (en)
Inventor
T·－J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Progressant Technologies Inc
Original Assignee
Progressant Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Progressant Technologies Inc filed Critical Progressant Technologies Inc
Publication of CN1662992A publication Critical patent/CN1662992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information

Abstract

一种有源负微分电阻元件(NDRFET)(100)和使用所述元件的存储设备(例如SRAM)被揭示。NDR FET(100)和所述存储设备的软错误率(SER)性能通过调整用于完成NDR性能的电荷捕获层中的电荷阱(131，132)的位置而被加强。SER和开关速度性能特性能够通过电荷阱(131，132)的合适布置而被定制。

Description

减少软错误率的负微分电阻元件和存储器
技术领域
本发明总体涉及半导体存储器设备和技术，并且特别地涉及负微分电阻(NDR)元件和使用该负微分电阻元件的静态随机存储器(SRAM)设备。
背景技术
一个新型的FET和利用该FET(NDR FETs)的SRAM设备在申请系列号为10/029,077的专利申请中被详细描述，所述申请于2001年12月21日被本发明申请人提交，并且于2002年5月9日被公开，公开号是2002/0054502。所述NDR FET结构、操作和它的制作方法在申请系列号为09/603,101的专利申请中被详细探讨，该申请被king等于2000年6月20日提交，其也转让给本发明的申请人。所述细节同样也被公开于相关PCT申请PCT/US01/19825中，其在2001年12月27日被公开，公开号为WO01/99153。因此上述材料被合并作为参考。
如广泛所知，除了别的情况以外，存储设备中的软错误由宇宙射线(中子)和半导体材料和部件中出现的阿尔法粒子引起。在典型的SRAM中，代表软错误的错误率(被称为软错误率-SER)由公制的被称为故障时间(Failures InTime)的FIT来衡量；上述基准的基本单位表示故障的发生频率，其中1FIT代表每个设备每十亿小时发生一次故障(大约100,000年)。对于正常条件下传统SRAM操作，达到几千的FIT值被认为是适当的，并且对于嵌入式存储器应用，少于大约1000FIT/Mbit是更好的。在一些应用中可能需要更加精确的条件(例如，需要10-100FIT/Mbit)。
软错误也能够影响利用NDR设备的SRAM实例。于是存在一个对NDRFET和对基于NDR FET的SRAM设备的明显需求，所述SRAM设备具有较高的软错误特征。
发明内容
本发明的一个目的是提供一种存储器设备，例如利用NDR FET且改善软错误率(SER)性能的一种静态随机存储器(SRAM)单元。
本发明的第一个方面包括一种生成用于存储器设备的半导体场效应晶体管(FET)的方法，所述FET具有一个控制栅极，一个源区，一个漏区。所述方法大体包括下列步骤：生成一个在源区和漏区之间用于载流的通道；生成一个捕获层，接近于通道且与通道形成一个接触面。所述捕获层包括适合从所述通道捕获至少是暖载流子的电荷阱点，使得其为FET实现负微分电阻模式。为了定制所述FET的特性，包括FET可操作的开关速度和电荷阱点也被定制。换句话说，FET的速度直接相关于电荷阱点与所述接触面的距离，以至于使所述电荷阱点位于距离D1导致了一个最高操作开关速度S1，使所述电荷阱点位于距离D2(D2＞D1)导致一个最低操作开关速度S2(S2＜S1)。因此，根据FET的目标操作速度S(S1＞S＞S2)和所述存储设备的目标软错误率，以近似距离D(D2＞D＞D1)使所述电荷阱点分布在所述捕获层内。
通过调整注入能量和剂量和/或热退火操作，所述电荷阱点能够分布在特定的距离。在较佳实施例中，D1大约是0.5nm并且D2大约是1.0nm。较佳地，构成NDR FET栅极介质的捕获层块中没有包含电荷阱。因此，使用目前传统技术的FET的操作速度大约在10毫微秒到1微微秒之间。这也获得了少于约每Mbit1000个故障时间的软错误率。
在其他的变化中，在距离所述接触面大约D’的距离(其中D2＞D’＞D1)上生成另外的电荷阱点集合。
为了阻止其在块域达到高浓度，快速热退火(RTA)在注入后执行。可选地，所述捕获层能够由两个分离层组成，包括第一介质层和第二介质层，并且所述电荷阱点仅位于所述第一介质层内。
在另外的改变中，所述电荷阱点仅位于沿着靠近接触面的有限部分或区域。较佳地，这一有限部分更靠近所述具有NDR能力的FET的源区而不是漏区。
本发明的另一方面涉及一种采用电荷阱层的存储设备，其中为了加载和驱动元件采用电荷阱以实现NDR特性。所述电荷阱分布在电荷阱层使得存储单元能够获得大约1000个故障时间(FITs)/Mbit或更少的软错误率。
在一个较佳实施例中，所述存储设备是一个静态随机访问存储器(SRAM)单元，并且加载和驱动元件都是具有NDR能力的FET。所述电荷阱分布在所述电荷阱层使得具有NDR能力的FET以1微微秒到10毫微秒的开关速度开关。
本发明的其他特定方面属于电荷阱的特征，例如它们的材料特征(较佳的为诸如硼的杂质注入)，它们的浓度(较佳地，在具有NDR能力的FET的通道和捕获层的接触面开始的大约0.5nm的距离上有大约1到5×1014电荷阱/cm2)，它们的能量(较佳地，在所述具有NDR能力的FET通道的传导带边缘上大约为0.5eV)，以及在一个存储单元中形成上述内容的方法。
附图说明
图1是一个静态随机存储器(SRAM)单元较佳实施例的电路图，所述SRAM由两个结合在一起的NDR-FET元件构成的一个双稳态锁存器和一个N通道增强模式IGFET存取单元组成；
图2是如图1中所示的由两个NDR-FET的组合构成的双稳态锁存器的电流电压特性曲线图；
图3A是一个本发明较佳实施例的NDR-FET的截面图，其较佳地结合成为图1中的SRAM单元的两个NDR-FET元件中的一个或全部两个。
图3B是一个总体上显示用于NDR FET和根据本发明构成的基于NDR的SRAM设备的SER和开关速度之间关系的图。
具体实施方式
如前所述，图1是由构成了一个双稳态锁存器140的两个NDR元件120、130以及一个增强模式IGFET存取单元110所构成的静态存储器(SRAM)单元100的较佳实施例电路图。
图2是一个显示图1中静态存储器单元100的操作特性的电流电压特性曲线图。
较佳地本发明的NDR单元120、130是一个参考前文提到的king等人的申请中的NDR FET，并且以非下文提到的方式组成。上述内容的细节在例如前述申请中提供，并且为了提供非必要的、代表本发明能够实现的环境类型的背景信息，所述文件在此首先被合并作为参考。
在申请号为10/029,077的申请中描述的利用NDR FET的SRAM单元，由于其独特的结构和物理性能，已经被认为是具有比现有技术中的SRAM单元更好的SER性能。所述SRAM单元对嵌入式SRAM应用来说具有特别的优点，其对于片上系统(SOC)设备来说越来越重要。
尽管如此，为了达到更好的SER性能，发明人确定在图1的实施例中使用的基本NDR FET120、130的结构和制造可以被定制以产生不同的电荷阱(chargetrap)分布(其参与带来一个NDR特性)。于是，对任何需要的特殊设计或需求的性能特征，开关基准和错误基准都能够被控制。当此处的说明被以传统的基于块硅的存储单元的相关上下文提出时，本领域普通技术人员应该理解所述方法也能够在所谓的基于绝缘硅(SOI)的SRAM单元中利用。由于在总体上减小了P-N节点的大小，SOI技术的优点包括其SER与块硅技术相比通常更低。
如图3A所示，其示出的本发明较佳的NDR FET100的截面的总体结构与前文提到的申请号为10/029,077的申请示出的相同，并且通常包括一个具有基底偏移端125的基片120；通过一个通道域140，一个源区140(具有一个源端145)由通道域140连接到漏区150(具有一个漏端155)；通过栅端115，一个栅极介质130和一个栅极110连接到偏压信号。
主要差别，如此处所描述的，是根据NDR FET需要的SER和开关速度，本发明的电阱(131，132)被定制以放置在栅极介质的特定位置。本领域普通技术人员应当明了，图3A的截面并不是比例标度，并且某些特征被简化和/或省略以使本讨论更加与本发明的权利要求紧密联系。
为了理论计算、仿真和试验，发明人已经确定NDR机制的速度除了别的以外，直接相关于阱密度和阱的物理位置：也就是说，相对于接触面阱越深(d2＞d1)NDR机制的速度越低。初步的数据表明，在使用浓度(较佳的为硼)大于1×1019/cm3的生产过程中，如果电荷阱以电荷阱分布131组成-即刚好或者非常接近通道/介质接触面(即d1几乎为0)，那么开关速度(进入或者退出NDR模式)大约为1微微秒。这一硼浓度事实上产生了大约2×1014/cm2的阱浓度，该阱浓度比有效的电荷捕获性能所需的更高。但是，如果电荷阱被替代为电荷阱分布132-即，位于所述接触面稍远处(即由d2表示的介质内约1nm处)，于是在生产过程中，所述开关速度大约为1毫微秒。当然应该清楚，其他电荷阱的可选的位置和分布也能够被NDR FET100所提供，位置d1和d2仅是代表性的。此外，对某些应用来说可能需要在不同的生产步骤中形成比一个常用位置更多的分布。
在任何一种情况下，这一机制限制了数据被写入例如图1所示的SRAM单元的速度，即NDR机制越慢，写访问时间越长。从上文可看出，开关速度能够通过因子1000或者更简单地通过将阱调整分布在位置131或132来控制。
虽然如此，发明人也注意到从半导体-绝缘体接触面移动电荷阱深入其内的一个正效应是随着距离的增加对软错误的免疫力也在增加。如果某个特定应用需要，阱的位置还能够改变以提供一个极其快速的开关速度。
这一现象基本上在图3B中被描述，对于一个特别的开关速度(S1)有一个相应的软错误率(SER1)，而对于一个较低的开关速度(S2)有一个相应的较低的软错误率(SER2)。当上述参数的准确关系改变时，虽然如此，仍旧能够预期应该如图粗线所示一般，或者至少对任何给定的过程参数的特定集合，不需要太多的试验其形式也能够容易地被确定。
因此，对于任何特定设计和过程，通过例行的建模和测试，开关基准和错误基准能够被满足。较佳地，能够通过调整制造过程以调整电荷阱的物理位置而定制在快速的写速度和对软错误的高免疫力之间的平衡。当然，为了获得特殊的SER基准和写速度基准的阱的特定位置可以根据几何形状、过程变化和所需的性能特征而改变。
为了实际上将所述阱分布在特定位置并且具有特定的浓度，前述king等人的申请的理论能够被应用，其中离子注入(较佳地为硼)通道域的能量和浓度能够通过任何传统的手段进行调整。例如，以20KeV和2到3×1014/cm2注入到通道域140的硼注入导致可接受的如前所述并且符合所必需的能量条件的到捕获层130的电荷阱浓度。在一个较佳方案中，所述阱具有较佳地高于通道140的传导带边缘大约0.5eV的能量，使得通道中的电子不必变热(hot)，而仅仅是稍微激活或者变暖(warm)以被捕获。这进一步保证了他们也能够容易地被逆捕获(de-trapped)。通过使用前述king等人申请中解释的传统栅极氧化过程以形成后者的过程，所述阱被合并到一个通道/介质接触面区域和整个栅极介质层130。于是，通过控制其如何初始注入到通道区域140，阱最后的分布及位置也能够在捕获层140中确定。
在另一种变化中，电荷阱点只沿着一个通道/介质层接触面的被限定部分分布。也就是说，所述通道注入被屏蔽以确保仅有介质层130的一部分(沿着与通道140平行的水平方向)包含阱，因此捕获机制就仅发生在这样的区域。例如，对某些应用而言，可能希望一个捕获活动发生在更接近源区而不是漏区的地方，因为这样避免了捕获热载流子(过度地生成在漏极侧)并且因此使得对NDR FET100的阈值电压的控制更加容易。
最后，发明人发现存在另一个希望试图保持被约束到通道/介质接触面区域的阱的原因。即，如果在栅极介质层130的掺杂剂浓度过高，就会导致不可接受的泄漏特性。为了使阱在捕获层130的其余块不达到高浓度，有很多不同的技术都可以用到。例如，快速加热退火(RTA)步骤(或等价的热处理步骤)，通过使注入导致的瑕疵退火(在通道域被注入后)能够减少这样的扩散，因此对大多数应用也是较佳的。于是，阱能够通过调整时间、温度或所述热处理的斜坡特征(ramping characteristic)被进一步处理和分布。
可选地，捕获层130能够形成为两个分离的介质层，例如一个紧跟在热生成的SiO2层之后的SiO2沉积层。当然，其他材料也是可以的，包括SiN，SiON等的混合物。于是所述阱主要仅在通道接触面、在SiO2沉积层内和具有热SiO2层的接触面上分布。但是，另一个变化是仅在通道域140和栅极介质层130被形成后直接注入所述电荷阱到特定区域和浓度。
其他的技术对本领域普通技术人员来说是清楚的，并且本发明不限制在所述思想中。相关的，对任何特殊结构，特定的细节能够被确定并且以同样的方式在硅形式上以被本领域技术人员熟知的传统技术也能够实施，例如通过例行的建模、过程试验等。
于是，对于在0.13um下的6-T SRAM技术，其中软错误率作为一个嵌入式应用中严重的错误涌现，本发明的一个方面能够被利用以形成嵌入式的具有最佳软错误率的SRAM。传统的错误纠正技术也能够被在所述实施例中充分的实施以全面带来可接受水平的FIT率。
通过本理论所述的其余实施例是清楚的，并且所述发明决不仅限于此处的实施例。其他能够支持的结构也可以在SRAM单元100中作为包括NDR二极管的可操作元件而一起使用。在这样的例子中，仅仅一个NDR FET被使用，并且只有所述的NDR FET需要阱定制。
当参考例证性的相关实施例描述本发明时，这一说明的目的并不是在某种有限制的意义上进行分析。本领域技术人员应该清楚地知道，前述说明仅仅是例子并且不限于本发明的范围，本发明可以在用传统处理技术制成的多种集成电路中使用。根据说明书，上述例证性的实施例的各种改变和组合，包括本发明的其他实施例，对本领域技术人员来说是清楚的。当然，上述改变和组合，可以采用已经被了解的作为替代或附加于此处所揭示的内容的其他特征。于是，附加的权利要求包括了任何所述改变或实施例。当这样的权利要求基于此处描述的特定实施例被形式化时，显然，在此所公开的范围也适用于任何新的和不显而易见的特征(或其结合)，这些特征对于本领域技术人员来说已明确或隐含地被揭露，不考虑他们是否相关于下面提供的权利要求，并且其是否解决和/或减轻所有所述的上述技术问题。最后，在提出本申请(和/或任何相关申请)时，所述申请进一步保留权力以继续新的和/或直接相关于任何所述新的和非显而易见的特征的附加权利要求。

Claims (25)

1.一种为存储器设备生成半导体场效应晶体管(FET)的方法，所述FET具有控制栅极，源区，漏区，所述方法包括以下步骤：
在源区和漏区之间形成用于载流的通道；
生成捕获层，接近于所述通道且与所述通道形成接触面，所述捕获层包括适合从所述通道捕获至少是暖载流子的电荷阱点，使得其为FET实现负微分电阻模式；
其中FET的操作开关速度直接相关于所述电荷阱点与所述接触面的距离，以至于使所述电荷阱点位于距离D1时导致最高操作开关速度S1，且使所述电荷阱点位于距离D2(D2＞D1)时导致最低操作开关速度S2(S2＜S1)；并且根据FET的目标操作开关速度S(S1＞S＞S2)和所述存储设备的目标软错误率，以近似距离D(D2＞D＞D1)使所述电荷阱点分布在所述捕获层内。
2.如权利要求1所述的方法，其中D1大约是0.5nm并且D2大约是1.5nm。
3.如权利要求1所述的方法，其中S2是大约1毫微秒并且S1是大约1微微秒。
4.如权利要求1所述的方法，其中目标软错误率大约是每Mbit 1000个故障时间。
5.如权利要求1所述的方法，进一步包括在从所述接触面起大约D’的距离(其中D2＞D’＞D1)上生成附加电荷阱点集合。
6.如权利要求1所述的方法，其中通过调整注入能量和剂量将所述电荷阱点分布在特定的距离。
7.如权利要求1所述的方法，其中通过调整温度和/或热处理过程的时间特性控制在所述捕获层的块区域中的所述电荷阱点的浓度。
8.如权利要求1所述的方法，其中所述捕获层包括第一介质层和第二介质层，并且所述电荷阱点仅位于所述第一介质层内。
9.如权利要求1所述的方法，其中所述电荷阱点仅位于沿着接触面的一有限部分。
10.如权利要求9所述的方法，其中所述部分更靠近所述源区而不是所述漏区。
11.如权利要求1所述的方法，其中所述电荷阱点被分布以使得基本上所有所述电荷阱点在所述接触面的1-1.5nm内。
12.一种存储单元包括：
数据传输元件，使得涉及所述存储单元的存储节点的读操作或者写操作更加方便；
第一负微分电阻(NDR)元件，连接到所述数据传输元件、所述存储节点和第一电压电势，其中所述第一NDR元件适合于在所述存储节点和所述第一电压电势之间以第一NDR特性进行操作；
第二NDR元件，连接到所述第一NDR元件、所述数据传输元件、所述存储节点和所述第二电压电势，其中所述第二NDR元件适合于在所述存储节点和所述第二电压电势之间以第二NDR特性进行操作；
所述第一NDR元件和所述第二NDR元件都包括电荷阱层，其中电荷阱被用于实现所述第一NDR特性和所述第二NDR特性；
其中所述电荷阱分布在所述电荷阱层上以使得所述存储单元获得一大约1000个故障时间(FITs)/Mbit或更少的软错误率。
13.如权利要求12所述的存储设备，其中所述存储设备是静态随机访问存储(SRAM)单元。
14.如权利要求12所述的存储设备，其中所述第一NDR元件和所述第二NDR元件是具有NDR能力的FETs。
15.如权利要求14所述的存储设备，其中所述电荷阱分布在所述电荷阱层上，使得具有NDR能力的FETs以1微微秒到10毫微秒的开关速度开关。
16.在一包括传输场效应管(FET)的存储单元中，第一负微分电阻(NDR)元件和第二NDR元件可操作地相互连接在一起以存储数据值，所述改进包括：
第一NDR元件和第二NDR元件中至少一个被用作具有NDR能力的FET，所述具有NDR能力的FET采用电荷阱机制以获得适于存储数据值的NDR性能；
其中电荷阱分布在所述具有NDR能力的FET的电荷捕获层，使得存储单元获得一在1微微秒到10毫微秒之间的开关速度和大约1000个故障时间(FITs)/Mbit或更少的软错误率。
17.如权利要求16所述的存储单元，其中通过诸如硼的杂质注入形成所述电荷阱。
18.如权利要求16所述的存储单元，其中所述电荷阱具有一从所述具有NDR能力的FET的通道与捕获层的接触面起大约0.5nm的距离上有大约1到5×1014电荷阱/cm2的电荷阱浓度。
19.如权利要求16所述的存储单元，其中所述电荷阱在所述具有NDR能力的FET的通道的传导带边缘上具有一大约0.5eV的能量级。
20.如权利要求16所述的存储单元，其中所述捕获层由两个分离层构成，包括具有高浓度的所述电荷阱的第一介质层，和具有实际上更小浓度的所述电荷阱的第二介质层。
21.一制作具有三个元件的存储单元的过程，包括一传输场效应管(FET)、可操作的相互连接以存储数据值的第一负微分电阻(NDR)元件和第二NDR元件，所述改进包括步骤：
将第一NDR单元和第二NDR单元的至少一个形成为具有NDR能力的FET，所述具有NDR能力的FET包括一能实现NDR特性的电荷捕获层；
依据存储单元的目标开关速度和目标软错误率，将电荷阱分布在所述具有NDR能力的FET的电荷捕获层上。
22.如权利要求21所述的过程，其中所述形成的存储单元能够达到在1微微秒到10毫微秒之间的开关速度和大约1000个故障时间(FITs)/Mbit或更少的软错误率。
23.如权利要求21所述的过程，其中所述捕获层作为两个分离的部分在两个分离的步骤中形成，包括具有高浓度的所述电荷阱的第一介质层，和具有实际上更小浓度的所述电荷阱的第二介质层。
24.如权利要求21所述的过程，其中所述电荷阱被注入所述具有NDR能力的FET的通道域，并且在所述电荷捕获层形成前在所述通道域接触面上进行快速退火步骤。
25.如权利要求21所述的过程，其中所述电荷捕获层形成后所述电荷阱被混杂直接注入所述电荷捕获层。
CN038149648A 2002-06-28 2003-06-25 减少软错误率的负微分电阻元件和存储器 Pending CN1662992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/185,569 US6567292B1 (en) 2002-06-28 2002-06-28 Negative differential resistance (NDR) element and memory with reduced soft error rate
US10/185,569 2002-06-28

Publications (1)

Publication Number Publication Date
CN1662992A true CN1662992A (zh) 2005-08-31

Family

ID=22681548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038149648A Pending CN1662992A (zh) 2002-06-28 2003-06-25 减少软错误率的负微分电阻元件和存储器

Country Status (4)

Country Link
US (2) US6567292B1 (zh)
CN (1) CN1662992A (zh)
AU (1) AU2003243772A1 (zh)
WO (1) WO2004003917A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646627A (zh) * 2011-02-22 2012-08-22 台湾积体电路制造股份有限公司 先进硅处理中的软错误率（ser）减少

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
FR2846795A1 (fr) * 2002-11-05 2004-05-07 St Microelectronics Sa Procede de memorisation d'une donnee binaire dans une cellule-memoire d'un circuit integre de memoire, circuit integre correspondant et procede de fabrication
US7151292B1 (en) * 2003-01-15 2006-12-19 Spansion Llc Dielectric memory cell structure with counter doped channel region
US7472576B1 (en) 2004-11-17 2009-01-06 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland State University Nanometrology device standards for scanning probe microscopes and processes for their fabrication and use
US7505309B2 (en) * 2005-04-20 2009-03-17 Micron Technology, Inc. Static RAM memory cell with DNR chalcogenide devices and method of forming
US7386817B1 (en) 2007-01-02 2008-06-10 International Business Machines Corporation Method of determining stopping powers of design structures with respect to a traveling particle
CA3067245C (en) * 2017-08-01 2020-10-20 Illumina, Inc. Field effect sensors

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588736A (en) 1969-06-30 1971-06-28 Ibm Three-terminal bulk negative resistance device operable in oscillatory and bistable modes
US3903542A (en) 1974-03-11 1975-09-02 Westinghouse Electric Corp Surface gate-induced conductivity modulated negative resistance semiconductor device
US3974486A (en) 1975-04-07 1976-08-10 International Business Machines Corporation Multiplication mode bistable field effect transistor and memory utilizing same
US4047974A (en) 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states
US4143393A (en) 1977-06-21 1979-03-06 International Business Machines Corporation High field capacitor structure employing a carrier trapping region
US4503521A (en) * 1982-06-25 1985-03-05 International Business Machines Corporation Non-volatile memory and switching device
JPS593964A (ja) 1982-06-29 1984-01-10 Semiconductor Res Found 半導体集積回路
FR2600821B1 (fr) 1986-06-30 1988-12-30 Thomson Csf Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
US4945393A (en) 1988-06-21 1990-07-31 At&T Bell Laboratories Floating gate memory circuit and apparatus
JP2588590B2 (ja) 1988-07-20 1997-03-05 富士通株式会社 半導体記憶装置
WO1990003646A1 (en) 1988-09-30 1990-04-05 Dallas Semiconductor Corporation Integrated circuit with compact load elements
US5021841A (en) 1988-10-14 1991-06-04 University Of Illinois Semiconductor device with controlled negative differential resistance characteristic
EP0380168B1 (fr) 1989-01-24 1995-04-26 Laboratoires D'electronique Philips "Dispositif semiconducteur intégré incluant un transistor à effet de champ à grille isolée et polarisée en continu à un niveau élevé"
US5032891A (en) 1989-05-17 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US5162880A (en) 1989-09-27 1992-11-10 Kabushiki Kaisha Toshiba Nonvolatile memory cell having gate insulation film with carrier traps therein
JPH03245504A (ja) 1990-02-23 1991-11-01 Sumitomo Heavy Ind Ltd 臨界磁場測定装置用磁石
US5093699A (en) 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5084743A (en) 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
AU638812B2 (en) 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
KR100198659B1 (ko) 1996-05-16 1999-06-15 구본준 메모리 셀, 메모리 장치 및 그의 제조 방법
JP2773474B2 (ja) 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
US5357134A (en) 1991-10-31 1994-10-18 Rohm Co., Ltd. Nonvolatile semiconductor device having charge trap film containing silicon crystal grains
EP0549373B1 (en) 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
US5463234A (en) 1992-03-31 1995-10-31 Kabushiki Kaisha Toshiba High-speed semiconductor gain memory cell with minimal area occupancy
JPH0637302A (ja) 1992-07-14 1994-02-10 Mitsuteru Kimura トンネルトランジスタ
JPH0661454A (ja) 1992-08-10 1994-03-04 Hitachi Ltd 半導体集積回路装置
US5390145A (en) 1993-04-15 1995-02-14 Fujitsu Limited Resonance tunnel diode memory
JP3613594B2 (ja) 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
KR970009276B1 (ko) 1993-10-28 1997-06-09 금성일렉트론 주식회사 반도체장치의 mosfet 및 그의 제조방법
US5606177A (en) 1993-10-29 1997-02-25 Texas Instruments Incorporated Silicon oxide resonant tunneling diode structure
EP0655788B1 (en) * 1993-11-29 1998-01-21 STMicroelectronics S.A. A volatile memory cell
US5448513A (en) 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
US5442194A (en) 1994-01-07 1995-08-15 Texas Instruments Incorporated Room-temperature tunneling hot-electron transistor
US5477169A (en) 1994-06-20 1995-12-19 Motorola Logic circuit with negative differential resistance device
JP2581455B2 (ja) 1994-06-27 1997-02-12 日本電気株式会社 負性微分抵抗ｆｅｔ
US5455432A (en) 1994-10-11 1995-10-03 Kobe Steel Usa Diamond semiconductor device with carbide interlayer
US5654558A (en) 1994-11-14 1997-08-05 The United States Of America As Represented By The Secretary Of The Navy Interband lateral resonant tunneling transistor
US5773328A (en) 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet
EP0814516A4 (en) 1995-03-08 1999-11-03 Hitachi Ltd SEMICONDUCTOR LOGIC ELEMENT AND ARRANGEMENT WITH THIS ELEMENT
US5773996A (en) 1995-05-22 1998-06-30 Nippon Telegraph And Telephone Corporation Multiple-valued logic circuit
EP0747961A3 (en) 1995-06-07 1998-11-11 STMicroelectronics, Inc. Zero-power SRAM with patterned buried oxide isolation
JP3397516B2 (ja) 1995-06-08 2003-04-14 三菱電機株式会社 半導体記憶装置及び半導体集積回路装置
US5629546A (en) 1995-06-21 1997-05-13 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
US5698997A (en) 1995-09-28 1997-12-16 Mayo Foundation For Medical Education And Research Resonant tunneling diode structures for functionally complete low power logic
DE19600422C1 (de) 1996-01-08 1997-08-21 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
US5888852A (en) 1996-03-01 1999-03-30 Matsushita Electric Industrial Co., Ltd. Method for forming semiconductor microstructure, semiconductor device fabricated using this method, method for fabricating resonance tunneling device, and resonance tunnel device fabricated by this method
US5936265A (en) 1996-03-25 1999-08-10 Kabushiki Kaisha Toshiba Semiconductor device including a tunnel effect element
JP3508809B2 (ja) 1996-04-04 2004-03-22 日本電信電話株式会社 波形発生回路
KR100215866B1 (ko) 1996-04-12 1999-08-16 구본준 커패시터가 없는 디램 및 그의 제조방법
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
GB2316533B (en) 1996-08-16 1999-05-26 Toshiba Cambridge Res Center Semiconductor device
US6091077A (en) 1996-10-22 2000-07-18 Matsushita Electric Industrial Co., Ltd. MIS SOI semiconductor device with RTD and/or HET
KR19980034078A (ko) 1996-11-05 1998-08-05 양승택 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
US5757051A (en) 1996-11-12 1998-05-26 Micron Technology, Inc. Static memory cell and method of manufacturing a static memory cell
US5761114A (en) 1997-02-19 1998-06-02 International Business Machines Corporation Multi-level storage gain cell with stepline
US5732014A (en) 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
US6130559A (en) 1997-04-04 2000-10-10 Board Of Regents Of The University Of Texas System QMOS digital logic circuits
US5903170A (en) 1997-06-03 1999-05-11 The Regents Of The University Of Michigan Digital logic design using negative differential resistance diodes and field-effect transistors
US5883549A (en) 1997-06-20 1999-03-16 Hughes Electronics Corporation Bipolar junction transistor (BJT)--resonant tunneling diode (RTD) oscillator circuit and method
US5869845A (en) 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
DE19727466C2 (de) 1997-06-27 2001-12-20 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5883829A (en) 1997-06-27 1999-03-16 Texas Instruments Incorporated Memory cell having negative differential resistance devices
US5895934A (en) 1997-08-13 1999-04-20 The United States Of America As Represented By The Secretary Of The Army Negative differential resistance device based on tunneling through microclusters, and method therefor
TW396628B (en) 1997-09-04 2000-07-01 Nat Science Council Structure and process for SiC single crystal/Si single crystal hetero-junction negative differential resistance
US6015739A (en) 1997-10-29 2000-01-18 Advanced Micro Devices Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant
US6232643B1 (en) 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
JP4213776B2 (ja) 1997-11-28 2009-01-21 光照 木村 Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路
US6301147B1 (en) 1997-12-17 2001-10-09 National Scientific Corporation Electronic semiconductor circuit which includes a tunnel diode
US6104631A (en) 1997-12-17 2000-08-15 National Scientific Corp. Static memory cell with load circuit using a tunnel diode
US6303942B1 (en) 1998-03-17 2001-10-16 Farmer, Ii Kenneth Rudolph Multi-layer charge injection barrier and uses thereof
US6150242A (en) 1998-03-25 2000-11-21 Texas Instruments Incorporated Method of growing crystalline silicon overlayers on thin amorphous silicon oxide layers and forming by method a resonant tunneling diode
US6545297B1 (en) 1998-05-13 2003-04-08 Micron Technology, Inc. High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown
US6225165B1 (en) 1998-05-13 2001-05-01 Micron Technology, Inc. High density SRAM cell with latched vertical transistors
US6128216A (en) 1998-05-13 2000-10-03 Micron Technology Inc. High density planar SRAM cell with merged transistors
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
JP2000182387A (ja) 1998-12-14 2000-06-30 Global Alliance Kk 不揮発性メモリー
ATE327591T1 (de) 1999-01-06 2006-06-15 Raytheon Co Verfahren und system zur quantisierung eines analogen signals mit einem getakteten paar dioden mit resonantem tunneleffekt
JP2000208647A (ja) 1999-01-12 2000-07-28 Internatl Business Mach Corp <Ibm> Ｅｅｐｒｏｍメモリセル及びその製造方法
JP3475851B2 (ja) 1999-04-28 2003-12-10 日本電気株式会社 フリップフロップ回路
US6366134B1 (en) 1999-09-16 2002-04-02 Texas Instruments Incorporated CMOS dynamic logic circuitry using quantum mechanical tunneling structures
EP1107317B1 (en) 1999-12-09 2007-07-25 Hitachi Europe Limited Memory device
EP1111620A3 (en) 1999-12-22 2003-01-08 National University of Ireland, Cork A negative resistance device
US20020096723A1 (en) 1999-12-31 2002-07-25 Kaoru Awaka Transient frequency in dynamic threshold metal-oxide-semiconductor field effect transistors
US6243300B1 (en) * 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell
US6440805B1 (en) 2000-02-29 2002-08-27 Mototrola, Inc. Method of forming a semiconductor device with isolation and well regions
US6690030B2 (en) 2000-03-06 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device with negative differential resistance characteristics
US6320784B1 (en) 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
US6348394B1 (en) 2000-05-18 2002-02-19 International Business Machines Corporation Method and device for array threshold voltage control by trapped charge in trench isolation
US6294412B1 (en) 2000-06-09 2001-09-25 Advanced Micro Devices Silicon based lateral tunneling memory cell
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6754104B2 (en) 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
GB2364823A (en) 2000-07-12 2002-02-06 Seiko Epson Corp TFT memory device having gate insulator with charge-trapping granules
US6465306B1 (en) 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6444545B1 (en) 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
US6552398B2 (en) 2001-01-16 2003-04-22 Ibm Corporation T-Ram array having a planar cell structure and method for fabricating the same
US6713791B2 (en) 2001-01-26 2004-03-30 Ibm Corporation T-RAM array having a planar cell structure and method for fabricating the same
JP4044293B2 (ja) 2001-02-13 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6396731B1 (en) 2001-03-30 2002-05-28 Taiwan Semiconductor Manufacturing Company, Ltd SRAM cell employing tunnel switched diode
US6424174B1 (en) 2001-10-17 2002-07-23 International Business Machines Corporation Low leakage logic gates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646627A (zh) * 2011-02-22 2012-08-22 台湾积体电路制造股份有限公司 先进硅处理中的软错误率（ser）减少
CN102646627B (zh) * 2011-02-22 2015-04-01 台湾积体电路制造股份有限公司 先进硅处理中的软错误率(ser)减少

Also Published As

Publication number Publication date
US6727548B1 (en) 2004-04-27
WO2004003917A1 (en) 2004-01-08
AU2003243772A1 (en) 2004-01-19
US6567292B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR102538701B1 (ko) 강유전성 메모리 장치 및 그 구동 방법
US6960501B2 (en) Method of manufacturing a semiconductor memory device having a non-volatile memory cell portion with single misfet transistor type memory cells and a peripheral circuit portion with misfets
JP3358663B2 (ja) 半導体記憶装置およびその記憶情報読出方法
US6479862B1 (en) Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6649972B2 (en) Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7072223B2 (en) Asymmetric band-gap engineered nonvolatile memory device
US20080061298A1 (en) Semiconductor element and semiconductor memory device using the same
CN1618129A (zh) 负微分电阻场效应晶体管及其电路
DE2654728B2 (de) Programmierbarer Festwertspeicher und Verfahren zu seiner Herstellung
DE2613692A1 (de) Bistabiler feldeffekttransistor
Armstrong et al. Differentiation of effects due to grain and grain boundary traps in laser annealed poly-Si thin film transistors
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
CN1662992A (zh) 减少软错误率的负微分电阻元件和存储器
KR0124500B1 (ko) 불휘발성 반도체 메모리 및 그 제조 방법
KR20180062699A (ko) 2단자 수직형 1t-디램 및 그 제조 방법
KR101127892B1 (ko) 반도체 불휘발성 메모리에의 정보의 기록방법
JP2006507682A (ja) 横方向ドープチャネルの製造方法
JPH028464B2 (zh)
US6667513B1 (en) Semiconductor device with compensated threshold voltage and method for making same
US20020105036A1 (en) Source side programming
DE4409366A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
JP2970556B2 (ja) 不揮発性トランジスタ
US20220012576A1 (en) Charge trap based neuromorphic synaptic transistor with improved linearity and symmetricity by schottky junctions, and a neuromorphic system using it
KR102387120B1 (ko) 쇼트키 접합을 이용한 고선형성 및 고대칭성 차지 트랩 기반 뉴로모픽 시냅스 소자 및 이를 이용한 뉴로모픽 시스템
US7263005B2 (en) Method of programming a non-volatile memory cell by controlling the channel current during the rise period

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication