CN1631066A - 微型磁性闭锁继电器组件及封装方法 - Google Patents

微型磁性闭锁继电器组件及封装方法 Download PDF

Info

Publication number
CN1631066A
CN1631066A CNA028181468A CN02818146A CN1631066A CN 1631066 A CN1631066 A CN 1631066A CN A028181468 A CNA028181468 A CN A028181468A CN 02818146 A CN02818146 A CN 02818146A CN 1631066 A CN1631066 A CN 1631066A
Authority
CN
China
Prior art keywords
cap member
contact
substrate
cantilever
sealing ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028181468A
Other languages
English (en)
Other versions
CN100441068C (zh
Inventor
约翰·斯塔福德
戈登·塔姆
申军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/126,291 external-priority patent/US6778046B2/en
Application filed by Individual filed Critical Individual
Publication of CN1631066A publication Critical patent/CN1631066A/zh
Application granted granted Critical
Publication of CN100441068C publication Critical patent/CN100441068C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H36/00—Switches actuated by change of magnetic field or of electric field, e.g. by change of relative position of magnet and switch, by shielding
    • H01H36/0006—Permanent magnet actuating reed switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H50/00—Details of electromagnetic relays
    • H01H50/005—Details of electromagnetic relays using micromechanics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H36/00—Switches actuated by change of magnetic field or of electric field, e.g. by change of relative position of magnet and switch, by shielding
    • H01H2036/0093—Micromechanical switches actuated by a change of the magnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H50/00—Details of electromagnetic relays
    • H01H50/005—Details of electromagnetic relays using micromechanics
    • H01H2050/007—Relays of the polarised type, e.g. the MEMS relay beam having a preferential magnetisation direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

一种制造气密密封的MEMS组件(10)的方法，其包括步骤为：提供GaAs衬底(12)，在所述衬底(12)的表面上至少有一个用于MEMA器件(10)的触点(17、18)，和在衬底(12)的表面上形成悬臂(16)，悬臂位于能在一个取向上与触点(17、18)形成电接合的位置；将金属密封环(20A)环绕触点和悬臂(16)固定在衬底(12)的表面上；在硅片(12)上蚀刻出腔形成盖元件(22)；将金属密封环(20A)围绕腔固定在盖元件(22)上；组件(10)在惰性环境和不使用助焊剂的条件下，通过位于两个密封环(20A)之间的焊接合金的回流焊进行气密密封。

Description

微型磁性闭锁继电器组件及封装方法
技术领域
本发明涉及微型磁性闭锁继电器。
尤其是，本发明涉及微型磁性闭锁继电器的封装方法和各种组件。
背景技术
最近，发现了新型的微型磁性闭锁继电器。新型的微型磁性闭锁继电器以软磁性悬臂在永久外磁场中的优先磁化为基础。两种磁性状态之间的切换借助于短的电流脉冲通过与悬臂相邻的平面线圈使悬臂磁化方向的瞬时改变而完成。一旦继电器发生切换，其被永久外部磁场保持在这一非易失状态(自锁状态)。有关这种新型的微型磁性闭锁继电器的另外的构建和操作信息在2000年2月2日提交的、序列号为09/496,446的、尚未授权的美国专利申请题目为“电子切换的微型磁性闭锁继电器及其操作方法”中公开，其作为参考被并入本文。虽然上面描述了具体的微型磁性闭锁继电器，可以理解，其它的装有磁体的微机电系统(MEMS)器件也包括在本说明书内。
在现有技术中，微磁开关用悬臂被制成整个开关部分，其制造方法是：提供光致抗蚀剂牺牲层、把悬臂材料淀积在光致抗蚀剂表面上，然后蚀刻或使用其它方法溶解光致抗蚀剂层得到悬臂。这个现有技术方法的一个问题在于，在涂敷光致抗蚀剂层之后所实施的任何工序都被严格地限定，因为可能给光致抗蚀剂材料带来潜在的损伤，因此在最终产品中具有潜在的故障或缺陷。
同样，在大多数现有技术的组装技术中，对于一些稍后的步骤需要相对高的温度。这些高温可严重地影响磁体和封闭在组件中的一些其它零件。另外，可用做用于MEMS器件的衬底的材料受到制造和组装技术的严格限定。
因此弥补现有技术的上述和其它不足是非常有利的。
因此，本发明的目的是，提供一种新型的和改进的微型磁性闭锁继电器和组件。
本发明的另一个目的是，提供一种新型的和改进的微型磁性闭锁继电器组件，其可在多种衬底上制造。
本发明的另一个目的是，提供一种新型的和改进的微型磁性闭锁继电器组件，其制造容易且廉价。
本发明的另一个目的是，提供一种新型的和改进的微型磁性闭锁继电器组件，其使用低温设备制造。
本发明的又一个目的是，提供一种新型的和改进的微型磁性闭锁继电器组件，其可使用相对低的温度在任何的多种改进的衬底上进行气密密封。
发明公开
简而言之，为实现本发明的预期的目的，根据本发明的一个优选实施方案，本发明提供一种制造组件和将MEMS器件密封在所述组件中的方法，其包括下列各步骤：提供一个衬底；在衬底表面上形成至少一个用于MEMS器件的触点，并提供到触点的外部连接；在衬底表面上形成悬臂；悬臂位于能在一个取向上与触点形成电接合的位置；和在衬底表面上淀积一个环形围绕触点和悬臂的密封环。所述方法进一步包括下列步骤：形成一个具有腔和环形围绕腔的连续边缘的盖元件，所述腔用来在其中容纳悬臂和触点；在盖元件的连续边缘上淀积一密封环。然后通过使盖元件的连续边缘上的密封环与衬底表面上的密封环进行密封接合从而使组件得以密封。
在一个优选的和更具体的实施方案中，密封组件包括：具有表面的衬底；衬底表面上的至少一个用于MEMS器件的触点，所述触点具有到触点的外部连接；和衬底表面上的悬臂，悬臂位于能在一个取向上与触点形成电接合的位置；固定在衬底表面上的一个环形围绕触点和悬臂的金属密封环；形成一个具有腔和环形围绕腔的连续边缘的盖元件，所述腔用来在其中容纳悬臂和触点，所述连续边缘与衬底表面上的金属密封环进行配合接合；固定在盖元件的连续边缘上的一个金属密封环；将盖元件的连续边缘上的金属密封环与衬底表面上的金属密封环进行密封接合。在优选实施方案中，两个金属密封环通过焊接合金被密封接合或固定在一起，所述焊接合金无需使用助焊剂在惰性环境下进行回流焊。
附图简述
通过以下本发明的一个优选实施方案的详细说明并结合附图，本发明的上述和其它的更具体的目的和优点对于本领域技术人员将变得更加明了，其中：
图1是表示用于微型磁性闭锁继电器的晶片规模组件工艺的一个实施方案的简化剖视图；
图2是用于本发明的一对晶片的俯视图；
图3是图2的对准的晶片在结合之前的简化剖视图；
图4是图2的对准的晶片在结合之前的更详细和放大的剖视图；
图5是图4的对准的晶片在结合之后的更详细和放大的剖视图；
图6是切割之前的结合晶片的俯视图；
图7是切割之后单个组件的放大的剖视图；和
图8是表示用于微型磁性闭锁继电器晶片规模组件工艺的另一个实施方案的简化剖视图。
优选实施方案
现在参见图1，图1说明了装有磁体或其它热敏元件的微型磁性闭锁继电器或其它MEMS结构的晶片规模组件10。如以下所述，组件10的一个主要优点在于它可以使用焊接锭料和低温设备进行装配。期望使用低温设备，这是因为装入到MEMS结构中的磁体可容易地被太多的热量所破坏。
以下讨论可清楚地表明，可在晶片格式中制造组件10而不需要将MEMS器件单独地装配成单个组件。结合上述结构的描述，通常在单个晶片上同时形成多个MEMS器件。如果晶片必须分成单个MEMS器件以及每个单个器件分别进行组装，则劳动力成本会很高。
在这个具体实施方案中，使用砷化镓衬底12，但应该理解，衬底可由硅、玻璃、石英或任何其它可提供所需特征的方便材料形成，如任何的公知的半导体材料，如硅、砷化镓等，或它可以包括石英陶瓷、各种有机的或磁性的材料等。通常，本领域技术人员将理解，优选使用砷化镓衬底，因为其在更高频率可提供实质上的益处。然而，在半导体领域中硅工艺的技术已经发展到非常先进的地步，并且该技术在本发明中非常有用。同样，在一些具体应用中，可在相同的衬底上直接形成共同连接的或外部连接的电路以减少连接损失。如以下更详细的说明，衬底12通常作为大得多的晶片中的一个较小部分，单个组件10只是在制造的基本部分完成以后才被分离。
在这个优选实施方案中，在衬底12中提供一对通孔14，其可由任何的多种公知的工艺形成，包括蚀刻、激光打孔等。通常，形成通孔14的方法由不同方法的成本决定。通孔14也用导电材料栓塞或填充。用于栓塞或填充GaAs、硅或玻璃内的通孔14的技术是存在的，在本公开中没有详细说明。通孔14的下面部分或外面部分为便于可焊性镀有阻挡层，允许焊料形成凸点或将焊料直接附着到印刷线路板、陶瓷线路板等上。通孔14的下面部分或外而部分也可在完成的格式中形成一个I/O界面，从而使得完成组件被从安装板(未显示)的表面上清除。
通常，一旦衬底12内的通孔14被栓塞，则MEMS器件15在衬底12上的制造可以以正常方式进行。因为实际上任何类型的MEMS器件都可以被装入组件10中，如图1所示，MEMS器件15仅由悬臂16所表示，悬臂16位于使得可在间隔放置的导电焊盘17和18之间提供触点的位置，导电焊盘17和18处于激活状态。气密密封环20A位于晶片(衬底12)上每个MEMS器件15的周围。因为多个组件10在普通晶片上同时形成，使用普通的构图步骤使密封环20A完全在晶片表面上构成图形。
密封环20A优选在晶片12的表面上金属化，密封环20通常包括与晶片12可很好地粘着的材料或金属(例如钨、钛或其组合)的薄部分或薄层；和密封或连接材料如镍/金、铬/金等的较厚部分或较厚层(封闭层)。通常，在每个MEMS器件15的周围提供至少一个0.5mm的密封环20A，用于气密密封。也可在相邻的管芯(die)之间提供锯缝，以便把晶片分离为单个组件。缺点是密封环20A和锯缝占用了大部分的晶片面积，但是可以引入多种方法和替代办法，以使这个问题变得最小化。
提供硅片形成密封的盖22，密封的盖22将与密封环20B合并。虽然图解的是单个的盖22，可以理解，可在硅片中形成多个盖，其数量与GaAs晶片中所形成的MEMS器件的数目相等。也应理解，密封盖22可由其它材料形成，例如玻璃、陶瓷等，但在这个优选实施方案中使用硅，因为对硅的加工非常了解以及其是可通过机械获得的。硅片中通孔、孔槽等的各向异性刻蚀是一种众所周知的工艺。
选择合适厚度的硅片来容纳磁体24和开拓MEMS器件15的悬臂16。在硅片上以精确间距蚀刻孔，如环形的、正方形的孔等。所述的精确间距当然与在GaAS晶片(衬底12)上形成MEMS器件15和密封环20A所使用的间距相同。密封环20B在每个盖22的下唇边金属化一般按上面对密封环20A的描述来形成。为了使盖22与衬底12形成气密密封，将80/20的Au/Sn锭料间断(点)焊接到金属化密封环上，即衬底12上的密封环20A上，或盖22上的密封环20B上。在另一个方法中，可将80/20的Au/Sn合金镀到盖22的密封环20B上。在这个方法中，据信将合金镀到密封环上比使用间断焊接锭料更灵活。
在制造期间的任何的方便的时刻，磁体24被对准并粘结到(如通过环氧树脂或其它的适当的粘合剂)硅片的每个盖22的腔内。为此目的，使用机器摄像系统使磁体24被精确地放置在每个腔的中心。可以理解，在一些具体应用中，如果需要，可将磁体24放置在组件外面。
将硅片上的各向异性蚀刻的盖22与GaAs晶片上的MEMS器件对准并进行气密密封，所述气密密封是在惰性环境下、不使用任何的助焊剂、使用80/20的Au/Sn进行回流焊来完成的。因此，金属密封环20A和金属密封环20B彼此固定形成复合密封环20。可以开发一种用于晶片的适当的基准/校准方案，从而保证每个磁体24与每个MEMS器件15的中心对准，误差为+/-.001″。
硅的热膨涨系数是2.3-4.7(ppm/C)，而GaAs的热膨胀系数是5.4-5.72(ppm/C)。因此热膨胀系数会有约2(ppm/C)的最小失配。这种失配的结果是，如果在具体应用中产生应力问题，可使用富锡的Au/Sn合金来消除应力。在衬底和盖由热膨胀类似材料制得的应用中，则不是问题。只要使用了无助焊剂的焊接工艺，在任何场合下都有可能使用其它的低温焊料。
虽然上述结构为微磁继电器或其它MEMS结构提供了完全的气密密封，可以理解，在某些应用中，不需要或可能不需要这种密闭度。因此，在这些应用中，可不使用金属密封环和/或焊料，而只是简单地使用环氧树脂或其它材料将盖粘着于衬底或使用环氧树脂或其它材料将密封环彼此粘着。
最后，将坡莫合金底板25(磁通量集中器)与气密密封的晶片规模组件10的I/O侧面相结合。坡莫合金底板25优选为格栅格式，从而可使所有的部位(即，GaAs晶片上的所有组件10)立即结合。坡莫合金底板25的裸露表面优选提供有机电介质镀膜。电介质镀膜确保在通孔14的外部之间或安装板表面上的任何导体之间没有电路形成。坡莫合金底板25的结合面优选在其面上具有压敏可热固化的粘结剂。通过将压敏粘结剂涂敷于坡莫合金底板25上，可以非常容易地完成装配。
通常晶片规模组件10的优点在于，它们可以在晶片格式中进行测试(即，分离成单独的零件之前)，然后，如果需要，可以使晶片施用焊料凸点技术。然后，把晶片锯开，或使用其它方法分离，得到单一的元件。作为选择，可将晶片锯开，得到单一的零件，然后进行测试，如果需要，各自施用焊料凸点技术。这个方法的内在优点是，晶片管芯产额非常高(约+98％)。
现在参见图2，提供一对晶片30和32(分别为器件和封装晶片)。此处可以理解，晶片30和32可以包括任何的公知的半导体材料，如硅、砷化镓等；或它们可以包括石英陶瓷、各种有机或磁性材料等。另外参见图3，能够看到在晶片30上形成微型磁性闭锁继电器或其它MEMS结构的阵列，并在晶片32中形成类似的盖的阵列。晶片30和32以叠置的关系轴向对准，从而使晶片32中的盖覆在盖晶片30上的每个微型磁性闭锁继电器或其它MEMS结构上。
另外参见图4，图4是晶片30和32的放大的更详细的剖视图。从该图可以看出，磁体34处于晶片32的上表面并各自对准，在晶片32的下表面具有腔35。然后如图5图解所示，使晶片30和32合并并结合。因此，如图6所示，在晶片30和32上同时制造晶片规模组件阵列。然后将结合晶片切割或用其它方法分离成多个晶片规模组件。单独的一个晶片规模组件命名为40，其放大的剖视图如图7所示。如果需要，单独的组件可在切割之前和/或切割之后进行测试。
现在参见图8，图8是一种节省气密密封晶片规模MEMS组件10所需的一些面积的方法。在这个方法中，组件从一个单一的平面布局被改进成多层布局。在图8的多层布局中，所述结构包括衬底50、坡莫合金层52、接地平面54、绝缘电介质层56、和RF路由和线圈用的层58。本文同样假定MEMS悬臂(未显示)作为RF线被安装在相同平面上。接地平面54由导电的但是非磁性物质(如金等)制得，以减少坡莫合金层52的影响。也可以通过控制电介质层56的厚度来减轻电容耦合作用。
上述结构可以节省晶片空间，但将包含另外的掩膜层和制造步骤。可代替聚酰亚胺使用的、由于其低损耗而具有RF电势的聚合物绝缘材料层是Dow Chemical的苯并环丁烯(BCB)。这种材料已经被广泛地用于多芯片模块中的高密度互连。可使用的另一种可能的高频电介质是一种氮化物制剂，其为无机物。
因此，本文公开了一种新型的和改进的微型磁性闭锁继电器或MEMS组件，其具有高度的适应性和容易制造。所述的改进的组件和制造方法也可以并入多种不同的衬底。另外，可容易地制造多种不同的盖并使用低温工艺将其施加于衬底上。因为优选的制造方法考虑了在单一晶片上同时制造多个组件，所述组件可以在制造期间的多个时间点进行测试，有缺陷的组件可以在消耗太多的时间和资源之前被淘汰。
为说明解释之目的，所选实施方案的各种变化和改变对于本领域的技术人员而言可容易地实施。这些改变和变化不脱离本发明的精神，它们将被包括在本发明中，本发明仅由所附权利要求书的清楚解释进行评价。

Claims (25)

1.一种制造组件和将MEMS器件密封在所述组件中的方法，其包括下列各步骤：
提供具有表面的衬底；
在衬底的表面上形成至少一个用于MEMS器件的触点，并提供到触点的外部连接；
在衬底的表面上形成悬臂，所述悬臂位于能在一个取向上与触点形成电接合的位置；
在衬底的表面上淀积一个环形围绕触点和悬臂的密封环；
形成一个具有腔和环形围绕所述腔的连续边缘的盖元件，所述腔用来在其中容纳悬臂和触点；
在盖元件的连续边缘上淀积一密封环；和
使盖元件的连续边缘上的密封环与衬底表面上的密封环进行密封接合。
2.权利要求1的方法，其中形成至少一个触点的步骤包括，形成至少一个通过衬底的通孔和通过通孔分布导电材料。
3.权利要求1的方法，其中提供到触点的外部连接的步骤包括在通孔的下端涂镀金属，选择可用于软焊性的金属并为组件清除而形成。
4.权利要求1的方法，其中提供衬底的步骤包括，提供GaAs、玻璃、硅、石英、陶瓷、有机材料和磁性材料中的一种衬底。
5.权利要求1的方法，其中形成盖元件的步骤包括，形成GaAs、玻璃、硅、石英、陶瓷、有机材料和磁性材料中的一种盖元件。
6.权利要求5的方法，其中形成盖元件的步骤包括，形成硅的盖元件和通过各向异性蚀刻硅形成腔。
7.权利要求1的方法，其中分别在衬底的表面上和盖元件的连续边缘上淀积密封环的步骤包括，淀积粘着部分和密封部分。
8.权利要求7的方法，其中淀积粘着部分的步骤包括，淀积钨、钛及其组合中的一种。
9.权利要求7的方法，其中淀积密封部分的步骤包括，淀积镍、金、铬及其合金中的一种。
10.权利要求1的方法，其中使盖元件的连续边缘上的密封环与衬底表面上的密封环进行密封接合的步骤包括，把焊接合金附加到盖元件的连续边缘上的密封环和衬底表面上的密封环中的一个密封环的步骤。
11.权利要求10的方法，其中附加焊接合金的步骤包括，附加80/20的Au/Sn焊接合金。
12.权利要求10的方法，其中密封接合步骤进一步包括，不使用助焊剂而进行焊接合金的回流焊的步骤。
13.权利要求10的方法，其中密封接合步骤进一步包括，不使用助焊剂，在惰性环境下进行焊接合金的回流焊，使组件进行气密密封的步骤。
14.权利要求1的方法，另外包括，使磁体附着到盖元件的步骤。
15.权利要求1的方法，另外包括，使坡莫镍铁合金元件附着到衬底的步骤。
16.一种制造组件和将MEMS器件气密密封在所述组件中的方法，其包括下列步骤：
提供具有表面的GaAs衬底；
在衬底表面上形成至少一个用于MEMS器件的触点，和提供到触点的外部连接；
在衬底表面上形成悬臂，使悬臂位于能在一个取向与触点形成电接合的位置；
在衬底的表面上淀积一个环形围绕触点和悬臂的密封环，所述密封环包括粘着部分和密封部分；
在硅芯片中蚀刻出一个腔，形成一个盖元件，其具有环形围绕腔的连续边缘，所述腔用来在其中容纳悬臂和触点；
在盖元件的连续边缘上淀积一个密封环，所述密封环包括粘着部分和密封部分；
使焊接合金附加到盖元件的连续边缘上的金属密封环和衬底表面上的金属密封环中的一个密封环上；和
使盖元件的连续边缘上的金属密封环与衬底表面上的金属密封环相邻，在它们之间夹入焊接合金，和在惰性环境下不使用助焊剂通过焊接合金的回流焊进行气密密封。
17.一种包括MEMS器件的密封组件，其包括：
具有表面的衬底；
衬底表面上的至少一个用于MEMS器件的触点并具有到触点的外部连接，和在衬底表面上的悬臂，悬臂位于能在一个取向上与触点形成电接合的位置；
固定在衬底表面上的环形围绕触点和悬臂的金属密封环；
具有腔和环形围绕所述腔的连续边缘的盖元件，所述腔用来在其中容纳悬臂和触点，所述的连续边缘与衬底表面上的金属密封环配合接合；
固定在盖元件的连续边缘上的金属密封环；和
盖元件的连续边缘上的密封环与衬底表面上的金属密封环密封接合。
18.权利要求17的密封组件，其中衬底和盖元件每个包括GaAs、玻璃、硅、石英、陶瓷、有机材料和磁性材料中的一种。
19.权利要求17的密封组件，其中衬底表面上的金属密封环和盖元件的连续边缘上的金属密封环每个包括粘着部分和密封部分。
20.权利要求19的密封组件，其中粘着部分包括钨、钛及其组合中的一种。
21.权利要求19的密封组件，其中密封部分包括镍、金、铬及其合金中的一种。
22.权利要求17的密封组件，其中盖元件的连续边缘上的金属密封环与衬底表面上的金属密封环通过焊接合金进行密封接合。
23.权利要求22的密封组件，其中焊接合金包括80/20的Au/Sn焊接合金。
24.一种具有MEMS器件的组件，所述MEMS器件被气密密封在所述组件中，所述组件包括：
具有表面的GaAs衬底；
衬底表面上的至少一个用于MEMS器件的触点，具有到触点的外部连接；
衬底表面上的悬臂，悬臂位于能在一个取向与触点形成电接合的位置；
固定在衬底表面上的一个环形围绕触点和悬臂的金属密封环，所述密封环包括粘着部分和密封部分；
形成盖元件和限定腔的硅片，所述腔具有环形围绕腔的连续边缘，所述腔用来在其中容纳悬臂和触点；
固定在盖元件的连续边缘上的金属密封环，金属密封环包括粘着部分和密封部分；
附加到盖元件的磁体；和
焊接合金，其使盖元件的连续边缘上的金属密封环与衬底表面上的金属密封环进行密封接合。
25.权利要求24的组件，其中组件在惰性环境和不使用助焊剂的条件下通过焊接合金的回流焊进行气密密封。
CNB028181468A 2001-09-17 2002-09-16 微型磁性闭锁继电器组件及封装方法 Expired - Fee Related CN100441068C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US32284101P 2001-09-17 2001-09-17
US60/322,841 2001-09-17
US10/126,291 US6778046B2 (en) 2001-09-17 2002-04-19 Latching micro magnetic relay packages and methods of packaging
US10/126,291 2002-04-19

Publications (2)

Publication Number Publication Date
CN1631066A true CN1631066A (zh) 2005-06-22
CN100441068C CN100441068C (zh) 2008-12-03

Family

ID=27668018

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028181468A Expired - Fee Related CN100441068C (zh) 2001-09-17 2002-09-16 微型磁性闭锁继电器组件及封装方法

Country Status (5)

Country Link
EP (1) EP1437036B1 (zh)
JP (1) JP2005503659A (zh)
CN (1) CN100441068C (zh)
AT (1) ATE458386T1 (zh)
DE (1) DE60235389D1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216201A (zh) * 2008-09-19 2011-10-12 赫瑞瓦特大学 密封方法
CN104904238A (zh) * 2012-07-27 2015-09-09 美商楼氏电子有限公司 外壳及控制外壳上的焊料蠕变的方法
CN111558774A (zh) * 2020-07-20 2020-08-21 昆山联滔电子有限公司 一种继电器焊接装置及焊接方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702325B2 (ja) * 2007-06-07 2011-06-15 パナソニック電工株式会社 マイクロリレー
US9505607B2 (en) * 2015-03-27 2016-11-29 Intel Corporation Methods of forming sensor integrated packages and structures formed thereby

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722888A (ja) * 1993-06-30 1995-01-24 Kinseki Ltd 圧電素子容器
JP3465940B2 (ja) * 1993-12-20 2003-11-10 日本信号株式会社 プレーナー型電磁リレー及びその製造方法
JPH0936690A (ja) * 1995-07-20 1997-02-07 S I I Quartz Techno:Kk 薄型水晶振動子
US5847631A (en) * 1995-10-10 1998-12-08 Georgia Tech Research Corporation Magnetic relay system and method capable of microfabrication production
JPH09243449A (ja) * 1996-03-05 1997-09-19 Mitsubishi Electric Corp 赤外線検出器
US6025767A (en) * 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
FR2761518B1 (fr) * 1997-04-01 1999-05-28 Suisse Electronique Microtech Moteur planaire magnetique et micro-actionneur magnetique comportant un tel moteur
US6100477A (en) * 1998-07-17 2000-08-08 Texas Instruments Incorporated Recessed etch RF micro-electro-mechanical switch
JP2000190070A (ja) * 1998-12-21 2000-07-11 Senju Metal Ind Co Ltd はんだ付け方法およびその装置
US6246305B1 (en) * 1998-12-30 2001-06-12 Honeywell International Inc Apparatus and method for operating a micromechanical switch
US6410360B1 (en) * 1999-01-26 2002-06-25 Teledyne Industries, Inc. Laminate-based apparatus and method of fabrication
US6469602B2 (en) * 1999-09-23 2002-10-22 Arizona State University Electronically switching latching micro-magnetic relay and method of operating same
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6384353B1 (en) * 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
JP2001217519A (ja) * 2000-02-03 2001-08-10 Ibiden Co Ltd 配線板のキャパシタ構造及びキャパシタシート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216201A (zh) * 2008-09-19 2011-10-12 赫瑞瓦特大学 密封方法
CN104904238A (zh) * 2012-07-27 2015-09-09 美商楼氏电子有限公司 外壳及控制外壳上的焊料蠕变的方法
CN111558774A (zh) * 2020-07-20 2020-08-21 昆山联滔电子有限公司 一种继电器焊接装置及焊接方法

Also Published As

Publication number Publication date
EP1437036A4 (en) 2006-11-15
EP1437036B1 (en) 2010-02-17
ATE458386T1 (de) 2010-03-15
EP1437036A1 (en) 2004-07-14
DE60235389D1 (de) 2010-04-01
JP2005503659A (ja) 2005-02-03
CN100441068C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US7151426B2 (en) Latching micro magnetic relay packages and methods of packaging
US6025767A (en) Encapsulated micro-relay modules and methods of fabricating same
US6624003B1 (en) Integrated MEMS device and package
US6953985B2 (en) Wafer level MEMS packaging
JP4486229B2 (ja) ウエハパッケージの製造方法
JP4420538B2 (ja) ウェーハパッケージの製造方法
US20040016995A1 (en) MEMS control chip integration
US6441481B1 (en) Hermetically sealed microstructure package
US8143082B2 (en) Wafer bonding of micro-electro mechanical systems to active circuitry
US20030183920A1 (en) Hermetic electric component package
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US20060211177A1 (en) Structure and process for packaging RF MEMS and other devices
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
US20100288525A1 (en) Electronic package and method of manufacture
KR20070012656A (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US20050269688A1 (en) Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
US7524704B2 (en) Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam
US6867060B2 (en) Wafer-level packaging of electronic devices before singulation
CN100441068C (zh) 微型磁性闭锁继电器组件及封装方法
EP1199744B1 (en) Microcap wafer-level package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20150916

EXPY Termination of patent right or utility model