CN1620220A - 复制材料及其制造方法以及用其制造的布线基片 - Google Patents

复制材料及其制造方法以及用其制造的布线基片 Download PDF

Info

Publication number
CN1620220A
CN1620220A CN200410085770.7A CN200410085770A CN1620220A CN 1620220 A CN1620220 A CN 1620220A CN 200410085770 A CN200410085770 A CN 200410085770A CN 1620220 A CN1620220 A CN 1620220A
Authority
CN
China
Prior art keywords
mentioned
metal level
substrate
duplicating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410085770.7A
Other languages
English (en)
Other versions
CN100566510C (zh
Inventor
菅谷康博
小松慎五
平野浩一
中谷诚一
松冈康之
朝日俊行
山下嘉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1620220A publication Critical patent/CN1620220A/zh
Application granted granted Critical
Publication of CN100566510C publication Critical patent/CN100566510C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49174Assembling terminal to elongated conductor
    • Y10T29/49179Assembling terminal to elongated conductor by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12486Laterally noncoextensive components [e.g., embedded, etc.]

Abstract

提供一种能够可靠且容易地将微细布线图复制到基片上的复制材料。该复制材料具有至少3层,即:作为载体的第1金属层101、作为向基片复制布线图的第2金属层103、可以剥离地贴合第1和第2金属层的剥离层102。在第1金属层101的表层部,形成对应于布线图的凹凸,在凸部领域上,形成剥离层102和第2金属层103。

Description

复制材料及其制造方法以及用其制造的布线基片
本发明申请是申请号为CN01119659.9(申请日为2001年2月9日)的专利申请的分案申请。
本发明涉及将微细的布线图、电路零件复制到基片上的复制材料及其制造方法,并且,涉及到使用上述复制材料形成布线图和电路零件的布线基片及其制造方法。
近年来,随着电子机器的高性能化、小型化的要求,也必然要求半导体的高密度、高功能化。为此,用于安装上述半导体的电路基片也必须小型高密度化。
例如,要求以最短距离连接大规模集成电路(LSI)之间和安装零件之间的电布线,作为基片层间电连接方式的内穿孔(IVH)连接法,因可以达到最高密度的布线等,所以在各方面都进行了开发。
一般来说,这种IVH构成的布线基片,例如有:多层陶瓷布线基片,由复合法(ビルドアツプ)形成的多层印刷布线基片,由树脂和无机填料的混合物组成的多层复合布线基片等。
上述多层陶瓷布线基片可按如下所示制作。首先,准备数件由氧化铝等陶瓷粉末、有机粘合剂和增塑剂组成的净化薄片。接着,在上述净化薄片上设置穿孔,在上述穿孔中填充导电性糊浆。此后,在该净化薄片上进行布线图印刷,叠层上述各净化薄片。再对该叠层体通过脱粘合剂和烧制处理,即可制成上述多层陶瓷布线基片。这种多层陶瓷布线基片由于具有IVH构造,则可形成极高密度的布线图,最适合电子机器的小型化等。
模仿该多层陶瓷布线基片的构造,也对由上述复合法形成的印刷布线基片进行了多方面开发。例如,在特开平9-116267号公报、特开平9-51168号公报中,都公开了一般的复合法。在该方法中,将已往使用的玻璃—环氧树脂基片作为芯子,在该基片表面形成感光性绝缘层以后,用光刻法设置穿孔,在整个表面镀铜,再对上述镀铜进行化学蚀刻,即可形成布线图。
另外,在特开平9-326562号公报中,与上述复合法一样,也公开了一种在由上述光刻法加工形成的穿孔中填充导电性糊浆的方法。在特开平9-36551号公报、特开平10-51139号公报中还公开了一种多层化方法,即:在绝缘性硬质基材的一个表面形成导体电路,在另一个表面形成粘接剂层,在其上设置贯通孔,填充导电性糊浆后,重复叠层多个基材。
特许第2601128号、特许第2603053号、特许第2587596号也是一种多层化方法,即:在芳族聚酰胺环氧预浸料上通过激光加工设置贯通孔,在这里填充导电性糊浆后,叠层铜箔进行图案制作,以该基片为芯子,再用填充了导电性糊浆的预浸料夹住。
如上所述,若将树脂系列印刷布线基片进行IVH连接,则可与上述多层陶瓷布线基片一样,仅在必要的各层间的电连接是可能的,由于在布线基片的最上层没有贯通孔,因此安装性更为优越。
然而,具有这种IVH构造的高密度安装的树脂系列印刷布线基片,一般来说热传导度低,随着零件安装的高密度化,存在对由上述零件产生的热量难于放热的困难。
在2000年,CPU的时钟频率为1GHz,随着其功能的高度化,CPU的消耗电力推测可达平均1芯片为100~150W。
一般来说,热传导性优良的陶瓷布线基片在放热性方面是优良的,然而价格比较高,在适合携带终端使用的基片和模块的情况下,存在耐落下性方面有缺点等问题。
以完成树脂系列印刷布线基片热传导性课题为目的,以及以在树脂多层基片上形成电容器为目的,在特许第3063427号公报或特开平7-142867号公报中提出了叠层树脂系列印刷布线基片和陶瓷基片的构造。
为了提高基材本身的热传导性,在特开平9-270584号公报、特开平8-125291号公报、特开平8-288596号公报、特开平10-173097号公报中提出了多层复合布线基片。该多层复合布线基片是将环氧树脂等热固化性树脂与热传导性优良的无机填料(例如陶瓷粉末等)混合的复合基片。该基片由于可含有高浓度的上述无机填料,则可提高热传导性。通过选择上述无机填料的种类,可以任意控制介电常数、热膨胀系数等。
在进行基片的高密度安装时,重要的是微细布线图的形成。对于上述多层陶瓷布线基片,在布线图形成时,例如一般利用在陶瓷基片上丝网印刷厚膜导电性糊浆,再通过烧制烧固的方法。但是,这种丝网印刷法,对于大量生产100μm以下线宽的布线图是困难的。
对于通常的印刷布线基片,一般是用减层法形成布线图。在这种减层法中,通过对厚度18~35μm的铜箔进行化学蚀刻,在基片上形成布线图,但是,用这种方法大量生产75μm以下线宽的布线图是困难的,为了使上述布线图进一步微细化,必须使上述铜箔更薄。
使用上述减层法时,由于在基片表面形成布线图凸出的构造,则在半导体上形成的凸块上难于放置用于电连接的焊锡和导电性粘结剂等,同时,当上述凸块在布线图间移动时,还担心发生短路。另外,由于上述突出的布线图,则在以后的工序中还有可能构成用密封树脂密封时的障碍。
对于用上述复合法形成的印刷布线基片,除了上述减层法以外,例如还有采用添加法的倾向。该添加法是一种在形成了保护层的基片表面有选择地电镀布线图的方法,可以形成30μm线宽的布线图。但是,该方法与上述减层法相比较,存在相对于基片的布线图粘合强度弱的问题。
另外,提出了一种复制的方法,即:预先形成微细的布线图,在进行图形检查以后,仅将合格的布线图复制到所希望的基片上。例如,美国专利5,407,511号说明书公开了一种预先在石墨板表面经印刷和烧制形成微细图形,再将其复制到陶瓷基片上的方法。在特开平10-84186号公报、特开平10-41611号公报中公开了一种将由在离型性支持板上形成的铜箔组成的布线图复制到预浸料上的方法。同样,在特开平11-261219号公报中公开了一种在由铜箔构成的雏型性指示板上通过镍磷合金剥离层复制由铜箔构成的布线图的方法。在特开平8-330709号公报中公开了一种利用在作为布线图的铜箔的粗化面和光泽面的粘结程度不同而在基片上复制的方法。
由这种复制法复制的布线图,被埋入基片表面,由此得到的布线基片表面为平坦的构造,则可以避免上述因布线图突出产生的问题。在特开平10-190191号公报中还公开了在将布线图埋入基片表面时,把填充贯通孔的导电性糊浆压缩到上述布线图的厚度的效果。
最近,要求进一步的布线图微细化,然而,用上述已有的布线图复制技术,难以在上述离型性支持板上形成更微细的布线图。例如,在使与上述离型性支持板粘结的铜箔形成图形时,若上述铜箔对于上述离型性支持板的粘结强度弱,则在化学蚀刻时微细布线图将剥离。反之,当上述粘结强度强时,在将上述布线图向基片复制后,剥离前述离型性支持板时,连同布线图一起剥离。另外,使铜箔表面粗化,使铜箔与基片的粘结强度高于与离型支持板的粘结强度,由铜箔向基板的复制方法,也同样难于形成微细的布线图。
另外,对于上述陶瓷基片,也采用了通过烧制使筛网印刷的导电性糊浆烧结而形成布线图的方法,然而上述布线图的微细化是有限度的,而且含有导电性粉末的导电性糊浆在烧结后与铜箔的金属层不同,导电性不好,可能对今后高频率化会形成问题。
在制作由铜箔等金属箔形成布线的陶瓷多层基片时,已往是有困难的。这是因为在净化薄片上,难于在不损害净化薄片性质的情况下用金属箔形成布线。
在思考树脂系列印刷布线基片的制作方法时,已往一般是采用顺序叠层的叠层方法,连续进行多次加压工序。为此,为了实现可靠的层间连接,不可避免对在各加压工序产生的硬化收缩进行校正等的烦杂工序。
以完成树脂系列印刷布线基片热传导性课题为目的,并以在树脂多层基片上形成电容器为目的,提出了叠层树脂系列印刷布线基片和陶瓷基片的构造。但是,实际上,通过叠层工序等主要在陶瓷层产生了龟裂等损伤,是制作树脂系及陶瓷叠层体时存在的困难。
为了解决上述存在的问题,本发明的目的是,提供一种用于在基片上复制微细布线图的复制用布线图形成材料,这是一种可以容易且可靠地向基片进行复制的低成本的复制用布线图形成材料。
为了进行基片的高密度安装,不仅需要布线图微细化,而且如何形成和安装与布线图连接的电路部件也是要点。以前,电感器、电容器、电阻器等无源零件,一般都以突出的状态安装在基片表面,埋设在基片内是困难的。因此,对于高密度安装是一个限制。
例如,在上述公报等公开的已有方法中,在复制形成材料上形成的图形都仅仅是铜箔等的布线部分。为了提高安装密度,提出了以芯片状态在复制形成材料上安装无源零件等的方法,然而在将无源零件等埋入基片时,产生了与布线图的连接部的断线、芯片的位置偏差等各种问题。
本发明的目的是提供一种用于将微细的布线图和电路零件等内装于电路基片的复制用零件布线图形成材料,这是一种可确保与布线图的连接并可正确地、低成本地将电路零件等安装在电路基片上的复制用零件布线图形成材料。
本发明的进一步的目的是提供一种使用上述复制用布线图形成材料或复制用零件布线图形成材料(复制材料),形成了布线图和电路零件的布线基片。
为了达到上述目的,有关本发明第1构成的复制材料的特征在于,该材料至少有以下3层,即:作为载体的第1金属层;作为布线图的第2金属层;介于上述第1金属层和第2金属层之间,以可剥离状态使上述第1金属层和第2金属层粘合的剥离层,在上述第1金属层的表层部形成对应于上述布线图形状的凸部,在上述凸部领域上形成上述剥离层和上述第2金属层。
有关本发明第2构成的复制材料的特征在于,该材料至少有以下2层,即:作为载体的第1金属层;作为布线图的第2金属层,在上述第1金属层上,具有用于与上述第2金属层进行电连接的由印刷法形成的电路零件。
用上述第2构成的复制材料,可以通过印刷一起形成电感器、电容器、电阻器等电路零件。特别是电阻器的形成是容易的。电路零件不仅限定这些无源部件,也可以形成半导体芯片等有源部件。
此外,由于使用焊锡等的电路零件的安装不需要了,则可简化安装工序。由于焊锡连接的减少,也可以提高布线基片的可靠性。同时,由于在复制材料上用印刷形成电路零件,则与焊锡安装零件芯片的情况相比较,可以实现电路零件的低高度化,易于进行伴随着埋入的复制和向基片的内装。并且,由于电路零件的配置是自由的,例如可使与内装电容器等的布线距离最短,则能够提高高频特性。
第2构成的复制材料,复制后,在已经剥离的作为载体的第1金属层上,通过形成新的第2金属层和布线图或零件图,能够再次利用第1金属层,该布线图的构成也没有特别的限制。因此,可以实现低成本化,在工业上是极为有用的。
为了达到上述目的,本发明的复制材料的第1制造方法,其特征是:
在第1金属层上形成剥离层;
在上述剥离层上形成第2金属层;
用化学蚀刻法对上述第2金属层、剥离层、以及上述第1金属层的表层部进行蚀刻,将上述第2金属层和上述剥离层形成布线图形状,与此同时在上述第1金属层的表层部,形成其凸部与上述布线图对应的形状的凹凸部。
本发明的复制材料的第2制造方法,其特征是:
在第1金属层上,将第2金属层形成布线图形状;
印刷形成电路零件以便与上述第2金属层进行电连接。
形成布线图的第2金属层,也可以在作为载体的第1金属层上用电镀法、蒸镀法、溅射法等直接形成。在第2金属层形成时,也可以用溅射法等同样形成薄膜电阻器。
本发明的复制材料的第3制造方法,其特征是:
在第1金属层上,形成剥离层和第2金属层;
将上述第2金属层和剥离层加工成布线图形状;
印刷形成电路零件以便与上述第2金属层进行电连接。
本发明的第1构成的布线基片是具有电绝缘性基片、和由使用上述第1构成的复制材料的复制法在上述电绝缘性基片的至少一个主平面上形成的布线图的布线基片,其特征是:上述布线图在上述主平面上形成的凹部内形成。
本发明的第2构成的布线基片是叠层多个布线基片而形成的内穿孔构造的多层布线基片,其特征是:至少在一层上具有上述第1构成的布线基片。
本发明的第3构成的布线基片具有电绝缘性基片、和由使用上述第2构成的复制材料的复制法在上述电绝缘性基片的至少一个主平面上形成的布线图和电路零件,其特征是:上述电路零件与上述布线图进行电连接,上述电路零件和上述布线图埋设在上述主平面中。
本发明的第4构成的布线基片是叠层多个布线基片形成的内穿孔构造的多层布线基片,其特征是:至少在一层上具有上述第3构成的布线基片。
本发明的布线基片的第1制造方法是使用上述第1构成的复制材料的布线基片的制造方法,其特征是:
将形成了包含上述复制材料的至少第2金属层的布线图金属层的一面,压接在未硬化状态的薄片状基材的至少一个主平面上;
将通过上述剥离层与上述第2金属层粘合的上述第1金属层与上述第2金属层剥离,在上述薄片状基材上复制上述布线图金属层。
本发明的布线基片的第2制造方法,其特征是:
在陶瓷薄片上形成贯通孔;
在形成了上述贯通孔的陶瓷薄片的两面,配置在上述陶瓷薄片的烧结温度下实质上不烧结收缩的无机组合物为主成分的约束薄片;
与上述约束薄片一起烧成上述陶瓷薄片;
烧成后,去掉上述约束薄片;
在上述贯通孔中填充热硬化性导电性组合物,得到带有贯通导体的陶瓷基片;
将形成了包含上述第1构成的复制材料的至少第2金属层的布线图金属层的一面,压接在包含热硬化性树脂组合物的未硬化状态的薄片状基材的至少一个主平面上;
将通过上述剥离层与上述第2金属层粘合的上述第1金属层与上述第2金属层剥离,在上述薄片状基材上复制上述布线图金属层;
在上述复制的前或后,在包含上述热硬化性树脂组合物的薄片状基材上形成贯通孔,上述贯通孔中填充热硬化性导电性组合物,得到带有贯通导体的复合布线基片;
叠层上述陶瓷基片和上述复合布线基片,通过加热和压接即可得到多层布线基片。
本发明的布线基片的第3制造方法是使用上述第2构成的复制材料的布线基片的制造方法,其特征是:
将形成了上述复制材料的至少第2金属层和上述电路部件的一面,压接在未硬化状态的绝缘性薄片状基材的至少一个主平面上;
通过剥离上述第1金属层,在上述薄片状基材上至少复制上述第2金属层和上述电路部件。
本发明的布线基片的第4制造方法,其特征是:
在陶瓷薄片上形成贯通孔;
在形成了上述贯通孔的陶瓷薄片的两面,配置在上述陶瓷薄片的烧结温度下实质上不烧结收缩的无机组合物为主成分的约束薄片;
与上述约束薄片一起烧成上述陶瓷薄片;
烧成后,去掉上述约束薄片;
在上述贯通孔中填充热硬化性导电性组合物,得到带有贯通导体的陶瓷基片;
将形成了包含上述第2构成的复制材料的至少第2金属层的布线图金属层的一面,压接在包含热硬化性树脂组合物的未硬化状态的薄片状基材的至少一个主平面上;
通过将通过上述剥离层与上述第2金属层粘合的上述第1金属层与上述第2金属层剥离,在上述薄片状基材上复制上述布线图金属层;
在上述复制的前或后,在包含上述热硬化性树脂组合物的薄片状基材上形成贯通孔,上述贯通孔中填充热硬化性导电性组合物,得到带有贯通导体的复合布线基片;
叠层上述陶瓷基片和上述复合布线基片,通过加热和压接即可得到多层布线基片。
若使用上述第2构成的复制材料,则可在多层基片的任何一层复制电路零件,由于零件配置场所是自由的,因此电子电路设计的自由度得到了飞跃式的提高。
图1是本发明的复制用图形成材料(以下称复制材料)的第1实施形式(第1复制材料)的构成概略断面图。
图2是本发明的复制材料的第2实施形式(第2复制材料)的构成概略断面图。
图3是本发明的复制材料的第3实施形式(第3复制材料)的构成概略断面图。
图4(a)~(f)是上述第1复制材料的制造工序的概略断面图。
图5(a)~(e)是上述第2复制材料的制造工序的概略断面图。
图6(a)~(e)是上述第3复制材料的制造工序的概略断面图。
图7(a)~(c)是使用本发明的复制材料的复合布线基片制造工序的一个例子的概略断面图。
图8是使用本发明的复制材料制成的陶瓷布线基片的构成概略断面图。
图9是在图8的陶瓷布线基片上倒装片式安装半导体芯片的构成概略断面图。
图10(a)~(j)是使用本发明的复制材料的多层布线基片的制造工序的一个例子的概略断面图。
图11是使用本发明的复制材料制成的多层布线基片的一个例子的构成概略断面图。
图12是使用本发明的复制材料制成的多层布线基片的另一个例子的构成概略断面图。
图13是使用本发明的复制材料制成的多层布线基片的又一个例子的构成概略断面。
图14是使用本发明的复制材料制成的多层布线基片的又一个例子的构成概略断面图。
图15是使用本发明的复制材料制成的多层布线基片的又一个例子的构成概略断面图。
图16(a)~(c)是使用本发明的复制材料的多层布线基片制造工序的一个例子的概略断面图。
图17(a)~(c)是使用本发明的复制材料的多层布线基片制造工序另一个例子的概略断面图。
图18(a)~(e)是使用本发明的复制材料的多层布线基片制造工序又一个例子的概略断面图。
图19(a)和(b)是本发明第5实施形式的复制用零件布线图形成材料(第4复制材料)的构成概略断面图。
图20是本发明第6实施形式的复制用零件布线图形成材料(第5复制材料)的构成概略断面图。
图21是本发明第7实施形式的复制用零件布线图形成材料(第6复制材料)的构成概略断面图。
图22(a)~(g’)是使用上述第4复制材料的多层电路基片的制造工序的概略断面图。
图23(a)~(h)是使用上述第5复制材料的电路基片的制造工序的概略断面图。
图24(a)~(h)是使用上述第6复制材料的电路基片的制造工序的概略断面图。
图25是使用上述第4~第6复制材料制造的多层电路基片的断面图。
图26(a)~(c)是模式地表示用本发明的第6复制材料形成构成图25所示多层电路基片的各层的单层布线基片的方法的断面图。
(a’)~(c’)是用(a)~(c)的各个方法形成的多层电路基片的各层的断面图。
(d’)是上述多层电路基片的最下层布线基片的断面图。
实施形式1
图1的断面图表示本发明的复制用布线图形成材料的第1实施形式(以下称为第1复制材料)的构成。
如图所示,上述第1复制材料具有在表层部形成的凹凸部(例如凸部的高是约1~12μm)的第1金属层101。在第1金属层101上,上述凸部形成与布线图对应的形状。在该凸部领域上,形成由有机层或金属镀层组成的剥离层102和第2金属层103。也就是,第1复制材料是上述第1金属层101和第2金属层103通过剥离层102粘合的3层构造。
在第1复制材料中,第2金属层103是布线图,第1金属层101具有作为用于将上述布线图复制到基片的载体的功能。也就是,第1金属层101在将布线图的第2金属层103复制到基片上以后,和剥离层102一起与上述基片剥离。
上述第1复制材料的制造方法包含:
(a)在第1金属层上,通过由有机层或金属镀层组成的剥离层,形成包含与第1金属层同样成分的金属的第2金属层,形成3层构造的工序;
(b)由化学蚀刻法不仅将第2金属层和剥离层也将第1金属层的表层部加工为布线图形状,在第1金属层的表层部形成凹凸部的工序。
在这种制造方法中,使用光刻法等化学蚀刻,可以将第2金属层形成微细的布线图。而且,由于构成布线图(第2金属层)的金属箔包含与构成载体的金属箔(第1金属层)同样的材料,因此经过一次蚀刻处理,即可在构成载体的第1金属层上形成与第2金属层的布线图同样图形的凹凸。
本实施例的第1复制材料,再利用使用后剥离的第1金属层,通过电镀层等剥离层形成与该第1金属层的凸部相同形状的第2金属层,即可再生相同的复制材料。或者说,上述第1金属层例如可应用于凸版印刷用图形成材料等其他用途。因此,本实施例的第1复制材料由于可有效利用资源,则在节省资源和减少废弃物方面是极为有利的。这一点对于后面其他实施例中说明的各种复制材料也都是同样的。
与本实施例的复制材料的布线图电连接那样地形成电感器、电容器、电阻器或半导体元件等电路元件,可以与布线图一起复制到基片上。电感器、电容器和电阻器等无源零件最好用丝网印刷等印刷法,在复制材料上形成。
实施形式2
图2的断面图表示本发明的复制材料第2实施形式(以下称为第2复制材料)的一个例子的构成。
如图2所示,第2复制材料具有在表层部形成了凹凸部的第1金属层101。上述凸部形成对应于布线图的形状。第2复制材料是在其凸部领域上形成由有机层或金属镀层组成的剥离层102和第2金属层103,并在其上形成第3金属层104的4层构造。也就是,第1金属层101和第2金属层103通过剥离层102粘合。
在第2复制材料,第2金属层103和第3金属层104是2层构造的布线图,第1金属层101具有将上述布线图复制到基片上的载体功能。也就是,第1金属层101在将作为布线图的第2金属层103和第3金属层104复制到基片上以后,和剥离层102一起从上述基片剥离。
上述第2复制材料的制造方法包含:
(a)在第1金属层上,通过由有机层或金属镀层组成的剥离层,形成包含与第1金属层同样成分的金属的第2金属层,从而形成3层构造的工序;
(b)在第2金属层上的任意领域形成电镀保护层,使未覆盖上述电镀保护层的露出领域形成布线图形状的工序;
(c)在上述第2金属层表面的上述露出的布线图形状的领域上,用图形电镀法形成由镀层组成的第3金属层的工序;
(d)通过剥离上述电镀保护层,上述第3金属层在第2金属层上形成布线图形状的凸部的工序;
(e)用化学蚀刻法,选择除去未形成上述第3金属层领域的第2金属层、剥离层、以及第1金属层的上层部的工序。
在该制造方法中,当使用与第2金属层相同成分的金属作为第3金属层时,例如,在铜箔(第2金属层)上形成镀铜层(第3金属层)时,采用与实施例1同样的理由和添加法,可将第2和第3金属层形成微细的布线图。
由于第2金属层和剥离层比第3金属层薄,则可在短时间的蚀刻工序中除去,基本上第3金属层的层厚几乎可以不减少地保留下来。因此,可以任意控制布线图的厚度。
当用图形电镀与第2金属层不同的金属,例如,在铜箔(第2金属层)上构成金(第3金属层)作为第3金属层时,由于第3金属层具有蚀刻保护层的功能,则可以选择除去未形成具有上述布线图形状的第3金属层的领域的第2金属层、剥离层、以及第1金属层的上层部。当在第3金属层使用金时,由于复制材料的布线图的最上层为金,则在布线图上倒装片式安装裸芯片、裸的SAW(过滤表面弹性滤的滤波器)等时,可得到低电阻的稳定连接。当在第3金属层使用银时,也得到了同样的效果。
上述制造方法中,在上述第2金属层上形成第3金属层之前,最好对上述第2金属层的表面进行粗糙化处理。所谓在形成上述(第3)金属层之前,是指在上述第2金属层上形成布线图用掩膜(上述电镀保护层)之前,或者是在由上述布线图形状掩蔽的第2金属层上依照上述布线图形成第3金属层之前。这样,对上述第2金属层进行粗糙化处理时,即可提高上述第2金属层与上述第3金属层的粘结性。
上述制造方法中,最好用电解电镀法在上述第2金属层上形成上述第3金属层。若用上述电解电镀法形成上述第3金属层或上述布线图形成用金属层,则在上述第2金属层和上述第3金属层的粘结面,不仅得到了适度的粘结性,而且由于在上述金属层之间没有间隙,即使进行蚀刻等,也可形成良好的布线图。另外,用板式电镀在第2金属层上形成上述第3金属层以后,也可以在布线图上实行掩蔽,进行图案形成。这时,也有防止复制后的第2金属层表面氧化、改善焊锡润湿性的效果。
上述制造方法中,最好用化学蚀刻法将第2和第3金属层并包含第1金属层的表层部加工成布线图形状。
上述制造方法中,根据与上述同样的理由,上述第2金属层包含从铜、铝、银和镍组成的群组中选择的至少一种金属,最好是包含铜。第1金属层在使用化学蚀刻与第2金属层蚀刻的同时,在其表层部形成与布线图(第2金属层)相同形状的凸部,希望具有与第2金属层相同的金属成分。其中,第1和第2金属层最好由铜箔构成,特别是电解铜箔。
对于上述第1和第2金属层的制作方法,没有特别的限制,例如也可以用公知的金属箔制造方法制作。
上述粗糙化处理,例如可以采用黑化处理、软蚀刻处理、喷砂处理等。
与本实施例的复制材料的布线图进行电连接地形成的电感器、电容器、电阻器或半导体元件等电路零件,可以与布线图一起复制到基片上。电感器、电容器和电阻器等无源部件最好用丝网印刷等印刷法,在复制材料上形成。
实施形式3
图3的断面图表示本发明的复制材料的第3实施形式(以下称为第3复制材料)的一个例子的构成。
如图所示,第3复制材料具有在表层部形成了凹凸部的第1金属层101。上述凸部形成对应于布线图的形状。第3复制材料的构成是具有5层构造,即在上述凸部领域上形成由有机层或金属镀层组成的剥离层102和第2金属层103,还在其上形成了第3金属层104、在层104上形成第4金属层105。第1金属层101与第2金属层103通过剥离层102粘合。
在第3复制材料中,第2金属层103、第3金属层104和第4金属层105是3层构造的布线图。第1金属层101具有将上述布线图复制到基片上的载体功能。也就是,第1金属层101在将作为布线图的第2金属层103、第3金属层104和第4金属层105复制到基片上以后,和剥离层102一起从上述基片剥离。
第3复制材料的制造方法如下。
(a)在第1金属层上,通过剥离层,形成包含与第1金属层相同成分的金属的第2金属层,从而形成3层构造的工序;
(b)在第2金属层上的任意领域形成电镀保护层,使未覆盖上述电镀保护层的露出领域形成布线图形状的工序;
(c)在上述第2金属层的上述露出的布线图形状的领域上,制作由电镀层组成的第3金属层的工序;
(d)在上述第3金属层上,制作用与上述第1~第3金属层不同的金属成分并且对腐蚀上述第1~第3金属层的蚀刻液具有化学稳定性的金属成分构成的第4金属层的工序;
(e)通过剥离上述电镀保护层,第3和第4金属层形成为布线图形状的凸部的工序;
(f)用化学蚀刻法,选择地除去未形成具有上述布线图形状的第3和第4金属层领域的第2金属层、剥离层、以及第1金属层的上层部的工序。
若采用该制造方法,根据与上述同样的理由和采用添加法,即可形成微细的布线图。还可任意控制布线图的厚度。
在上述制造方法中,在上述第2金属层上形成第3金属层之前,最好对上述第2金属层的表面进行粗糙化处理。所谓形成上述金属层之前,是指在上述第2金属层上形成布线图用掩膜之前,或者是在由上述布线图形状掩蔽的第2金属层上依照上述布线图形成第3金属层之前。这样,若对上述第2金属层进行粗糙化处理,即可提高上述第2金属层与上述第3金属层的粘结性。
上述制造方法中,最好用电解电镀法在上述第2金属层上形成上述第3金属层。若用上述电解电镀法形成上述第3金属层或上述布线图形成用金属层,则在上述第2金属层和上述第3金属层的粘结面,不仅得到了适度的粘结性,而且由于在上述金属层之间没有间隙,即使进行蚀刻等,也可形成良好的布线图。
另外,用板式电镀在第2金属层上形成上述第3金属层以后,也可以在布线图上实行掩蔽,进行图案形成。这时,也有防止复制后的第2金属层表面氧化、改善焊锡润湿性的效果。
上述制造方法中,在上述第3金属层上形成的第4金属层,最好用电解电镀法形成。第4金属层的材料与第1~第3金属层的成分不同,也就是,选择对腐蚀上述第1到第3金属层的蚀刻液具有化学稳定性的金属成分,这样,即使采用工序(f)的化学蚀刻法,也可以在不减少其厚度的情况下,与上述第1金属层的表层部一起将第2、3、4金属层加工成布线图形状。
上述制造方法中,根据与上述同样的理由,上述第2、第3金属层包含从铜、铝、银和镍组成的群组中选择的至少一种金属,最好是包含铜。第1金属层在使用化学蚀刻与第2金属层蚀刻的同时,在其表层部形成与布线图(第2金属层)相同形状的凸部,希望具有与第2金属层相同的金属成分。例如,这些金属层最好由铜箔构成,特别是电解铜箔。上述第4金属层希望是化学性能稳定的、低电阻的Ag或Au电镀层。
上述第1和第2金属层的制作方法没有特别的限制,例如也可以用公知的金属箔制造方法制作。
上述粗糙化处理,例如可以采用黑化处理、软蚀刻处理、喷砂处理等。
上述实施例1~3的第1、第2和第3复制材料中,使剥离层介于中间的上述第1金属层和第2金属层的粘结强度弱,例如最好在50gf/cm以下。剥离层可以使用比具有粘结力的1μm更薄的有机层,例如可以使用热硬化树脂的氨甲酸酯系列树脂、环氧系列树脂、酚醛树脂等,没有什么限制,也可以使用其他热塑性树脂。但是,当比1μm厚时,剥离性能恶化,复制是有困难的。
另外,第1~第3复制材料中,为了达到降低粘结力的目的,作为剥离层也可以使电镀层介于中间。例如,将远薄于1μm的金属镀层、镍镀层、镍磷合金层、铝镀层或铬镀层等作为剥离层介于铜箔(第1和第2金属层)之间,即可具有剥离性。这样,在将上述第2金属层复制到基片上以后,上述第2金属层容易从上述第1金属层剥离,则很容易仅将上述第2金属层复制到上述基片上。当剥离层由金属镀层构成时,100nm~1μm的厚度是足够的,越厚工程费用越高,希望至少薄于1μm。
第1~第3复制材料中,由镀Au形成易于与第1金属层剥离的剥离层时,复制后,在使第1金属层从基片剥离时,剥离层将残留在布线图的第2金属层的表面。这样,就得到了表面经镀Au处理的布线图,在FC安装(倒装片式安装)、零件安装中都是很出色的。
上述第1~第3复制材料中,上述第1金属层最好包含由铜、铝、银和镍组成的群组中选择的至少一种金属,特别是包含铜。上述第2金属层与第1金属层一样,最好包含由铜、铝、银和镍组成的群组中选择的至少一种金属,特别是包含铜。上述金属,一种可以,组合二种以上也可以。
上述第1~第3复制材料中,在进行蚀刻等时,由于很容易同时加工二层构造的金属层,因此上述第1金属层和第2金属层最好包含同一成分的金属。这时,由于在第1金属层和第2金属层之间没有热膨胀系数的差别,因此加热时难于产生图形变形,适合微细布线图的复制。在剥离层中使用电镀层时,可以用铜蚀刻液加工。若包含上述同一成分的金属时,对该金属的种类没有特别的限制,但是最好由铜箔组成,其导电性优良,特别是电解铜箔。上述金属,一种可以,组合二种以上也可以。
上述第1~第3复制材料中,上述第2金属层表面的中心线平均粗糙度(Ra)最好是2μm以上,特别是最好3μm以上。第1复制材料,当上述中心线平均粗糙度小于2μm时,则与复制基片的粘结性可能是不充分的。第2和第3复制材料,当上述中心线平均粗糙度小于2μm时,则构成多层布线图的金属层间的粘结性是不充分的,例如,在对上述金属层进行蚀刻时,在上述金属层间隙中将进入蚀刻液,布线图可能是不良的。
上述第1~第3复制材料中,上述第2金属层的厚度最好在1~18μm的范围,特别好在3~12μm的范围。当上述厚度比3μm薄,则在将上述第2金属层复制到基片上时,未显示出良好的导电性,当上述厚度比18μm厚时,则难于形成微细的布线图。
上述第1~第3复制材料中,上述第1金属层的厚度最好在4~40μm的范围,特别是最好在20~40μm的范围。第1金属层具有载体的功能,由于与布线层一样表层部具有被蚀刻的凹凸构造,希望是具有足够厚的金属层。同时,第1~第3复制材料,将载体作为金属层(第1金属层),对于复制时产生的热变形和平面方向的应力变形,也显示足够的机械强度和耐热性。
上述第1~第3复制材料的整体厚度通常在40~150μm的范围,最好在40~80μm的范围。布线图的线宽,通常要求微细的线宽达到约25μm,本发明中,最好是这样的线宽。
与本实施例的复制材料的布线图进行电连接地形成的电感器、电容器、电阻器或半导体元件等电路零件,可以与布线图一起复制到基片上。电感器、电容器和电阻器等无源零件最好用丝网印刷等印刷法,在复制材料上形成。
实施形式4
在本实施例中,将说明使用本发明的各种复制用布线图形成材料(第1~第3复制材料)的布线基片的制造方法,以及用该制造方法制作的布线基片的构成。
使用本发明的复制材料的布线基片的制造方法,例如有以下2种制造方法。
首先,第1个制造方法包含:
(h)准备在上述实施形式1~3中说明的第1~第3复制材料的至少一种,使其布线层一面(形成第2金属层等的一面)与薄片状基材(基片材料)的至少一个表面接触地配置并把它们粘结的工序;
(i)从上述复制材料剥离第1金属层,在上述薄片状基材上仅复制布线层的工序。
这样,可以制成微细布线图在上述薄片状基材上形成为凹形状的布线基片。由于该布线基片其布线部分是凹形状,则可利用该凹部决定位置,例如,有利于半导体的倒装片式安装。
其次,第2个制造方法是多层布线基片的制造方法,是包含将由上述第1制造方法得到的布线基片叠层二层以上的工序的方法。在第1制造方法中,由于在100℃以下的低温即可实现布线图的复制,即使使用陶瓷净化薄片和热硬化树脂性薄片中的任一种作为上述薄片状基材,都可以在进行布线图复制后,将薄片维持在未硬化状态。这样,可以在叠层未硬化状态的布线基片后,一起进行热硬化收缩。因此,与反复进行每叠层一层布线基片后进行硬化收缩工序的以往多层布线基片的制造方法比较,即使具有4层以上的多层布线基片的情况,其优点是不必进行各层的硬化收缩的校正。可以简化工序。
这样,即可制成具有微细布线图的多层布线基片。但是,在上述多层布线基片中,在内层的布线基片形成的布线图不必是凹形状的。因此,用于形成该布线图的复制材料,其第1金属层的表层部不必形成凹凸状,可以是平坦的。这时,通过控制形成布线图形状时的化学蚀刻时间,在蚀刻到剥离层的阶段停止加工,即可使第1金属层不被蚀刻。例如,在剥离层为Ni系列镀层时,使用在氯化铜水溶液中加入铵离子的氯基系列液体作为蚀刻液,则可仅蚀刻除去铜箔(布线图)部分,而剩下剥离层。该复制材料,在压接到基片后剥离载体铜箔(第1金属层)时,也同时剥离作为剥离层的镀层,在复制上没有任何问题。
在使用上述第1复制材料时,通过将第1复制材料压接到薄片状基材(基片材料)上,上述第2金属层和第1金属层的凸部将埋入薄片状基材。此后,剥离第1金属层,表面有凹部,即制成在该凹部的底部具有由第2金属层组成的布线层的布线基片。
在使用上述第2复制材料时,通过将第2复制材料压接到薄片状基材上,上述第2和第3金属层的全部以及第1金属层的凸部埋入薄片状基材后,除去上述第1金属层。这样,表面上具有与上述第1金属层凸部厚度相同深度的凹部,即可制成在该凹部的底部形成由上述第2和第3金属层组成的二层构造的布线层的布线基片。
同样,当使用上述第3复制材料时,在上述第2、3以及第4金属层的全部和第1金属层的凸部埋入薄片状基材后,除去上述第1金属层。这样,表面上具有与上述第1金属层凸部厚度相同深度的凹部,即可制成在该凹部的底部形成由上述第2、3以及第4金属层组成的三层构造的布线层的布线基片。
在上述第1和第2布线基片的制造方法中,上述薄片状基材包含无机填料和热硬化性树脂组合物,并有至少一个贯通孔,在上述贯通孔中最好填充导电性糊浆。这样,即可容易地制成热传导性优良、基片两面的布线图通过上述导电性糊浆进行电连接的、具有IVH构造的高密度安装用复合布线基片。若用该薄片状基材,则在布线基片制作时,不需要高温处理,使用热硬化性树脂的硬化温度是200℃的低温处理是足够的。
上述薄片状基材,最好是无机填料的比例为70~95重量%、热硬化性树脂组合物的比例为5~30重量%,特别是最好上述无机填料的比例为85~90重量%、上述热硬化性树脂组合物的比例为10~15重量%。上述薄片状基材由于可高浓度包含上述无机填料,则根据其含有量,可对布线基片任意设定热膨胀系数、热传导度、介电常数等。
上述无机填料最好是从Al2O3、MgO、BN、AlN以及SiO2组成的群组中选择的至少一种无机填料。通过适当决定上述无机填料的种类,即可按所希望的条件设定热传导性、热膨胀性、介电常数。例如,可以将上述薄片状基材的平面方向热膨胀系数设定与安装的半导体的热膨胀系数相同,而且具有高热传导性。
上述无机填料中,使用Al2O3、BN、AlN等的薄片状基材,热传导性优良,使用MgO的薄片状基材,热传导性优良而且热膨胀系数大。使用SiO2特别是非晶质SiO2时,可以得到热膨胀系数小、轻量、低介电常数的薄片状基材。上述无机填料,可以是一种,也可以组合二种以上。
含有上述无机填料和热硬化性树脂组合物的薄片状基材可以按下法制作。首先,在含有上述无机填料和热硬化性树脂组合物的混合物中加入粘度调整用溶剂,调制任意浆液粘度的浆液。上述粘度调整用溶剂可以使用甲基乙基甲酮、甲苯等。
接着,在预先准备的离型薄膜上,使用上述粘合液,用刮浆刀法等造膜,以低于上述热硬化性树脂的硬化温度的温度进行处理,使上述粘度调整用溶剂挥发后,再除去上述离型薄膜,即可制成薄片状基材。
上述造膜时的膜厚由上述混合物的组成和添加的上述粘度调整用溶剂的量决定,通常,厚度是80~200μm的范围。使上述粘度调制用溶剂挥发的条件由上述粘度调制用溶剂的种类和上述热硬化性树脂的种类等决定,通常,温度是70~150℃,5~15分钟。
上述离型薄膜,通常可以使用有机薄膜,例如,最好是含有由聚乙烯、聚对苯二甲酸乙二酯、萘二甲酸乙二酯、聚苯硫醚(PPS)、聚对苯二甲酸苯酯、聚酰亚胺和聚酰胺组成的群组中选择的至少一种树脂的有机薄膜,特别是PPS。
其他薄片状基材是在薄片状增强材料中浸渗热硬化性树脂组合物的材料,是具有至少一个贯通孔,在上述贯通孔中有填充导电性糊浆的薄片状基材。
上述薄片状增强材料是可保持上述热硬化性树脂的多孔性材料,没有特别的限制,最好是由玻璃纤维织布、玻璃纤维无纺布、耐热有机纤维织布和耐热有机纤维无纺布组成的群组中选择的至少一种薄片状增强材料。上述耐热有机纤维例如可以是全芳香族聚酰胺(芳族聚酰胺树脂)、全芳香族聚酯、聚丁烯氧化物等,其中最好是芳族聚酰胺树脂。其他好的薄片基材是聚酰亚胺等的薄膜。使用聚酰亚胺等的薄膜,可以得到具有精细外形的优良基片。
上述热硬化性树脂,对耐热性没有特别的限制,最好包含耐热性特别优良的由环氧系列树脂、酚醛系列树脂和氰酸酯系列树脂或聚邻苯二甲酸苯酯树脂组成的群组中选择的至少一种树脂。上述热硬化性树脂可以是任一种,也可以组合二种以上。
这种薄片状基材是在上述热硬化性树脂组合物中浸渍上述薄片状增强材料后,经干燥使其为半硬化状态而制成的。上述浸渍最好在以下情况下进行,即:在上述全部薄片状基材中的上述热硬化性树脂的比例为30~60重量。
在上述多层布线基片的制造方法中,如上所述,在使用含有热硬化性树脂的薄片状基材时,最好通过经加热加压处理的上述热硬化性树脂的硬化进行上述布线基片的叠层。这样,在上述布线基片的叠层工序中,以上述热硬化性树脂的硬化温度为200℃的低温处理就足够了。
另一种薄片状基材是包含有机粘合剂、增塑剂和陶瓷粉末的净化薄片,至少有一个贯通孔,在上述贯通孔中填充了导电性糊浆。该薄片状基材是高耐热性、良好的密闭性、优良的热传导性。
上述陶瓷粉末最好包含由Al2O3、MgO、ZrO2、TiO2、BeO、BN、SiO2、CaO以及玻璃组成的群组中选择的至少一种陶瓷,特别最好是Al2O3 50~55重量%和玻璃粉45~50重量%的混合物。上述陶瓷可以是一种,也可以组合二种以上。
上述有机粘合剂可以使用聚丁酸乙烯酯(PVB)、丙烯酸树脂、甲基纤维树脂等,上述增塑剂可以使用邻苯二甲酸丁基苯甲基酯(BBP)、邻苯二甲酸二丁酯(DBP)等。
含有上述陶瓷粉等的净化薄片可与含有上述无机填料和热硬化性树脂的薄片状基材的上述制作方法一样制作。各处理条件可根据上述构成材料的种类等适当决定。
在上述多层布线基片的制造方法中,当使用上述净化薄片作为上述薄片状基材时,最好通过经加热加压处理的上述薄片状基材的粘结和经烧成的陶瓷粉末的烧结进行上述布线基片的叠层。
上述薄片状基材的厚度通常是30~250μm的范围。
如前所述,上述薄片状基材至少有一个贯通孔,最好在上述贯通孔中填充导电性糊浆。上述贯通孔的位置通常是与布线图接触地形成,没有特别的限制,最好在250~500μm的等间隔位置形成间距。
上述贯通孔的大小,也没有特别的限制,通常是直径100~200μm的范围,最好是直径100~150μm的范围。
上述贯通孔的形成方法由上述薄片状基材的种类等适当决定,例如有:碳酸气体激光加工、用冲印铜字模型机的加工、由金属模一次加工等。
上述导电性糊浆应有导电性,没有特别的限制,通常使用含有导电性金属材料的颗粒的树脂等。上述导电性金属材料可以使用铜、银、金、银钯等,上述树脂可以使用环氧系列树脂、酚醛系列树脂、丙烯酸系列树脂等热硬化性树脂。上述导电性糊浆中的上述导电性金属材料的含量通常是80~95重量%的范围。上述薄片状基材是陶瓷净化薄片的情况下,用玻璃和丙烯基粘合剂代替热硬化性树脂。
在上述(h)工序的复制材料与薄片状基材的粘结方法,以及在(i)工序中从上述第2金属层剥离第1金属层的方法,没有特别的限制,在上述薄片状基材含有热硬化性树脂的情况下,可按以下方法进行。
首先,如上所述那样配置上述复制材料和薄片状基材,对其进行加热加压处理,使上述薄片状基材中的上述热硬化性树脂熔融软化,在上述薄片状基材中埋没形成布线图的金属层(第2金属层等)。接着,以上述热硬化性树脂的软化温度或硬化温度对其进行处理,在后者的情况下,使上述树脂硬化。这样,即可粘结上述复制材料和薄片状基材,而且上述第2金属层和薄片状基材也被粘结固定。
上述加热加压条件是在上述热硬化性树脂不完全硬化的范围,没有特别的限制,通常压力约9.8×105~9.8×106Pa(10~100kgf/cm2)、温度为70~260℃、时间是30~120分钟。
接着,在上述复制材料与薄片状基材粘结后,拉伸作为上述载体层的第1金属层,通过在剥离层内剥离,可使第1金属层从第2金属层剥离。也就是,使剥离层介于中间的上述第1金属层和上述第2金属层的粘结强度比薄片状基材和作为布线层的第2金属层的粘结强度弱,则上述第1金属层和第2金属层的粘结面剥离,在上述薄片状基材上仅复制第2金属层后,第1金属层被剥离。上述热硬化性树脂的硬化在从上述第2金属层剥离第1金属层之后进行。
另外,在上述薄片状基材是含有上述陶瓷的净化薄片时,可按以下方法进行。与上述同样,进行加热加压处理,将形成布线图的金属层埋没在上述薄片状基材中,可以粘结上述薄片状基材和复制材料。此后,与上述同样,通过上述剥离,除去上述布线层(第2金属层等)以外的复制材料的构成材料。接着,在复制了形成布线图的第2金属层等的上述净化薄片的两面或单面上,配置以在上述净化薄片的烧结温度下实质上不烧结收缩的无机组合物为主成分的约束薄片,叠层后,进行脱粘合剂处理和烧成处理。以后,去掉上述约束薄片,即可形成具有由第2金属层等构成的布线图的陶瓷基片。
在上述复制时的加热加压条件,由上述净化薄片和导电性糊浆含有的热硬化性树脂的种类等适当决定,通常压力约9.8×105~1.96×107Pa(10~200kgf/cm2)、温度为70~100℃、时间是2~30分钟。这样,即可对净化薄片无任何损伤地形成布线图。
在形成上述布线图的净化薄片的两面或者单面上,配置并叠层以在上述净化薄片的烧结温度下实质上不烧结收缩的无机组合物为主成分的约束薄片的加热加压条件根据上述净化薄片和约束薄片含有的热硬化性树脂的种类等适当决定,通常压力约1.96×106~1.96×107Pa(20~200kgf/cm2)、温度为70~100℃、时间是1~10分钟。
上述脱粘合剂处理,由上述粘合剂的种类、构成布线图的金属等适当决定其条件,通常使用电炉时,可按照温度500~700℃、升温时间10小时、保持时间2~5小时进行处理。特别是在铜箔布线的情况下,使用由热分解性优良的甲基丙烯酸系列丙烯基粘合剂等的有机粘合剂构成的净化薄片,在非氧化环境的氮环境下,进行脱粘合剂和烧成。
上述烧成处理的条件由上述陶瓷的种类等适当决定,通常使用带式炉时,其条件是:在空气或氮气中、温度为860~950℃、时间是30~60分钟。
这里,进一步说明上述第2种制造方法。用该方法制作多层布线基片时,将按上述方法制作的单层布线基片进行叠层,对层间进行粘结。在将多个单层布线基片叠层后,可一起进行粘结固定。
例如,当对使用含有热硬化性树脂的薄片状基材制成的布线基片进行叠层制作多层布线基片时,首先,与上述同样,经加热加压处理,在上述薄片状基材上,从复制材料仅复制布线层(第2金属层等),得到单层布线基片。在得到该布线基片时,上述热硬化性树脂未进行硬化处理,仍保持未硬化状态。准备数个单层布线基片并进行叠层。接着,以上述热硬化性树脂的硬化温度对该叠层体进行加热加压处理,使上述热硬化性树脂硬化,从而将上述布线基片间粘结固定。用于在上述单层布线基片上复制布线层的加热加压处理的温度为100℃以下,使复制后的薄片状基材大部分进行预浸处理。这样,由于不是顺序粘结固定单层布线基片,而是在叠层单层布线基片后一起进行粘结固定,则可制成多层布线基片。
在以玻璃环氧基片等作为芯子的组合基片情况下,使用本发明的复制材料,可用以下方法进行制作,即:薄片状基材在未硬化状态下复制布线图形成单层布线基片,在未硬化状态原样顺序叠层这些单层布线基片,再一起使该叠层体硬化。
例如,对使用含有陶瓷的薄片状基材的陶瓷布线基片进行叠层制造多层布线基片时,与上述同样,将复制材料压接在上述薄片状基材上仅复制布线层(第2金属层等)以后,叠层多个该单层陶瓷布线基片,通过加热加压处理和上述陶瓷的烧成,使上述布线基片间粘结固定。
上述多层布线基片的叠层数没有特别的限制,通常是4~10层,20层也可以。上述多层布线基片的整体厚度通常是200~1000μm。
构成上述多层布线基片最外层的布线基片电连接是优良的,如上所述,最好是使用本发明的复制材料(第1、第2、或第3复制材料)在表面的凹部埋入布线层(第2金属层等)的构造。上述多层布线基片最外层以外的中间层可以是表面平坦构造的布线基片,也可以是在表面的凹部形成布线层(第2金属层等)的布线基片。
下面详细说明本发明的布线基片的构成。
如图8所示,使用本发明的复制材料(第1、第2、或第3复制材料制作的布线基片的第1种形式,是在薄片状基材805的表面形成布线图801的布线基片,其特征是:在至少一个表面上具有至少一个凹部,在上述凹部的底部形成上述布线图801。其特征还有:在布线图801上形成经电镀处理的金等电镀层802。
这样,在该布线基片上进行半导体的倒装片式安装时,如图9所示,可利用上述凹部,决定在半导体905上形成的凸部904的位置。与半导体905的连接部903在化学性能稳定的镀金层上形成,则可使接触电阻小,并提高了可靠性。另外,由于利用凹部进行电镀处理,则可确保沿面距离,不会产生镀层间短路等,能够维持微细布线图的可靠性。
上述布线基片中,上述布线图的厚度最好是3~35μm的范围。当上述厚度薄于3μm时,不能得到良好的导电性。当厚于35μm时,难于形成微细的布线图。
上述布线基片中,上述凹部的深度最好是1~12μm的范围。当上述深度深于12μm,则在安装半导体时,任何凸部都不能与上述布线图接触,并且要花费密封树脂的密封时间。当上述深度浅于1μm时,则不能利用上述凹部决定上述凸部的位置。
利用本发明的复制材料制作的布线基片的第2种形式,如图10(j)所示,是在薄片状基材1001表面形成布线图(1002等)的多层布线基片,其特征是:至少在一个表面上具有至少一个凹部,在上述凹部的底部形成上述布线图。该多层布线基片由于使用本发明的复制材料,则在各层的布线基片能以薄片状基材的未硬化状态或净化薄片状态形成布线图。这样,在叠层单层布线基片以后,可一起进行粘结固定,并同时进行薄片状基材和金属箔布线图的烧成。其结果是可以得到以各层的层间穿孔为起始的布线图位置精度极高的多层布线基片。
利用本发明的复制材料制作的布线基片的第3种形式,如图11所示,是由陶瓷组成的电绝缘性基片1608以及至少包含热硬化性树脂组合物的电绝缘性基片1602的叠层构造构成的多层布线基片。电绝缘性基片1602使用本发明的复制材料,形成的布线图不突出于表面。对用上述复制材料复制布线图的含有未硬化状态的热硬化性树脂组合物的电绝缘性薄片和由陶瓷构成的电绝缘性基片进行叠层,可用比较小的按压力一起硬化,则可在不损伤陶瓷层的情况下实现多层布线基片。
另外,上述多层布线基片也可以预先用印刷和烧成在陶瓷基片上形成布线图以后,接合含有热硬化树脂组合物的电绝缘性薄片进行制作。但是,由于用印刷形成的布线图为突起物,则在与含有热硬化树脂组合物的电绝缘性薄片接合的工序中,产生应力集中,常常成为陶瓷基片层裂纹的起点。
利用本发明的复制材料制作的布线基片的第4种形式,如图12所示,与上述第3种形态的布线基片同样,是由陶瓷组成的电绝缘性基片1608以及至少包含热硬化性树脂组合物的电绝缘性基片1602的叠层构造构成的多层布线基片。在叠层的电绝缘性基片的各层,在所定位置配置填充了导电性穿孔组合物的层间穿孔1603,形成与其电连接的布线图1610。这种构造是陶瓷基片和树脂基片的叠层体,可以实现与仅由陶瓷基片组成的多层布线基片或仅由树脂基片组成的多层布线基片的布线规则同样的多层布线连接。
这时,用于陶瓷基片层间连接穿孔的导电性组合物是由金属粉和玻璃粉组成的烧结物,用于树脂基片层间连接穿孔的导电性组合物是由金属粉和热硬化性树脂的混合物组成的树脂组合物。
在含有热硬化性树脂组合物的电绝缘性基片和陶瓷基片的界面的陶瓷基片上形成的布线层,其特征是:不突出于表面,而内装于陶瓷基片内。
在陶瓷层的烧成工序中,在复制了布线图的净化薄片的两面或单面,配置以在净化薄片的烧结温度下实质上不烧结收缩的无机组成的为主成分的约束薄片后,最好进行烧成处理。这样,由于可实现在平面方向的无收缩烧结,则即使与树脂系列基片进行叠层时,也可以采用共同的层间穿孔位置数据。
不言而喻,采用印刷和烧成在填充了穿孔糊浆的陶瓷净化薄片上形成布线图以后,使其与含有热硬化树脂组合物的电绝缘层薄片接合,即可实现叠层体的层间连接。但是,由于用印刷形成的布线图为突起物,则在将含有热硬化树脂组合物的电绝缘性薄片和陶瓷净化薄片接合的工序中,产生应力集中,常常成为陶瓷基片层裂纹的起点。
如图13所示,利用本发明的复制材料,采用机械强度比较好的氧化铝基片和以高热传导性为特征的氮化铝基片等烧结温度高的陶瓷基片1708,与至少含有热硬化性树脂组合物的电绝缘性基片1702的叠层构造,可以制作形成低电阻布线的多层布线基片。这里,陶瓷基片使用的层间穿孔与树脂系列基片使用的层间穿孔一样,都可以由热硬化性导电性树脂组合物形成。
当然,这里使用的陶瓷基片是可以与铜和银同时烧成的低温烧成陶瓷,例如可以采用氧化铝基玻璃陶瓷、Bi-Ca-Nb-O系列陶瓷等。
利用本发明的复制材料制作的布线基片的第5形式,如图14所示,与上述第3或第4形式的布线基片同样,是具有含有热硬化性树脂组合物的电绝缘性基片和陶瓷组成的电绝缘性基片的叠层构造的不同种类叠层布线基片的一种,对使含有热硬化性树脂组合物的电绝缘性基片介于中间并具有不同组成的各种陶瓷构成的电绝缘基片1801·1802进行叠层。
对于这种构造,以前,烧结温度和烧成收缩图形不同,由于烧结时的相互扩散等原因技术上有困难,容易构成磁性体陶瓷和电介质陶瓷的异种叠层,高介电系数的电介质陶瓷和低介电系数的电介质陶瓷的异种叠层。在本发明的异种叠层布线基片的制作工序中,使用本发明的复制材料,例如将铜箔等布线图复制到净化薄片或含有未硬化的热硬化性树脂的薄片上,制成各层的布线基片。这样,即可在叠层时不产生损伤地得到具有全层低电阻布线的叠层体。
第5形式的布线基片中,使含有热硬化性树脂组合物的电绝缘性基片介于陶瓷基片之间,即可对烧结温度相互不同的陶瓷基片进行叠层。这样,可以容易实现各层介电系数相互不同的异种叠层布线基片和对磁性体层和电介质层进行叠层的异种叠层布线基片。
不言而喻,在填充了穿孔糊浆的陶瓷净化薄片上经印刷和烧成形成布线图以后,与含有热硬化树脂组合物的电绝缘性薄片接合,也可以进行叠层体的层间连接。但是,由于印刷形成的布线图为突起物,则在与含有热硬化树脂组合物的电绝缘性薄片接合的工序中,产生应力集中,常常成为陶瓷基片层裂纹的起点。
利用本发明的复制材料制作布线基片的第6形式,如图15所示,与上述第4或第5形式的布线基片同样,是由陶瓷组成的电绝缘性基片1801、1802和至少含有热硬化性树脂组合物的电绝缘性基片1807的叠层构造。其特征是:至少在最上层或最下层配置含有上述热硬化性树脂组合物的电绝缘性基片1807,在内层配置由陶瓷组成的电绝缘性基片1801、1802。这种构造中,由于覆盖基片最表面的一层是由具有不易破裂性质的热硬化性树脂组合物形成的,因而在耐落下性方面是出色的。
在这些异种叠层布线基片的制作工序中,利用本发明的复制材料,将铜箔等的布线图复制到净化薄片或含有未硬化的热硬化性树脂的薄片上,制成各层的布线基片。这样,即可在叠层时不产生损伤地得到具有全层低电阻布线的多层布线基片。
不言而喻,在填充了穿孔糊浆的陶瓷净化薄片上经印刷和烧成形成布线图以后,与含有热硬化树脂组成的电绝缘性薄片接合,也可以进行叠层体的层间连接。但是,由于印刷形成的布线图为叠层时的突起物,则在与含有热硬化树脂组合物的电绝缘性薄片接合的工序中,常常成为陶瓷基片层裂纹的起点。
还有,形成电感器、电容器、电阻器或半导体元件等电路部件,可以与布线图一起复制到基片上,以便与本实施例复制材料的布线图进行电连接。电感器、电容器和电阻器等无源零件最好用丝网印刷等印刷法在复制材料上形成。
以下说明第1~第4实施形式更具体的实施例。
实施例1
按照图4(a)~(f)所示,制作本发明的第1复制材料。
如图4(a)所示,准备厚度35μm的电解铜箔作为第1金属层401。首先,将铜盐原料溶解在碱性浴中,使其在高电流密度的旋转滚筒中进行电沉积,制成金属层(铜层),再连续卷绕该铜层,即可制成电解铜箔。
如图4(b)所示,在上述第1金属层401的面上,经电镀处理形成约100nm厚度的Ni-P合金层,作为剥离层402。在其上用电解电镀法叠层厚度9μm的与上述第1金属层401同样的电解铜箔,作为布线图形成用第2金属层403,从而制成3层构造的叠层体。
进行粗糙化处理,使其表面的中心线平均粗糙度(Ra)为4μm。可以通过在上述电解铜箔中析出铜的微细颗粒进行上述粗糙化处理。
如图(c)~(e)所示,用光刻法贴上干膜保护层(DFR)404,进行布线图部分的曝光、显影,在上述叠层体中,用化学蚀刻法(在氯化铁水溶液中浸渍)对第2金属层403、剥离层402、第1金属层401的表层部进行蚀刻,形成任意的布线图。
此后,如图4(f)所示,用剥离剂除去掩模部分(DFR404),即可得到第1复制材料。由于第1金属层和第2金属层都由铜构成,则由一次化学蚀刻,不仅第2金属层而且第1金属层的表层也可以蚀刻为布线图形状。该第1复制材料的特征是,作为载体层的第1金属层的表层部被加工成布线图形状。
在上述制成的第1复制材料中,粘结上述第1金属层401和第2金属层403的剥离层402,本身结粘结力弱而耐药性强。这样,在第1金属层401、剥离层402、第2金属层403的整个叠层体上进行蚀刻处理时,层间也不会剥离,可毫无问题地形成布线图。另外,上述第1金属层401与第2金属层403的粘结强度是40gf/cm,剥离性良好。使用这种第1复制材料,向基片进行第2金属层403的复制的结果是,第2金属层403与剥离层402的粘接面很容易剥离,即可仅将上述第2金属层403复制到上述基片上。
本实施例的第1复制材料,由于载体(第1金属层)由35μm的铜箔构成,则即使复制时复制材料变形,载体层也经得起该变形应力。
第1复制材料中,作为载体层的第1金属层的表层,布线图部分为凸部,布线图以外的部分为凹部,在薄片状基材(基片材料)上压接该复制材料时,从埋入布线图部分压出的基材很容易流入上述凹部,则易于抑制可使布线图变形的横方向变形应力。因此,本实施例的图形变形仅是由于基材的硬化收缩产生的那部分变形(0.08%)。
作为比较,当使用第1金属层401的表层未被蚀刻,而仅在第2金属层形成布线图的复制材料(即载体层表面平坦的复制材料)时向薄片状基材进行布线层复制时,其图形的变形,最大为0.16%。在该比较例中,由于载体是厚铜箔,则与本实施例一样,基本上变形很少,而在布线集中的部分,由于不能确保基材的流入领域,存在部分布线图的微小变形。该图形变形量实用上是很小的值,然而,当使用上述比较例的复制材料时,形成的布线图相对于基片表面为平坦的或凸部,未形成如本实施例第1复制材料的凹部,未能达到容易进行倒装片式安装时的位置配合的本实施例复制材料的效果。这样,蚀刻可达作为载体层的第1金属层,从而在载体层表面形成对应于布线图的凸部,可以认为是本发明复制材料的效果。
本实施例中,在剥离层中使用了具有200nm以下厚度的Ni镀层和镍磷合金层或铝镀层等的电镀层,但是也可以使用有机层构成的剥离层。有机层可以是与Cu形成化学结合得到的常温下的固体长脂肪族羧酸等。使用这些材料,也可以实现与上述本实施例的复制材料同样的复制材料。
实施例2
用与上述实施例1不同的制造方法,如图5(a)~(e)所示,制成了本发明的第2复制材料。该第2复制材料与上述实施例1的第1复制材料相比较,布线层的构造不同。
首先,准备厚度35μm的电解铜箔作为第1金属层501。将铜盐原料溶解在碱性浴中,在高电流密度的旋转滚筒中对其进行电沉积,制作金属层(铜层),再连续卷绕该铜层,即可制成电解铜箔。
接着,在由上述电解铜箔构成的第1金属层501的面上,形成由100nm以下厚度的薄镍镀层构成的剥离层502。用电解电镀法,在其上叠层厚度3μm的与上述第1金属层501相同的电解铜箔,作为布线图形成用第2金属层503,制成第1金属层501、剥离层502、第2金属层503的3层构造的叠层体。
对该叠层体的第2金属层503的表面,进行粗糙化处理,使其中心线平均粗糙度(Ra)为3μm。可通过在上述电解铜箔上析出铜的微细颗粒,进行上述粗糙化处理。在其上涂敷粘着剂(未图示),贴上使用光刻法的干膜保护层(DFR)504。该DFR504具有耐电镀性,起着电镀保护层的作用。按以上工序,制成了图5(a)所示的叠层体。
然后,如图5(b)所示,按照布线图形状使DFR504曝光后,进行显影,在DFR504的布线图领域形成达到第2金属层503的凹部。凹部的深度是25μm。此后,如图5(c)所示,用电解铜电镀法在上述凹部内形成由20μm厚度的铜镀层构成的第3金属层505。接着,如图5(d)所示,在剥离液中浸渍,除去DFR504。
最后,如图5(e)所示,用在氯化铁水溶液中浸渍的化学蚀刻法,进行图案制作。本蚀刻用于除去厚度3μm的薄的第2金属层503以及薄的剥离层502(电镀层)。由于是短时间的蚀刻,第3金属层505也有少许被蚀刻,厚度为15μm,第1金属层501的表层部也有一部分被浸蚀,如图(e)所示,可以得到第2复制材料。
由于第1、第2、第3金属层都由铜构成,则在一次化学蚀刻中不仅是第2和第3金属层而且第1金属层的一部分也被切去,在凹部可形成第1金属层表层的布线图以外的部分。与实施例1同样,由于蚀刻加工可达到作为载体层的第1金属层的表层以及用添加法形成第3金属层,则可任意控制其膜厚。本实施例中,剥离层不限于电镀层,也可以是由有机层构成的极薄的粘结剂层或粘着剂层。
这样制成的第2复制材料中,连接上述第1金属层501和布线图形成用金属层503、505的剥离层502,本身粘结力弱但耐药品性好,即使对图5(d)所示4层构造的整个叠层体进行蚀刻处理,层间也不会剥离,可以毫无问题地形成布线图。
另一方面,使上述第1金属层501和第2金属层503的剥离层502介于中间的粘结强度是30g/cm,剥离性良好。这样,使用该第2复制材料,在将作为布线层的第2金属层503和第3金属层505复制到薄片状基材(基片材料)上以后,可以容易地剥离第2金属层503和剥离层502,在基片上仅剩余上述布线层。这时,由电镀层构成的剥离层502,在剥离时,仍附着在作为载体的第1金属层501一面。
在将如图5(e)所示制成的本实施例的第2复制材料压接到含有未硬化状态的热硬化性树脂的薄片状基材(基片材料)上时,并进行热硬化,此后用化学蚀刻去掉第1金属层,则可将布线层(第2金属层503和第3金属层505)复制到基片上。通过控制蚀刻时间,可以使包含上述布线层的基片表面平坦,也可以使布线层相对于基片表面为凹形状。
本实施例与实施例1同样,由于载体层用35μm的铜箔构成,则即使复制时基材变形,载体层也经得住其变形应力。另外,本实施例的第2复制材料中,可以确保作为载体层的第1金属层的凹部深度为5μm。这样,在将该复制材料压接到薄片状基材上时,埋入布线层部分的基材容易流入上述凹部,可以进一步抑制使图形变形的横方向变形应力。
因此,使用本实施例复制材料时的图形变形仅是基材硬化收缩的0.08%。由于蚀刻达到作为载体层的第1金属层的表层部,则对上述表层部可以认为是将布线图部分形成凸状,将布线图以外的部分形成凹状的效果。在测定复制后的布线电阻时,与实例1比较,在第3金属层增加布线层的厚度,使布线横截面积增大时,几乎可减少电阻值2~3成。
本实施例中,如图5(e)所示,用化学蚀刻法进行到第1金属层的图案制作以后,进行复制,但是也可以使用未进行化学蚀刻的复制形成材料,使基材边硬化边进行复制。然而,这时,复制后剥离剥离层和第1金属层,用软蚀刻等除去第2金属层的工序以后,仅由第3金属层完成布线图形成。
本实施例中,复制后可以再利用具有凸部布线图的载体铜箔(第1金属箔)。用本实施例的复制材料在基片上复制的布线图,由于相对于基片表面形成了凹部,则可利用该凹部决定位置,具有易于进行穿孔芯片的倒装片式安装的优点。
实施例3
本实施例的复制材料是本发明第2复制材料的另一个例子。本实施例的复制材料与实施例2的复制材料的布线层构造不同,附图是共同的,利用实施例2的图5(a)~(e)予以说明。
首先,准备厚度35μm的电解铜箔作为第1金属层501。将铜盐原料溶解在碱性浴中,使其在高电流密度的旋转滚筒中进行电沉积,制作金属层(铜层),再连续卷绕该铜层,即可制成电解铜箔。
接着,在上述第1金属层501的面上,形成具有100nm以下厚度的镍镀层构成的剥离层502。在其上面用电解电镀法叠层3μ厚度的与上述第1金属层501相同的电解铜箔,作为布线图形成用第2金属层503。这样,即制成了第1金属层501、剥离层502、第2金属层503的3层构造的叠层体。
进行粗糙化处理,使其表面中心线平均粗糙度(Ra)为3μm。可通过在上述电解铜箔上析出铜的微细颗粒,进行上述粗糙化处理。在其上涂敷与实施例2同样的粘着剂,贴上用于光刻法的干膜保护层(DFR)504。该DFR504具有耐电镀性,起着电镀保护层的作用。这样,如图5(a)所示,即制成了4层构造的叠层体。
然后,如图5(b)所示,使布线图部分的DFR504曝光后,进行显影,在相当于DFR504的布线图的领域,形成达到第2金属层503的凹部。该凹部深为25μm。此后,如图5(c)所示,用电解金电镀法,形成由2μm厚的金镀层构成的第3金属层505。接着,如图5(d)所示,在剥离液中浸渍,除去DFR504。
最后,如图5(e)所示,使用在氯化铁水溶液中浸渍的化学蚀刻法,进行图案制作。与实施例2不同的是在本蚀刻工序中由于金镀层505具有蚀刻保护层的功能,可以有选择地除去厚度为3μm的薄的第2金属层503和薄的电镀层的剥离层502。由于得到了在最表面层镀金的复制材料,则可不用担心布线层的表面被氧化。这样,使用本复制材料在基片上形成布线图以后,在上述布线图上安装穿孔芯片和零件时,即可实现低电阻的连接。
作为比较,如图1所示,在布线图由铜箔布线一层构成的复制材料的全部表面进行镀金,制成镀金复制材料,进行向基片的复制试验,布线图的复制性被损坏了。因此,证实了仅在布线图表层形成镀金层的本实施例的复制材料的有效性。
实施例4
如图6(a)~(e)所示,制成本发明的第3复制材料。该第3复制材料与上述实施例2或3的本发明第2复制材料的布线层构造不同。
首先,如图6(a)所示,制作第1金属层601、剥离层602、第2金属层603、以及干膜保护层(DFR)604的4层构造的叠层体。该叠层体的构造和制作方法与实施例1图4(c)所示叠层体是一样的,省略说明。
接着,如图6(b)所示,将相当于DFR604的布线图领域以外的领域607曝光以后,进行显影,在布线图领域形成DFR604的厚度25μm的凹部608。此后,如图6(c)所示,用非电解铜电镀法堆积约2μm后,再用电解铜电镀法形成15μm厚度的铜镀层(第3金属层)605。本实施例中,还用电解银电镀法堆积约3μm的银镀层(第4金属层606)。
然后,与实施例2一样,如图6(d)所示,在剥离液中浸渍除去DFR。最后,如图6(e)所示,用在氯化铁水溶液中浸渍的化学蚀刻法进行图案制作。本蚀刻基本上用于除去厚度3μm的薄的第2金属层603,由于银镀层的第4金属层606具有蚀刻掩模的功能,则第3金属层605和第4金属层606,除了少许边上的蚀刻部分以外,基本上不被蚀刻,维持其厚度。该蚀刻一直进行到浸蚀剥离层602和第1金属层601的表层部。
本实施例中,对第2金属层603等进行图案制作的蚀刻用很短时间就足够了。这样,即可得到在第1金属层601表层部的布线图以外的领域形成凹状的第3复制材料。通过调整蚀刻时间,可以任意控制第1金属层601的凹部深度。
由于第1、第2、第3金属层都由铜构成,用一次化学蚀刻,与布线层(第2、第3金属层)同时第1金属层的一部分也被浸蚀,即可将第1金属层表层的布线图以外的领域形成凹状。本实施例的第3复制材料与实施例1同样,蚀刻加工一直到作为载体层的第1金属层。其特征是:用添加法形成与作为布线层的第2和第3金属层(铜度层)不同的第4金属层(银镀层)。
在这样制成的第3复制材料中,粘结作为载体层的第1金属层601和作为布线层的第2金属层603、第3金属层605、以及第4金属层606的剥离层602,本身粘结力弱而耐药品性强。这样,即使在图6(d)所示5层构造的整个叠层体上进行蚀刻处理,也仅能除去第2金属层603,可以形成上述叠层体的层间不剥离的复制材料。使剥离层602介于上述第1金属层601和第2金属层603的中间的粘结强度是40gf/cm,剥离性良好。
使用该第3复制材料,将由第2金属层603、第3金属层605和第4金属层606构成的3层构造的布线图复制到薄片状基材(基片材料)上。其结果是上述第1金属层601和第2金属层603的粘结面(剥离层602)容易剥离,可以在上述基材上复制上述3层构造的布线图。
本实施例与实施例1同样,由于载体层由35μm的铜箔构成,则即使复制时基材变形,载体层也能经得住其变形应力。另外,本实施例的复制材料中,可以确保作为载体层的第1金属层凹部为10μm左右的深度。这样,在将该复制材料压接到薄片状基材时,埋入布线图部分的基材容易流入上述凹部,可进一步抑制使图形变形的横方向的变形应力。
因此,本实施例的图形变形,与第2实施例同样,仅是基材的硬化收缩部分的0.07%。由此可以看到使按照布线图制作凹凸形状达到作为载体层的第1金属层的效果。而且,测定复制后的布线电阻,与实施例1比较,由于设置了第3和第4金属层增加了布线层的厚度,使布线横截面积加大,则可减少电阻值2~3成左右。
本实施例中,由于与布线层的基材接触的最表层是银镀层,则如后面的实施例5所示,可以使与设置在基片上的导电性穿孔糊浆的连接性更稳定。
当利用本实施例的复制材料在基片上形成布线图时,与上述各实施例同样,凹型的布线图有助于倒装片式安装的位置配合。并且,复制后可以再利用按照布线图形成凸部的载体铜箔(第1金属层)。
实施例5
使用在上述实施例4制成的第3复制材料,如图7(a)~(c)所示,制成复合布线基片。在图7(a)~(c)中,金属层701对应于实施例4的第3复制材料的第4金属层606,金属层702对应于第3复制材料的第3金属层605,金属层703对应于第3复制材料的第2金属层603,剥离层704对应于第3复制材料的剥离层602,金属层705对应于第3复制材料的第1金属层601。
首先,准备复制布线图的基片。该基片的制作如下:制作以下所示由合成材料构成的薄片状基材706,在其上设置穿孔,在上述穿孔中填充导电性糊浆707。以下表示上述薄片状基材的成分组成。
(薄片状基材706的成分组成)
·Al2O3(昭和电工社制,AS-40:粒子直径12μm)90重量%
·液状环氧树脂(日本レツク社制,EF-450)9.5重量%
·碳黑(东洋カ一ボン社制)0.2重量%
·偶联剂(味的素社制,酞酸盐系列:46B)0.3重量%
秤量上述各成分以便实现上述组成,在该混合物中添加甲基乙基酮溶剂作为粘度调整用溶剂,使上述混合物粘合液的粘度达到约20Pa·S。接着,在其中加入氧化铝园石,在速度500rpm的条件下,在筒中旋转混合48小时,制成粘合液。
然后,准备厚度75μm的PET薄膜作为离型薄膜,在该PET薄膜上,用上述粘合液,采用刮浆刀法,制成间隙约0.7mm的造膜薄片。接着,在温度100℃下放置该造膜薄片1小时,使上述薄片中的上述甲基乙基酮溶剂挥发,再除去上述PET薄膜,即制成厚度350μm的薄片状基材706。由于在温度100℃下实现了上述溶剂的除去,则上述环氧树脂仍是未硬化的原来状态,上述薄片状基材706具有挠性。
利用其挠性,按所定大小切割该薄片状基材706,使用碳酸气体激光,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。用丝网印刷法在该贯通孔中填充穿孔填充用导电性糊浆707,即可制成上述基片。
上述导电性糊浆707将以下材料调配为以下组成,由三个滚筒进行混匀。
(导电性糊浆707的成分组成)
·球形状铜颗粒(三井金属矿业社制:粒子直径2μm)85重量%
·双酚A型环氧树脂(油化シエルエポキシ社制,环氧树脂828)3重量%
·铍脂(グルシジルエステル)系列环氧树脂(东都化成社制,YD-171)9重量%
·胺加合物硬化剂(味的素社制,MY-24)3重量%
如图7(a)所示,在上述薄片状基材706的两面,连接地配置上述实施例4所示第3复制材料的第4金属层701,用热压机在温度120℃、压力约9.8×105Pa(10kgf/cm2)条件下加热加压处理5分钟。经该加热加压处理,上述薄片状基材706和导电性糊浆707中的环氧树脂熔融软化,如图7(b)所示,由上述第2、第3和第4金属层703、702、701构成的布线层被埋没在薄片状基材706中。
接着,使加热温度进一步上升,在温度175℃处理60分钟,使上述环氧树脂硬化。这样,上述薄片状基材706和第2、第3和第4金属层703、702、701牢固粘结,并且,上述导电性糊浆707和上述第4金属层701电连接(内穿孔连接),并牢固粘结。
通过从图7(b)所示的叠层体同时剥离作为上述载体层的第1金属层705和剥离层704,可以得到在图7(c)所示的两面复制了第2、第3、第4金属层703、702、701的布线基片。将该布线基片称为布线基片7A。在该布线基片7A上形成了与通过蚀刻在上述第1金属层705表层形成的凹部深度对应的凹部,在上述凹部的底部形成了第2、第3、第4金属层703、702、701。
除了在本实施例制成的上述布线基片7A以外,也可以用实施例1说明的第1复制材料复制布线图制成布线基片(称为布线基片7B)。对这些布线基片7A、7B,通过焊锡反流试验、温度循环试验,进行可靠性评价。各试验方法如下。
(焊锡反流试验)
使用带式反流装置(松下电器产业株式会社制),将最高湿度设定在260℃,在上述温度进行10次10秒钟的处理。
(温度循环试验)
设定高温为125℃、低温为-60℃,在各温度进行200个循环的30分钟保持操作。
其结果是上述布线基片7A、7B在进行上述各试验后,形状上未发生裂纹,用超声波探伤装置也未看到特别的异常。并且,导电性树脂糊浆707的内穿孔连接电阻几乎与初始电阻相同。
大体上与上述各试验前的初始性能没有变化,其变化率是:布线基片7A是变化率5%以下,布线基片7B是变化率10%以下。两种布线基片的穿孔连接都十分稳定,但在布线层和导电性树脂糊浆的连接部有Ag镀层的布线基片7A,能够实现更稳定的穿孔连接。
实施例6
使用上述实施例1制成的复制材料,制成图8所示陶瓷布线基片。
首先,准备复制布线图的基片。该基片的制作如下:制成含有低温烧成陶瓷材料和有机粘合剂的低温烧成陶瓷净化薄片805,在其上面设置穿孔,在上述穿孔中填充导电性糊浆806。以下表示上述净化薄片805的成分组成。
(净化薄片805的成分组成)
·陶瓷粉末Al2O3和硼硅酸盐铅玻璃的混合物(日本电气硝子社制:MLS-1000)88重量%
·甲基丙烯酸系列丙烯基粘合剂(共荣社化学制:钠钙长石7025)10重量%
·BBP(关东化学社制)2重量%
秤量上述各成分,实现上述组成,在该混合物中添加甲苯溶剂作为粘度调整用溶剂,使上述混合物的粘合液粘度达到20Pa·S。接着,在其中加入氧化铝园石,在速度500rpm的条件下,在筒中旋转混合48小时,制成浆液。
然后,准备厚度75μm的聚苯硫醚(PPS)薄膜作为离型薄膜,在该PPS薄膜上,用上述浆液,采用刮桨刀法,制成间隙约0.4mm的造膜薄片。使上述薄片中的上述甲苯溶剂挥发,除去上述PPS薄膜,即可制成厚度220μm的净化薄片805。该净化薄片805,由于在作为有机粘合剂的上述甲基丙烯酸系列丙烯基中添加了增塑剂BBP,则具有挠性和良好的热分解性。
利用其挠性,按所定大小切割该净化薄片805,使用冲印铅字模型机,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。在该贯通孔中,用丝网印刷法填充穿孔填充用导电性糊浆806,即制成上述基片。上述导电性糊浆806是将以下材料调配为以下组成,由三个滚筒进行混匀。
(导电性糊浆806)
·球形状的银颗粒(三井金属矿业社制:粒子直径3μm)75重量%
·丙烯基树脂(共荣社化学制:聚合度100cps)5重量%
·硼硅酸玻璃(日本电气ガラス制)3重量%
·萜品醇(关东化学社制)12重量%
·BBP(关东化学社制)5重量%
在上述基片的两面,连接地配置上述实施例1制成的第1复制材料的第2金属层(布线层),使用热压机,在温度70℃、压力约5.88×106Pa(60kgf/cm2)条件下加热加压处理5分钟。经该加热加压处理,上述基片中的丙烯基树脂熔融软化,上述第1复制材料的第2金属层(布线层)、剥离层、以及第1金属层(载体)的一部分(凸部)埋没在上述基片中。
冷却该叠层体后,从上述叠层体剥离作为上述载体的第1金属层和剥离层,仅剩下上述第2金属层,如图8所示,形成在基片两面具有由上述第2金属层构成的布线层801的布线基片800。
接着,在该布线基片的两面,对在烧成温度下未烧结的氧化铝净化薄片进行叠层,通过在氮环境中的脱粘合剂和烧成,进行固定。首先,为了除去上述净化薄片805中的有机粘合剂,使用电炉,以25℃/小时的升温速度,在氮环境中加热至700℃,在温度700℃处理2小时。然后,用带式炉,对上述经过脱粘合剂处理的布线基片,在氮环境中900℃下处理20分钟,进行烧成。该条件为升温20分钟,降温20分钟,内外区合计60分钟。烧成后,可容易除去上述氧化铝净化薄片。这样,即制成低温烧成陶瓷布线基片800。
在该布线基片00的两面,形成深度相当于上述第1复制材料的第1金属层凹凸厚度的凹部,在上述凹部的底部形成由上述第2金属层构成的布线层801。上述布线基片800的两面的布线层801,通过使导电性糊浆806烧结形成的导电性金属烧结穿孔,在厚度方向进行电连接。本实施例中,如图8所示,在该布线基片805的第2金属层801上形成金镀层802。
下面,对在上述低温烧成陶瓷布线基片800的表面,倒装片式安装穿孔芯片半导体905的构成予以说明。图9是在上述陶瓷布线基片800上安装穿孔芯片半导体905的构成断面图。
首先,在穿孔芯片半导体905表面的铝衬垫904上,用引线接合法,形成由金线产生突起块903,在上述突起块903上复制热硬化性导电性粘结剂(未图示)。然后,在上述陶瓷布线基片800表面的凹部(布线图部),进行突起块903的位置配合,用上述导电性粘结剂将突起块903粘结在金镀层802上,即安装成半导体905。其结果是用上述第1复制材料,在通过复制第2金属层(布线层801)形成的上述凹部,连接上述突起块903和布线层(第2金属层801和金镀层802)。
对该倒装片式安装基片,通过焊锡反流试验、温度循环试验,进行可靠性评价。上述各试验在与上述实施例4同样的条件下进行。其结果是倒装片式安装了半导体905的陶瓷布线基片800,在进行上述各处理以后,突起块连接电阻几乎没有变化,是稳定的。
本实施例中,使用由Ag镀层构成的图2所示的第2复制材料的第2金属层、由Ag的图形镀层构成第3金属层的复制材料,进行复制时,可以在上述陶瓷净化薄片805上形成镀Ag布线图。这时,在制造过程中,可以实现大气中脱粘合剂、大气中烧成,在成本方面是有利的。而且,布线的耐氧化性显著提高。
实施例7
使用复制材料和与上述实施例5同样制作的合成材料构成的基片,制作多层布线基片。图10是多层布线基片制作工序一个例子的断面图。
在图10(a)~(j)中,1001a、1001b、1001c表示基片用薄片,1002a、1002b、1002c表示作为载体的第1金属层,1003a、1003b、1003c表示导电性糊浆,1004a、1004b、1004c表示作为布线图的第2金属层,1005a、1005b、1005c表示剥离层,A、B、C、D表示复制材料,E表示多层布线基片。
在图10(a)~(j)中,图10(a)(d)(g)表示使用复制材料A和基片1001a制作单层布线基片的工序。同样,图10(b)(e)(h)表示使用复制材料B和基片1001b制作单层布线基片的工序;图10(c)(f)(i)表示使用复制材料C与D和基片1001c制作单层布线基片的工序。图10(j)表示叠层上述3种单层布线基片制作的多层布线基片E。然而,没有特别的限制,上述各单层布线基片可与实施例5同样制作。
首先,分别制作图10(a)(b)(c)所示的复制材料A、B、C、D。使用与上述实施例1同样的制箔方法,制作厚度35μm的电解铜箔,作为第1金属层1002a、1002b、1002c、1002d。
接着,在上述第1金属层1002a、1002b、1002c、1002d的粗糙面上,形成100nm以下厚度的由Ni-P合金镀层构成的薄的剥离层1005a、1005b、1005c、1005d,再用与上述实施例1同样的电解电镀法,在其上面叠层厚度9μm的电解铜箔,作为布线图形成用第2金属层1004a、1004b、1004c、1004d,制成3层叠层体。另外,作为上述剥离层,也可以使用铬镀层。
从上述布线图形成用第2金属层1004b、1004c一面,使用仅可蚀刻除去铜的氯系列氯化铜水溶液进行蚀刻,将第2金属层1004b、1004c形成任意的布线图,即可得到图10(b)(c)所示的复制材料B、C。同样,从上述布线图形成用第2金属层1004a、1004d一面,用化学蚀刻法进行铜和Ni-P合金镀金层的蚀刻,将第2金属层1004a、1004d形成任意的布线图,同时在第1金属层1002a、1002d的表层部形成对应于上述布线图的凹凸。凸部对应于布线图领域,凹部对应于布线图以外的领域。这样,即得到图10(a)(d)所示的复制材料A、D。
如图10(a)、(b)、(c)所示,在基片用薄片1001a、1001b、1001c上,分别接触上述复制材料A、B、C、D的上述第2金属层1004a、1004b、1004c、1004d。在图10(c)中,在基片用薄片1001c的两面,分别配置复制材料C、D。
如图10(d)、(e)、(f)所示,在温度100℃、压力约9.8×105Pa(10kgf/cm2)下,对上述复制材料A、B、C、D和基片1001a、1001b、1001c的叠层体进行5分钟的加热加压处理,上述基片用薄片1001a、1001b、1001c中的环氧树脂熔融软化,第2金属层1004a、1004b、1004c、1004d分别埋入上述基片用薄片1001a、1001b、1001c中。
然后,从上述叠层体,与上述剥离层1005a、1005b、1005c、1005d一起剥离上述第1金属层1002a、1002b、1002c、1002d,在基片用薄片1001a、1001b、1001c上仅剩下上述第2金属层1004a、1004b、1004c、1004d。这样,共得到3种单层布线基片,即:表面平坦的单层布线基片(图10(h));布线层部分是凹形状的单层布线基片(参照图10(g));一个表面平坦而另一个表面的布线层部分是凹形状的单层布线基片(参照图10(i))。
最后,如图10(j)所示,使上述3种单层布线基片叠合,在温度175℃、压力约7.84×106Pa(80kgf/cm2)下进行1小时的加热加压处理,使其热硬化收缩,得到多层布线基片E。经过该处理,上述基片用薄片1001a、1001b、1001c和导电性糊浆1003a、1003b、1003c中的环氧树脂硬化,保持了多层布线基片E的机械强度。第2金属层1004a、1004b、1004c、1004d通过导电性树脂穿孔1003a、1003b、1003c,相互之间电连接。多层布线基片E,如前所述,在叠合单层布线基片后,由于一起进行热硬化收缩,则完全不会产生穿孔对穿孔构造的穿孔偏差。
由此法制成的上述多层布线基片E,由于可形成线宽50μm左右的微细布线图,并且具有IVH构造,则可用于极小型的高密度安装用布线基片。特别是用本发明的复制材料复制形成布线图,由于不会产生微细布线图集中的表层面的布线位置偏差,因此可提高成品率。
由于安装芯片等的表层的安装布线层是凹形状,因此容易进行倒装片式安装。本发明的多层布线基片,不限于上述构造,例如在其内层,也可以使用具有上述凹部的布线层的单层布线基片。这时的多层基片,也可以达到低电阻的高可靠性的穿孔连接。
当第2金属层是铜箔时,在其上层部可以形成金镀层防止氧化。这时,金镀层的表面相对于基片表面形成凹部,微细的布线图也可以争取到爬电距离,也有利于防止移动。
本实施例中,使用合成基片,但对于基材没有任何限定,也可以使用陶瓷净化薄片。这时,仅变更本实施例说明的制造工序的烧成工序,可用同样的制造工序实现多层布线基片。
本实施例中,使用布线层由单层金属层构成的第1复制材料作为复制材料,而使用第2或第3复制材料,也可以实现具有由多个金属层构成的布线层的多层布线基片。
实施例8
使用上述实施例1说明的第1复制材料,将陶瓷基片和至少含有热硬化性树脂的基片进行叠层,制成多层布线基片。
首先,准备复制了布线图的薄片状基材,作为陶瓷布线基片1608(图16(b))的材料。该薄片状基材可按下法制作:制成含有低温烧成陶瓷材料和有机粘合剂的低温烧成陶瓷净化薄片,在其上设置穿孔,在上述穿孔中填充导电性糊浆1609。以下表示上述净化薄片的成分组成。
(净化薄片的成分组成)
·陶瓷粉末Al2O3和硼硅酸铅玻璃的混合物(日本电气硝子社制:MLS-1000)88重量%
·甲基丙烯酸系列丙烯基粘合剂(共荣社化学制:钠钙长石7025)10重量%
·BBP(关东化学社制)2重量%
秤量上述各成分,实现上述组成,在该混合物中添加甲苯溶剂作为粘度调整用溶剂,使上述混合物的粘合液粘度达到20Pa·S。接着,在其中加入氧化铝园石,在速度500rpm的条件下,在筒中旋转混合48小时,制成粘合液。
然后,准备厚度75μm的聚苯硫醚(PPS)薄膜作为离型薄膜,在该PPS薄膜上,用上述粘合液,采用刮桨刀法,制成间隙约0.4mm的造膜薄片。使上述薄片中的上述甲苯溶剂挥发,除去上述PPS薄膜,即可制成厚度220μm的净化薄片。该净化薄片,由于在作为有机粘合剂的上述甲基丙烯酸系列丙烯基中添加了增塑剂BBP,则具有挠性和良好的热分解性。
利用其可挠性,按所定大小切割该净化薄片,使用冲印铅字模型机,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。在该贯通孔中,用丝网印刷法填充穿孔填充用导电性糊浆1609,即制成上述薄片状基材。上述导电性糊浆1609是将以下材料调配为以下组成,由三个滚筒进行混匀。
(导电性糊浆1609的成分组成)
·球形状的银颗粒(三井金属矿业社制:粒子直径3μm)75重量%
·丙烯基树脂(共荣社化学制:聚合度100cps)5重量%
·萜品醇(关东化学社制)15重量%
·BBP(关东化学社制)5重量%
在上述薄片状基材的两面,配置上述实施例1说明的第1复制材料,与该第2金属层连接,使用热压机,在温度70℃、压力约5.88×106Pa(60kgf/cm2)条件下加热加压处理5分钟。经该加热加压处理,上述薄片状基材中的丙烯基树脂熔融软化,第1复制材料的布线层(第2金属层)、剥离层、以及载体(第1金属层)的表层部(凸部)埋没在上述薄片状基材中。
冷却该叠层体以后,从上述叠层体一起剥离第1复制材料的载体和剥离层,在叠层体中仅剩下第2金属层,如图16(b)所示,得到在两面具有由第2金属层构成的布线层1610的陶瓷布线基片1608。
在该陶瓷布线基片1608的两面,对在烧成温度下未烧结的氧化铝净化薄片进行叠层,通过在氮环境中的脱粘合剂和烧成,进行固定。首先,为了除去上述陶瓷布线基片1608中的有机粘合剂,使用电炉,以25℃/小时的升温速度,在氮环境中加热至700℃,在温度700℃处理2小时。然后,用带式炉,对上述经过脱粘合剂处理的陶瓷布线基片1608,在氮环境下900℃处理20分钟进行烧成。该条件为升温20分钟,降温20分钟,内外区合计60分钟。烧成后,可容易除去氧化铝层。
如图16(b)所示,夹住上述制成的陶瓷布线基片1608,如图16(a)~(c)所示,将由合成材料构成的布线基片1605、1606、1607进行叠层,即可得到全部各层层间连接的叠层体。
这里,对复合布线基片1605等的制造方法进行了说明。如图16(a)和图16(b)最上部所示,使用本发明的第1复制材料1601(与实施例1同样),将在该第1复制材料上形成的布线图复制到未硬化状态的合成薄片(与实施例5同样的组成)1602上,即可制作具有布线图1604的单层布线基片1605。在合成薄片1602上形成贯通孔,填充导电性糊浆1603。用同样的方法,可制作使用合成薄片1602的单层布线基片1606和1607。
此后,在上述陶瓷布线基片1608的两面,叠层上述合成单层布线基片1605~1607,在温度200℃、压力约2.94×106Pa(30kgf/cm2)条件下,热压处理60分钟。经过该加热加压处理,单层布线基片1605~1607的合成薄片1602中的丙烯基树脂被熔融软化,如图16(c)所示,包含陶瓷层1608的整个布线基片被硬化一体化。
用与本实施例同样的方法,如图11或图12所示,制成了由复合布线基片1602和陶瓷布线基片1608构成的多层布线基片。其构成与图11或图12所示多层布线基片一样。
当用X射线观察用本实施例的方法制成的图11和图12所示的多层布线基片时,在陶瓷层都未看到龟裂等损伤的地方。
当评价本多层布线基片的穿孔连接电阻时,可以认为是低电阻的穿孔连接。
如图11所示,在陶瓷布线基片1608上未形成内穿孔,用Ba-Ti-O系列陶瓷作为电容层,可容易实现10~500nF/cm2的高电容值。
图11所示的内层电极层,可以在树脂基片层1602上形成,也可以在陶瓷层1608内形成。
本实施例中,各单层布线基片的布线层的形成,使用了第1复制材料,若使用第2或第3复制材料,可制作具有由多个金属层构成的布线层的多层布线基片。
实施例9
大致与实施例8的构成相同,但是构成陶瓷层的陶瓷布线基片,如图17(a)~(c)所示,制成了使用由仅在高温烧结的Al2O3材料构成时的多层布线基片。
本实施例的多层布线基片是具有用低温烧成陶瓷不能实现的高强度高热传导的基片和铜箔等低电阻布线为特征的多层布线基片。
首先,准备作为陶瓷布线基片材料的氧化铝净化薄片。在其上设置贯通孔,在填充后述的导电性糊浆前进行烧成。在烧成工序中,与后述的树脂系列基片(复合布线基片)共有贯通孔的位置数据,在该氧化铝净化薄片的两面,对由在烧成温度下未烧结的SiC构成的净化薄片进行叠层,通过在大气环境中的脱粘合剂和烧成,进行固定。首先,为了除去上述氧化铝净化薄片中的有机粘合剂,使用电炉,以25℃/小时的升温速度,在氮环境中加热至700℃,在温度1600℃处理2小时,进行烧成。烧成后,能够容易除去SiC层,即可得到在平面方向以无收缩状态烧结Al2O3基片1708。本实施例采用了使用约束层的无收缩工作方案,但也可以进行补偿收缩部分的通常的立体各向同性的收缩烧结。
接着,在Al2O3基片1708上预先形成的直径0.15mm的贯通孔中,用筛网印刷法填充穿孔填充用热硬化型导电性糊浆1704。上述导电性糊浆1704采用与实施例8说明的导电性糊浆相同的成分组成。
如图17(b)所示,夹住Al2O3基片1708,对使用合成薄片1702的布线基片1705~1707进行叠层,如图17(c)所示,即可得到实现了全部各层层间连接的多层布线基片1 709。
这里,说明使用合成薄片1702的布线基片1705~1707的制造方法。如图17(a)所示,将本发明的第1复制材料1701(与实施例8同样)压接在未硬化状态的合成薄片1702(与实施例8的构成同样)上。
在合成薄片1702上形成贯通孔,填充与在Al2O3基片1780中填充的糊浆相同的导电性糊浆1704。并且,采用与Al2O3基片1708的贯通孔形成时的相同数据,作为形成该贯通孔时的位置数据。
与上述实施例8同样,通过与剥离层一起剥离第1复制材料的载体,在合成薄片1702上仅剩下第1复制材料的布线层。这样,如图17(b)的最上部所示,即制成了具有布线层1703的复合布线基片1705。用同样的方法,可制作复合布线基片1706·1707。
此后,在Al2O3基片1708的两面,叠层复合布线基片1705~1707,在温度200℃、压力约2.94×106Pa(30kgf/cm2)条件下,进行60分钟热压处理。经过该加热加压处理,上述复合布线基片1705~1707中的丙烯基树脂熔融软化,如图17(c)所示,包含Al2O3基片1708的全部布线层硬化一体化,即制成多层布线基片1709。该构成与图13所示的多层布线基片相同。
当用X射线观察图17(c)和图13所示的多层布线基片时,在Al2O3层都未看到龟裂等损伤的地方。由于Al2O3层机械强度较强,即使加压约9.8×106Pa(100kgf/cm2)时,也未看到龟裂等损伤,可以得到抗接强度等机械强度良好的多层布线基片。
当评价多层布线基片1709的穿孔电阻时,在合成层形成的铜箔布线具有在Al2O3层形成的低电阻布线的功能,即可确定是低电阻的穿孔连接和布线电阻。并且,由于使用高热传导的合成薄片作为树脂系列基片,则多层布线基片1709的热传导度实现了约6W/m·k的高热传导度。
本实施例中,在陶瓷层和合成层,使用完全一样的导电性树脂糊浆形成内穿孔,但也可以使用各自不同的热硬化性导电性糊浆。另外,作为用于陶瓷层的基材,不限于Al2O3,也可以使用高热传导的AIN和低温烧成的玻璃陶瓷中的任何一种。
实施例10
实施例8或实施例9的多层布线基片是在表层配置使用树脂系列薄片的布层基片、在内层配置陶瓷布线基片,在本实施例中,如图14所示,按陶瓷层1801、树脂系列薄片1803、陶瓷层1802的顺序叠层。也就是,陶瓷布线基片被配置在表层,使用树脂系列薄片的布线基片配置在内层。
本实施例的多层布线基片,在陶瓷层1801使用Nd2O5·TiO2·SiO2系列的玻璃陶瓷等高介电系数层,在陶瓷层1802使用由Al2O3层和硼硅酸玻璃构成的低介电系数层,使树脂系列薄片1803介于中间,实现了介电系数不同的不同种类的叠层。
然而,陶瓷层并不限定于这种组合,铁氧体等磁性体和Ba-Ti-O系列的电介质的不同种类的叠层体也可以实现。
本多层布线基片的优点如下。第1,当直接对不同种类的陶瓷层进行叠层时,由于相互扩散和翘曲等问题,按照陶瓷层种类组合是很困难的,然而,在将树脂系列薄片介于陶瓷层之间时,可以与陶瓷层种类无关地容易地实现不同种类叠层。第2,将树脂系列薄片介于陶瓷层之间,叠层时,不会在陶瓷层上产生裂纹等损伤。
本实施例的多层布线基片,可按图18所示制作。
首先,准备Nd2O5·TiO2·SiO2系列玻璃陶瓷净化薄片1801,以及由Al2O3和硼硅酸玻璃构成的净化薄片1802(与实施例8相同)。
在其上面设置穿孔,在填充上述导电性糊浆1803(与实施例8相同)以后,如图18(a)所示,将形成了布线图的复制材料1804、1805从两面进行位置配合和叠合,形成叠层体,如图18(b)所示,在80℃加热、加压后,剥离载体,如图18(c)所示,即在净化薄片1801上复制形成复制材料1804、1805的布线图。同样,在净化薄片1802上也复制了布线图。
本实施例中,由于在制作上述叠层体时的位置配合中采用了销钉叠层,则在净化薄片1801和1802的所定位置开了从3mmφ到3.3mmφ的贯通孔。净化薄片1801和1802与树脂系列基片共有该贯通孔的位置数据,这对于在烧成工序中不引起收缩是必要的。因此,在上述叠层体的两面,对在烧成温度下未烧结的Al2O3构成的净化薄片进行叠层,在大气环境中通过脱粘合剂和烧成,进行固定。首先,为了除去上述净化薄片1801、1802中的有机粘合剂,使用电炉,以25℃/小时的升温速度,在氮环境中加热到700℃,在温度900℃处理2小时,进行烧成。烧成后,可以容易地除去Al2O3层,可以得到在平面方向无收缩状态下烧结的Nd2O5·TiO2·SiO2系列基片(1801)和Al2O3基玻璃陶瓷基片(1802)。
接着,如图18(d)所示,在陶瓷层之间,也就是净化薄片1801、1802之间,配置填充了导电性糊浆1806的合成薄片1807,在用销钉进行位置配合后,在温度170℃、压力约7.84×106Pa(80kgf/cm2)条件下,热压处理30分钟。
当位置配合用销钉的直径为3mmφ时,可以看到未填充糊浆的一部分穿孔收缩了,在部分穿孔中通过销钉是困难的。但是,预料收缩的程度,对于按稍大些尺寸(从3.06mmφ到3.3mmφ左右)冲孔的穿孔,则可毫无问题地贯通销钉。这时,使冲孔直径仍为3mmφ,而使销钉直径比3mmφ细也是可以的。
通过叠层加压时的加热加压处理,上述合成薄片1807中的环氧树脂熔融软化,即可得到作为陶瓷层的净化薄片1801、1802一体化的多层布线基片(图18(e))。该构成与图14的构成一样。
在本实施例的合成薄片1807上未形成布线图,但是,根据情况也可以未硬化状态复制布线图。
本实施例中,使用由无机填料和环氧树脂构成的合成薄片,但不限定于此,例如不包括无机填料的树脂薄片、含有玻璃纤维布的半固化片、由芳族聚酰胺树脂和玻璃织布构成的预浸料等都是可以的。
本实施例中,使用了平面方向大致无收缩的烧结工作方案,当然也可以采用补偿收缩部分的立体各向同性的烧结工作方案。
当观察图18(e)所示的多层布线基片时,在陶瓷层未看到龟裂等损伤的地方。
当评价本叠层体的穿孔电阻时,可以认为是低电阻的穿孔连接。使本多层布线基片吸湿后(85℃、85Rh、168hr)通过230℃的反流炉时(JEDEC leve 11),与仅叠层树脂系列基片时的穿孔连接电阻比较,可以实现电阻变动极少的穿孔连接。陶瓷层具有耐吸湿性高的效果。
另外,如图15所示,试作在图14(或图18(e))所示多层布线基片的表层两面再叠层树脂系列层1807的构成(陶瓷层、树脂系列层的构成与本实施例相同),当进行落下试验时,与陶瓷布线基片单独的构成比较,可以看到极难发生龟裂等损伤。
用于作为最表面层的树脂系列层1807的基材,不必是内层使用的合成薄片,可以配合用途选择环氧玻璃等。
由上述结果可见,本实施例实现了同时具有陶瓷优点和树脂系列优点的基片。
如上所述,本发明提供了在低温下可以使图形无偏差地、可靠且容易地复制微细布线图的复制材料,使用这种复制材料,可以实现具有微细布线图并有利于半导体的倒装片式安装的布线基片。
由于复制材料的布线层形成凸形状,容易压缩IVH,在使穿孔连接稳定化方面是有利的。
本发明的复制材料,由于仅复制布线图(第2金属层等),可以再利用作为载体的第1金属层的构成材料,能够实现低成本化,工业上极为有用。
本发明的布线基片,由于使用本发明的复制材料,布线部分是不从基片突出的构成。这样,使用本发明的布线基片,即使有因叠层时的陶瓷层操作带来的形成上的困难,也可以容易制作将陶瓷布线基片和树脂系列布线基片叠层的多层布线基片。
实施例1~10的各复制材料,可以形成与布线图电连接的电感器、电容器、电阻器、半导体元件等电路零件,并可与布线图一起复制到基片上。电感器、电容器、电阻器等无源零件,最好用丝网印刷等印刷法在复制材料上形成。
实施形式5
上述各实施形式中,已经对将布线图复制到基片上使用的复制材料(第1~第3复制材料)进行了说明,在以下实施形式中,将对本发明的其他复制材料,即同时将布线图和电路零件复制到基片上的复制用零件布线图形成材料予以说明。
图19(a)和图19(b)表示本发明的复制用部件布线图形成材料一个实施形式(以下称第4复制材料)的概略断面图。
如图19(a)所示,作为第4复制材料一种形式的复制材料2001A的构成是:在由作为第1金属层的离型载体用金属箔2101以及在其上形成的作为第2金属层的布线用金属箔2102的2层构造形成的复制用布线图形成材料上,用印刷法形成与布线用金属箔2102电连接的电路零件,即电感器2103、电容器2104、以及电阻器2105。
如图19(b)所示,作为第4复制材料的另一种形式的复制材料2001B,基本上是与图19(a)的复制材料2001A同样的构成,不仅是电感器2103、电容器2104、以及电阻器2105等无源零件,而且半导体芯片2106等有源部件,也可以用连接部2107进行倒装片式安装,与布线用金属箔2102连接。
将图19(a)和(b)所示的各复制材料压接到基片上以后,仅剥离离型载体2101,将去除了离型载体2101的零件,即布线用金属箔2102、电感器2103、电容器2104、电阻器2105等无源零件以及半导体芯片2106等有源部件复制到基片上。
实施形式6
图20表示本发明的另一个复制用部件布线图形成材料(以下称为第5复制材料)的实施形式的构成。
如图20所示,第5复制材料2002的构成是:在由作为第1金属层的离型载体用金属箔2201、在其上形成的剥离层2202以及在其上形成的作为第2金属层的布线用金属箔2203的3层构造形成的复制用布线图形成材料上,用印刷法形成电感器2204、电容器2205、以及电阻器2206,与上述布线用金属箔2203进行电连接。
实施形式7
图21表示本发明的又一个复制用零件布线图形成材料(以下称为第6复制材料)的实施形式的构成。
如图21所示,第6复制材料2003的构成是:在由作为第1金属层的离型载体用金属箔2301、剥离层2302、以及作为第2金属层的布线用金属箔2303的3层构造构成的复制用布线图形成材料上,用印刷法形成电感器2304、电容器2305、以及电阻器2306,与上述布线用金属箔2303进行电连接。
离型载体用金属箔2301,在表层部形成凹凸部。上述凸部对应于布线图,在该凸部领域上形成由有机层或金属镀层构成的剥离层2302和布线用金属箔2303。离型载体用金属箔2301和布线用金属箔2303通过剥离层2302贴合。
上述第4到第6复制材料中,上述第1金属层和第2金属层的粘结强度弱,例如最好是50gf/cm以下。上述第4复制材料,由于使用了电镀法和蒸镀法等,在蚀刻、电镀、水洗等工序中,2层金属层之间未能分离,但在剥离时可以看到仅是第2金属层能够容易剥离。同时,印刷形成的无源零件图可以容易地从作为载体的第1金属层剥离。
上述第5和第6复制材料中,使用具有粘结力的比1μm薄的有机层作为剥离层。该有机层材料,例如可以使用热硬化树脂的聚氨酯系列树脂、环氧系列树脂、酚醛树脂等,但不限于此,也可以使用其他热可塑性树脂。然而,当比1μm厚时,剥离性能恶化,复制是困难的,因此最好是1μm以下。
另外,为了达到降低粘结力的目的,可以使电镀层介于中间,作为剥离层。例如,使比1μm薄的金属镀层、镍镀层或镍磷合金层或铝镀层等介于铜箔之间,可以维持剥离性。
这样,关于由上述第2金属层构成的布线部,在基片上复制时,上述第2金属层容易与上述第1金属层剥离,因此很容易将上述第2金属层和零件图复制到上述基片。当剥离层是金属镀层时,100nm到1μm的厚度就足够了,越厚则工程成本越高,希望至少薄于1μm。
即使在第5、第6复制材料中,第2金属层和印刷形成的无源零件图,可以容易地从作为载体的第1金属层剥离。
第4到第6复制材料中,第1金属层最好包含由铜、铝、银和镍组成的群组中选择的至少一种金属。特别是最好包含铜。第2金属层与第1金属层同样,最好包含由铜、铝、银和镍组成的群组中选择的至少一种金属,但最好是第4复制材料包含银,第5或第6复制材料包含铜。其原因是:第1金属层使用铜时,费用低廉,也就是,使用市售产品时大多是具有一定厚度的箔。第2金属层使用铜时,容易由电镀生成。
第6复制材料中,若第1金属层和第2金属层同样时,具有用同样蚀刻液可控制加工的效果。特别是金属层是铜的情况下,其优点是:用蚀刻进行精细加工的条件已经进行了很好的研究。上述金属可以是一种,也可以组合二种以上使用。
上述第6复制材料,当进行蚀刻等时,在蚀刻除去剥离层和第1金属层表层的情况下(参照图21),上述第1金属层和第2金属层最好包含同一成分的金属。在剥离层中使用电镀层的情况下,图21所示的构成可以用铜蚀刻液加工,图20所示的构成不能用铜蚀刻液加工。当上述第1金属层和第2金属层包含同一成分的金属时,该金属的种类没有特别的限制,但最好由铜箔构成,由于导电性良好,特别最好是电解铜箔。上述金属可以是一种,也可以组合二种以上使用。
上述第4到第6复制材料中,上述第2金属层的厚度最好是1~18μm的范围,特别是最好3~12μm的范围。若上述厚度薄于3μm,则在将上述第2金属层复制到基片上时,未显示出良好的导电性,若上述厚度厚于18μm,则难于形成微细的布线图。
上述第4和第5复制材料中,上述第1金属层的厚度最好是4~100μm的范围,特别是最好在20~70μm的范围。第1金属层具有载体的功能,另一方面,如图21所示,与布线层一样表层部被蚀刻,形成具有凸凸的构造,因此希望具有足够厚的金属层。第4到第6复制材料将载体层作为金属层(第1金属层),对于复制时产生的热变形和平面方向的应力变形,显示出足够的机械强度和耐热性。
形成与上述布线图电连接的无源零件的材料,使用糊浆状的材料。复制无源零件的基片,例如是由热硬化树脂构成的基片时,最好使用含有相同热硬化性树脂的材料作为无源零件的材料。在形成电感器时,在热硬化性树脂中混合的填料,使用磁性金属粉和铁氧体。在形成电容器时,使用钛酸钡和Pb系列钙钛矿等高介电系数的陶瓷粉作为填料。在形成各种电阻器时,使用碳精粉作为填料。这时,改变碳精粉的含有比率,即可调整电阻值。在用薄膜形成电阻体时,使用镍铬合金、铬硅、氮化钽或ITO等。
若使用上述第4或第5复制材料,即可在100℃以下的低温进行图形的复制,也可在陶瓷净化薄片上形成零件布线图。
当复制无源零件的基片是陶瓷时,在无源零件印刷中使用的材料(糊浆状材料),最好是在脱粘合剂工序中剩下的填料。因此,使用了溶解热分解性良好的粘合剂的载色剂,例如使用用了在萜品醇中溶解粘结剂的载色剂的糊浆。具体地说,将对应于上述电感器、电容器、电阻特性的各种填料,与上述一起在3个滚筒中混匀,即形成可用于丝网印刷的糊浆状材料。
当形成电感器时,使用磁性金属粉和低温烧结的铁氧体作为填料,将其与玻璃混合作为材料。当形成电容器时,使用钛酸钡及玻璃和Pb系列钙钛矿等作为填料。当形成电阻器时,使用钌焦绿石、氧化钌、硼化镧作为填料,将其与玻璃混合作为材料。它们可与低温烧成的基片用陶瓷同时烧成,即使在内层电阻体的情况下,电阻值的调整也是比较容易的。
实施形式8
本实施形式表示上述第4复制材料(参照图19(a)(b))的制造方法。
本制造方法包含以下工序:(1)如图22(a)~(e)所示,在作为载体的第1金属层2401上,形成作为布线图的第2金属层2403直接粘着状态的2层构造的工序;(2)如图22(e)(e’)所示,进行与上述第2金属层2403电接合的位置配合,并印刷形成零件图2405、2406、2407、2408的工序。
在图22(a)~(e)所示工序中,使用干膜保护层2404,在第1金属层2401上,形成布线图的反图形后,使用包含无电解电镀或电解电镀的图形电镀法和喷镀法、蒸镀法等的直接描绘法,形成由金属箔构成的布线图(第2金属层2403)。这样,即可形成微细的布线图。
构成第2金属层2402的金属箔,在电镀法的情况下,可以与构成第1金属层2401的金属箔(例如铜箔)是相同的,也可以用不同金属的银镀膜构成。第1金属层的金属箔可以再利用。因此,可以低成本化,工业上的利用性良好。
形成与上述布线图电连接的无源零件的方法,印刷法最适合。胶版印刷、照相凹版印刷、丝网印刷等,哪种印刷法都可以,但最好使用丝网印刷法。若限于电阻体使用的图形,则1μm以下的薄膜是适当的,这时可以用PVD法和CVD法粘着电介质层。
上述布线图的线宽,通常作为微细的线宽要求达到25μm左右,本发明最好是这样的线宽。
实施形式9
图23(a)~(f)表示上述第5复制材料(参照图20)的制造方法。
该制造方法包含以下工序:(1)如图(a)所示,在第1金属层2501上,对由有机层或金属镀层构成的剥离层2502和含有与第1金属层2501同一成分的金属的第2金属层2503进行叠层,形成3层构造的工序;(2)如图23(b)~(e)所示,用化学蚀刻法,仅对第2金属层2503加工为布线图形状,在维持剥离层2502全体的状态下,形成复制用布线图2503a(参照图23(e))的工序;(3)如图23(f)所示,进行与上述布线图2503a电接合的位置配合,并印刷形成零件图(电感器2505、电容器2506、以及电阻器2507)的工序。
在上述(2)的布线图2503的形成工序中,图23(b)所示工序是在第2金属层2503上贴上干膜保护层2504。在图23(c)所示工序中,通过图形曝光,形成布线图领域2504a。在图23(d)所示工序中,通过显影和蚀剂,除去布线图领域2504a以外领域(2504b)的干膜保护层。在图23(e)所示工序中,剥离剩余的干膜保护层。
化学蚀刻可以具体地如下进行。使用含有铵离子的碱性氯化铜水溶液作为腐蚀剂,当剥离层2502由镍磷合金层构成时,可仅对金属层2503进行蚀刻。此后,使用硝酸和过氧化氢水的混合液作为蚀刻液,可以仅除去剥离层2502。采用这种方法,复制到基片的布线部未形成凹部,可使基片表面平坦。
实施形式10
图24(a)~(f)表示上述第6复制材料(参照图21)的制造方法。
图24(a)~(c)的工序是与上述实施形式9的第5复制材料的制造方法共同的,以下的工序不同。
第5复制材料的制造方法中,用化学蚀刻仅对第2金属层和剥离层进行图形加工,然而,第6复制材料的制造方法,如图24(d)(e)所示,用化学蚀刻也将第1金属层2601的表层部加工成布线图形状。也就是第1金属层2601的表层部形成凹凸部。接着,如图24(f)所示,进行与上述布线图形状电接合的位置配合,并印刷形成部件图(电感器2605、电容器2606、电阻器2607)。
若根据上述第4~第6复制材料的制造方法,通过光刻法等化学蚀刻,可形成布线图的金属层,进而形成微细的布线图。在第6复制材料的制造方法中,由于构成布线图(第2金属层)的金属箔和构成载体(第1金属层)的金属箔是同样的,则可在一次蚀刻程序中将载体的表层形成与布线图同样的凹凸形状。
如上所述,可以再利用第2金属层以外的复制材料的构成材料。特别是第6复制材料,利用第1金属层被加工成布线图形状,可将该第1金属层再用于与凸版印刷不同制作方法的图形形成。这样,可以做到低成本化,工业上的利用性良好。
上述第4~第6复制材料的制造方法中,也可以用电解电镀法形成上述第2金属层。同时,在第2金属层上也可以用电解电镀法再形成其他金属层(第3金属层)。用电解电镀法形成上述第3金属层或布线图形成用第2金属层,不仅可在第2金属层和第3金属层的粘结面得到适度的粘结性,而且在上述金属层之间不产生间隙。这样,进行蚀刻等即可形成良好的布线图。或者,在第2金属层上,用板式电镀形成上述第3金属层后,按布线图形状进行掩蔽,也可以实现布线图形成。这时,具有防止复制后第2金属层表面氧化和焊锡润湿性改善的效果。
该复制用布线图制造方法中,在上述第2金属层上形成第3金属层之前,最好对上述第2金属层表面进行粗糙化处理。所谓形成上述第3金属层之前,即在上述第2金属层上形成配线图用掩膜之前,或者在按上述布线图形状掩蔽的第2金属层上按照上述布线图形成第3金属层之前。这样,若对上述第2金属层进行粗糙化处理,可提高上述第2金属层和上述第3金属层的粘结性。
上述复制材料的制造方法中,用电解电镀法,可在上述第3金属层上形成由不同于第1到第3金属层的金属构成的第4金属层。由于选择对腐蚀上述第1到第3金属层的蚀刻液具有化学稳定性的金属成分作为上述第4金属层材料,因此在上述复制材料的制造方法中,用化学蚀刻法不会减少第2、3、4任一金属层的厚度,可以将包含上述第1金属层表层部的各金属层加工成布线图形状。
该第4金属层希望是化学性能稳定的低电阻的Ag或Au镀层。由于它们是难于氧化的金属,则用其使电镀布线层和例如在基片上形成的穿孔、穿孔芯片的凸部、或者导电性粘结剂的连接性更稳定。
上述第5或第6复制材料的制造方法中,形成与上述布线图电连接的无源零件图形的方法,与第4复制材料的情况一样,印刷法是最适合的。当剥离层由镍镀层或镍磷合金层等镀层构成时,胶版印刷、照相凹版印刷、丝网印刷等任一种印刷法都可应用,但最好使用丝网印刷法。
零件图印刷中使用的材料,最好是糊浆状的。与上述第4复制材料的情况一样,当复制零件的基片是以热硬化性树脂成分构成的基片时,使用含有热硬化性树脂的材料作为零件图材料。例如,在形成电感器时,可以使用磁性金属粉和铁氧体作为与热硬化性树脂混合的填料。在形成电容器时,可以使用钛酸钡和Pb系列钙钛矿等作为填料。在形成电阻器时,使用碳精粉作为填料。可以通过改变碳精粉比率控制电阻值。如上所述,也可以用薄膜形成电阻体。电阻体的材料及其制作方法,与在第4复制材料制造方法的说明中所述相同。
上述第5复制材料与上述第4复制材料一样,由于可在100℃以下的低温形成图形复制,则可在陶瓷净化薄片上形成零件布线图。
当复制零件的基片是陶瓷时,零件图印刷中使用的材料(糊浆状)最好是经脱粘合剂工序只剩下的填料。因此,使用了热分解性良好粘合剂的载色剂,例如采用了使用在萜品醇中溶解粘合剂的载色剂的糊浆。具体地说,将对应于上述电感器、电容器、电阻器特性的各种填料,与上述载色剂一起在三个滚筒中混匀,形成可进行丝网印刷的糊浆状态材料。
在形成电感器时,使用玻璃和作为填料的磁性金属粉与低温烧结的铁氧体混合的材料。形成电容器时,使用钛酸钡以及玻璃和Pb系列钙钛矿等作为填料。形成电阻器时,使用钌焦绿石、氧化钌、硼化镧等作为玻璃填料。它们可与低温烧成基片陶瓷同时烧成,即使是内层电阻体,电阻值的调整也比较容易。
第5和第6二种复制用部件布线图可以分开使用。例如,当在复制材料上形成的零件布线图是被复制在叠层基片的内层时,特别是在穿孔正上方还形成穿孔的情况下,使用图20所示的复制材料(第5复制材料),从穿孔连接的观点来看是最好的。
另外,当在表层复制时,特别是在电感器、电容器、半导体芯片等的端子间距离接近的情况下,为了争取爬电距离,最好是图2所示的部分加工到载体层的复制形成材料(第6复制材料)。
实施形式11
图22(g)(g’)、图23(h)、图24(h)表示使用上述第4~第6复制材料制造的电路基片的形式。
使用第4~第6复制材料的电路基片的制造方法,至少有以下两种制造方法。本实施例说明的第1制造方法是零件内装布线基片(参照图22(g)、图23(h)、图24(h))的制造方法,包含以下工序:
准备上述第5~第7实施形式的复制材料(参照图22(e)、图23(f)、图24(f)),配置该复写材料,以便形成了零件布线图的一面与薄片状基材的至少一个表面接触,并将它们粘结的工序(参照图22(f)、图23(g)、图24(g));
通过从粘结在薄片状基材上的复制材料剥离作为载体的第1金属层,在上述薄片状基材上复制至少包含第2金属层和零件图的零件布线图层的工序。
这样,微细布线图和包含电感器、电容器、电阻器以及半导体芯片的零件图,在上述薄片状基材上形成平坦的形状(参照图22(g)、图23(h))或凹形状(参照图24(h))。这样制成的布线基片例如,在布线部分是凹形状时(图24(h)),容易实现布线部分与半导体芯片的凸部的位置配合,在半导体的倒装片式安装方面是有利的。
实施形式12
本发明的电路基片的第2制造方法是图25所示的多层电路基片的制造方法,是包含将由实施形式11的制造方法得到的电路基片(图22(g)、图23(h)、图24(h)等)叠层二层以上的工序的方法。
这里,2702、2709是形成布线图的第2金属层,2703是电阻器,2704是电容器,2705是电感器,2706是薄片状基材。
该电路基片在100℃以下的低温可以复制形成零件图和布线图,不限于陶瓷净片薄片,对于使用热硬化树脂的薄片,也可以维持未硬化状态。这样,将电路基片在未硬化状态叠层二层以上后,可以一起进行热硬化收缩。
因而,对于4层以上的多层电路基片,不必在每层进行硬化收缩的补正。这样,即可制成具有微细布线图和零件图的多层构造的电路基片。对于形成内层的布线部和零件部,由于不必是上述的凹形状,平坦的也可以,因此可以利用图22(g)、图23(h)所示的电路基片等。
实施形式11和本实施形式说明的制造方法中,上述薄片状基材包含无机填料和热硬化性树脂组合物,至少有一个贯通孔,在上述贯通孔中最好填充导电性糊浆。这样,即可容易地得到热传导性优良、具有上述布线图通过上述导电性糊浆进行电连接的IVH构造的高密度安装用复合布线基片。
使用该薄片状基材制作布线基片时,不须高温处理,例如,进行热硬化性树脂的硬化温度是200℃左右的低温处理,就足够了。
对上述薄片状基材整体,最好是上述无机填料的比例是70~95重量%,上述热硬化性树脂组合物的比例是5~30重量%,特别最好是上述无机填料的比例是85~90重量%,上述热硬化性树脂组合物的比例是10~15重量%。上述薄片状基材由于可含有高浓度的上述无机填料,则根据其含有量,可以任意设定布线基片的热膨胀系数、热传导度、介电常数等。
上述无机填料最好是由Al2O3、MgO、BN、AlN以及SiO2组成的群组中选择的至少一种无机填料。通过适当决定上述无机填料的种类,可以将热传导性、热膨胀性、介电常数按所希望的条件设定。例如,可按照与安装的半导体的热膨胀系数相同程度设定上述薄片状基材的平面方向的热膨胀系数,而且可赋于高热传导性。
在上述无机填料中,使用Al2O3、BN、AIN等的薄片状基材,热传导性良好;使用MgO的薄片状基材,热传导度良好而且热膨胀系数大。另外,使用SiO2特别是非晶质SiO2时,可得到热膨胀系数小、重量轻、低介电常数的薄片状基材。上述无机填料可以是一种,也可以组合二种以上使用。
含有上述无机填料和热硬化性树脂组合物的薄片状基材,可按以下方法制作。首先,在含有上述无机填料和热硬化性树脂组合物的混合物中加入粘度调整用溶剂,制成任意粘度的浆液。可以使用甲基乙基酮、甲苯等作为上述粘度调整用溶媒。
接着,在预先准备的离型薄膜上,使用上述浆液,用刮桨刀法造膜,以比上述热硬化性树脂的硬化温度低的温度进行处理,使上述粘度调整用溶剂挥发后,除去上述离型薄膜,即制成薄片状基材。
上述造膜时的膜厚,由上述混合物的组成和添加的上述粘度调整用溶剂的量适当决定,通常,厚度在80~200μm的范围。另外,使上述粘度调整用溶剂挥发的条件,由上述粘度调整用溶媒的种类和上述热硬化树脂的种类等适当决定,通常,温度为70~150℃,5~15分钟。
通常,可以使用有机薄膜作为上述离型薄膜,最好是含有由聚乙烯、聚乙烯对苯二甲酸酯、聚萘二甲酸乙二醇酯、聚苯硫醚(PPS)、聚乙烯对苯二甲酸酯、聚酰亚胺和聚酰胺组成的群组中选择的至少一种树脂的有机薄膜,特别最好是PPS。
此外,可以使用在薄片状增强材料中浸渗了热硬化性树脂组合物的片状基片,至少有一个贯通孔,在上述贯通孔中填充导电性糊浆。
上述薄片状增强材料只要能保持上述热硬化性树脂,没有特别的限制,最好是由玻璃纤维织布、玻璃纤维无纺布、耐热有机纤维织布以及耐热有机纤维无纺布组成的群组中选择的至少一种薄片状增强材料。上述耐热有机纤维是全芳香族聚酰胺(芳族聚酰胺树脂)、全芳香族聚酯、聚丁烯过氧化等,其中最好是芳族聚酰胺树脂。
上述热硬化性树脂要有耐热性,但没有特别的限制,特别是从耐热性良好来看,最好是包含由环氧系列树脂、酚醛系列树脂和氰化物系列树脂或者聚邻苯二甲酸苯酯树脂、聚苯醚树脂组成的群组中选择的至少一种树脂。上述热硬化性树脂可以是其中的一种,也可以组合二种以上使用。
这种薄片状基材的制作过程是:在上述热硬化性树脂组合物中浸渍上述薄片状增强材料后,使其干燥,制作成半硬化状态。
上述浸渗最好按以下条件进行,即:在上述薄片状基材整体中的上述热硬化性树脂的比例为30~60重量%。
在该制造方法中,当使用含有上述热硬化性树脂的薄片状基材时,最好通过经加热加压处理的上述硬化性树脂的硬化,进行上述布线基片的叠层。这样,在上述布线基片的叠层工序中,上述热硬化性树脂的硬化温度是200℃左右的低温处理就足够了。
上述薄片状增强材料也可以是在聚酰亚胺、LCP、芳族聚酰胺等膜的薄片上涂敷热硬化树脂。
另外,该布线基片并不限于树脂基片,也可以是陶瓷基片。这时,可以使用含有有机粘合剂、增塑剂和陶瓷粉末的净化薄片作为薄片状基材,其上至少有一个贯通孔,在上述贯通孔中填充导电性糊浆。该薄片状基材具有高耐热性、密闭性良好、热传导性优良。
上述陶瓷粉末最好是包含由Al2O3、MgO、ZrO2、TiO2、BeO、BN、SiO2、CaO以及玻璃组成的群组中选择的至少一种陶瓷,特别最好是Al2O3 50~55重量%和玻璃粉45~50重量%的混合物。上述陶瓷可以是一种,也可以组合二种以上使用。
上述有机粘合剂,例如可以使用聚乙烯丁酸酯(PVB)、丙烯基树脂、甲基纤维素树脂等,上述增塑剂,例如可以使用丁基苄基邻苯二甲酸酯(BBP)、邻苯二甲酸二丁酯(DBP)等。
含有上述陶瓷等的净化薄片,可以与含有上述无机填料和热硬化性树脂的薄片状基材的上述制作方法一样进行制作。各处理条件由上述构成材料的种类等适当决定。
例如,当用银构成图22所示复制材料的第2金属层2403即布线层时,由于银是具有耐氧化性的金属,则可以在大气中进行脱粘合剂处理和在大气中的烧成,具有制作工艺容易的优点。另外,当用铜构成图23和图24所示第2金属层2503、2603时,由于复制的布线部是易氧化的贱金属,要求在非氧化环境例如氮环境中进行脱粘合剂处理和氮烧成工序。这样,净化薄片要求对应于该氮工序的构成。并且,对于在电感器、电容器、电阻器等的印刷中使用的载色剂、粘合剂,也要求在非氧化环境中有较强的热分解性。
上述薄片状基材的厚度,通常在100~250μm的范围。
上述薄片状基材,如上所述,最好至少有一个贯通孔,在上述贯通孔中填充导电性糊浆。上述贯通孔的位置通常应在能与布线图接触的位置,没有特别的限制,最好在间距为250~500μm的简单间隔位置上形成。
上述贯通孔的大小,没有特别的限制,通常是直径100~200μm的范围,最好是直径100~150μm的范围。
上述贯通孔的形成方法由上述薄片状基材的种类等适当决定,例如有:碳酸气体激光加工、用冲印铅字模型机加工、用金属模一次加工等。
上述导电性糊浆,应具有导电性,没有特别的限制,通常可以使用含有导电性金属材料的颗粒的树脂等。上述导电性金属材料,例如可以使用铜、银、金、银钯等;上述树脂,可以使用环氧系列树脂、酚醛系列树脂、纤维素系列树脂、丙烯基系列树脂等有机粘合剂。
上述导电性糊浆中的上述导电性金属材料的含量,通常在80~95重量%的范围。当上述薄片状基材是陶瓷净化薄片时,用热可塑性粘合剂代替热硬化性树脂,用玻璃粉末作为粘结剂。
在上述工序中,复制材料和薄片状基材的粘结方法,以及从粘结在薄片状基材上的复制材料剥离第1金属层的方法,没有特别的限制,但是在上述薄片状基材包含陶瓷基片以外的热硬化性树脂的情况下,可按以下方法进行。
首先,按图23(g)所示配置复制材料(图23(f))和薄片状基2508,经加热加压处理,使薄片状基材中的热硬化性树脂熔融软化,则在薄片状基材中埋没已形成布线图的金属层2503以及印刷的无源零件图2505、2506、2507。2505是电感器,2506是电容器,2507是电阻器。但是,当在电介质层的两面复制电容器电极的必要电路零件时,如图23(g)所示,希望通过复制等在薄片状基材2508上形成与其对应的布线图2510。
接着,在上述热硬化性树脂的软化温度或硬化温度下,对压接了复制材料的薄片状基材进行处理,在后者情况下,通过使上述树脂硬化,可以粘结复制用材料和薄片状基材。并且,第2金属层2503和薄片状基材2508的粘结也固定了。
上述加热加压条件,若是上述热硬化性树脂未完全硬化的条件,没有特别的限制,通常是压力约9.8×105~9.8×106Pa(10~100kg/cm2)、温度为70~260℃、时间是30~120分钟。
在复制材料(图23(f))和薄片状基材2508粘结后,拉伸作为载体层的第1金属层2501,使其在剥离层界面剥离,则可从第2金属层2503和无源零件图2505、2506、2507剥离第1金属层2501。
也就是,使剥离层介于中间,相对于第1金属层的上述第2金属层和零件图的粘结强度,弱于相对于薄片状基材的粘结强度,因此上述第1金属层和第2金属层及无源零件图的粘结面剥离。其结果是在上述薄片状基材上仅复制了部件和布线的图形,而第1金属层被剥离(参照图23(h))。
上述热硬化性树脂的硬化也可以在从上述零件布线图剥离第1金属层以后进行。
另外,当上述薄片状基材是构成上述陶瓷基片的净化薄片时,可以采用以下方法。例如,图22(a)~(d)的情况,在第1金属层2401使用铜箔,而用电解电镀法形成银布线,作为第2金属层2403即布线层。此后,用丝网印刷形成与该银布线电连接的无源零件等,从而形成复制用零件和布线的图形。但是,陶瓷基片情况下由于伴随烧成,则未安装图22(e’)所示的半导体芯片。对于这种构成,与上述同样,通过进行加热加压处理,将零件布线图埋没在作为薄片状基材的净化薄片中,可使净化薄片与复制用零件布线图形成材料粘结。
此后,与上述同样,通过载体的剥离,除去上述部件布线图以外的复制材料的构成材料。接着,在复制了零件布线图的净化薄片上,叠层约束用氧化铝净化薄片。然后,进行大气中脱粘合剂处理和大气中烧成处理,使上述陶瓷烧结,将复制的上述第2金属层和零件图固定在上述陶瓷基片上。由于该复制材料是用银形成布线,因此具有可实现大气中脱粘合剂和大气中烧成的优点。
另外,在图23(a)~(h)和图24(a)~(h)方法的情况下,用铜箔形成第1金属层,用使用光刻法的化学蚀刻法形成铜布线,作为第2金属层即布线层。铜布线比用电镀法制作的银布线便宜,而且耐移动性良好。然后,用丝网印刷形成与该铜布线电连接的无源零件等,形成复制用零件布线图。
但是,由于陶瓷基片情况下伴随烧成,则未安装图22(e’)所示的半导体芯片。对于这种构成,与上述同样,通过进行加热加压处理,将布线图埋没在上述薄片状基材(净化薄片)中,可以粘结薄片状基材和复制用零件布线图形成材料。然后,与上述同样,通过载体的剥离,除去上述零件布线图以外的构成材料。
接着,在复制了部件布线图的净化薄片上,叠层约束用氧化铝净化薄片。此后,在铜不氧化的环境例如氮环境中,进行脱粘合剂处理和烧成处理,通过使上述陶瓷烧结,将复制的第2金属层和零件图固定在陶瓷基片上。由于该复制材料的布线是铜,则复制材料本身可用比银布线便宜的价格制成,但是铜布线必须在非氧化环境中进行烧成加工。
净化薄片的粘合剂和构成无源零件的糊浆的粘合剂,必须利用例如甲基丙烯酸系列丙烯基粘合剂等热分解性良好的粘合剂。
根据构成基片的净化薄片和构成无源零件的陶瓷的烧结条件,区别使用复制材料。
上述加热加压条件根据上述净化薄片和导电性糊浆中含有的有机粘合剂的种类等适当决定,通常是压力约9.8×105~1.96×107Pa(10~200kg/cm2)、温度为70~100℃、时间是2~30分钟。因而,可以对净化薄片无损伤地形成布线图。
上述脱粘合剂处理的条件可以根据上述粘合剂的种类、构成布线图的金属等适当决定,通常是使用电炉,温度为500~700℃,进行2~5小时处理。
上述烧成处理的条件根据上述陶瓷的种类等适当决定,通常是使用带式炉,在空气中或氮气中,温度为860~950℃,时间是30~60分钟。
进一步对上述布线基片的第2制造方法即多层电路基片的制造方法予以说明。按照该方法,制作图25所示多层电路基片时,可以将上述制成的单层电路基片顺序叠层,再通过进行层间粘结而制成。当然,将单层电路基片叠层二层以上,再一起硬化也是可以的。
例如,在对具有包含热硬化性树脂的薄片状基材的电路基片进行叠层时,如图26(a)~(c)所示,与上述同样,在薄片状基材上,在未热硬化的低温区域仅复制部件布线图,即可得到图26(a’)~(c’)所示的单层电路基片。接着,在上述热硬化性树脂的硬化温度,对该单层电路基片的叠层体进行加热加压处理,使上述热硬化性树脂硬化,从而使上述电路基片之间粘结固定。
在使进行零件布线图复制时的加热加压条件的温度为100℃以下时,复制后可将薄片状基材当作预浸料使用。这样,顺序叠层单层电路基片而不须粘结,然后通过将多个叠层的单层电路基片一起粘结固定,即可制成多层电路基片。
例如,对薄片状基材包含陶瓷的陶瓷电路基片进行叠层时,与上述同样,在薄片状基材上仅复制零件布线图以后,叠层该单层陶瓷电路基片,通过进行加热加压处理,可同时进行陶瓷的烧成和电路基片间的粘结固定。
上述多层电路基片(图25)的层数没有特别的限制,通常是4~8层,也可以达到12层。上述多层电路基片的整体厚度,通常是500~1000μm。
构成上述多层电路基片(图25)的最外层以外的中间层的电路基片表面,当考虑用内穿孔的电连接构造时,将布线图埋入凹部的不是凸凹面,可以是平坦的。为了得到这种构造,可以使用第4或第5复制材料。上述多层电路基片的最外层,可以是表面平坦的电路基片,然而,对于表面有凹部而且在其底部形成第2金属层等的布线基片,将更易于图24(h)所示半导体芯片等的安装。
以下,说明关于上述实施形式5~12的更具体的实施例。
实施例11
图22(a)~(g’)是第4复制材料制造工序的概略断面图。
如图22(a)~(e)和图22(a)~(e’)所示,制成了包含无源零件2405、2406、2407的复制材料(图22(e))和包含有源零件的半导体芯片2408的复制材料(图22(e’))。
如图22(a)所示,准备厚度35μm的电解铜箔作为第1金属层2401。首先,将铜盐原料溶解在碱性浴中,使其在高电流密度的旋转滚筒中进行电沉积,制成金属层(铜层)。连续卷绕该铜层,即制成电解铜箔。
如图22(b)所示,用于膜保护层2404,形成布线的反图形。此后,如图22(c)所示,在上述第1金属层2401的面上,用电解电镀法对由银构成的布线图形成用金属层2403进行叠层,使其厚度为9μm,制成图22(d)所示的2层构造。进行粗糙化处理,使其表面的中心线平均粗糙度(Ra)为4μm左右。
然后,用筛网印刷形成相当于无源零件(电感器、电容器、电阻器)的部分。本实施例中,假设在陶瓷基片上进行安装,设定了可同时烧成的无源零件的构成。
作为电感器2405,使用Ni-Zn铁氧体粉以及丙烯基树脂5重量%(共荣社化学制:聚合度100cps)、萜品醇(关东化学社制)15重量%、BBP(关东化学社制)5重量%,用3个滚筒混匀这些成分,制成糊浆状材料。
作为电容器2406,使用Pb系列钙钛矿化合物(PbO-MgO-Nb2O5-NiO-WO3-TiO2)粉状体,按同样的构成在3个滚筒中混匀,制成糊浆状材料。作为电阻器2407,使用在氧化钌粉末5~50重量%中混合了低融点硼硅酸玻璃95~50重量%的材料,同样制成糊浆状材料。
使用这些糊浆,应用所定形状的掩模,在图22(d)所示2层构造上,如图22(e)所示,分别印刷形成电感器2405、电容器2406、电阻器2407。印刷后,在90℃、20分钟的条件下进行干燥。
在陶瓷基片上进行复制、烧成和固定时,未在复制材料上形成半导体芯片等有源零件(参照图22(e))。然而,在树脂基片上复制时,可以对有源零件的半导体芯片2408等进行倒装片式安装(图22(e’))。倒装片式安装后,注入未充满部分2411,以填埋半导体芯片2408和布线图2412的间隙,在150℃可以完全硬化一体化。
用图22(e)的复制材料,如图22(f)~(g)所示,制成陶瓷电路基片。
首先,准备复制布线图的基片2409。该基片2409可按以下方法制成:制作包含低温烧成陶瓷材料和有机粘合剂的低温烧成陶瓷净化薄片A,在其上设置穿孔,在上述穿孔中填充导电性糊浆2410。以下表示上述净化薄片A的成分组成。
(净化薄片A的成分组成)
陶瓷粉末Al2O3和硼硅酸玻璃的混合物(日本电气硝子社制:MLS-2000)88重量%
羧酸系列丙烯基粘合剂(共荣社化学制:纳钙长石8125T)10重量%
BBP(关东化学社制)2重量%
秤量上述各成分,实现上述组成,在该混合物中添加甲苯溶剂作为粘度调整用溶剂,使上述混合物的粘合液粘度达到约20Pa·s。接着,在其中加入氧化铝圆石,在速度500rpm条件下,在筒中旋转混合48小时,制成浆液。
然后,准备厚度75μm的PPS薄膜作为离型薄膜,在该PPS薄膜上,用上述粘合液,采用刮桨刀法制成间隙约0.4mm的造膜薄片。再使上述薄片中的上述甲苯溶剂挥发,除去上述PPS薄膜,即制成厚度220μm的净化薄片A。该净化薄片A,由于在作为有机粘合剂的上述羧酸系列丙烯基粘合剂中添加了增塑剂BBP,则具有高强度、挠性、以及良好的热分解性。
利用其可挠性,按所定大小切割该净化薄片A,使用冲印铅字模型机,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。接着,用筛网印刷法在该贯通孔中填充穿孔填充用导电性糊浆。通过以上工序,即制成基片2409。导电性糊浆2410,按以下组成调配以下材料,由三个滚筒进行混匀。
(导电性糊浆2410)
球形状银颗粒(三井金属矿业社制:粒子直径3μm)75重量%
丙烯基树脂(共荣社化学制:聚合度100cps)5重量%
萜品醇(关东化学社制)15重量%
BBP(关东化学社制)5重量%
然后,如图22(f)所示,在上述基片2409的两面,连接图22(e)的复制材料,使用热压机,在温度70℃、压力约5.88×106Pa(60kg/cm2)条件下加热加压处理5分钟。关于电容器2406,为了形成用上下电极面夹住该电介质层的构造,也可以在基片2409上预先由复制等形成电极图2411。这种方法只是在使用印刷形成电容器的本发明的复制材料时才是可能的,使用在基片净化薄片上印刷电介质层的已有方法是困难的。
通过加热加压处理,上述基片2409中的丙烯基树脂熔融软化,上述第2金属层的布线层2403和电路部件2405、2406、2407埋没在基片2409中。
冷却该基片2409和复制材料的叠层体后,从上述叠层体剥离作为复制材料的载体的金属层2401,则得到了在两面复制了布线层2403和电路零件2405、2406、2407的电路基片薄片。
接着,用在该烧成温度未烧结的氧化铝无机填料为原料的净化薄片夹住该电路基片薄片,在大气环境中脱粘合剂和烧成,进行固定。首先,为了除去电路基片(图22(g))中的有机粘合剂,使用电炉,以25℃/小时的升温速度,加热到500℃,在温度500℃处理2小时。再用带式炉,在大气中900℃下,对上述已经脱粘合剂处理的布线基片处理20分钟,进行烧成。该条件是升温20分钟,降温20分钟,内外区合计60分钟。烧成后,可以容易除去氧化铝层。
该布线基片,烧成后,形成平坦的安装表面。在该电路基片(22(g))的布线层2403上,也可以形成镀金层。
在该电路基片上未发生翘曲、裂纹、变形。这是由于在平面方向采用了无收缩烧结工作方法,采用该方法,可以实现铜箔布线和陶瓷基片的同时烧成。电路零件(电感器、电容器、电阻器)的各个安装位置也是正确的,可以一次复制形成按照严密设计的电路基片。
即使进行电容器高温负荷可靠性试验(125℃、50V、1000小时),在电容器2406电介质层的绝缘电阻也没有下降,可以确保106Ω以上的绝缘电阻。并且,电介质层的介电常数是5000,基片层的介电常数是8.1。电感器2405的电感可以确保0.5μH。电阻器2407的电阻值可以实现100Ω到1MΩ的任意值。
这样,使用本发明的复制材料,可以容易地实现包含电感器、电容器、电阻器等的无源零件的电路形成。
此外,本实施例的优点是:通过在平面方向的无收缩烧成加工和用电镀法的细致的导电图的复制加工,得到了电导率很大的布线,而且,由于在布线金属中使用银,则可在大气中脱粘合剂和烧成。特别是可采用后者的加工,基片组成,电感器、电容器、电阻器等无源零件的各组成,都可以广泛地选择。
图22(f’)(g’)表示将图22(e’)所示复制材料复制、安装、固定在树脂系列基片的情况,与陶瓷净化薄片的情况一样,可以良好地进行一次性复制、安装。
实施例12
图23(a)~(h)是表示使用第5复制材料的布线基片制造工序的概略断面图。
如图23(a)~(f)所示,制作第5复制材料。
最初,如图23(a)所示,准备厚度35μm的电解铜箔作为第1金属层2501。具体地说,将铜盐原料溶解在碱性浴中,使其在高电流密度的旋转滚筒中进行电沉积,制成金属层(铜层),再连续卷绕该铜层,即制成电解铜箔。
然后,在上述第1金属层2501的面上,形成镍磷合金的薄镀层作为剥离层2502。用电解电镀法将与上述第1金属层2501相同的电解铜箔进行叠层,形成厚度9μm的布线图形成用金属层2503,即第2金属层。这样,即制成3层构造的叠层体(参照图23(a))。
进行粗糙化处理,使该表面的中心线平均粗糙度(Ra)为4μm。上述粗糙化处理,可在上述电解铜箔上通过析出铜的微细颗粒来进行。
接着,如图23(b)所示,在上述叠层体上,用光刻法贴上干膜保护层(DFR)2504,如图23(c)所示,进行布线图部分的曝光和显影。然后,如图23(d)所示,用化学蚀刻法(在氯化铜水溶液中添加铵离子的碱系列溶液中浸渍)对上述叠层体中的第2金属层2503进行蚀刻,形成任意的布线图。该腐蚀剂仅蚀刻第2金属层2503,并不蚀刻作为剥离层的镍磷合金层。
此后,如图23(e)所示,用剥离剂除去剩下的干膜保护层,即可得到复制材料。
然后,用筛网印刷形成相当于无源零件的部分。本实施例中,假定在陶瓷基片上进行安装,则使用可同时烧成的电感器、电容器、电阻器。
作为电感器2505,使用Ni-Zn铁氧体粉和丙烯基树脂5重量%(共荣社化学制:聚合度100cps)、萜品醇(关东化学社制)15重量%、BBP(关东化学社制)5重量%,用3个滚筒混匀这些成分,制成糊浆状材料。
作为电容器2506,使用Pb系列钙钛矿化合物(PbO-MgO-Nb2O5-NiO-WO3-TiO2)粉状体,按同样的构成,由3个滚筒进行混匀,制成糊浆状材料。
作为电阻器2507,使用在氧化钌粉末5~50wt%中混合了低融点硼硅酸玻璃95~50wt%的材料,同样制成糊浆状材料。
使用这些糊浆,应用所定形状的掩模,在图23(e)所示复制材料上,如图23(f)所示,印刷形成电感器2505、电容器2506、电阻器2507。使用该复制材料,如图23(g)~(h)所示,制成陶瓷电路基片。
首先,准备基片2508。该基片2508可按以下方法制作:制成包含低温烧成陶瓷材料和有机粘合剂的低温烧成陶瓷净化薄片B,在其上设置穿孔,在上述穿孔中填充导电性糊浆2509。以下表示上述净化薄片B的成分组成。
(净化薄片B的成分组成)
陶瓷粉末Al2O3和硼硅酸铅玻璃的混合物(日本电气硝子社制:MLS-1000)88重量%
甲基丙烯酸系列系列丙烯基粘合剂(共荣社化学制:纳钙长石7025)10重量%
BBP(关东化学社制)2重量%
秤量上述各成分,实现上述组成,在该混合物中添加甲苯溶剂作为粘度调整用溶剂,使上述混合物的粘合液粘度达到约20Pa·s。接着,在其中加入氧化铝圆石,在速度500rpm条件下,在筒中旋转混合48小时,制成浆液。
然后,准备厚度75μm的PPS薄膜作为离型薄膜,在该PPS薄膜上,用上述粘合液,采用刮桨刀法制成间隙约0.4mm的造膜薄片。再使上述薄片中的上述甲苯溶剂挥发,除去上述PPS薄膜,即制成厚度220μm的净化薄片B。该净化薄片B,由于在作为有机粘合剂的上述甲基丙烯酸系列丙烯基粘合剂中添加了增塑剂BBP,则具有挠性以及良好的热分解性。
利用其挠性,按所定大小切割该净化薄片B,使用冲印铅字模型机,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。接着,用丝网印刷法在该贯通孔中填充穿孔填充用导电性糊浆2509。通过以上工序,即制成基片2508。导电性糊浆2509,按以下组成调配以下材料,由三个滚筒进行混匀。
(导电性糊浆2509)
球形状的银颗粒(三井金属矿业社制:粒子直径3μm)75重量%
丙烯基树脂(共荣社化学制:聚合度100cps)5重量%
萜品醇(关东化学社制)15重量%
BBP(关东化学社制)5重量%
接着,在基片2508的两面,连接地配置上述制成的复制材料(图23(f)),使用热压机,在温度70℃、压力约5.88×106Pa(60kg/cm2)条件下加热加压处理5分钟。关于电容器2506,为了形成用上下电极面夹住该电介质的构造,在基片2508上由复制等形成电极图2510。这种方法只是在使用印刷形成电容器的本发明的复制材料时才是可能的,使用在基片净化薄片上直接印刷电介质层的已有方法是困难的。
通过加热加压处理,上述基片2508中的丙烯基树脂熔融软化,作为布线图的第2金属层2503和电路零件电感器2505、电容器2506、电阻器2507都埋没在基片2508中。
冷却该复制材料和基片2508的叠层体后,从上述叠层体剥离作为复制材料的载体的第1金属层2501和剥离层2502,则得到了在两面复制了作为布线图的第2金属层2503和电路零件电感器2505、电容器2506、电阻器2507的电路基片薄片。
然后,用在基片烧成温度未烧结的氧化铝无机填料为原料的净化薄片夹住该电路基片薄片进行叠层,在氮环境中脱粘合剂和烧成,进行固定。
首先,为了除去电路基片薄片(图23(h))中的有机粘合剂,使用电炉,以25℃/小时的升温速度,加热到600℃,在温度600℃处理2小时。接着,用带式炉,对已经脱粘合剂处理的布线基片在氮环境中900℃下处理20分钟,进行烧成。该条件为升温20分钟,降温20分钟,合计60分钟。烧成后,可以容易除去氧化铝层。
在该布线基片上(图23(h)),形成平坦的安装表面。在该电路基片(图23(h))的布线层503上,也可以形成镀金层。
在该电路基片上未产生翘曲、裂纹、变形。这是由于在平面方向采用无收缩烧结方法,陶瓷基片仅在厚度方向收缩。这样,可以实现铜箔布线和陶瓷基片的同时烧成。各个电路零件的安装位置也是正确的,可以一次复制形成按照严密设计的电路基片。
即使进行电容器高温负荷可靠性试验(125℃、50V、1000小时),在电容器2506的电介质层的绝缘电阻也没有下降,可以确保106Ω以上的绝缘电阻。并且,电介质层的介电常数是5000,基片层的介电常数是8.1。电感器2505的电感可以确保0.5μH。电阻器的电阻值可以实现100Ω到1MΩ的任意值。
这样,使用本发明的复制材料,可以容易地实现包含电感器、电容器、电阻器等的电路形成。
实施例13
图24(a)~(h)是表示使用上述第6复制材料的布线基片的制造工序的概略断面图。
首先,按照图24(a)~(f)所示,制作第6复制材料。
首先,准备厚度35μm的电解铜箔作为第1金属层2601。将铜盐原料溶解在碱性浴中,使其在高电流密度的旋转滚筒中进行电沉积,制成金属层(铜层),再连续卷绕该铜层,即制成电解铜箔。
接着,在上述第1金属层2601的面上,涂敷由有机层构成的薄的粘结剂,形成剥离层2602。然后,用电解电镀法将与上述第1金属层2601相同的电解铜箔进行叠层,形成厚度9μm的布线图形成用第2金属层2603。这样,即可制成如图24(a)所示的3层构造的叠层体。
进行粗糙化处理,使该表面的中心线平均粗糙度(Ra)为4μm左右。上述粗糙化处理,可在上述电解铜箔上通过析出铜的微细颗粒来进行。
然后,如图24(b)所示,在上述叠层体上,用光刻法贴上干膜保护层(DFR)2604。再如图24(c)所示,进行布线图部分的曝光和显影。此后,如图24(d)所示,上述叠层体中,不仅是第2金属层2602,而且第1金属层2601的表层部,也用化学蚀刻法(在氯化铁水溶液中浸渍)蚀刻,形成任意布线图。
以后,用剥离剂除去DFR2604,得到图24(e)所示的3层构造。由于第1金属层和第2金属层都同样由铜构成,因此用一次化学蚀刻,不仅在第2金属层,还可在第1金属层上部分地形成凸部布线层。该构造的特征是可按布线图形状加工到作为载体层的第1金属层。本实施例中,用有机层作为剥离层,然而,例如即使用镍镀层等,也可以得到具有同样作用的复制材料。
该3层构造中,上述第1金属层2601和布线图形成用第2金属层2603的剥离层2602,本身的粘结力弱但耐药品性强,即使在整体该3层构造上进行蚀刻处理,层间不会剥离,可以毫无问题地形成布线图。另一方面,使上述第1金属层2601和第2金属层2603的剥离层2602介于中间的粘结强度是40g/cm,剥离性良好。
然后,用丝网印刷形成电路零件。本实施例中,假定在树脂系列基片上进行安装,形成了可同时硬化的电感器、电容器、电阻器等无源零件。
作为电感器2605,使用Ni-Zn铁氧体粉和液状环氧树脂10wt%(日本レツケ社制、EF-450)、偶联剂0.3重量%(味的素社制、钛酸盐系列:46B),用高速公转、自转的混匀机将这些成分混匀,制成糊浆状材料。
然而,也制成了由将磁性合金粉、铁硅铝磁合金粉作为填料的同样构成组成的糊浆。作为电容器2606,使用Pb系列钙钛矿化合物(PbO-MgO-Nb2O5-NiO-WO3-TiO2)粉状体,按同样的构成用混匀机进行混匀,制成糊浆状材料。作为电阻器2607,制成由改变碳含有量的同样构成组成的糊浆状材料。
用这些糊浆,应用所定形状的掩模,在图24(e)所示3层构造上,如图24(f)所示,通过印刷形成电路零件,从而形成第6复制材料。印刷后,在90℃、20分钟条件下进行干燥。
在本复制材料上,假定在仍用本复制材料进行复制后的布线基片上安装半导体芯片2608,则形成了布线2613。
此后,如上述图24(g)~(h)所示,用以下方法制成印刷电路基片。
首先,准备基片2610。该基片2610按下述方法制作:配制由合成材料构成的薄片状基材,在其上设置穿孔,在上述穿孔中填充导电性糊浆2611。以下表示上述薄片状基片2610的成分组成。
(薄片状基片2610的成分组成)
Al2O3(昭和电工社制、AS-40:粒径12μm)90重量%
液状环氧树脂(日本レツケ社制、EF-450)9.5重量%
碳黑(东洋カ一ボン社制)0.2重量%
偶联剂(味的素社制、钛酸盐系列:46B)0.3重量%
秤量上述各成分,实现上述组成,在该混合物中添加甲基乙基酮溶剂作为粘度调整用溶剂,使上述混合物的浆液粘度达到约20Pa·s。接着,在其中加入氧化铝圆石,在速度500rpm条件下,在筒中旋转混合48小时,制成粘合液。
然后,准备厚度75μm的PET薄膜作为离型薄膜,在该PET薄膜上,用上述浆液,采用刮桨刀法制成间隙约0.7mm的造膜薄片。接着,在温度100℃将该造膜薄片放置1小时,使上述薄片中的上述甲基乙基酮溶剂挥发,除去上述PET薄膜,制成厚度350μm的薄片状基材601。由于在温度100℃进行上述溶剂的除去,因此上述环氧树脂仍是未硬化状态,上述薄片状基材具有挠性。
利用其挠性,按所定大小切割该薄片状基材,使用碳酸气体激光,在间距为0.2mm~2mm的等间隔位置,设置直径0.15mm的贯通孔(穿孔)。接着,用丝网印刷法在该贯通孔中填充穿孔填充用导电性糊浆2611。通过以上工序,即制成上述基片2610。上述导电性糊浆2611,按以下组成调配以下材料,由三个滚筒进行混匀。
(导电性糊浆2611)
环形状的铜颗粒(三井金属矿业社制:粒径2μm)85重量%
双酚A型环氧树脂(油化シエルエポキシ社制、环氧树脂828)3重量%
铍锆脂(グルシジルエステル)系列环氧树脂(东都化成社制、YD-171)9重量%
胺加合物硬化剂(味的素社制、MY-24)3重量%
接着,如图24(g)所示,在上述基片2610的两面,连接上述制成的复制材料(图24(f))的零件图,使用热压机,在温度120℃、压力约9.8×105Pa(10kg/cm2)条件下进行加热加压处理。
关于电容器2606,在形成用上下电极面夹住该电介质层的构造时,可以在基片2610上复制形成电极图2612。这种方法在使用印刷形成电容器的本发明复制材料时是可能的,但在将陶瓷作为填料的合成薄片上,印刷电介质层的已有方法是困难的。
通过该加热加压处理,基片2610中的环氧树脂(上述薄片状基材和导电性糊浆2611中的环氧树脂)熔融软化,如图24(h)所示,电路零件图(电感器2605、电容器2606、电阻器2607)和作为布线图的第2金属层2603埋没在基片2610中。接着,使加热温度进一步上升,在温度175℃处理60分钟,使上述环氧树脂硬化。此后,在布线2613上倒装片式安装半导体芯片2608。
这样,上述薄片状基材和整个电路零件图牢固粘结,而且上述导电性糊浆2611和各电路零件图电连接(内穿孔连接)并牢固粘结。
然后,通过剥离作为载体层的第1金属层2601和剥离层2602,如图24(h)所示,得到了在两面具有电路零件图(电感器2605、电容器2606、电阻器2607)和布线图(第2金属层2603)的布线基片。在该布线基片上,形成了与复制材料第1金属层2603被蚀刻的深度对应的凹部,全部布线图和电路零件图都在上述凹部的底部形成。
使用本复制材料,向基片2610进行第2金属层2603等的复制时,使上述第1金属层2601和第2金属层2603的剥离层2602介于中间的粘结面容易剥离,则可以仅将上述第2金属层2603和电路零件图(电感器2605、电容器2606、电阻器2607)复制到上述基片上。
本实施例中,作为载体的第1金属层2601由厚度35μm的铜箔构成,则即使复制时基片2610的基材变形,载体层也可以承受其变形应力。另外,本实施例的复制材料,由于布线部分构成凸部,则在压接时,在载体层的第1金属层2601的凹部,很容易流入基片2610的基材,易于抑制使图形变形的横方向的变形应力。因而,本实施例的图形变形仅是相当于基材的硬化收缩的0.08%。
本实施例中,使用由有机层构成的剥离层,但是即使在剥离层使用具有200nm以下的厚度的Ni镀层等镀层,同样可以实现布线图的复制形成。
通过在凹部形成的布线2613上使凸部进行位置配合,则可在布线2613上容易地进行倒装片式安装半导体芯片2608的工作。
电路零件各个安装位置是正确的,可以一次复制形成严密设计的电路基片。本实施例的布线基片,半导体芯片2608的凸部和布线2613的接合是良好的,具有半导体芯片2608的旁路电容器功能的安装的电容器2606,也有良好的功能。即使进行电容器高温负荷可靠性试验(125℃、50V、1000小时),在电容器2606的电介质层的绝缘电阻也不会下降,可以确保106Ω以上的绝缘电阻。
电介质层的介电常数是200,基片层的介电常数是8.1。电感器2605的电感,不管是铁氧体还是磁性合金,都可以确保0.5μH以上的足够值。电阻器2607的电阻值可以实现100Ω到1MΩ的任意值。
这样,使用本发明的复制材料,即可容易地实现包含布线图、半导体芯片等有源零件、以及电感器、电容器、电阻器等无源零件的电路形成。
实施例14
使用本发明第4~第6的复制材料,采用与上述实施例13同样制作的合成材料构成的基片,制成图25所示的多层布线基片。图26是表示多层布线基片各层制作工序的概略断面图。
图26中,2800A、2800B、2800C分别表示各复制材料。2800A是主要印刷形成电阻器2803的复制材料。2800B是主要印刷形成构成电容器2804的电介质层的复制材料。2800C是主要印刷形成构成电感器2805的磁性层的复制材料。
本实施例中,如图26(a)~(c)所示,使用在基片薄片2806的内穿孔中预先填充了导电性糊浆2807的材料。其详细构成与实施例13一样,予以省略。
在多层布线基片最上层的表面形成的布线层2808和电容器2804的一个电极2809,用复制等预先在基片薄片2806上形成。在该复制中使用的复制材料,最好是与本发明的复制材料同样的构造。
以往,当将印刷形成的无源零件内装于多层基片时,在基片净化薄片上,采用印刷形成各个无源零件的方法。但是,采用这种方法,将在基片表面产生数十μm厚度的台阶。因此,为了多层化,当在任何一层继续基片的叠层时,电容器等的外周端部将由于加压烧成时所加压力而被压碎变形,绝缘性很容易下降,频繁发生电容器短路等。
本实施例中,如图26(b)所示,一边与在基片薄片2806上形成的电极图2809进行位置配合,一边进行在复制材料2800B上形成的电极2802和电介质层2804的压接。这时,在流动性良好的基片薄片2806中埋入电极2802和电介质层2804,则如图26(b’)所示,可在表面完全不产生台阶的状态下,制成单层布线基片。
同样,用复制材料2800A和2800C进行复制时,也不会产生台阶,如图26(a’)和(c’)所示,分别形成平坦的表面。
最后,将图26(a’)~(c’)所示的单层布线基片和图26(d’)所示在两面复制形成布线图的布线基片进行叠层,通过上述的加热加压处理使薄片一次硬化。这样,将内装电感器、电容器、电阻器等电路零件的各层进行叠层,即可形成图25所示的多层电路基片。本实施例中,由于各层都有无台阶的平坦表面,则可容易地进行叠层工序。
如上所述,本发明的第4~第6复制材料,由于在微细的布线图上印刷形成电感器、电容器、电阻器等电路零件图,并可一起将其复制,因此可以容易且正确地把它们安装在基片上。为了复制安装布线图和零件图,在各层表面不产生台阶地埋入线图和零件图。这样,即可在布线不断线和图形形状完整的状态下容易地进行以后的叠层工序。
上述实施形式5~12和实施例11~14举例说明了形成全部电感器、电容器、电阻器的复制材料,但是也可以不一定全部形成这些零件。

Claims (57)

1、一种复制材料,其特征是:
具有至少2层,即:
作为载体的第1金属层;
第为布线图的第2金属层,
在上述第1金属层上具有与上述第2金属层电连接的由印刷法形成的电路部件。
2、权利要求1记载的复制材料,其特征在于,在上述第1金属层和上述第2金属层之间,具有可以剥离的粘合上述第1金属层和第2金属层的剥离层。
3、权利要求2记载的复制材料,其特征在于,上述剥离层的厚度是1μm以下。
4、权利要求2或3记载的复制材料,其特征在于,上述剥离层由有机层或金属镀层构成。
5、权利要求4记载的复制材料,其特征在于,上述剥离层是Au镀层。
6、权利要求2记载的复制材料,其特征在于,通过上述剥离层,第1金属层和第2金属层的粘结强度是10gf/cm以上、50gf/cm以下的范围。
7、权利要求1记载的复制材料,其特征在于,上述电路零件包含从电感器、电容器、电阻器中选择的至少一种零件。
8、权利要求1记载的复制材料,其特征在于,上述电路零件由包含无机填料和树脂组合物的材料构成。
9、权利要求1记载的复制材料,其特征在于,上述电路零件由包含无机填料、有机粘合剂、增塑剂的材料构成。
10、权利要求1记载的复制材料,其特征在于,上述第1金属层的厚度是4~100μm的范围,第2金属层和电路零件的厚度是1~35μm的范围。
11、权利要求1记载的复制材料,其特征在于,在上述第1金属层的表层部形成凹凸部,上述凸部对应于上述第2金属层的布线图,在上述凸部上形成上述第1金属层的上层。
12、权利要求11记载的复制材料,其特征在于,在上述第1金属层,上述凸部的高度是1~12μm的范围。
13、权利要求1记载的复制材料,其特征在于,上述第1金属层和第2金属层各包含由铜、铝、银、镍组成的群组中选择的至少一种金属。
14、权利要求1记载的复制材料,其特征在于,上述第1金属层和第2金属层包含同样成分的金属。
15、一种复制材料的制造方法,其特征是:
在第1金属层上,将第2金属层形成布线图形状,
印刷形成与上述第2金属层电连接的电路零件。
16、权利要求15记载的复制材料的制造方法,其特征在于,用丝网印刷形成上述电路部件。
17、权利要求15或16记载的复制材料的制造方法,其特征在于,用电镀法形成上述第2金属层。
18、一种复制材料的制造方法,其特征是:
在第1金属层上形成剥离层和第2金属层;
将上述第2金属层和剥离层加工成布线图形状;
印刷形成与上述第2金属层电连接的电路零件。
19、权利要求18记载的复制材料的制造方法,其特征在于,用丝网印刷形成上述电路部件。
20、权利要求18或19记载的复制材料的制造方法,其特征在于,用化学蚀刻法,在将上述第2金属层和剥离层加工成布线图形状的同时,在第1金属层的表层部,形成其凸部对应于上述布线图形状的凹凸部。
21、权利要求20记载的复制材料的制造方法,其特征在于,
在形成上述第2金属层以后,进行上述蚀刻之前,
(a)在使上述第2金属层表层露出布线图形状的状态下,在上述第2金属层上形成电镀保护层,
(b)在上述第2金属层露出的领域,用电镀法形成第3金属层,
(c)剥离上述电镀保护层,
此后,用上述化学蚀刻,对未形成上述第3金属层领域的上述第2金属层、上述剥离层、上述第1金属层的表层部进行蚀刻。
22、权利要求21记载的复制材料的制造方法,其特征在于,使用对用于上述化学蚀刻法的腐蚀剂化学稳定的金属成分形成上述第3金属层,使上述第3金属层在上述化学蚀刻时具有蚀刻保护层的功能。
23、权利要求22记载的复制材料的制造方法,其特征在于,由金或银形成上述第3金属层。
24、权利要求21记载的复制材料的制造方法,其特征在于,
在形成上述第3金属层以后,剥离上述电镀保护层之前,在上述第3金属层上,使用对用于上述化学蚀刻法的腐蚀剂化学稳定的金属成分形成第4金属层,
此后,进行上述电镀保护层的剥离和上述化学蚀刻,对未形成上述第3和第4金属层领域的上述第2金属层、上述剥离层、上述第1金属层的表层部进行蚀刻。
25、权利要求24记载的复制材料的制造方法,其特征在于,使用对用于上述化学蚀刻法的腐蚀剂化学稳定的金属成分形成上述第4金属层,使上述第4金属层在上述化学蚀刻时具有蚀刻保护层的功能。
26、权利要求25记载的复制材料的制造方法,其特征在于,由金或银形成上述第4金属层。
27、权利要求20记载的复制材料的制造方法,其特征在于,用电解电镀法形成上述第2金属层。
28、权利要求20记载的复制材料的制造方法,其特征在于,上述第1金属层和第2金属层由同样的金属成分构成。
29、权利要求20记载的复制材料的制造方法,其特征在于,用上述化学蚀刻法,使上述第1金属层的表层部被蚀刻的深度是1~12μm的范围。
30、权利要求20记载的复制材料的制造方法,其特征在于,包含将上述第2金属层的表面粗糙化的工序。
31、权利要求30记载的复制材料的制造方法,其特征在于,经上述粗糙化处理的上述第2金属层表面的中心线平均粗糙度是2μm以上。
32、一种布线基片,其特征在于,具有电绝缘性基片和按照使用权利要求1~14的任一项记载的复制材料的复制方法在上述电绝缘性基片的至少一个主面上形成的布线图和电路零件,上述电路零件与上述布线图电连接,上述电路零件和上述布线图被埋设在上述主面。
33、权利要求32记载的布线基片,其特征在于,
上述电绝缘性基片具有填充了导电性组合物的贯通孔;
上述布线图与上述导电性组合物电连接。
34、权利要求32或33记载的布线基片,其特征在于,上述电绝缘性基片包含无机填料和热硬化性树脂组合物,具有填充了导电性组合物的贯通孔。
35、权利要求34记载的布线基片,其特征在于,
上述无机填料是从Al2O3、MgO、BN、AlN以及SiO2组成的群组中选择的至少一种无机填料;
上述无机填料的比例是70~95重量%;
上述热硬化性树脂组合物的比例是5~30重量%。
36、权利要求32或33记载的布线基片,其特征在于,上述电绝缘性基片是在由玻璃纤维织布、玻璃纤维无纺布、耐热有机纤维织布、耐热有机纤维无纺布组成的群组中选择的至少一种增强材料中浸渗热硬化性树脂组合物构成的。
37、权利要求32或33记载的布线基片上,其特征在于,上述电绝缘性基片由陶瓷材料构成。
38、权利要求37记载的布线基片,其特征在于,上述陶瓷材料是由Al2O3、MgO、ZrO2、TiO2、SiO2、BeO、BN、CaO和玻璃组成的群组中选择的至少一种陶瓷,或者是含有Bi-Ca-Nb-O的陶瓷。
39、一种叠层多个布线基片具有内穿孔构造的多层布线基片,其特征在于,在至少一层上具有权利要求32~38记载的布线基片。
40、权利要求39记载的布线基片,其特征在于,
上述多个布线基片的至少一个是具有包含陶瓷的电绝缘性基片的陶瓷布线基片;
上述陶瓷布线基片的至少一个在其至少一个主面上具有形成凸状的布线图;
在形成上述凸状布线图的主面上叠层的布线基片是具有含有热硬化性树脂组合物的电绝缘性基片的复合布线基片;
上述凸状布线图被埋设在上述复合布线基片的主面。
41、权利要求40记载的布线基片,其特征在于,上述陶瓷布线基片的烧结温度是1050℃以上。
42、权利要求39记载的布线基片,其特征在于,
上述多个布线基片的至少二个是具有包含陶瓷的电绝缘性基片的陶瓷布线基片;
上述陶瓷布线基片的至少一个包含与其他陶瓷布线基片不同种类的陶瓷材料;
在包含相互不同陶瓷材料的陶瓷布线基片之间,配置了具有含有热硬化性树脂组合物的电绝缘性基片的布线基片。
43、权利要求39记载的布线基片,其特征在于,
上述多个布线基片的至少最上层和最下层是具有含有热硬化性树脂组合物的电绝缘性基片的复合布线基片;
在内层配置了具有包含陶瓷的电绝缘性基片的陶瓷布线基片。
44、一种使用权利要求1~14的任一项记载的复制材料的布线基片的制造方法,其特征在于,
将在上述复制材料上形成了至少第2金属层和上述电路零件的一面,压接在未硬化状态的绝缘性薄片状基材的至少一个主面上;
通过剥离上述第1金属层,在上述薄片状基材上至少复制上述第2金属层和上述电路部件。
45、权利要求44记载的布线基片的制造方法,其特征在于,
将上述复制后的薄片状基材以仍是上述未硬化状态叠层二层以上,形成叠层体;
将上述叠层体的全层的上述薄片状基材一起硬化。
46、权利要求44或45记载的布线基片的制造方法,其特征在于,上述薄片状基材含有无机填料和热硬化性树脂组合物,具有填充了导电性组合物的贯通孔。
47、权利要求46记载的布线基片的制造方法,其特征在于,
上述无机填料是由Al2O3、MgO、BN、AlN以及SiO2组成的群组中选择的至少一种无机填料;
上述无机填料对上述薄片状基材整体的比例是70~95重量%;
上述热硬化性树脂组合物对上述薄片状基材整体的比例是5~30重量%;
48、权利要求44或45记载的布线基片的制造方法,其特征在于,上述薄片状基材是在由玻璃纤维织布、玻璃纤维无纺布、耐热有机纤维织布、耐热有机纤维无纺布组成的群组中选择的至少一种增强材料中浸渗热硬化性树脂组合物构成的。
49、权利要求44或45记载的布线基片的制造方法,其特征在于,上述薄片状基材含有聚酰亚胺。
50、权利要求44或45记载的布线基片的制造方法,其特征在于,上述薄片状基材是包含有机粘合剂、增塑剂、以及含有由Al2O3、MgO、ZrO2、TiO2、SiO2、BeO、BN、CaO和玻璃组成的群组中选择的至少一种陶瓷的陶瓷粉末的陶瓷薄片。
51、权利要求50记载的布线基片的制造方法,其特征在于,
对上述陶瓷薄片的两主面进行使用上述复制材料的上述布线图金属层的复制;
在上述陶瓷薄片的两面或单面上,配置以在上述陶瓷薄片的烧结温度下实质上不烧结收缩的无机组合物为主成分的约束薄片;
与上述约束薄片一起烧成上述陶瓷薄片;
烧成后,除去上述约束薄片,得到陶瓷布线基片。
52、权利要求51记载的布线基片的制造方法,其特征在于,
对含有热硬化性树脂组合物的薄片状基材的至少一个主面进行使用上复制材料的上述布线图金属层的复制,得到复合布线基片;
对上述陶瓷布线基片和上述复合布线基片进行叠层、加热及压接,得到多层布线基片。
53、权利要求51记载的布线基片的制造方法,其特征在于,在上述陶瓷薄片上,在进行使用上述复制材料的上述布线图金属层的复制前,形成贯通孔,在上述贯通孔中填充导电性组合物。
54、一种布线基片的制造方法,其特征在于,
在陶瓷薄片上形成贯通孔;
在形成上述贯通孔的陶瓷薄片的两面,配置以在上述陶瓷薄片的烧成温度下实质上不烧成收缩的无机组合物为主成分的约束薄片;
与上述约束薄片一起烧成上述陶瓷薄片;
烧成后,除去上述约束薄片;
在上述贯通孔中填充热硬化性导电性组合物,得到带有穿孔导体的陶瓷基片;
将形成包含在权利要求1~14的任一项记载的复制材料的至少第2金属层的布线图金属层的一面,压接在含有热硬化性树脂组合物的未硬化状态薄片状基材的至少一个主面上;
将通过上述剥离层贴合在上述第2金属层的上述第1金属层从上述第2金属层剥离,在上述薄片状基材上复制上述布线图金属层;
在上述复制的前或后,在含有上述热硬化性树脂组合物的薄片状基材上形成贯通孔,在上述贯通孔中填充热硬化性导电性组合物,得到带有穿孔导体的复合布线基片;
对上述陶瓷基片和上述复合布线基片进行叠层、加热及压接,得到多层布线基片。
55、权利要求53或54记载的布线基片的制造方法,其特征在于,在上述陶瓷薄片上形成贯通孔时,对上述陶瓷基片和上述复合布线基片进行叠层时的位置配合销钉用贯通孔也同时形成。
56、权利要求55记载的布线基片的制造方法,其特征在于,形成的上述贯通孔的孔直径比上述销钉直径大2~10%。
57、权利要求44或54的任一项记载的布线基片的制造方法,其特征在于在使用上述复制材料的上述布线图金属层复制后,在上述薄片状基材表面形成的布线图金属层上,进行电镀处理。
CN200410085770.7A 2000-02-09 2001-02-09 复制材料及其制造方法以及用其制造的布线基片 Expired - Fee Related CN100566510C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP31422/00 2000-02-09
JP31422/2000 2000-02-09
JP2000031422 2000-02-09
JP2000110307 2000-04-12
JP110307/2000 2000-04-12
JP110307/00 2000-04-12
JP324524/00 2000-10-24
JP324524/2000 2000-10-24
JP2000324524 2000-10-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN01119659.9A Division CN1201641C (zh) 2000-02-09 2001-02-09 复制材料及其制造方法以及用其制造的布线基片

Publications (2)

Publication Number Publication Date
CN1620220A true CN1620220A (zh) 2005-05-25
CN100566510C CN100566510C (zh) 2009-12-02

Family

ID=27342294

Family Applications (2)

Application Number Title Priority Date Filing Date
CN01119659.9A Expired - Fee Related CN1201641C (zh) 2000-02-09 2001-02-09 复制材料及其制造方法以及用其制造的布线基片
CN200410085770.7A Expired - Fee Related CN100566510C (zh) 2000-02-09 2001-02-09 复制材料及其制造方法以及用其制造的布线基片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN01119659.9A Expired - Fee Related CN1201641C (zh) 2000-02-09 2001-02-09 复制材料及其制造方法以及用其制造的布线基片

Country Status (4)

Country Link
US (3) US6871396B2 (zh)
EP (4) EP1267594A3 (zh)
CN (2) CN1201641C (zh)
TW (1) TWI225762B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205301A (zh) * 2012-08-17 2014-12-10 富士电机株式会社 电子元器件及电子元器件的制造方法

Families Citing this family (294)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
KR100429881B1 (ko) * 2001-11-02 2004-05-03 삼성전자주식회사 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
US7247544B1 (en) * 2002-04-12 2007-07-24 National Semiconductor Corporation High Q inductor integration
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6898850B2 (en) 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
JP2004216385A (ja) * 2003-01-09 2004-08-05 Hitachi Via Mechanics Ltd レーザ穴明け加工方法
US7181839B2 (en) * 2003-01-14 2007-02-27 Matsushita Electric Industrial Co., Ltd. Method for producing a circuit board
ATE474441T1 (de) * 2003-03-05 2010-07-15 Intune Circuits Oy Verfahren zur herstellung einer elektrisch leitfähigen struktur
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005096390A (ja) * 2003-05-29 2005-04-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法ならびにこれを用いるグリーンシート成形用キャリアシート
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
JP4183708B2 (ja) * 2003-07-04 2008-11-19 株式会社村田製作所 部品内蔵基板の製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
JP4439976B2 (ja) 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 半導体装置およびその製造方法
WO2005114728A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置並びに配線基板及びその製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
WO2006039699A2 (en) 2004-10-01 2006-04-13 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
FI20045501A (fi) * 2004-12-23 2006-06-24 Aspocomp Technology Oy Johdinkuvio, kytkentäalusta ja johdinkuvion ja kytkentäalustan valmistusmenetelmä
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US8715839B2 (en) 2005-06-30 2014-05-06 L. Pierre de Rochemont Electrical components and method of manufacture
US7893359B2 (en) * 2005-09-19 2011-02-22 Industrial Technology Research Institute Embedded capacitor core having a multiple-layer structure
TWI280633B (en) * 2005-10-21 2007-05-01 Ind Tech Res Inst Method of fabricating flexible micro-capacitive ultrasonic transducer by the use of imprinting and transfer printing techniques
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
JP5114858B2 (ja) * 2006-03-28 2013-01-09 富士通株式会社 多層配線基板およびその作製方法
KR100814461B1 (ko) * 2006-04-18 2008-03-17 삼성전기주식회사 전극 패턴의 제조방법
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI328984B (en) * 2006-08-29 2010-08-11 Ind Tech Res Inst Substrate structures and fabrication methods thereof
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP2008091685A (ja) * 2006-10-03 2008-04-17 Seiko Epson Corp 素子基板およびその製造方法
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW200841780A (en) * 2007-04-10 2008-10-16 Cosmos Vacuum Technology Corp Electric circuit substrate with high thermal conductivity
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
WO2010021224A1 (ja) 2008-08-22 2010-02-25 日立化成工業株式会社 感光性導電フィルム、導電膜の形成方法、導電パターンの形成方法及び導電膜基板
DE102008042035A1 (de) * 2008-09-12 2010-03-18 Robert Bosch Gmbh Halbleiteranordnung sowie Verfahren zum Herstellen einer Halbleiteranordnung
DE102008048909A1 (de) 2008-09-26 2010-04-01 Zumtobel Lighting Gmbh Leuchte mit geschlossenem Leuchtengehäuse
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP5115509B2 (ja) * 2009-03-26 2013-01-09 ブラザー工業株式会社 コンテンツ配信システム、ノード装置、離脱処理遅延方法及び離脱処理遅延制御プログラム
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US20110024160A1 (en) * 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8043464B2 (en) * 2009-11-17 2011-10-25 Raytheon Company Systems and methods for assembling lightweight RF antenna structures
US8127432B2 (en) * 2009-11-17 2012-03-06 Raytheon Company Process for fabricating an origami formed antenna radiating structure
US9072164B2 (en) * 2009-11-17 2015-06-30 Raytheon Company Process for fabricating a three dimensional molded feed structure
US8362856B2 (en) * 2009-11-17 2013-01-29 Raytheon Company RF transition with 3-dimensional molded RF structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9178116B2 (en) 2010-06-25 2015-11-03 Toyoda Gosei Co. Ltd. Semiconductor light-emitting element
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8779489B2 (en) 2010-08-23 2014-07-15 L. Pierre de Rochemont Power FET with a resonant transistor gate
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
WO2012049822A1 (ja) * 2010-10-14 2012-04-19 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
WO2012061656A2 (en) 2010-11-03 2012-05-10 De Rochemont L Pierre Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
JP4859996B1 (ja) * 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2013061727A1 (ja) * 2011-10-28 2013-05-02 京セラ株式会社 回路基板およびこれを備える電子装置
JP5202714B1 (ja) * 2011-11-18 2013-06-05 田中貴金属工業株式会社 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法
US8687369B2 (en) 2012-02-20 2014-04-01 Apple Inc. Apparatus for creating resistive pathways
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
FR2998793B1 (fr) 2012-11-30 2014-11-28 Oreal Composition cosmetique sous forme d'emulsion huile-dans-eau
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
EP2941105B1 (en) * 2013-05-13 2022-02-16 ULVAC, Inc. Mounting device and method of manufacturing the same
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
KR20150002361A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 반도체 발광소자 장치 및 광원 모듈의 제조 방법
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Icソケット及び接続端子
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10729001B2 (en) 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
WO2016093109A1 (ja) * 2014-12-08 2016-06-16 三井金属鉱業株式会社 プリント配線板の製造方法
TWI550803B (zh) * 2015-02-17 2016-09-21 南茂科技股份有限公司 封裝半導體裝置
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
JP6478902B2 (ja) * 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
CN107615895A (zh) * 2015-12-31 2018-01-19 安徽省大富光电科技有限公司 一种图形导电材料的制备方法
CN108495665B (zh) 2016-01-14 2021-04-09 比格福特生物医药公司 调整胰岛素输送速率
WO2017154692A1 (ja) * 2016-03-11 2017-09-14 株式会社村田製作所 複合基板及び複合基板の製造方法
US10553453B2 (en) 2016-07-14 2020-02-04 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
JP6953279B2 (ja) 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
WO2018103158A1 (zh) 2016-12-08 2018-06-14 华为技术有限公司 一种带usb端口的设备
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
TWI658767B (zh) 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
US11276618B2 (en) * 2018-04-30 2022-03-15 Intel Corporation Bi-layer prepreg for reduced dielectric thickness
JP2020167336A (ja) * 2019-03-29 2020-10-08 Tdk株式会社 素子内蔵基板およびその製造方法
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11495557B2 (en) * 2020-03-20 2022-11-08 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
JP7437993B2 (ja) * 2020-03-26 2024-02-26 日本メクトロン株式会社 フレキシブルプリント配線板を用いたヒータ及びその製造方法
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface
CN113831154B (zh) * 2020-06-24 2022-11-29 光华科学技术研究院(广东)有限公司 一种介电陶瓷表面金属化的方法及采用该方法制备的介电陶瓷元件
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN113490344A (zh) * 2021-07-08 2021-10-08 江西柔顺科技有限公司 一种柔性线路板及其制备方法
CN113745169B (zh) * 2021-07-23 2023-10-24 中国电子科技集团公司第二十九研究所 多腔槽ltcc基板与封装盒体焊接结构及方法

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1106822B (de) 1958-06-12 1961-05-18 Jean Michel Verfahren zur Herstellung eines gedruckten Stromkreises
GB999183A (en) 1962-03-09 1965-07-21 Jean Michel A process for manufacturing printed circuits
US4244605A (en) * 1977-10-25 1981-01-13 Minnesota Mining And Manufacturing Company Material for forming graphics
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
JPS6055691A (ja) 1983-09-07 1985-03-30 ダイソー株式会社 回路基板の製造法
JPS60164392A (ja) 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JPS60220140A (ja) 1984-04-16 1985-11-02 Mitsubishi Heavy Ind Ltd 脱硫剤
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPH06101616B2 (ja) * 1986-02-21 1994-12-12 名幸電子工業株式会社 導体回路板の製造方法
JPS6372193A (ja) 1986-09-13 1988-04-01 松下電工株式会社 回路板
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPS63182886A (ja) 1987-01-24 1988-07-28 松下電工株式会社 プリント配線板およびその製法
US5141790A (en) * 1989-11-20 1992-08-25 Minnesota Mining And Manufacturing Company Repositionable pressure-sensitive adhesive tape
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
CA2070046A1 (en) 1991-06-28 1992-12-29 Richard J. Sadey Metal foil with improved bonding to substrates and method for making said foil
JPH0521959A (ja) 1991-07-16 1993-01-29 Nec Corp 高放熱形複合基板
US5153050A (en) * 1991-08-27 1992-10-06 Johnston James A Component of printed circuit boards
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3218414B2 (ja) * 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JPH0677628A (ja) 1992-08-26 1994-03-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3063427B2 (ja) 1992-10-21 2000-07-12 松下電器産業株式会社 回路基板およびその形成方法
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
JP3252534B2 (ja) 1993-06-10 2002-02-04 株式会社村田製作所 基板への導電パターン形成方法
EP0645950B1 (en) 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
DE69417684T2 (de) 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
US5408053A (en) 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5437096A (en) * 1994-02-28 1995-08-01 Technical Materials, Inc. Method for making a multilayer metal leadframe
JP2675985B2 (ja) 1994-10-27 1997-11-12 株式会社東芝 回路基板製造用転写板
JP3152852B2 (ja) 1994-10-27 2001-04-03 京セラ株式会社 配線基板及びその製造方法
JP3292620B2 (ja) 1995-04-20 2002-06-17 京セラ株式会社 配線基板及びその製造方法
JPH0936551A (ja) 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3442200B2 (ja) * 1995-08-08 2003-09-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板、プリント回路基板の製造方法
JPH09116273A (ja) 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5699613A (en) 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JPH09270584A (ja) 1996-03-29 1997-10-14 Kyocera Corp 多層配線基板
JPH08330709A (ja) 1996-05-07 1996-12-13 Shinko Electric Ind Co Ltd 回路形成用転写シートおよび転写シートを用いる回路基板の製造方法
JPH09326562A (ja) 1996-06-07 1997-12-16 Tokuyama Corp 回路基板の製造方法及び回路基板
DE69629061T2 (de) * 1996-06-07 2004-05-13 Asahi Kasei Kabushiki Kaisha Harztragender metallfolie für mehrschichtige leiterplatte, verfahren zu deren herstellung, mehrschichtige leiterplatte, und elektronische vorrichtung
WO1997048260A1 (fr) 1996-06-14 1997-12-18 Ibiden Co., Ltd. Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JPH1041611A (ja) 1996-07-18 1998-02-13 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びプリント配線板
JPH1051139A (ja) 1996-07-30 1998-02-20 Ibiden Co Ltd 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US5855716A (en) * 1996-09-24 1999-01-05 The United States Of America As Represented By The Secretary Of The Navy Parallel contact patterning using nanochannel glass
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3220400B2 (ja) 1996-12-27 2001-10-22 京セラ株式会社 プリント配線基板の製造方法
JP3312723B2 (ja) 1996-10-09 2002-08-12 松下電器産業株式会社 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JPH10173296A (ja) 1996-12-11 1998-06-26 Kyocera Corp プリント配線基板の製造方法
JPH10173316A (ja) 1996-12-12 1998-06-26 Kyocera Corp 配線基板形成用転写シート及びそれを用いた配線基板の製造方法
TW340297B (en) 1997-03-14 1998-09-11 Compeq Mfg Co Ltd Process for sealing a ball grid array IC free of substrate and free of solder ball
US6000603A (en) * 1997-05-23 1999-12-14 3M Innovative Properties Company Patterned array of metal balls and methods of making
US6238348B1 (en) * 1997-07-22 2001-05-29 Scimed Life Systems, Inc. Miniature spectrometer system and method
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JPH11135946A (ja) 1997-10-31 1999-05-21 Kyocera Corp 多層配線基板とその製造方法
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP4055026B2 (ja) 1998-03-13 2008-03-05 日立化成工業株式会社 ビルドアップ多層プリント配線板の製造方法
JP3612594B2 (ja) 1998-05-29 2005-01-19 三井金属鉱業株式会社 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法
JP3441368B2 (ja) 1998-05-29 2003-09-02 京セラ株式会社 多層配線基板およびその製造方法
JP2000015742A (ja) 1998-07-01 2000-01-18 Hitachi Metals Ltd 転写法用複合材およびその製造方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP3694825B2 (ja) 1999-11-18 2005-09-14 日本航空電子工業株式会社 導体パターンの形成方法及びコネクタ、フレキシブルプリント配線板、異方導電性部材
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP2001237512A (ja) 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205301A (zh) * 2012-08-17 2014-12-10 富士电机株式会社 电子元器件及电子元器件的制造方法
CN104205301B (zh) * 2012-08-17 2017-10-10 富士电机株式会社 电子元器件及电子元器件的制造方法

Also Published As

Publication number Publication date
CN100566510C (zh) 2009-12-02
US6871396B2 (en) 2005-03-29
EP1933376A3 (en) 2010-06-30
EP1482543A3 (en) 2005-06-08
US6936774B2 (en) 2005-08-30
US20030102153A1 (en) 2003-06-05
EP1482543A2 (en) 2004-12-01
CN1201641C (zh) 2005-05-11
US20010023779A1 (en) 2001-09-27
US20050186768A1 (en) 2005-08-25
EP1933376A2 (en) 2008-06-18
CN1333649A (zh) 2002-01-30
EP1267594A2 (en) 2002-12-18
US7888789B2 (en) 2011-02-15
EP1267594A3 (en) 2003-01-02
TWI225762B (en) 2004-12-21
EP1154469A1 (en) 2001-11-14

Similar Documents

Publication Publication Date Title
CN1201641C (zh) 复制材料及其制造方法以及用其制造的布线基片
CN1301045C (zh) 多层接线板组件制造方法及多层接线板组件
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN100346463C (zh) 晶片支撑部件
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1229817C (zh) 导电金属颗粒,导电复合金属颗粒及使用其的应用产品
CN1201383C (zh) 电子部件的安装方法、安装装置及电子部件装置
CN1440232A (zh) 布线膜间连接件及其制造方法以及多层布线基板制造方法
CN1191742C (zh) 传热基板及其制造方法
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1454045A (zh) 布线转印片材及其制造方法、以及布线基板及其制造方法
CN1765161A (zh) 刚挠性电路板
CN1658439A (zh) 连接部件和安装体及其制造方法
CN1926697A (zh) 叠层型压电元件及其制造方法
CN1462574A (zh) 多层印刷电路板
CN1640216A (zh) 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法
CN101056499A (zh) 用于保护电子元件的有机封装剂组合物
CN1321411A (zh) 印刷布线板及其制造方法
CN1423288A (zh) 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1568546A (zh) 半导体器件及其制造方法
CN1659938A (zh) 印刷布线用基板、印刷布线板及它们的制造方法
CN1957260A (zh) 片状探针及其制造方法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20200209