CN1619702A - 内存元件的增进抹除并且避免过度抹除的方法及其结构 - Google Patents
内存元件的增进抹除并且避免过度抹除的方法及其结构 Download PDFInfo
- Publication number
- CN1619702A CN1619702A CN200410080625.XA CN200410080625A CN1619702A CN 1619702 A CN1619702 A CN 1619702A CN 200410080625 A CN200410080625 A CN 200410080625A CN 1619702 A CN1619702 A CN 1619702A
- Authority
- CN
- China
- Prior art keywords
- erase
- memory components
- electric charge
- read
- sequencing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
Abstract
本发明涉及非易失性存贮器元件的增进抹除的方法,且此方法可以避免存贮器元件发生过度抹除的问题。此方法包括多数个步骤,且在进行程序化/抹除周期前,可先进行这些步骤,以对存贮器元件进行预调适。此方法包括进行一个穿隧程序的步骤,以在进行程序化/抹除周期前,增加非易失性存贮器元件的启始电压值,其例如Fowler-Nordheim穿隧程序。特别是,此方法可应用具有氮化硅只读存储器元件的非易失性存贮器元件中。此方法可以减少或是完全解决非易失性存贮器元件的过度抹除的问题。另外,关于在预调适步骤中所使用的相关的结构一并揭露的。
Description
技术领域
本发明涉及一种存贮器元件,特别是涉及一种针对非易失性存贮器的过度抹除(Over-Erase)问题的处理方法。
背景技术
一般的半导体元件包括多个形成于基底上或是基底中的单一构件。此构件例如是一个存贮器元件,其用来储存电子数据(Data)之用,其可以是通过电子处理器来执行计算机程序或是通过处理器来操作逻辑数据。一般来说,不需要通过周边电源供应即可储存电子数据的存贮器元件称为非易失性存贮器(Non-Volatile Memory)元件。只读存储器(Read-Only Memory)是一种常用于电子设备中的非易失性存贮器,其中这些电子设备例如是具有微处理器的数字电子设备或是便携式电子元件,此便携式电子元件例如是手机。
一般来说,只读存储器元件是布局于数个存储器数组中。每一个存储器包括有一个晶体管,且此晶体管包括有并列于一条相交的位线与一条字符线之间的金属氧化半导体场效晶体管(MOSFET)。通过这些存储器晶体管,可以将数据的位值(Bit Value)或是编码经由个别存储器的物理性质或是电性质永久储存(直到刻意抹除)。一般来说,一个只读存储器的非易失(Non-Volatile)特性可使得储存于其中的数据其仅提供读取的用。
可程序化的非易失性只读存储器是非易失性存贮器的一种特定形式,在这样存贮器中,逻辑数据位不只可以读取,还可被写入(例如:程序化)存储器中。一般来说,多个存储器所组成的族群称为一个字符,多个字符所组成的族群称为一个页(Page),多个页所组成的族群称为一个扇区,其中数据可以通过字符或是页来读取或是程序化(例如:写入)的动作,而整个扇区一般是用来进行抹除之用。
公知的三种非易失性存贮器的形式为可抹除可程序化的只读存储器(Erasable Programmable ROMs,EPROMs)、可电除可程序化的只读存储器(Electrically Erasable Programmable ROMs,EEPROMs)以及快闪(Flash)可电除可程序化的只读存储器,其中快闪(Flash)可电除可程序化的只读存储器又称为闪存,这些存贮器都可以通过一种或是二种的方式来进行写入动作。第一种写入方式是通过信道热电子(Channel Hot Electron,CHE)注入来达成,即通过注入电子来改变位于晶体管的浮置栅极的电压值。第二种写入的方式是应用一种Fowler-Nordheim(F-N)穿隧的场发射机制(Field Emissionmechanism)。Fowler-Nordheim(F-N)穿隧为在高电场的作用下电子穿过能障(Barrier)的过程。这个量子力学穿隧过程对于此薄层的能障来说是相当重要的机制,而此能障例如是存在于高度掺杂的半导体的金属半导体接面(Juction)或是氧化半导体接面中。F-N穿隧可以通过使用一个横跨此具有绝缘性质的能障的电场,并且使得电子穿过其中而达成的。此外,上述存贮器的抹除则可以利用F-N穿隧或是使其暴露在紫外光下达成的。可电除可程序化的只读存储器EPROMs则是可以利用信道电子CHE进行写入,并利用紫外光进行抹除。可电除可程序化的只读存储器EEPROMs则是可以利用F-N穿隧来进行写入及抹除的动作。闪存则是可以利用信道电子CHE进行写入,并利用F-N穿隧进行抹除。
公知一种具有浮置栅极的闪存元件(例如:具有浮置栅极EEPROM)包括有一晶体管,且其具有特定的可程序化的启始电压值(Threshold Voltage,Vt)。晶体管的启始电压值可以沿着最大启始电压极限值与最低启始电压极限值之间的模拟量表进行设定或是程序化,而达到所欲设定的数值,其中最大启始电压极限值与最低启始电压极限值是由所设计的晶体管参数来决定。一般来说,晶体管包括一个位于半导体基底上的堆叠式栅极结构,此堆叠式栅极结构包括位于基底上,且厚度相对较薄的穿隧氧化层(例如:氧化硅)。此外,此堆叠式栅极结构还包括有位于穿隧氧化层上、材质为经掺杂的多晶硅的浮置栅极,以及位于浮置栅极上的多晶硅间介电层(Interpoly Dielectric)。最后,还有位于多晶硅间介电层上、材质为经掺杂的多晶硅的控制栅极。另外,此晶体管还包括有源极区与漏极区,其与堆叠式栅极结构的侧壁自行对准(Self-Aligned)的。
一般来说,具有浮置栅极的闪存元件是通过诱导电子从源极区或是漏极区注入浮置栅极中,以进行程序化,其中电子从源极区或是漏极区注入浮置栅极中由所施加的偏压来决定。电子会通过所谓的Fowler-Nordheim(F-N)穿隧机制穿过穿隧氧化层,而进入浮置栅极中。当浮置栅极累积足够的负电荷后,浮置栅极的负位能会产生一个与场效晶体管(FET)有关的启始电压值,并且在后续的读取模式中,抑制电流流过信道区。此外,浮置栅极放电的动作(例如是抹除功能),则是可以通过诱导这些已储存于浮置栅极中的电子,并使其移动至源极区达成的。而且,使电子移动至浮置栅极或是移出浮置栅极的方式有多种方式,其例如是可以通过电力的方式将电子拉出,或是通过紫外光辐射的方式将电子拉出。
在最近的非易失性存贮器的发展中,已出现一种具有定域化捕捉电荷的元件(Localized Trapped Charge Device),此元件称为氮化物只读存储器(Nitride Read-Only Memory,NROM)元件,其中“NROM”一词为SaifunSemiconductors Ltd.(Netaya,Israel)的结合商标的一部份。氮化物只读存储器NROM元件由于具有很多的优点,因此其性能已超越近30年来以浮置栅极为主,且将电荷储存于具有导电性的浮置栅极中的存贮器元件,其例如是EPROM、闪存以及EEPROM等元件。
在一个具有定域化捕捉电荷的数组中,每一个存贮器元件为具有氧化硅/氮化硅/氧化硅(ONO)介电层结构的n型信道区的MOS晶体管(nMOS),其中ONO介电层结构作为闸介电层之用。数据会储存于邻近nMOS的源极区与漏极区端的各别的二个位置上,而使得在此nMOS晶体管结构中可以储存2位的数据。
一个具有定域化捕捉电荷的存贮器元件(例如:NROM元件)会通过信道热电子(CHE)注入穿过位于ONO介电层结构底部的氧化层,来进行程序化的动作。也就是说,通过诱导电子从漏极区注入电荷捕捉层中,其中电子通过以前所提及的F-N穿隧机制穿过穿隧氧化层,而到达电荷捕捉层。在程序化的过程中,带电的电荷会在电荷捕捉层中被捕捉。由于在此电荷捕捉层中包括有非导电或是低导电率的材料(例如:氮化硅),再加上在此电荷捕捉层中的横向电场强度相对较低,因此各个带电电荷将不会在电荷捕捉层中移动。
一个具有定域化捕捉电荷的存贮器元件可以通过穿隧增进热电洞(Tunneling Enhanced Hot Hole,TEHH)注入来进行抹除。在穿隧增进热电洞注入的机制中,电洞是通过在ONO介电层结构下方进行能带间(Band-to-Band)穿隧来产生的。在横向电场的作用下,电洞的动能会随之增加,并且通过垂直电场的作用可使部分的电洞注入ONO介电层结构中。一旦电洞进入ONO介电层结构中,其会与已储存于ONO介电层结构的电子结合。此外,抹除周期也可通过正电压的施予来进行的,即从漏极到源极施予一正偏压,并且使得栅极接地。此外,抹除周期的进行也可对漏极施予正电压,并且对栅极施予负电压。NROM元件的操作模式如同具有定域化电荷的储存元件(LocalizedCharge Storage Device)一般,在此元件中,被捕捉的电荷仅会保留在注入点(Injection Point)处。因此,NROM元件较不会受到因采用浮置栅极的技术而造成的单一晶胞故障(Single Bit Failure)的影响,而且此单一晶胞故障的问题也较不易发生。因此,可以进一步地进行缩小化(例如:尺寸缩小),以降低整个元件的尺寸,并且在不使元件表现效能劣化(Degradation)的情况下,增加元件的密度。
然而,关于具有定域化捕捉电荷的存贮器元件却会产生过度抹除的问题。一般来说,在对一个点进行抹除操作的过程中,存储器或是位线的启始电压值的降低会导致过度抹除的问题,此问题的发生是由于当后续欲关闭(De-Selected)此抹除操作时,此抹除点不能有效地被关闭所造成的。因此,对于NROM存贮器元件来说,过度抹除的问题可说是从NROM存贮器元件的电荷捕捉层中移出太多的电子所致。例如,在NROM存贮器元件中,从电荷捕捉层移出的电子数超过原本置入的电子数,此时过度抹除的问题就会发生。
因此,一个良好的抹除方法对于非易失性存储元件来说是相当有助益的,如此可有效减少甚至完全解决过度抹除的问题,其中非易失性存储元件例如是NROM元件。
发明内容
本发明要解决的问题是提供一种非易失性存贮器元件的程序化与抹除的方法。此方法包括在进行程序化/抹除周期之前,先进行存贮器的预调适(Precondition)步骤。此方法包括进行一个穿隧程序的步骤,以在进行程序化/抹除之前,增加非易失性存贮器元件的启始电压值,其中此穿隧程序的步骤例如是F-N穿隧程序。特别是,此方法可应用在具有NROM元件的存贮器元件中,而且通过此方法可以避免过度抹除的问题。
此处所提到的非易失性存贮器元件的预抹除机制包括一个临时形成的结构,在此结构中,穿隧程序的进行可使得电子注入捕捉层中,以抵销捕捉层中的过多的电洞,其中这些电洞来自非易失性存贮器元件的过度抹除的操作。因此,在具有此结构的存贮器元件中,其启始电压值会有效地增加,以克服过度抹除的问题。
为解决上述问题,本发明提供一种存贮器元件的增进抹除的方法,其中此存贮器元件具有定域化捕捉电荷的存贮器元件结构。此方法包括先提供一个存贮器元件,且此存贮器元件具有特定的启始电压值。然后,于程序化周期或是抹除周期进行之前,先执行一个程序,以增加存贮器元件的启始电压值。之后,进行程序化周期或是抹除周期。
本发明还提供一种可程序化的只读存储器元件,此元件包括位于基底中的二个扩散区以及位于此二扩散区之间的信道区;具有特定厚度的第一绝缘层;位于第一绝缘层上,且厚度未大于100埃的具有非导电性的电荷捕捉层;位于电荷捕捉层上,且其厚度具有与第一绝缘层相同的大小等级(Order ofMagnitude)的第二绝缘层;至少位于第二绝缘层上的栅极;位于电荷捕捉层中的多个过度抹除注入电洞(Over-Erase Injected Hole);以及位于电荷捕捉层中的多个注入电子,其中,这些注入电子与这些过度抹除注入电洞具有实质上相同的大小等级。
本发明再提供一种避免氮化硅只读存储器(NROM)过度抹除的方法,所述方法包括:先提供一个NROM元件,且此NROM元件具有特定的启始电压值。然后,进行Fowler-Nordeim(F-N)穿隧程序,以在进行程序化/抹除周期前,增加NROM元件的启始电压值。之后,进行程序化/抹除周期。
于此所叙述的特征或是各个特征的结合都包括在本发明的范围内,而且本发明所具有的特征或是各个特征的结合都不会相互抵触。此外,这些特征可以通过内容的描述、说明以及熟悉此技术者对于背景技术的了解而更加显而易见。为了说明本发明要解决的技问题,于此处描述本发明的观点、优点与新颖的特征。当然,在本发明的任何特定的实施例中,并不需要将所有的观点、优点与特征置入其中。本发明的其它的优点与观点会于下面的描述与权利要求中加以说明。
为让本发明的上述和其它要解决的技术问题、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1是是在进行程序化之前,一个具有定域化捕捉电荷的存贮器元件的剖面图,其中此定域化捕捉电荷的存贮器元件形成于半导体基底上。
图2是在进行程序化的后,一个已知的具有定域化捕捉电荷的存贮器元件的剖面图,其中此定域化捕捉电荷的存贮器元件形成于半导体基底上。
图3是在进行本发明的一个实施例的应用时,所得的一个已知的具有定域化捕捉电荷的存贮器元件的剖面图。
图号说明
110、210、310:只读存储器元件(NROM) 112:信道区
120:电荷捕捉层 122:第二氧化层
124:第一氧化层 130:电子
132:接触窗 140:源极
141:源极区 150:漏极
151:漏极区 170:栅极
220:虚线区域 320:过度抹除注入电洞
340:抹除区域
具体实施方式
以下仅举较佳实施例以说明本发明,在此实施例的图标与文字叙述中,相同或相似的参考标号是指相同的或相似的部分。而且,图标都为示意图,其并非实际尺寸。在此为了方便及清楚的说明,与位置方向有关的用语,例如顶部、底部、左边、右边、往上、往下、之上、之下、底下、前面以及后面等,仅用以说明图标的结构,而非构成本发明的限制。
虽然在本实施例中是以特定图标以详细说明的,但并非用以限定本发明。以下详细的描述,虽然为一较佳实施例,但在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。除此之外,下述所提及的用来减少或是完全解决过度抹除问题的具有定域化捕捉电荷的存贮器元件,以及此元件的增进抹除的方法,其并无法涵盖一个完整的具有定域化捕捉电荷的存贮器元件的结构及其制程。本发明可以与许多常用的集成电路制造技术结合,但此处仅提及有限的制程步骤,其是用以解释本发明所需。本发明适用于一般的半导体元件及其制程,不过,为了说明本发明要解决的技术问题的,下面的叙述仅与具有定域化捕捉电荷的存贮器元件结构,以及与其结构相关的程序化以及/或是抹除的方法有关。
此外,值得注意的是,在此所讨论的存贮器元件,其电位势(Voltage Level)假定为个别独立的电源供应电压器。因此,可以通过改变负责供应栅极、漏极与源极电压的电压源,而使得施予于包含有存贮器元件的芯片的电源供应电压改变。此外,使电子移入或是移出电荷捕捉层中可通过数种方式以达成的。
一个程序化/抹除周期可以是一个程序化周期、一个抹除周期或是一个程序化的过程,其中在写入进行之后会进行读取。对具有定域化捕捉电荷的存贮器元件进行程序化的方式,例如是对NROM或是其它非易失性存贮器元件施予一个短的程序化脉冲,以诱导电子由漏极区注入至电荷捕捉层中,进而增加存贮器元件的启始电压值。此外,与此步骤后更可选择性地进行读取操作。事实上,通过读取操作可以有效地测量栅极的启始电压值,此方式例如是对于漏极与栅极分别施予电压与分离电压,当栅极上的电压值由零逐渐提升时,进行由漏极区流向源极区的信道区电流的量测。例如,对栅极上所施予的电压值是提供一微安培的信道区电流,则此时所施子的电压值视为启始电压值。
在程序化脉冲(例如,写入脉冲)之后一般会进行读取周期,其中读取进行的方向与提供的程序化脉冲相同。此机制称之为对称式程序化与读取。例如,当栅极启始电压值到达某一个预定达到的点时(例如:信道区电流会降到一个相当低的程度),程序化会停止。并且通过选择此点,以确保“0”位可以与“1”位有所区分,而且还能确保达到一定的数据保持时间。
与程序化与读取操作有关的数据的抹除,其可通过执行一个抹除程序而使得数据从存贮器元件中清除。例如,通过降低启始电压值,来诱导这些储存于电荷捕捉层的电子往源极区移动。在对一个点进行抹除操作的过程中,存贮器的启始电压值的降低会导致过度抹除的问题,此问题的发生是由于当后续欲关闭(De-Selected)此抹除操作时,此抹除点不能有效地被关闭所造成的。
本发明提供一种具有捕捉电荷层的存贮器件的程序化以及/或者抹除的方法,且此方法可以减少甚至完全解决过度抹除的问题,其中此元件例如是如图1所示的氮化物只读存储器(NROM)110。NROM元件110包括第一绝缘层与电荷捕捉层120。其中,此第一绝缘层在本实施例中,为第一氧化层124,而电荷捕捉层120的材质包括非导电或是低导电的材料,其例如是氮化硅。电荷捕捉层120位于第一氧化层124上。第二绝缘层位于电荷捕捉层120上,在此实施例中,此第二绝缘层为第二氧化层122。其中,第一氧化层124、电荷捕捉层120与第二氧化层122构成氧化硅/氮化硅/氧化硅(ONO)的介电层结构。电荷捕捉层120包括二个可储存的区域,以使储存于此处的电荷可以呈现出二位的数据型态。不过,电荷储存区域的尺寸必须够窄,以在进行抹除周期时,可将已储存的电荷抹除。
NROM元件110还包括第一扩散区与第二扩散区,其例如是图1中所标示的源极区141与漏极区151。源极区141与漏极区151在本实施例的说明中为对称配置,但此对称配置并非必要限制,即可采用其它种的配置方式。
图1中所示的NROM元件110表示一个尚未程序化的NROM元件。电荷捕捉层120包括多个电子130分布于其中,且图1所绘示的电荷捕捉层120为NROM元件110的尚未程序化的电荷捕捉层120。对NROM元件110进行程序化的技术例如是信道热电子(CHE)注入。在信道热电子(CHE)注入的技术中,是对漏极150与栅极170施予电压,并使源极140接地。例如,于栅极170上施予大约8-12伏特的电压,且于漏极150上施予大约-5--8伏特的电压,此电压会沿着源极140至漏极150之间的信道区112产生一个垂直以及横向的电场。在电场的作用下,会使得电子被拉出源极140,且开始朝向漏极150方向加速。当电子沿着信道区112移动时,电子会获得能量。当电子获得充足的能量时,电子可以跨越氧化层124的能障,而进入电荷捕捉层120中。其中,电荷捕捉层120的材质例如是氮化硅。之后,电子会如图1所示的电子130被捕捉于电荷捕捉层120中。上述电荷捕捉现象最易发生在邻近漏极150的信道区112中,因为在邻近漏极150处,电子具有最大的能量。这些加速的电子称为“热电子”(Hot Electrons),且一旦这些电子进入电荷捕捉层120中,其将被捕捉并储存于其中。由于电荷捕捉层120是由低导电性的材料所构成,再加上在电荷捕捉层120中的横向电场强度是相对较低,因此这些被捕捉的电子并不会扩散至整个电荷捕捉层120。所以,被捕捉的电荷(例如:电子130)会留在电荷捕捉层120的定域化的捕捉区域中,特别是位于靠近漏极150处。此外,NROM元件110还包括一个导电接触窗132,用以连接其它距离较远的元件。
图2的NROM元件210表示一个已经过程序化的NROM元件,其中程序化的方式为使用CHE将电子注入电荷捕捉层120中。在图2中是以虚线220表示电子在靠近漏极150附近会发生电子捕捉的区域。虚线220也表示在进行过程序化周期后,且在进行抹除周期前,电荷捕捉层120中的一个已程序化的区域。在先前所述的相对较高电场的作用的下,电子130会被捕捉于邻近漏极区151的上方的部分电荷捕捉层120中。当越来越多的电子160注入电荷捕捉层120时,位于区域220下方,且位于源极区141与漏极区151之间的部分信道区112,其启始电压会愈来愈大。在一较佳实施例中,电荷捕捉层120的材质除了氮化硅外,也可为其它的介电材质,其例如是具有埋入式岛状多晶硅的二氧化硅或是掺杂的氧化硅,或是掺杂合适的不纯物的氧化物,其中所掺杂的不纯物例如是砷。
以下请继续参照图2,并通过图2来说明本发明的读取已程序化的NROM元件210的方法。一个读取具有电荷捕捉层的存贮器元件(例如:NROM元件210)的方法是在栅极170与漏极150上施加一个读取电压,并且使得源极140接地。此方法与上述的程序化的方法相似,其唯一的差异在于读取时所施予的电压值较低,而程序化所施予的电压值较高。由于栅极170是具有导电性的,因此被捕捉的电荷(电子130)会平均地分布在整个导体中。在一个已程序化的NROM元件210中,此二位例如是被程序化成“0”,则对于整个信道区112来说,启始电压会较高,所以在读取NROM元件210的过程中会变成对称,如此不论是对漏极150施予电压,并且使得源极140接地,或是对源极140施予电压,并且使得漏极150接地,二者之间将无差异存在。
请参照图3,其提出一种可以减少甚至解决具有定域化捕捉电子的存贮器结构的过度抹除的方法,其以NROM元件为例加以说明。在本实施例中,提供一个已程序化的NROM存贮器元件。在本发明中,提供一种用于已程序化的NROM存贮器元件的进行抹除周期的方法,其中被抹除的NROM存贮器元件310如图3所示。此方法包括一个F-N穿隧程序,此程序可解决上述过度抹除的问题。在本发明的其它实施方式中,F-N穿隧程序可于程序化周期前进行,且在此程序化周期中,NROM存贮器元件例如是通过信道热电子注入来进行程序化。此外,F-N穿隧程序可于抹除周期前进行,且在此抹除周期中,NROM存贮器元件例如是通过漏极信道热电洞注入来进行抹除。
一个抹除周期与电洞注入电荷捕捉层120的机制有关,此种机制例如是穿隧增进热电洞(Tunneling Enhanced Hot Hole,TEHH)机制,其中电洞是通过ONO介电层结构下方的接面处的能带间穿隧来产生的。由于横向电场的作用,会使得电洞的动能增加,并且通过垂直电场的作用,电洞会注入ONO介电结构中,以使得电洞与已储存于电荷捕捉层120中电子再次结合,其中电子例如是来自前次程序化操作。抹除周期的进行系通过正电压设计(例如由漏极到源极之间产生正电压),并且使得栅极接地来达成的。此外,另一种方式则是对漏极施予正电压,且对栅极施予负电压,如此可以加快抹除的时间。
在NROM元件中,过度抹除可以通过监控元件的启始电压来侦测。一旦过度抹除通过上述的方法被侦测,或是说一个过度抹除是可以被预期,本发明提供一个调适(Conditioning)机制,以消除过多的过度抹除注入电洞320,这些电洞例如是在上述的漏极热电洞注入抹除的过程中所产生的。在另一实施例中,本发明可以提供一个预调适(Preconditioning)的机制,以消除过多的过度抹除的注入电洞320,这些电洞例如会在后续的漏极热电洞注入抹除的过程中所产生的。
在一较佳实施例中,无论是否进行上述所提及的侦测或是过度抹除是否可被预期,本发明的预调适的方法可以自动执行,其例如是在程序化操作之前执行,或是在抹除操作之后执行。例如,对每个位来说,上述所提及的TEHH注入会产生多个过度抹除注入电洞320,且分布在电荷捕捉层120中。在这样的情况下,在此预调适的步骤中,额外的电子130会被注入电荷捕捉层120中,并且与已储存于电荷捕捉层120中的过度抹除时注入的电洞320抵销或是结合。其中,这些电洞来自于先前的抹除操作,且在此预调适操作中,过多的电子会被引入到电荷捕捉层120中。基于本发明的观点,此预调适机制为Fowler-Nordheim(F-N)穿隧程序,其可提供额外的电子130注入电荷捕捉层120中,即这些额外的电子130会从信道区112移动到电荷捕捉层120中。例如,进行F-N穿隧程序可以使得电子从抹除区340进入至之前已程序化的区域220(位于电荷捕捉层120中),且此区域220系已过度抹除。这些注入的电子可以有效地抵销之前由漏极热电洞注入抹除所产生的过多的电洞320,以通过这些过多的电洞320的减少或是完全消失,来减少甚至完全解决NROM元件310的过度抹除问题。
F-N穿隧机制可以应用在各个NROM元件中,或是作为多数个NROM元件的整体技术。F-N穿隧的量以及/或是持续的时间是与多个参数有关。
此预调适机制还可使用于在另一个程序化周期或是抹除周期之前,以对NROM元件进行准备或是预调适,如此可以使得启始电压值充分提升。启始电压值是与漏极及源极偏压相关,且此偏压对于具有相对短的信道区的元件中来说,会造成半导体信道区的空乏(Depletion)。由于半导体信道区的空乏仅需较少栅极电压即可达成,所以电子从源极跨越至漏极能障会随的降低,此现象就是所谓的漏极感应能障降低(Drain Induced Barrier Lowering,DIBL)。在程序化周期或是抹除周期中,DIBL的发生会限制元件效能表现,且此限制在深次微米元件(例如NROM元件)中,会造成次启始摆幅(Sub-ThresholdSwing)降低。值得注意的是,DIBL所表现的,为在漏极与源极之间的信道区长度缩小时,其能障降低的现象。当漏极电压增加时,在漏极周围的空乏区域会增加,而且漏极区的电场会降低信道区的能障,如此会使得源极与漏极的间的关闭状态(Off-State)电流增加。为了避免DIBL的发生,启始电压值较佳是保持在一个正常的范围,以限制次启始漏电流流进漏极的量。
另外,由于预调适机制的作用,信道区112的长度会有效地缩减,例如信道区112的长度由原本长度被缩短。上述这些效用的结合可以减少甚至完全解决由过度抹除所造成的不利的影响。另外,此预调适机制除了可以应用在本实施例所提及的NROM与具有定域化电荷捕捉层的存贮器元件之外,还能应用在其它的非易失性存贮器。
在上面的描述中,可以了解到利用本发明的方法可以在集成电路中形成一个只读存储器元件,特别是具有定域化电子捕捉的只读存储器元件。虽然在上面的描述中,由数个实施例来说明本发明,但并非用以限定本发明。任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰。此外,熟悉此技术者对于此所公开的观点可以进行整合、删去、取代以及润饰,而使其更浅显易见。虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,因此本发明的保护范围当视权利要求所界定者为准。
Claims (22)
1.一种存贮器元件的增进抹除的方法,且该存贮器元件包括一具有定域化捕捉电荷的存贮器元件结构,其特征在于,该方法包括:
提供一存贮器元件,且该存贮器元件具有一特定的启始电压值;
于进行一程序化/抹除周期之前,执行一程序,以增加该存贮器元件的该特定的启始电压值;以及
进行该程序化/抹除周期。
2.根据权利要1所述的存贮器元件的增进抹除的方法,其特征在于,该程序化/抹除周期包括通过信道热电子注入程序化该具有定域化捕捉电荷的存贮器元件。
3.根权利要求1所述的存贮器元件的增进抹除的方法,其特征在于,该程序化/抹除周期包括通过漏极热电洞注入抹除该具有定域化捕捉电荷的存贮器元件。
4.根据权利要1所述的存贮器元件的增进抹除的方法,其特征在于,该存贮器元件为一氮化物只读存储器元件。
5.根据权利要4所述的存贮器元件的增进抹除的方法,其特征在于,该穿隧程序为一Fowler-Nordheim穿隧程序。
6.根据权利要5所述的存贮器元件的增进抹除的方法,其特征在于,该程序化/抹除周期包括通过信道热电子注入程序化该存贮器元件。
7.根据权利要5所述的存贮器元件的增进抹除的方法,其特征在于,该程序化/抹除周期包括通过漏极热电洞注入抹除该存贮器元件。
8.根据权利要1所述的存贮器元件的增进抹除的方法,其特征在于,该存贮器元件具有一漏极感应能障降低的特性,且在该程序化/抹除周期中,该漏极感应能障降低不会被诱导。
9.根据权利要1所述的存贮器元件的增进抹除的方法,其特征在于,该存贮器元件包括一氮化物电荷捕捉层。
10.一种可程序化的只读存储器元件,其特征在于,包括:
二个扩散区位于一基底中,且一信道区形成于该二扩散区之间;
一第一绝缘层;
一非导电电荷捕捉层,位于该第一绝缘层上;
一第二绝缘层,该第二绝缘层位于该电荷捕捉层上;
一栅极,至少位于该第二绝缘层上;
多数个过度抹除注入电洞,分布于该电荷捕捉层中;以及
多数个注入电子,分布于该电荷捕捉层中,
其中,这些注入电子与这些过度抹除注入电洞具有相同的大小等级,以避免在该可程序化的只读存储器中发生一过度抹除的问题。
11.根据权利要10所述的可程序化的只读存储器元件,其特征在于,:
该第一绝缘层具有一预定形成的厚度;
该非导电电荷捕捉层的厚度不大于100埃;
该第二绝缘层具有一厚度,且该厚度与该第一绝缘层具有相同的大小等级;以及
该扩散区彼此对称配置。
12.根据权利要10所述的可程序化的只读存储器元件,其特征在于,电荷可储存于该电荷捕捉层的一电荷储存区域,且该电荷储存区域的宽度必须够窄,以使已储存于该区域的电荷可以从该电荷储存区抹除。
13.根据权利要10所述的可程序化的只读存储器元件,其特征在于,该注入电子通过一穿隧程序机制被诱导。
14.根据权利要13所述的可程序化的只读存储器元件,其特征在于,该穿隧程序机制为一Foeler-Nordheim穿隧程序。
15.根据权利要10所述的可程序化的只读存储器元件,其特征在于,在该电荷捕捉层中,可以避免一过度抹除问题的发生。
16.根据权利要10所述的可程序化的只读存储器元件,其特征在于,该信道区具有一信道区长度,该信道区长度在进行一抹除周期时不会缩短。
17.根据权利要10所述的可程序化的只读存储器元件,其特征在于,该信道区具有一漏极感应能障降低的特性,且在一抹除周期中,该漏极感应能障降低不会被诱导。
18.根据权利要10所述的可程序化的只读存储器元件,其特征在于,该可程序化的只读存储器元件为一氮化物只读存储器元件。
19.根据权利要10所述的可程序化的只读存储器元件,其特征在于,该元件具有的一特定的启始电压值,且该特定的启始电压值为一正常值,而且分布于该捕捉层中的这些注入电子会使得该特定的启始电压值增加,而使该特定的启始电压值大于该正常值。
20.一种避免过度抹除的方法,其特征在于,包括:
提供一氮化硅只读存储器元件,且该氮化硅只读存储器元件具有一特定的启始电压值;
进行一穿隧程序,以在进行一程序化/抹除周期前,增加该氮化硅只读存储器元件的该特定的启始电压值;以及
进行该程序化/抹除周期。
21.根据权利要20所述的避免氮化硅只读存储器过度抹除的方法,其特征在于,该程序化/抹除周期包括通过信道热电子注入程序化该氮化硅只读存储器元件。
22.根据权利要20所述的避免氮化硅只读存储器过度抹除的方法,其特征在于,该程序化/抹除周期包括通过漏极热电洞注入抹除该氮化硅只读存储器元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/683,304 US6930928B2 (en) | 2003-10-10 | 2003-10-10 | Method of over-erase prevention in a non-volatile memory device and related structure |
US10/683,304 | 2003-10-10 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100765184A Division CN102623060A (zh) | 2003-10-10 | 2004-09-29 | 存储器元件的增进擦除并且避免过度擦除的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1619702A true CN1619702A (zh) | 2005-05-25 |
Family
ID=34422710
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100765184A Pending CN102623060A (zh) | 2003-10-10 | 2004-09-29 | 存储器元件的增进擦除并且避免过度擦除的方法 |
CN200410080625.XA Pending CN1619702A (zh) | 2003-10-10 | 2004-09-29 | 内存元件的增进抹除并且避免过度抹除的方法及其结构 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100765184A Pending CN102623060A (zh) | 2003-10-10 | 2004-09-29 | 存储器元件的增进擦除并且避免过度擦除的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6930928B2 (zh) |
CN (2) | CN102623060A (zh) |
TW (1) | TWI238413B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100466105C (zh) * | 2005-06-14 | 2009-03-04 | 旺宏电子股份有限公司 | 氮化硅只读存储单元的位的读取方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
TWI247311B (en) * | 2004-03-25 | 2006-01-11 | Elite Semiconductor Esmt | Circuit and method for preventing nonvolatile memory from over erasure |
US7092297B1 (en) * | 2004-07-26 | 2006-08-15 | Advanced Micro Devices, Inc. | Method for pulse erase in dual bit memory devices |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7483311B2 (en) * | 2006-02-07 | 2009-01-27 | Micron Technology, Inc. | Erase operation in a flash memory device |
US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
US7961511B2 (en) * | 2006-09-26 | 2011-06-14 | Sandisk Corporation | Hybrid programming methods and systems for non-volatile memory storage elements |
DE102007003534B4 (de) | 2007-01-24 | 2017-05-11 | Polaris Innovations Ltd. | Betriebs-, Programmier- und Löschverfahren für eine Speicherzelle, Halbleiterbauelement und elektronisches System |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US7969785B1 (en) * | 2007-09-20 | 2011-06-28 | Venkatraman Prabhakar | Low voltage non-volatile memory with charge trapping layer |
TWI506642B (zh) * | 2012-12-07 | 2015-11-01 | Phison Electronics Corp | 記憶體修復方法、記憶體控制器與記憶體儲存裝置 |
US10249378B1 (en) | 2017-11-09 | 2019-04-02 | Winbond Electronics Corp. | Flash memory device and method for recovering over-erased memory cells |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW365001B (en) * | 1996-10-17 | 1999-07-21 | Hitachi Ltd | Non-volatile semiconductor memory apparatus and the operation method |
US6201737B1 (en) * | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6519182B1 (en) * | 2000-07-10 | 2003-02-11 | Advanced Micro Devices, Inc. | Using hot carrier injection to control over-programming in a non-volatile memory cell having an oxide-nitride-oxide (ONO) structure |
US6445030B1 (en) * | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
-
2003
- 2003-10-10 US US10/683,304 patent/US6930928B2/en not_active Expired - Lifetime
-
2004
- 2004-06-21 TW TW093117880A patent/TWI238413B/zh active
- 2004-09-29 CN CN2012100765184A patent/CN102623060A/zh active Pending
- 2004-09-29 CN CN200410080625.XA patent/CN1619702A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100466105C (zh) * | 2005-06-14 | 2009-03-04 | 旺宏电子股份有限公司 | 氮化硅只读存储单元的位的读取方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050078527A1 (en) | 2005-04-14 |
US6930928B2 (en) | 2005-08-16 |
CN102623060A (zh) | 2012-08-01 |
TWI238413B (en) | 2005-08-21 |
TW200514087A (en) | 2005-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6671209B2 (en) | Erasing method for p-channel NROM | |
US6690601B2 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
US6512696B1 (en) | Method of programming and erasing a SNNNS type non-volatile memory cell | |
US6208557B1 (en) | EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming | |
US6211011B1 (en) | Method for fabricating asymmetric virtual ground P-channel flash cell | |
US6580135B2 (en) | Silicon nitride read only memory structure and method of programming and erasure | |
US7471564B2 (en) | Trapping storage flash memory cell structure with inversion source and drain regions | |
CN1619702A (zh) | 内存元件的增进抹除并且避免过度抹除的方法及其结构 | |
US20050285184A1 (en) | Flash memory device and method for programming/erasing the same | |
JPH07297304A (ja) | 分離トランジスタを有するeepromセルとその製造・動作方法 | |
CN101079426A (zh) | 使用besonos元件的次栅and架构的结构及方法 | |
KR20020092114A (ko) | 드레인 턴온 현상과 과잉 소거 현상을 제거한 sonos셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법 | |
JPH05258583A (ja) | 不揮発性記憶装置の制御方法 | |
US8687424B2 (en) | NAND flash memory of using common P-well and method of operating the same | |
CN1258225C (zh) | 非易失性存储装置 | |
KR100558004B1 (ko) | 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법 | |
CN1828935A (zh) | 半导体元件及其制造方法与记忆体元件及其操作方法 | |
US7688642B2 (en) | Non-volatile memory device and method for programming/erasing the same | |
US7728378B2 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device | |
KR101024079B1 (ko) | 실리콘 질화물 전하 포획 메모리 장치 | |
US7209385B1 (en) | Array structure for assisted-charge memory devices | |
US20070297241A1 (en) | Method and Structure for Operating Memory Devices on Fringes of Control Gate | |
JP5162075B2 (ja) | 不揮発性半導体メモリ及びその動作方法 | |
CN1441480A (zh) | 一种非易失性存储单元的编程及擦除方法 | |
US7206227B1 (en) | Architecture for assisted-charge memory array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20050525 |