CN1610112A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1610112A
CN1610112A CNA2004100869085A CN200410086908A CN1610112A CN 1610112 A CN1610112 A CN 1610112A CN A2004100869085 A CNA2004100869085 A CN A2004100869085A CN 200410086908 A CN200410086908 A CN 200410086908A CN 1610112 A CN1610112 A CN 1610112A
Authority
CN
China
Prior art keywords
coil
metal wiring
wiring layer
semiconductor device
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100869085A
Other languages
English (en)
Inventor
秦野裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1610112A publication Critical patent/CN1610112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种半导体器件，无需任何特殊措施，可增大具有三维螺旋线圈之电感线圈的效率并增大电感值。所述半导体器件包括：多个半导体元件和要被用于构成半导体元件的第一、第二和第三金属布线层，布置在的第二金属布线层上的芯，以及线圈；其中所述第一金属布线层的多个断片和第三金属布线层的多个断片通过连接孔交替地串联连接，围绕所述的芯确定螺旋线线圈。

Description

半导体器件
技术领域
本发明涉及一种带线圈的半导体器件。
背景技术
有一种带线圈的半导体器件，由以螺旋方式形成之金属布线层确定所述线圈，用以得到所需的电感。图6示出这种半导体器件中所包含的电感线圈(线圈)的实例。在该电感线圈101中，一旦一层金属布线层111的匝数增多，所占的面积就会二维地增大，以致所占面积及单位匝数所需金属线的长度都会随着匝数的增多而增大。因此，为了实现大的电感值L，势必就要使电感线圈101所占的面积增大，还要使构成每单位匝数电感线圈101的金属线电阻值R增大，并使由Q＝ω0×L/R给出的表示谐振锐度的Q值下降(ω0是谐振角频率)。图6中的标号118是在另一金属布线层上形成的接线端，而标号113是连接孔，用于使一个金属布线层111与接线端118电连接。
在注意到要解决上述问题时，曾提出一种带电感线圈的半导体器件，通过三维地形成线圈，即使增多所述匝数，也不增大所占的面积和每单位匝数金属线的长度(如日本专利申请未审公开No.H6-21347及No.H7-273292)。图7表示一个三维电感线圈的实例。在电感线圈201中，分别平行地布置在下部金属布线层上形成的多个断片211和在上部金属布线层上形成的多个断片212，同时夹置一层未予示出的层间绝缘膜，并经连接孔213使这些断片211和212连接，以便确定为串联连接，从而形成三维螺旋线。在这种电感线圈201中，单位面积的匝数较多，并且能够使得到预定电感值的金属线长度较小，从而可使上述Q值增大。图7中的标号219是与断片211连接侧的接线端，作为始端，而标号218是与断片211连接的另一侧的接线端，作为终端。
为了进一步增大电感值，如图8所示，提出一种电感线圈202，它的结构包括由比如在上部金属布线层及下部金属布线层的断片211和212之间夹着一个铁导体层的绝缘膜或者包含一种铁系物质氧化膜所形成的铁磁芯215(如上述日本专利申请未审公开No.H6-21347及No.H7-273292)。这种电感线圈202可以增大通过所述铁磁芯215的磁通量密度，从而可进一步增大电感值。
然而，图8所示带有铁磁芯215的三维电感线圈202需要在上部金属布线层及下部金属布线层的断片211和212之间形成铁磁芯215的特殊措施，这就使成本增大，生产量较低。
另一方面，通过增大不带铁磁芯215之电感线圈201所占的面积，可使他增大电感值，但如果半导体器件具有实际上适宜的芯片尺寸，所要实现的电感值比具有铁磁芯的电感线圈202的小。
发明内容
为了解决上述问题，本发明的优选实施例提供一种带有三维螺旋线线圈之电感线圈的半导体器件，它无需特殊的措施，即能提高效率，还能增大电感值。
为用各种普通器件解决上述问题，本发明一种优选实施例的半导体器件包括：多个半导体元件，以及沿厚度方向布置在不同位置的第一、第二和第三金属布线层，用于与所述各半导体元件电连接；布置在沿厚度方向位于中部的所述第二金属布线层上的芯；与所述芯重叠并且基本上互相平行或者互相平行并关于所述芯延伸的方向按预定角度布置的第一金属布线层的多个第一断片；以及与所述芯重叠并且基本上互相平行或者互相平行并关于所述芯延伸的方向按预定角度布置的第三金属布线层的多个第三断片。多个第一断片和第三断片交替串联连接，以确定一个螺旋线线圈，并由所述线圈和芯确定一个电感线圈。
在这种半导体器件中，可将具有高磁导率的物质加到第二金属布线层上。另外，还可以使所述芯基本上成有角度的环形，可使与所述芯重叠的第二螺旋线圈与所述螺旋线圈分开放置，另外还设置一个变压器，其主线圈或者副线圈为螺旋线圈，而副线圈或者主线圈为第二螺旋线圈。
本发明另一种优选实施例的半导体器件包括：多个半导体元件，以及沿厚度方向布置在不同位置的第一和第二金属布线层，用于与所述各半导体元件连接；第一金属布线层的多个第一断片互相平行或者基本上互相平行地布置，以及第二金属布线层的多个第二断片互相平行或者基本上互相平行地布置。通过交替地串联连接所述多个第一断片和第二断片，形成与第一螺旋线圈分开的第二螺旋线圈；形成一个变压器，它的主线圈或者副线圈为第一螺旋线圈，而副线圈或者主线圈为第二螺旋线圈；并且使构成所述主线圈的各第一断片和第二断片以及构成副线圈的各第一断片和第二断片关于所述主线圈及副线圈的延伸方向交替地定位。
在本发明这种优选实施例的半导体器件中，最好使所述电感线圈布置在沿各半导体元件厚度方向位于不同位置处的三个金属布线层中间的金属布线层中，并将三维螺旋线圈安排在所述芯的周围，以便可使电感线圈的效率提高，并可使电感值增大，而无需任何特殊的措施。可将所述变压器形成为所述电感线圈，并与具有主副线圈的半导体器件互相靠近地布置，还能提高变压器的效率，并增大固有电感值，而无需任何特殊的措施。
附图说明
图1是描述本发明一种优选实施例半导体器件中所要装入的电感线圈的平面视图；
图2是上述电感线圈的截面图(沿图中断面线A-A的断面图)；
图3A和3B表示构成上述半导体器件电路的示例，前者图3A是电路图，而图3B是平面视图；
图4是描述包含上述电感线圈之变压器的平面视图；
图5是描述包含上述电感线圈之另一种变压器的平面视图；
图6是描述现有技术电感线圈的平面视图；
图7是描述现有技术另一种电感线圈的平面视图；
图8是描述现有技术又一种电感线圈的平面视图。
具体实施方式
以下参照附图描述本发明的优选实施例。图1是描述本发明一种优选实施例半导体器件中所要装入的电感线圈5的平面视图。本半导体器件最好包括多个半导体元件，如MOS晶体管或双极晶体管，以及沿厚度方向在不同位置布置的第一、第二和第三金属布线层，用于与所述各半导体元件连接。在所述第一、第二和第三金属布线层之间分别形成后面有述的层间绝缘膜22和23。所述电感线圈5在部分所述第二金属布线层处包括一个最好是基本上呈棒状结构的芯15，沿着厚度方向位在中间；所述第一金属布线层的多个第一断片11沿厚度方向位于下部处，以及所述第三金属布线层的多个第三断片12沿厚度方向位于上部处。具体地说，各第一断片11与所述芯15重叠，并且被布置成彼此之间以预定的间隔互相平行或者基本上互相平行，且相对于所述芯15延伸的方向按预定角度，如近似60°被布置着。各第三断片12与所述芯15重叠，并且被布置成彼此之间以预定的间隔互相平行或者基本上互相平行，且与所述芯延伸的方向按预定角度，如近似60°被布置着，使之与各第一断片11轴对称。所述断片11和12在重叠区域互相重叠，并在所述重叠区域内的层间绝缘膜23中设置多个连接孔13。在部分第二金属布线层处设置多个连接片16，以便通过各连接孔14和13分别与断片11和12接触并连接。因此，通过交替地串联连接多个第一断片11和第三断片12，形成三维螺旋线圈10，并且这个线圈10确定具有围绕芯15结构的电感线圈5。设在部分第三金属布线层处的接线端18和19分别与作为线圈10的接线端的第一断片连接。也可以通过连接片16和连接孔14和13，使线圈10和接线端18、19连接。
图2是所述电感线圈5沿断面线A-A的断面图。从图2的下部看起，所述半导体器件最好包括半导体衬底20、下层绝缘膜21、包含多个第一断片11的第一金属布线层、设有多个连接孔14的层间绝缘膜22、包含芯15和多个连接片16的第二金属布线层、设有多个连接孔13的层间绝缘膜23，以及包含多个第一断片12和接线端18、19(未示出)的第三金属布线层。对于所述层间绝缘膜22和23而言，最好采用氧化硅膜。最好使各连接片16通过连接孔14和13与第一断片11和第三断片12接触并连接。
按照这种方式，将所述芯15设在第二金属布线层上，由线圈10围绕。这个芯15并不是由特殊工艺在上部金属布线层的断片和下部金属布线层的断片之间形成的特别铁磁芯，以致电感线圈5的电感值并不是很大。特别是最好由铝或铜作为主要材料制成所述各金属布线层，它们的相对磁导率为1，几乎与真空相同，比铁磁物质的小很多。不过，这些金属布线层的相对磁导率比氧化硅膜的要高，大约为0.55，而且通过增加适量具有高磁导率的物质，比如铁或钴，可以增大这些金属布线层的磁导率。因此，在电感线圈5中，在观注提高效率、增大电感值的同时，无需任何特殊的措施。
图3A是构成所述半导体器件的电路1a的一种示例，图3B是它的平面图。该电路1a包括半导体元件9和上述电感线圈5，它们形成于同一个半导体衬底上。这个半导体元件9构成CMOS倒相电路，其中由p型扩散层35和硅化物层33形成p型MOS晶体管，并由n型扩散层36和硅化物层34形成n型MOS晶体管。输入端IN的金属引线45和金属引线46都形成于第三金属布线层上，所述金属引线45与半导体元件(CMOS倒相电路)9的输出端及电感线圈5的一端相连。从金属引线45延伸到后面有述的金属引线37和38的金属引线39，以及从后面有述的金属引线41和42延伸到金属引线46的金属引线43都形成在第二金属布线层上。从金属引线39延伸到硅化物层33和34的所述金属引线37和38，以及从扩散层35和36延伸到金属引线43的金属引线41和42、电源线31和GND线32都形成在第一金属布线层上。所述第一、第二和第三金属布线层通过各连接孔内连接。电感线圈5的另一端与作为输出端OUT的第三金属布线层的金属引线49相连。电感线圈5的结构有如上述。因此，使用与半导体元件9同样的金属引线，可将半导体元件装入电感线圈5，也就是说，无需任何特殊的制作措施。
毋庸赘言，如果有三个或多个金属布线层，其中的任何三层可以为所述的第一、第二和第三金属线。也在意料之中的是，可以适宜地设定第一断片11和第三断片12的数目，以及它们相对于所述芯15延伸方向的预定角度。
以下描述使用这种三维电感线圈(三维螺旋线圈)的变压器结构的示例。图4是描述要装入本发明优选实施例半导体器件中的变压器7的平面视图。在变压器7中，所述芯50在第二金属布线层上最好具有带角的环形(环形的)，而且将上述实施例的线圈5缠绕在芯50一侧的周围，与之分开的第二线圈6与线圈5的结构基本上相同，它被缠绕在所述芯50的相对一侧，从而形成线圈5为主(或副)线圈，而第二线圈6为副(或主)线圈。于是，主线圈5所产生的磁通量(磁场)通过芯50被传送到副线圈6。其芯为环形而不断开的变压器7具有很小的磁场泄漏，它的主线圈与副线圈是紧密联系的。图4中的Ina和OUTa为主线圈5的输入端和输出端，而Inb和OUTb为副线圈6的输入端和输出端。
以下将描述一种半导体器件，其中的主副线圈的联系比较紧密，用以增大变压器的效率，提高互感值。图5是的描述拟被装入本发明一种优选实施例半导体器件中的变压器8的平面图。这种半导体器件包括沿厚度方向布置在不同位置的第一、第二和第三金属布线层，用于与各半导体元件电连接。在所述各金属布线层之间分别设置层间绝缘膜22和23。在变压器8中，主线圈60由以下各部形成：在沿厚度方向位于中间的第二金属布线层处具有基本上呈棒状结构的芯65、沿厚度方向位于下部的第一金属布线层的多个第一断片61，以及沿厚度方向位于上部的第三金属布线层的多个第三断片62。恰与这个主线圈60一样，副线圈70包括多个第一断片71和第三断片72。具体地说，构成主线圈60的各第一断片61与所述芯65重叠，并且互相之间的间隙平行或基本上互相平行地布置，而且相对于芯65延伸的方向按预定角度，如60°被布置着。按同样的方式，各第三断片62与所述芯65重叠，并且互相平行或基本上互相平行地布置，而且相对于芯65延伸的方向按预定角度，如60°被布置着，以与第一断片61轴对称。将断片61和62布置成使得断片61和62的端部在重叠区域互相重叠，并且多个连接孔64设置在层间绝缘膜22中，同时还将多个连接孔63设置在重叠区域内的层间绝缘膜22中。另外，在部分第二金属布线层处设置多个连接片66，以便通过各连接孔64和63与断片61和62接触并连接。因此，通过交替地串联连接多个第一断片61和第三断片62，形成三维螺旋线圈60，并使这个线圈60形成为具有围绕芯65结构的主线圈65。按照与主线圈60基本上相同的方式，设置第一断片71和第三断片72、连接孔74和73以及连接片76，用以构成副线圈70，并通过交替地串联连接多个第一断片71和第三断片72，形成三维螺旋线圈70，并使这个线圈70形成为具有围绕芯65结构的副线圈75。一个重要的特点是，构成主线圈60的第一断片61和第三断片62，以及构成副线圈70的第一断片71和第三断片72都是关于芯65的延伸方向交替定位的。换句话说，沿着芯65的延伸方向，所述副线圈70几乎被包含在所述主线圈60的长度内。图5中的Ina和OUTa为主线圈60的输入端和输出端，而Inb和OUTb为副线圈70的输入端和输出端。
在这个变压器8中，所述主线圈与副线圈交替地缠绕，并且彼此极为接近，从而可以进一步防止由于磁场泄漏所引致的互感值的减小。所述芯65最好具有图5中所示的棒形结构，但最好像上面所说的那样可为环形的。可以采用两个或多个副线圈。毋庸赘言，可以适当地设定主线圈和副线圈的匝数，也即每个断片的数目，以及每个断片与芯65的延伸方向的预定角度。
当半导体器件只有两层(第一和第二)金属布线层时，通过交替地串联连接设在部分第一金属布线层处的多个第一断片和设在部分第二金属布线层处的多个第二断片，就像变压器8的各线圈那样，成为主线圈和副线圈，可以形成无芯的变压器。在这种情况下，所述主线圈与副线圈同样交替地缠绕，并且彼此极为接近，从而可以进一步防止由于磁场泄漏所引致的互感值的减小，并提高变压器的效率。
本发明并不限于上述各优选实施例，而可在权利要求书中限定的范围内以各种方式改变它的设计。

Claims (9)

1.一种半导体器件，包括：
多个半导体元件；
沿厚度方向布置在不同位置的第一、第二和第三金属布线层，用于与所述各半导体元件电连接；
布置在沿厚度方向位于中部的所述第二金属布线层上的芯；
与所述芯重叠并且基本上互相平行并相对于所述芯延伸的方向按预定角度布置的第一金属布线层的多个第一断片；以及
与所述芯重叠并且基本上互相平行并相对于所述芯延伸的方向按预定角度布置的第三金属布线层的多个第三断片；
其中
所述多个第一断片和第三断片串联交替连接，确定第一螺旋线线圈，并由所述线圈和芯确定一个电感线圈。
2.如权利要求1所述的半导体器件，其中，所述第二金属布线层中包含高磁导率物质。
3.如权利要求1或2所述的半导体器件，其中，所述芯基本上成有角度的环形，与所述芯重叠的第二螺旋线圈与所述第一螺旋线圈分开设置，还设置一个变压器，其主线圈或者副线圈之一为所述第一螺旋线圈，而所述主线圈或者副线圈中的另一个为所述第二螺旋线圈。
4.如权利要求1或2所述的半导体器件，其中，
与所述芯重叠的第二螺旋线圈与所述第一螺旋线圈分开设置；
设置一个变压器，其主线圈或者副线圈之一为所述第一螺旋线圈，而所述主线圈或者副线圈中的另一个为所述第二螺旋线圈；并且
构成主线圈的第一断片和第三断片与构成副线圈的第一断片和第三断片关于沿芯延伸的方向交替定位。
5.如权利要求4所述的半导体器件，其中，所述芯基本上成有角度的环形。
6.如权利要求1所述的半导体器件，其中，还包括分别设置在所述第一、第二和第三金属布线层之间的多个层间绝缘膜。
7.如权利要求1所述的半导体器件，其中，所述芯基本上成有角度的环形。
8.如权利要求1所述的半导体器件，其中，所述预定角度近似为60°。
9.一种半导体器件，包括：
多个半导体元件；
沿厚度方向布置在不同位置的第一和第二金属布线层，用于与所述各半导体元件连接；
第一金属布线层的多个第一断片基本上互相平行地布置；以及
第二金属布线层的多个第二断片基本上互相平行地布置；
其中，
通过交替地串联连接所述多个第一断片和第二断片中的每一个，确定第一螺旋线圈；并通过交替地串联连接所述多个第一断片和第二断片的每一个形成与第一螺旋线圈分开的第二螺旋线圈；
设置一个变压器，它的主线圈或者副线圈之一为所述第一螺旋线圈，而所述主线圈或者副线圈中的另一个为所述第二螺旋线圈；并且
使构成所述主线圈的各第一断片和第二断片以及构成副线圈的各第一断片和第二断片关于所述主线圈及副线圈的延伸方向交替地定位。
CNA2004100869085A 2003-10-24 2004-10-20 半导体器件 Pending CN1610112A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003363943A JP4059498B2 (ja) 2003-10-24 2003-10-24 半導体装置
JP2003363943 2003-10-24

Publications (1)

Publication Number Publication Date
CN1610112A true CN1610112A (zh) 2005-04-27

Family

ID=34510082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100869085A Pending CN1610112A (zh) 2003-10-24 2004-10-20 半导体器件

Country Status (5)

Country Link
US (1) US7167073B2 (zh)
JP (1) JP4059498B2 (zh)
KR (1) KR20050039575A (zh)
CN (1) CN1610112A (zh)
TW (1) TW200515588A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360729A (zh) * 2008-01-25 2012-02-22 万国半导体股份有限公司 基于引线框架的分立功率电感
CN104704382A (zh) * 2012-10-04 2015-06-10 爱知制钢株式会社 磁阻抗组件及其制造方法
CN111584457A (zh) * 2020-04-02 2020-08-25 西安理工大学 一种基于tsv的嵌套磁芯电感器
JP2020161720A (ja) * 2019-03-27 2020-10-01 本田技研工業株式会社 インターポーザとそれを備えた半導体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) * 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
JP4764668B2 (ja) * 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
JP4779606B2 (ja) * 2005-11-29 2011-09-28 セイコーエプソン株式会社 電子基板、その製造方法および電子機器
JP2008103602A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板、その製造方法および電子機器
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7884452B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
TWI390561B (en) * 2008-12-31 2013-03-21 Innovation inductance and power protective device and power outlet
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8325002B2 (en) * 2010-05-27 2012-12-04 Advanced Semiconductor Engineering, Inc. Power inductor structure
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8432017B2 (en) * 2011-09-28 2013-04-30 Chipbond Technology Corporation Method for fabricating a three-dimensional inductor carrier with metal core and structure thereof
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
US9844141B2 (en) 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US20140203902A1 (en) * 2013-01-18 2014-07-24 Geoffrey D. Shippee Cards, devices, electromagnetic field generators and methods of manufacturing electromagnetic field generators
US9337251B2 (en) * 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
JP2015082524A (ja) * 2013-10-21 2015-04-27 ソニー株式会社 配線基板、半導体装置
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US11380632B2 (en) * 2018-04-27 2022-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated inductor and manufacturing method thereof
CN111145987B (zh) * 2018-11-02 2021-07-06 台达电子企业管理（上海）有限公司 变压器模块及功率模块
CN115359999A (zh) 2018-11-02 2022-11-18 台达电子企业管理（上海）有限公司 变压器模块及功率模块
CN111145996A (zh) 2018-11-02 2020-05-12 台达电子企业管理（上海）有限公司 磁性元件的制造方法及磁性元件
CN112864136B (zh) * 2021-01-14 2023-04-18 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858138A (en) * 1973-03-05 1974-12-31 Rca Corp Tuneable thin film inductor
JPS58188115A (ja) 1982-04-27 1983-11-02 Sanyo Electric Co Ltd 誘導性素子の形成方法
JPS6367264U (zh) 1986-10-23 1988-05-06
JPH02181961A (ja) 1989-01-09 1990-07-16 Nec Corp 集積回路装置
JPH0476057U (zh) 1990-11-14 1992-07-02
JPH04335531A (ja) 1991-05-10 1992-11-24 Mitsubishi Electric Corp 半導体装置
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
JPH0621347A (ja) 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置
JPH07273292A (ja) 1994-03-31 1995-10-20 Matsushita Electron Corp 半導体集積回路
JPH10335165A (ja) 1997-05-28 1998-12-18 Murata Mfg Co Ltd フライバックトランス
KR100233237B1 (ko) * 1997-09-10 1999-12-01 정선종 삼차원 코일 구조 미세 인덕터 및 그 형성 방법
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
JPH11261325A (ja) * 1998-03-10 1999-09-24 Shiro Sugimura コイル素子と、その製造方法
US7107666B2 (en) * 1998-07-23 2006-09-19 Bh Electronics Method of manufacturing an ultra-miniature magnetic device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102360729A (zh) * 2008-01-25 2012-02-22 万国半导体股份有限公司 基于引线框架的分立功率电感
CN102360730A (zh) * 2008-01-25 2012-02-22 万国半导体股份有限公司 基于引线框架的分立功率电感
CN102360730B (zh) * 2008-01-25 2014-03-05 万国半导体股份有限公司 基于引线框架的分立功率电感
CN102360728B (zh) * 2008-01-25 2014-03-26 万国半导体股份有限公司 基于引线框架的分立功率电感
CN102360729B (zh) * 2008-01-25 2014-03-26 万国半导体股份有限公司 基于引线框架的分立功率电感
CN104704382A (zh) * 2012-10-04 2015-06-10 爱知制钢株式会社 磁阻抗组件及其制造方法
JP2020161720A (ja) * 2019-03-27 2020-10-01 本田技研工業株式会社 インターポーザとそれを備えた半導体装置
JP7219136B2 (ja) 2019-03-27 2023-02-07 本田技研工業株式会社 半導体装置
CN111584457A (zh) * 2020-04-02 2020-08-25 西安理工大学 一种基于tsv的嵌套磁芯电感器
CN111584457B (zh) * 2020-04-02 2023-11-24 西安理工大学 一种基于tsv的嵌套磁芯电感器

Also Published As

Publication number Publication date
JP4059498B2 (ja) 2008-03-12
TW200515588A (en) 2005-05-01
JP2005129736A (ja) 2005-05-19
KR20050039575A (ko) 2005-04-29
US7167073B2 (en) 2007-01-23
US20050088269A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
CN1610112A (zh) 半导体器件
US6967555B2 (en) Multi-level symmetrical inductor
CN1252745C (zh) 电感元件
US6664883B2 (en) Apparatus and method for PCB winding planar magnetic devices
US9030027B2 (en) Assembled circuit and electronic component
US7612645B2 (en) Integrated inductor
US7598836B2 (en) Multilayer winding inductor
US20170345559A1 (en) "Interleaved Transformer and Method of Making the Same"
CN107039418A (zh) 用于抑制噪音的芯片上电磁带隙（ebg）结构
JP2004221475A (ja) 誘導素子
CN1716477A (zh) 叠层电容器
WO2004070746A1 (ja) スパイラルインダクタおよびトランス
KR101216946B1 (ko) 온칩 적층형 스파이럴 인덕터
TW200814311A (en) Symmetrical inductor
US7038294B2 (en) Planar spiral inductor structure with patterned microelectronic structure integral thereto
TW200818459A (en) On-chip inductor
EP1008997B1 (en) High-Q inductor for high frequency
JP2005501418A (ja) 並列分岐構造の螺旋形インダクタ
KR100461536B1 (ko) 품질 계수가 개선된 인덕터 및 그를 위한 단위 인덕터배열법
CN100481283C (zh) 电感元件及对称电感元件
US20030234436A1 (en) Semiconductor device with a spiral inductor and magnetic material
TW200903537A (en) Inductor structure
JP2005167468A (ja) 電子装置および半導体装置
JP2006066769A (ja) インダクタ及びその製造方法
US20110109415A1 (en) Inductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication