CN1591313A - 用于图像帧同步的装置及相关方法 - Google Patents
用于图像帧同步的装置及相关方法 Download PDFInfo
- Publication number
- CN1591313A CN1591313A CNA2004100318720A CN200410031872A CN1591313A CN 1591313 A CN1591313 A CN 1591313A CN A2004100318720 A CNA2004100318720 A CN A2004100318720A CN 200410031872 A CN200410031872 A CN 200410031872A CN 1591313 A CN1591313 A CN 1591313A
- Authority
- CN
- China
- Prior art keywords
- frame
- signal
- target
- frame per
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
以第一帧率接收的来源帧信号被转换为目标帧信号且以第二帧率输出。藉由调整该目标帧信号中时钟信号的时钟频率,使得该第二帧率约等于该第一帧率。藉由调整该目标时钟频率以防止溢出以及下溢的情形产生。欲防止下溢情形产生时,该目标时钟频率即被减小;欲防止溢出情形产生时,该目标时钟频率则被加大。
Description
技术领域
本发明涉及一种图像播放装置,特别涉及使用图像帧同步地自一第一播放分辨率转换至一第二播放分辨率。
背景技术
图像系统(graphics systems)可将图像播放于显示屏上。举例来说,一个计算机系统可以将一图像(image)播放于一平版显示器上(flat-panelmonitor)。为了播放一图像,该图像通成都会被以图像数据的形式表示(例如,RGB数据),而利用该图像数据处理产生播放的信号。通常,标准的VGA格式是为640像素(pixel)宽480像素高。
图1显示VGA系统中播放信号的时序图。该播放信号包含有一垂直同步信号VS以表每个帧(frame)的开端;水平同步信号HS以表示每一列(又称为水平线horizontal line)的开端;数据使能线(data enable line)以表示每一列中的像素数据;以及一时钟信号(clock)。如图1所示,第一帧自该垂直同步信号中的第一前缘(leading edge)E1开始,第二帧则自一第二前缘E2开始。
由于随着科技的进步,图像系统开始具有越来越高的播放分辨率,因此将一图像数据自一第一分辨率转换成一第二分辨率的需求也随之慢慢浮现。故图像系统应可进行图像分辨率转换的工作。如,计算机系统中主机板或是显示卡上的图像控制芯片(graphics controller chip),以及设置于液晶显示屏的控制芯片(LCD control chip)。
若在来源播放信号以及目标播放信号中使用相同的帧率(frame rate),在设计上可简化,且使用到的内存容量也不需太多。这样的技术称为帧同步(frame synchronization),而技术中则包含有对每一个接收到的来源帧产生一目标帧,且将该目标帧以相同于来源帧被接收的帧率进行输出。
而在帧同步技术中,时间上的控制(timing)是最重要的问题。在来源信号中的总水平线包含有可见(visible)水平线以及不可见(non-visible)水平线,且在可见水平线的前后亦包含有不可见像素。分辨率通常仅以可见的像素来表示。假设一分辨率被从x转换成y,则转换的比例就是x∶y,这比例对不可见水平线而言也必须同时成立。因此,举例来说,在一传统VGA系统中要进行帧信号转换时通常就会遇到一些困难。如先前所述,传统VGA系统的分辨率是为640×480(或可说成具有480条可见水平线),然而,实际上,对每一个垂直同步信号大约都有504个水平同步信号被送出。假如分辨率由640×480变成1280×1024,这表示需1024/480*504(即1075.2)条总水平线。总水平线的数目必须是整数,若是这数目是进位(rounded up),则溢出(overflow)的情形就会发生。相反的,假如这个数目是舍去(roundeddown),则下溢(underflow)的情形就会发生。这是已知技术所面临的问题。
发明内容
本发明的主要目的,在于提供一种装置及方法,用来进行帧同步,以解决已知技术所面临的问题。
本发明的另一目的,在于提供一种装置及方法,藉由调整该目标时钟信号的频率,以及微调该垂直同步信号,使得该第一帧率约等于该第二帧率实质上。
本发明是揭露一种装置,用来将一来源帧信号转换成一目标帧信号,其中该来源帧信号是以一第一帧率被接收,且该目标帧信号是以一第二帧率被输出,该装置包含有:一转换器,用来将该来源帧信号转换成该目标帧信号,其中该目标帧信号中包含一目标时钟信号;以及一频率合成器,用来产生并动态地调整该目标时钟的目标时钟频率,以使得该第一帧率约等于该第二帧率。
本发明是揭露一种方法,用来将一来源帧信号转换成一目标帧信号,其中该来源帧信号是以一第一帧率被接收,该目标帧信号是以一第二帧率被输出,该方法包含有:依据该来源帧信号产生该目标帧信号;以及动态地调整该目标帧讯的一目标时钟信号的目标时钟频率,以使得该第一帧率约等于该第二帧率。
附图简述
图1为VGA系统中播放信号的时序图。
图2为依据本发明的目标图像信号的时间图。
图3为垂直同步信号D_VS与水平同步信号D_HS间的关系的时间图。
图4为依据本发明的一帧同步装置的实施例示意图。
图5是为依据本发明的帧同步方法的实施例流程图。
附图符号说明
40 帧同步装置
42 转换器
44 缓冲器
46 频率合成器
具体实施方式
图2显示依据本发明的目标图像信号的时序图。图2中包含有一垂直同步信号VS,一水平同步信号HS,以及一时钟信号。一第一帧自边缘E3开始,且包含有由该HS信号所指示的水平列。一第二帧自边缘E4开始,且包含有HS信号所指示的水平列。为了说明上的方便,图2中都没有显示出数据使能信号以及像素数据信号;然而,如同图1所示,每一个水平列都包含有一数据使能信号(Data_en)以指示像素数据(pixel_data)。由于该图像信号(VS,HS,Data_en,pixel_data)是与该时钟信号同步,加大或减小该时钟信号的频率也会同时延伸(expand)或压缩(compress)帧的时间。如图2所示,在边缘E4,该时钟信号的频率是从一第一频率f1减小为一第二频率f2。该第一帧的开端(该第一帧开始于边缘E3)与第二帧的开端(边缘E4)间的距离,是小于该第二帧的开端(边缘E4)与一第三帧的开端(边缘E5)间的距离。换句话说,就是边缘E4前方的帧率大于边缘E4后方的帧率。
藉由调整目标帧率,已知技术所面临的下溢以及溢出的问题即可被解决。当下溢的情形产生时,即代表来源帧率略小于目标帧率。在此一情形下,目标时钟频率就被降低,以使得目标帧率相等于来源帧率。当一溢出的情形产生时,即带表来源帧率略大于目标帧率。在此一情形下,目标时钟频率就被提高,以使得目标帧率相等于来源帧率。另外,由于对大多数的数字播放装置而言,可接受的时钟频率范围都相当宽,因此如上述调整其频率并不会影响正常的操作。
请参阅图3,图3为垂直同步信号D_VS与水平同步信号D_HS间的关系的时间图。某些目标播放装置,尤其是液晶显示屏,通常有硬件的限制局限了最后的水平同步信号D_HS与垂直同步信号D_VS间的时间TLIMIT,否则可能无法正常的工作。在传统的帧同步装置中,垂直同步信号D_VS会同步于输入的垂直同步信号I_VS(即与之同步)。因此,TLAST_LINE可能会小于TLIMIT,而无法满足硬件的时间要求(timing requirement)。
为了满足此一时间要求,帧同步装置可以对垂直同步信号D’_VS进行微调的工作,帧同步装置接收到输入的垂直同步信号I_VS时,使得垂直同步信号D’_VS的前缘E7与水平同步信号D_HS同步。如此一来,T’LAST_LINE即可满足播放装置的时间长度TLIMIT。而藉由调整目标时钟频率,且微调垂直同步信号D’_VS,则可保持目标帧率,以及满足上述的时间要求。
请参阅图4,图4为依据本发明的一帧同步装置的实施例示意图。帧同步装置40包含有一转换器42(又称缩放器(Scaler)),一缓冲器44,以及一频率合成器46。具有一第一分辨率的来源图像信号以一第一帧率被接收,且储存于缓冲器44。缓冲器44中储存了进入的像素数据,直到转换器42将缓冲器44中的数据读出并自第一分辨率转换成第二分辨率。对来源图像信号中的每一个图像帧而言,转换器42在目标图像信号中以一第二帧率产生了一目标帧。转换器42是使用由频率合成器46产生的时钟信号作为目标时钟信号,并且目标图像信号中的所有信号皆与目标时钟信号同步。除了频率合成器所提供的时钟信号之外,转换器42所具有的结构以及操作方式皆为已知技术者所熟知,故对于转换器42(Scaler)的操作方式在此不多作赘述。另外,亦请注意,虽然此处是以一缓冲器44作为架构所需的缓冲器,但此处的目的仅为举例说明用。
当第一帧率大于第二帧率时,像素数据就将会使得缓冲器44产生溢出的情形,缓冲器44发出一溢出信号至频率合成器46。为了加大第二帧率,频率合成器46即加快目标时钟频率,以使得缓冲器44不再处于溢出的状态。当目标时钟频率变大时,传送目标帧所需的时间就会变少,而第二帧率就因而增加。相反的,当第一帧率小于第二帧率时,像素数据被从缓冲器44读出的速度较写入快,而造成缓冲器44产生下溢的情形。在此一情形下,缓冲器44发出下溢信号送至频率合成器46。而为了要加大第二帧率,频率合成器46即减小目标时钟频率,以使得缓冲器44不会发生下溢的状态。频率合成器46可调整目标时钟频率以使得缓冲器44中的像素数据量会处于一最小等级(minimum level)与一最大等级(maximum level)之间。在这样的稳定状况下,第一帧率与第二帧率实质上就会是相等的。
至于在本发明的实施例中,目标时钟频率只有在开始时会被调整。在第二帧率被调整到实质上等于第一帧率后,时钟频率就不需要再作调整。其中该频率合成器的一实施例可为一锁相环(phase-locked loop,PLL)。
频率合成器46需以足够防止溢出以及下溢情形发生的一调整分辨率(adjustment resolution)来调整目标时钟频率,该频率合成器46的一实施例为一锁相环(PLL)。为了说明频率合成器46不足的分辨率会如何影响帧同步装置40,考虑以下溢出的情形。假如缓冲器44处于一溢出状态,频率合成器46及必须加大目标时钟信号的频率,以使得目标帧率因而增加。若调整的分辨率不足,当频率被增加了调整分辨率的一个单位时,缓冲器44马上又会进入下溢的状态(因为目标帧率变的太快)。相似的,在下溢的状况下,当频率被减小了调整分辨率的一个单位时,缓冲器44马上又会进入溢出的状态(因为目标帧率变的太慢)。因此,调整分辨率的一个单位必须足够小,以使得第二帧率可以变成实质上与第一帧率完全相等,而同时消除缓冲器44的溢出以及下溢的情形。
以下的式子,可以用来为频率合成器46计算出适当的调整分辨率AR
在上方的式子中,HV表示每一条水平线中可见像素的数目。以一传统的SXGA系统为例,每一条水平线中可见像素的数目为1280。至于HT则表示每一条水平线中像素数据的总数。如同图1所示,只有被数据使能信号(Data_en)指示的像素,在屏幕上才会是可见的。另外,通常每一条水平线中还会包含有额外的不可见像素(亦可被称为porch signals)。以一传统的SXGA系统为例,每一条水平线中像素数据的总数是为1344。至于VT则表示每一个帧中水平线的总数,通常会大于播放装置中可见的线数。以一传统的SXGA系统为例,HT等于1066。对一传统的SXGA系统使用上述的式子,调整分辨率AR即等于一小于4.47×10□4(或小于2-11)的数,亦即,目标时钟频率必须在原本时钟频率的上下2-11具有可调整的范围。该频率合成器46(即锁相回路电路)所输出的时钟信号需满足上述的方程式。
请参阅图5,图5是为依据本发明的帧同步方法的实施例流程图。图5的流程图包含有以下步骤:
步骤52:检查一缓冲器内的的像素数据是否介于一最小等级与一最大等级之间。在此一稳定状态下,第一帧率是实质上等于第二帧率,因此进入步骤60,否则则进入步骤54。
步骤54:检查是否有一溢出情形。假如有一溢出情形存在,则进入步骤58,假如有下溢的情形,则进入步骤56。
步骤56:减小目标时钟频率,以减低第二帧率。然后进入步骤52。
步骤58:加大目标时钟频率,以增加第二帧率。然后进入步骤52。
步骤60:判断目标播放的最后的水平同步信号以及垂直同步信号的时间要求是否有被满足。若有被满足则结束整个流程,若没有被满足则进入步骤62。
步骤62:对垂直同步信号D’_VS进行微调。当帧同步装置接收到输入的垂直同步信号I_VS时,垂直同步信号D’_VS的前缘E7是与水平同步信号D_HS为同步的。由于第二帧率必须保持为常数,下一个帧的目标时钟频率必须被调整成使得第二帧率保持在实质上等于第一帧率的状态。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明专利的涵盖范围。
Claims (10)
1.一种装置,用来将一来源帧信号转换成一目标帧信号,其中,该来源帧信号是以一第一帧率被接收,且该目标帧信号是以一第二帧率被输出,该装置包含有:
一转换器,用来将该来源帧信号转换成该目标帧信号,其中该目标帧信号中包含一目标时钟信号;以及
一频率合成器,用来产生该目标时钟信号,并动态地调整该目标时钟信号的频率,以使得该第一帧率实质上等于该第二帧率。
2.如权利要求1所述的装置,其中,该装置另包含有:
一缓冲器,用来储存至少一部份该来源帧信号;
其中该频率合成器是藉由调整该目标时钟信号的频率以防止该缓冲器的下溢情形,或是溢出情形。
3.如权利要求1所述的装置,其中,当该第二帧率快于该第一帧率时,该频率合成器则减慢该目标时钟信号的频率;当该第二帧率慢于该第一帧率时,该频率合成器则加快该目标时钟信号的频率。
4.如权利要求1所述的装置,其中,该转换器于最后水平线中同步地产生该垂直同步信号以及该水平同步信号。
5.一种用于帧同步的方法,用来将一来源帧信号转换成一目标帧信号,其中该来源帧信号是以一第一帧率被接收,该目标帧信号是以一第二帧率被输出,该方法包含有:
依据该来源帧信号产生该目标帧信号,其中该目标帧信号包含一目标时钟信号;以及
动态地调整该目标时钟信号的频率,以使得该第一帧率实质上等于该第二帧率。
6.如权利要求5所述的方法,其中,调整该目标时钟频率的步骤是藉由当该第二帧率快于该第一帧率时,减慢该目标时钟信号的频率,或是当该第二帧率慢于该第一帧率时加快该目标时钟信号的频率。
7.如权利要求5所述的方法,其中,该方法另包含:
在最后水平线中同步地产生该垂直同步信号以及该水平同步信号。
8.如权利要求5所述的方法,其中,该目标时钟信号具有一第一分辨率,可使得该第一帧率可实质上等于该第二帧率,且该第一分辨率实质上满足以下式子:AR<(1/2)*[HV/(HT*VT)],其中,AR为该第一分辨率,HV为表示每一条水平线中可见像素的数目,HT为每一条水平线中像素数据的总数,VT则表示每一个帧中水平线的总数。
9.一种用于帧同步的方法,用来将一来源帧信号转换成一目标帧信号,其中,该来源帧信号是以一第一帧率被接收,该目标帧信号是以一第二帧率被输出,该方法包含有:
依据该来源帧信号产生该目标帧信号,其中该目标帧信号包含一目标时钟信号;以及
动态地调整该目标帧信号的一周期,以使得该第一帧率实质上等于该第二帧率。
10.如权利要求9所述的方法,其中,该方法另包含:
在最后水平线中依据该水平同步信号同步的产生该垂直同步信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/605,016 | 2003-09-01 | ||
US10/605,016 US7091967B2 (en) | 2003-09-01 | 2003-09-01 | Apparatus and method for image frame synchronization |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1591313A true CN1591313A (zh) | 2005-03-09 |
CN1324454C CN1324454C (zh) | 2007-07-04 |
Family
ID=34273153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100318720A Expired - Lifetime CN1324454C (zh) | 2003-09-01 | 2004-03-30 | 用于图像帧同步的装置及相关方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7091967B2 (zh) |
CN (1) | CN1324454C (zh) |
TW (1) | TWI281817B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444155A (zh) * | 2018-05-04 | 2019-11-12 | 三星显示有限公司 | 显示系统和使其帧驱动时序同步的方法 |
CN113132553A (zh) * | 2020-01-16 | 2021-07-16 | 京东方科技集团股份有限公司 | 一种新型源端同步显示方法及装置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100497725B1 (ko) * | 2003-08-22 | 2005-06-23 | 삼성전자주식회사 | 디스플레이용 신호 처리 장치 및 그 방법 |
US7091967B2 (en) * | 2003-09-01 | 2006-08-15 | Realtek Semiconductor Corp. | Apparatus and method for image frame synchronization |
US7359007B2 (en) * | 2004-10-12 | 2008-04-15 | Mediatek Inc. | System for format conversion using clock adjuster and method of the same |
JP4572144B2 (ja) * | 2005-07-06 | 2010-10-27 | Necディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
US7885690B2 (en) * | 2005-12-28 | 2011-02-08 | Toppoly Optoelectronics Corp. | Methods for driving devices capable of displaying images and processing audio messages |
US20080055318A1 (en) | 2006-08-31 | 2008-03-06 | Glen David I J | Dynamic frame rate adjustment |
JP4842754B2 (ja) * | 2006-09-29 | 2011-12-21 | 富士通株式会社 | 通信装置および通信方法 |
US20080100595A1 (en) * | 2006-10-31 | 2008-05-01 | Tpo Displays Corp. | Method for eliminating power-off residual image in a system for displaying images |
US7889191B2 (en) * | 2006-12-01 | 2011-02-15 | Semiconductor Components Industries, Llc | Method and apparatus for providing a synchronized video presentation without video tearing |
TWI397055B (zh) * | 2007-05-28 | 2013-05-21 | Realtek Semiconductor Corp | 模式偵測電路與方法 |
AU2008202703B2 (en) * | 2007-06-20 | 2012-03-08 | Mcomms Design Pty Ltd | Apparatus and method for providing multimedia content |
US9209792B1 (en) | 2007-08-15 | 2015-12-08 | Nvidia Corporation | Clock selection system and method |
US8264495B2 (en) * | 2007-10-23 | 2012-09-11 | Advanced Micro Devices, Inc. | Display underflow prevention |
KR101135871B1 (ko) * | 2010-05-07 | 2012-04-19 | 주식회사 실리콘웍스 | 액정표시장치의 부스트 컨버터 |
US8379955B2 (en) * | 2010-11-27 | 2013-02-19 | Intrinsic Medical Imaging, LLC | Visualizing a 3D volume dataset of an image at any position or orientation from within or outside |
US9773344B2 (en) | 2012-01-11 | 2017-09-26 | Nvidia Corporation | Graphics processor clock scaling based on idle time |
US9939883B2 (en) | 2012-12-27 | 2018-04-10 | Nvidia Corporation | Supply-voltage control for device power management |
US9811874B2 (en) * | 2012-12-31 | 2017-11-07 | Nvidia Corporation | Frame times by dynamically adjusting frame buffer resolution |
US9766649B2 (en) | 2013-07-22 | 2017-09-19 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US9602083B2 (en) | 2013-07-03 | 2017-03-21 | Nvidia Corporation | Clock generation circuit that tracks critical path across process, voltage and temperature variation |
US10466763B2 (en) | 2013-12-02 | 2019-11-05 | Nvidia Corporation | Dynamic voltage-frequency scaling to limit power transients |
CN108268226A (zh) * | 2016-12-30 | 2018-07-10 | 乐视汽车(北京)有限公司 | 同步终端屏幕的画面至车机的方法、终端及系统 |
CN107247508B (zh) * | 2017-06-02 | 2020-10-30 | 维沃移动通信有限公司 | 一种数据源处理方法及终端设备 |
TWI691169B (zh) * | 2018-09-19 | 2020-04-11 | 新唐科技股份有限公司 | 可調式鎖相迴路系統及其傳輸系統 |
US10896021B2 (en) | 2019-02-26 | 2021-01-19 | Nvidia Corporation | Dynamically preventing audio underrun using machine learning |
US11158278B2 (en) * | 2020-03-26 | 2021-10-26 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display component compensation method and device for frequency of spread-spectrum component and charging time |
GB2596111B (en) * | 2020-06-18 | 2023-03-22 | Dualitas Ltd | Frame rate synchronization |
CN112863419B (zh) * | 2021-01-27 | 2022-12-23 | 重庆惠科金渝光电科技有限公司 | 显示设备驱动方法、显示设备以及计算机可读存储介质 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733294A (en) * | 1985-10-17 | 1988-03-22 | Ampex Corporation | Time base corrector memory arrangement and memory control |
US5448257A (en) * | 1991-07-18 | 1995-09-05 | Chips And Technologies, Inc. | Frame buffer with matched frame rate |
JP3457977B2 (ja) * | 1993-06-04 | 2003-10-20 | オリンパス光学工業株式会社 | シフトレジスタ |
US5829007A (en) * | 1993-06-24 | 1998-10-27 | Discovision Associates | Technique for implementing a swing buffer in a memory array |
US5767916A (en) * | 1996-03-13 | 1998-06-16 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
US20020118296A1 (en) * | 1999-05-06 | 2002-08-29 | Schwab Barry H. | Integrated multi-format audio/video production system |
US6177922B1 (en) | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
JPH10319932A (ja) * | 1997-05-16 | 1998-12-04 | Sony Corp | ディスプレイ装置 |
US6118486A (en) * | 1997-09-26 | 2000-09-12 | Sarnoff Corporation | Synchronized multiple format video processing method and apparatus |
US6313822B1 (en) * | 1998-03-27 | 2001-11-06 | Sony Corporation | Method and apparatus for modifying screen resolution based on available memory |
US6181300B1 (en) | 1998-09-09 | 2001-01-30 | Ati Technologies | Display format conversion circuit with resynchronization of multiple display screens |
US6894706B1 (en) * | 1998-09-18 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | Automatic resolution detection |
AU774003B2 (en) * | 1998-09-22 | 2004-06-10 | Avocent Huntsville Corporation | System for accessing personal computers remotely |
TW417080B (en) * | 1998-12-21 | 2001-01-01 | Acer Comm & Multimedia Inc | Display with automatic resolution adjustment |
TW420958B (en) * | 1999-04-01 | 2001-02-01 | Weltrend Semiconductor Inc | Pixel clock generator for controlling the resolution of horizontal image signal of the display |
US6429902B1 (en) * | 1999-12-07 | 2002-08-06 | Lsi Logic Corporation | Method and apparatus for audio and video end-to-end synchronization |
JP3797838B2 (ja) | 1999-12-15 | 2006-07-19 | 三菱電機株式会社 | 画像表示装置 |
JP2001218200A (ja) * | 2000-01-31 | 2001-08-10 | Nec Corp | 画像復号装置、画像復号方法およびその記録媒体、集積回路装置 |
US6636205B1 (en) * | 2000-04-10 | 2003-10-21 | Infocus Corporation | Method and apparatus for determining a clock tracking frequency in a single vertical sync period |
US6545688B1 (en) * | 2000-06-12 | 2003-04-08 | Genesis Microchip (Delaware) Inc. | Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received |
US6975363B1 (en) * | 2000-08-31 | 2005-12-13 | Microsoft Corporation | Methods and systems for independently controlling the presentation speed of digital video frames and digital audio samples |
AU2001213313A1 (en) * | 2000-10-11 | 2002-04-22 | Sony Electronics Inc. | Adaptive synchronization mechanism for digital video decoder |
JP2002142149A (ja) * | 2000-11-06 | 2002-05-17 | Mega Chips Corp | 画像処理回路 |
WO2002041290A1 (en) * | 2000-11-15 | 2002-05-23 | Princeton Graphic Systems Inc. | Method and apparatus for increasing the resolution of a non-crt video display |
ATE343262T1 (de) * | 2000-12-21 | 2006-11-15 | Cit Alcatel | Verbesserungsverfahren für eine programmtaktreferenz einer in vielfachzugriffsverfahren und burst-modus abeitende abwärts verbindung in einem integriertem mehrstrahlsatelliten kommunikationssystem |
CN1191714C (zh) * | 2001-08-14 | 2005-03-02 | 瑞昱半导体股份有限公司 | 数字影像的取样频率转换的装置与方法 |
US20030156639A1 (en) | 2002-02-19 | 2003-08-21 | Jui Liang | Frame rate control system and method |
US7170469B2 (en) | 2003-07-18 | 2007-01-30 | Realtek Semiconductor Corp. | Method and apparatus for image frame synchronization |
US7091967B2 (en) * | 2003-09-01 | 2006-08-15 | Realtek Semiconductor Corp. | Apparatus and method for image frame synchronization |
US7388618B2 (en) * | 2004-07-22 | 2008-06-17 | Microsoft Corporation | Video synchronization by adjusting video parameters |
-
2003
- 2003-09-01 US US10/605,016 patent/US7091967B2/en active Active
-
2004
- 2004-03-23 TW TW093107831A patent/TWI281817B/zh active
- 2004-03-30 CN CNB2004100318720A patent/CN1324454C/zh not_active Expired - Lifetime
-
2006
- 2006-08-03 US US11/462,051 patent/US7737960B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444155A (zh) * | 2018-05-04 | 2019-11-12 | 三星显示有限公司 | 显示系统和使其帧驱动时序同步的方法 |
CN113132553A (zh) * | 2020-01-16 | 2021-07-16 | 京东方科技集团股份有限公司 | 一种新型源端同步显示方法及装置 |
WO2021143612A1 (zh) * | 2020-01-16 | 2021-07-22 | 京东方科技集团股份有限公司 | 视频信号的传输方法、装置及显示设备 |
CN113132553B (zh) * | 2020-01-16 | 2022-07-29 | 京东方科技集团股份有限公司 | 一种新型源端同步显示方法及装置 |
US11758097B2 (en) | 2020-01-16 | 2023-09-12 | Boe Technology Group Co., Ltd. | Method and apparatus for transmitting video signals, and display device |
Also Published As
Publication number | Publication date |
---|---|
CN1324454C (zh) | 2007-07-04 |
US7737960B2 (en) | 2010-06-15 |
TW200511817A (en) | 2005-03-16 |
US20050057551A1 (en) | 2005-03-17 |
US7091967B2 (en) | 2006-08-15 |
TWI281817B (en) | 2007-05-21 |
US20060262809A1 (en) | 2006-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1324454C (zh) | 用于图像帧同步的装置及相关方法 | |
JP4286928B2 (ja) | フォーマット変換用マルチスキャンビデオタイミング発生器 | |
CN100350795C (zh) | 将原始影像帧转换并产生目标影像帧的系统及方法 | |
US6535208B1 (en) | Method and apparatus for locking a plurality of display synchronization signals | |
KR101229590B1 (ko) | 프레임 데이터 정렬 방법, 시스템, 디스플레이 장치 | |
KR100297605B1 (ko) | 액정표시장치및액정표시장치의표시방법 | |
CN1584820A (zh) | 处理显示信号的装置和方法 | |
US20210266495A1 (en) | Dynamic frame rate adjustment mechanism | |
US6747656B2 (en) | Image processing apparatus and method of the same, and display apparatus using the image processing apparatus | |
US7170469B2 (en) | Method and apparatus for image frame synchronization | |
US20060227243A1 (en) | Methods for adjusting the synchronization in digital display application | |
CN101038732A (zh) | 整合型图像控制芯片组 | |
CN1853409A (zh) | 数字广播接收机中的显示同步信号产生装置和解码器 | |
JP3474120B2 (ja) | スキャンコンバータ及びスキャンコンバート方法 | |
US6175347B1 (en) | Liquid crystal display apparatus | |
JP4446527B2 (ja) | スキャンコンバータ及びそのパラメータ設定方法 | |
US6765620B2 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
JP2001331157A (ja) | 映像信号変換装置 | |
CN1106079C (zh) | 数字式模拟信号/数字信号的转换电路 | |
CN111277725B (zh) | 视讯自动侦测相位同步系统及方法 | |
JP3515441B2 (ja) | 表示装置 | |
JP2000244768A (ja) | 映像信号処理回路 | |
JP2001215915A (ja) | 表示装置 | |
JP2001350455A (ja) | 画像処理装置およびその方法、並びにその画像処理装置を用いた表示装置 | |
JP2001202055A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20070704 |