CN1581447A - 用于制造布线的方法和用于制造半导体器件的方法 - Google Patents

用于制造布线的方法和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1581447A
CN1581447A CNA2004100577617A CN200410057761A CN1581447A CN 1581447 A CN1581447 A CN 1581447A CN A2004100577617 A CNA2004100577617 A CN A2004100577617A CN 200410057761 A CN200410057761 A CN 200410057761A CN 1581447 A CN1581447 A CN 1581447A
Authority
CN
China
Prior art keywords
electric conductor
insulator
pattern
semiconductor
synthetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100577617A
Other languages
English (en)
Other versions
CN100477118C (zh
Inventor
福地邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1581447A publication Critical patent/CN1581447A/zh
Application granted granted Critical
Publication of CN100477118C publication Critical patent/CN100477118C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Abstract

本发明提供用于制造布线的方法和用于制造半导体器件的方法，其在连接上层图案和下层图案中不需要光刻步骤。根据本发明，局部释放包括导电材料的合成物，并在基板上的第一图案上形成起柱状物作用的电导体，形成绝缘体以覆盖电导体，蚀刻绝缘体以露出电导体的顶表面，并在电导体已露出的顶表面上形成第二图案。

Description

用于制造布线的方法和用于制造半导体器件的方法
技术领域
本发明涉及用于制造布线的方法和通过使用微滴释放(dropletdischarging)方法制造半导体器件的方法。特别地，本发明涉及用于形成起柱状物作用的导体的布线的制造方法，以及用于制造半导体器件以便通过微滴释放方法将上层图案与下层图案连接起来的方法。
背景技术
近年中，将使用微滴释放方法(比如喷墨)形成图案应用于平板显示器领域，并且得到了积极的发展。微滴释放方法应用于制造EL层、滤色器、等离子体显示器的电极等中，这是由于它具有因为可以直接绘图而不需要掩模、该方法可以容易地应用于大基板、材料可用性高等许多优点。
使用微滴释放方法的工艺具有不需要掩模的主要优点。然而，当使下层和上层接触时，需要形成接触孔或起柱状物作用的金属圆柱；因此，需要诸如曝光和显影的光刻步骤序列。
作为具有高精确度和优良形状的柱状物的形成方法，比如，存在一种方法，通过该方法将非感光有机树脂膜填充在形成在光致抗蚀剂层中的开口部分中，并且，将光致抗蚀剂层上的非感光有机树脂膜完全回蚀刻，直到露出光致抗蚀剂层，通过将其整个表面暴露于光并显影来除去光致抗蚀剂层，并从而获得具有预期形状的非感光有机树脂层(参考文献1：日本专利特开No.2001-267230，第一页，附图1)。
当如参考文献1采用光刻步骤时，步骤数目增加，因而生产率下降。
发明内容
考虑到上述问题，本发明的目的在于提供用于制造布线的方法和制造半导体器件的方法，其在连接上层图案和下层图案中不需要光刻步骤。
在本发明中采用下文中的装置以解决现有技术的问题。
本发明的制造布线的方法包括步骤：局部释放包括导电材料的合成物，并形成起柱状物作用的电导体以接触基板上的第一图案；形成绝缘体以覆盖电导体；蚀刻绝缘体以露出电导体；以及形成与露出的电导体接触的第二图案。该制造步骤在图1A到1D中示出。
制造本发明的半导体器件的方法，包括步骤：局部释放包括导电材料的合成物，并形成起柱状物作用的电导体以接触包括在半导体中的杂质区；形成绝缘体以覆盖电导体；蚀刻绝缘体以露出电导体；以及形成与露出的电导体接触的图案。
制造本发明的半导体装置的方法，包括步骤：形成包括一种导电类型杂质的半导体以接触第一图案；层叠第一绝缘体和半导体以接触包括一种导电类型杂质的半导体；通过释放合成物形成第二图案以接触第一绝缘体；通过使用第二图案为掩模，同时构图包括一种导电类型杂质的半导体、该半导体和第一绝缘体，其后，除去第二图案；局部释放包括导电材料的合成物，并形成起柱状物作用的电导体以接触基板上的第一图案；形成第二绝缘体以覆盖电导体；蚀刻第二绝缘体以露出该电导体；并形成与露出的电导体接触的第三图案。半导体为非晶半导体，且这些步骤在图2A到2E中示出。
制造本发明的半导体器件的方法，包括步骤：形成接触形成在半导体上的第一绝缘体的第一图案；使用第一图案为掩模添加杂质到半导体中；局部释放包括导电材料的合成物，并形成起柱状物作用的电导体以接触包括在半导体中的杂质区；形成第二绝缘体以覆盖电导体；蚀刻第二绝缘体以露出电导体；以及形成与露出的电导体接触的第二图案。半导体为多晶半导体且这些步骤在图3A到3E中示出。
上述制造布线的方法和制造半导体器件的方法中，合成物通过微滴释放单元释放。微滴释放单元对应于提供有出口的喷嘴，和配备有一个喷嘴或多个喷嘴的头。该喷嘴配备有压电元件或使发热器产生热以产生气泡的加热器，并排出溶液。通过微滴释放单元局部地释放和淀积合成物形成电导体。电导体优选地形成为圆柱形。从出口释放的合成物是一种其中将诸如银、金、铜或氧化铟锡的导电材料溶解或分散在溶剂中。另外，通过回蚀刻法或CMP法蚀刻覆盖电导体形成的绝缘体。绝缘体通过释放包括树脂的合成物形成。
本发明的一个特征为通过微滴释放方法形成电导体，在制造用于连接上部和下部图案的布线中，通过在下层图案上形成起柱状物作用的电导体来连接上层图案。根据本发明，上层和下层图案能彼此连接而不形成接触孔。因此，由于诸如抗蚀剂涂敷、曝光、显影、后烘焙和蚀刻的步骤，例如，在形成接触孔中必须的那些步骤能被减少，从而实现了生产率的提高。
参考附图，阅读下面的详细描述将使本发明的这些和其它目的、特征和优点变得更加明显。
附图说明
在附图中：
图1A至1D示出了用于制造本发明的布线的方法；
图2A至2E示出了制造本发明的半导体器件的方法；
图3A至3E示出了制造本发明的半导体器件的方法；
图4A和4B示出了制造本发明的半导体器件的方法，尤其是，制造具有显示功能的半导体器件的方法；
图5示出了用于制造本发明的半导体器件的方法，尤其是，用于制造具有多层布线的半导体器件的方法；
图6A和6B表示微滴释放装置的实例，其用于制造本发明的布线和半导体器件；
图7A至7C是面板的顶视图和剖面图，其是应用本发明的半导体器件的一个模式；
图8A和8B是面板的顶视图和剖面图，其是应用本发明的半导体器件的一个模式；
图9A至9C表示应用本发明的电子装置；
图10A至10F表示应用本发明的电子装置；和
图11A至11D表示用于制造本发明的半导体器件的方法。
具体实施方式
参考附图详细描述本发明的实施模式。在下文中将描述的本发明的结构中，在不同的附图中通常使用表示同一部件的相同的参考数字。
[实施模式1]
参考图1A至图1D描述用于制造本发明布线的方法。
使用由硼硅酸钡玻璃、硼硅酸铝玻璃或类似物形成的玻璃基板、石英基板、硅基板、金属基板、不锈钢基板或具有能抵抗在制造步骤中的处理温度的抗热塑料基板作为基板10(图1A)。如果需要，在基板10上形成由绝缘体制成的基膜。然后，通过已知的方法比如溅射法、汽相淀积法，CVD法或微滴释放法在基板10上形成由电导体(导体)或半导体形成的图案11。
然后，形成起柱状物作用的电导体12，以通过微滴释放单元14局部释放包括导电材料的合成物而与图案11接触。优选的是电导体12通过淀积该释放的合成物形成为圆柱形。这是因为通过使用圆柱形电导体12容易将下层的图案与上层图案接触。注意，图1A表示淀积合成物的模式。
术语“圆柱形”为被三个平面包围的立体形状，即，柱状平面和与汇流条交叉且相互平行的两个平面(下文中，称为第一平面和第二平面)。在许多情况下，第一平面和第二平面具有同样的圆形。然而，本发明中的术语“圆柱形”包括第一平面和第二平面的形状不同的情况。作为实际的问题，通过微滴释放法形成的电导体12中，形成下层的第一平面的面积大于上层的第二平面的面积。优选的是在形成圆柱形电导体12中，其上层的直径为0.01到10μm(优选地，0.1到5μm)，其下层的直径为0.1到100μm(优选地，1到10μm)和其高度为0.05到5μm(优选地，0.1到3μm)。注意，表示电导体12的直径或高度极大地取决于下层和上层的图案的材料或用于释放的条件。
另外，电导体12的形状可以是使上层图案和下层图案之间的接触成为可能的形状，而不限于圆柱形形状。例如，它可以形成具有类似圆锥、类似立方体、类似矩形立体、类似圆柱形(类似管)、类似圆柱体或类似角形圆柱形状。上面描述了电导体12的直径或高度取决于各种参数，例如，下层图案11的材料和释放合成物的条件。例如，电导体12的高度取决于下层图案11的材料。特别地，它取决于图案11的材料为亲水的还是疏水的。换言之，它取决于图案11材料的接触角。例如，在其中银(Ag)被溶解或分散在十四烷溶剂中的合成物用于电导体12，并且四种材料，即氮化钽(TaN)和钨(W)的叠层(W/TaN)、非晶半导体(a-Si)、多晶半导体(p-Si)和氮氧化硅(SiON)用于下层图案11的情况下，以W/TaN＞a-Si＞p-Si＞SiON的顺序获得淀积的高度。因此，为了形成具有满意形状的电导体12，其中圆柱形电导体12的上平面和下平面的直径很小并且高度大，合成物的释放速度可以降低，通过改变释放条件可以改变合成物的粘度。此外，通过反复释放一滴或多滴的合成物和释放后的热处理，可以调整电导体12的高度。
用于绘制图案的微滴释放单元14是具有用于释放微滴的装置的单元通称，尤其是，对应于具有用于合成物出口的喷嘴或装配有一个喷嘴或多个喷嘴的头。微滴释放单元14的喷嘴直径可设为0.02到100μm(优选30μm或更小)，从喷嘴释放的合成物数量可设为0.001pl到100pl(优选10pl或更少)。释放的数量与喷嘴直径尺寸成比例地增加。根据电导体12的期望直径可以适当地改变喷嘴直径。进一步，目标与喷嘴出口之间的距离优选地尽可能小，以滴在预期位置，并且它设为约0.1到3mm(优选1mm或更小)。
对于从出口释放的合成物，使用其中电导体被溶解或分散在溶剂中的材料。该电导体可以是诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、铑(Rh)、钨(W)、铝(Al)的金属，卤化银纳米颗粒或分散的纳米颗粒。可选择地，其为用作透明的导体膜的氧化铟锡(ITO)、有机铟、有机锡，氧化锌(ZnO)、氮化钛(TiN)等。然而，从出口释放的合成物优选的是其中金、银、铜材料考虑特定的阻抗值在溶剂中溶解或分散。进一步优选的是使用具有低阻抗的银或铜。使用铜的情况下，还可以提供阻挡膜用于杂质的测量。溶剂为诸如乙酸丁脂和乙酸乙酯的酯、诸如异丙醇和乙醇的醇，诸如丁酮和丙酮的有机溶剂等。优选地，合成物粘度设为50cp或更小，以便防止干燥，或从出口平滑地释放合成物。合成物的表面张力优选为40mN/m或更小。使用的合成物和类似物的粘度可以根据使用的溶剂和预期的使用适当调整。例如，其中ITO、有机铟或有机锡溶解或分散在溶剂中的合成物其粘度为5到50mPa·S，其中银溶解或分散在溶剂中的合成物其粘度为5到20mPa·S，其中金溶解或分散在溶剂中的合成物其粘度为10到20mPa·S。
为了防止堵塞的喷嘴并制造高精细的图案，电导体的颗粒直径优选地尽可能小，尽管它取决于每一喷嘴的直径和图案的期望形状。优选地，颗粒直径为0.1μm或更小。通过已知方法比如电解、雾化、减湿(wet reducing)制造合成物，其颗粒尺寸通常约0.5到10μm。然而，使用气体蒸发法的情况下，以分散剂保护的每个纳米分子是微小的，并且尺寸约为7nm。而且，当纳米颗粒的每一表面覆盖涂敷材料时，室温下，溶剂中的纳米颗粒并不聚集，而是均匀地分散在溶剂中，表现出与水状流体相似的属性。因此，优选使用涂敷材料。
当释放合成物的步骤在减压下进行时，从释放合成物到将它附着到目标的期间，合成物的溶剂是挥发性的，因此，可以消除干燥和烘焙步骤。由于氧化膜未形成在电导体表面上，优选的是在减压下进行该步骤。
释放合成物后，执行干燥和烘焙的一个或全部步骤。干燥和烘焙各是热处理中的一个步骤。例如，干燥在100℃下进行3分钟，而烘焙在从200到350℃的温度下进行15到30分钟，并且它们的目的、温度和时间是不同的。干燥和烘焙步骤通过激光辐射、快速热退火、加热炉等在常压或减压下执行。注意，该热处理可以在形成电导体12后或在电导体12上形成绝缘体后进行，因而，时间选择没有特别地限制。可以加热基板以有利地进行干燥和烘焙步骤。此时温度取决于基板等的材料，但一般为100到800℃(优选200到350℃)。通过这些步骤，纳米颗粒彼此相接触，并且一起熔合和熔合接合通过硬化和收缩周围中的树脂而加速，并挥发合成物中的溶剂或者化学地去除分散剂。
连续波或脉冲气体激光器或固态激光器可以用于激光辐射。准分子激光器、YAG激光器等列举作为前面的气体激光器，而使用YAG、掺杂Cr的YVO4、Nd等的晶体的激光器列举为后面的固态激光器。注意，关于激光的吸收因子，优选使用连续波激光器。可替换地，可以使用结合脉冲振荡和连续波的所谓混合激光辐射法。然而，根据基板10的耐热性，激光辐射的热处理可以为了不破坏基板10而瞬间地执行几微秒到几十秒。在惰性气体气氛中通过发射紫外光到红外光的红外灯、卤素灯或类似物来快速提高温度，通过瞬间地加热几微秒到几分钟，执行快速热退火(RTA)。该处理瞬间完成，因此，充分地单独加热顶表面上的薄膜，而不影响其下的膜。弱耐热性的基板10不受影响。
下一步，形成绝缘体15以覆盖起柱状物作用的电导体12(图1B)。尤其是，通过使用诸如等离子体CVD、溅射法、SOG(旋涂式玻璃)、旋涂法或微滴释放法的已知方法，在基板10的整个表面上形成50nm到5μm(优选100nm到2μm)厚的绝缘体15，以覆盖电导体12。以包括硅的绝缘膜的单层或叠层，比如氧化硅膜、氮化硅膜、氧氮化硅膜和氮氧化硅膜形成绝缘体15。然而，优选的是根据布线电容使用具有低介电常数的材料(优选具有4或更小的相对介电常数)，例如，可以使用有机材料比如丙烯、苯并环丁烯、聚对二甲苯基、闪光或发光的聚酰亚胺。因为当之后形成电导体时，由于良好的平面性而不导致过分的膜薄化或台阶部分中的断开，因此优选的是有机材料用于绝缘体15。另外，当具有低介电常数的材料用于层间绝缘膜时，布线电容减少，因此，可能形成多层布线和提供能实现高性能和高功用的半导体器件。为了在使用有机材料作为绝缘体15的情况下，防止脱气或类似情况，使用材料比如钛(Ti)、氮化钛(TiN)、诸如硅化钛(TiSix)或硅化钼(MoSix)的硅化物膜、多晶硅膜、铌(Nb)、氮氧化钛(TiON)、钨(W)、氮化钨(WN)、氮化钛钨(TiWN)、钽(Ta)的材料可以形成阻挡膜。阻挡膜可以具有单层结构或叠层结构。通过阻挡膜，提高附着性、容易嵌入、减少接触电阻和给出稳定性是可能的。
下一步，蚀刻绝缘体15以露出起柱状物作用的电导体12。(图1C)。尤其是，通过回刻蚀法或CMP法(化学机械研磨)蚀刻绝缘体15，以致于露出电导体12的尖端。该步骤是通过去除在电导体12上形成绝缘体15所产生的凸起部分来整平表面的步骤。同时，蚀刻绝缘体15，直到不仅去除凸起部分，而且露出电导体的顶表面。
然后，以已知的方法形成由电导体或半导体制成的图案17，以便与露出的电导体12接触(图1D)。通过上述步骤，通过在图案11上提供起柱状物作用的用于连接图案17的电导体12，图案11和图案17能相互连接。
注意，根据节拍时间，期望使用微滴释放法形成图案11和图案11的一个或全部。这可以通过交换填充有合成物的喷嘴或交换填充在喷嘴中的合成物来实现。另外，当通过微滴释放法形成时，由于使用掩模的光刻步骤是不必要的，因此实现了生产率提高。
使用本发明，通过微滴释放法形成起柱状物作用的电导体12能使上层与下层图案彼此相连，而不形成接触孔。因此，由于形成接触孔的步骤，比如抗蚀剂涂敷、曝光、显影、后烘焙和蚀刻能省略，因此实现了生产率提高。进一步，由于材料的可用性显著地提高且处理的废液量减少，使用微滴释放法的本发明能提供对环境问题的解决方案的贡献处理。而且，根据本发明，从所谓的第五代基板(一侧是一米或更大)向前的基板能容易地处理。由于在常压下不需要真空机制，带来了清洁室中印记(foot print)的控制增加效果。
[实施模式2]
参考图2A至2E、3A至3E以及4A和4B描述用于制造本发明半导体器件的方法。
最初，参考图2A至2E以及4A，描述了根据本发明用于制造半导体器件的方法，其中制造使用非晶硅(a-Si)的底栅型薄膜晶体管，并形成连接该薄膜晶体管的布线。
通过微滴释放方法在基板100上形成电导体101和102，然后，层叠N型非晶硅103、非晶半导体104和绝缘体105以覆盖电导体101和102(图2A)。然后，通过微滴释放方法在绝缘体105上形成电导体106。此时，在绝缘体105中形成凹部，并通过利用该凹部作为堤来提高着陆(landing)的精确性(释放(滴落)合成物并使其附着到期望部分的精确性)，由此，可以在期望部分上形成电导体106。接着，形成由诸如聚酰亚胺或抗蚀剂的有机绝缘体构成的掩模107，并同时通过利用掩模107构图N型非晶半导体103、非晶半导体104和绝缘体105，以形成N型非晶半导体108、非晶半导体109和绝缘体110(图2B)。
随后，通过微滴释放方法形成起柱状物作用的电导体111和112以便接触电导体101和102。此时，优选的是电导体111和112形成为圆柱形。接着，形成绝缘体113以覆盖电导体111和112(图2C)。然后，蚀刻绝缘体113以露出电导体111和112(图2D)。此时，蚀刻绝缘体113以露出电导体111和112的顶表面。形成电导体114和115以接触电导体111和112露出的顶表面(图2E)。在此，通过微滴释放方法形成电导体114和115。通过上述步骤，通过在电导体101和102之上提供用于与电导体114和115连接的电导体111和112，可以将上部和下部图案彼此连接起来。包括上述步骤的本发明可以在不形成接触孔的情况下使上部和下部图案彼此连接起来。
接着，形成电导体116以接触电导体115。该电导体116之后起像素电极的作用。然后，在电导体116上形成取向膜117(图4A)。制备其上层叠有滤色器121，相对电极120和取向膜119的基板122，通过密封部分(未示出)的热硬化将基板100和基板122附着起来，此后，注入液晶118以完成使用液晶元件配备有显示功能的半导体器件。将偏振片123和1234附着到基板100和122上。
接下来，参考图3S至3E以及4B，描述用于根据本发明制造半导体器件的方法，其中制造使用多晶半导体(p-Si)的顶栅型薄膜晶体管，并形成连接该薄膜晶体管的布线。
在基板200上形成半导体，并在该半导体上形成绝缘体204。此后，通过微滴释放方法在绝缘体204上形成电导体205(图3A)。然后，以电导体205为掩模，通过在半导体中添加杂质形成掺有杂质的杂质区202和203以及沟道形成区201。通过微滴释放方法形成起柱状物作用的电导体206至208，以接触杂质区202和203以及电导体205(图3B)。此时，优选的是电导体206至208形成为圆柱形。形成绝缘体209以覆盖电导体206至208(图3C)。
然后，蚀刻绝缘体209以露出电导体206至208(图3D)。此时，蚀刻绝缘体209以便露出电导体206至208的顶表面。接着，形成电导体210至212以接触露出的电导体206至208(图3E)。这里，通过微滴释放方法形成电导体210至212。通过上述步骤，通过在杂质区202和203以及电导体205之上提供用于与电导体210至212连接的起柱状物作用的电导体206至208，将上部和下部图案彼此连接起来。具有上述步骤的本发明可以在不形成接触孔的情况下使上部和下部图案彼此连接起来。
接着，形成电导体213以接触电导体212。该电导体213在以后起像素电极的作用。形成起堤作用的绝缘体214，在绝缘体214上形成电致发光层215，并在电致发光层215上形成电导体216。电导体213、电致发光层215和电导体216的叠层等价于发光元件。对于由发光元件发射的光来说，有光向基板侧发射的顶部发射，光向相对侧发射的底部发射，和通过形成由透明材料或具有足以透光的厚度的一对电极，而使光向基板侧和相对侧发射的双重发射。可以应用它们中的任何一种。通过上述步骤，完成使用发光元件配备有显示功能的半导体器件。
随后，参考图11A至11D，描述用于根据本发明形成半导体器件的方法，其中形成使用非晶半导体的沟道保护型薄膜晶体管，并形成连接该薄膜晶体管的布线。
在基板300上形成电导体311并形成绝缘体312以覆盖电导体311(图11A)。然后，在整个表面上形成非晶半导体，并在整个表面上形成绝缘体以覆盖非晶半导体。通过使用掩模仅构图绝缘体，以形成绝缘层314用作蚀刻停止层。在整个表面上形成N型非晶半导体以覆盖绝缘层314，然后，用掩模同时构图非晶半导体和N型非晶半导体，以形成非晶半导体层313和N型非晶半导体层315和316。然后，形成连接N型非晶半导体层315和316的电导体317和318。
接着，通过微滴释放方法形成起柱状物作用的电导体319以接触电导体318。此时，电导体319形成为圆柱形。接下来，形成绝缘体320以覆盖电导体319(图11B)。
然后，蚀刻绝缘体320以露出电导体319(图11C)。此时，蚀刻绝缘体320以露出电导体319的顶表面。然后，形成电导体321和322以接触电导体319露出的顶表面。注意，电导体322等价为像素电极，且通过将其形成在绝缘体320上可以提高孔径比。通过上述步骤，通过在电导体318上提供用于连接电导体321的起柱状物作用的电导体319，可以将上部和下部图案连接起来。具有上述步骤的本发明可以在不形成接触孔的情况下使上部和下部图案彼此连接起来。
在以上描述中，N型半导体作为包括一种导电类型杂质的半导体的例子。本发明不限于使用N型半导体作为包括一种导电类型杂质的半导体的模式，且可以采用其它类型的半导体。
本实施模式可以适用于实施模式1。
[实施模式3]
参考图5，描述用于根据本发明制造半导体器件的方法，其中制造多层布线。
图5是其中在基板200上形成五层的半导体器件的剖面图。示出了在第一层中形成薄膜晶体管220至222、并在第二至第五层中形成布线的情况。本发明适用于制造用于连接所有层中上部和下部图案的起柱状物作用的电导体。
优选地将包括多层布线的半导体器件用作功能电路，其中需要合并大量的半导体元件诸如CPU。在不形成多层布线的情况下，需要将布线制造在和形成在第一层中的半导体元件(这里指薄膜晶体管)的栅电极、或源/漏布线相同的层中。因此，需要将布线引出，成品率由此变得更差，或者排列面积变大。在这种情况下，除了通过减小半导体元件的尺寸之外，不能实现半导体器件的小型化。另一方面，当根据用于制造本发明布线的方法制造多层布线时，可以在不形成接触孔的情况下将上部和下部图案彼此连接起来；由此可以提高成品率。通过使第一层中的元件之间的宽度变窄可以实现更高的集成度，并且可以制造其上层中的布线。因此，可以实现大幅度小型化。由于不需要进一步引出布线，可以获得更低的电阻并实现更高的速度。
由于良好的平面性，当以后形成导体时，不会引起过度的膜薄化或台阶部分中的断开，因此优选的是将具有低介电常数的有机材料用作上层和下层之间的绝缘体。此外，由于降低了布线电容，因此可以提供能够实现高性能和高功能的半导体器件。
[实施例1]
参考图6A和6B，描述在制造本发明的布线和半导体器件中使用的微滴释放装置的示例。首先，参考图6A简要描述微滴释放装置的结构。微滴释放单元(未示出)，其配备有其中在单轴方向上排列有多个喷嘴的头，控制微滴释放单元的控制器和CPU(未示出)，固定基板6401并在XYθ方向上移动的工作台6403等作为该装置的必不可少的部件。参考数字6402表示用于设置微滴释放单元的固定器(框架)，具有其中设置图6B所示的微滴释放单元的结构。工作台6403还具有利用真空夹盘等固定基板6401的功能。然后，通过从微滴释放单元的各喷嘴的出口向基板6401释放合成物而形成图案。
通过控制器由CPU控制工作台6403和微滴释放单元。通过CPU还控制诸如CCD摄像机(未示出)的成像装置。成像装置检测标记的位置并向CPU提供所检测的信息。在形成图案中，可以移动微滴释放单元并在固定微滴释放单元的同时移动工作台6403。注意，当移动微滴释放单元时，有必要考虑合成物的加速、配备有微滴释放单元的喷嘴与要处理的目标之间的距离、以及环境。
此外，虽然未示出，但为了所释放的合成物着陆的精确性，作为附属部件，可以提供用于上下移动微滴释放单元的机构、对其的控制单元等。因此，取决于被释放合成物的性质，可以改变头与基板6401之间的距离。此外，可以配置用于在工作区中提供清洁空气并降低灰尘的清洗单元等。虽然未示出，如果需要，可以提供用于加热基板的单元或用于测量诸如温度和压强的特性值的单元等，其可以共同受控于提供在机壳外的控制单元。而且，当借助LAN电缆、无线LAN、光纤等将控制单元连接成产品控制系统等时，可以从外部均匀地控制生产过程，其结果提高了生产率。为了加快被释放并着陆的合成物的干燥，或除去合成物的溶剂组分，可以通过抽气在低压下操作微滴释放单元。
图6B示出了微滴释放单元。在图6B中，参考数字6404表示压电元件，6405和6406表示固定器(框架)并被设置在图6A中所示的固定器(框架)6402中。参考数字6407表示出口。在图6B中，示出了使用压电元件的所谓压电系统的情况；然而，根据溶液材料，可以使用这样的系统，其中通过由加热热发生器产生的气泡将溶液排出。在这种情况下，用热发生器取代压电元件。此外，具有溶液室流动路径、额外的溶液室、流体抵抗部分、用于加压的室和用于溶液的出口的溶液可润湿性对释放微滴来说是重要的。因此，在每个流动路径中可以形成用于调整材料可润湿性的碳膜、树脂膜等。此外，在固定器(框架)6405和6406的内部提供布线、供料管等。当将图6B所示的微滴释放单元附着到图6A所示的装置时，将布线连接到用于控制压电元件的驱动器电路，并将供料管连接到填充有合成物的槽中。
[实施例2]
参考图7A至7C，本实施例描述本发明所适用的半导体器件其中一种模式的面板的外部特征。图7A是面板的顶视图，其中通过密封材料4005将形成在第一基板4001上的像素部分4002和扫描线驱动器电路4004密封在第二基板4006和第一基板之间，图7B是沿图7A的A-A’的剖面图，且图7C是沿图7A的A’-A”的剖面图。
在图7A和7B中，提供密封材料4005以环绕每个均形成在第一基板4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004上提供第二基板4006。由此，通过第一基板4001、密封材料4005和第二基板4006用液晶4007将像素部分4002和扫描线驱动器电路4004密封在一起。将在分开制备的基板上由多晶半导体形成的信号线驱动器电路4003安装在第一基板4001上与由密封材料4005所包围区域不同的区域上。
本实施例描述示例，其中将具有使用多晶半导体的晶体管的信号线驱动器电路附着在第一基板4001上，但是信号线驱动器电路可以由使用单晶半导体的晶体管形成并附着。图7B例示了包括在信号线驱动器电路4003中的由多晶半导体形成的晶体管4009。而且，本实施例示出了信号线驱动器电路4003分开地形成并安装在第一基板4001上的示例，但是本实施例不限于这种结构。扫描线驱动器电路可以分开地形成并安装，或仅一部分信号线驱动器电路或扫描线驱动器电路可以分开地形成并安装。
形成在第一基板4001上的像素部分4002和扫描线驱动器电路4004具有多个晶体管，且图7B例示了包含在像素部分4002中的晶体管4010。晶体管4010是其中使用非晶半导体作为沟道部分的晶体管。液晶元件是其中电连接到晶体管4010的像素电极4030、形成在第二基板4006上的相对电极4031和液晶4007相互重叠的部分。提供球形间隔物4035以控制像素电极4030与相对电极4031之间的距离(单元间隙)。如图7C所示，通过引线4014和4015以及起柱状物作用的电导体4017，从连接端4016提供施加到分开形成的信号线驱动器电路4003和扫描线驱动器电路4004或像素部分4002的不同类型的信号和电位。通过各向异性导电膜4019将连接端4016电连接到FPC4018的端。
本发明适用于制造构成晶体管4010的布线或制造起柱状物作用的电导体4017。注意，虽然未示出，上述面板可以具有取向膜、偏振片、滤色器或屏蔽膜。虽然示出了使用液晶元件作为显示元件的情况，但可以应用诸如自发光元件的显示元件。
[实施例3]
参考图8A和8B，本实施例描述应用本发明的半导体器件其中一种模式的面板的外部特征。具体地，参考图8A和8B，描述其中在相同表面上安装像素部分、用于控制像素部分的驱动器电路、存储器和CPU的面板。图8A是面板的顶视图且图8B是沿图8A的A-A’的剖面图。
图8A示出了面板的外观。面板配备有在玻璃基板5400上以矩阵形式排列的多个像素的像素部分5401、在像素部分5401外围的信号线驱动器电路5402和扫描线驱动器电路5403。在基板5400上提供对应于VRAM(视频随机存取存储器)、RAM或ROM的存储器5406和CPU5405。并且，在基板5400上设置用于提供控制信号线驱动器电路5402和扫描线驱动器电路5403的信号的输入端部分5411、存储器5406和CPU5405。通过FPC5412从外部电路将诸如视频信号的信号提供给输入端部分5411。提供密封材料(未示出)以环绕像素部分5401、信号线驱动器电路5402和扫描线驱动器电路5403，通过密封材料将基板5400和相对基板5409附着起来。相对基板5409可以仅提供在像素部分5401和信号线驱动器电路5402以及扫描线驱动器电路5403上，或可以提供在整个表面上。然而，优选的是，提供散热器以接触可能发热的CPU5405。
图8B是其中像素部分5401、信号线驱动器电路5402和CPU5405提供在基板5400上的面板的剖面图。像素部分5401包括晶体管5430和电容元件5429，信号线驱动器电路5402包括包含CMOS电路等的元件组5431，而CPU5405包括元件组5440和布线组5441。在基板5400和相对基板5409之间提供间隔物5435b。在像素部分5401上提供暴露给研磨处理的取向膜5435a、液晶层5423、取向膜5424、相对电极5425和滤色器5426。偏振片5428和5427附着在基板5400和相对基板5409上。本发明适用于制造构成晶体管5430、电容元件5429、元件组5431和5440的布线，或适用于制造构成布线组5441的布线。
在基板5400上形成电路的元件由使用多晶半导体(多晶硅)的元件形成，该多晶半导体(多晶硅)具有更优良的特性，例如作为沟道部分优于非晶半导体的迁移率，因此，可以实现在相同表面上的单片电路。如此，可以获得面板和系统的多功能，在该面板中可以在和像素部分相同的基板5400上额外地集成诸如CPU或存储器的功能电路，并将驱动器电路称作板上系统。由于减少了连接外部IC的数目，具有上述结构的面板可以实现小型化、轻重量和薄型化。非常有效的是，将该面板应用于最近迅速普及的便携式终端。注意，虽然未示出，面板可以具有光屏蔽膜等。虽然示出了使用液晶元件作为显示元件的情况，但是可以应用诸如自发光元件的其它显示元件。
[实施例4]
根据本发明形成的电子装置的实例包括摄影机、数码相机、目镜型显示器、导航系统、诸如汽车音响的音频播放器、膝上型个人电脑、游戏机、便携式信息终端(例如移动电脑、蜂窝电话、便携式游戏机或电子图书)、提供有记录介质的图像再现装置，例如家用游戏机(典型的是，提供有可以再现诸如DVD(数字多功能盘)的记录介质、并显示图像的显示器的装置)等。电子装置的实际例子在图9A至9C和10A至10F中示出。
图9A示出了包括机壳9501、显示部分9502等的40英寸大型液晶电视。图9B示出了与个人电脑一起使用、并包括机壳9601、显示部分9602等的监视器。图9C示出了包括机壳9801、显示部分9802等的膝上型个人电脑。本发明适用于制造每个均包括显示部分9502、9602和9802的面板，特别地，适用于制造连接到以薄膜晶体管为代表的半导体元件的布线。如图9A至9C所示的电子装置，依据成本或工艺，优选地由用以非晶半导体形成沟道部分的薄膜晶体管(a-SiTFT)来形成每个均包括10英寸或更大尺寸的显示部分9502、9602和9802的面板。由于通过使用非晶半导体可以省略制造步骤中的结晶步骤，因此可以提供廉价的电子装置。此外，当由a-SiTFT形成显示部分时，由于响应速度，优选使用液晶元件作为显示元件。注意，通过a-SiTFT形成显示部分的面板如图7A至7C所示，因此，可以参考图7A至7C的图。
图10A示出了包括主体9101、显示部分9202等的便携式终端。图10C示出了包括主体9201、显示部分9202等的PDA。图10D示出了包括主体9301、显示部分9302等的目镜型显示器。图10E示出了包括主体9401、显示部分9402等的便携式游戏机。图10F示出了包括显示部分9701和9702等的数字摄像机。图10B是包括显示部分9102的面板的示例。显示部分9102在面板上集成有驱动器电路9104，和诸如CPU或存储器的功能电路9103。如此，由于可以减少连接外部IC的数目，因此具有其中集成有驱动器电路和功能电路的面板的电子装置可以实现小型化、轻重量和薄型化，并具有用于便携式终端的有效结构。因此，优选的是，除包括显示部分9102的面板外，将驱动器电路或功能电路集成在包括显示部分9202、9302、9402、9701和9702的各自的面板上。本发明适用于制造包括显示部分9102、9202、9302、9402、9701和9702的各面板，特别地，适用于制造连接到以薄膜晶体管为代表的半导体元件的布线。此外，本发明适用于制造集成在各个面板上的驱动器电路或功能电路，具体地，适用于制造连接半导体元件的布线或多层布线。注意，其中集成了驱动器电路和功能电路的面板如图8A和8B所示，因此，可以参考图8A和8B的图。为了通过集成功能电路9103和驱动器电路9104实现单片电路，采用以多晶半导体(多晶硅)形成沟道部分的薄膜晶体管，其中多晶半导体(多晶硅)具有更优良的特性，例如优于非晶半导体的迁移率。在上述电子装置中，优选将自发光型发光元件应用于诸如蜂窝电话的便携式终端，作为设置在显示部分中的显示元件。自发光型发光元件不需要背光；因此，与液晶元件相比，可以进一步实现薄型化、小型化和轻重量。
本申请基于2003年8月15日向日本专利局申请的序列号为2003-294021的日本专利申请，在此引入其内容作为参考。
虽然已经参考附图通过实施模式和实施例的方式全面描述了本发明，应当理解，对本领域技术人员来说各种改变和改进都是显然的。因此，除非这种改变和改进脱离了下文中限定的本发明的范围，否则应认为它们包括其内。

Claims (22)

1.用于制造布线的方法，包括步骤：
在基板上形成第一图案；
局部释放包括导电材料的合成物，以在第一图案上形成起柱状物作用的电导体；
形成绝缘体以覆盖该电导体；
蚀刻该绝缘体以至少露出该电导体的顶表面；以及
在该电导体露出的顶表面上形成第二图案。
2.根据权利要求1的用于制造布线的方法，其中该合成物包括银、金、铜或氧化铟锡。
3.根据权利要求1的用于制造布线的方法，其中通过回蚀刻法或CMP法蚀刻该绝缘体。
4.根据权利要求1的用于制造布线的方法，其中通过释放包括树脂的合成物形成该绝缘体。
5.根据权利要求1的用于制造布线的方法，其中通过释放包括导电材料的合成物形成第一和第二图案其中之一或两者。
6.根据权利要求1的用于制造布线的方法，其中通过光刻步骤形成第一和第二图案其中之一或两者。
7.根据权利要求1的用于制造半导体器件的方法，该半导体器件用于电子装置，该电子装置选自40英寸大型液晶电视、监视器、膝上型个人电脑、便携式终端、目镜型显示器、便携式游戏机和数字摄像机之中。
8.用于制造半导体器件的方法，包括步骤：
局部释放包含导电材料的合成物，以在包括于半导体中的杂质区上形成起柱状物作用的电导体；
形成绝缘体以覆盖该电导体；
蚀刻该绝缘体以至少露出该电导体的顶表面；以及
在该电导体露出的顶表面上形成图案。
9.根据权利要求8的用于制造半导体器件的方法，其中该合成物包括银、金、铜或氧化铟锡。
10.根据权利要求8的用于制造半导体器件的方法，其中通过回蚀刻法或CMP法蚀刻该绝缘体。
11.根据权利要求8的用于制造半导体器件的方法，其中通过释放包括树脂的合成物形成该绝缘体。
12.根据权利要求8的用于制造半导体器件的方法，该半导体器件用于电子装置，该电子装置选自40英寸大型液晶电视、监视器、膝上型个人电脑、便携式终端、目镜型显示器、便携式游戏机和数字摄像机之中。
13.用于制造半导体器件的方法，包括步骤：
在第一图案上形成包括一种导电类型杂质的半导体；
在该包括一种导电类型杂质的半导体上层叠半导体和第一绝缘体；
通过释放合成物在第一绝缘体上形成第二图案；
通过使用第二图案作为掩模，同时构图该包括一种导电类型杂质的半导体、该半导体和第一绝缘体，此后，除去第二图案；
局部释放包括导电材料的合成物，以便在基板上的第一图案上形成起柱状物作用的电导体；
形成第二绝缘体以覆盖该电导体；
蚀刻第二绝缘体以至少露出该电导体的顶表面；以及
在该电导体露出的顶表面上形成第三图案。
14.根据权利要求13的用于制造半导体器件的方法，其中该合成物包括银、金、铜或氧化铟锡。
15.根据权利要求13的用于制造半导体器件的方法，其中通过回蚀刻法或CMP法蚀刻第二绝缘体。
16.根据权利要求13的用于制造半导体器件的方法，其中通过释放包括树脂的合成物形成第二绝缘体。
17.根据权利要求13的用于制造半导体器件的方法，该半导体器件用于电子装置，该电子装置选自包括40英寸大型液晶电视、监视器、膝上型个人电脑、便携式终端、目镜型显示器、便携式游戏机和数字摄像机之中。
18.用于制造半导体器件的方法，包括步骤：
在半导体上形成第一绝缘体；
在第一绝缘体上形成第一图案；
通过利用第一图案作为掩模，将杂质添加到该半导体中；
局部释放包括导电材料的合成物，以在包括于半导体中的杂质区上形成起柱状物作用的电导体；
形成第二绝缘体以覆盖该电导体；
蚀刻第二绝缘体以至少露出该电导体的顶表面；以及
在该电导体露出的顶表面上形成第二图案。
19.根据权利要求18的用于制造半导体器件的方法，其中该合成物包括银、金、铜或氧化铟锡。
20.根据权利要求18的用于制造半导体器件的方法，其中通过回蚀刻法或CMP法蚀刻第二绝缘体。
21.根据权利要求18的用于制造半导体器件的方法，其中通过释放包括树脂的合成物形成第二绝缘体。
22.根据权利要求18的用于制造半导体器件的方法，该半导体器件用于电子装置，该电子装置选自包括40英寸大型液晶电视、监视器、膝上型个人电脑、便携式终端、目镜型显示器、便携式游戏机和数字摄像机之中。
CNB2004100577617A 2003-08-15 2004-08-16 用于制造布线的方法和用于制造半导体器件的方法 Expired - Fee Related CN100477118C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP294021/03 2003-08-15
JP2003294021 2003-08-15
JP294021/2003 2003-08-15

Publications (2)

Publication Number Publication Date
CN1581447A true CN1581447A (zh) 2005-02-16
CN100477118C CN100477118C (zh) 2009-04-08

Family

ID=34131775

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100577617A Expired - Fee Related CN100477118C (zh) 2003-08-15 2004-08-16 用于制造布线的方法和用于制造半导体器件的方法

Country Status (2)

Country Link
US (2) US7202155B2 (zh)
CN (1) CN100477118C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967803B (zh) * 2005-11-17 2011-08-10 株式会社半导体能源研究所 显示器件及其制造方法
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625420B1 (en) * 1997-02-24 2009-12-01 Cabot Corporation Copper powders methods for producing powders and devices fabricated from same
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
KR101061888B1 (ko) 2003-11-14 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조방법
WO2005048221A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR101130232B1 (ko) 2003-11-14 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조 방법
WO2005047967A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
JP3874003B2 (ja) * 2004-10-27 2007-01-31 セイコーエプソン株式会社 配線パターン形成方法、及び膜パターン形成方法
WO2006076611A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Production of metal nanoparticles
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US20060160373A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US20060190917A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation System and process for manufacturing application specific printable circuits (ASPC'S) and other custom electronic devices
WO2006076609A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
US20060158478A1 (en) * 2005-01-14 2006-07-20 Howarth James J Circuit modeling and selective deposition
WO2006076615A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of compositionally no-uniform features
US20060176350A1 (en) * 2005-01-14 2006-08-10 Howarth James J Replacement of passive electrical components
WO2006076608A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation A system and process for manufacturing custom electronics by combining traditional electronics with printable electronics
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
TWI427682B (zh) 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2008023630A1 (en) 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7732351B2 (en) * 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus
US7767595B2 (en) * 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
WO2008146047A2 (en) 2007-06-01 2008-12-04 Bae Systems Plc Improvements relating to direct write and additive manufacturing processes
US8048488B2 (en) * 2008-01-14 2011-11-01 Xerox Corporation Methods for removing a stabilizer from a metal nanoparticle using a destabilizer
US8343869B2 (en) * 2008-06-24 2013-01-01 Xjet Ltd. Method for non-contact materials deposition
US8067305B2 (en) 2008-09-03 2011-11-29 Ultratech, Inc. Electrically conductive structure on a semiconductor substrate formed from printing
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
CN102822978B (zh) 2010-03-12 2015-07-22 株式会社半导体能源研究所 半导体装置及其制造方法
WO2012002236A1 (en) 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102106184B1 (ko) * 2012-10-30 2020-04-29 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 기재상에 형성된 구조체, 구조체의 제조방법 및 선 패턴
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
US20180255647A1 (en) * 2015-09-18 2018-09-06 Konica Minolta, Inc. Method for forming wiring laminated structure
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
CN110461957A (zh) * 2017-04-10 2019-11-15 Dic株式会社 油墨和油墨组
US10738554B2 (en) 2018-06-08 2020-08-11 Saudi Arabian Oil Company Repulsion force systems and methods for metal fish retrieval
JP7443163B2 (ja) * 2020-05-27 2024-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN113838799A (zh) * 2020-06-24 2021-12-24 天津大学 基于电流体喷墨打印机在柔性基底上原位制备高分辨率通孔的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
JP2799875B2 (ja) * 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) * 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
US5240801A (en) * 1989-11-20 1993-08-31 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
CN1196184C (zh) * 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
JP3543351B2 (ja) * 1994-02-14 2004-07-14 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3400162B2 (ja) 1995-01-30 2003-04-28 株式会社東芝 半導体装置の製造方法
US5652667A (en) * 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP2694126B2 (ja) * 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JPH09127495A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
JP3874989B2 (ja) * 2000-03-21 2007-01-31 シャープ株式会社 パターンの形成方法
US6794229B2 (en) * 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4338934B2 (ja) 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967803B (zh) * 2005-11-17 2011-08-10 株式会社半导体能源研究所 显示器件及其制造方法
US8344379B2 (en) 2005-11-17 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法
US10026624B2 (en) 2014-12-19 2018-07-17 Idemitsu Kosan Co., Ltd. Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
CN107004637B (zh) * 2014-12-19 2018-12-25 出光兴产株式会社 层叠布线构件及制造方法、油墨、半导体元件和电子设备

Also Published As

Publication number Publication date
US20070173053A1 (en) 2007-07-26
US20050037614A1 (en) 2005-02-17
US7202155B2 (en) 2007-04-10
CN100477118C (zh) 2009-04-08
US7358183B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
CN100477118C (zh) 用于制造布线的方法和用于制造半导体器件的方法
US8946988B2 (en) Display device and method for manufacturing the same
US8796913B2 (en) Method of manufacturing an electric optical device in which external connection terminals are formed
CN100565307C (zh) 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7393081B2 (en) Droplet jetting device and method of manufacturing pattern
JP5315317B2 (ja) 装置
JP2005051216A (ja) 液滴吐出装置及びパターンの作製方法
US9237657B2 (en) Wiring substrate, semiconductor device, and method for manufacturing thereof
JP4619060B2 (ja) 半導体装置の作製方法
CN1913146A (zh) 薄膜导体及其制造方法
JP4652120B2 (ja) 半導体装置の製造装置、およびパターン形成方法
CN101047200A (zh) 有机电激发光显示元件及其制造方法
CN1933174A (zh) 显示装置
CN1905200A (zh) 布线基板及制法、电光学装置及制法、电子设备及制法
CN1604279A (zh) 布线基板及其制造方法以及薄膜晶体管及其制造方法
JP4817627B2 (ja) 表示装置の作製方法
JP4718818B2 (ja) 薄膜トランジスタの作製方法
JP2009075600A (ja) 電気光学装置及び及びその製造方法、並びに電子機器
JP4683898B2 (ja) 半導体装置の作製方法
JP2005159324A (ja) 配線基板、半導体装置、それらの作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20180816

CF01 Termination of patent right due to non-payment of annual fee