CN1551501A - 校准电阻/电容滤波器电路之装置及方法 - Google Patents

Abstract

一校准单元(10)系加以设计以包含其频率由一电阻(4)以及一电容器装置(5)之RC时间常数所决定之一振荡器电路，其中该电阻(4)系与用于将被校准之滤波器电路(20)中之电阻(21)为同类型，而该电容器装置(5)系已被设定为固定值。该振荡器频率系被转变成计数脉冲，并且，在一时间间隔(t2)的范围内，在一模数二进制计数器(13)中进行计数之计数脉冲个数系加以传输，以作为在该滤波器电路(20)中之一可校准电容器装置之一数字校准信号，进而校准该滤波器电路(20)。

Description

校准电阻/电容滤波器电路之装置及方法

技术领域

本发明系相关于一种校准模拟滤波器电路之装置及方法。在此文章中，本发明要谈论到一个用于产生一校准信号之校准单元，一包括一滤波器电路以及具有一校准单元连接至其上之可校准滤波器装置，以及一种用于产生一校准信号之方法。

背景技术

在许多的电子电路中，特别是在通信技术的领域中，例如行动无线电技术，通常都会使用到模拟连续时间滤波器电路(analoguecontinuous-time filter circuits)，而这些通常需要在小部分百分比之容忍范围内遵行截止频率(cut-off frequencies)。然而，这种需求在没有校准的情形下是无法达成的，因为整合性被动构件(R与C)之绝对值系遭受到有关于技术之较大波动的限制，而若需要比起现有技术所能提供者为较大的准确度时，相同的问题同样会发生在模拟时间延迟(time-delay)组件。

一个解决这个问题的主要方法是在生产期间修整电阻以及电容器，虽然显露出如此之实务操作实际上是非常需要成本的，除此之外，在此方法中所产生及修整之构件并不能在操作期间等化温度影响以及漂移。

为了这个理由，滤波器电路系利用校准电阻或电容器组件而加以制造，通常，校准能力系藉由可被加入于与电阻组件串联或并联连接之任何组合中的数个电阻、或是藉由可被加入于与电容组件并联连接之任何组合中的数个电容器而加以产生。而有关电阻或电容器需要被加入以产生最佳滤波器性质的信息系包含于一产生于一校准单元中之校准信号中。

该校准单元系通常为集成电路的一部份，而该集成电路系包含一参考RC组件，而当该参考RC组件被用于将被校准之滤波器电路中时，其系包括相同之电阻以及电容器型态。在该滤波器电路开始之前，在位准V之一电压步阶(voltage step)系被施加至该RC组件，事先加以放电，以及，RC时间常数(time-constant)系从该步阶之反应而加以确定。第1图系显示在一电压对时间的图例中步阶反应之变量曲线v(t)。所出现之该步阶反应的位准v(t)系与一固定值v1做比较。若此固定值在时间t1时被超过，则时间测量会停止，并且已消逝的时间会被数字地加以储存，该时间测量系通常利用在精确的参考频率fr计时之二进制计数器而加以实现。

一RC组件之该步阶反应v(t)系为，V×(1-exp(-t/(RC)))，所以，其使得v1＝V×(1-exp(t1/(RC)))。

因此，RC乘积可以从V、v1、以及由可利用频率标准(frequencynormal)fr所测量之周期t1而加以确定，是以，RC＝t1/(-1n(1-(v1/V)))，该乘积RC系正比于t1，对v1＝V×(0.632)而言，R×C＝t1。

为了将整合式滤波器校准至所需的截止频率fg，在该滤波器中所有的R或所有的C系会因为该频率fg系正比于1/RC，而需要依照一因子K而加以设定为正比1/t1。

而对R或C之设定系利用可数字程序化之R或C而加以完成，其中，b为程序化位之数目，并且，该设定系在一特定范围RC_min…RC_max之内为可能。

在文件US 5,416,438中系揭示了如上述原则所表现之滤波器装置。此滤波器装置系位于一般的半导体芯片之上，且具有一时间常数(time-constant)侦测器电路以及一个由该侦测器电路所控制之主动滤波器电路。该控制器电路系由一时间常数电路所组成，包含用于产生一步阶反应信号之一电阻以及一电容器，一用于产生一参考电压之参考电压电路，一比较器，一AND门，一四位脉冲计数器，以及一用于将计数结果转变成一校准信号之编码器。该比较器系在其第一输入端被供以该步阶反应信号，以及在其第二输入端被供以所产生的参考电压，该AND门在其第一输出端被供以来自该比较器之输出信号，以及在其第二输入端被供以一参考时钟，然后，只要该AND门一接收到来自该比较器之一个输出信号，其即会接续着输出参考时钟脉冲至该脉冲计数器，然而，只要该步阶信号一超过该参考电压，来自该比较器之输出信号即会变成零，这表示，该AND门不再传递参考时钟脉冲至该计数器。因此，若该参考电压以及该构件如以第1图为参考所做之叙述而成比例时，由该计数器所计数之时钟脉冲之数目系为该时间常数电路之该RC时间常数的测量。该编码器系供给该主动滤波器电路一个可用于两不同版本之三位校准信号，以增加与用于该滤波器之电阻串联或并联连接之三个另外的电阻。

一个原则上相似的装置系在文件US 6,417,721中加以呈现，其中，系提供用于主动滤波器电路中之电容器，以使得该主动滤波器在校准信号的控制之下可具有与其并联连接之另外的电容器。另外相似的校准装置以及方法可在文件US 2001/0067220 A1、US 5,822,687、以及US 5,187,445中发现。

作为应用，该主动滤波器电路之校准能力系通常藉由可校准之电容器组件而加以提供，而该校准信号系为一b位二进制数值(b-bitbinary number)，并且系经由一b位并行总线而被施加至在该主动滤波器电路中之该可校准之电容器组件，该可校准之电容器组件系通常为二进制加权(binary-weighted)之可切换电容器串联。而在该主动滤波器电路中之该电阻组件之校准，正如用于第一个提到的文件中一样，系由于切换器所二进制加权之电阻值之毁损而显得较不惯用，并且，系由于电阻组件的量通常较多而相对而言较为复杂。

如上述已知技术之缺点系为，该参考RC组件需要具有一相对应高的RC时间常数，这代表，时间t1可以在给定的参考频率fr下，以大于b位之分辨率而进行测量，而RC之强度则必须需要一增加之芯片面积，这会增加电路之制造成本。除此之外，还需要具有乘法运算以及除法运算之一数字算术及逻辑单元，或者至少一包含已适当计算之正确数值的数值列表，以计算该因子K，而这有时在纯粹模拟芯片上是不想要的。最后，干扰以及噪声会毁损t1之测量，因为v(t)以及v1只被该比较器比较一次。

发明内容

据此，本发明之目的系在于详细说明，一种在操作期间对一主动滤波器电路提供校准、并同时减少所牵涉之成本以及改善准确度之装置以及方法。

此一目的系藉由独立权利要求之特征而加以达成，而具有优势之发展以及改良则详细说明于附属权利要求中。

本发明的一主要概念为，一振荡器系由参考构件而加以建构，以确定一校准信号，而且其系假设一具有电阻装置、电容器装置、以及放大器装置之滤波器电路系需要进行校准。据此，本发明系讨论一种用于产生用以校准该滤波器电路之一校准信号的校准单元，其中该校准单元系包含一振荡器电路，其系包含参考电阻装置、参考电容器装置、以及参考放大器装置，而该振荡器电路系在实质上由该参考电阻装置以及该参考电容器装置之RC时间常数所决定之一频率进行振荡。该校准单元亦具有用于产生该校准信号之装置，而其系以该振荡器电路之频率作为基础。

在本发明之一较佳实施例中，该振荡器电路亦包括用以产生计数脉冲之比较器装置。在此例子中，该振荡器电路系加以设计，因此，该电阻装置之一输出端系耦接至该放大器装置之一输入端以及该电容器装置之一办输入端，而该放大器装置之一输出端系耦接至该电容器装置之一输出端以及该比较器装置之一输入端，其中，该电阻装置之该输入端可具有连接至本身之两不同的不变供应电位，以及其中，该比较器装置系连接至该校准信号产生装置。

本发明具有的优点是，以测量频率取代成反比之时间常数，因而使得一演算以及逻辑单元或一列表成为多余。取而代之，在该校准信号产生装置之范围内系需要简单的计数装置，例如一二进制计数器，以用于计数该比较器装置所输出之该计数脉冲。

由于包含在该振荡器电路中之该参考RC组件并不需要取决于外部变量之大的时间常数，例如，参考时钟，因此，其允许在平衡的过程中有一相对而言较大的自由度。

本发明一更进一步之优点是，噪声以及其它干扰影响对于该比较器装置不再有关键性地效力，因为重复之周期性比较系减低没有关连性地误差。

本发明亦提供藉由在该滤波器截止频率上之该放大器装置而同时校准任何影响的选择，若适当的话。

一个具有优势且较佳之实施例系为该比较器装置具有一第一以及一第二比较器之形式，其中，该第一比较器之第一输入端系被供以第一供给电位，并且其第二输入端系被耦接至该放大器装置之该输出端，以及其中，该第二比较器之第一输入端系被供以第二供给电位，并且其第二输入端系被耦接至该放大器装置之该输出端。在这个例子中，该第一比较器之输出端亦系连接至在一正反器上一第一输入端，以及该第二比较器之输出端系连接至在该正反器上一第二输入端，以及该正反器之输出端系连接至一转换切换器之控制输入端，其中该转换切换器系具有两该供给电位输入，以及连接至该电阻装置之一输出。另外，此实施例亦提供该第一比较器之该输出端系连接至一OR门之第一输入端，并且该第二比较器之该输出端系连接至该OR门之第二输入端，以及该OR门之输出端系连接至该校准信号产生装置。对某一个范围而言，该OR门因此具有结合来自在一单一线上之该两比较器之计数脉冲、以及将它们供给至该校准信号产生装置的任务。而该校准信号产生装置则可具有一AND门、时间间隔产生装置、以及计数装置，并且，该OR门之该输出端系可被连接至在该AND门上之一第一输入端，而在该时间间隔产生装置上之一输出端系可被连接至在该AND门上之一第二输出端，以及该AND门之输出端系可被连接至该计数装置。这使得仅计数在该时间间隔产生装置所产生之一时间间隔的范围内进行增加之该计数脉冲成为可能。

该时间间隔产生装置系可藉由一个其输入端连接至该参考时钟产生装置之二进制计数器而加以提供，该二进制计数器之大小系较佳地加以选择，因此，其最重要的储存位置可提供一具有所需时间间隔的信号。

该计数装置系较佳地藉由一二进制计数器而加以提供，特别是一模数二进制计数器。一模数二进制计数器系为一准备用来计数模数(2b)的二进制计数器。此将于之后有更详尽之叙述。

在该滤波器电路中之该放大器装置以及在该校准单元中之该参考放大器装置系可分别藉由一运算放大弃儿加以提供。

本发明同样地讨论一种可校准滤波器装置，其包括一滤波器电路，其系包含电阻装置、电容器装置、以及放大器装置，其中该电阻装置及/或该电容器装置系为可校准，特别是在电路方面为可建构或可改变，以及该滤波器装置亦包括一个与本发明一致之校准装置(如前所述)，其输出端系连接置在该电阻装置及/或该电容器装置上之一输入端。

本发明亦提及一种用于产生用以校准一滤波器电路之一校准信号的方法，而该滤波器电路系具有电阻装置、电容器装置、以及放大器装置。该方法系牵涉一振荡，其系产生于包含参考电阻装置、参考电容器装置、以及参考放大器装置之一振荡器电路之中；一信号，其系代表已确定之振荡频率；以及一校准信号，其系源自其中并被供给至该滤波器电路。

在一较佳实施例中，周期性计数脉冲系产生自该振荡器电路之该振荡并且进行计数，以及该校准信号系源自在一时间间隔范围内之计数脉冲个数，在此例子中，在此法中之该时间间隔系可以藉由供给一参考时钟信号至一适当大小的二进制计数器而加以产生，因此，一具有该时间间隔周期之信号系可以在该二进制计数器中之该最重要储存位置上之一输出端被撷取出来(tapped off)。

该计数脉冲可以利用一二进制计数器而加以计数，特别是一模数二进制计数器，正如将于之后有更进一步之详尽解释一样。

附图说明

之后的内容将以附图做为参考，而对用于产生校准一滤波器电路之校准信号的一具发明性之校准单元以及其相对应之具发明性的方法的示范性实施例提供更详尽地举例说明，其中：

第1图：其系显示一RC组件之步阶反应的波形图；

第2图：其系显示包含一校准单元以及一滤波器电路之一具发明性的可校准滤波器装置之实施例的方块图；以及

第3图：其系显示于第2图所显示之该滤波器装置操作期间之各式信号的波形图。

具体实施方式

显示于第2图中之可校准滤波器装置的实施例系具有一校准单元10，以及一滤波器电路20，而该滤波器电路20系接收来自该校准单元10之一字符长度b的数字校准信号。该滤波器电路20系包含一个或多个(x)电阻器(R)21，一运算放大器22，以及一可校准电容器装置23，而该可校准电容器装置23系可以为可依照需要进行增加之并联连接的电容器之可数字激活装置的形式，举例而言，正如一开始所提到之专利说明书US-P-6,417,727中第四图所示之电容器装置。

该校准单元10可被分成一模拟部分10.1以及一数字部分10.2。该数字部分10.2系包括前面提过之校准信号产生装置。

在该模拟部分10.1中，两参考电压电源1以及2系加以提供供给电位V+以及V-，并将它们传递至一转换切换器3(MUX)之两输入端，该转换切换器3系具有仅一个输出端，并且其系可以连接至其输出端以响应在该两供给电位V+以及V-其中之一的一控制信号，该转换切换器3系被连接至一与用于该滤波器电路中之该电阻21(R)相同类型之电阻4(R)，该电阻4之输出侧系一起连接至一电容器装置以及一运算放大器6之第一输入端两者，原则上，该电容器装置5可以同样为可校准，但在操作期间被设定为一固定值，并用于产生可被供给至一特定滤波器电路之校准信号。该运算放大器之第二输入端系连接至一静止电位(quiescent potential)，该电容器装置5之输出端系连接至该运算放大器6之输出端，该运算放大器6系与用于该滤波器电路20中之该运算放大器22为相同类型。

该运算放大器6之该输出端系亦连接至一第一比较器7.1之第一(“+”)输入端，而同时该比较器7.1之第二(“-”)输入端则被供给来自该参考电压电源1之该供给电位V+。一第二比较器7.2之第二(“+”)输入端系被供给来自该参考电压电源2之该供给电位V-，而同时该第二比较器7.2之第二(“-”)输入端系被连接至该运算放大器6之输出端。

该第一比较器7.1之输出端系被供给至一R/S正反切换器(R/Sflip-flop switch)8之Set(设定)输出端，而同时该第二比较器7.2之输出端则被供给至该R/S正反切换器8之Reset(重设)输入端，该正反切换器8之输出系被以一控制信号的形式而传输至该转换切换器3。

该参考电压产生器1以及2、该转换切换器3、该电阻4、该电容器装置5、该运算放大器6、该比较器7.1以及7.2、以及该R/S正反切换器8系形成一振荡器电路。

该振荡器电路之振荡频率系藉由该电阻4以及该电容器装置5之该RC时间常数而加以决定，若该转换切换器将该电阻4连接至该第一供给电位V+时，则在该运算放大器6之输出端之电位系会以该电阻4以及该电容器装置5之该RC时间常数所决定之上升速度往供给电位V+的方向上升，而当在该运算放大器6之输出端的电位系低于该供给电位V+的同时，来自该第一比较器7.1之输出信号系等于零，然而，该运算放大器6之效力系会将其输出端之电位拉升而超过该供给电位V+，在这个时候，该第一比较器7.1系输出一输出信号并且设定该R/S正反切换器8，因此，Q输出会改变其数字切换状态并因此促使该转换切换器3转换至该供给电位V-。

接下来，系使用同样的方法，但以相反的方向，而将该运算大器6之输出拉往供给电位V-之方向，只要在此点之电位一掉下来而低于该供给电位V-，该第二比较器7.2即系输出一信号，并且此信号系用于重设该R/S正反切换器8。在此，在该R/S正反切换器8之Q输出之该数字信号状态系进行改变，并且该转换切换器3系在此被转换至该供给电位V+，因此循环从原先开始的地方再开始。

该两比较器7.1以及7.2系分别在具有周期2T之该振荡器电路中之振荡逆转点输出短脉冲，该比较器7.1以及7.2之输出端系连接至一OR门9之两输入端。在此方法中，由该比较器7.1以及7.2所传递之脉冲串系在一单一的线上进行结合，并提供具有周期T之计数脉冲的一脉冲串。

在该校准单元之该数字部分10.2中，该计数脉冲系被供给至在一AND门11上的一第一输入端，该AND门11之第二输入端系被供以一代表一时间间隔t2的一方形波信号，而在该时间间隔t2的范围内，计数脉冲之数量需要加以计数。该方形波时间间隔系利用一第一二进制计数器12而加以产生，其中该第一二进制计数器12之计数输入系被供以一参考时钟信号fr，而将被产生之时间间隔系需要具有n个参考时钟脉冲的长度，因此，t2＝n/fr，所需且已反转之时间间隔方形波信号系被提供在该二进制计数器12中最重要记忆位置(n-1)的输出端，此信号系被输入进入该AND门11(＝来自该振荡器之省电信号(powerdown signal))之第二输入端，在第3图中上方两时序图系显示该参考时钟信号fr以及该时间间隔t2。

因此，该AND门11之输出系仅提供在该时间间隔t2范围内之计数脉冲，而这些系被供给至一第二二进制计数器13之计数输入端。因此，在固定的时间间隔t2＝n/fr的期间，该振荡器系会产生m个由具有b位宽度之二进制计数器13所侦测得之周期性计数脉冲，而该b位二进制计数器13系在校准之前已先以一固定值k进行负重预载(preloaded)。该二进制计数器13可会在该校准间隔期间溢位(overflow)复数次，该计数器的数值系为m模数(modulo)(2^b)，m0模数(2^b)(对已知技术中RC乘积之一理想标称值(nominal value)而言)系为在该滤波器电路20中之校准电容器装置23之中性程序化数值(neutral programming value)，该校准电容器装置23之可能校准范围系为0至2^b-1。

第3图系显示该振荡器振荡以及根据该b位二进制计数器13之计数器之相关曲线之波形图。

除此之外，亦提供下列更进一步之定义：

该等变量b、k、m0、n系为自然数，其中m0需要进行四舍五入。

T0系为在该振荡器电路中R以及C之标称乘积(nominalproduct)，并且，原则上，系可自由地加以选择，而较具优势的是，以对应发生在该滤波器电路中之数值R以及C之大小顺序来进行选择。

RCmax系为与(该集成电路之)乘积容忍度一致之标准化(normal)RC乘积最大值，而RCmin则为标准化之最小值，其系在没有损失一般有效性的情形下，假设RCmax＝1/RCmin，这将该标称值定义为该两极限值之几何平均，正如对许多已知技术有效一样。若不使用此关系式，RCmax或RCmin需要为了校准而被展开，因此，其必须是RCmax＝1/RCmin。而m0以及n之值系以下列之fr、b、T以及标准化之RCmax为基础而加以确定：

n/fr＝T0×m0    对R以及C标称值而言

n/fr＝[m0+2^(b-1)]×T0/RCmax对R以及C标称值而言

由上述之关系式得到：

m0＝[2^(b-1)]/(RCmax-1)

n＝T0×m0×fr

用于负重预载该二进制计数器之数值k系以下列之方法加以确定：

对m＝m0之计数脉冲而言，当校准已经执行时，一个2^(b-1)-1之计数器读值系为有必要，用以将在该滤波器电路20中之该可校准电容器装置23置于一中性设定(neutral setting)中，而此设定系通常为数字之形式2^(b-1)，由于需要选择最小的k大于0，因此使得，(k+m0)modulo(2^b)＝2^(b-1)-1(为了获得最少数量之计数器溢位后之结果，最小之k系被选择为大于0)。

这系藉由下列之数据示范性实施例而有更详尽的解释：

设定b＝4位，fr＝20MHz，RCmax＝1.3，以及T＝400ns标称。

在该滤波器电路20中之该电容器装置23系可以利用与围绕在标称值附近之1/1.3…1.3成比例之一四位并行总线而加以计算。

因此使得

m0＝[2^(b-1)]/(RCmax-1)

其中，m0＝8/[1.3-1]~27(已四舍五入)

而且，也使得

n＝T0×m0×fr

这代表n＝400ns×2720MHz＝216，其对应至一校准间隔n/fr＝216/20MHz＝10.8μ。

若设定k＝12，这表示已经满足(k+m0)modulo(2^b)＝2^(b-1)-1。

因此，

(12+27)modulo 16＝39 modulo 16＝2^(4-1)-1＝7

在接下来的内容中，其系假设在已知技术中标准化之RC乘积系不同于由于延展而藉由因子1.3所得之标称值。在该振荡器中之RC乘积系因此藉由该因子1.3而被增加，并且，现在该RC振荡器在校准间隔n/fr中仅产生m/1.3个计数脉冲，一RC锯齿振荡器(sawtoothoscillator)之频率f系正比于1/(RC)。

在27/1.3~20个计数脉冲+负重预载值k＝12之后，紧接在校准后之该计数器读值系为(27/1.3+12)modulo16~32 modulo16＝0(所有的小数点后的数字被舍去至整数)。

在这个例子中，0对应至可被设定在该电容器装置上之最小值1/1.3，因此，在该滤波器中之该标准化RC乘积系为1.3/1.3＝1.0，并且，该滤波器系精确地加以计算。

在接下来的内容中，其系假设其系假设在已知技术中标准化之RC乘积系不同于由于延展而藉由因子1.3所得之标称值。在该振荡器中之RC乘积系因此藉由该因子1.3而被减少，并且，该RC振荡器在校准间隔n/fr中产生m×1.3个计数脉冲。

在27×1.3~35个计数脉冲+负重预载值k＝12之后，紧接在校准后之该计数器读值系为(27×1.3+12)modulo 16~47modulo 16＝15(所有的小数点后的数字被舍去至整数)。

在这个例子中，15对应至可被设定在该电容器装置上之最大值1.3，因此，在该滤波器中之该标准化RC乘积系为(1/1.3)×1.3＝1.0，并且，该滤波器系精确地加以计算。

四位量化误差(quantization error)系表示，该校准可在极值之间藉由±(1.3-1.0)/16而变动，此系对应一变动误差±1.9％。

本发明系不限定于在第3图中之实施例的电路执行，相反地，该校准单元10之该模拟部分10.1系可包含一个仅具有一比较器之RC锯齿振荡器，而该比较器可往复转换。另外，该RC振荡器及该比较器亦可以是完全不同之设计，亦可以使用一RC正弦振荡器来取代RC锯齿振荡器。

Claims (13)

1.一种产生用以校准一滤波器电路(20)之一校准信号的校准单元(10)，而该滤波器电路(20)系具有电阻装置(21)、电容器装置(23)以及放大器装置(22)，其中该校准单元(10)系包含：

--一振荡器电路，其系包含参考电阻装置(4)、参考电容器装置(5)、以及参考放大器装置(6)；以及

--用于产生该校准信号之装置(10.2)，其系以该振荡器电路之频率作为基础。

2.根据权利要求第1项所述之校准单元(10)，其特征在于：

--该振荡器电路亦包括比较器装置(7.1，7.2)，以产生计数脉冲；以及

--该参考电阻装置(4)之一输出端系耦接至该参考放大器装置(6)之一输入端以及该参考电容器装置(5)之一输入端，而该参考放大器装置(6)之一输出端系耦接至该参考电容器装置(5)之一输出端以及该比较器装置(7.1，7.2)之一输入端，

--其中，该参考电阻装置(4)之该输入端可具有连接至本身之两不同的不变供应电位(V+，V-)；以及

--其中，该比较器装置(7.1，7.2)系连接至该校准信号产生装置(10.2)。

3.根据权利要求第2项所述之校准单元(10)，其特征在于：

--该校准信号产生装置(10.2)系具有计数装置，以用于计数该比较器装置(7.1，7.2)所输出之该计数脉冲。

4.根据权利要求第2或第3项所述之校准单元(10)，其特征在于：

--该比较器装置(7.1，7.2)系具有一第一(7.1)以及一第二(7.2)比较器，

--其中，该第一比较器(7.1)之第一输入端系被供以第一供给电位(V+)，并且其第二输入端系被耦接至该参考放大器装置(6)之该输出端；

--其中，该第二比较器(7.2)之第一输入端系被供以第二供给电位(V-)，并且其第二输入端系被耦接至该参考放大器装置(6)之该输出端；

--其中，该第一比较器(7.1)之输出端系连接至在一正反器(8)上一第一输入端，以及该第二比较器(7.2)之输出端系连接至在该正反器(8)上一第二输入端；以及

--该正反器(8)之输出端系连接至一转换切换器(3)之控制输入端，其中该转换切换器(3)系具有两该供给电位(V+，V-)的输入，以及连接至该参考电阻装置(4)之一输出。

5.根据权利要求第4项所述之校准单元(10)，其特征在于：

--该第一比较器(7.1)之该输出端系连接至一OR门(9)之第一输入端，并且该第二比较器(7.2)之该输出端系连接至该OR门(9)之第二输入端；以及

--该OR门(9)之输出端系连接至该校准信号产生装置(10.2)。

6.根据权利要求第5项所述之校准单元(10)，其特征在于：

--该校准信号产生装置(10.2)系具有一AND门(11)、时间间隔产生装置(fr，12)、以及计数装置(13)；

--该OR门(9)之该输出端系连接至在该AND门(11)上之一第一输入端，而在该时间间隔产生装置(fr，12)上之一输出端系连接至在该AND门(11)上之一第二输出端；以及

--该AND门(11)之输出端系连接至该计数装置(13)。

7.根据权利要求第6项所述之校准单元(10)，其特征在于：

--该时间间隔产生装置(fr，12)系具有一二进制计数器(12)，而该二进制计数器(12)之输入端系连接至参考时钟产生装置(fr)。

8.根据权利要求第6或第7项所述之校准单元(10)，其特征在于：

--该计数装置(13)系藉由一二进制计数器，特别是一模数(modulo)二进制计数器，而加以提供。

9.根据权利要求第1项所述之校准单元(10)，其特征在于：

--该放大器装置(22)以及该参考放大器装置(6)系分别藉由一运算放大器而加以提供。

10.一种可校准滤波器装置，其包括：

--滤波器电路(20)，其系包含电阻装置(21)、电容器装置(23)、以及放大器装置(22)，其中该电阻装置(21)及/或该电容器装置(23)系为可校准，特别是在电路方面为可建构或可改变；以及

--根据前述申请范围其中之一所述之一校准单元(10)，其输出端系连接置在该电阻装置及/或该电容器装置上之一输入端。

11.一种产生用以校准一滤波器电路(20)之一校准信号的方法，而该滤波器电路(20)系具有电阻装置(21)、电容器装置(23)、以及放大器装置(22)，其中该方法系牵涉一振荡，其产生于包含参考电阻装置(4)、参考电容器装置(5)、以及参考放大器装置(6)之一振荡器电路之中；一信号，其系代表已确定之振荡频率；以及一校准信号，其系源自其中并被供给至该滤波器电路(20)。

12.根据权利要求第11项所述之方法，其特征在于：

--周期性之计数脉冲系产生自该振荡并进行计数，以及该校准信号系源自在一时间间隔(t2)范围内之计数脉冲个数。

13.根据权利要求第12项所述之方法，其特征在于：

--该计数脉冲系利用一二进制计数器(13)，特别是一模数二进制计数器，而加以计数。

Images