CN1499574A - 形成多晶硅层以及制作多晶硅薄膜晶体管的方法 - Google Patents

形成多晶硅层以及制作多晶硅薄膜晶体管的方法 Download PDF

Info

Publication number
CN1499574A
CN1499574A CNA031479359A CN03147935A CN1499574A CN 1499574 A CN1499574 A CN 1499574A CN A031479359 A CNA031479359 A CN A031479359A CN 03147935 A CN03147935 A CN 03147935A CN 1499574 A CN1499574 A CN 1499574A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
electrode
voltage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031479359A
Other languages
English (en)
Other versions
CN1319123C (zh
Inventor
金彬
金海烈
裵钟旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1499574A publication Critical patent/CN1499574A/zh
Application granted granted Critical
Publication of CN1319123C publication Critical patent/CN1319123C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

一种形成多晶硅层的方法，包括：在衬底上形成一个非晶硅层；在非晶硅层上沉积一种催化剂金属；沿第一方向设置接触非晶硅层的第一和第二电极；在第一温度下加热非晶硅层，并同时对第一和第二电极施加第一电压而形成初次结晶非晶硅层；沿第二方向设置接触初次结晶非晶硅层的第三和第四电极，第二方向与第一方向不同；并且在第二温度下加热初次结晶非晶硅层并同时对第三和第四电极施加第二电压而形成二次结晶非晶硅层。

Description

形成多晶硅层以及制作多晶硅薄膜晶体管的方法
本申请要求享有2002年11月4日的韩国申请P2002-67881号的权益，该申请可供本申请引为参考。
技术领域
本发明涉及到用于液晶显示(LCD)器件的多晶硅薄膜晶体管，具体涉及到形成具有均匀晶粒分布的一种多晶硅层的方法。
背景技术
按照形成多晶硅层的常规工艺，是采用等离子体化学蒸气沉积(PCVD)方法或低压化学蒸气沉积(LPCVD)方法在绝缘衬底上形成一个本征非晶硅层。当非晶硅层的厚度达到约500时，用一种结晶方法使其结晶成多晶硅层。一般的结晶方法有激光退火方法，固相结晶方法(SPC)或金属激发结晶(MIC)方法。
按照激光退火方法，对绝缘衬底上的非晶硅层施加一个激元激光束而形成多晶硅层。按照SPC方法，在高温下用足够的时间周期对非晶硅层执行热处理而形成多晶硅层。按照MIC方法，在非晶硅层上形成一个金属层。接着用金属层作为结晶种子通过热处理形成一个多晶硅层。按照MIC方法可以用一个大型玻璃衬底作为绝缘衬底，因为MIC方法中的热处理温度在600℃以下。
激光退火方法是近来比较流行的形成多晶硅层的方法。激光退火方法包括在绝缘衬底上形成一个非晶硅层，然后用激光熔化非晶硅层。随后使熔化的非晶硅层冷却形成一个多晶硅层。
SPC方法包括在能够耐受600℃(摄氏度)以上温度的石英衬底上形成一个缓冲层。缓冲层能避免石英衬底受到污染。接着，在缓冲层上沉积一个非晶硅层并在炉内用高温长时间加热而形成一个多晶硅层。然而，在高温下对非晶硅层长时间执行热处理不能获得理想的多晶硅相，因为晶粒生长方向是不规则的。这样，如果在薄膜晶体管(TFT)中使用不规则形成的多晶硅层，接触到多晶硅层的栅极绝缘层也是不规则的。栅极绝缘层的击穿电压因此会降低。进而，由于多晶硅层的晶粒度是不均匀的，TFT的载流子迁移率会降低。另外，使用能耐受高温的石英衬底会增加衬底成本。
MIC方法是用低成本的大型玻璃衬底形成多晶硅层。然而，多晶硅层的质量会因为有可能在多晶硅层上留下金属残留物而有缺陷。因而提出了一种场增强金属激发结晶方法(FE-MIC)来改进MIC方法。按照FE-MIC方法，在非晶硅层上形成金属层之后，对金属层施加一直流(DC)高电压而发热。由于金属层具有催化剂(catalyst)的作用，在MIC方法中将这种金属当作催化剂金属。
图1A到1D的示意性透视图表示按照现有技术采用场增强金属激发结晶方法的非晶硅层结晶工艺。
在图1A中，在衬底10上沉积氧化硅(SiO2)等绝缘层形成一个缓冲层12。由于缓冲层12能防止碱金属从衬底10上喷出，在衬底包括碱金属的情况下能够更有效地使用缓冲层12。在缓冲层12上沉积完非晶硅之后，通过一个脱氢步骤形成非晶硅层14。按照非晶硅的沉积条件可以省略从非晶硅层14中消除氢的脱氢步骤。
在图1B中，在非晶硅层14上沉积一种催化剂金属16例如是镍(Ni)。
在图1C中，将包括非晶硅层14的衬底10被装载到加热器18上之后，在上面设置接触到非晶硅层14两个相对端的电极20。通过电极20对非晶硅层14施加一个高电压使非晶硅层14结晶。
如图1D所示，多晶硅层24是通过图1A到1C所示的场增强金属激发结晶方法(FE-MIC)获得的。
然而，由于电极被设置在非晶硅层的相对两端，电场是沿一个方向产生的。这样，电极之间的电流就会沿这一方向流动并且是不均匀分布的。因此，多晶硅层的晶粒会沿着该方向生长，并且多晶硅层的晶粒不能均匀分布。如果用这种多晶硅层作为有源层形成薄膜晶体管，这种不均匀的晶粒分布会导致高截止电流等性能降低。
发明内容
本发明涉及到一种用于液晶显示器件的多晶硅薄膜晶体管，能够基本上消除因现有技术的局限和缺点造成的这些问题。
本发明的优点是为液晶显示器件提供了一种多晶硅薄膜晶体管，能够改善电气性能。
本发明的另一个优点是提供了一种方法，能够形成具有更加均匀的晶粒分布的多晶硅层。
以下要说明本发明的附加特征和优点，一部分可以从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的结构就能实现并达到本发明的目的和其他优点。
为了按照本发明的意图实现上述目的和其他优点，以下要具体和广泛地说明，一种形成多晶硅层的方法包括：在衬底上形成一个非晶硅层；在非晶硅层上沉积一种催化剂金属；沿第一方向设置接触到非晶硅层的第一和第二电极；在第一温度下加热非晶硅层，并同时对第一和第二电极施加第一电压而形成初次结晶非晶硅层；沿第二方向设置接触到初次结晶非晶硅层的第三和第四电极，第二方向与第一方向基本上垂直；并且在第二温度下加热初次结晶非晶硅层并同时对第三和第四电极施加第二电压而形成二次结晶非晶硅层。
按照另一方面，一种在衬底上形成多晶硅层的方法包括：在衬底上形成一个非晶硅层；在非晶硅层上沉积一种催化剂金属；设置接触到非晶硅层的第一，第二，第三和第四电极，使第一和第二电极沿着第一方向设置，而第三和第四电极沿着第二方向设置，第二方向与第一方向基本上垂直；并且在一定温度下加热非晶硅层，并且同时对第一和第二电极施加第一电压并对第三和第四电极施加第二电压。
按照再一方面，一种形成多晶硅薄膜晶体管的方法包括：在衬底上形成一个非晶硅层；在非晶硅层上沉积一种催化剂金属；沿第一方向设置接触到非晶硅层的第一和第二电极；在第一温度下加热非晶硅层，并同时对第一和第二电极施加第一电压而形成初次结晶非晶硅层；沿第二方向设置接触到初次结晶非晶硅层的第三和第四电极，第二方向与第一方向基本上垂直；在第二温度下加热初次结晶非晶硅层并同时对第三和第四电极施加第二电压而形成一个多晶硅层；对多晶硅层构图形成一个有源层；在有源层上形成栅极绝缘层；在栅极绝缘层上形成栅极电极；对有源层搀杂杂质，在有源层中形成源极和漏极区；在栅极上形成层间绝缘层，层间绝缘层具有暴露出源极区的源极接触孔和暴露出漏极区的漏极接触孔；并且在层间绝缘层上形成源极和漏极，源极通过源极接触孔连接到源极区，漏极通过漏极接触孔连接到漏极区。
按照又一方面，一种形成多晶硅薄膜晶体管的方法包括：在衬底上形成一个非晶硅层；在非晶硅层上沉积一种催化剂金属；设置接触到非晶硅层的第一，第二，第三和第四电极，使第一和第二电极沿着第一方向设置，而第三和第四电极沿着第二方向设置，第二方向与第一方向基本上垂直；在一定温度下加热非晶硅层，并且同时对第一和第二电极施加第一电压并对第三和第四电极施加第二电压，形成一个多晶硅层；对多晶硅层构图形成一个有源层；在有源层上形成栅极绝缘层；在栅极绝缘层上形成栅极；对有源层搀杂杂质，在有源层中形成源极和漏极区；在栅极上形成层间绝缘层，层间绝缘层具有暴露出源极区的源极接触孔和暴露出漏极区的漏极接触孔；并且在层间绝缘层上形成源极和漏极，源极通过源极接触孔连接到源极区，漏极通过漏极接触孔连接到漏极区。
应该意识到以上的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。
在附图中：
图1A到1D的示意性透视图表示按照现有技术采用场增强金属激发结晶方法的非晶硅层结晶工艺；
图2A到2D的示意性透视图表示按照本发明一个实施例形成非晶硅层的工艺；
图3表示按照现有技术的多晶硅薄膜晶体管的电气特性曲线；
图4表示按照本发明一个实施例的多晶硅薄膜晶体管的电气特性曲线；
图5的示意性透视图表示按照本发明另一实施例中形成非晶硅层的工艺所用的电极结构；
图6的示意性透视图表示按照本发明第三实施例中形成非晶硅层的工艺所用的电极结构；以及
图7A到7D的示意性截面图表示按照本发明一个实施例形成多晶硅薄膜晶体管的工艺。
具体实施方式
以下要具体描述在附图中表示的本发明的最佳实施例。在可能的情况下，所有附图中都使用相同的标号代表相同或相似的部分。
图2A到2D的示意性透视图表示按照本发明一个实施例形成非晶硅层的工艺。
在图2A中，在衬底100上沉积诸如氧化硅(SiO2)或氮化硅(SiNx)等绝缘层形成一个缓冲层102。由于缓冲层102能防止碱金属从衬底100中喷出，在衬底包括碱金属的情况下能够更有效地使用缓冲层12。在缓冲层102上沉积完非晶硅(a-Si-H)之后，通过一个脱氢步骤形成非晶硅层104。一般来说，非晶硅中的氢在350℃以上温度下会喷出，并且按350℃以上温度执行结晶步骤。这样，非晶硅层内的氢在结晶步骤中会喷出，会在多晶硅层中产生许多缺陷。为此可以在结晶步骤之前执行脱氢步骤，预先消除非晶硅层内的氢。按照非晶硅的沉积条件可以省略从非晶硅层104中消除氢的脱氢步骤。
在图2B中，在非晶硅层104上沉积一种催化剂金属106例如是镍(Ni)。用于结晶的催化剂金属106数量很少。催化剂金属106与非晶硅层104的硅结合消除金属硅化物(未示出)。将金属硅化物作为结晶的种子。
在图2C中，将包括非晶硅层104的衬底100被装载到加热器118上之后，沿着第一方向“D1”设置接触到非晶硅层104的第一和第二电极120a和120b。第一和第二电极120a和120b可以是棒状的，并且基本上平行并彼此分开。接着在第一温度下用加热器118加热非晶硅层104形成初次结晶的非晶硅层122(参见图2D)。第一温度可以在450℃到600℃范围内。同时通过第一和第二电极120a和120b从第一电源“V1”对非晶硅层104施加第一电压。第一电压可以低于10,000V。在一个实施例中所施加的电压在500V到2000V的范围内。这样就能沿着与第一方向“D1”基本垂直的第二方向“D2”产生第一电场“E1”，并且用第一电场“E1”促进金属硅化物沿第二方向“D2”扩散。
在图2D中，可以沿着第二方向“D2”设置接触到初次结晶的非晶硅层122的第三和第四电极120c和120d。第三和第四电极120c和120d可以是棒状的，并且基本上平行并彼此分开。接着在第二温度下用加热器118加热初次结晶的非晶硅层122形成二次结晶的非晶硅层也就是多晶硅层。第二温度可以在450℃到600℃范围内。同时通过第三和第四电极120c和120d从第二电源“V2”对初次结晶的非晶硅层122施加第二电压。第二电压可以低于10,000V。在一个实施例中所施加的第二电压在500V到2000V的范围内。这样就能沿着第一方向“D1”产生第二电场“E2”，并且用第二电场“E2”促进金属硅化物沿第一方向“D1”扩散。由于金属硅化物能够沿着第一和第二方向“D1”和“D2”扩散，多晶硅层的晶粒会沿着第一和第二方向“D1”和“D2”生长，并且被均匀分布。这样就能改善使用这种多晶硅层的薄膜晶体管的电气性能。
图3表示按照现有技术的多晶硅薄膜晶体管的电气特性曲线，而图4表示按照本发明一个实施例的多晶硅薄膜晶体管的电气特性曲线。在图3和4中，漏极电流“Id”是按照栅极电压“Vg”测量的，漏极-源极电压“VDS”被固定在-10V。
在图4中，多晶硅薄膜晶体管(TFT)的迁移率大约是49cm2/V·sec，而图3中多晶硅TFT的迁移率大约是39.1cm2/V·sec。另外，在栅极电压“Vg”为10V到0V之间时，在图4中被称为OFF电流“Ioff”的漏极电流“Id”与图3中的相比要小。因此，在结晶步骤中沿第一和第二方向依次施加电场能改善多晶硅TFT的电气特性。
图5的示意性透视图表示按照本发明另一实施例中形成非晶硅层的工艺所用的电极结构。
在图5中，在衬底200上形成一个缓冲层202，并在缓冲层202上形成一个非晶硅层204。在非晶硅层204上沉积一种催化剂金属206，并且将包括非晶硅层204的衬底200装载到加热器218上。可以沿着第一方向“D1”设置接触到非晶硅层204的第一和第二电极210a和210b，并且沿着不同于第一方向“D1”的第二方向“D2”设置接触到非晶硅层204的第三和第四电极210c和210d。按照本发明的另一实施例，第二方向也是与第一方向基本上垂直。第一，第二，第三和第四电极210a，210b，210c和210d彼此分开。例如，第二电极210b的一端与第四电极210d的一端相距的距离“L”在5cm到7cm范围之内。随着第二电极210b接近第四电极210d，第二电极210b与第四电极210d之间的电场强度会比第一和第二电极210a和210b之间以及第三和第四电极210c和210d之间的电场强度占优势。这样会降低结晶效率。进而可以将第一和第二电极210a和210b连接到第一电源“V1”，而第四电极120c和120d连接到第二电源“V2”，以便为结晶提供独立选择的电压。
图6的示意性透视图表示按照本发明第三实施例中形成非晶硅层的工艺所用的电极结构。
在图6中，可以将第一，第二，第三和第四电极210a，210b，210c和210d连接到一个电源“V”。第一和第四电极和210d可以相互组合，而第二和第三电极210b和210c可以相互组合。
图7A到7D的示意性截面图表示按照本发明一个实施例形成多晶硅薄膜晶体管的工艺。
在图7A中，在衬底300上形成缓冲层302，并且在缓冲层302上形成通过本发明的结晶工艺获得的多晶硅层(未示出)。通过对多晶硅层构图可以形成具有岛状形状的有源层314。在有源层314上通过沉积一种氮化硅(SiNx)和氧化硅(SiO2)形成一个栅极绝缘层316。有源层314包括沟道区314a，以及源极和漏极区314b和314c。沟道区314a构成薄膜晶体管(TFT)的载流子的沟道，而源极和漏极区314b和314c可以作为TFT的源极和漏极的电阻接触层。
在图7B中，在栅极绝缘层316上对应着沟道区314a沉积一种导电金属例如是铝(Al)和Al合金而形成栅极318。接着用N型或P型杂质对源极和漏极区314b和314c进行搀杂。用栅极318作为搀杂掩模使沟道区314a不被搀杂。如果用离子注入方法对源极和漏极区314b和314c进行搀杂，包括其顶面在内的源极和漏极区314b和314c可能严重受损，并且搀杂的杂质不能充分扩散到源极和漏极区314b和314c内。因此需要按特定的温度进行加热的后续活化处理来固化源极和漏极区314b和314c，并且使搀杂的杂质充分扩散到源极和漏极区314b和314c内。在搀杂步骤之前，可以用栅极318作为蚀刻掩模对栅极绝缘层316进行蚀刻。
在图7C中，可以通过沉积一种氮化硅(SiNx)和氧化硅(SiO2)在栅极318及源极和漏极区314b和314c上形成一个层间绝缘层320。接着对层间绝缘层320构图形成源极和漏极接触孔322和324。源极和漏极接触孔分别暴露出源极和漏极区314b和314c。
在图7D中，可以在层间绝缘层320上沉积包括铜(Cu)，钨(W)，钼(Mo)，铬(Cr)，钽(Ta)和铊(Ti)的一组导电金属中的一种并且构图而形成源极和漏极326和328。源极326可以通过源极接触孔322连接到源极区314b，而漏极328可以通过漏极接触孔324连接到漏极区314c。
通过图2A到图6的双向FE-MIC方法获得的多晶硅层具有均匀的晶粒分布。因此，如果多晶硅TFT采用通过图2A到图6的双向FE-MIC方法获得的多晶硅层，多晶硅TFT的载流子迁移率和OFF电流都能得到改善。
尽管本发明的描述中是采用两对电极建立两个不同的电场使非晶硅层结晶，也可以用附加的电极对在其它方向上产生电场进一步促进非晶硅层的结晶。
本领域的技术人员能够看出，无需脱离本发明的原理或范围还能对按照本发明制作多晶硅层的方法进行各种各样的修改和变更。因此，本发明应该覆盖属于本发明权利要求书及其等效物范围内的修改和变更。

Claims (36)

1.一种在衬底上由非晶硅层形成多晶硅层的方法，包括：
在非晶硅层上沉积一种催化剂金属；
沿第一方向设置接触非晶硅层的第一和第二电极；
在第一温度下加热非晶硅层，并同时对第一和第二电极施加第一电压而形成初次结晶非晶硅层；
沿第二方向设置接触初次结晶非晶硅层的第三和第四电极，第二方向与第一方向不同；并且
在第二温度下加热初次结晶非晶硅层，并同时对第三和第四电极施加第二电压而形成二次结晶非晶硅层。
2.按照权利要求1的方法，其特征在于，第一和第二温度各自在450℃到600℃范围之内。
3.按照权利要求1的方法，其特征在于，第一方向基本上垂直于第二方向。
4.按照权利要求1的方法，其特征在于，在第一，第二，第三和第四电极之间有一个间隙。
5.按照权利要求1的方法，其特征在于，第一和第二电压低于10,000V。
6.按照权利要求1的方法，其特征在于，第一和第二电压在500V到2000V范围之内。
7.按照权利要求1的方法，其特征在于，第一电压的值与第二电压相同。
8.一种在衬底上的非晶硅层上形成多晶硅层的方法，其特征在于，包括：
在非晶硅层上沉积一种催化剂金属；
设置接触非晶硅层的第一，第二，第三和第四电极，使第一和第二电极沿着第一方向设置，而第三和第四电极沿着第二方向设置，第二方向与第一方向不同；并且
在一温度下加热非晶硅层，并且同时对第一和第二电极施加第一电压并对第三和第四电极施加第二电压。
9.按照权利要求8的方法，其特征在于，第一方向基本上垂直于第二方向。
10.按照权利要求8的方法，其特征在于，在第一，第二，第三和第四电极之间有一个间隙。
11.按照权利要求8的方法，其特征在于，第一和第二电压低于10,000V。
12.按照权利要求8的方法，其特征在于，第一和第二电压在500V到2000V范围之内。
13.按照权利要求8的方法，其特征在于，由连接到第一和第二电极的第一电源提供第一电压，由连接到第三和第四电极的第二电源提供第二电压。
14.按照权利要求8的方法，其特征在于，第一电压的值与第二电压的值相同。
15.按照权利要求14的方法，其特征在于，由连接到第一，第二，第三和第四电极的一个电源提供第一和第二电压。
16.按照权利要求8的方法，其特征在于，所述的温度在450℃到600℃范围之内。
17.一种形成多晶硅薄膜晶体管的方法，其特征在于，包括：
在衬底上形成一个非晶硅层；
在非晶硅层上沉积一种催化剂金属；
沿第一方向设置接触非晶硅层的第一和第二电极；
在第一温度下加热非晶硅层，并同时对第一和第二电极施加第一电压而形成初次结晶非晶硅层；
沿第二方向设置接触初次结晶非晶硅层的第三和第四电极，第二方向与第一方向不同；
在第二温度下加热初次结晶非晶硅层，并同时对第三和第四电极施加第二电压而形成一个多晶硅层；
对多晶硅层构图形成一个有源层；
在有源层上形成栅极绝缘层；
在栅极绝缘层上形成栅极；
对有源层搀杂杂质以在有源层中形成源极和漏极区；
在栅极上形成层间绝缘层，层间绝缘层具有暴露出源极区的源极接触孔和暴露出漏极区的漏极接触孔；并且
在层间绝缘层上形成源极和漏极，源极通过源极接触孔连接到源极区，漏极通过漏极接触孔连接到漏极区。
18.按照权利要求17的方法，其特征在于，进一步包括在衬底与非晶硅层之间形成一个缓冲层。
19.按照权利要求17的方法，其特征在于，缓冲层包括氮化硅和氧化硅之一。
20.按照权利要求17的方法，其特征在于，第一和第二温度各自在450℃到600℃范围之内。
21.按照权利要求17的方法，其特征在于，第一方向基本上垂直于第二方向。
22.按照权利要求17的方法，其特征在于，在第一，第二，第三和第四电极之间有一个间隙。
23.按照权利要求17的方法，其特征在于，第一和第二电压低于10,000V。
24.按照权利要求17的方法，其特征在于，第一和第二电压在500V到2000V范围之内。
25.按照权利要求17的方法，其特征在于，第一电压的值与第二电压的值相同。
26.一种形成多晶硅薄膜晶体管的方法，其特征在于，包括：
在衬底上形成一个非晶硅层；
在非晶硅层上沉积一种催化剂金属；
设置接触非晶硅层的第一，第二，第三和第四电极，使第一和第二电极沿着第一方向设置，而第三和第四电极沿着第二方向设置，第二方向与第一方向不同；
在一温度下加热非晶硅层，并且同时对第一和第二电极施加第一电压并对第三和第四电极施加第二电压，形成一个多晶硅层；
对多晶硅层构图形成一个有源层；
在有源层上形成栅极绝缘层；
在栅极绝缘层上形成栅极；
对有源层搀杂杂质以在有源层中形成源极和漏极区；
在栅极上形成层间绝缘层，层间绝缘层具有暴露出源极区的源极接触孔和暴露出漏极区的漏极接触孔；并且
在层间绝缘层上形成源极和漏极，源极通过源极接触孔连接到源极区，漏极通过漏极接触孔连接到漏极区。
27.按照权利要求26的方法，其特征在于，进一步包括在衬底与非晶硅层之间形成一个缓冲层。
28.按照权利要求26的方法，其特征在于，缓冲层包括氮化硅和氧化硅之一。
29.按照权利要求26的方法，其特征在于，由连接到第一和第二电极的第一电源提供第一电压，由连接到第三和第四电极的第二电源提供第二电压。
30.按照权利要求26的方法，其特征在于，第一电压的值与第二电压的值相同。
31.按照权利要求30的方法，其特征在于，由连接到第一，第二，第三和第四电极的一个电源提供第一和第二电压。
32.按照权利要求26的方法，其特征在于，所述的温度在450℃到600℃范围之内。
33.按照权利要求26的方法，其特征在于，第一方向基本上垂直于第二方向。
34.按照权利要求26的方法，其特征在于，在第一，第二，第三和第四电极之间有一个间隙。
35.按照权利要求26的方法，其特征在于，第一和第二电压低于10,000V。
36.按照权利要求26的方法，其特征在于，第一和第二电压在500V到2000V范围之内。
CNB031479359A 2002-11-04 2003-06-27 形成多晶硅层以及制作多晶硅薄膜晶体管的方法 Expired - Fee Related CN1319123C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0067881 2002-11-04
KR1020020067881A KR100930362B1 (ko) 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR1020020067881 2002-11-04

Publications (2)

Publication Number Publication Date
CN1499574A true CN1499574A (zh) 2004-05-26
CN1319123C CN1319123C (zh) 2007-05-30

Family

ID=32822498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031479359A Expired - Fee Related CN1319123C (zh) 2002-11-04 2003-06-27 形成多晶硅层以及制作多晶硅薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US6849525B2 (zh)
JP (1) JP4026009B2 (zh)
KR (1) KR100930362B1 (zh)
CN (1) CN1319123C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101209841B (zh) * 2006-12-27 2011-07-06 泰拉半导体株式会社 多晶硅的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107453A1 (en) * 2003-05-27 2004-12-09 Jae-Sang Ro Method for annealing silicon thin films and polycrystalline silicon thin films prepared therefrom
KR100623693B1 (ko) * 2004-08-25 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
WO2007145873A2 (en) * 2006-06-05 2007-12-21 Cohen Philip I Growth of low dislocation density group-iii nitrides and related thin-film structures
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
KR101043788B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
TW201104025A (en) * 2009-04-21 2011-02-01 Ensiltech Corp Apparatus and method for manufacturing poly-Si thin film
KR101031882B1 (ko) * 2009-05-08 2011-05-02 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101084232B1 (ko) * 2009-12-15 2011-11-16 삼성모바일디스플레이주식회사 박막 트랜지스터 제조 장치
CN202405261U (zh) * 2011-08-23 2012-08-29 广东中显科技有限公司 一种掩膜金属诱导晶化的多晶硅薄膜
JP5995698B2 (ja) * 2012-12-06 2016-09-21 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
US6309951B1 (en) * 1998-06-10 2001-10-30 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
KR20020035909A (ko) * 2000-11-07 2002-05-16 한민구 다결정 실리콘 박막 트랜지스터의 제조방법
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101209841B (zh) * 2006-12-27 2011-07-06 泰拉半导体株式会社 多晶硅的制造方法

Also Published As

Publication number Publication date
JP4026009B2 (ja) 2007-12-26
JP2004158850A (ja) 2004-06-03
KR100930362B1 (ko) 2009-12-08
CN1319123C (zh) 2007-05-30
KR20040039730A (ko) 2004-05-12
US6849525B2 (en) 2005-02-01
US20040203218A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
US6835608B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
CN1136612C (zh) 半导体电路及半导体器件
CN1311563C (zh) 薄膜晶体管及其制造方法
US4797108A (en) Method of manufacturing amorphous silicon field effect transistors
EP0473988A1 (en) Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US20080087960A1 (en) Low Temperature Process for TFT Fabrication
US8377265B2 (en) Method of forming inorganic insulating layer and method of fabricating array substrate for display device using the same
CN1319123C (zh) 形成多晶硅层以及制作多晶硅薄膜晶体管的方法
US7115448B2 (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
CN1126374A (zh) 半导体器件及其制造方法
CN1452250A (zh) 多晶硅薄膜晶体管及其制造方法
CN1388564A (zh) 利用掩膜使非晶硅结晶的方法
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JP2000501569A (ja) 窒化クロムを含む電極を含む電子的デバイス及びこのデバイスの製造方法
US6326226B1 (en) Method of crystallizing an amorphous film
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
KR20030005909A (ko) 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
CN100337316C (zh) 薄膜晶体管及其制造方法
CN1307697C (zh) 薄膜晶体管及薄膜晶体管的制造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JPH09139502A (ja) 半導体装置およびその製造方法
KR100447893B1 (ko) 박막 트랜지스터 제조방법
JP2523536B2 (ja) 薄膜トランジスタの製造方法
KR20030056247A (ko) 폴리실리콘 박막트랜지스터의 제조방법
KR20050027466A (ko) 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee