CN1476076A - 防止金属挤出的方法 - Google Patents

防止金属挤出的方法 Download PDF

Info

Publication number
CN1476076A
CN1476076A CNA031331351A CN03133135A CN1476076A CN 1476076 A CN1476076 A CN 1476076A CN A031331351 A CNA031331351 A CN A031331351A CN 03133135 A CN03133135 A CN 03133135A CN 1476076 A CN1476076 A CN 1476076A
Authority
CN
China
Prior art keywords
layer
metal
metal layer
via hole
reflective coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031331351A
Other languages
English (en)
Inventor
谢延武
李世隆
吴泯儒
魏文山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1476076A publication Critical patent/CN1476076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

本发明揭示一种防止在半导体结构中发生金属挤出的方法。根据本发明的设计，可以藉由在形成一共形的黏着层于一介层洞之前对一第一金属层进行一加热制程，从而防止第一金属层在后续的制程中因为热效应而发生金属挤出的现象。因此，本发明的设计可以有效的防止在半导体结构中发生金属挤出的现象，并可有效的防止半导体结构的阻抗值因为金属挤出的现象而提升。

Description

防止金属挤出的方法
(1)技术领域
本发明有关一种防止金属挤出的方法，特别是有关一种防止在半导体结构中发生金属挤出的方法。
(2)背景技术
在半导体结构中，金属接触窗(metal contact)扮演了一个相当重要的角色。金属接触窗可以藉由金属层来连接半导体装置。就习知该项技术的人员的观点而言，金属接触窗至少可藉由下列的方式来形成。第一种是″穿过ARC″(through ARC)的方式。上述″穿过ARC″的方式是表示藉由穿过抗反射涂布层(anti-reflectingcoating；ARC)的方式来形成金属介层(metal via)于金属层上。如图1所示，一抗反射涂布层110位于一第一金属层100上。一介电层(dielectric layer)120覆盖于第一金属层100与抗反射涂布层110上。在进行一蚀刻制程之后，形成一穿过介电层120与抗反射涂布层110的介层洞130，并暴露出部分的第一金属层100。接着，形成一黏着层(glue layer)140于介层洞130中，并在介层洞130中填入一第二金属层150。
图2是另一种常用来形成金属接触窗于半导体结构中的方法，″终止于ARC上″(stop on ARC)。相较于上文中所述的方法，在图2的方法中，用来形成介层洞130的蚀刻制程将会停止于抗反射涂布层110上，且上述蚀刻制程所形成的介层洞130将不会暴露出第一金属层100。
然而，在上述的两种方法中均存在着相当多的问题。在″穿过ARC″的方法中，在形成上述黏着层与第二金属层的过程中，第一金属层100将会因为热效应(thermal effect)而挤出，并发生许多不必要的反应。在以铝(aluminum)为第一金属层100且钨(tungsten)为第二金属层150的范例中，第一金属层100将会被挤出黏着层140之外。另外，当以WF4来进行化学气相沉积制程(chemical vapordeposition；CVD)以形成第二金属层150的时候，在被挤出的铝与WF4之间将会发生如下列第一式的副反应(side-reaction)，而上述副反应中的产物160将会提升上述半导体结构的阻抗值(resistance)。
…(第一式)
另一方面，在上述的″终止于ARC上″的方法中，上述第一式的副反应将不会发生。但是，使用″终止于ARC上″的方法来形成的半导体结构的平均阻抗值却会高于使用″穿过ARC″的方法来形成的半导体结构的平均阻抗值。一般而言，″穿过ARC″的方法的使用会比使用″终止于ARC上″的方法更广泛。因此，如何发展出一种在使用″穿过ARC″的方法时不会造成金属挤出的方法实是一项重要的研究课题。
(3)发明内容
鉴于上述的发明背景中，现有技术在形成金属接触窗方面所产生的诸多缺点，本发明的目的是提供一种防止在形成金属接触窗的过程中发生金属挤出的方法，以藉由防止金属挤出来有效的防止半导体结构的阻抗值上升的现象。
根据本发明一方面提供一种防止金属挤出的方法，包含以下步骤：提供一第一金属层；形成一介电层于该第一金属层上；蚀刻该介电层以形成一介层洞于该第一金属层上；进行一加热制程；及沉积一共形的黏着层于该介层洞中。
根据本发明另一方面提供一种防止在半导体结构中发生金属挤出的方法，包含以下步骤：提供一第一金属层，该第一金属层具有一抗反射涂布层位于该第一金属层之上；形成一介电层于该抗反射涂布层之上；蚀刻该介电层与该抗反射涂布层以形成一介层洞，其中该介层洞暴露出部分的该第一金属层；进行一加热制程；形成一共形的黏着层于该介层洞内；及以一第二金属层填满该介层洞。
根据本发明又一方面提供一种防止在半导体结构中发生金属挤出的方法，包含以下步骤：提供一铝金属层于一底材上；形成一抗反射涂布层于该铝金属层上；形成一介电层于该底材与该抗反射涂布层上；蚀刻该介电层与该抗反射涂布层以形成一介层洞，其中该介层洞暴露出部分的该铝金属层；进行一加热制程；沉积一共形的黏着层于该介层洞之中；及以一钨金属层填满该介层洞。
根据本发明的设计，藉由在形成黏着层之前先进行一加热的制程，可以有效的杜绝在半导体结构中发生金属挤出的现象。因此，根据本发明的设计可以提供一种藉由防止在形成金属接触窗的过程中发生金属挤出，来有效的防止半导体结构的阻抗值提高的方法。
(4)附图说明
图1是一现有技术中使用″穿过ARC″的方法来形成的半导体结构示意图；
图2是一现有技术中使用″终止于ARC上″的方法来形成的半导体结构示意图；
图3是一根据本发明的防止在半导体结构中发生金属挤出的方法的流程图；及
图4A至图4C是根据本发明的防止在半导体结构中发生金属挤出的方法的示意图。
(5)具体实施方式
本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行，且本发明的范围不受其限定，其以之后的权利要求所限定的专利范围为准。
另外，在本说明书中，各元件的不同部分并没有依照尺寸绘图。某些尺寸与其他相关尺寸相比已经被夸张，以提供更清楚的描述和本发明的理解。
本发明的一较佳实施例是一种防止金属挤出的方法。首先，形成一第一金属层于一底材上，并形成一抗反射涂布层于第一金属层上。接着，形成一介电层覆盖于底材与抗反射涂布层之上。然后，进行一蚀刻制程，以形成一穿过介电层与抗反射涂布层的介层洞，并且藉由介层洞暴露出部分的第一金属层。接下来，进行一加热制程以挤出第一金属层。所述加热制程的温度是大于/等于接下来的制程中所使用的温度。在加热制程之后，形成一共形的(conformal)黏着层于介层洞之中。最后，再于介层洞中填入一第二金属层。由于在形成上述的黏着层与第二金属层之前已经先进行了加热制程，所以，第一金属层将不会在后续的制程中因为热效应而发生金属挤出的现象。
本发明的另一较佳实施例是一防止在半导体结构中发生金属挤出的方法。图3是一根据本实施例的方法的流程图。首先，如步骤310所示，提供一具有一抗反射涂布层于其上的第一金属层于一底材上。第一金属层可以包含铝(aluminum；Al)，或是其他的导电金属。抗反射涂布层可以包含一Ti层与一TiN层。接着，如步骤320所述，形成一介电层覆盖于底材与抗反射涂布层之上。介电层可以包含SiO2，或低介电常数材质(low-K dielectricmaterial)，或是其他的介电材质。
然后，蚀刻介电层与抗反射涂布层，如步骤330所示，以形成一穿过介电层与抗反射涂布层的介层洞。在形成介层洞之后，介层洞可暴露出部分的上述第一金属层。随后，进行一加热制程，如步骤340所述。为了防止第一金属层在后续的制程中因为热效应而发生金属挤出的现象，在步骤340中的加热制程所使用的温度是等于/或大于形成第一金属层时所需的温度。在根据本实施例的一范例中，步骤340所使用的温度最好是等于/或大于后续制程中所使用的最高温度。
在加热制程之后，形成一共形的黏着层于介层洞之中(步骤350)。黏着层可以包含一Ti层与一TiN层。最后，如步骤360所述，以一第二金属层填入介层洞。藉由一常见的技术，例如化学机械研磨法(chemical mechanicalpolishing；CMP)来移除不需要的第二金属层。第二金属层可以是钨(tungsten；W)，或是其他的导电金属。
根据本发明的另一较佳实施例是一防止在半导体结构中发生金属挤出的方法。参照图4A，形成一第一金属层410于一半导体底材上，并形成一抗反射涂布层420于第一金属层410上。形成一介电层430覆盖于底材400与抗反射涂布层420之上。其中，第一金属层410可以包含铝，或是其他的导电材质。抗反射涂布层可以包含一Ti层与一TiN层，其中Ti层的厚度约为50～250埃(angstrom)，且TiN层的厚度约为200～400埃。介电层430包含SiO2，或低介电常数材质，或是其他的介电材质。
然后，参照图4B，蚀刻介电层430与抗反射涂布层420以形成一穿过介电层430与抗反射涂布层420的介层洞440。介层洞440可暴露出部分的第一金属层410。在形成介层洞440之后，随即进行本实施例最重要的一步骤。为了防止第一金属层410在后续的制程中发生金属挤出的现象，第一金属层410必须先经历一加热的制程。接着，在介层洞440中形成一共形的黏着层450，如图4B所示。黏着层450可以包含一Ti层与一TiN层。
在形成黏着层450之前所进行的加热制程的温度是一相当重要的指标。加热制程的温度最好是等于/或大于形成第一金属层410时所使用的温度。在另一较佳范例中，加热制程的温度可以是等于/或大于在形成介层洞440之后的后续制程所使用的温度。举例来说，如果后续制程中的最高温度为形成黏着层450时所使用的温度：700~800℃，那么，加热制程所使用的温度最好是设定在700~800℃，甚至更高的温度。
参照图4C，在形成黏着层450之后，以一第二金属层460填满介电洞440。至于多余的第二金属层460可以藉由一现有技术的技术，例如化学机械研磨法(CMP)，来移除。第二金属层460可以包含钨(W)，或是其他的导电材质。第二金属层460可以藉由化学气相沉积法(CVD)，或是其他的技术来形成。
根据本实施例的设计，由于在形成黏着层之前已先针对第一金属层进行加热制程，所以，第一金属层在后续的制程中将不会因为热效应而发生金属挤出的现象。因此，在现有技术中可能发生于被挤出的第一金属层与第二金属层所使用的材质之间的副反应将不会发生在根据本发明的半导体结构中。更好的是，根据本实施力的设计可以有效的防止半导体结构的阻抗层因为金属挤出的现象而升高。
综合上述，本发明提供了一种防止在半导体结构中发生金属挤出的方法。根据本发明的设计，可以在形成一共形的黏着层于一介层洞内之前对一第一金属层进行一加热制程。介层洞可以暴露出部分的第一金属层。由于加热制程的温度是等于/或大于后续制程中的最高温度，所以，第一金属层在后续的制程中将不会因为热效应而发生金属挤出。此外，根据本发明的方法可以防止第一金属层与第二金属层的形成材质发生不必要的副反应。因此，本发明可以有效的防止半导体结构的阻抗值因为金属挤出而升高。
以上所述仅为本发明的较佳实施例，此实施例仅是用来说明而非用以限定本发明的申请专利范围。在不脱离本发明的实质内容的范畴内仍可予以变化而加以实施，此等变化应仍属本发明的范围。因此，本发明的范畴是由以下的权利要求界定。

Claims (21)

1.一种防止金属挤出的方法，其特征在于包含以下步骤：
提供一第一金属层；
形成一介电层于该第一金属层上；
蚀刻该介电层以形成一介层洞于该第一金属层上；
进行一加热制程；及
沉积一共形的黏着层于该介层洞中。
2.如权利要求1所述的防止金属挤出的方法，其特征在于，在该形成该介电层的步骤之前，还包含形成一抗反射涂布层于该第一金属层上的步骤。
3.如权利要求2所述的防止金属挤出的方法，其特征在于，所述的介层洞是穿过该介电层与该抗反射涂布层。
4.如权利要求1所述的防止金属挤出的方法，其特征在于，所述的加热制程的温度是高于形成该第一金属层的温度。
5.如权利要求1所述的防止金属挤出的方法，其特征在于，所述的加热制程的温度是等于在该蚀刻该介电层的步骤之后的多个制程中的最高温度。
6.如权利要求1所述的防止金属挤出的方法，其特征在于，所述的加热制程的温度是高于在该蚀刻该介电层的步骤之后的多个制程中的最高温度。
7.如权利要求1所述的防止金属挤出的方法，其特征在于，还包含一以一第二金属层填入该介层洞的步骤。
8.一种防止在半导体结构中发生金属挤出的方法，其特征在于，包含以下步骤：
提供一第一金属层，该第一金属层具有一抗反射涂布层位于该第一金属层之上；
形成一介电层于该抗反射涂布层之上；
蚀刻该介电层与该抗反射涂布层以形成一介层洞，其中该介层洞暴露出部分的该第一金属层；
进行一加热制程；
形成一共形的黏着层于该介层洞内；及
以一第二金属层填满该介层洞。
9.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度高于形成该第一金属层的步骤中所使用的温度。
10.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度等于在该蚀刻该介电层与该抗反射涂布层的步骤之后的多个制程中的最高温度。
11.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度高于形成该第一金属层的步骤中所使用的温度。
12.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的第一金属层包含铝。
13.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，该抗反射涂布层包含一Ti层。
14.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，该抗反射涂布层包含一TiN层。
15.如权利要求8所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的第二金属层包含钨。
16.一种防止在半导体结构中发生金属挤出的方法，其特征在于，包含以下步骤：
提供一铝金属层于一底材上；
形成一抗反射涂布层于该铝金属层上；
形成一介电层于该底材与该抗反射涂布层上；
蚀刻该介电层与该抗反射涂布层以形成一介层洞，其中该介层洞暴露出部分的该铝金属层；
进行一加热制程；
沉积一共形的黏着层于该介层洞之中；及
以一钨金属层填满该介层洞。
17.如权利要求16所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度高于该第一金属层的形成温度。
18.如权利要求16所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度等于在该蚀刻该介电层与该抗反射涂布层的步骤之后的多个制程中的最高温度。
19.如权利要求16所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的加热制程是执行于一温度高于在该蚀刻该介电层与该抗反射涂布层的步骤之后的多个制程中的最高温度。
20.如权利要求16所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的抗反射涂布层包含一Ti层。
21.如权利要求16所述的防止在半导体结构中发生金属挤出的方法，其特征在于，所述的抗反射涂布层包含一TiN层。
CNA031331351A 2002-08-08 2003-07-24 防止金属挤出的方法 Pending CN1476076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/214,145 2002-08-08
US10/214,145 US20040058531A1 (en) 2002-08-08 2002-08-08 Method for preventing metal extrusion in a semiconductor structure.

Publications (1)

Publication Number Publication Date
CN1476076A true CN1476076A (zh) 2004-02-18

Family

ID=31494618

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031331351A Pending CN1476076A (zh) 2002-08-08 2003-07-24 防止金属挤出的方法

Country Status (2)

Country Link
US (1) US20040058531A1 (zh)
CN (1) CN1476076A (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550794B2 (en) * 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
TW570896B (en) * 2003-05-26 2004-01-11 Prime View Int Co Ltd A method for fabricating an interference display cell
US7221495B2 (en) * 2003-06-24 2007-05-22 Idc Llc Thin film precursor stack for MEMS manufacturing
TWI231865B (en) * 2003-08-26 2005-05-01 Prime View Int Co Ltd An interference display cell and fabrication method thereof
TWI232333B (en) * 2003-09-03 2005-05-11 Prime View Int Co Ltd Display unit using interferometric modulation and manufacturing method thereof
US7161730B2 (en) * 2004-09-27 2007-01-09 Idc, Llc System and method for providing thermal compensation for an interferometric modulator display
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
US20060067650A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of making a reflective display device using thin film transistor production techniques
US7136213B2 (en) * 2004-09-27 2006-11-14 Idc, Llc Interferometric modulators having charge persistence
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
US7349136B2 (en) * 2004-09-27 2008-03-25 Idc, Llc Method and device for a display having transparent components integrated therein
US7369296B2 (en) * 2004-09-27 2008-05-06 Idc, Llc Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7417783B2 (en) * 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
US7420728B2 (en) * 2004-09-27 2008-09-02 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US20060065366A1 (en) * 2004-09-27 2006-03-30 Cummings William J Portable etch chamber
US7327510B2 (en) * 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7373026B2 (en) * 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
US7553684B2 (en) * 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
TW200628877A (en) * 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7382515B2 (en) * 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US20070228156A1 (en) * 2006-03-28 2007-10-04 Household Corporation Interoperability facilitator
US7643203B2 (en) * 2006-04-10 2010-01-05 Qualcomm Mems Technologies, Inc. Interferometric optical display system with broadband characteristics
US7417784B2 (en) * 2006-04-19 2008-08-26 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing a porous surface
US7711239B2 (en) * 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7369292B2 (en) * 2006-05-03 2008-05-06 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US7321457B2 (en) * 2006-06-01 2008-01-22 Qualcomm Incorporated Process and structure for fabrication of MEMS device having isolated edge posts
US7566664B2 (en) * 2006-08-02 2009-07-28 Qualcomm Mems Technologies, Inc. Selective etching of MEMS using gaseous halides and reactive co-etchants
US7733552B2 (en) * 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7570415B2 (en) * 2007-08-07 2009-08-04 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US9087839B2 (en) * 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines
US20220199464A1 (en) * 2020-12-21 2022-06-23 Infineon Technologies Ag Semiconductor device protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040058531A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
CN1476076A (zh) 防止金属挤出的方法
CN100424867C (zh) 集成电路的内连线结构
CN1134049C (zh) 增强无机介质与铜的粘附性的等离子体处理
EP0735586B1 (en) Semi-conductor structures
JP4023701B2 (ja) 集積回路における銅層間の低抵抗配線の形成方法および低抵抗金属配線
US6333260B1 (en) Semiconductor device having improved metal line structure and manufacturing method therefor
CN1139111C (zh) 半导体器件及其制造方法
CN101740529A (zh) 散热材料、电子器件以及电子器件的制造方法
CN1599949A (zh) 具有改良阻挡层接着力的互连结构
CN1098844A (zh) 改进散热性能的电子电路组件
CN1708846A (zh) 用于在具有帽盖层的半导体互连结构上沉积金属层的方法
EP0587400A2 (en) Manufacture of interconnections in semiconductor devices
US6443743B1 (en) Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion
JPH0778784A (ja) オーミック電極及びその形成方法
EP0718884B1 (en) Multilevel interconnection of semiconductor device and forming method thereof
JP2004031911A (ja) 金属突き出しのないビアを形成する方法
US6133628A (en) Metal layer interconnects with improved performance characteristics
US20010050439A1 (en) Surface modified interconnects
CN1183581C (zh) 氮化钛层的制造方法
CN1945824A (zh) 具有改良金属布线的半导体器件
CN1617323A (zh) 用于形成半导体器件中的金属布线的方法
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
CN1388573A (zh) 半导体金属内连线的制造方法
CN1270360C (zh) 可减少金属蚀刻残留物的形成导电结构层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication