CN1474452A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1474452A
CN1474452A CNA031425933A CN03142593A CN1474452A CN 1474452 A CN1474452 A CN 1474452A CN A031425933 A CNA031425933 A CN A031425933A CN 03142593 A CN03142593 A CN 03142593A CN 1474452 A CN1474452 A CN 1474452A
Authority
CN
China
Prior art keywords
wiring
mentioned
layer
semiconductor device
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031425933A
Other languages
English (en)
Inventor
平野博茂
行
本多利行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1474452A publication Critical patent/CN1474452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

本发明是在强电介质存储器件中，可以缓和构成强电介质电容器110a1～110a3，110b1～110b3的下部电极111a，111b及该下部电极的热应力对在其上边形成的强电介质层113的影响，并以此来抑制连接到上述下部电极上的其它的布线106a1、106a2等因该下部电极的热应力而产生断线或者下部电极加在上述强电介质层上的热应力而引起的强电介质电容器的特性离散或特性变动。其方案是把上述下部电极111a和111b做成为如下的构造：在多个部位进行弯曲使得其平面形状变成为锯齿状，而且，分割成多个布线部分111a1、111a2和111b1、111b2。

Description

半导体器件
本申请是申请日为1997年4月18日的中国专利申请97190579.7的分案申请。
技术领域
本发明涉及半导体器件，特别是涉及用来抑制由在其构成构件的内部产生的热应力所引起的性能劣化或可靠性降低的构成。
背景技术
以往，作为半导体器件，有的具有多层布线，在这样的半导体器件中，下层布线和上层布线通过已形成于层间绝缘膜上的接触孔而进行电连。
图13是用来说明这样的半导体器件中的布线构造的说明图，图13(a)是平面图，图13(b)是其XIII b-XIII b线剖面图。在图中，250是已在硅衬底5上边形成的布线构造。该布线构造250具有沿第1方向D1延伸的、以与第1方向D1垂直的第2方向为布线宽度方向的下层布线(第1布线)1和沿该第1方向延伸的、已电连到该下层布线1上的上层布线(第2布线)2a、2b。
即，在该硅衬底5上边介以基底绝缘膜6已形成了下层布线1，该下层布线1已用层间绝缘膜7覆盖起来。在层间绝缘膜7上边形成有上层布线(第2布线)2a、2b，该上层布线2a的顶端2a1通过已在该层间绝缘膜7上形成的接触孔7a连接到上述下层布线1的顶端1a上，该上层布线2b的顶端2b1通过在该层间绝缘膜7上形成的接触孔7b连接到了上述下层布线1的另一顶端1b上。
在这里，作为上层布线2a、2b的构成材料，用了比较便宜的铝等的低熔点金属材料，此外，作为上述下层布线1的构成材料使用了白金或钨等的高熔点金属，因为在该下层布线形成之后，通常要进行种种的高温处理。
然而，作为具有上述那样的多层布线构造的现有的半导体器件，已开发出了从例如已搭载有放大电路、振荡电路和电源电路等的规模比较小的集成电路，到作为微处理器或存储器件的大规模的集成电路的各种器件。特别是近些年来，作为非易失性存储器件的一种，人们提出了一种备有作为构成存储器单元的电容器的强电介质电容器的强电介质存储器件。
上述强电介质电容器由相向的一对电极和由被夹在该两电极之间的强电介质材料构成的电介质层构成，对于上述两电极间的外加电压与强电介质材料的极化率之间的对应关系具有滞后特性。即，强电介质电容器的构成为：即使在电场(外加电压)为零的时候，在强电介质层内也会剩下与外加电压的滞后现象相对应的极性的剩余极化，在上述强电介质存储器件中，采用用强电介质电容器的剩余极化来表示存储数据的办法，实现了存储数据的非易失性。
图14和图15是用来说明现有的强电介质存储器件的说明图。图14的平面图示出了该强电介质存储器件的存储单元阵列。图15(a)是该图14中的XVa-XVa线部分的剖面图。图15(b)是图14中的XVb-XVb线部分的剖面图，图15(c)是图14中的XVc-XVc线部分的剖面图。
在图中，200是构成强电介质存储器件的存储单元阵列，在其硅衬底201上边，沿第1方向D1排列有多个晶体管区域220a，该硅衬底201的晶体管区域200a以外的部分上已形成了器件隔离绝缘膜202。
此外，在沿着第1方向D1的一列晶体管区域220a的两侧，介以第1层间绝缘膜203在器件隔离膜202上边作为单元板(Cellplate)电极形成有下部电极(第1电极)211。该下部电极211由白金、铱、钨、钛等的高熔点金属材料构成，具有沿上述第1方向延伸的带状平面形状。在该下部电极的表面上已形成了强电介质层213。
此外，在下部电极211表面的强电介质层213上边，与上述各晶体管区域220a对应地形成了由白金，铱，钨，钛等的高熔点金属材料构成的上部电极(第2电极)212。即，在上述强电介质层213上边，沿上述第1方向D1配置有多个上部电极212。各上部电极212的平面形状已变成为以上述第1方向D1为长边的长方形形状，此外，由图14可知，该各上部电极212的面积已变得比下部电极211的面积小。在这里，强电介质电容器210，由上述下部电极211、上部电极212以及位于它们之间的强电介质层213构成，上述强电介质层213的表面和上述下部电极211的表面已被第2层间绝缘膜204覆盖。
此外，在这里，为了减小该强电介质电容器210的特性离散，即为了减小强电介质层的极化率的离散，且为了减小特性变动，即减小极化率的随时间性变化，考虑在下部电极211内所产生的热应力等，来设定上述相邻的上部电极212间的距离或上部电极212在下部电极211上所占的面积。
此外，在把上述晶体管220a夹在中间相向的一对下部电极211之间，把一对字线(第2布线)223a、223b配置为跨于排成为一列的多个晶体管区域220a上边。在该各晶体管区域220a中的该字线223a、223b的两侧，已形成了构成存储单元的存储器晶体管220的源扩散区域222和漏扩散区域221。位于上述字线223a和223b的各晶体管区域220a上边的部分，已构成了上述存储器晶体管220的栅极电极，介以栅绝缘膜202a位于衬底表面上边。上述扩散区域221、222和字线223a、223b的表面已被上述第1和第2层间绝缘膜203和204覆盖。此外，在图14中，这些层间绝缘膜已被略去。
上述各晶体管区域202a中的位于一对字线223a和223b之间的源扩散区域222，通过已在上述第1、第2层间绝缘膜203、204上形成的接触孔205b，连接到沿与上述第1方向D1垂直的第2方向延伸的位线233b上。此外，位于上述各晶体管区域220a中的相向的字线223a、223b的外侧的漏扩散区域221，已被用连接布线233a连接到上述上部电极212上。即，上述连接布线233a的一个顶端介以在上述第2绝缘膜204上形成的接触孔204a连接到上述上部电极212上，上述连接布线233a的另一顶端侧通过在上述第1、第2绝缘膜203、204上形成的接触孔205a连接到漏扩散区域221上。
另外，上述下部电极211的两个顶端211a和211b，通过在上述各层间绝缘膜203、204上形成的接触孔208a、208b，连接到上层布线206a、206b上。还有，在上述下部电极211的表面形成的强电介质层213，在下部电极211的、与上述上层布线206a、206b相连的部分上已被除去。
在这里，上述上部电极211和强电介质层213是在上述层间绝缘膜203上边依次形成钛或白金等的金属材料、和强电介质材料的膜，然后使该膜形成图形而构成的。上述上部电极212则是在上述强电介质层213上边形成钛或白金等的金属材料的膜，然后使该膜形成图形而构成的。此外，上述位线233b和连接布线233a，以及上层布线206a和206b是使已在上述层间绝缘膜204上边形成的铝等的金属膜图形化而构成的。上述字线223a、223b，则是使在栅绝缘膜202a和器件隔离绝缘膜202上形成的多晶硅膜图形化而构成的。
上述第1层间绝缘膜203由NSG(氧化硅系)或BPSG(硼磷掺杂氧化硅)等的绝缘材料构成，第2层间绝缘膜204，由例如PSG(掺磷氧化硅)构成。
此外，作为构成上述强电介质电容器的强电介质层213的强电介质材料，大家知道有KNO3、PbLa2O3-ZrO2-TiO2和PbTiO3-PbZrO3等。此外，在PCT国际公开第WO93/12542号公报中，公布了适合于强电介质存储器件的、与PbTiO3-PbZrO3相比疲劳极端之小的强电介质材料。
即使在这样的强电介质存储器件中，在存储单元阵列以外的外围电路部分中也采用了示于图13(a)，(b)的布线构造250。但是，在用与上述的那种存储单元阵列200的下部电极211相同的构成材料，比如白金等构成该布线构造250的下层布线1的情况下，若从简化加工工艺的观点来看，则如图13(c)所示，在下层布线1的表面的、与上层布线2a、2b之间的连接部分以外的区域上，维持剩下将成为强电介质电容器的电介质层的强电介质材料3不变是有利的。
其次，简单地对动作进行说明。
在这样构成的强电介质存储器件中，当选择例如字线223a，接着驱动下部电极211之一(例如，图14所示的最上边的下部电极)使其电压电平变成为与逻辑电压“H”对应的电平时，已在该下部电极上边形成的强电介质电容器210的数据将通过连接布线233a和晶体管220，对各位线进行读出。而与已读出到各位线233b上的存储数据被读出放大器(没有画出来)放大后输往到强电介质存储器件的外部。之后，使上述下部电极211的电压电平变成为逻辑电压“L”对应的电平，使上述字线223a变成为非被选状态结束读出。
然而，如图13的现有的半导体器件所示，若在多层构造中的下层布线1是用白金等的热膨胀系数大的导电性材料构成的话，由于用高温处理工艺形成的下层布线1在常温下进行收缩，故结果将变成为对已连接到它上边的上层布线2a、2b加上大的拉力。特别是在上述下层布线1的平面形状为细长形状的情况下，加在与上述上层布线2a、2b之间连接部分上的下层布线1的热应力将变得非常大，存在着在该下层布线1与上层布线2a，2b之间的连接部分处将会产生断线，或者上层布线2a、2b断线的危险。就存在着象这样地在上述下层布线1上所产生的热应力将变成在得到半导体器件中的高可靠性方面的障碍的问题。
此外，即使应用了示于图14和图15的现有的强电介质电容器的强电介质器件中，由于本身为单元板电极的下部电极211是带状平面形状，所以加在与上述上层布线206a、206b之间的连接部分上的下部电极211的热应力将变得非常大，存在着在该下层布线211与上层布线206a，206b之间的连接部分处将会产生断线，或者上层布线206a、206b断线的危险。此外，在强电介质存储器件中，除因上述那样的断线而引起的可靠性降低的问题之外，还存在着下述问题：上述下部电极211的热应力对其上边的强电介质层213也有影响，起因于这种影响有时会产生强电介质电容器的特性的离散和特性的劣化，从而将招致强电介质存储器件的性能或可靠性降低。
发明内容
本发明就是为解决上述那样的问题而发明出来的，其目的是得到一种可以缓和在布线或电极内发生的应力的影响，并因而可以抑制已配置在布线或电极中的断线或该电极上边的强电介质电容器的特性的不均一或特性劣化的半导体器件。
为达到上述目的，第1方面的发明的半导体器件具备：沿第1方向伸展且具有以与该第1方向垂直的第2方向为布线宽度方向的内部已产生了应力的第1布线；与该第1布线电连接，受该第1布线应力的影响的第2布线，且把上述第2布线的与上述第1布线相连的顶端弯曲成与对上述第1方向成规定角度的方向平行。
第2方面的发明的半导体器件，是在第1方面所述的半导体器件中，把上述第2布线的与上述第1布线相连的顶端弯曲成与对上述第1方向垂直的第2方向平行。
第3方面的发明的半导体器件具备：沿第1方向伸展且具有以与该第1方向垂直的第2方向为布线宽度方向的内部已产生了应力的第1布线；与该第1布线的顶端电连接，受该第1布线的应力的影响的第2布线，且把上述第2布线的与上述第1布线相连的顶端配置为沿着上述第1布线且朝向该第1方向的内侧延伸。
第4方面的发明的半导体器件具备：内部已产生了应力的第1布线；与该第1布线电连接，受该第1布线的应力的影响的第2布线，并具有在其一部分上已形成了弯曲部分的构造。
第5方面的发明的半导体器件，是在第4方面所述的半导体器件中，把上述第1布线的除已与上述第2布线相连的顶端之外的本体，使之成为锯齿状的平面形状那样地做成为在多个部位弯曲的构造。
第6方面的发明的半导体器件，是在第5方面所述的半导体器件中，仅用与除和上述第1方向垂直的方向之外的方向平行的斜布线部分，或者仅用该斜布线部分和与上述第1方向平行的布线部分构成。
第7方面的发明的半导体器件具备：沿第1方向伸展且具有以与该第1方向垂直的第2方向为布线宽度方向的内部已产生了应力的第1布线；与该第1布线电连接，受该第1布线的应力的影响的第2布线，并把上述第1布线做成为将其全体分割成多个布线部分的构造，使上述第1布线的各个布线部分进行电连接，使之形成从该第1布线的一端一侧到另一端一侧的规定的电流路径。
第8方面的发明的半导体器件具备：沿第1方向伸展且具有以与该第1方向垂直的第2方向为布线宽度方向的内部已产生了应力的第1布线；与该第1布线电连接，受该第1布线的应力的影响的第2布线，做成为：具有把除已与上述第2布线连接的顶端之外的本体的一部分切掉形成了上述第1布线的、与另一部分比，布线宽度狭窄的窄布线宽度部分的构造。
第9方面的发明的半导体器件，是在第8方面所述的半导体器件中，把上述狭窄布线宽度部分形成为在其布线路径上的规定位置上，从其两侧把上述第1布线本体切一切口。
第10方面的发明的半导体器件，是在第9方面所述的半导体器件中，使上述狭窄布线部分的侧边和与上述第1方向垂直的方向之外的方向平行。
第11方面的发明的半导体器件，是在第8方面所述的半导体器件中，把上述第1布线本体做成为下述构造：分别具有至少一个把该本体从其一方的侧边一侧切除一部分而形成的第1狭窄部分和把该本体从其另一方的侧边一侧切除一部分而形成的第2狭窄部分。
第12方面的发明的半导体器件，是在第11方面所述的半导体器件中，把上述第1、第2狭窄布线部分的布线宽度做成为：比上述第1布线的本体中的该狭窄布线部分以外的部分的布线宽度的1/2还小，并用该第1、第2狭窄部分的切口截断沿着该第1布线的中心线的电流路径。
第13方面的发明的半导体器件，是在第11方面所述的半导体器件中，使上述第1、第2狭窄布线部分中的切口所处的一侧的侧边，与除和上述第1方向垂直的方向以外的方向平行。
第14方面的发明的半导体器件，具备：沿第1方向伸展且具有以与该第1方向垂直的第2方向为布线宽度方向的内部已产生了应力的第1布线；与该第1布线电连接，受该第1布线的应力的影响的第2布线，并把上述第1布线做成为具有如下构造：在除已与上述第2布线连接的顶端之外的本体上形成的贯通开口。
第15方面的发明的半导体器件，是在第14方面所述的半导体器件中，把上述贯通开口的平面形状做成为在上述第1方向上的尺寸比与该第1方向垂直的第2方向上的尺寸短的长方形形状。
第16方面的发明的半导体器件，是在第1～15的任一方面的半导体器件中，用白金，铱，钛，或钨构成上述第1布线，并在该第1布线的表面上已形成由强电介质构成的绝缘层。
第17方面的发明的半导体器件，是一种具有多个由晶体管和强电介质电容器构成的存储单元的存储器件，该强电介质电容器由内部已产生了应力的第1电极，位于与第1电极相向处的第2电极，和位于该第1、第2电极之间的强电介质层构成，并使上述第1电极具有在其一部分上已形成了弯曲部分的构造。
第18方面的发明的半导体器件，是一种具有多个由晶体管和强电介质电容器构成的存储单元的存储器件，该强电介质电容器由沿第1方向上延伸的、内部已产生了应力的第1电极，位于与第1电极相向处的第2电极，和位于该第1、第2电极之间的强电介质层构成，且把该第1电极构成为将其全体分割成多个电极部分，使各个电极部分都进行电连接，以形成从该第1电极的一端一侧到另一端一侧的规定的路径。
第19方面的发明的半导体器件，是在第17方面所述的半导体器件中，把上述第1电极的除去两顶端之外的本体，做成为在多个部位弯曲使之成为锯齿状的平面形状的构造。
第20方面的发明的半导体器件，是在第19方面所述的半导体器件中，具备：分别由多个存储单元构成的第1、第2存储单元群；与上述第1、第2存储单元群对应的第1、第2位线群；由设置为与上述第1、第2存储单元群对应，用于开关控制构成对应的存储单元群的存储单元的晶体管的多个字线构成的第1、第2字线群；连接到和上述第1、第2位线群中的各个位线上，读出该位线上的存储数据的读出放大器，并构成为：把构成上述各存储单元的强电介质电容器的第1电极连接到用来把规定的驱动电压加到该电极上的单元板线上，把构成上述第1存储单元群的存储单元的强电介质电容器的第2电极，通过上述第1存储单元群的晶体管，连接到上述第1位线群的对应的位线上，把构成上述第2存储单元群的存储单元的强电介质电容器的第2电极，通过上述第2存储单元群的晶体管，连接到上述第2位线群的对应的位线上，同时选择上述第1字线群的一条字线和上述第2字线群的一条字线，把互补数据读出到上述两位线群的对应的位线上。
附图说明
图1(a)的平面图示出了本发明的实施例1的半导体器件的布线构造，图1(b)是其剖面图。
图2(a)的平面图示出了本发明的实施例2的半导体器件的布线构造，图2(b)是其剖面图。
图3的平面图示出了本发明的实施例3的半导体器件的布线构造。
图4的平面图示出了本发明的实施例4的半导体器件的布线构造。
图5(a)的平面图示出了本发明的实施例5的半导体器件的布线构造。图5(b)的平面图示出的是本发明的实施例5的变形例的半导体器件的布线构造。
图6的平面图示出了本发明的实施例6的半导体器件的布线构造。
图7(a)的平面图示出了本发明的实施例7的半导体器件的布线构造。图7(b)的平面图示出的是本发明的实施例7的变形例的半导体器件的布线构造。
图8(a)的平面图示出了本发明的实施例8的半导体器件的布线构造。图8(b)的平面图示出的是本发明的实施例8的变形例1的半导体器件的布线构造。图8(c)的平面图示出的是本发明的实施例8的变形例2的半导体器件的布线构造。
图9(a)的平面图示出了本发明的实施例9的半导体器件的布线构造。图9(b)的平面图示出的是本发明的实施例9的变形例的半导体器件的布线构造。
图10的平面图示出的是本发明的实施例10的强电介质存储器件的存储单元阵列。
图11(a)示出了图10中的XIa-XIa线的剖面图部分；图11(b)示出了图10中的XIb-XIb线的剖面图部分；图11(c)示出了图10中的XIc-XIc线的剖面图部分。
图12(a)是用来说明本发明的实施例10的强电介质存储器件动作的图，图12(b)是用来说明本发明的实施例10的变形例的强电介质存储器件动作的图。
图13(a)的平面图示出了现有的半导体器件的布线构造。图13(b)的平面图示出的是其剖面图。
图14是现有的强电介质存储器件器件的存储单元阵列的平面图。
图15(a)是图14的XVa-XVa线部分的剖面图；图15(b)是图14的XVb-XVb线部分的剖面图；图15(c)是图14的XVc-XVc线部分的剖面图。
具体实施方式
实施例1
图1是用于说明本发明的实施例1的半导体器件的图，图1(a)的平面图示出了本发明的实施例1的半导体器件的布线构造，图1(b)是其Ib-Ib线剖面图。
在图中，10是半导体器件的布线构造。该布线构造10具有沿第1方向伸展且以与该第1方向垂直的第2方向为布线宽度方向的，内部已产生了拉伸应力(热应力)的下层布线(第1布线)11，和与该下层布线11电连接，受该下层布线11的热应力的影响的上层布线(第2布线)12a、12b。
其中，上述下层布线11是使在硅衬底5上边介以基底绝缘膜6形成的白金层图形化后构成的，上层布线12a、12b，则把介以层间绝缘膜7在该白金层上边形成的铝层刻制成图形后构成。此外，上层布线12a、12b的构造是：使其顶端12a1、12b1相对于该顶端以外的本体12a2、12b2已垂直地弯曲。该本体12a2、12b2位于与沿上述第1方向D1延伸的下层布线11平行，而上述已弯曲的顶端12a1、12b1则位于与和上述第1方向D1垂直的第2方向D2平行。
上述上层布线12a的顶端12a1位于上述下层布线11的一个顶端11a上边，并通过已形成在上述层间绝缘膜7上的接触孔7a与该下层布线11的一个顶端11a相连。此外，上述上层布线12b的顶端12b1位于上述下层布线11的另一顶端11b上边，并通过已形成于上述层间绝缘膜7上的接触孔7b与该下层布线11的另一顶端11b相连。还有，在图1(a)中，基底绝缘膜6和层间绝缘膜7皆已略去。
在这样构成的实施例1中，由于已把上述上层布线12a、12b的与下层布线11相连的顶端12a1、12b1弯曲成使得对于该下层布线11所延伸的第1方向D1垂直的第2方向D2变成为平行，所以，借助于在上述下层布线11上发生的上述第1方向D1的拉伸应力使上述第2布线的顶端12a1、12b1变形使该应力变得缓和。因此，可以抑制因上述热应力引起的下层布线11和上层布线12a、12b之间的连接部分或上层布线12a、12b的一部分产生断线，可以提高半导体器件的可靠性。
此外，在上述实施例1中，作为下层布线11，虽然示出的是把在衬底表面的绝缘膜上边形成的白金层制成图形后构成的，但在下层布线11的一部分构成强电介质电容器等的下部电极的情况下，下层布线11也可以是使在衬底表面的绝缘膜上边顺次形成的白金层和强电介质制成图形后构成。即，也可使下层布线11做成为在构成它的白金层的表面上除去与上层布线12a、12b之间的连接部分之外形成了强电介质层的构造。
还有，在本实施例1中，作为半导体器件的多层布线构造，虽然示出的是示于图1的布线构造10，但本实施例1的半导体器件，除该布线构造10外，也可以是具有示于图12的现有的布线构造250的构造。例如，即使在本实施例1的半导体器件中，在下层布线的长度短等波及到连接该下层布线的其它布线上的下层布线的热应力的影响小的部分中，作为多层布线构造也可以用现有的布线构造250。
实施例2
图2是用于说明本发明的实施例2的半导体器件的图，图2(a)的平面图示出了本发明的实施例2的半导体器件的布线构造，图2(b)是其IIb-IIb线剖面图。
在图中，20是本实施例2的半导体器件的布线构造。该布线构造20，与上述实施例1一样，具备沿第1方向D1伸展且以与该第1方向垂直的第2方向为布线宽度方向的，内部已产生了拉伸应力(热应力)的下层布线(第1布线)11，和与该下层布线11电连接，受该下层布线11的热应力的影响的上层布线(第2布线)22a、22b。
其中，上述上层布线22a、22b，则是使介以层间绝缘膜7在构成该下层布线11的白金层上边形成的铝层制成图形后构成的。此外，上述上层布线22a的构造是：使其顶端22a1相对于该顶端以外的本体22a2已垂直地弯曲。该本体22a2位于与沿上述第1方向D1垂直的第2方向D2平行，而上述已弯曲的顶端22a1则位于与和上述第1方向D1平行，且向着该下层布线11的内侧延伸。该顶端22a1位于上述下层布线11的一个顶端11a上边，并通过已在上述层间绝缘膜7上形成的接触孔7a与该下层布线11的一个顶端11a相连。
上述上层122b已变成为使其顶端22b1相对于该顶端以外的本体22b2已弯回去的构造，该本体22b2位于与上述第1方向D1平行。此外，上述已弯回去的顶端22b1由上述与第1方向D1平行的顶端部分22b11和垂直于第1方向D1的第2方向D2平行的部分22b12构成。上述部分22b11位于上述下层布线11的另一顶端11b上边，并通过已在上述层间绝缘膜7上形成的接触孔7b与该下层布线11的的另一顶端11b相连。还有，在图2(a)中，基底绝缘膜6和层间绝缘膜7已略去。
在这样构成的实施例2中，把上述上层布线22a、22b的与下层布线11相连的顶端22a1配置为使其顶端部分22b11沿该下层布线11向着下层布线的内侧延伸，所以，结果就变成为连到上述上层布线22a的顶端22a1上的本体部分22a2以及连到上层布线22b的顶端部分22b11上的部分22b12对于上述下层布线11所延伸出来的第1方向D1变成为规定的角度。因此，上述上层布线22a的本体22a2和上层布线22b的一部分22b12，借助于在上述下层布线11上发生的上述第1方向D1的拉伸应力发生变形使该应力变得缓和。结果是，可以抑制因上述应力而引起的下层布线11和上层布线22a、22b之间的连接部分等产生断线，可以提高半导体器件的可靠性。
还有，在本实施例2中，虽然作为半导体器件的多层布线构造，示出的是图2所示的布线构造20，但本实施例2的半导体器件，除该布线构造20外，也可以是具有示于图1的布线构造10和示于图12的现有的布线构造250之中的所希望的构造的布线构造。
此外，在上述实施例1、2中，虽然用连到它上边的上层布线使在下层布线11中发生的热应力得到缓和，但也可以使在下层布线中发生的热应力在该布线内部进行缓和。以下，作为实施例3对这样的构成的布线构造进行说明。
实施例3
图3是用来说明本发明的实施例3的半导体器件的平面图，并示出了该半导体器件的布线构造。
在图中，30是本实施例3的半导体器件的布线构造。其剖面构造和现有的半导体器件的布线构造250中的布线构造一样。该布线构造30，具有内部已产生了拉伸应力(热应力)的下层布线(第1布线)31，和与该下层布线31电连接，受该下层布线31的热应力的影响的上层布线(第2布线)2a、2b。
其中，上述下层布线31是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，其一个顶端31a通过已形成于层间绝缘膜上的接触孔7a连接到上述上层布线2a的顶端2a1上，其另一顶端31b则通过已形成于层间绝缘膜上的接触孔7b连接到上述上层布线2b的顶端2b1上。
上述下层布线31在上述两个接触孔7a、7b间的中间部位上有两个弯曲部分32a、32b。即，上述下层布线31由从其一个顶端31a沿上述第1方向D1延伸到布线中央部分的第1横边部分31c，从其另一顶端31b沿上述第1方向D1延伸到布线中央部分、与上述第1横边部分31c平行的第2横边部分31d，位于该下层布线的中央，与上述两横边部分31c、31d相连且和与上述第1方向D1垂直的第2方向平行的纵边部分31e构成。该纵边部分31e与上述第1横边部分31c之间的连接部分和该纵边31e和与上述第2横边部分31d之间的连接部分分别已变成上述弯曲部分32a、32b。除此之外的构成与现有的布线构造250相同。
在这样构成的本发明的实施例3中，由于已产生了拉伸应力的下层布线31已变成为在其中央具有2个弯曲部分32a、32b的构造，所以结果变成为该弯曲部分将因发生在该下层布线31的长边方向D1上的拉伸应力而变形。因此，该拉伸应力得以缓和，可以抑制因上述应力使下层布线31与上层布线2a、2b之间的连接部分或上层布线的一部分等发生断线的现象，可以提高半导体器件的可靠性。
此外，在本实施例3中，作为半导体器件的多层布线构造，虽然示出的是示于图3的布线构造30，但本实施例3的半导体器件，除该布线构造30外，也可以是示于图1的布线构造10，示于图2的布线构造20以及示于图12的现有的布线构造250的构造中的所希望的构造。
实施例4
图4是用来说明本发明的实施例4的半导体器件的平面图，示出的是该半导体器件的布线构造。
该实施例4的布线构造做成为使得借助于该下层布线的弯曲部分使在下层布线(第1布线)的内部产生的拉伸应力缓和，而且，取决于将被加上上述拉伸应力(热应力)的上层布线(第2布线)的引出方向，还将缓和波及到该上层布线中的上述应力的影响，可以说从原理上说是把上述实施例1的布线构造10与实施例2的布线构造20组合了起来。
以下，用图4简单地进行说明。图中，40是本实施例4的半导体器件中的布线构造，与图1、图3相同的标号表示与上述实施例1、3中的部分是相同的部分。
该布线构造40，具有内部已产生了拉伸应力(热应力)的下层布线(第1布线)41，和与该下层布线41电连接，受该下层布线41的热应力的影响的上层布线(第2布线)12a、12b。其中，上述下层布线41，是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，上述上层布线12a、12b是把介以绝缘膜在硅衬底5上边形成的铝层制成图形而构成的。此外，上述上层布线12a已成为使其顶端12a1相对于除该顶端外的本体12a2垂直地进行了弯曲的构造。
上述上层布线12a的顶端12a1位于上述下层布线41的一个顶端41a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线41a的顶端41a上，而上述上层布线2b的顶端2b1则位于上述下层布线41的另一顶端41b上，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线41的顶端41b上。
上述下层布线41在上述两接触孔7b的近旁部位上有一个弯曲部分42a。即，上述下层布线41具有从其一端41a沿上述第1方向D1一直延伸到另一端41b的近旁的横边部分41c和从上述另一端41b沿与上述第1方向D1垂直的第2方向D2延伸且与上述横边部分41c相连的纵边部分41d。该纵边部分41d和上述横边部分41c之间的连接部分变成了上述弯曲部分42a。
在上述这样的构成的实施例4中，加在上述上层布线12a上的拉伸应力，因该布线12a的弯曲部分12a1的变形而被缓和，而加在上述上层布线2b上的拉伸应力则因下层布线41的弯曲部分42a的变形而得以缓和。这样一来，与上述各实施例一样，可以抑制因在上述下层布线41上所产生的拉伸应力而引起的上层布线12a、12b与下层布线41之间的连接部分或该上层布线的一部分等发生断线，可以提高半导体器件中的可靠性。
在实施例4中，作为下层布线虽然示出的是具有一个弯曲部分，但下层布线也可以是在2个部位上有弯曲部分。
在上述实施例4中，虽然示出的是把实施例1中的上层布线的构造和实施例3中的下层布线的构造进行组合后的构造，但是，也可以把实施例1中的下层布线构造与实施例2中的布线构造组合起来实现缓和下层布线的应力的布线构造。
在本实施例4中，作为半导体器件的多层布线构造，虽然示出的是图4的布线构造40，但本实施例4的半导体器件，除该布线构造40外，也可以是示于图1的布线构造10，示于图2的布线构造20，示于图3的布线构造30，以及示于图12的现有的布线构造250的构造中所希望的构造。
实施例5
图5是用来说明本发明的实施例5的半导体器件的平面图，示出的是该半导体器件中的布线构造。
示于本图5的布线构造，是发展了实施例3的布线构造30的布线构造，把上述下层布线31做成为在其6个部位上有弯曲部分的构造，因此，更有效地缓和在下层布线上所产生的拉伸应力。在这种构成的下层布线中，在已把上述第1方向D1上的接触孔7a、7b间的距离做成为恒定的情况下，与上述各实施例中的下层布线比布线长度将变长。
以下，用图5简单地进行说明。图中，50是本实施例5的半导体器件中的布线构造，其剖面构造与现有的半导体器件的布线构造250中的剖面构造相同。
该布线构造50具备在内部已产生了拉伸应力(热应力)的下层布线(第1布线)51，和与该下层布线51电连接，受该下层布线51的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线51的一个顶端51a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到上述下层布线51的顶端51a上，而上述上层布线2b的顶端2b1则位于上述下层布线51的另一顶端51b上，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线51的顶端51b上。
其中，上述下层布线51是把介以绝缘膜在硅衬底上边形成的白金层制成图形后构成的，在上述两接触孔7a、7b间的部位具有6个弯曲部分52a～52f。即，上述下层布线51的除去两端51a、51b之外的本体51c，由与第1方向D1平行的第1～第4横边部分51c11～51c14及和与第1方向D1垂直的第2方向D2平行的第1～第3纵边部分51c21～51c23构成，变成为使上述各纵边部分与横边部分交互联结的构造。相邻的纵边部分和横边部分之间的连接部分则分别变成上述弯曲部分52a～52f，结果，上述下层布线51作为全体来说其平面形状变成为锯齿形状。
此外，该下层布线51的上述两接触孔7a、7b间的长度L51与锯齿形状的摆幅W51之间的比率(L51/W51)做成为2。从实验结果已经证实，在满足L51/W51≤10的条件下，应力缓和的效果将变得显著。
在这样构成的实施例5中，由于在下层布线51上，与实施例3的下层布线31比已形成了更多的弯曲部分52a～52f，所以结果将变成为下层布线中的横方向的拉伸应力因上述6个弯曲部分的变形而被缓和，与上述实施例3比，该应力缓和可以进行得更充分。
还有，使上述实施例5中的锯齿状的下层布线的构造与实施例1或实施例2中的上层布线构造进行组合也是可能的，在这种情况下，可以更有效地抑制因上层布线中的拉伸应力引起的断线等的发生。
下层布线51的本体51c的锯齿形状，并不限于(如图5(a)所示)横边部分与第1方向，纵边部分与第2方向平行的形状。
图5(b)示出了本实施例5的变形例的布线构造，在该变形例的布线构造中，代替上述实施例5的下层布线51的纵边部分51c21～51c23，在第1和第2方向间的方向上，下层布线具有平行的多条斜边部分。
在图5(b)中，55是实施例5的变形例的半导体器件的布线构造，与图5(a)相同的标号表示与上述实施例5中的部分相同的部分。
该布线构造55具有沿第1方向D1伸展的内部已产生了拉伸应力(热应力)的下层布线(第1布线)56，和与该下层布线56电连接，受该下层布线56的热应力影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线56的一端56a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到上述下层布线56的顶端56a上，而上述上层布线2b的顶端2b1则位于上述下层布线56的另一端56b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线56的端部56b上。
其中，上述下层布线56是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，在上述两接触孔7a、7b间的部位上有8个弯曲部分57a～57h。即，上述下层布线56的本体56c由与第1方向D1平行的第1～第5横边部分56c11～56c15，与对于第1方向D1约成+45°的方向平行的第2、第3纵边部分56c22、56c23，与对于第1方向D1约成-45°的方向平行的第1、第4纵边部分56c21、56c24构成，变成为上述各横边部分与斜边部分交互联结的构造。相邻的纵边部分和横边部分之间的连接部分则分别变成上述弯曲部分57a～57h，结果，上述下层布线56作为全体来说其平面形状变成为锯齿形状。
在这样构成的实施例5的变形例中，由于已把具有锯齿状的平面形状的下层布线56构成为使平行于第1方向D1的横边部分和对于第1方向D1成45°角的斜边部分交互地排列，所以可以减小具有锯齿状的平面形状的下层布线56的、与上述第1方向D1垂直的第2方向上的尺寸，且与上述实施例5的相应面积比，该下层布线56在基板上所占的面积得以减小。
另外，在本实施例5中，作为半导体器件的多层布线构造，虽然示出的是图5(a)的布线构造50和作为其变形例的布线构造55(参看图5(b))，但是，本实施例5及其变形例的半导体器件，除上述布线构造50和55之外，也可以是示于上述各实施例1～4中的布线构造10、20、30、40，以及示于图12中的现有的构造250中的具有所要的构造的布线构造。此外，作为本实施例5的变形例也可以考虑具有上述布线构造50和55两者的布线构造。
实施例6
图6是用来说明本发明的实施例6的半导体器件的平面图，示出的是该半导体器件中的布线构造。
图6所示的布线构造，是一种把下层布线分割成多个布线部分并把每一布线部分彼此间用另外的布线进行连接的布线构造，是使在上述下层布线中所发生的拉伸应力分散缓和的布线构造。其中，基本上下层布线的长度及其拉伸应力处于一种比例关系，必须在其应力可以容许的范围内决定下层布线的分割后的长度。
以下，用图6简单地进行说明。图中，60是本实施例6的半导体器件中的布线构造，其剖面构造与现有的半导体器件的布线构造250中的构造相同。
该布线构造60具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)61，和与该下层布线61电连接，受该下层布线61的热应力的影响的上层布线(第2布线)2a、2b。
其中，上述下层布线61是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，其构造为：全体被分割成两个布线部分，即分割成第1、第2布线部分61a、61b，且用连接布线2c把它们电连接起来。
上述上层布线2a、2b和连接布线2c是使介以绝缘膜在硅衬底5上边形成的铝层制成图形而构成的，上述上层布线2a的顶端2a1位于上述第1布线部分61a的一个顶端61a1上边，并通过已在层间绝缘膜上形成的接触孔7a连接到上述一个顶端61a1上，而上述上层布线2b的顶端2b1则位于上述第2布线部分61b的另一顶端61b2上边，并通过已在层间绝缘膜上形成的接触孔7b连接到该另一顶端61b2上。上述上层布线2a从上述接触孔开始沿与第1方向相反的方向延伸，而上述上层布线2b则从上述接触孔7b开始沿第1方向D1延伸。
上述上层布线2c的一端2c1位于上述第1布线部分61a的另一端61a2上边，并通过已在层间绝缘膜上形成的接触孔7c连接到上述另一端61a2上，上述上层布线2c的顶端2c2位于上述第2布线部分61b的一端61b1上边，并通过已在层间绝缘膜上形成的接触孔7d连接到该一端61b1上。
在这样构成的实施例6中，由于把已发生了热应力的下层布线61做成为把全体分割成两个布线部分61a、61b的构造，所以可以使上述下层布线层61中的热应力分散，减小波及上层布线2a、2b的热应力。
此外，从实验等可知，第1、第2布线部分的布线长度L61和布线宽度W61之比(L61/W61)，在满足L61/W61≤20的时候，应力缓和的效果变得显著。采用把上述各布线部分设定为这样的尺寸比率的办法就可以有效地缓和下层布线中的热应力。此外，采用把上述各布线部分的平面形状做成图5所示的那种锯齿状的平面形状的办法，还可以加大上述布线长度与布线宽度的比率(L61/W61)。
在本实施例6中，不需要在下层布线61和上层布线2a、2b上形成弯曲部分，因此，上述布线构造60即使在衬底上的狭窄的区域上也可以实现，与上述各实施例比，可以减小在衬底上的占有面积。
此外，把本实施例6中的下层布线的构造与实施例1、2的上层布线的构造或实施例3、5的下层布线的构造进行组合也是可能的。
在上述实施例6中，虽然示出的是对于把已形成在层间绝缘膜上的同一铝层制成图形后构成上述上层布线2a、2b和连接布线2c的情况，但是上述上层布线2a、2b和上述连接布线2c也可以把不同层的铝层制成图形后形成。
还有，虽然在本实施例6中，作为半导体器件的多层布线构造示出了图6的布线构造60，但本实施例6的半导体器件，除上述布线构造60之外，也可以是示于上述各实施例1～5中的布线构造10、20、30、40、50、55以及示于图12中的现有的构造250中的具有所要的构造的布线构造。
实施例7
图7是用来说明本发明的实施例7的半导体器件的说明图，图7(a)示出的是该实施例7的半导体器件中的布线构造。
图中，70是本实施例7的半导体器件中的布线构造，其剖面构造与现有的布线构造中的剖面构造是一样的。该布线构造70具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)71，和与该下层布线71电连接，受该下层布线71的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线71的一个顶端71a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线71的顶端71a上，而上述上层布线2b的顶端2b1则位于上述下层布线71的另一顶端71b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线71的顶端71b上。
其中，上述下层布线71是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，具有除已与上述上层布线2a、2b连接的顶端71a、71b之外的本体71c的一部分切掉而形成的、与其它部分比布线宽度狭窄的窄布线宽度部分71c10、71c20、71c30、71c40。该各窄布线部分71c10～71c40是把上述下层布线71的本体71c在其布线路径的规定位置处从其两侧切掉一部分而形成的。此外，71c11、71c22、71c33、71c44是各狭窄部分71c10～71c40中的矩形切口部分。
在这样构成的实施例7中，由于已把产生热应力的下层布线71做成为在其一部分上具有与其它部分比布线宽度狭窄的窄布线宽度部分71c10～71c40的构成，故该下层布线71在窄布线部分处就易于产生伸长变形，已在该下层布线71中发生的热应力就将因上述窄布线部分的变形而得以更充分缓和。因此，就可以抑制因在上述下层布线71中产生拉伸应力而使上层布线2a、2b或它们与下层布线71之间的连接部分等产生断线，可以提高半导体器件的可靠性。
此外，下层布线的窄布线部分的切口部分的形状，不限于图7(a)所示的那样的矩形形状。
例如，图7(b)示出了本实施例7的变形例的布线构造，在该布线构造中，下层布线的窄布线宽度部分的切口部分的形状是V字形状。
即，在图7(b)中，75是实施例7的变形例的半导体器件的布线构造，与图7(a)相同的标号示出的是与上述实施例7的布线构造70中的部分相同的部分。
该布线构造75，具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)76，和与该下层布线76电连接，受该下层布线76的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线76的一个顶端76a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线76的顶端76a上，而上述上层布线2b的顶端2b1则位于上述下层布线76的另一顶端76b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线76的顶端76b上。
其中，上述下层布线76是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，具有除已与上述上层布线2a、2b连接的顶端76a、76b之外的本体76c的一部分切掉而形成的、与其它部分比布线宽度狭窄的窄布线宽度部分76c10、76c20、76c30、76c40。该各窄布线部分76c10～76c40是把上述下层布线76的本体76c在其布线路径上的规定位置处从其两侧切掉一部分而形成的。此外，76c11、76c22、76c33、76c44是各狭窄部分76c10～76c40中的V字形切口部分。
在这样构成的实施例7的变形例中，由于已把窄布线宽度部分76c10～76c40的切口部分76c11～76c44的形状做成为V字形状，故与上述实施例7的矩形形状的切口部分71c11～71c44比，则可以减小下层布线76中的切口部分的面积，对于在该下层布线76上边配置电容器等的元件的情况是有利的。
在本实施例7中，虽然作为半导体器件的多层布线构造示出了图7(a)的布线构造70和作为其变形例的布线构造75(参看图7(b))，但本实施例7及其变形例的半导体器件，除上述布线构造70或75之外，也可以是示于上述各实施例1～6中的布线构造10、20、30、40、50、55、60以及示于图12中的现有的构造250中的具有所要的构造的布线构造。作为本实施例7的变形例也可以考虑具有上述布线构造70和75这两者的布线构造。
实施例8
图8是用来说明本发明的实施例8的半导体器件的说明图，图8(a)示出的是该实施例8的半导体器件中的布线构造。
图中，80是本实施例8的半导体器件中的布线构造，其剖面构造与现有的布线构造250中的剖面构造是一样的。
该布线构造80具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)81，和与该下层布线81电连接，受该下层布线81的热应力的影响的上层布线(第2布线)2a、2b。
其中，上述下层布线81是把介以绝缘膜在硅衬底5上边形成的白金层图形化而构成的，具有除已与上述上层布线2a、2b连接的顶端81a、81b之外的本体81c从其一方的侧边一侧切掉该本体81c的一部分而形成的、与其它部分比布线宽度狭窄的第1窄布线宽度部分81c10、81c30和从其另一方侧边一侧切掉该本体81c的一部分而形成的，与其它部分比布线宽度狭窄的第2窄布线宽度部分8120、81c40。上述第1窄布线宽度部分81c10、81c30和第2窄布线宽度部分8120、81c40沿上述第1方向D1交互地排列。此外，81c11、81c22、81c33、81c44是各狭窄部分81c10～81c40中的矩形形状切口部分。
在这样构成的实施例8中，由于已把产生热应力的下层布线81做成为在其一部分上具有与其它部分比布线宽度狭窄的窄布线宽度部分81c10～81c40的构成，故该下层布线81在窄布线部分处就易于产生伸长变形，已在该下层布线81上发生的热应力就将因上述窄布线部分的变形而得以充分缓和。因此，就可以抑制因在上述下层布线81上产生拉伸应力而使上层布线2a、2b或它们与下层布线81之间的连接部分等产生断线，可以提高半导体器件的可靠性。
此外，在本实施例8中，由于使下层布线81的一个侧边一侧的切口部分81c11、81c33和下层布线81的另一侧边一侧的切口部分81c22、81c44沿布线路径交互配置，故上述下层布线81在因其拉伸应力在上述窄布线宽度部分81c10～81c40处伸长变形的同时，切口部分81c11～81c44也进行弯曲变形，使得其开口展宽。因为上述伸长变形和上述弯曲变形，故大大缓和了下层布线中的拉伸应力。其结果是，连接到该下层布线81上的上层布线2a、2b或下层布线与上层布线之间的连接处的断线的发生可以大大地降低。
还有，下层布线的窄布线宽度部分的切口部分的形状不限于图8(a)中所示的矩形形状。
图8(b)示出了本实施例8的变形例1的布线构造，在该布线构造中，下层布线的窄布线宽度部分的切口部分的形状是V字形状。
即，在图8(b)中，85是实施例8的变形例1的半导体器件的布线构造，与图8(a)相同的标号示出的是与上述实施例8的布线构造80中的部分相同的部分。
该布线构造85，具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)86，和与该下层布线86电连接，受该下层布线86的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线86的一个顶端86a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线86的顶端86a上，而上述上层布线2b的顶端2b1则位于上述下层布线86的另一顶端86b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线86的顶端86b上。
其中，上述下层布线86是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的。具有除把该下层布线86的、已与上述上层布线2a、2b连接的顶端86a、86b之外的本体86c从其一方的侧边一侧切掉该本体86c的一部分而形成的、与其它部分比布线宽度狭窄的第1窄布线宽度部分86c10、86c30和从其另一方侧边一侧切掉该本体86c一部分而形成的、与其它部分比布线宽度狭窄的第2窄布线宽度部分8620、86c40。上述第1窄布线宽度部分86c10、86c30和第2窄布线宽度部分8620、86c40沿上述第1方向D1交互地排列。此外，86c11、86c22、86c33、86c44是各狭窄部分86c10～86c40中的V字形切口部分。
在这样的构成的实施例8的变形例中，由于已把窄布线宽度部分86c10～86c40的切口部分86c11～86c44的形状做成为V字形状，故与上述实施例8的矩形形状的切口部分81c11～81c44比，则可以减小下层布线86中的切口部分的面积，对于在该下层布线86上边配置电容器等的元件的情况是有利的。
此外，图8(c)示出了本实施例8的变形例2的半导体器件的布线构造，在该布线构造中，下层布线的第1、第2窄布线宽度部分中的布线宽度，比该下层布线本体的窄布线宽度部分以外的部分的布线宽度的1/2还小。
即，在图8(c)中，87是实施例8的变形例2的半导体器件的布线构造，与图8(a)相同的标号示出的是与上述实施例8的布线构造80中的部分相同的部分。
该布线构造87，具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)88，和与该下层布线88电连接，受该下层布线88的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线88的一个顶端88a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线88的顶端88a上，而上述上层布线2b的顶端2b1则位于上述下层布线88的另一顶端88b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线88的顶端88b上。
其中，上述下层布线88是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，具有把除已与上述上层布线2a、2b连接的顶端88a、88b之外的本体88c从其一方的侧边一侧切掉该本体88c的一部分而形成的、与其它部分比布线宽度狭窄的第1窄布线宽度部分88c10、88c30和从其另一方侧边一侧切掉该本体88c一部分而形成的、与其它部分比布线宽度狭窄的第2窄布线宽度部分88c20、88c40。上述第1窄布线宽度部分88c10、88c30和第2窄布线宽度部分8820、88c40沿上述第1方向D1交互地排列。在该各窄布线宽度部分88c10～88c40中的布线宽度，比该下层布线本体88c的该窄布线宽度部分以外的部分的布线宽度的1/2还小的尺寸。换句话说，沿上述下层布线88的中心线的电流路径，被上述各窄布线宽度部分88c10、88c20、88c30、88c40中的矩形形状切口部分88c11、88c22、88c33、88c44分割开来。
在这样构成的实施例8的变形例2中，由于已把该各窄布线宽度部分88c10～88c40中的布线宽度做成为比上述布线本体88的、该窄布线宽度部分以外部分的布线宽度的1/2还小，故结果将变成在已形成了切口部分的窄布线宽度部分中，不仅将因上述下层布线的热应力会产生伸长变形，还会产生弯曲变形。即，与上述实施例8的布线构造比，将变成为非常易于因上述下层布线的热应力而产生变形，因该热应力所引起的上层布线或其与下层布线之间的连接部分的断线可以进一步得到抑制。
在本实施例8中，虽然作为半导体器件的多层布线构造示出了图8(a)的布线构造80和作为其变形例1的布线构造85(参看图8(b))及作为其变形例2的布线构造87(参看图8(c))，但本实施例8及其变形例1、2的半导体器件，除上述布线构造80、85和87之外，也可以是示于上述各实施例1～7中的布线构造10、20、30、40、50、55、60、70、75以及示于图12中的现有的构造250中的具有所要的构造的布线构造。作为本实施例8的变形例也可以考虑具有上述布线构造80、85和87中的任意两种或者它们3种的全部布线构造的布线构造。
实施例9
图9是用来说明本发明的实施例9的半导体器件的说明图，图9(a)示出的是该实施例9的半导体器件中的布线构造。
图中，90是本实施例9的半导体器件中的布线构造，其剖面构造与现有的布线构造250中的剖面构造是一样的。
该布线构造90，具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)91，和与该下层布线91电连接，受该下层布线91的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线91的一个顶端91a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线91的顶端91a上，而上述上层布线2b的顶端2b1则位于上述下层布线91的另一顶端91b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线91的顶端91b上。
其中，上述下层布线91是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，在除去与上述上层布线2a、2b相连的顶端91a、91b之外的本体91c上，沿上述第1方向D1以规定的间隔形成了多个贯通开口91c1～91c4。该贯通开口91c1～91c4做成为长方形形状，其长边方向与上述第1方向D1一致。
在这样构成的实施例9中，由于把产生热应力的下层布线91做成为具有沿其布线长度方向(第1方向)D1配置的多个贯通开口91c1～91c4，所以下层布线91的本体91c的、已形成了该贯通开口的部分，将变得易于因在该下层布线91中发生的热应力而伸长变形。因此，就可以抑制因在上述下层布线91上产生拉伸应力而使上层布线2a、2b或它们与下层布线91之间的连接部分等产生断线，可以提高半导体器件的可靠性。
下层布线的贯通开口的形状，并不限于(如图9(a)所示)以第1方向D1为长边方向的长方形形状。
例如，图9(b)示出了本实施例9的变形例的布线构造，在该布线构造中，下层布线的贯通开口变成为以与上述第1方向D1垂直的第2方向D2为长边方向的长方形形状。
即，在图9(b)中，95是实施例9的变形例的半导体器件的布线构造之一，与图9(a)相同的标号表示与上述实施例9中的部分相同的部分。
该布线构造95，具备沿第1方向D1延伸、以与该第1方向D1垂直的第2方向D2的方向为布线宽度方向的、内部已产生了拉伸应力(热应力)的下层布线(第1布线)96，和与该下层布线96电连接，受该下层布线96的热应力的影响的上层布线(第2布线)2a、2b。上述上层布线2a的顶端2a1位于上述下层布线96的一个顶端96a上边，并通过已在层间绝缘膜上形成的接触孔7a连接到下层布线96的顶端96a上。而上述上层布线2b的顶端2b1则位于上述下层布线96的另一顶端96b上边，并通过已在层间绝缘膜上形成的接触孔7b连接到上述下层布线96的顶端96b上。
其中，上述下层布线96是把介以绝缘膜在硅衬底5上边形成的白金层制成图形而构成的，在除去与上述上层布线2a、2b相连的顶端96a、96b之外的本体96c上，沿上述第1方向D1以规定的间隔形成了多个贯通开口96c1～96c4。该贯通开口96c1～96c4做成为长方形形状，其长边方向和与上述第1方向D1垂直的第2方向D2一致。
在这样构成的实施例9的变形例中，由于把产生热应力的下层布线96做成为具有沿其布线长度方向(第1方向)D1配置的多个贯通开口96c1～96c4，而且，使该长方形形状的贯通开口96c1～96c4的长边方向和与上述下层布线96的布线方向(第1方向)D1垂直的第2方向D2一致，所以该下层布线96的本体96c的、已形成了该贯通开口的部分，与上述实施例9的相应部分比，实质上的布线宽度变小，变得更加易于因在该下层布线96中发生的热应力而更进一步容易伸长变形。因此，结果就变成使该下层布线96内的热应力得以非常有效地缓和，可以进一步抑制因上述下层布线96的热应力而使上层布线2a、2b或它们与下层布线96之间的连接部分等产生断线，可以进一步提高半导体器件的可靠性。
在本实施例9中，虽然作为半导体器件的多层布线构造示出了图9(a)的布线构造90和作为其变形例的布线构造95(参看图9(b))，但本实施例9及其变形例的半导体器件，除上述布线构造90、95之外，也可以是示于上述各实施例1～8中的布线构造10、20、30、40、50、55、60、70、75、80、85、87以及示于图12中的现有的构造250中的具有所要的构造的布线构造。作为本实施例9的变形例也可以考虑具有上述布线构造90、95两者的布线构造的布线构造。
在上述实施例1～9中，虽然下层布线是由白金构成的，但下层布线的构成材料并不限于白金，例如，也可以是铱，钛，钨等高熔点的金属材料。
此外，在上述实施例1～9中，虽然示出的是在下层布线内部产生热应力，上层布线受该热应力的影响的布线构造，但也可以是在上层布线内部产生热应力，下层布线受该热应力影响的布线构造。
在上述实施例1～9中，虽然说明的是在下层布线中产生拉伸应力的情况，但下层布线也可以是在内部发生膨胀应力的布线。
还有，在上述实施例1～9中，作为下层布线虽然仅示出了由单一金属材料构成的布线，但在下层布线和例如构成强电介质存储器件的强电介质电容器的下部电极(单元板电极)是把同一金属层制成图形后形成的半导体器件中，如图13(c)所示，也可以把上述下层布线做成为已在其表面上形成了强电介质层的构造。
在上述实施例1～9中，虽然示出的是半导体器件的具有上层布线和下层布线的布线构造，但上述各实施例3～9的布线构造中的下层布线构造也可以应用到构成强电介电容器的下部电极或上部电极中去。
例如，上述实施例7、8中的下层布线的构造，在把该下层布线用作强电介质电容器的下部电极，并在该下层布线的窄布线宽度部分以外的区域上，配置强电介质电容器的强电介质层和上部电极，在下层布线上边构成多个强电介质电容器的情况下，是有效的布线构造。另外，即使对于实施例9的下层布线的构造，也可以把该下层布线用作强电介质电容器的下部电极，在该下层布线的已形成了贯通开口的部分之外的区域上，配置强电介质电容器的强电介质层和上部电极，在下层布线上边构成多个强电介质电容器。
在实施例1和2的布线构造中的上层布线还可以用作连接到构成强电介质存储器件的强电介质电容器的下部电极的两端上的上层布线。
实施例10
以下，作为本发明的实施例10，把上述实施例5、6的下层布线构造应用到构成强电介质存储器件中的强电介质电容器的下部电极中去，把上述实施例1的上层布线构造应用到用来连接强电介质存储器件中的下部电极的分割部分的上层布线中去。
图10是用于说明本实施例10的强电介质存储器件的平面图，示出的是该强电介质存储器件中的存储单元阵列。图11(a)示出了图10中的XIa-XIa线的剖面图部分；图11(b)示出了图10中的XIb-XIb线的剖面图部分；图11(c)示出了图10中的XIc-XIc线的剖面图部分。图12是用来说明该强点介质存储器件的动作的时间图。
在图中，100是构成强电介质存储器件的的存储单元阵列，在硅衬底101上边，沿第1方向D1和与之垂直的第2方向D2矩阵状地配置晶体管区域(在图10中，仅示出了晶体管区域120a1、120b1、120b2、120c1)，在该硅衬底101的各晶体管区域以外的表面区域上形成了器件隔离绝缘膜102。
另外，与沿第1方向D1的各列的晶体管区域相邻，作为单元板电极设有下部电极(第1电极)(在图10中，仅示出了111a、111b)。该下部电极111a、111b在把钛或白金等的金属膜制成图形后形成，并介以第1层间隔离绝缘膜103配置于器件隔离绝缘膜102上边。此外，上述下部电极具有沿上述第1方向D1伸展，以与该第1方向垂直的第2方向为布线宽度方向的带状平面形状，并在该表面上形成了强电介质层113。
此外，在上述各下部电极111a的表面的强电介质层113上边借助于把由白金，铱，钨和钛等的高熔点金属膜制成图形形成了上部电极(第2电极)(在图10中，仅示出了上部电极112a1、112a2、112a3、112b1、112b2、112b3)。即在上述各下部电极的强电介质层113上边，沿上述第1方向D1配置有多个上部电极。另外，各上部电极的平面形状已变成为以上述第1方向D1为长边方向的长方形形状，而且，该上部电极的面积已变得比下部电极的面积小。上述强电介质层113的表面和上部电极的表面已被第2层间绝缘膜104覆盖。
其中，强电介质电容器110a1、110a2、110a3由上述下部电极111a，位于其上方的上部电极112a1、112a2、112a3和该下部电极与上部电极之间的强电介质层113构成。强电介质电容器110b1、110b2、110b3由上述下部电极111b、位于其上方的上部电极112b1、112b2、112b3和该下部电极与上部电极之间的强电介质层113构成。强电介质电容器110a1与上述晶体管区域120a1对应，强电介质电容器110a2、110b2与上述晶体管区域120b1对应，强电介质电容器110a3、110b3与上述晶体管区域120b2对应。
在本实施例10中，为了减少上述各强电介质电容器110的特性的离散，即减少强电介质层的极化率的离散，且为了减小特性变动，即极化率的随时间变化，考虑到在下部电极内产生的拉伸应力(热应力)已使上述相邻的上部电极的距离或在下部电极上上部电极所占面积最佳化。
此外，在把上述晶体管区域夹在中间相向的两下部电极之间，配置由多晶硅构成的一对字线(在图10中，仅示出了123a、123b、123c、123d、123e、123f)，使之跨过被排列成一列的多条晶体管区域。在该各晶体管区域中的该字线的两侧，形成了构成存储单元的晶体管的源扩散区域122和漏扩散区域121。位于上述字线的各晶体管区域上边的的部分，构成了上述晶体管的栅极，介以栅极绝缘膜102a位于衬底101的表面区域上边。上述扩散区域121、122和字线1的表面已被上述第1、第2层间绝缘膜103、104覆盖。
位于上述各晶体管120a中的一对字线的内侧的源扩散区域122通过在上述第1、第2绝缘膜103、104上形成的接触孔105b，连接到沿与上述第1方向D1垂直的第2方向延伸的位线(在图10中，仅示出了113b1、113b2、113b3)上。此外，位于上述各晶体管区域中的一对字线的外侧的漏扩散区域121借助于连接布线113a电连到与各晶体管区域对应的强电介质电容器的上部电极上。即上述连接布线113a的一个顶端通过在上述第2层间绝缘膜104上形成的接触孔104a连接到上述上部电极上，上述连接布线113a的另一顶端则通过在上述第1、第2层间绝缘膜103、104上形成的接触孔105a被连接到漏扩散区域121上。
在这里，上述第1层间绝缘膜103由NSG(氧化硅系)或BPSG(硼磷掺杂氧化硅)等的绝缘材料构成，第2层件绝缘膜104由例如PSG(掺磷氧化硅)等的材料构成。
另外，作为构成上述强电介质电容器113的强电介质材料，人们知道有KNO3、PbLa2O3-ZrO2-TiO2、和PbTiO3-PbZrO3等。此外，根据PCT国际公开第WO93/12542号公报，人们还知道适合于作强电介质存储器件的、与PbTiO3-PbZrO3相比疲劳极端之小的强电介质材料。
在该实施例10的存储单元阵列100中，已把上边说过的实施例5和6中的下层布线的构造应用到了下部电极(单元板电极)中去。即，各下部电极111a、111b变成了已分割成了多个电极部分(在图10中，仅示出了布线部分111a1、111a2、111b1、111b2)，而且，各电极的平面形状已变成为锯齿形状。下部电极的相邻的每一电极部分，已用把在层间绝缘膜104上边形成的铝层制成图形后构成的平面U字形的连接布线113c进行电连接。即，该连接布线113c通过在层间绝缘膜104上形成的接触孔104b连接到对应的下部电极的电极部分上。
上述各下部电极的两个顶端，具体地说示于图10的下部电极111a的两个顶端111a11、111a22通过在层间绝缘膜104上形成的接触孔104c连接到把铝层制成图形后构成的上层布线106a1、106a2上，下部电极111b的两个顶端111b11、111b22通过在层间绝缘膜104上形成的接触孔104c连接到把铝层制成图形后构成的上层布线106b1、106b2上。
还有，该实施例10的强电介质存储器件被构成为使得1T1C构成的存储器动作，即把1位的信息存储到由1个晶体管和1个电容器构成的存储单元中。
此外，上述连接布线113a、113c和上层布线106a1、106a2、106b1、106b2可以把同一铝层制成图形后形成，而连接布线和上层布线也可以分别使不同的铝层制成图形形成。
其次，用图12(a)对应用了该存储单元阵列构成的强电介质存储器件的动作简单地进行说明。
首先，在时刻t1选择字线123b，在时刻t2驱动强电介质电容器的下部电极(单元板线)111a，使该下部电极的电压电平变成与逻辑电压“H”对应的电平。这样一来，就把存储单元电容器(强电介质电容器)110a1的数据读出到位线113b1上。这时，变成为参考电压被读出到位线113b2上。
在时刻t3，使单元板线111a的电位电平变成与逻辑电压“L”对应的电平，在时刻t4使字线123b变成非选择，结束读出动作。
同样，在时刻t5，选择字线123c，在时刻t6驱动强电介质电容器的下部电极(单元板线)111a，使该下部电极的电压电平变成与逻辑电压“H”对应的电平。这样一来，就把存储单元电容器(强电介质电容器)110a2的数据读出到位线113b2上。这时，参考电压被读出到位线113b1上。在时刻t7，使单元板线111a的电位电平变成与逻辑电压“L”对应的电平，在时刻t8使字线123c变成未被选择，结束读出动作。1T1C构成的存储器动作就象上述那样地进行。
在这样构成的强电介质存储器件中，把下部电极(单元板线)111a、111b做成为已分割成多个电极部分111a1、111a2、111b1、111b2的构造，且已把该各电极部分的平面形状做成为锯齿状的平面形状，所以，可以使该热应力分散到各个电极部分上去，同时，还可以缓和在其锯齿状的平面形状的弯曲部分处在该电极部分上所产生的热应力。因此，波及到下部电极上的强电介质层上的下部电极的热应力减小，且强电介质层本身所产生的热应力也减小，可以抑制强电介质电容器的特性的离散或特性的劣化。
另外，因为波及到连接到该下部电极111a和111b的两个顶端上的上层布线106a1、106a2和106b1、106b2上的下部电极的热应力变小，故可以抑制上述上层布线的断线和该上层布线与下部电极之间的连接部分的断线等的发生。
结果是可以得到特性良好且可靠性高的强电介质存储器件。
此外，在本实施例10中，因为上述上部电极的布线部分已变成锯齿形状，故构成强电介质电容器的上部电极易于配置成锯齿状，所以还具有在相邻的上部电极间易于进行确保电隔离区域的加工等的效果。
在上述实施例10中，虽然示出的是1T1C构成的存储器动作，但存储器动作并不限于此，例如，也可以使之进行，例如2T2C(2晶体管2电容器)构成的存储器动作。
图12(b)作为上述实施例10的变形例是用来说明2T2C(2晶体管2电容器)构成的强电介质存储器件的说明图，示出的是2T2C(2晶体管2电容器)构成的存储器动作的时间图。
用图12(b)和图10简单地说明其动作。在时刻t1，同时选择字线123b和123c，在时刻t2，驱动强电介质电容器的下部电极(单元板线)111a，使该下部电极的电压电平变成与逻辑电压“H”对应的电平。这样一来，就把存储单元电容器(强电介质电容器)110a1的数据读出到位线113b1上，把存储单元电容器(强电介质电容器)110a2的数据读出到位线113b2上。采用用读出放大器放大从该两个存储单元电容器中读出来的互补数据的办法，读出一位的数据。
在时刻t3，使单元板线111a的电位电平变成与逻辑电压“L”对应的电平，在时刻t4，使字线123b和字线123c同时变成未被选择，结束读出动作。同样，在时刻t5～t8也可采用使之动作的办法，与上述情况相同地读出存储单元的数据。
这样一来，在具有下部电极的热应力的影响已缓和了的存储单元阵列的强电介质存储器件中，采用同时选择2条字线123b、123c的办法，就可以进行2T2C构成的存储器动作。
还有，在上述实施例中，虽然对由白金等的收缩应力大的材料构成的下层布线或下部电极，对用来减小波及到连接到它上边的布线或在其上边形成的电介质层的热应力进行了说明，但这些构造并不仅可以用到收缩应力中去，也可以应用到加有膨胀应力的布线或电极中去。
倘采用第1方面的半导体器件，则由于具备沿第1方向伸展且内部已产生了应力的第1布线和已与该第1布线相连接的第2布线，且把上述第2布线的与上述第1布线相连接的顶端弯曲成与对上述第1方向成规定的角度的方向平行，所以，上述第2布线的顶端易于因在第1布线上产生的第1方向的热应力而变形，结果变成为得以有效地缓和上述热应力。因此，可以抑制因在上述第1布线中产生的热应力使第1、第2这两布线部分发生断线，或第2布线断线，具有可以提高半导体器件的可靠性的效果。
倘采用第2方面的半导体器件，则由于是在第1方面的半导体器件中，把上述第2布线的顶端弯曲成与对上述第1方向垂直的第2方向平行，所以将变成第2布线的顶端最易于因第1方向的热应力而变形的配置，具有可以进一步抑制该热应力所引起的布线等发生断线的效果。
倘采用第3方面的发明的半导体器件，则由于具备：沿第1方向伸展且内部已产生了应力的第1布线和已与该第1布线相连的第2布线，且把上述第2布线的与上述第1布线相连接的顶端配置为沿着上述第1布线且朝向该第1方向的内侧延伸，所以，结果将变成在上述第2布线的顶端上作为收缩力作用有在第1布线上产生的拉伸应力，可以避免在第2布线顶端处的断线。此外，由于在这种情况下，把第2布线配置为从第1布线的上侧或其下侧引出来，把第2布线的本体配置为与其顶端形成规定的角度，所以该本体对上述应力变得易于变形，结果将变成为有效地缓和上述应力。因此，可以抑制因在上述第1布线上产生的应力而引起的第1、第2两布线的连接部分断线或第2布线断线，具有提高半导体器件的可靠性的效果。
倘采用第4方面的发明的半导体器件，则因为具备：内部已产生了应力的第1布线和已与该第1布线相连的第2布线，并把第1布线做成为至少在其一部分上已形成了弯曲部分的构造，所以在第1布线上所产生的应力，结果变成为在该弯曲部分处被分散到2个方向上去，而且，由于有该弯曲部分，故第1布线变得易于因该应力而变形。因此，具有可以抑制因该第1布线的应力而引起的第2布线等发生断线，提高半导体器件的可靠性的效果。
由于可以把与第1布线连接的第2布线配置成与第1布线平行，在把多条布线并排配置的布线布局中可以有效地把衬底上布线的占用区域面积抑制到较小。
倘采用第5方面的发明的半导体器件，则因为是在第4方面的半导体器件中，把上述第1布线做成为具有锯齿状的平面形状、在多个部位弯曲的构造，所以结果将变成为因在第1布线中产生的应力的分散而产生的缓和得以更为有效地进行，所以具有可以进一步减小第1布线的应力对第2布线的影响的效果。
倘采用第6方面的发明的半导体器件，则由于是在第5方面的半导体器件中，使上述第1布线的弯曲部分中的侧边和与第1方向垂直的方向之外的方向平行，所以可以减小具有锯齿状的平面形状的第1布线的与上述第1方向垂直的方向上的尺寸，减小该第1布线在衬底上所占的区域。
倘采用第7方面的发明的半导体器件，则因为具备内部已产生了应力的第1布线和已与该第1布线相连的第2布线，并把上述第1布线做成为将其全体分割成多个布线部分的构造，使上述第1布线的各个布线部分进行电连接，使之形成从该第1布线的一端侧到另一端侧的规定的电流路径，所以在第1布线上所产生的应力被分散到各个布线部分上去，就可以缓和第1布线的应力。因此，具有可以抑制因第1布线的应力而引起的第2布线等的断线的发生，提高半导体器件的可靠性的效果。
倘采用第8方面的发明的半导体器件，则由于具备：沿第1方向伸展且内部已产生了应力的第1布线和已与该第1布线相连的第2布线，并做成为使上述第1布线具有与另一部分比布线宽度狭窄的窄布线宽度部分，所以在上述第1布线中，上述窄布线部分与其它的部分比变得更易于随第1方向的应力而变形，结果将变成为该应力得以有效地缓和。因此，可以抑制因上述第1布线上所产生的应力使第1、第2这两个布线的连接部分断线或使第2布线断线，可以提高半导体器件的可靠性。
此外，还可以使连接到第1布线上的第2布线配置为与第1布线平行，在把多个布线并列配置的布线布局中，还具有可以有效地把在衬底上的布线所占的区域的面积抑制得很小的效果。
倘采用第9面的发明的半导体器件，则因为是在第8方面的半导体器件中，把上述狭窄布线宽度部分形成为在其布线路径上的规定位置上，从其两侧把上述第1布线本体切一切口，所以结果就变成为可以应用在第1布线上所产生的应力积极地使窄布线宽度部分变形，抑制在第1布线中的窄布线宽度部分以外的部分上的变形。
倘采用第10方面的发明的半导体器件，则由于是在第9方面的半导体器件中，使上述第1布线中的狭窄布线宽度部分的侧边和与上述第1方向垂直的方向之外的方向平行，所以可以减小切口部分的面积，以确保在第1布线中的相邻的窄布线宽度部分之间的区域上广阔的面积。例如，在该相邻的窄布线宽度部分间的区域上配置电容器等的器件构成构件的情况下，可以实现电容值大的电容器。
倘采用第11方面的发明的半导体器件，则因为是在第8方面的半导体器件中，把第1布线本体做成为下述构造：分别具有至少一个把该本体从其一方的侧边一侧切除一部分而形成的第1狭窄部分和把该本体从其另一方的侧边一侧切除一部分而形成的第2狭窄部分，所以在因上述第1布线上所产生的应力引起的窄布线宽度部分变形之际，由于该窄布线宽度部分将变得向与切口部分相反侧弯曲，所以结果将变成为上述应力因该窄布线宽度部分的变形而大大地缓和。为此，可以进一步抑制因第1布线的应力所引起的第2布线的断线，具有可以进一步提高半导体器件的可靠性的效果。
倘采用第12方面的发明的半导体器件，则因为是在第11方面的半导体器件中，把上述第1布线中的第1、第2狭窄布线部分的布线宽度做成为：比上述第1布线的本体中的该窄布线部分以外的部分的布线宽度的1/2还小，并用该第1、第2狭窄部分的切口分断第1布线的中心线，所以在用切口所形成的窄布线宽度部分处，易于产生因上述第1布线的应力而引起的弯曲变形。即，窄布线宽度部分易于变形，因此，可以进一步抑制因第1布线的应力所引起的第2布线等的断线，具有可以大大地提高半导体器件的可靠性的效果。
倘采用第13方面的发明的半导体器件，则因为是在第11方面的半导体器件中，使上述第1布线中的狭窄布线部分的切口所处的一侧的侧边，与除和上述第1方向垂直的方向以外的方向平行，所以可以减小切口部分的面积，以确保在第1布线中的相邻的窄布线宽度部分间的区域上广阔的面积。例如，在该相邻的窄布线宽度部分间的区域上配置电容器等的元件构成构件的情况下，可以实现电容值大的电容器。
倘采用第14方面的发明的半导体器件，则因为具备：沿第1方向伸展且内部已产生了应力的第1布线和已与该第1布线相连接的第2布线，并把上述第1布线做成为至少在一部分上有贯通开口的构造，所以上述第1布线的已形成了贯通开口的部分，变得比其它部分易于因第1方向的应力而变形，结果变成为得以有效地缓和上述应力。因此，可以抑制随第1布线的应力所引起的第2布线等的断线，具有可以提高半导体器件的可靠性的效果。
倘采用第15方面的发明的半导体器件，则因为是在第14方面的半导体器件中，把上述贯通口的平面形状做成为在上述第1方向上的尺寸比与该第1方向垂直的第2方向上的尺寸短的长方形形状，所以上述第1布线上的已形成了贯通开口的部分变得更容易变形，因此，可以进一步抑制因第1布线的应力所引起的第2布线等的断线，具有可以大大地提高半导体器件的可靠性的效果。
倘采用第16方面的发明的半导体器件，则因为是在第1～15的任一方面的半导体器件中，周白金，铱，钛，或钨构成上述第1布线，并在该第1布线的表面上已形成有由强电介质构成的绝缘性层，所以，即使用热膨胀系数大的金属材料构成第1布线的情况下，也可以抑制因在第1布线上所产生的热应力而引起的第2布线的断线或第1和第2布线的连接部分处的断线。此外，在把已在第1布线的表面上形成的绝缘层用作构成强电介质存储器件的强电介质电容器的电介质层的情况下，可以抑制第1布线中的应力所引起的强电介质电容器的特性离散或特性劣化，即可以抑制在强电介质层上的极化率的离散或因使用(方法)的不同而引起的极化率的降低。
倘采用第17方面的发明的半导体器件，则因为把构成强电介质存储器件的强电介质电容器的第1电极做成为至少在其一部分上已形成了弯曲部分的构造，所以结果就变成为在第1电极上产生的应力在该弯曲部分上被分散到2个方向上去，而且，由于有该弯曲部分第1电极变得易于随该应力而变形。因此，可以缓和紧贴到第1电极上形成的强电介质层中的应力，抑制强电介质电容器的特性的离散或特性劣化。并且，减小第1电极的热应力对与做成单元板线而构成的第1电极连接的布线的影响，可抑制该布线等发生断线，具有提高强电介质存储器件可靠性的效果。
倘采用第18方面的发明的半导体器件，则因为把构成强电介质存储器件的强电介质电容器的第1电极构成为将其全体分割成多个电极部分，使各个电极部分都进行电连接，以形成从该第1电极的一端侧到另一端侧的规定的路径，所以在第1电极上产生的热应力被分散到各个电极部分上去，可以缓和第1电极的应力。因此，和上述第17方面一样，具有可以抑制强电介质电容器的特性的离散或特性劣化，同时，可以抑制连接到上述第1电极上的布线等发生断线，可以提高强电介质存储器件的可靠性的效果。
倘采用第19方面的发明的半导体器件，则因为是在第17方面的半导体器件中，把上述第1电极做成为具有锯齿状的平面形状的、在多个部位弯曲的构造，所以，结果就变成为因第1电极上所产生的应力的分散所造成的缓和得以更有效地进行，具有可以进一步减小加往连接到该第1电极上的布线上的该第1电极的应力的影响的效果。
倘采用第20方面的发明的半导体器件，则因为是在第19方面的半导体器件中，具备与上述第1、第2存储单元群对应的第1、第2字线群和与上述第1、第2存储单元群对应的第1、第2位线群，并构成为同时选择第1字线群的一条字线和上述第2字线群的一条字线，把互补数据读出到上述两位线群的对应的位线上，所以可以抑制因强电介质电容器的特性离散或特性变动所引起的错误数据的读出。结果是可以得到强电介质电容器的特性离散或特性劣化等的特性变动少的2T2C互补型动作稳定的强电介质存储器件。

Claims (5)

1.一种半导体器件，其特征在于：包括：
沿第一方向延伸并把与该第1方向垂直的第2方向作为布线宽度方向的、内部产生应力的第1布线；和
与该第1布线电连接，受该第1布线的应力影响的、形成在与该第1布线不同的层上的第2布线；
所述第2布线在与所述第1布线连接的端部或其附近弯曲成与相对于所述第1方向形成给定角度的方向平行。
2.根据权利要求1所述的半导体器件，其特征在于：
所述第2布线的与所述第1布线连接的端部弯曲成与相对于所述第1方向形成给定角度的方向平行。
3.根据权利要求2所述的半导体器件，其特征在于：
所述第2布线的与所述第1布线连接的端部弯曲成与垂直于所述第1方向的第2方向平行。
4.根据权利要求1所述的半导体器件，其特征在于：
所述第2布线的与所述第1布线连接的端部沿着所述第1布线向该第1布线的内侧延伸，在所述端部附近弯曲成与相对于所述第1方向形成给定角度的方向平行。
5.根据权利要求1至4中任意1项所述的半导体器件，其特征在于：所述第1布线由白金、铱、钛或钨构成，在该第1布线的表面上形成有由强电介质材料构成的绝缘层。
CNA031425933A 1996-04-19 1997-04-18 半导体器件 Pending CN1474452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98266/1996 1996-04-19
JP9826696 1996-04-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB971905797A Division CN1155062C (zh) 1996-04-19 1997-04-18 半导体器件

Publications (1)

Publication Number Publication Date
CN1474452A true CN1474452A (zh) 2004-02-11

Family

ID=14215150

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA031425933A Pending CN1474452A (zh) 1996-04-19 1997-04-18 半导体器件
CNB971905797A Expired - Fee Related CN1155062C (zh) 1996-04-19 1997-04-18 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB971905797A Expired - Fee Related CN1155062C (zh) 1996-04-19 1997-04-18 半导体器件

Country Status (6)

Country Link
US (1) US6081036A (zh)
EP (1) EP0834913A4 (zh)
KR (1) KR100299338B1 (zh)
CN (2) CN1474452A (zh)
TW (1) TW345739B (zh)
WO (1) WO1997040528A1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JP2000294639A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
JP2002329783A (ja) 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
JP2003092364A (ja) * 2001-05-21 2003-03-28 Mitsubishi Electric Corp 半導体記憶装置
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
JP3591497B2 (ja) * 2001-08-16 2004-11-17 ソニー株式会社 強誘電体型不揮発性半導体メモリ
US6831371B1 (en) 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
JP2005115785A (ja) * 2003-10-09 2005-04-28 Nec Electronics Corp 半導体装置の配線方法、半導体装置の製造方法及び半導体装置
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
JP4575118B2 (ja) * 2004-11-24 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
JP2006189484A (ja) * 2004-12-28 2006-07-20 Toshiba Matsushita Display Technology Co Ltd 配線構造及び部品実装構造
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7397260B2 (en) 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
US8435802B2 (en) * 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
KR101334174B1 (ko) * 2007-01-12 2013-11-28 삼성전자주식회사 배선 구조체 및 상기 배선 구조체를 포함한 반도체 소자
JP2008211057A (ja) 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6223126B2 (ja) * 2013-10-30 2017-11-01 キヤノン株式会社 発光素子の駆動回路、露光ヘッド及び画像形成装置
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193646A (ja) * 1984-10-13 1986-05-12 Fujitsu Ltd 半導体集積回路
JPH0783053B2 (ja) * 1987-06-19 1995-09-06 三菱電機株式会社 半導体装置
JPH01237524A (ja) * 1988-03-17 1989-09-22 Seiko Epson Corp 半導体装置
JPH01321656A (ja) * 1988-06-23 1989-12-27 Fujitsu Ltd 半導体装置
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
JPH0478098A (ja) * 1990-07-13 1992-03-12 Toshiba Corp 半導体記憶装置の動作方法
US5400275A (en) * 1990-06-08 1995-03-21 Kabushiki Kaisha Toshiba Semiconductor memory device using ferroelectric capacitor and having only one sense amplifier selected
JPH04348054A (ja) * 1991-04-03 1992-12-03 Sharp Corp 半導体装置の製造方法
US5391920A (en) * 1991-07-09 1995-02-21 Yamaha Corporation Semiconductor device having peripheral metal wiring
JPH0590606A (ja) * 1991-09-25 1993-04-09 Seiko Epson Corp 半導体装置
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
US5406123A (en) * 1992-06-11 1995-04-11 Engineering Research Ctr., North Carolina State Univ. Single crystal titanium nitride epitaxial on silicon
US5371699A (en) * 1992-11-17 1994-12-06 Ramtron International Corporation Non-volatile ferroelectric memory with folded bit lines and method of making the same
US5382831A (en) * 1992-12-14 1995-01-17 Digital Equipment Corporation Integrated circuit metal film interconnect having enhanced resistance to electromigration
JPH06196478A (ja) * 1992-12-25 1994-07-15 Kawasaki Steel Corp 半導体装置
JP2797929B2 (ja) * 1993-10-22 1998-09-17 日本電気株式会社 半導体装置
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line

Also Published As

Publication number Publication date
CN1194722A (zh) 1998-09-30
US6081036A (en) 2000-06-27
WO1997040528A1 (fr) 1997-10-30
EP0834913A1 (en) 1998-04-08
KR19990028242A (ko) 1999-04-15
TW345739B (en) 1998-11-21
KR100299338B1 (ko) 2001-10-19
CN1155062C (zh) 2004-06-23
EP0834913A4 (en) 2001-09-05

Similar Documents

Publication Publication Date Title
CN1155062C (zh) 半导体器件
CN1284242C (zh) 半导体器件及其制造方法
CN1130013C (zh) 薄膜体声波器件和制造薄膜体声波器件的方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1283008C (zh) 半导体器件
CN1205664C (zh) 半导体装置及其制造方法
CN1790751A (zh) 具有执行器的半导体装置
CN100352039C (zh) 强电介质存储装置及其制造方法
CN101030556A (zh) 半导体器件的制造方法
CN1202982A (zh) 半导体存储器及其制造方法
CN1221220A (zh) 具备电容器的半导体装置及其制造方法
CN1525553A (zh) 半导体装置的制造方法
CN1314122C (zh) 非易失性半导体存储器件
CN1591880A (zh) 非易失性半导体存储器及其制造方法
CN1617312A (zh) 半导体器件及其制造方法
CN1210783C (zh) 半导体集成电路器件的制造工艺
CN1449045A (zh) 半导体装置及其制造方法
CN1416170A (zh) 半导体装置及其制造方法
CN1947231A (zh) 半导体器件
CN1303693C (zh) 半导体存储器件
CN1368763A (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1142587C (zh) 半导体器件
CN1418031A (zh) 表面声波滤波单元、表面声波滤波器和应用这类器件的通信装置
CN1729558A (zh) 垂直分离栅非易失性存储单元及其制造方法
CN1345093A (zh) 存储器装置及其制造方法和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication