CN1467813A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1467813A
CN1467813A CNA031199607A CN03119960A CN1467813A CN 1467813 A CN1467813 A CN 1467813A CN A031199607 A CNA031199607 A CN A031199607A CN 03119960 A CN03119960 A CN 03119960A CN 1467813 A CN1467813 A CN 1467813A
Authority
CN
China
Prior art keywords
oxide film
mentioned
wall
nitrogen
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031199607A
Other languages
English (en)
Inventor
西山雅人
司
梅田浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1467813A publication Critical patent/CN1467813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

本发明的半导体器件包括具有主表面的p型硅衬底(1)；在p型硅衬底(1)的主表面上的元件隔离区形成的沟槽(2)；在沟槽(2)的内壁上形成的内壁氧化膜(3)；在内壁氧化膜(3)的表面上形成的氮氧化层(4)；以及埋入沟槽(2)内的隔离氧化膜(5)。在元件隔离区上隔着栅氧化膜(6)形成栅电极(7)。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别是涉及半导体器件中的对元件间进行隔离的元件隔离区的结构及其制造方法。
背景技术
作为对半导体器件的元件间进行隔离的元件隔离结构，已知有沟槽隔离结构。该沟槽隔离结构通过刻蚀硅衬底形成沟槽，对该沟槽的内壁进行氧化形成内壁氧化膜，然后将氧化膜埋入沟槽内而形成隔离氧化膜。
另外，为了提高氧化膜向沟槽内的掩埋特性，也向该氧化膜中添加杂质。这时必须抑制杂质从隔离氧化膜向硅衬底扩散。
在半导体器件的制造工艺中，在沟槽隔离形成后必须进行氧化工序。例如，在硅衬底的主表面上形成MOS(金属-氧化物-半导体)晶体管时，在沟槽隔离形成后，对硅衬底的主表面进行热氧化，形成栅氧化膜。
这时，氧化剂在沟槽内的氧化硅膜中扩散，与沟槽内壁的硅反应，沟槽内壁被氧化。由此，沟槽内壁的硅变为氧化硅膜。
由于当硅变为氧化硅膜时，氧化硅膜的体积比被氧化了的硅的体积增加，所以成为与掩埋在沟槽内的氧化硅膜膨胀的状态等效的状态。因此，沟槽周围的元件形成区受到压缩应力的作用，在硅衬底中产生晶体缺陷。由于这种缺陷的产生，产生了结漏电流增大、半导体器件的功耗增大的问题。
另一方面，作为抑制杂质从隔离氧化膜向硅衬底扩散的方法，可以举出在内壁氧化膜形成后，用NO/O2气或NH3气等进行热氮化，或者在内壁氧化膜形成后，用CVD(化学气相淀积)法淀积氮化硅膜的方法。由于利用这些方法能够沿沟槽内壁形成氮化硅层，所以能够抑制杂质从隔离氧化膜向硅衬底扩散。
但是，在进行上述热氮化时，在硅衬底与内壁氧化膜的界面上形成氮化硅层，作为元件形成区的一部分的、位于沟槽的上端部附近的硅的主表面也被氮化。因此，当在该主表面上形成栅氧化膜时，就会产生栅氧化膜局部变薄，从而绝缘耐压下降等问题。
另外，为了用CVD法在内壁氧化膜上形成氮化硅膜，从而有效地抑制上述的杂质扩散，氮化硅膜的厚度必须在约5nm以上。但是，依靠在沟槽内形成这种氮化硅膜，会产生沟槽的开口宽度变小，向沟槽内掩埋氧化膜时易发生掩埋不良的问题。随着元件微细化的进展，此问题就成为突出的问题。
发明内容
本发明是为解决以上问题而进行的，其目的在于提供能够抑制因沟槽内壁氧化引起的晶体缺陷的产生、并能抑制栅氧化膜的局部变薄、还能抑制隔离氧化膜掩埋不良的半导体器件及其制造方法。
本发明的半导体器件包括：具有主表面的半导体衬底；在上述半导体衬底的主表面上的元件隔离区形成的沟槽；在沟槽的内壁上形成的内壁氧化膜；在内壁氧化膜的表面上形成的氮氧化层；以及埋入沟槽内的隔离氧化膜。
上述氮氧化层通常是主要具有典型地通过将Si-O键的O(氧原子)置换为N(氮原子)而得到的Si-N键的层，是不含Si-H键的层。借助于形成这种氮氧化层，在后面的工序中进行氧化时能够抑制氧化剂从沟槽内的氧化膜中通过而到达沟槽内壁。还有，即使该氮氧化层的厚度相当薄，也能够抑制杂质扩散。因此，在向隔离氧化膜中添加杂质的场合，也能够抑制杂质从隔离氧化膜向半导体衬底扩散，并且也能够有效地抑制隔离氧化膜的掩埋不良。
上述氮氧化层在沟槽内与沟槽内壁隔开并沿沟槽内壁延伸。另外，氮氧化层的厚度最好在0.2nm以上，4nm以下。上述隔离氧化膜最好含有杂质。
本发明的半导体器件的制造方法包括如下各工序。在半导体衬底的元件隔离区形成沟槽。对沟槽内壁进行氧化形成内壁氧化膜。用游离基氮化法对内壁氧化膜的表面进行氮化形成氮氧化层。向沟槽内埋入隔离氧化膜。
借助于这样用游离基氮化法对内壁氧化膜的表面进行氮化，形成氮氧化层，能够将内壁氧化膜表面上的Si-O键的O(氧原子)置换为N(氮原子)，在内壁氧化膜的表面上形成主要具有Si-N键的氮氧化层。据此，可以得到上述的效果。此外，由于该氮氧化层通过上述那样的置换反应形成，所以容易进行氮氧化层厚度的控制，能够使氮氧化层的厚度做得极薄。
在采用上述游离基氮化法时，最好使产生氮游离基的等离子体的电子温度低至例如1eV以上，1.5eV以下，形成上述氮氧化层。
附图说明
图1是本发明的一个实施例中的半导体器件的剖面图，是沿图3的I-I线的剖面图。
图2是本发明的一个实施例中的半导体器件的剖面图，是沿图3的II-II线的剖面图。
图3是本发明的半导体器件的平面图。
图4是示出从内壁氧化膜表面到硅衬底的氮含量分布的图。
图5～图15是示出本发明的半导体器件的制造工序的第1～第11工序的剖面图。
图16是本发明中可以使用的游离基氮化装置的剖面图。
具体实施方式
下面利用图1～图16对本发明的实施例进行说明。
图1和图2是本发明的一个实施例的半导体器件的剖面图，是分别示出沿图3的I-I线的剖面和沿图3的II-II线的剖面的图。
如图1～图3所示，在p型硅衬底(半导体衬底)1的主表面上的元件隔离区形成沟槽隔离区，在被该沟槽隔离区包围的元件形成区上形成MOS晶体管等元件。MOS晶体管具有形成源、漏区的n型杂质区8、9，栅氧化膜6和栅极7。另外，也可在栅极7的侧壁上形成未图示的侧壁绝缘膜。
沟槽隔离区包括：沟槽2；在沟槽2的内壁上形成的内壁氧化膜3；在内壁氧化膜3的表面上形成的氮氧化层(游离基氮化层)4；以及掩埋在沟槽2中的隔离氧化膜5。
氮氧化层4通过对内壁氧化膜3的表面进行游离基氮化而形成。再详细地说，例如可以在Ar气和N2气的混合气的气氛内产生氮游离基，通过将内壁氧化膜3表面上的Si-O键的O(氧原子)置换为N(氮原子)形成氮氧化层4，该氮氧化层4主要具有Si-N键。
氮氧化层4只在内壁氧化膜3的表面上形成，内壁氧化膜3的深部或硅衬底1不被氮化。在图4中示出了对内壁氧化膜3进行游离基氮化时的内壁氧化膜3的表面和内部的氮含量的分布。在图4中，0nm的位置相当于p型硅衬底1与内壁氧化膜3的界面，8nm的位置相当于氮氧化层4的表面。如图4所示，可以知道，只在内壁氧化膜3表面的1～2nm的范围内存在氮，在内壁氧化膜3的深处以及p型硅衬底1与内壁氧化膜3的界面上不存在氮。
由于如上所述，借助于只对内壁氧化膜3的表面进行氮化来形成氮氧化层4，所以可使氮氧化层4的厚度做得极薄。具体而言，例如可以使氮氧化层4的厚度在0.2nm以上，4nm以下，最好是2nm左右。即使如此减薄氮氧化层4的厚度，在后面的工序中进行氧化时也能抑制氧化剂到达沟槽2的内壁。
另外，由于在如上所述的Ar气和N2气的混合气的气氛中形成氮氧化层4，所以氮氧化层4不含Si-H键。因此，不存在因氢原子从氮氧化层4内向MOS晶体管等元件中扩散所引起的问题。
如图1和图2所示，氮氧化层4以在沟槽2内与沟槽2内壁隔开并沿沟槽2内壁延伸，覆盖内壁氧化膜3的内表面的方式形成。
这样，由于氮氧化层4与沟槽2内壁隔开，并且如上所述，硅衬底1未被氮化，所以位于沟槽2的内壁上端部附近的元件形成区不被氮化。因此，即使在元件形成区上形成栅氧化膜6的场合，也能够阻止栅氧化膜6在沟槽2的内壁上端部附近局部地变薄。具体而言，能够抑制图3的区域10、11内的栅氧化膜6变薄。
隔离氧化膜5最好含有用于提高向沟槽2中掩埋的掩埋特性的磷(P)、硼(B)、氟(F)等杂质。据此，在沟槽2的开口宽度被缩小的场合，也能将隔离氧化膜5埋入沟槽2内，也能有效地抑制隔离氧化膜5的掩埋不良。
另外，在向隔离氧化膜5中添加上述那样的杂质时，也能借助于形成氮氧化层4，抑制杂质从隔离氧化膜5向硅衬底1扩散。即，本发明的氮氧化层4具有作为抑制杂质扩散的阻挡层的功能。
下面利用图5～图16对本发明的半导体器件的制造方法进行说明。
例如在750℃下，在O2气和H2气的混合气体中，对电阻率为8.5～11.5Ω·cm，面方位为(100)面，厚度为725μm的p型硅衬底1进行热氧化。由此，如图5所示，在p型硅衬底1的主表面上形成150nm厚度的氧化膜(氧化硅膜)12。在该氧化膜12上，例如用热CVD法淀积厚度为100nm～200nm的氮化硅膜13。
接着，在氮化硅膜13上涂敷抗蚀剂(未图示)，利用光刻技术曝光、显影，对抗蚀剂构制图形，形成具有与元件隔离区图形对应的开口的抗蚀剂图形。以该抗蚀剂图形作为掩模，进行各向异性刻蚀，如图6所示，在氮化硅膜13上形成开口14。然后，除掉抗蚀剂图形。
接着，以氮化硅膜13作为掩模，借助于使用例如氯化烃类的气体的RIE(反应性离子刻蚀)来刻蚀氧化膜12和p型硅衬底1，如图7所示，形成深度约0.6μm的沟槽2。
然后，例如利用等速升温退火装置，使用干O2气，在1000℃下进行30秒的氧化处理，使沟槽2的内壁氧化。由此，如图8所示，形成约1nm～50nm厚的内壁氧化膜3。
然后，例如利用图16所示的游离基氮化装置，在内壁氧化膜3的表面上形成约2nm厚的氮氧化层4。
下面对游离基氮化装置的结构例进行说明。如图16所示，游离基氮化装置包括腔室15、加热器17、石英板20和槽缝平面天线21。
在腔室15的内壁上设置石英衬里16。在腔室15的附近配置微波脉冲发生器(未图示)，利用该微波脉冲发生器产生2.45GHz，5kW的微波。腔室15经波导管与微波脉冲发生器连接。
加热器17例如是AlN加热器，可以进行400℃左右的加热。晶片(硅晶片)18放置在该加热器17上进行加热。槽缝平面天线21设置在腔室15的上端，其结构是在圆形铜板上开设许多孔。石英板20被设置在槽缝平面天线21之下。
下面对利用上述的游离基氮化装置的氮化法(游离基氮化法)进行说明。首先，由微波脉冲发生器产生的微波在波导管内传输，到达腔室15的上端。该微波通过槽缝平面天线21进入腔室15内。
将Ar气和N2气的混合气体引入腔室15内部，使腔室15内的压力例如为66.5Pa(500mTorr)～133Pa(1000mTorr)。氮被上述的微波激励，在腔室15内产生等离子体19和氮游离基。这时，使产生氮游离基的等离子体的电子温度例如在1eV以上，1.5eV以下。
然后，用加热器17将p型硅衬底1加热至规定温度，利用上述的氮游离基对内壁氧化膜3的表面进行氮化，形成本发明的氮氧化层4。
在这样采用游离基氮化法的场合，由于如上所述，内壁氧化膜3的表面上的Si-O键的O(氧原子)被N(氮原子)置换，得到了主要具有Si-N键的氮氧化层4，所以在理论上可以认为能只将在内壁氧化膜3的表面上存在的Si-O键置换为N(氮原子)。因此，可以将氮氧化层4形成得极薄。还有，可以容易地进行氮氧化层4的厚度控制。
另外，借助于使产生氮游离基的等离子体的电子温度低至1eV以上，1.5eV以下，能够减少由等离子体引起的对p型硅衬底1的损伤。
按以上所述形成氮氧化层4后，如图10所示，用CVD法形成例如含8％的氟的氧化膜(F-SiO2)，将该氧化膜埋入沟槽2内。然后，进行CMP(化学机械抛光)处理，如图11所示，对氧化膜进行研磨。这时，利用氮化硅膜13作为终止层，研磨至氮化硅膜13剩下10nm左右为止。
接着，借助于例如使用160℃的磷酸的湿法刻蚀，除掉上述的氮化硅膜13，如图12所示，使氧化膜2露出。然后，用离子注入机以例如250keV，1×1013/cm2；140keV，3×1012/cm2；50keV，2×1012/cm2这样的能量和剂量进行3次硼注入，在p型硅衬底1中形成p阱。
接着，用10∶1的氢氟酸(HF)进行35秒的湿法刻蚀，除掉氧化膜12，如图13所示，使p型硅衬底1的主表面(元件形成区)露出。
然后，例如依次进行硫酸处理、氨-双氧水处理、盐酸处理，在p型硅衬底1的主表面上形成化学氧化物，再用50∶1的氢氟酸(HF)进行刻蚀，除掉自然氧化膜。
接着，例如利用等速升温退火装置，使用干O2气，在1000℃、30秒的条件下，对p型硅衬底1的主表面(元件形成区)进行热氧化，如图14所示，形成10nm～100nm的栅氧化膜6。
然后，如图15所示，用CVD法，在650℃的温度下淀积200nm厚的多晶硅膜7a。对该多晶硅膜7a在例如30keV，4×1015/cm2的条件下注入磷。
然后，在多晶硅膜7a上淀积700nm的TEOS(原硅酸乙酯)氧化膜。将该TEOS氧化膜构制成规定形状的图形，以该构制成图形的TEOS氧化膜作为掩模，对多晶硅膜7a构制图形。由此形成栅电极7。
然后，在50keV，5×1014/cm2的条件下对p型硅衬底1的主表面(元件形成区)注入砷，形成构成源、漏区的n型杂质区8、9。由此，可以得到图1、2所示的结构。然后，在栅电极7上形成层间绝缘膜，经AlCu等布线工序制成晶体管。另外，也可以在栅电极7的侧壁上形成侧壁绝缘膜，将n型杂质区8、9制成LDD(轻掺杂漏区)结构。
还有，在上述的实施例中，作为向沟槽2掩埋的氧化膜的一例举出了加F氧化膜，但也可以使用PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、TEOS、HDP(高密度等离子体)氧化膜等。
另外，也可以使用多晶硅膜或氧化硅膜代替氮化硅膜13。还有，在上述的例子中，利用干O2氧化形成了内壁氧化膜3，但也可以利用RTO(H2/O2)氧化、湿氧氧化、游离基氧化、等离子体氧化来形成。
按照本发明的半导体器件，由于在沟槽内形成氮氧化层，所以在后面的工序中进行氧化时能够抑制氧化剂到达沟槽内壁，能够抑制因沟槽内壁被该氧化剂氧化而引起的氧化膜的体积增加。因此，能够有效地抑制因该体积增加而引起的结漏泄电流的发生。另外，由于在向隔离氧化膜中添加杂质的场合，也能利用氮氧化层抑制杂质从隔离氧化膜向半导体衬底扩散，所以能够抑制因该杂质扩散产生的元件形成区中的杂质分布发生变化。还有，由于能够减薄上述氮氧化层的厚度，所以能够有效地抑制隔离氧化膜的掩埋不良。因此，可以得到可靠性高的半导体器件。
由于在氮氧化层形成时只是内壁氧化膜的表面被氮化，所以上述氮氧化层能够在沟槽内与沟槽内壁隔开并沿沟槽内壁延伸，从而避免元件形成区的表面的一部分被氮化。因此，即使在元件形成区上形成了栅氧化膜的场合，也能阻止栅氧化膜在沟槽附近局部地变薄。
在上述氮氧化层的厚度小的场合，也能抑制氧化剂、杂质从隔离氧化膜向半导体衬底扩散。具体地说，若氮氧化层的厚度在0.2nm以上，4nm以下，可以得到上述效果。
在隔离氧化膜含例如磷或硼等杂质的场合，能够提高向沟槽的掩埋特性。这时，既提高了掩埋特性，又可以得到上述效果。
按照本发明的半导体器件的制造方法，由于用游离基氮化法对内壁氧化膜的表面进行氮化，形成氮氧化层，所以能够高精度地在内壁氧化膜的表面上形成极薄的氮氧化层。另外，借助于在内壁氧化膜的表面上形成该氮氧化层，如上所述，可以制造可靠性高的半导体器件。
在将产生氮游离基的等离子体的电子温度控制到低至1eV以上，1.5eV以下，来形成上述氮氧化层的场合，可以减少因等离子体引起的对半导体衬底的损伤。

Claims (6)

1.一种半导体器件，其特征在于，包括：
具有主表面的半导体衬底；
在上述半导体衬底的主表面上的元件隔离区形成的沟槽；
在上述沟槽的内壁上形成的内壁氧化膜；
在上述内壁氧化膜的表面形成的氮氧化层；以及
埋入上述沟槽内的隔离氧化膜。
2.如权利要求1所述的半导体器件，其特征在于：
上述氮氧化层在上述沟槽内与上述沟槽内壁隔开并沿上述沟槽内壁延伸。
3.如权利要求1所述的半导体器件，其特征在于：
上述氮氧化层的厚度在0.2nm以上，4nm以下。
4.如权利要求1所述的半导体器件，其特征在于：
上述隔离氧化膜含有杂质。
5.一种半导体器件制造方法，其特征在于，包括：
在半导体衬底的元件隔离区形成沟槽的工序；
对上述沟槽内壁进行氧化，形成内壁氧化膜的工序；
用游离基氮化法对上述内壁氧化膜的表面进行氮化，形成氮氧化层的工序；以及
在上述沟槽内埋入隔离氧化膜的工序。
6.如权利要求5所述的半导体器件制造方法，其特征在于：
使产生氮游离基的等离子体的电子温度在1eV以上，1.5eV以下，形成上述氮氧化层。
CNA031199607A 2002-07-10 2003-03-14 半导体器件及其制造方法 Pending CN1467813A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002200882A JP2004047599A (ja) 2002-07-10 2002-07-10 半導体装置およびその製造方法
JP200882/2002 2002-07-10

Publications (1)

Publication Number Publication Date
CN1467813A true CN1467813A (zh) 2004-01-14

Family

ID=29997134

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031199607A Pending CN1467813A (zh) 2002-07-10 2003-03-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20040007756A1 (zh)
JP (1) JP2004047599A (zh)
KR (1) KR20040005575A (zh)
CN (1) CN1467813A (zh)
TW (1) TW200401394A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594820A (zh) * 2013-11-11 2014-02-19 天津工业大学 一种基于共振隧穿机制的锥形缝隙天线

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003231516A1 (en) * 2002-05-16 2003-12-02 Tokyo Electron Limited Method of treating substrate
CA2559836C (en) * 2003-10-17 2014-08-12 Diet Formulations Ltd. Thermogenic and fiber containing weight-loss supplement
US20050093103A1 (en) * 2003-10-29 2005-05-05 Yoyi Gong Shallow trench isolation and fabricating method thereof
JP2006024895A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2008098420A (ja) * 2006-10-12 2008-04-24 Toshiba Corp 半導体記憶装置およびその製造方法
KR20090116702A (ko) 2007-01-09 2009-11-11 맥스파워 세미컨덕터 인크. 반도체 디바이스

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JP3583583B2 (ja) * 1997-07-08 2004-11-04 株式会社東芝 半導体装置及びその製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6727569B1 (en) * 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
US6165854A (en) * 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6153480A (en) * 1998-05-08 2000-11-28 Intel Coroporation Advanced trench sidewall oxide for shallow trench technology
US5976951A (en) * 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100382728B1 (ko) * 2000-12-09 2003-05-09 삼성전자주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346844B1 (ko) * 2000-12-09 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
US20030129839A1 (en) * 2002-01-04 2003-07-10 Shyh-Dar Lee Method of forming a liner in shallow trench isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594820A (zh) * 2013-11-11 2014-02-19 天津工业大学 一种基于共振隧穿机制的锥形缝隙天线

Also Published As

Publication number Publication date
TW200401394A (en) 2004-01-16
JP2004047599A (ja) 2004-02-12
KR20040005575A (ko) 2004-01-16
US20040007756A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
KR101274960B1 (ko) 붕소 질화물 및 붕소-질화물 유도 물질들 증착 방법
US7682927B2 (en) Method of manufacturing semiconductor device
JP4984558B2 (ja) 半導体装置の製造方法
CN105355540B (zh) 半导体器件及其制造方法
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
JP2004193585A (ja) 半導体装置の製造方法と半導体装置
JP2006019327A (ja) 半導体装置
US20050253199A1 (en) Semiconductor device and manufacturing method thereof
CN1467813A (zh) 半导体器件及其制造方法
US20050202686A1 (en) Method of manufacturing semiconductor device
KR100634260B1 (ko) 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
KR100677977B1 (ko) Ｍｏｓ 제조 방법
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
JP2007234740A (ja) 半導体装置の製造方法
TW495883B (en) Method of fabricating an insulating layer
JP2003229577A (ja) 半導体装置の製造方法。
JP4685359B2 (ja) 半導体装置の製造方法
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
JP2011040422A (ja) 半導体基板、半導体装置及び半導体装置の製造方法
KR100486825B1 (ko) 반도체 소자의 제조방법
KR100559988B1 (ko) 반도체 소자 및 그 제조방법
KR20080029151A (ko) 반도체 장치의 절연막 형성 방법
JPH09129872A (ja) 半導体素子の製造方法
TW513775B (en) Process for device isolation
KR100533646B1 (ko) 피엠디막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication