CN1460296A - 半导体器件,半导体层及其生产方法 - Google Patents

半导体器件,半导体层及其生产方法 Download PDF

Info

Publication number
CN1460296A
CN1460296A CN02801861A CN02801861A CN1460296A CN 1460296 A CN1460296 A CN 1460296A CN 02801861 A CN02801861 A CN 02801861A CN 02801861 A CN02801861 A CN 02801861A CN 1460296 A CN1460296 A CN 1460296A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
band gap
mixed crystal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02801861A
Other languages
English (en)
Other versions
CN1214467C (zh
Inventor
宇田川隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001158282A external-priority patent/JP4431290B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN1460296A publication Critical patent/CN1460296A/zh
Application granted granted Critical
Publication of CN1214467C publication Critical patent/CN1214467C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明通过汽相法制备半导体器件，并且提供一种半导体层，该半导体层由磷化硼(BP)或一种BP基混合晶体组成，上述磷化硼(BP)在室温下具有不少于2.8eV和不多于3.4eV的带隙，而BP基混合晶体含有磷化硼(BP)并用下面分子式表示：BαAlβGaγIn1－α－β－γPδAsεN1－δ－ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)。

Description

半导体器件，半导体层及其生产方法
技术领域
本发明涉及：一种磷化硼(BP)层或一种磷化硼(BP)基混合晶体层，上述磷化硼(BP)层在室温下具有一个2.8-3.4电子伏特(eV)的带隙，而磷化硼(BP)基混合晶体层含有磷化硼，并用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)；和一种BP层或BP基混合晶体层的生产方法。
背景技术
包括属于元素周期表第III族的硼(B)，和一种属于第V族的元素的III-V族化合物半导体，包括氮化硼(BN)，磷化硼(BP)，和砷化硼(Bas)。例如，六角晶系的氮化硼(BN)是一种间接跃迁型半导体，它在室温下具有一带隙为7.5eV(参见Iwao Teramoto，Handotai Debaisu Gairon(半导体器件概论)，第一版，P28，Baifukan(1995.3.30))。砷化硼(BAs)已知是一种间接跃迁型III-V族化合物，它在室温下具有一带隙为约0.85eV(参见Handotai Debaisu Gairon(半导体器件概论))。
另一方面，磷化硼(BP)是一种III-V族化合物半导体(参见Nature，179，No.4569，P1075(1957))，并且对一个间接跃迁型半导体的带隙曾报道几个数值。例如，B.Stone等报道淀积在石英板上的多晶BP层室温带隙为约6eV，该带隙是用光学吸收法测定的(参见Phys.Rev.Lett.，Vol.4，No.6，pp282-284(1960))。按照J.L.Peret的结果，BP的带隙测得为6.0eV(参见J.Am.Ceramic soc.，47(1)pp44-46(1964))。另外，N.Sclar报道，根据离子半径值和共价半径值，在绝对零度(＝0K)下的带隙为6.20eV(参见J.Appl.Phys.，33(10)，pp2999-3002(1962)。此外，Manca报道了4.2eV带隙(参见J.Phys.Chem..Solids，20，pp268-273(1961))。
另一方面，R.J.Archer等报道立方晶系BP的室温带隙为2eV，该带隙是从磷化镍熔液生长的单晶BP测定的(参见Phys.Rev.Lett.，12(19)，pp538-540(1964))，并且还报道一个带隙为2.1eV，该带隙是根据结合能值从理论计算确定的(参见J.Appl.Phys.，36 pp330-331(1965))。这样，磷化硼(BP)的带隙差别很大(参见J.Phys.Chem..Solids，29，pp1025-1032(1968))，然而，迄今为止对BP的带隙普遍应用约2eV的一个数值(参见(1)RCA Review，25，pp159-167(1964)；(2)Z.anorg.allg.Chem，349，pp151-157(1967)；(3)J.Appl.Phys.，36(1965)；(4)Handotai DebaisuGairon(半导体器件概论)，p28；以及(5)Isamu Akasaki，III-V Zoku Kagobutsu Handotai(III-V族化合物半导体)第一版，P150，Baifukan(1994.5.20))。
利用磷化硼(BP)和BP基混合晶体作为构成一半导体发光器件的功能层，上述BP基混合晶体用下面分子式表示：BxAlyGa1-x-yN1-zPz(其中0＜x＝1，0＝y＜1，0＜x+y＝1，0＜z＝1)。在常规技术中，例如利用一个包括BP的单层来构成短波长可见光发光二极管(LED)或激光二极管(LD)中的缓冲层(参见，JP-A-2-275682)(如此处所用的术语“JP-A”意思是指“日本未经审查的专利申请，第一次公布号”)。另外，已知一种情况是，一种pn结型异质结结构的发光部分由一BP单层与一BxAlyGa1-x-yN1-zPz混合晶体单层的超晶格结构制成(参见JP-A-10-242514)。此外，由带有BxAlyGa1-x-yN1-zPz混合晶体单层的超晶格结构构成一包覆(阻挡)层的技术是已知的(参见JP-A-2-288371)。因为在室温下具有带隙为2eV的磷化硼(BP)不能对发光层产生阻挡层效应，所以在上述常规情况下，利用一种含氮的混合晶体层，通过将BP和氮化铝(AIN)等形成一种混合晶体，将室温带隙升高例如到2.7eV(参见JP-A-2-288371)。
另外，已知一种利用一BP单层制成异质双极晶体管(HBT)的情况(参见J.Electrochem.Soc.，125(4)，pp633-637(1978)。在这种常规HBT中，利用一种具有带隙为2.0eV的BP单层，该BP单层用乙硼烷(B2H6)/膦(PH3)汽相生长法生长在具有一(100)面的硅(Si)晶体衬底上(参见J.Electrochem.Soc.，125(1978)。此外，公开了一种利用一具有带隙为2.0eV的BP单层作为窗口层制造太阳能电池的技术(参见J.Electrochem.Soc.，125(1978))。
如上所述，迄今为止半导体器件都是用具有带隙为约2eV的磷化硼(BP)或含有具有这种带隙的BP的混合晶体制造。在上述用具有室温带隙为1.1eV的Si作为基体材料所制造的太阳能电池中，发现即使具有带隙为2.0eV的BP层也能有效地用作窗口层，因为它的带隙大于基体Si的带隙(参见J.Electrochem.Soc.，125(1978))。然而，另一方面，在用Si作为衬底形成BP层的常规技术中，曾报道带隙取决于Si单晶作为衬底的平面方向，并且变窄(参见Tatau Nishinaga，Oyo Butsuri(应用物理学)，Vol.45，No.9，pp891-897(1976))。另外，曾报道与在具有(100)面的Si衬底上形成的BP层相比，在具有(111)面的Si衬底上形成的BP层具有一大的平面缺陷密度，并因此变得不透明(参见Oyo Butsuri(应用物理学)，pp895-896)。
而且，曾有报道说由于大量的平面缺陷，所以晶格常数变大，并且带隙变得更窄(参见Oyo Butsuri(应用物理学)，p896)。惯常已知晶格常数和带隙相互有关，并且正如众所周知的，带隙随着晶格常数变小而增加(参见III-V Zoku Kagobutsu Handotai(III-V族化合物半导体)，P31)。换句话说，按照惯常的研究，可以认识到，形成具有带隙小于约2.0eV的BP层，视形成BP层的条件而定，上述小于约2.0eV的带隙普遍用作BP层的带隙。这种小带隙产生一个问题是，用磷化硼(BP)晶体层不能很容易地制造出具有高击穿电压的耐环境半导体器件。
例如，在一种室温下具有450nm发光波长的异质结型蓝色LED或LD中，利用具有室温带隙为2.8eV的发光层。为了达到对这个发光层的包覆作用，阻挡层必需由一具有室温带隙为至少约2.8eV的半导材料组成。因此，在制造常规的磷化硼(BP)基发光器件的异质结发光部分时，有一个问题是包覆层不能由具有室温带隙为约2eV的磷化硼(BP)组成。为了克服这个问题，在常规技术中，如上所述形成一种含BP的混合晶体例如BxAlyGa1-x-yN1-zPz多元素混合晶体，并用其制造一个具有高带隙的阻挡层(参见JP-A-2-288371)。然而，众所周知，随着构成混合晶体的元素数增加，需要一种高水平的技术例如来控制构成元素的组成比，和此外，一种具有良好质量的晶体层更难得到(参见Handotai Debaisu Gairon(半导体器件概论)，P24)。这样，由层的形成看来，常规技术有一个问题是作为阻挡层的BP混合晶体层不能方便而简单地形成。
另外，例如，在一常规的npn型异质结双极晶体管(HBT)中，采用具有带隙为2.0eV的BP层作为n型发射极(参见J.Electrochem.Soc.，125(1978))。另一方面，对P型基极层，采用一P型Si层(参见J.Electrochem.Soc.，125(1978))。Si的带隙为约1.1eV，因此BP发射极层的异质结结构与Si基极层之间的带隙差只是0.9eV。考虑到如果用一BP层制造发射极层，它与常规技术相比发射极层和基极层之间产生较大的带隙差则可以更多地抑制基极电流从基极层漏泄到发射极层，并可以改善电流传输比(＝发射极电流/集电极电流)(参见Isamu Akasaki(编者)III-V ZokuKagobutsu Handotai(III-V族化合物半导体)，pp239-242)；结果，可以生产具有极好特性的HBT。
闪锌矿晶体型，更准确地说是立方晶系闪锌矿型磷化硼(BP)单晶的晶格常数是0.4538nm(参见Handotai Debaisu Gairon(半导体器件概论)，p28)。另一方面，具有晶格常数为0.4538nm的第III族元素氮化物半导体是已知的，如具有氮(N)组成比为0.97的立方晶系磷氮化镓混合晶体(组成分子式：GaN0.97P0.03)，和具有铟(In)组成比为0.10的氮化镓铟(Ga0.90In0.10N)。因此，如果采用BP层和这种第III族元素氮化物半导体，则可以制成一种晶格匹配叠加层型的二维电子气场效应晶体管(TEGFET)，该TEGFET用于得到高电子迁移率是有利的(参见K.Seeger，Semikondakuta no Butsurigaku，(Ge)(半导体物理学(最后卷))，第一次印刷，pp352-353，Yoshioka Shoten(1991.6.25))。例如TEGFET可以用上述直接跃迁型第III族元素氮化物半导体作为二维电子气(TEG)沟道层和用间接跃迁型BP层作为间隔层或电子供给层制造。在利用BP层的第III族元素氮化物半导体中，如果一个与电子沟道层形成异质结的间隔层或电子供给层由具有大于常规技术中带隙的磷化硼(BP)组成，则可以使在与电子沟道层的异质结界面处的阻挡层差别变大。这有利于在异质结界面附近的电子沟道层区域中累积二维电子。结果，可以得到一种利用高电子迁移率的第III族元素氮化物半导体TEGFET。
如果一种具有大室温带隙的BP层可以用，则也可以使与其它半导体层的导带不连续性更大。具有大的带不连续性和大阻挡层差别的异质结结构用于得到高电子迁移率是有效的，因为二维电子可以有效地累积。在Hall器件情况下，该Hall器件是一种磁电变换器件，利用具有高电子迁移率的结构来得到对磁性具有较高灵敏度的器件是有利的(参见Shoei Kataoka，Jiden Henkan Soshi(磁电变换器件)，第4次印刷，pp56-58，Nikkan KogyoShinbun(1971.2.1))。因此，实现一种含BP层的异质结结构，上述BP层具有比常规技术中更大的带隙被认为也有助于制造能显示高产品灵敏度的高灵敏度Hall器件(参见Jiden Henkan Soshi(磁电变换器件)，P56)。
另外，例如，在采用Si单晶衬底的Schottky阻挡层二极管情况下，如果可以形成一个具有室温带隙超过约2eV的BP层，则这可以有助于制造一种具有高击穿电压的Schottky阻挡层二极管。考虑到当带隙变得更大时，半导体材料性质中的本征载流子密度可能更多受到抑制(参见III-VZoku Kagobutsu Handotai(III-V族化合物半导体)，pp172-174)，因此，这一BP层用于制造能在高温下工作的耐环境器件是有利的。
正如这些常规情况中那样，迄今为止半导体器件都是用具有带隙为约2eV的BP层制造。如果可以形成具有更大带隙的BP层，预计半导体器件在它的性能上可以改善和增强。在迄今为止的研究中，如上所述已知一种形成具有高带隙约6eV的BP层情况(参见Phys.Rev.Lett.，4(6)(1960))。然而，这是一种多晶层，并且不一定适合于制造半导体器件的有效层或功能层。在具有这样大带隙的宽隙半导体中，通过掺杂质控制传导类型和控制载流子密度都很困难。一种适合于制造半导体器件中功能层的BP层，如TEGFET中间隔层或电子供给层或者HBT中发射极层，都是具有带隙为约3eV的BP晶体层。
根据迄今为止对于化合物半导体带隙的研究，已知当使组成元素的平均原子序数变得越小，则带隙往往变得越大(参见Kazuo Fueki等，OyoKagaku Shirizu 3，Denshi Zairyo no Kagaku(应用化学丛书3，电子学材料化学)，pp26-29，Maruzen(1981.7.20))。平均原子序数是构成化合物半导体各元素原子序数算术平均值。图1示出室温下的带隙与各种III-V族化合物半导体平均原子序数之间的关系。例如，包括镓(Ga)(原子序数＝31)和砷(As)(原子序数＝33)的砷化镓(GaAs)(平均原子序数＝32)室温带隙为1.43eV(参见Handotai Debaisu Gairon(半导体器件概论)p28)。另一方面，具有平均原子序数小于GaAs的磷化镓(GaP)(平均原子序数＝23)室温带隙大至2.26eV(参见Handotai Debaisu Gairon(半导体器件概论)p28)。这种关系应用到II-VI族化合物半导体上，并认识到，当使组成原子的平均原子序数变得越小，带隙往往会变得越大(参见K.Seeger，Semikondakuta no Butsurigaku(Jo)(半导体物理学(第一卷))，第一次印刷，P36，Yoshika Shoten(1991.6.10)。
据说，根据室温带隙与平均原子序数关系的这种趋势，可以认为III-V族化合物半导体的带隙具有比较大的离子结合性质。假定这种趋势也可应用于在各成分元素之间负电性具有较小差别并具有一种强共价结合性能的BP晶体，即BP单晶层的带隙被认为是约3eV。而且，根据Van Vechten所提出的“介电法”(参见：(1)J.A.Van Vechten，Phys.Rev.Lett.，182(1969)，891；和(2)Isamu Akasaki(编者)，III Zoku ChikkabutsuHandotai(第III族元素氮化物半导体)第一版，pp19-21，Baifukan(1999.12.8))，计算出的BP单晶带隙为2.98eV。在这种带隙的理论计算中，碳(金刚石)(C)和硅(Si)单晶的晶格常数分别设定为0.3567nm和0.4531nm。C(金刚石)和Si的最小原子间距离分别设定为0.154nm和0.234nm(参见Kagaku Binran Kisohen(化学手册，元素的)，第3次印刷，p1259，Maruzen(1970.8.20))。关于计算所必需的另一些值，采用所提出的值(参见III Zoku Chikkabutsu Handotai(第III族元素氮化物半导体)p20-21)。
目前，还没有发现具有室温带隙为约3eV的磷化硼(BP)或含该BP的磷化硼(BP)基混合晶体，它们的单层用于制造上述半导体器件是有利的。这可归因于事实上还不清楚用于形成具有极好结晶度的BP层的方法。更具体地说，还不清楚用于形成具有适合于制造半导体器件带隙的BP基混合晶体层的方法。为了用一BP晶体层改善半导体器件的性能，必需建立用于形成具有带隙为约3eV的BP晶体层的方法。然而，尽管BP晶体层的层形成迄止都是利用汽相生长法或类似方式进行的，但还没有发现用于形成具有带隙约为3eV的BP晶体层的方法。
发明的公开内容
本发明根据这些情况作出，并且本发明的目的是阐明一种在室温下具有带隙为2.8-3.4电子伏特(eV)的BP层或含有磷化硼的磷化硼(BP)基混合层用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)，具有上述BP层或BP基混合晶体层的半导体器件，和BP层或BP基混合晶体层的制造方法，并因而提供了一种改善和增强半导体器件性能的半导体器件，该半导体器件的半导体层，及半导体层的制造方法。
更具体地说，本发明提供：
(1)一种具有一半导体层的半导体器件，上述半导体层包括在室温下具有不少于2.8eV和不多于3.4eV带隙的磷化硼(BP)；
(2)如(1)中所述的半导体器件，该半导体器件具有一个一种半导体层与另一种半导体层的异质结，上述一种半导体层包括磷化硼(BP)，而另一种半导体层具有与包括BP的半导体层不同的带隙；
(3)如(2)中所述的半导体器件，其中包括磷化硼(BP)的半导体层和与包括BP的半导体层形成一异质结的半导体层是晶格匹配的；
(4)如(3)中所述的半导体器件，其中与包括磷化硼(BP)的半导体层形成一异质结的半导体层是GaN0.97P0.03；和
(5)如(1)-(4)其中之一所述的半导体器件，其中包括磷化硼(BP)的半导体层叠加在晶体衬底上。
本发明还提供：
(6)一种半导体器件，该半导体器件具有一个半导体层，该半导体层包括一种含有磷化硼(BP)的磷化硼(BP)基混合晶体，上述磷化硼具有一在室温下不少于2.8eV和不多于3.4eV的带隙，而磷化硼(BP)基混合晶体用下面分子式表示BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)；
(7)如(6)中所述的半导体器件，其中磷化硼(BP)基混合晶体是磷化硼铝混合晶体(BxAl1-xP：0＜x＜1)，磷化硼镓混合晶体(BxGa1-xP：0＜x＜1)或磷化硼铟混合晶体(BxIn1-xP：0＜x＜1)；
(8)如(6)或(7)中所述的半导体器件，具有一种半导体层与另一种半导体层的异质结，上述一种半导体层包括一个磷化硼(BP)基混合晶体，而另一种半导体层具有与包括BP基混合晶体的半导体层不同的带隙；
(9)如(8)中所述的半导体器件，其中包括磷化硼(BP)基混合晶体的半导体层和与包括BP基混合晶体的半导体层形成一异质结的半导体层二者是晶格匹配的；及
(10)如(6)-(9)其中之一所述的半导体器件，其中包括磷化硼(BP)基混合晶体的半导体层叠加在一晶体衬底上。
本发明还提供；
(11)如(1)-(10)其中之一所述的半导体器件，该半导体器件具有一Pn结结构；
(12)如(11)中所述的半导体器件，该半导体器件是一种发光器件；
(13)如(1)-(10)其中之一所述的半导体器件，该半导体器件是一种光电探测器件；
(14)如(1)-(10)其中之一所述的半导体器件，该半导体器件是一种晶体管；
(15)如(14)中所述的半导体器件，该半导体器件是一种场效应晶体管(FET)；
(16)如(14)中所述的半导体器件，该半导体器件是一种异质结双极晶体管(HBT)；
(17)如(1)-(10)其中之一所述的半导体器件，该半导体器件是一种Hall器件；
本发明还提供：
(18)一个半导体层，该半导体层包括磷化硼(BP)，上述磷化硼(BP)在室温下具有一不少于2.8eV和不多于3.4eV的带隙；
(19)如(18)中所述的半导体层，其中包括磷化硼(BP)的半导体层叠加在一晶体衬底上；
(20)一种包括磷化硼(BP)基混合晶体的半导体层，上述磷化硼(BP)基混合晶体含有在室温下具有一不少于2.8eV和不多于3.4eV带隙的磷化硼(BP)，并且用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)；
(21)如(20)所述的半导体层，其中磷化硼(BP)基混合晶体是磷化硼铝混合晶体(BxAl1-xP：0＜x＜1)，磷化硼镓混合晶体(BxGa1-xP：0＜x＜1)或磷化硼铟混合晶体(BxIn1-xP：0＜x＜1)；以及
(22)如(20)或(21)中所述的半导体层，其中包括磷化硼(BP)基混合晶体的半导体层叠加在一个晶体衬底上；
本发明还提供：
(23)一种用于生长如(18)或(20)中所述半导体层的方法，该方法包括用一种金属有机物化学汽相淀积法(MOCVD法)在下列条件下形成一个半导体层：在高于750℃和不高于1200℃的温度下，包括磷(P)的第V族元素源总供给量与包括硼(B)的第III族元素总供给量的比值不少于15和不多于60，及半导体层的生长速率不少于2nm/min和不多于30nm/min；及
(24)如(23)中所述用于生长一半导体层的方法，该方法包括用一种MOCVD方法，在不低于250℃和不高于750℃的温度下，在一晶体衬底上形成一缓冲层，并在该缓冲层上生长一半导体层，上述缓冲层由其主要部分是无定形的磷化硼或磷化硼基混合晶体组成。
本发明还提供：
(25)一种半导体器件，该半导体器件包括一种晶体衬底和一种如(18)或(20)所述的半导体层，其中半导体层叠加在晶体衬底上；
(26)一种半导体器件，该半导体器件包括一个衬底，一个如(18)或(20)中所述的第一半导体层和一个具有与该第一半导体层带隙不同的第二半导体层，其中第一半导体层和第二半导体层形成一个异质结；
(27)如(26)中所述的半导体器件，其中第一半导体层和第二半导体层是晶格匹配的；及
(28)如(25)-(27)其中之一所述的半导体器件，该半导体器件具有一个pn结结构。
本发明还提供；
(29)用于生长如(18)-(22)其中之一所述半导体层的方法，该方法包括用一汽相生长方法生长半导体层；
(30)用于生长如(29)所述半导体层的方法，其中半导体层是在高于750℃和不高于1200℃的温度下生长；
(31)用于生长如(29)或(30)所述半导体层的方法，其中汽相生长方法是一种金属有机物化学汽相淀积法(MOCVD法)；及
(32)用于生长如(31)所述半导体层的方法，其中在半导体层生长期间，包括磷(P)的第V族元素源总供给量与包括硼(B)的第III族元素源总供给量之比值不少于15和不多于60，及半导体层的生长速率是不少于2nm/min和不多于30nm/min。
本发明还提供：
(33)一种用于生长一半导体层的方法，该方法包括用一MOCVD法在不低于250℃和不高于750℃的温度下，在一晶体衬底上形成一个缓冲层和在该缓冲层上生长一个半导体层，上述缓冲层由一种其主要部分是无定形的磷化硼(BP)或磷化硼(BP)基混合晶体组成，而上述半导体层由一种在室温下具有带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)组成；
(34)一种用于生长一半导体层的方法，该方法包括用一MOCVD法在不低于250℃和不高于750℃的温度下，在一晶体衬底上形成一个缓冲层和在该缓冲层上生长一个半导体层，上述缓冲层由一种其主要部分是无定形的磷化硼(BP)或磷化硼(BP)基混合晶体组成，而上述半导体层由一种磷化硼(BP)基混合晶体组成，该磷化硼(BP)基混合晶体含有在室温下具有带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)，并且用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)；
(35)用于生长如(34)所述半导体层的方法，其中磷化硼(BP)基混合晶体是磷化硼铝混合晶体(BxAl1-xP：0＜x＜1)，磷化硼镓混合晶体(BxGa1-xP：0＜x＜1)或磷化硼铟混合晶体(BxIn1-xP：0＜x＜1)；
(36)用于生长如(33)-(35)其中之一所述半导体层的方法，其中半导体层是用一汽相生长法在高于750℃和不高于1200℃温度下生长；及
(37)用于生长如(33)-(36)其中之一所述半导体层的方法，其中半导体层用MOCVD法生长。
附图简介
图1是示出III-V族化合物半导体在室温下的带隙与各组成元素平均原子序数之间关系的曲线图。
图2是示出按照本发明所述的BP半导体层吸收系数与光子能量关系的曲线图。
图3是按照本发明所述BP半导体层的阴极射线发光(CL)光谱。
图4是用按照本发明所述BP层制造的TEGFET示意剖视图。
图5是用按照本发明所述的BP半导体层制造的用于Hall器件的叠加层结构示意剖视图。
图6是按照本发明例1所述pn结型LED示意剖视图。
图7是示出按照本发明例1所述的BP层折射指数和消光系数与波长关系的曲线图。
图8是示出按照本发明例1所述的BP层介电常数虚数部分和光子能量之间关系的曲线图。
图9是按照本发明例2所述的pn结型二极管示意剖视图。
图10是示出按照本发明例2所述的pn结型二极管电流-电压特性的曲线图。
图11是示出按照本发明例3所述npn结型HBT结构的示意剖视图。
图12是按照本发明例3所述光电探测器件的示意剖视图。
实施本发明的最佳方式
通过利用例如一种半导体单晶如硅(Si)，磷化镓(GaP)，或砷化镓(GaAs)作为衬底，可以制造出按照本发明所述的具有一半导体层的半导体器件，上述半导体层包括磷化硼(BP)或一种磷化硼(BP)基混合晶体。将这种具有电导率的半导体单晶作为衬底，用于例如LED，LD，或光电探测器件中是有利的，因为电极可以简单设置，并因此可以很容易制造发光或光电探测器件。与III-V族化合物半导体相比，具有高熔点的硅(Si单晶)即使在约1000℃的外延生长温度下也具有耐热性并因此可以适合用作衬底晶体。另外在集成各种器件情况下，硅可以适合用作衬底。一种氧化物单晶如蓝宝石(α-Al2O3单晶)由于它的电绝缘性质而起到例如防止器件工作电流泄漏量的作用，并且因此可以适合用于例如一种场效应晶体管(FET)，在这里漏电流的泄漏量被抑制。金刚石(C)和碳化硅(SiC)具有较高的热导率，并因此尤其适合作为电力用FET的衬底，这里器件必需冷却。
在衬底表面上的平面方向优选的是用一低Miller指数平面如{100}，{110}，或{111}表示。一种其表面是一与低Miller指数平面成几度到几十度角倾斜的平面的硅单晶也可以用作衬底。在闪锌矿的晶体如Si，GaP，和GaAs的{111}晶面上，构成晶体的原子与{100}晶面相比是致密存在，并且这在防止构成外延生长层的原子扩散到衬底中或侵入衬底内部时是有效的。具有高Miller指数平面如{311}或{511}的单晶在防止构成生长层的元素侵入单晶衬底的内部如沟道也是有效的(参见R.G.Wilson和G.R.Brewer，应用于离子注入的离子束，(John Wiley & Sons，Inc.，pp263-265(1973))；然而，上面外延生长层的生长方向因平面方面反射到衬底表面上而显示较高的指数，并且这在某些情况下产生一个问题是例如使在切割成单个器件时变复杂。
按照本发明所述的具有一种包括磷化硼(BP)半导体层的半导体器件，其特征在于磷化硼(BP)半导体层具有一在特定范围内的带隙。按照本发明所述具有一种包括磷化硼(BP)基混合晶体的半导体层的半导体器件，其特征在于含BP的BP基混合晶体层具有一特定带隙。BP基混合晶体层是一种含硼(B)和磷(P)作为组成元素的III-V族化合物半导体混合晶体。一些混合晶体的例子包括一种用下面分子式表示的混合晶体：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)。混合晶体的一些特殊例子包括磷化硼铝(BxAl1-xP：0＝x＝1)混合晶体，磷化硼镓(BxGa1-xP：0＝x＝1)，混合晶体或磷化硼铟(BxIn1-xP：0＝x＝1)混合晶体。混合晶体的另一些例子包括氮磷化硼(BPyN1-y：0＜y＝1)，磷砷化硼(BPyAsr-1：0＜y＝1)和磷砷化硼镓(BxGa1-xpyAs1-y：0＜x＝1，0＜y＝1)。
磷化硼(BP)或磷化硼(BP)基混合晶体层的机电规范适当地按照器件设定。在一n沟道型TEGFET的电子供给层具有n型电子沟道层情况下，采用一种具有例如层厚为约10nm-约50nm和载流子浓度为约1×1018cm-3-约5×1018cm-3的n型BP层。在发光二极管(LED)中，能让发出的光有效地穿透到外部的窗口层是与下面层如包覆层传导形式一致的n-型或p-型，并且用具有良好电导率的BP层或BP基混合晶体层制成，上述电导率超过例如约1×1018cm-3。在激光二极管(LD)中，阻流层用一导电层制成，该导电层是有与下面层如具有高电阻的上面包覆层，或一种BP或BP基混合晶体层相反的传导形式。磷化硼(BP)二元半导体是一种间接半导体(参见Handotai Debaisu Gairon(半导体器件概论)，P28)。另一方面，BP具有一小的离子结合性能，按Philips数据为0.006(参见Handotai Ketsugoron(半导体结合理论)，pp.49-51)。因此，掺杂剂的电激活比高，并且可以很容得到具有高载流子浓度和低电阻的BP晶体层。在本发明中，这种具有低电阻的BP层优选的是例如用作LED中的电流扩散层或者用作LD或FET中的欧姆接触层，以便制造一种BP基半导体器件。在需要一个导电缓冲层的BP基半导体器件中，BP层适合用于构成导电缓冲层。
按照本发明所述的BP晶体层和BP基混合晶体层用普遍已知的汽相生长法生长，如：金属有机物化学汽相淀积(MOCVD)法(参见Inst.Phys.Conf.Ser.，No.129，IOP Publishing LtD，pp.157-162(1993))，分子束外延(MBE)法(参见J.Solid State Chem.，133，pp.269-272(1997))，卤化物法，和氢化物法。金属有机物化学汽相淀积法是一种汽相生长法，该方法用一种有机硼化合物为硼(B)源。在MOCVD法中，例如，磷化硼镓(BxGa1-xP：0＝x＝1)混合晶体用一种原料体系生长，该原料体系包括：三乙基硼烷((C2H5)3B)，三甲基镓((CH3)3Ga)，三乙基镓((C2H5)3Ga)，或一种有机磷化合物如膦(PH3)和三烃基磷化物。在用卤化物法汽相生长磷化硼(BP)晶体层时，可以用一种卤化硼如三氯化硼(BCl3)作为硼(B)源，并可以用一种卤化磷如三氯化磷(PCl3)作为磷(P)源(参见Nippon Kessho Seicho Gakkaishi(Journal of the JapaneseAssociation for Crystal Growth Society)，Vol.24，No.2，P.150(1997))。另外，已知一种用三氯化硼(BCl3)作为硼源的卤化物法(参见J.Appl.Phys.，42(1)，pp.420-424(1971))。在氢化物法中，BP晶体层可以用例如一种氢化硼如硼烷(BH3)或乙硼烷(B2H6)作为硼(B)源和一种氢化磷如膦(PH3)作为磷源生长(参见：(1)J.Crystal Growth，24/25，pp.193-196(1974)；和(2)J.Crystal Growth，132，pp.611-613(1993))。
汽相生长法有利的是，与例如常规的从镍(Ni)-磷(P)熔液或铜(Cu)-磷(P)熔液生长磷化硼(BP)晶体的所谓液相生长法相比，可以很容易控制BP基混合晶体层的层厚和混合晶体组成比(参见J.Electrochem.SOC.，120(6)，pp.802-806(1973))。另外，汽相生长法有利的是，可以很容易形成BP层或BP基混合物晶体层与另一个半导体层的异质结结构。尤其是，当使用一种装备有管道系统的MOCVD装置。该管道系统能急剧改变送入生长反应炉中的气体原料种类时，晶体层的组成可以突跃式改变。组成在异质结界面处突跃式改变的所谓突跃异质结界面结构在累积低维电子中是有效的。因此，具有一BP层或BP基混合晶体层的突跃异质结界面结构，用MOCVD法形成，具有产生一种BP基半导体器件如TEGET的作用，上述BP基半导体器件具有极好的电子迁移率。
BP层或BP基混合晶体层生长期间的温度，通过考虑汽相生长方法，作为衬底的晶体材料，和目标BP层或BP基混合晶体层的晶体形式确定。为了得到单晶BP层，超过750℃的温度一般是必需几乎与汽相生长装置无关。为了用一三乙基硼烷((C2H5)3B)/膦(PH3)/氢(H2)反应体系通过大气压(几乎是大气压)或减压MOCVD装置得到单晶BP层，高于750℃和不高于1200℃的温度是适合的(参见美国专利No.6,069,021)。换言之，衬底材料必需从耐热性足够高的晶体中选定，以便在这一高温下不引起变性。在这个高温区中具有耐热性的衬底材料例子包括磷化硼(BP)单晶(参见：(1)Z.anorg.Allg.Chem.，349(1967)；(2)Kristall und Technik，2(4)，pp.523-534(1967)；(3)Kristall und Technik，4(4)，pp.487-493(1969)；和(4)J.Electrochem.Soc.，120(1973))，蓝宝石(α-Al2O3)，碳化硅(SiC)(参见J.Appl.Phys.，42(1)(1971))，和硅(硅单晶)。在超过1200℃的高温下，容易形成一种多角晶系磷化硼，该多角晶系磷化硼用分子式B6P或B13P2表示(参见J.Am.Ceram.Soc.，pp.44-46(1964))，而这是在得到包括一磷化硼的单晶层时的缺点。例如，从单晶BP层或BP基混合晶体层，可以制成一TEGFET的电子供给层或者LED或LD的包覆层。由其生长的BP层或混合物晶体层的晶体形式(结构)可以从根据一般X射线衍射分析(XRD)或电子束衍射所得到的衍射图形确定。在单晶情况下，得到一些似光点的衍射点(参见J.Crystal Growth，70(1984)，pp.507-514)。
为了用同一反应体系通过MOCVD装置得到一种无定形或多晶BP晶体层，用一不低于250℃和不高于750℃的较低温度是适合的(参见美国专利6,069,021)。在衬底上形成供磷基半导体器件用的叠加层结构时，该叠加层结构含与构成衬底的晶体大都晶格失配的生长层，其主要部分是无定形的BP层或BP基混合晶体层施加松驰晶格失配和提供具有极好结晶度的生长层的影响。另外，主要部分是无定形的BP层或BP基混合晶体层有效地起防止从衬底表面除去生长层的作用，从衬底表面除去生长层主要是由于衬底材料和生长层之间热膨胀系数不同而造成的。因此，主要部分是无定形的BP层可以例如用作构成磷基半导体器件的一个缓冲层。缓冲层也可以例如从一个叠加结构形成，该叠加结构通过将在较高温度下生长的磷化硼(BP)单晶层叠加在于较低温度下生长的无定形磷化硼层上得到(参见美国专利No.6,029,021)。另外在使用与BP晶格失配的衬底情况下，如果能插入无定形BP层，则可以很容易得到一种具有极好结晶度的BP单晶层。例如，在磷化硼基半导体发光器件情况下，包括一个叠层结构的缓冲层有利之处在于可以形成一个提供高强度光发射的发光部分。而且，例如，在磷化硼基HBT情况下，叠层结构的缓冲层有利之处在于可以在其上形成一个具有很少晶体缺陷的优质集电极层或辅助集电极层，如可影响晶格失配的错配位错。
与单晶衬底晶格匹配的生长层也可以由BP基混合晶体层制成。例如，具有一硼组成比为0.02(磷化硼混合晶体比＝2％)的磷化硼镓混合晶体(B0.02Ga0.98P)是具有晶格常数为0.54309nm的BP基混合晶体层(参见JP-A-11-26608)。因此，与硅单晶(晶格常数＝0.54309nm)晶格匹配的生长层可以用B0.02Ga0.98P制造(参见JP-A-11-266006)。与Si单晶衬底晶格匹配的生长层可以用具有BP混合晶体比为33％的磷化硼铟混合晶体(B0.33In0.67P)制成。与衬底晶格匹配的BP基混合晶体生长层可以构成例如一个优质缓冲层。另外，可以制成一个磁性传感层，该磁性传感层显示出高的电子迁移率，该高电子迁移率适合于得到一种具有高产品灵敏度的Hall器件。而且，与衬底晶格匹配的BP基混合晶体生长层也适合用于例如一种光电探测器件的透光层(窗口层)。
本发明的具有一包括磷化硼(BP)的半导体层的半导体器件，可以用一种在室温下带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)半导体层制成。具有本发明的一包括磷化硼(BP)基混合晶体的半导体层的半导体器件，用含有在室温下具有带隙不少于2.8eV和不多于3.4eV的BP的BP基混合晶体半导体层制成。室温为约20℃。更具体地说，BP基半导体器件用一种BP层或BP基混合晶体层制造，上述BP层或BP基混合晶体层具有一惯常未知的介质带隙，该介质带隙超过此前作为BP带隙所建立的2eV，但不高于4.2eV-6.0eV，正如惯常所报道的。在室温下具有带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)层可以通过规定它的生长条件，尤其是通过将生长速率和原料供给比二者设定到相应规定的范围形成。磷化硼(BP)层或BP基混合晶体层的生长速率优选的是不少于2nm/min和不多于30nm/min。如果生长速率被设定为一个少于2nm/min的低速率，则磷(P)构成元素或其一种化合物不能充分地防止从生长层的表面解吸或蒸发，并且层的形成可能失败。如果生长速率设定到一个超过30nm/min的高速率，则所得到的带隙值是不合乎需要地不稳定。另外，如果生长速率毫无原因地设定高速率，则一个多晶层往往会容易生长，并且这在得到单晶层时是不利的。
除了生长速率之外，原料的供给比优选的是规定到不少于15和不多于60的范围内。在形成BP层情况下，原料的供给比是加到生长反应体系中的磷(P)源量与供给的硼(B)源量之比。在形成BP基混合晶体情况下，供给比是包括磷(P)的第V族元素源总供给量与包括硼(B)的第III族元素源总供给量之比。例如，在形成磷化硼铟(BxIn1-xP：0＝x＝1)混合晶体的情况下，原料的供给比是加到生长反应体系中的磷(P)源量与所加的硼(B)源和铟(In)源总量之比，亦即所谓的V/III比。如果V/III比被设定小于15，则生长层表面不合乎需要地无规则，而如果III/V比设定大大超过60，则很容易化学计算量地形成富磷(P)的生长层。发现过量的磷(P)进入晶格中被硼(B)占据的位置并起一个施主作用(参见KatsufusaShono，Cho LSI Jidai no Handotai Gijutsu 100 Shu[5]SemiconductorTechniques in VLSI Generation 100 Series [5])，Ohmusha(1974.5.1)，appendix of“Electronics”((1974.5)，vol.29，No.5，p.121)。一种BP或BP基混合晶体起初所属的闪锌矿型晶体具有一个简并价带结构，这里容易得到P-型半导体层(参见Toshiaki Ikoma和Hideaki Ikoma，KagobutsuHandotai no Kiso Bussei Nyumon(化合物半导体，元素的基本物理性质)，第一版，pp.14-17，Baifukan(1991.9.10))。不过，如果化学计算量组成转移到富磷(P)侧，则不利地阻止形成具有低电阻的P-型晶体层。
在评述常规汽相生长法中BP层的形成条件时，对采用乙硼烷(B2H6)、膦(PH3)、氢(H2)体系的氢化物法，已报道生长速率为约120/min-约700/min(参见Jpn.J.Appl.Phys.，13(3)(1974))。另一方面，在这种氢化物生长法中，据说V/III比(＝PH3/B2H6)必需设定到约50或50以上用于进行BP层生长(参见Jpn.Appl.Phys.，13(1974))。尤其是为得到单晶BP层，据说V/III比必需增加到250(参见Jpn.J.Appl.Phys.13(1974))。在另一些用乙硼烷和膦作为原料形成BP层的例子中，生长速率设定为最低40nm/min(katsufusa Shono，Gijutsu(Jo)(半导体技术(第1卷)第9次印刷，pp74-77，Tokyo University Shuppan Kai(1992.6.25))。而且，据说V/III比必需设定到100倍或100倍以上，以便得到显示半导体性能的BP层(参见Handotai Gijutsu(Jo)(半导体技术学(第一卷)，pp.76-77)。因此，在采用乙硼烷(B2H6)、膦(PH3)、氢(H2)体系的常规氢化物法中，可以应用如本发明中所述的低生长速率；然而，V/III比不能同时设定到满足本发明中所规定的范围。
在用氯化物作原料的卤素法中，即使V/III比设定到满足本发明的范围，也有一个问题，即在汽相生长过程中，正在生长的BP层或Si衬底本身被原料卤化物分解时所产生的卤化物腐蚀，并且可能几乎得不到具有平表面的BP层。为了在满足本发明所规定的生长速率和V/III比二者的条件下生长BP层或BP基混合晶体层，一种MOCVD法是合适的。尤其是，用一种三烷基硼烷化合物作为硼(B)源的MOCVD法可以合适地使用(参见Inst.Phys.Conf.Ser.，No.129)。按利用尤其是三烃基硼烷化合物中的三乙基硼烷((C2H5)3B)的MOCVD法，可以方便而简单地实施在低温下形成一种BP层或BP基混合晶体层或是在高温下形成单晶层。三甲基硼烷((CH3)3B)在常温下象硼烷或乙硼烷一样是气体，并且它在温度下形成一BP层或BP基混合晶体的适用性没有三乙基硼烷那样高。为了在低温下形成一BP层或BP基晶体层，一种具有低沸点并且在常温下是液体的有机硼化合物适合用作硼(B)源。
例如，在用三乙基硼烷/膦/氢的MOCVD反应体系形成磷化硼(BP)单晶层期间，生长温度优选的是850-1150℃，更优选的是900-1100℃，而甚至更优选的是950-1050℃。例如，如果在950℃下将V/III比设定为30，则可以稳定地得到具有带隙为约2.9eV的磷化硼(BP)单晶层。带隙(＝Eg)可以例如通过一般光致发光(PL)法或阴极发光(CL)法或从吸收系数与光子能量之间的关系确定(参见Seeger，Semikondakuta no Butsurigaku(Ge)(半导体物理学(最后一卷))，pp.390-400)。图2示出在上述条件下，在具有(111)面的P型硅单晶衬底上通过加硼(B)所形成的未掺杂BP层的吸收系数与光子能量的关系。从吸收系数(α：cm-1)和光子能量(hv；eV)之间的关系，所确定的室温下带隙为约3.1eV。顺便说说，在BP晶体情况下，已知带隙相对于温度的改变速率(温度系数)在每单位绝对温度下为-4.5×10-4eV(参见Z.anorg.Allg.Chem.，349(1967))。在这个温度系数中的负号意思是指随着温度降低，带隙增加。因此，BP层的带隙例如在液氮温度(＝77K)下为约3.2eV。通过将生长速率和V/III比设定到本发明所规定的相应范围，可以得到本发明的BP层。
图3示出用与上述相同的MOCVD反应体系通过设定温度为950℃，生长速率为10nm/min，和V/III比为60所生长的掺镁(Mg)P型磷化硼(BP)层的CL光谱。该光谱是在30K下测得的。因为磷化硼(BP)是一种间接半导体，所以CL光谱适当地在77K或更低温度下得到。作为一个样品的P型BP层载流子浓度为约8×1018cm-3。层厚为约2.2μm。按照采用一般峰值间距法分析，图3中所示的CL光谱分量是具有峰值波长约为378.5nm的光谱(图3中用“SP1”示出)，和具有峰值约为569.6nm的光谱(用“SP2”示出)。“SP2”似乎是一种可归因于“深”杂质水平的光谱。“SP2”所示的光谱其特征在于：认识到发光强度随着时间减少。另一方面，“SP1”被认为是一个谱带边缘吸收的光谱，并且从其峰值波长(378.5nm)，计算出带隙为约3.2eV。
通过把采用三乙基硼烷((C2H5)3B)、膦(PH3)、氢(H2)体系用MOCVD法生长未掺杂BP层的情况作为一个例子，无定形层一般具有较大的带隙。尤其是，其中具有一种畸变的BP无定形层的室温带隙有时变得大到约为3.0-3.4eV，上述畸变可归因于与下层晶格失配。通过增加生长速率生长的BP多晶层的带隙一般往往是很小。尤其是，一个具有超过约2-3μm较大厚度的厚层带隙有时例如在室温下降至约2.8-3.0eV。在分别是上述优选范围内的生长速率和V/III比的条件下生长的单晶BP层，可以具有一个在无定形层和多晶层之间的中间带隙。
当使用具有按照本发明所规定带隙的磷化硼(BP)时，可以形成一种BP基混合晶体，该BP基混合晶体具有一通常未知的带隙，用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)。例如，当使用按照本发明所述具有带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)时，可以形成在室温下具有一带隙多于约1.5eV-少于约3.4eV的磷砷化硼混合晶体(BPδAsε：0＜δ＜1，0＜ε＜1，δ+ε＝1)。如果使用具有带隙为约2.0eV的常用BP晶体，则只可以形成一种BPδAsε混合晶体(0＜δ＜1，0＜ε＜1，δ+ε＝1)，该混合晶体具有一个在很窄范围内的带隙，该范围是从如砷化硼(BAs)的带隙约1.5eV(参见III-V Zoku Kagobutsu Handotai(III-V族化合物半导体)，supra，p.150)-如磷化硼(BP)的带隙约2.0eV。
另外，例如，当使用按照本发明所述的具有带隙不少于2.8eV和不多于3.4eV的磷化硼(BP)时，可以形成一种在室温下具有带隙高于2.3eV和低于3.4eV的磷化硼镓混合晶体(BxGa1-xP：0＜x＜1)。在室温下磷化镓(GaP)的带隙为2.3eV(参见Handotai Debaisu(半导体器件概论)，p.28)，因此，当BP混合晶体比因形成具有BP的混合晶体而增加时，亦即当硼组成比(＝x)增加时，可以形成具有带隙为2.3eV或2.3eV以上的BxGa1-xP(0＜x＜1)混合晶体。顺便说说，如果用一种具有带隙为约2.0eV的常用BP形成BxGa1-xP(0＜x＜1)混合晶体，则只可以形成一种具有带隙在约2.0eV-2.3eV很窄范围内的BxGa1-xP(0＜x＜1)混合晶体。从不含砷(As)作为组成元素的BP基混合晶体，如BxGa1-xP(0＜x＜1)混合晶体，可以有利地制成一种防止造成环境污染的磷化硼半导体器件。
如在上述情况中，由BP晶体组成的BP基混合晶体具有在常用BP基混合晶体中见不到的在很宽范围的高带隙，上述BP晶体具有本发明的不少于2.8eV和不多于3.4eV的带隙。由于这个原因，BP基混合晶体例如在制造发光层用的阻挡层时特别有用，上述发光层准备发射短波长光，例如，用于一发光层的包覆层可以用具有硼组成比(＝X)为0.90的B0.90Al0.10P混合晶体制成，上述包覆层由一立方晶系氮化铟镓混合晶体(Ga0.75In0.25N)组成。磷化硼(BP)或BP基混合晶体是一种闪锌矿型晶体，并且由于它的化合价带结构(参见Kagobutsu Handotai no Kiso Bussei Nyumon(化合物半导体，元素的基本物理性质))，可以很容易得到一种P型层。因此，例如，不象六角晶系氮化镓(h-GaN)，可以很容易形成具有低电阻的P型包覆层。立方晶系Ga0.75In0.25N发光层发出种具有光发射波长为443nm的淡紫色近紫外光，并因此可以由一个异质结结构有利地制成一种pn结型的发光部分，该发光部分具有单或双异质结结构，并产生蓝带光发射，上述异质结结构包括B0.90Al0.10P混合晶体和Ga0.75In0.25N混合晶体。B0.90Al0.10P混合晶体和Ga0.75In0.25N具有相同的晶格常数(＝0.4628nm)(立方晶系氮化铟(InN)的晶格常数计算为0.498nm；参见III-V ZokuKagobutsu Handotai(III-V族化合物半导体)，p.330)。换句话说，因为与发光层晶格匹配的包覆层可以用本发明的BP基混合晶体制成，所以晶格匹配系统的发光部分可以制成。相互晶格匹配的晶体层可以是具有很少缺陷的高质量晶体层，这些缺陷可归因于晶格失配。因此，从晶格匹配系统的发光部分发出高强度的光，并且这可有助于制造一种高发光磷化硼基发光半导体器件。如此处所用的相互晶格匹配的晶体层意思是指成一种关系的晶体层，即晶格匹配度为±4％或更小。
另外，利用本发明的磷化硼(BP)或BP基混合晶体层来制成适合于制造LED或LD的晶格匹配系统发光部分是有利的。例如，一种晶格匹配系统的pn结型发光部分可以用一种包覆层和一种发光层制造，上述包覆层包括n型或p型磷化硼(BP)(BP：晶格常数＝0.4538nm)，而发光层包括具有磷(P)组成比为0.03的氮磷化镓(GaN0.97P0.03：晶格常数＝0.4538nm)。另外，一种晶格匹配系统的发光部分可以很容易用一个发光层，和一个包覆层制造制造，上述发光层包括具有磷组成比为0.10的立方晶系GaN0.90P0.10，而包覆层包括具有镓(Ga)组成比为0.07立方晶系磷化硼镓(B0.93Ga0.07P)。同样，一种晶格匹配系统的发光部分还可以用氮砷化镓(GaN1-xAsx：0＝x＝1)作为发光层制造。然而，在标准条件下，由氮化镓(GaN)所产生的能量是(-)26.2kcal/mol，而砷化镓产生的能量更大，为(-)19.2kcal/mol(参见JP-A-10-53487)。另一方面，由GaP所产生的能量为(-)29.2kcal/mol，并小于GaN产生的能量(参见JP-A-10-53487)。因此，GaN1-xP混合晶体可以比GaN1-xAsx混合晶体更容易形成，并且这是有利的。一种用于GaN1-xPx发光层的包覆层用一种在室温下具有较大带隙的BP层或BP基混合晶体层制造。一种能够令人满意地对发光层起阻挡作用的包覆层可以用具有带隙大出约0.1eV或更多，最优选的是大出约0.3eV或更多的BP层或BP基混合晶体层制成。
按照本发明所述的磷化硼(BP)或BP基混合晶体具有一个大的带隙，该带隙能透过如上所述的短波长可见光。因此，例如，从具有硼组成比(＝x)调节到产生一个2.7eV或更大带隙的BxGa1-xP(当使用具有室温带隙为3.0eV的BP晶体时，0.4＝X＜1)，可以合适地制成一个LED透过发射光的(窗口)层，该LED具有长于约459nm的光发射波长。具有带隙大于2.8eV至小于3.4eV的磷化硼铟混合晶体(BxIn1-xP)可以用于制造一种能透射具有波长长于443nm发射光的LED或者表面发射型LD的窗口层(参见Iga and Koyama，Menhakko Reza(表面发射激光器)，第一版，第一次印刷，pp.4-5，Ohmusha(1990.9.25))，并且也可用于制造一种用于LED或表面发射激光器的反射镜(参见Menhakko Reza(表面发射激光器)pp.118-119)。
供在光电探测器件中使用的光电探测部分可以用一种叠加层结构制成，该叠加层结构包括一种可以更容易生产的GaN1-xPx混合晶体，和本发明的BP层或BP基混合晶体层。例如，一种磷化硼(BP)层或BP基混合晶体层与一半导体层的结结构可以构成供在光电探测器件中用的光电探测部分，上述半导体层具有与BP层或BP基混合晶体层的晶格失配度为±0.4％或更小，而光电探测器件具有一大的信号/噪声强度比，所谓的S/N比，和极好的光电探测灵敏度。尤其是，当使用一种光电探测部分包括一种磷化硼(BP)层和与其晶格匹配的半导体体层例如，上述的GaN1-xPx层的异质结结构时，可以制造一种供在高灵敏度光电探测器件中使用的光电探测部分，该光电探测部分具有低的暗电流和极好的光电探测灵敏度。另外，本发明的BP层或BP基混合晶体层作为一种能有效地将待测光引入光电探测层中的透光层是有用的。尤其是，具有通常未知的具有比较高超过2.8eV带隙的BP层或BP基混合晶体层可以效地透过甚至在短波长处的可见光如蓝光，并因此可有效地用作例如光电探测器件的窗口层，在这里短波长处的可见光是待测对象。
包括一个磷化硼(BP)层或BP基混合晶体层和一个与其晶格匹配的半导体层的异质结结构有利之处在于，一个载流子例如一个电子可以在高速下传输。例如，BP层或BP基混合晶体层与一GaN1-xPx混合晶体的异质结结构适合于制造一个必需高速输送电子的TEGFET功能层。在这种情况下，直接跃迁型GaN1-xPx混合晶体层可以利用高电子迁移率，并因此尤其适合于制造TEGFET的电子沟道层。另外，从BP层或BP基混合晶体层，可以制成一种电子供给层，该电子供给层与电子沟道层形成异质结，并且起到将电子送到电子沟道层的内部的作用。而且，从本发明的BP层或BP基混合晶体层，还可以制成一个间隔层，该间隔层可以设置在电子供给层和电子沟道层之间。电子供给层或间隔层适当地用一种半导体层制造，该半导体层用分子式BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)表示，同时具有一个带隙，该带隙比电子沟道层构成材料的带隙大0.2eV或更多，优选的是大约0.3eV或更多。尤其是，由于上述原因，与砷化合物相比，GaN1-xPx混合晶体层容易形成。
当利用GaN1-xPx混合晶体的磷(P)组成比弯曲(bowing)带隙时(参见Appl.Phys.Lett.，60(20)，pp.2540-2542(1992))，可以通过将磷(P)的组成在直线跃迁区域内改变约百分之几使带隙变化。例如，如果将磷(P)组成比设定到5％，则带隙可以从3.2eV减少到约2.8eV。如果将磷(P)的组成比设定到10％，则带隙可以减少到约2.0eV。也就是说，GaN1-xPx混合晶体有利之处在于，用它可以很容易制成一种电子沟道层，该沟道层可显示与磷(P)组成比一致的与间隔层或电子供给层在上述带隙上的适当差别，上述间隔层或电子供给层包括BP层或BP基混合晶体层。
如在图4中示意示出的，供在TEGFET40中使用的叠加层结构41通过按顺序例如将下列各层叠加在一个衬底401上，该衬底401包括具有(0001)(C面)的面方向蓝宝石：
(1)一个低温缓冲层402，该缓冲层402由例如未掺杂的高阻磷化硼铝(BxAl1-xP：0＜x＜1)组成，该磷化硼铝具有层厚(＝d)为约10nm，同时主要部分是无定形的，它具有带隙在不少于2.8eV-不多于3.4eV范围内，优选的是3eV或更多；
(2)一个高温缓冲层403，该缓冲层403由例如未掺杂的n型BP组成，该n型BP具有载流子浓度(＝n)为少于约5×1015cm-3和d＝300nm，它在比低温缓冲层402更高的温度下形成并且优选地具有一带隙为3eV或更多；
(3)一个电子沟道层404，该沟道层404由例如立方晶系未掺杂的n型GaN0.97P0.03组成(例如，n＝5×1016cm-3，d＝25nm)，它与构成高温缓冲层402的BP晶格匹配并具有较低的带隙；
(4)一个间隔层405，该间隔层405由例如未掺杂的n型BP组成，未掺杂n型BP具有一载流子浓度(＝n)为少于约5×1015cm-3和d＝5nm，它具有一带隙高于电子沟道层404的带隙而优选的具有3eV或更高带隙；
(5)一个电子供给层406，该电子供给层406由例如掺硅(Si)的n型BP组成，该掺硅(Si)的n型BP具有一载流子浓度(＝n)为约2×1018cm-3和d＝25nm，它优选的是具有带隙为3eV或更多；和
(6)一个欧姆电极接触层407，该欧姆电极接触层407由例如掺硅(Si)的n型BP组成，该掺硅(Si)的n型BP具有一载流子浓度(＝n)为约5×1018cm-3和d＝15nm，它优选的具有一带隙低于电子供给层406的带隙。
随后，将一部分接触层407开槽，并在开槽部分中设置一个Schottky结型栅电极408。在开槽部分411两边留下的接触层407表面上，形成一个欧姆源电极409和一个漏极电极410以便制成一个TEGFET40。
例如，可以用一个叠加在磷化硼(BP)或BP基混合晶体层上的GaN1-xPx混合晶体层作为一Hall器件的磁感应部分。尤其是，可以用例如一个GaN1-xPx混合晶体层作为一Hall器件的磁传感层，上述GaN1-xPx不是间接跃迁型而是直接跃迁型。视磷的组成比而定，GaN1-xPx混合晶体层可以具有比下述每个都构成常规Hall器件磁传感层(参见Appl.Phys.Lett.，60(1992))的III-V族化合物其中任一个都大的带隙，锑化铟(InSb，带隙＝0.18eV)，砷化铟(InAs，带隙＝0.36eV)和砷化镓(GaAs，带隙＝1.43eV)(相对于室温下的带隙值；参见III-V Zoku kagobutsu Handotai(III-V族化合物半导体)，p.150)。具有大带隙的半导体材料有利于制造能在高温下工作的Hall器件，因为到达电导率本征区的温度较高(参见Semikondakuta no Butsurigaku(Jo)(半导体物理学)(第一卷)，pp.5-10)。例如，一种能具有比GaN1-xPx混合晶体层带隙更高的GaN1-xPx混合晶体可以构成一种能使器件在高温下工作的磁传感层。因此，包括一个GaN1-xPx混合晶体层和一个BP层或BP基混合晶体层的异质结结构是有利的，因为可以制成能甚至在高温下起作用的耐环境的Hall器件。尤其是，与BP层或BP基混合晶体层晶格匹配的直接迁跃型n型GaN1-xPx混合晶体可以利用一更多改善的电子迁移率，并因此可以有助于生产一种具有高灵敏度并能在高温下起作用的耐环境Hall器件。
按照本发明所述的Hall器件可以用一个衬底和一个叠加层结构制成，该叠加层结构包括例如一个缓冲层和一个磁传感层。图5是示出一个供在按照本发明所述耐环境Hall器件中使用的叠加层结构例子的剖视图。对衬底501，使用一种单晶如硅，蓝宝石或碳化硅(SiC)。设置在单晶半导体501上的第一缓冲层502用例如在低温下生长的无定形n型BP层制成。第二缓冲503用例如在高于第一缓冲层502的温度下生长的掺硅(Si)n型BP单晶层制成。磁传感层504由例如由氮化镓(GaN)(六角晶系h-GaN熔点：＞1700℃(参见Handotai Debaisu Gairon(半导体器件概论)p.28)或氮磷化镓(GaN1-xPx：0＜x＜1)组成，上述氮化镓具有类似于磷化硼(BP)的高熔点(熔点＝3000℃(参见Handotai Debaisu Gairon(半导体器件概论)p.28)。磁传感层504适合由一与下层(在图5的叠加层结构系统中的第二缓冲层503)很少晶格失配或甚至晶格匹配的一种材料组成。晶格失配的绝对值(Δ：单位是％)可以用下层的晶格常数(＝a0)和淀积层的晶格常数(＝a)按照下式计算：
              Δ(％)＝|(a-a0)/a0|×100
在立方晶系GaN(a＝0.4510nm)和BP单晶(a0＝0.4538nm)之间的晶格失配仅为0.6％，并且立方晶系GaN是一种适合构成磁传感层的材料。缓冲层(图5的第一层502)在主要部分在处于本说明书例子中所述的生长态时是无定形，具有松驰失配的作用并有助于进一步改善上层的结晶度。
具有氮组成比为0.03的GaNP晶格常数是0.4538nm，并且这是与BP单晶的晶格常数一致。由这种晶格匹配材料组成的磁传感层产生一个高质量的晶体层，该晶体层在晶体缺陷如可对晶格失配产生影响的错配位错的密度方面降低。因此，可以利用较高的电子迁移率，和同样可以提供一种具有极好耐热性的高灵敏度Hall器件。在具有(100)面向的掺磷(P)n型Si单晶衬底501的表面上，例如利用三乙基硼烷((C2H5)3B)、膦(PH3)、氨(NH3)、氢(H2)体系通过常压MOCVD法按顺序叠加下列生长层：
(1)一个第一缓冲层502，它包括一种未掺杂的n型BP层，该n型BP层具有层厚(＝d)为约7nm和在室温下带隙为约3.1eV；
(2)一个第二缓冲层503(d＝0.7μm)，它包括一种n型BP层，该n型BP层具有一载流子浓度(＝n)为约6×1015cm-3和在室温下带隙为约3.0eV；
(3)一个磁传感层504，它包括一种立方晶系n型GaN0.97P0.03，该n型GaN0.97P0.03具有d＝0.1μm，n＝2×1016cm-3，和在室温下电子近移率为约850cm2/V·s。
随后，通过用甲烷(CH4)、氩(Ar)、氢(H2)体系等离子蚀刻法使磁传感层504经受一台面形成过程。在磁传感层504的四个边缘部分处，设置一个欧姆电极，上述四个边缘部分具有一十字形作为磁传感部分(Hall交叉部分)，而欧姆电极包括例如金(Au)或一种Au合金。由这种制造方法，提供一种耐环境的高灵敏度Hall器件，该器件在室温下具有产品灵敏度为约1.5mV/mA·T。
按照本发明所述的磷化硼(BP)具有一大的带隙，超过了常规技术的带隙，并因此，具有通常未知大带隙的BP基混合晶体可以用本发明的BP制造。因此，可以扩大用具有不同带隙的另一些半导体层制造异质结结构的自由度，并可利用各种异质结结构。例如，一种具有小带隙(带隙：2eV)的常规BP不能制成可对与BP晶格匹配的GaN0.97P0.03(带隙：3eV)起阻挡层作用的异质结结构。另一方面，由按照本发明所述的BP，尤其是具有带隙超过3eV的BP。可以形成一个用于GaN0.97P0.03的阻挡层，并因此可以制成能起一载流子“限制”作用的晶格匹配异质结结构。如上所述，这种异质结结构在得到一种耐环境的异质结器件如TEGFET和Hall器件时是有效的。在一TEGFET中，当用具有按照本发明所述的大带隙的BP或BP基混合晶体作为缓冲层时，尤其可以防止栅电流的漏泄，并因此可以生产一种具有极好跨导(gm)的TEGFET。在一Hall器件中，当缓冲层由具有本发明中规定的大带隙的BP或BP基混合晶体组成时，可以防止工作电流的漏泄，并且这提供了一种提供具有高产品灵敏度的Hall器件的作用。
由本发明所规定的BP或BP基混合晶体组成的半导体层可以利用比常规技术中大的带隙，因此用各种半导体层或以形成一种具有通常未知大带偏移的异质结结构。利用由本发明规定的BP或BP基混合晶体组成的半导体层的异质结结构是一种具有如上所述大的带不连续性的异质结结构，并因此可以有利地用作尤其是一个阻挡层。实例
例1
在例1中，参照利用本发明BP半导体层的第III族元素氮化物半导体LED详细说明本发明。图6示意出例1pn结型LED60的剖视结构。
供在LED60中使用的叠加层结构61是利用具有(111)面的掺硼(B)P型Si单晶作为衬底601制造。衬底601上的低温缓冲层602由其主要部分在生长状态时是无定形的磷化硼(BP)组成。低温缓冲层602是利用三乙基硼烷((C2H5)3B)、膦(PH3)、氢(H2)体系通过常压MOCVD法于350℃下生长。低温缓冲层602的层厚为约12nm。
采用上述MOCVD汽相生长法，将一种掺镁的P型BP层作为下面的包覆层603于950℃下叠加在低温缓冲层602的表面上。所用的掺镁源是双环戊二烯基镁(bis-(C5H5)2Mg)。下面包覆层603的载流子浓度为约7×1018cm-3和层厚为约0.8μm。
图7示出在室温下构成下面包覆层603的BP层折射指数和消光系数与波长的关系。消光系数(＝k)在较短波长侧到大于约450nm范围内往往会急剧增加，而折射指数(＝n)在较短波长侧甚至增加更大。例如，在450nm波长处折射指数和消光系数分别为约3.12和约0.0029，而在380nm波长处，在k＝0.1120情况下α＝3.28。图8示出根据n和k值(参见III-V ZokuKagobutsu Handotai(III-V族化合物半导体)，pp.167-171)和根据光子能量确定的复数介电常数(ε2＝2·n·k)虚数部分之间的关系。随着光子能量减少，ε2值减少。由ε2值截矩所确定的光子能量为约3.1eV。这样结果是构成下面包覆层603的磷化硼(BP)晶体室温带隙为约3.1eV。
在具有室温带隙为约3.1eV的BP下面包覆层603上，将具有磷(P)组成比为0.03和晶格匹配磷化硼(BP)的掺镁P型氮磷化镓(GaN0.97P0.03)层叠加成发光层604。在构成下面包覆层603的BP和包括GaN0.97P0.03的发光层(室温带隙：2.9eV)的带隙差为约0.2eV。包括立方晶系GaN0.97P0.03的发光层604是利用三甲基镓((CH3)3Ga)、PH3、H2体系通过常压MOCVD法于950℃下生长。发光层604的载流子浓度为约3×1017cm-3，和层厚为约0.3μm。
在发光层604上，将具有层厚为约0.3μm的n型磷化硼(BP)叠加成上面包覆层605。上面包覆层605是用一((C2H5)3B)、PH3、H2体系通过常压MOCVD法于950℃下生长。发光层605的晶格常数为0.4538nm，而上面包覆层605的晶格常数与发光层604的晶格常数一致。上面包覆层605由一种BP晶体组成，该BP晶体具有室温带隙为约3.1eV，与下面包覆层603的相似。上面包覆层605的载流子浓度为约2×1018cm-3。pn结型双异质(DH)结结构的发光部分606由下面包覆层603，上面包覆层605，和GaN0.97P0.03发光层604制成，上述下面包覆层603和上面包覆层605各都包括一个具有带隙为约3.1eV的BP半导体层。
在上面包覆层605上，叠加一个电流扩散层607，该电流扩散层包括具有一带隙为约3.1eV的n型BP。构成电流扩散层607的掺Si的BP层是利用一((C2H5)3B)、PH3、H2体系通过常压MOCVD法于950℃下生长。电流扩散层607的层厚为约50nm和载流子浓度为约8×1018cm-3。
在P型Si单晶衬底601的背面上，形成一个包括铝(Al)的P型欧姆电极。在电流扩散层607表面上的中央处，设置一个n型欧姆电极608，该n型欧姆电极608包括Au·Ge合金。该n型欧姆电极608的直径为约130μm。此后，将作为衬底601的Si单晶在平行于和垂直于[211]方向的方向上切割，以便形成一种具有边长为约300μm的LED芯片60。
一正向驱动的电流在两个欧姆电极608和609之间通过以便发光。电流-电压特性(I-V特性)显示出基于发光部分606良好pn结性能的正常整流特性。从I-V特性计算得到的正向电压(所谓的Vf)为约3.1V(正向电流＝20mA)。反向电压为约10V(反向电流＝5μA)。在通过20mA的正向工作电流时，发出具有中心波长为约430nm的蓝光。发射光谱的半带宽度为约23nm。用一般积分球测得的芯片状态中的发光强度为约14微瓦(μW)。这样，提供了一种具有高发光强度的BP基化合物半导体LED。例2
在例2中，通过参照一种具有本发明规定的磷化硼(BP)层的pn结型二极管详细说明本发明。图9示意示出例2的pn结型二极管90的剖视结构。
在一个具有(111)面的掺磷(P)n型Si单晶衬底901上，利用乙硼烷(B2H6)、(CH3)3Ga、H2体系通过减压MOCVD法于400℃叠加一个由磷化硼镓(BxGa1-xP)组成的低温晶体层902-1。硼(B)的组成比(＝X)设定为0.02，以便达到与硅单晶(晶格常数＝0.5431nm)晶格匹配。低温晶体层902-1在约1.3×104帕(Pa)的减压下生长。低温晶体层902-1的层厚为约4nm。
当用一断面透射电子显微镜(TEM)法观察时，在处于生长状态的B0.02Ga0.98P低温晶体层902-1中，上部区域从与Si单晶衬底901一起的结表面为约1nm转变成单晶。在B0.02Ga0.98P低温晶体层902-1和n型Si单晶衬底901之间，未观察到剥离并保持良好的粘附作用。低温晶体层902-1的上面部分主要是由一种无定形材料组成。
在B0.02Ga0.98P低温晶体层902-1上，用上述减压MOCVD反应体系于950℃下叠加一掺Si的n型BxGa1-xP高温晶体层902-2，这里把组成梯度给予硼的组成(＝X)。在增加高温晶体层902-2厚度的方向上，硼(B)的组成比从0.02线性增加到1.0。亦即，通过使硼(B)组成具有一个梯度，把n型高温晶体层902-2的表面制成磷化硼(BP)层。这种具有组成梯度(X＝0.02→1.0)的n型BxGa1-xP层是一个具有带隙接近3.0eV的晶体层，因为该层是根据在室温下具有约3.0eV带隙的BP晶体制成。硼(B)的组成梯度是通过始终均匀增加加到MOCVD反应系统中的乙硼烷量和均匀减少所加的三甲基镓的量提供的。层厚为约0.4μm。在n型高温晶体层902-2生长期间，反应系统中的压力设定为1.3×104Pa。在具有硼组成梯度(X＝0.02→1.0)的高温BxGa1-xP晶体层902-2生长期间，Si是用一种乙硅烷(Si2H6)-H2混合气体掺杂。载流子浓度设定到1×1018cm-3。根据X射线衍射分析，n型高温晶体层902-2符合具有(111)取向的立方晶系BxGa1-xP(X＝0.02→1.0)晶体层。
在完成BxGa1-xP组成梯度层作为n型高温晶体层902-2的层形成之后，B0.02Ga0.98P低温晶体层902-1内的大部分无定形材料转入单晶中，因为单晶层与处于生长状态的Si单晶衬底901一起存在于边界区域中。另外，因为n型BxGa1-xP(X＝0.02→1.0)高温单晶层902-2设置在包括B0.02Ga0.98P(晶格常数＝0.5431nm)的低温晶体层901-1上，该B0.02Ga0.98P具有与Si单晶衬底901晶格匹配的组成，所以形成一个不分开的连续层。缓冲层902由上述低温晶体层902-1和高温晶体层902-2的双层结构制成。
在n型高温晶体层902-2上，通过用一B2H6、PH3、H2体系的减压MOCVD法接合一个n型磷化硼(BP)层903。在n型BP层903生长期间，Si用Si2H6-H2混合气体掺杂。n型BP层903的载流子浓度为约5×1017cm-3和层厚为约0.3μm。n型层903由在室温下具有带隙为约3.0eV的BP晶体组成。
在n型BP层903上，通过用一B2H6、PH3、H2体系的减压MOCVD法于950℃叠加一个P型BP层904。p型BP层904由具有带隙为约3.0eV的掺镁(Mg)BP层制成。所用的掺Mg源是双-环戊二烯基Mg(双-(C2H5)2Mg)。尽管p型层904是一种宽带隙半导体，但因为该层由作为闪锌矿晶体BP组成并具有低的离子结合性质，所以载流子浓度可制成为约3×1018cm-3。p型层904的层厚为约0.2μm。pn结结构由上述n型BP层903和n型BP层904组成。
在n型Si单晶衬底901的背面，形成一个包括铝(Al)的n型欧姆电极906。在p型BP层904表面上中央处，设置一个包括金(Au)的p型欧姆电极905。p型欧姆电极905的直径为约110μm。然后，将作为衬底901的Si单晶层在平行于和垂直于[211]方向的方向上切割，以便形成具有边长为约350μm的二极管90芯片。
正向电流在二两个欧姆电极905和906之间通过并测量。图10示出电流-电压特性(I-V特性)。例2的pn结型BP二极管由于良好的pn结性能而显示出正常的整流特性。反向电压为约15V(反向电流＝10μA)。这样，提供了一种化合物半导体pn结型二极管，该pn结型二极管具有高击穿电压。例3
在例3中，参照一种npn结型异质结双极晶体管(HBT)详细说明本发明，该HBT具有含本发明磷化硼(BP)的BP基混合晶体。图11是例3中npn结型HBT10的示意剖视图。
在具有一(100)面的掺磷(P)n型Si单晶衬底101上，通过用一乙硼烷(B2H6)、(CH3)3Ga、H2体系的减压MOCVD法于350℃下叠加一低温缓冲层102，该低温缓冲层102由磷化硼镓(BxGa1-xP)组成。硼(B)的组成比(＝X)设定为0.02，以便得到与Si单晶(晶格常数＝0.5431nm)晶格匹配。低温缓冲层102在约1.3×104帕(Pa)的减压下生长。低温缓冲层102的层厚为约14nm。
在B0.02Ga0.98P低温缓冲层102上，通过将生长温度固定850℃下，采用上述减压MOCVD反应系统，按顺序叠加下面所示的相应功能层。通过设定载流子浓度(n(n型))或(p(p型))和如下面所示的每个功能层103-108的层厚(t)，制成供在HBT10中用的叠加层结构11。
(1)一个集电极层103(n＝9×1017cm-3，t＝0.5μm)，该集电极层103包括一个掺Si的n型BxGa1-xP组成梯度层，同时表面是磷化硼(BP)，这里硼(B)组成比(＝X)从与BP低温缓冲层102的结界面朝层表面由0.02线性增加到1.0。
(2)一个辅助集电极层104，该辅助集电极层104由掺Si的n型BP组成，这里n＝2×1018cm-3和t＝0.10μm。
(3)一个中间层105，它由立方晶系掺Si的n型氮化镓(GaN)组成，这里n＝3×1018cm-3和t＝0.05μm。
(4)一个基极层106，它由掺镁(Mg)的p型氮磷化硼(BP0.97N0.03)组成，该氮磷化硼在室温下具有带隙为约3eV，这里p＝3×1019cm-3和t＝0.01μm。
(5)一个发射极层107，它由掺Si的n型氮化镓(GaN)组成，该氮化镓在室温下具有带隙为约3.2eV，这里n＝4×1018cm-3和t＝0.20μm。
(6)一个接触层108，它由掺Si的n型氮化镓(GaN)组成，该氮化镓在室温下具有带隙为约3.2eV，这里n＝7×1018cm-3和t＝0.10μm。
此后，用一种氩(Ar)、甲烷(CH4)、氢(H2)混合气体，通过一个通用的等离体蚀刻装置将用于HBT的叠加层结构11逐步蚀刻，以便露出接触层108，基极层106和辅助集电极层104其中的每个功能层表面。上述中间层105能够阻止蚀刻辅助集电极层104，并因此提供一种清楚地露出辅助集电极层104表面的作用。
在接触层108的表面上，设置一个发射极电极109，该发射极电极109包括一种金-锗合金(Au：97％(重量)，Ge：3％(重量))。发射电极109具有一方形平面形状，边长为约110μm。在通过蚀刻露出的辅助电极层104上，设置一个集电极110，该集电极110同样包括一种Au·Ge合金。用于一个n型层的各个电极109和110，用一种通用真空蒸发装置固定，然后在420℃下合金化热处理5分钟。此后，在p型基极层106上，通过用已知的光刻技术选择性的制成图案，设置一个条纹状的基极111，该基极111包括一种金-锌合金(Au：95％(重量)，Zn：5％(重量))。然后，在400℃下将基极111合金化处理2分钟。接着实施切割成单个半导体器件。
当在所得到的HBT发射电极109和集电极110之间加2.5V电压(所谓集电极电压)时，具有表面电阻约360Ω/平方的基层106的基极电流在0-50微安(μA)范围内变化。相对于基极电流的变化，直流(DC)放大倍数(β＝ICE/VB)几乎固定不变，并且是95。这样，按照本发明，提供了一种具有高而稳定的DC放大倍数的HBT。例4
在例4中，通过参照用于紫外谱带的光电探测器件(光电探测器)详细说明本发明，上述光电探测器件具有本发明中规定的磷化硼(BP)半导体层。图12是示出例4中光电探测器件20的构造示意剖视图。
在一(0001)(c面)蓝宝石衬底201上，利用三乙基硼烷((C2H5)3B)、PH3、H2体系通过一种常压(几乎是常压)MOCVD法在380℃下淀积一个低温缓冲层202，该低温缓冲层202由磷化硼(BP)组成。低温缓冲层202的层厚为约5nm。在BP低温缓冲层202上，用上述常压MOCVD装置于825℃下叠加一个掺硅(Si)的n型磷化硼(BP)有源层203，以便制成一个供在光电探测器件20中用的叠加层结构21。有源层203由一种BP半导体层组成，该BP半导体层在室温下具有带隙为约3.1eV。有源层203的载流子浓度为约2×1017cm-3，和层厚为约1.8μm。
将这种用于光电探测器件的叠加层结构21经受等离子体蚀刻，以便成圆形蚀刻有源层203表面上的中央部分。蚀刻是在一个具有约120μm直径上的圆形区域进行并且蚀刻深度为约0.1μm。在这个区域，形成一个Schottky电极204，该电极204具有一约100μm的直径并且包括一个钛(Ti)、铂(Pt)、金(Au)三层结构。在Schottky电极204的外周边上，设置一个环形欧姆电极205，以便制成一个光电探测器件20，上述欧姆电极205包括一个金-锗合金(Au·Ge)、镍(Ni)、金(Au)三层结构。环形电极205在以Schottky电极204的中心为圆心的圆周上形成，并具有约220μm的直径。
在例4中，用低温缓冲层202作为下层叠加BP有源层203，并因此有源层203变成一个优质晶体层。结果，在欧姆电极205和Schottky电极204之间加一-2V的反向电压时，暗电流降到约1×10-8A/cm2。截止波长为约400nm。这样，按照本发明，提供了一种具有极好暗电流性能的近紫外谱带光电探测装置。
工业应用
按照本发明，一种化合物半导体器件用磷化硼(BP)或一种BP基混合晶体制成，上述磷化硼(BP)在室温下具有一通常未知的大带隙，该带隙不少于2.8eV和不多于3.4eV，而BP基混合晶体通过用BP晶体形成一种混合晶体得到，因此可以制成一种半导体器件，该半导体器件由于很宽的带隙而能在高温下起作用，而且具有一个高的击穿电压。尤其是，因为采用一种闪锌矿晶体型BP或BP基混合晶体，该BP或BP基混合晶体尽管它具有宽带隙，但具有一个小的离子结合性能，所以可以简单而方便地形成一种具有高空穴浓度的p型传导层，因此可方便而简单地提供一种利用低阻p型半导体层作为功能层的半导体器件。
从利用本发明包括BP的半导体层或包括BP基混合晶体的半导体层的pn结型二极管，得到一种显示正常整流特性并具有高击穿电压的二极管。从利用包括本发明BP的半导体层或包括BP基混合晶体的半导体层的一种LED，得到一种具有高发光强度的发蓝光器件。从利用本发明包括BP的半导体层或包括BP基混合晶体半导体层的光电探测器件，得到一种具有极好暗电流性能并适合用于近紫外谱带的光电探测器件。
从一种利用包括本发明BP的半导体层或包括BP基混合晶体的半导体层的TEGFET，可以得到一种能利用高电子迁移率的场效应晶体管。从一种利用包括本发明BP的半导体层或包括BP基混合晶体半导体层的HBT，得到一种具有高而稳定的DC放大倍数的HBT。从利用包括本发明BP的半导体层或包括BP基混合晶体的Hall器件，得到一种具有极好耐热性和高灵敏度的Hall器件。
按照本发明用于形成具有宽带隙的BP或BP基混合晶体的方法，可以稳定地形成在常规技术见不到的，在室温下具有不少于2.8eV和不多于3.4eV高带隙的一种磷化硼(BP)或BP基混合晶体。这提供了一种能与另一些半导体形成各种异质结结构的作用。例如，从具有本发明所规定的带隙BP，可以制成一种对氮磷化镓(GaNP混合晶体)起阻挡层作用的异质结结构，该异质结结构用常规具有带隙为约2eV的BP不能制造。
而且，按照本发明用于形成一BP或BP混合晶体层的方法，即使在作为衬底材料的晶格失配单晶上制造一种用于得到化合物半导体器件的叠加层结构的情况下，也可以制造一个由BP或BP基混合晶体组成的缓冲层，该缓冲层可以松驰衬底材料和叠加层结构组成层之间的晶格失配。在能松驰晶格失配的缓冲层上，可以形成一种具有极好结晶度的BP层或BP基混合晶体层。因此，按照本发明的形成方法，可以形成一种包括具有极好结晶度的BP层或BP基混合晶体的叠加层结构，并且还可以提供具有极好性能的化合物半导体器件。
如上所述，本发明具有工业可应用性。

Claims (11)

1.一种半导体层，包括磷化硼(BP)，该BP在室温下具有不少于2.8eV和不多于3.4eV的带隙。
2.一种半导体层，包括一种磷化硼基混合晶体，该磷化硼基混合晶体含有在室温下具有带隙不少于2.8eV和不多于3.4eV的磷化硼，并用下面分子式表示：BαAlβGaγIn1-α-β-γPδAsεN1-δ-ε(其中0＜α＝1，0＝β＜1，0＝γ＜1，0＜α+β+γ＝1，0＜δ＝1，0＝ε＜1，0＜δ+ε＝1)。
3.一种用于制备如权利要求1或2所述的半导体层的方法，包括用金属有机物化学汽相淀积法(MOCVD法)在下列条件下形成一个半导体层：温度高于750℃和不高于1200℃，包括磷(P)的第V族元素源总供给量与包括硼(B)的第III族元素总供给量的比值不少于15和不多于60，及半导体层的生长速率不少于2nm/min和不多于30nm/min。
4.按照权利要求3所述用于制备半导体层的方法，包括用一种MOCVD方法在不低于250℃和不高于750℃的温度下，在一晶体衬底上形成一缓冲层，并在该缓冲层上生长一半导体层，上述缓冲层由其主要部分是无定形的磷化硼或磷化硼基混合晶体组成。
5.一种半导体器件，包括晶体衬底和如权利要求1所述的半导体层，其中上述半导体层叠加在晶体衬底上。
6.一种半导体器件，包括晶体衬底和如权利要求2所述的半导体层，其中上述半导体层叠加在晶体衬底上。
7.一种半导体器件，包括衬底，如权利要求1所述的第一半导体层，以及第二半导体层，该第二半导体层具有一与上述第一半导体层不同的带隙，其中上述第一半导体层和第二半导体层形成一个异质结。
8.一种半导体器件，包括衬底，如权利要求2所述的第一半导体层，以及第二半导体层，该第二半导体层具有一与上述第一半导体层不同的带隙，其中上述第一半导体层和第二半导体层形成一个异质结。
9.按照权利要求7所述的半导体器件，其中上述第一半导体层和上述第二半导体层是晶格匹配的。
10.按照权利要求8所述的半导体器件，其中上述第一半导体层和上述第二半导体层是晶格匹配的。
11.按照权利要求5-10其中之一所述的半导体器件，具有一个pn结结构。
CNB028018613A 2001-05-28 2002-05-23 半导体器件,半导体层及其生产方法 Expired - Fee Related CN1214467C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP158282/2001 2001-05-28
JP2001158282A JP4431290B2 (ja) 2001-05-28 2001-05-28 半導体素子および半導体層
US30042501P 2001-06-26 2001-06-26
US60/300,425 2001-06-26

Publications (2)

Publication Number Publication Date
CN1460296A true CN1460296A (zh) 2003-12-03
CN1214467C CN1214467C (zh) 2005-08-10

Family

ID=26615771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028018613A Expired - Fee Related CN1214467C (zh) 2001-05-28 2002-05-23 半导体器件,半导体层及其生产方法

Country Status (6)

Country Link
US (2) US7315050B2 (zh)
EP (1) EP1393352B1 (zh)
KR (1) KR100583243B1 (zh)
CN (1) CN1214467C (zh)
AU (1) AU2002302968A1 (zh)
WO (1) WO2002097861A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413105C (zh) * 2004-03-05 2008-08-20 昭和电工株式会社 磷化硼基半导体发光器件
CN103492607A (zh) * 2011-04-21 2014-01-01 第三专利投资有限两合公司 用于生产多晶层的方法
CN113526476A (zh) * 2020-04-15 2021-10-22 四川大学 一种高温半导体材料磷化硼（bp）的高压高温法制备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
AU2003206129A1 (en) * 2002-01-28 2003-09-02 Showa Denko K.K. Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
US6730941B2 (en) 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
TWI273724B (en) * 2002-11-18 2007-02-11 Showa Denko Kk Boron phosphide-based semiconductor light-emitting device, production method thereof and light-emitting diode
US7508010B2 (en) 2002-12-02 2009-03-24 Showa Denko K.K. Boron phoshide-based compound semiconductor device, production method thereof and light-emitting diode
JP4134715B2 (ja) * 2002-12-19 2008-08-20 住友電気工業株式会社 バイポーラトランジスタ
WO2004061981A1 (en) * 2003-01-06 2004-07-22 Showa Denko K. K. Boron phosphide-based semiconductor light-emitting device and production method thereof
WO2005043635A1 (en) * 2003-10-31 2005-05-12 Showa Denko K.K. Compound semiconductor light-emitting device having pn-junction type hetero structure and forming method thereof
KR101200722B1 (ko) * 2003-11-18 2012-11-13 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 원자외 고휘도 발광하는 육방정 질화붕소 단결정과 그 제조방법 및 상기 단결정으로 이루어지는 원자외 고휘도 발광소자와 이 소자를 사용한 고체 레이저, 및 고체 발광장치
KR100818457B1 (ko) * 2004-03-15 2008-04-02 쇼와 덴코 가부시키가이샤 화합물 반도체 발광 다이오드
DE112005000529B4 (de) 2004-03-30 2011-04-28 Showa Denko K.K., Minato-ku Verbindungshalbleiter-Vorrichtung, Herstellungsverfahren der Verbindungshalbleiter-Vorrichtung und Diode
TWI296160B (en) * 2004-05-06 2008-04-21 Showa Denko Kk Pn junction-type compound semiconductor light emitting diode
CN100433372C (zh) * 2005-04-15 2008-11-12 香港理工大学 一种紫外线检测装置
US20100252805A1 (en) * 2005-06-29 2010-10-07 University Of Houston GaN Nanorod Arrays Formed by Ion Beam Implantation
KR20080045673A (ko) * 2005-06-29 2008-05-23 유니버시티 오브 휴스턴 능동적인 핵 물질 검출을 위한 소형 중성자 발생기
JP4486701B1 (ja) * 2008-11-06 2010-06-23 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5234022B2 (ja) * 2009-07-15 2013-07-10 住友電気工業株式会社 窒化物系半導体発光素子
US20110163298A1 (en) * 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
GB201210151D0 (en) * 2012-06-08 2012-07-25 Wfs Technologies Ltd Antenna system
US9376332B2 (en) * 2013-03-15 2016-06-28 Nitto Denko Corporation Multivalence photocatalytic semiconductor elements
JP6197344B2 (ja) * 2013-04-18 2017-09-20 住友電気工業株式会社 半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127292A (en) 1978-03-27 1979-10-03 Asahi Chemical Ind Magnetic sensitive element and method of fabricating same
US4296424A (en) * 1978-03-27 1981-10-20 Asahi Kasei Kogyo Kabushiki Kaisha Compound semiconductor device having a semiconductor-converted conductive region
JP2809690B2 (ja) 1989-01-13 1998-10-15 株式会社東芝 化合物半導体材料とこれを用いた半導体素子およびその製造方法
DE68919408T2 (de) 1989-01-13 1995-04-20 Toshiba Kawasaki Kk Verbindungshalbleiter, denselben anwendendes Halbleiter-Bauelement und Herstellungsverfahren des Halbleiter-Bauelementes.
JPH10247760A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JPH10247761A (ja) 1989-01-13 1998-09-14 Toshiba Corp 青色半導体発光素子
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP2809692B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体発光素子およびその製造方法
JP2768742B2 (ja) 1989-06-30 1998-06-25 株式会社東芝 バイポーラトランジスタ
JP2774580B2 (ja) 1989-06-30 1998-07-09 株式会社東芝 電界効果トランジスタ
JP3062510B2 (ja) 1990-12-07 2000-07-10 日本電信電話株式会社 半導体光素子
JP2976352B2 (ja) * 1991-01-10 1999-11-10 富士通株式会社 可視光半導体レーザ
CA2092215A1 (en) * 1992-03-24 1993-09-25 Shinichi Shikata Semiconductor device
JP3339508B2 (ja) 1992-03-24 2002-10-28 住友電気工業株式会社 半導体装置
JPH05275440A (ja) 1992-03-24 1993-10-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH05291278A (ja) 1992-04-08 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH05291277A (ja) 1992-04-08 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP3293583B2 (ja) 1999-02-16 2002-06-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶層の成長方法およびｉｉｉ族窒化物半導体結晶層を具備する半導体装置
JP3767660B2 (ja) 1998-03-17 2006-04-19 昭和電工株式会社 積層構造体及びそれを用いた化合物半導体デバイス
US6194744B1 (en) * 1998-03-17 2001-02-27 Showa Denko Kabushiki Kaisha Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP3496521B2 (ja) 1998-06-15 2004-02-16 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子
JP4238385B2 (ja) 1998-08-06 2009-03-18 昭和電工株式会社 化合物半導体素子およびその製造方法
JP2000101129A (ja) 1998-09-18 2000-04-07 Mitsubishi Cable Ind Ltd 光検出方法及びそのためのＧａＮ系半導体受光素子
KR20010079856A (ko) * 1998-09-18 2001-08-22 후지 하루노스케 반도체 수광소자
JP3373794B2 (ja) 1998-09-18 2003-02-04 三菱電線工業株式会社 半導体受光素子
US6541799B2 (en) * 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
US6730941B2 (en) * 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413105C (zh) * 2004-03-05 2008-08-20 昭和电工株式会社 磷化硼基半导体发光器件
CN103492607A (zh) * 2011-04-21 2014-01-01 第三专利投资有限两合公司 用于生产多晶层的方法
CN113526476A (zh) * 2020-04-15 2021-10-22 四川大学 一种高温半导体材料磷化硼（bp）的高压高温法制备

Also Published As

Publication number Publication date
KR20030019609A (ko) 2003-03-06
AU2002302968A1 (en) 2002-12-09
US20070259510A1 (en) 2007-11-08
EP1393352A4 (en) 2009-05-06
EP1393352A2 (en) 2004-03-03
CN1214467C (zh) 2005-08-10
US7622398B2 (en) 2009-11-24
WO2002097861A2 (en) 2002-12-05
WO2002097861A3 (en) 2003-07-24
US7315050B2 (en) 2008-01-01
KR100583243B1 (ko) 2006-05-25
US20030234400A1 (en) 2003-12-25
EP1393352B1 (en) 2012-08-01

Similar Documents

Publication Publication Date Title
CN1214467C (zh) 半导体器件,半导体层及其生产方法
CN1225032C (zh) Ⅲ族类氮化物半导体器件及其制造方法
CN1200466C (zh) Ⅲ族氮化合物半导体器件
CN1194385C (zh) 第三族氮化物半导体器件和其半导体层的生产方法
CN1500160A (zh) ZnTe系化合物半导体单晶的制造方法和ZnTe系化合物半导体单晶及半导体器件
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
JPH05343741A (ja) 窒化ガリウム系半導体素子及びその製造方法
CN101040368A (zh) 制造ⅲ族氮化物半导体的方法
CN1918717A (zh) 基于氮化镓的化合物半导体多层结构及其制造方法
US20040074437A1 (en) Method of growing single crystal Gallium Nitride on silicon substrate
TW201539739A (zh) 氮化物半導體元件與氮化物半導體晶圓
CN1943047A (zh) 氮化镓基半导体器件
CN1714455A (zh) 磷化硼基化合物半导体器件、其制造方法以及发光二极管
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP4431290B2 (ja) 半導体素子および半導体層
CN100461339C (zh) 化合物半导体器件、化合物半导体器件的制造方法以及二极管
CN1711650A (zh) 磷化硼系半导体发光元件、其制造方法和发光二极管
JP3639276B2 (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子、ツェナーダイオード、及び発光ダイオード
CN1717810A (zh) 磷化硼基化合物半导体器件、其制造方法以及发光二极管
JP3639275B2 (ja) ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード
TWI238474B (en) Semiconductor device, manufacturing method for the same, and the light emitting device
JP2001332500A (ja) 非晶質と多結晶の構造の窒化ガリウム系化合物半導体の成長方法
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
JP2003229601A (ja) リン化硼素系半導体素子、その製造方法、および発光ダイオード
JP3736401B2 (ja) 化合物半導体素子、その製造方法、発光素子、ランプおよび光源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050810

Termination date: 20130523