CN1449233A - 印刷电路板条的电镀设计方法及半导体芯片封装制造方法 - Google Patents

印刷电路板条的电镀设计方法及半导体芯片封装制造方法 Download PDF

Info

Publication number
CN1449233A
CN1449233A CN03103188.9A CN03103188A CN1449233A CN 1449233 A CN1449233 A CN 1449233A CN 03103188 A CN03103188 A CN 03103188A CN 1449233 A CN1449233 A CN 1449233A
Authority
CN
China
Prior art keywords
copper clad
pcb
plating line
batten
component side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03103188.9A
Other languages
English (en)
Other versions
CN1264392C (zh
Inventor
康太赫
朴相甲
尹光镐
崔凤圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0079215A external-priority patent/KR100483621B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1449233A publication Critical patent/CN1449233A/zh
Application granted granted Critical
Publication of CN1264392C publication Critical patent/CN1264392C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49794—Dividing on common outline

Abstract

公开了一种用于印刷电路板(PCB)条板的电镀的设计方法，其中主电镀线通过修改用于制造半导体芯片封装的PCB条板的从属电镀线而有选择地形成在PCB条板的元件侧、焊接侧或内层上，以及一种采用相同的方法制造半导体芯片封装的方法。因此，制造出了一种不存在短损的优良的半导体芯片封装，因为当采用锯床切割PCB条板时，避免了PCB条板的元件侧和焊接侧的主电镀线的不对齐。而且，PCB单元之间的间隔被减小了，以使在PCB条板切割时不存在短损的PCB条板中的PCB单元的数量得到了预期的增加。

Description

印刷电路板条的电镀设计方法及 半导体芯片封装制造方法
技术领域
本发明涉及用于印刷电路板(PCB)条板(strip)的电镀的设计方法以及采用该方法的半导体芯片封装的制造方法。特别涉及用于印刷电路板(PCB)条板的电镀的设计方法，其中主电镀线(main plating line)通过修改用于制造半导体芯片封装的PCB条板的从属电镀线(sub-plating line)而有选择地形成在PCB条板的元件侧、焊接侧、或条板内层上，以及采用该方法制造的半导体芯片封装。
背景技术
为了能够实现具有高密度输入和输出引脚的诸如IC(集成电路)和LSI(大规模集成电路)的半导体芯片，PCB条板被应用到半导体芯片封装中，其中作为输入和输出手段的球或引脚形成在半导体芯片封装的低侧，例如球格栅阵列(ball grid array)封装、引脚格栅阵列(pin grid array)封装以及芯片级封装。
参照图1，每个都具有元件侧和焊接侧的多个PCB单元20以规定的间隔安置在PCB条板10上。例如，十四个PCB单元被放置在220mm×60mm的PCB条板上。此时，PCB单元之间的距离X为250到350μm。
近来，半导体芯片封装应用到了各种电子产品、通信设备和计算机，因此，使得他们具有了多种并且最新的功能。此外，根据近来半导体芯片封装的大规模生产的趋势，产生了对于减小PCB单元之间的间隔以增加在如图2所示的PCB条板上的PCB单元的数量的需求。
参照附图2，在PCB单元之间的间隔Y约为180μm，短于图1中的间隔X。但是，需要高科技来减小PCB单元之间的间隔，并且当PCB单元之间的间隔减小了的经过改进的PCB条板被分割成单个PCB单元时，由于元件侧和焊接侧没有对齐(misalignment)会在印刷电路图形中发生短损(short)，因此，由于半导体芯片封装的次品数量的增加而使得生产率降低，这是我们不希望的。
传统的制造半导体芯片封装的过程包括：通过形成在PCB条板的元件或焊接侧的主电镀线对PCB条板上需要的部分进行电镀；在元件侧安装半导体芯片；对最后得到的结构进行线连接；切割从焊接侧突出的簧片线(reed line)；焊接焊接侧；以及使用锯床(sawingmachine)将所得到的PCB条板分割成单个的PCB单元。此时，锯床的直径约为200μm，并且沿着焊接侧上的主电镀线切割PCB条板。
在图1的PCB条板的情形下，因为单个PCB单元之间的间隔宽，在一个条板上放置了少量的PCB单元，所以在元件侧的印刷电路图形的短损不是最主要的，即使用传统的锯床来切割PCB条板。但是，如果PCB单元之间的间隔减小到如图2所示，当使用传统的锯床沿着焊接侧的主电镀线30切割PCB条板10时，电路的短损就增加了，这是我们不希望的。
参照附图4和5，它们分别为图2中的A部分放大图，它示出了PCB条板的焊接侧12，其中PCB单元之间的间隔降低了，以在PCB条板中如所希望的增加了PCB单元的数量，以及另一个图3中的B部分的放大图，它示出了图2中的PCB条板的元件侧14。
在图4中，其上将形成焊球的焊球部分60通过连接到PCB条板的焊接侧12的第一主电镀线30而被镀上了Au。此外，不与第一主电镀线30或第一电镀线32连接的单独的焊球部分61通过图5中的元件侧14的第二主电镀线70以及位置上对应于单独焊球部分61的位于元件侧14的铜包层(copper-clad)部分40上的通路焊盘(via land)50被电镀。
此外，位于PCB条板的元件侧14上的用于线连接的第一连接指部分81(bond finger)通过连接到第二主电镀线70的第二电镀线72被电镀上Au。此外，单独连接指部分82通过位于焊接侧上对应于单独连接指部分82的位置的铜包层部分40上的通路焊盘50被电镀上Au。
参照图6，说明具有图5的元件侧和图4的焊接侧的PCB条板。详细地，图6示出了PCB条板的放大视图，其中形成图5的元件侧的上侧叠放在形成图4的焊接侧的下侧上。此外，图7示出了元件侧与焊接侧没有对齐的PCB条板的示意图，图8示出了PCB条板的X射线图，其中形成了元件侧与焊接侧的不对齐，以及图9示出了PCB条板的X射线图，其中不具有元件侧与焊接侧没有对齐的问题。
如上所述，使用传统的锯床沿着焊接侧12的第一主电镀线30切割焊接的PCB条板。但是，当PCB条板的切割部分90的宽度约为200μm时，并且如示出了PCB条板和图8的X射线图的侧视图的图7所示，使用刀片沿着焊接侧12的第一主电镀线30切割焊接的PCB条板时，在元件侧会产生短损100。因此，应该避免在元件侧和焊接侧的任何不对齐以便元件侧的第二主电镀线70完全或部分地对应于焊接侧的第一主电镀线30以避免印刷电路图形的短损，如图9所示。但是，为了避免元件侧与焊接侧不对齐，需要高水平的技术，而传统的努力起不到足够的效果。
发明内容
因此，鉴于上述的现有技术中的问题，提出了本发明，并且本发明的目的是为了提供一种用于制造不存在由于焊接侧和元件侧在PCB条板切割时的不对齐而导致的短损的半导体芯片封装的PCB条板的电镀的设计方法。
本发明的另一个目的是当一个或多个内层插入到PCB条板的焊接侧和元件侧之间时，通过有选择地在焊接侧、元件侧或内层上形成主电镀线来避免焊接侧与元件侧的不对齐而最少化制造出来的半导体芯片封装的次品。
本发明的再一个目的是提供一种优良的半导体芯片封装和采用本发明的PCB条板的电镀的设计方法来制造这种封装的方法。
上述的目的可以通过提供一种设计方法来实现，该设计方法用于具有多个PCB单元的PCB条板的电镀，包括：在相邻的PCB单元之间的焊接侧和元件侧的任何一个上形成主电镀线。该PCB单元中的每一个都包括在其上安装半导体芯片并且具有连接指部分和构造第一电路图形的第一铜包层部分的元件侧，以及具有用于构造第二电路图形的第二铜包层部分以及安置在第二铜包层部分上的用于在其上接纳焊球的焊球部分的焊接侧。此时，第一铜包层部分包括导电通路焊盘，并且连接指部分与第一铜包层部分线连接。此外，第二铜包层部分包括导电通路焊盘，而且将焊球熔化并附着在第二铜包层部分的焊球部分上。
此外，本发明提供了一种设计方法，用于具有多个PCB单元的PCB条板的电镀，包括：在相邻的PCB单元之间的焊接侧、元件侧和内层的任何一个上形成主电镀线。该PCB单元包括在其上安装半导体芯片并且具有连接指部分和构造第一电路图形的第一铜包层部分的元件侧，以及具有用于构造第二电路图形的第二铜包层部分和安置在第二铜包层部分上的用于在其上接纳焊球的焊球部分的焊接侧。此时，第一铜包层部分包括导电通路焊盘，并且连接指部分与第一铜包层部分线连接。此外，第二铜包层部分包括导电通路焊盘，而且将焊球熔化并附着在铜包层部分的焊球部分上。所述的PCB单元还具有一个或多个内层，插入到元件侧和焊接侧之间。内层具有连接到第三铜包层部分的导电通路焊盘的钻孔，以及连接到其上的第三铜包层部分的从属电镀线。
此外，本发明提供了一种半导体芯片封装的制造方法，包括：提供具有元件侧和焊接侧的条板；在低温下对所述的条板进行短时间的半蚀刻，以使得所述的条板具有均匀的蚀刻表面和一致的厚度；对蚀刻的条板进行钻孔以在条板上所希望的位置上形成多个孔；水平电镀钻孔的条板；设计电镀的条板的电路图形；在电镀的条板上印刷设计的电路图形以形成PCB条板；用金电镀PCB条板；在镀金的PCB条板上定线(routing)以在镀金的PCB条板上形成多个槽；以及检测最终的PCB条板。
此外，本发明提供了一种制造半导体芯片封装的方法，包括：提供包括有元件侧和焊接侧的印刷电路板条板(PCB条板)，具有多个在PCB条板上以规定间隔放置的印刷电路板单元(PCB单元)，以及有选择地形成在焊接侧或元件侧上的主电镀线。此时，元件侧具有线连接到构造第一电路图形的第一铜包层部分的连接指部分，并且焊接侧具有构造第二电路图形的第二铜包层部分。此外，焊球部分安置在第二铜包层部分上，用于在其上接纳焊球，并且将焊球熔化以附着在焊球部分上。第一和第二铜包层部分包括导电通路焊盘。该制造方法还包括通过主电镀线或每个通路焊盘电镀焊接侧的焊球部分和元件侧的连接指部分；在电镀的PCB条板上的元件侧上安装芯片并将半导体芯片与PCB条板进行线连接；修整焊接侧的引线并将引线焊接到焊接侧；以及使用锯床沿着焊接侧或元件侧的主电镀线切割最终的PCB条板而不产生由于焊接侧与元件侧之间的不对齐导致的短损。
本发明的再一个目的是提供通过采用用于PCB条板的电镀的设计方法制造半导体芯片封装的方法制造的半导体芯片封装。
附图说明
本发明上述的和其他的目的、特点和其他优点将通过下面结合附图的说明而变得更加明了，其中：
图1示出了包括以规定的间隔放置的多个PCB单元的传统的PCB条板的示意图；
图2示出了PCB条板的下侧(焊接侧)的示意图，其中PCB单元之间的间隔被减小以预期地增加PCB条板中的PCB单元的数量；
图3示出了图2的PCB条板的上侧(元件侧)的示意图；
图4示出了图2的PCB条板的焊接侧的A部分的放大视图；
图5示出了图3的PCB条板的元件侧的B部分的放大视图；
图6示出了PCB的放大视图，其中图5中的PCB条板的上侧(元件侧)叠放在图4的PCB条板的下侧(焊接侧)上；
图7示出了元件侧与焊接侧没有对齐的PCB条板的侧向示意图；
图8示出了PCB条板的X射线图，其中形成了元件侧与焊接侧的不对齐；
图9示出了PCB条板的X射线图，其中不存在元件侧与焊接侧的不对齐的问题；
图10示出了根据本发明的实施例的PCB条板的元件侧的放大视图；
图11示出了根据本发明的实施例的PCB条板的焊接侧的放大视图；
图12示出了图10和11的PCB条板的侧向示意图；
图13示出了根据本发明的另一实施例的PCB条板的元件侧的放大视图；
图14示出了根据本发明的另一实施例的PCB条板的焊接侧的放大视图；
图15示出了图13和14的PCB条板的侧向示意图；
图16和18示出了本发明的形成主电镀线的PCB条板的内层的放大视图；
图17和19示出了本发明的除去了主电镀线的PCB条板的内层的放大视图；
图20和22示出了本发明的形成主电镀线的PCB条板的元件侧的放大视图；
图21和23示出了本发明的除去了主电镀线的PCB条板的元件侧的放大视图；
图24和25示出了焊球部分连接到从属电镀线的本发明的PCB条板的焊接侧的图；
图26示出了本发明的PCB条板的元件侧的部分放大视图，它示出了在设计从属电镀线的过程中允许从属电镀线所占的范围；
图27示出了PCB条板的侧视示意图，其中内层插入到了元件侧和焊接侧之间；以及
图28示出了采用根据本发明的用于PCB条板的电镀的设计方法制造半导体芯片封装的流程图。
具体实施方式
现在参考附图进行说明，其中在附图中相同的参考编号用于相同的或相似的元件。
图10示出了根据本发明的实施例的PCB条板的元件侧的从属电镀线，其中除去了主电镀线，并且图11示出了PCB条板的焊接侧的从属电镀线，其中示出了主电镀线。
在根据本发明的PCB条板中，与传统的PCB条板一样，多个PCB单元以规定的间隔放置。
每个PCB单元包括元件侧和焊接侧。元件侧具有用于构造电路图形的铜包层部分、在其上进行线连接的连接指部分以及在其上安装的半导体芯片。此外，焊接侧是元件侧的背侧，并具有用于构造电路图形的铜包层部分，以及用于接纳焊球的焊球部分。此时，将焊球熔化并附着在铜包层部分的焊球部分。如上所述，在图10和11中，主电镀线没有形成在元件侧，而是形成在焊接侧上。此外，在每个铜包层部分上形成有导电通路焊盘。
在图10中，邻近的PCB单元彼此通过从属电镀线相连。换句话讲，在一个PCB单元中的从属电镀线没有连接到主电镀线，而是连接到了铜包层部分，其中在另一个PCB单元中形成了导电通路焊盘。此时，优选地，将从属电镀线连接到离它最近的铜包层部分。
因此，在焊接侧上的焊球部分通过焊接侧的主电镀线被电镀，元件侧的连接指部分通过焊接侧的通路焊盘被电镀，并且单独的焊球部分通过元件侧的通路焊盘被电镀，因为不同于传统的PCB条板，根据本发明，主电镀线不形成在PCB条板的元件侧上。此时，位于PCB条板的最外侧的边上的铜包层部分连接到主电镀线。
如图10和11，例如，PCB条板上的元件侧的连接指部分80a通过焊接侧的主电镀线30和通路焊盘50a，以及元件侧的铜包层部分40a被镀上Au。
此外，单独的连接指部分80b通过焊接侧的主电镀线30和通路焊盘50a被电镀上Au。
而且，PCB条板的焊接侧上的焊球部分60b通过焊接侧的主电镀线30被Au，如图11所示。
另一方面，单独的焊球部分60c通过焊接侧的主电镀线30和通路焊盘50c，以及元件侧的铜包层部分40c和40d被电镀上Au。
同时，优选地，尽管在图10和11中未示出，PCB最外边的铜包层部分13(如图2所示)一定连接到主电镀线30。
如果PCB条板是根据上述的说明设计的，PCB条板被如所希望的电镀并当使用传统的锯床沿着焊接侧的主电镀线切割PCB条板时，即使主电镀线不形成在元件侧，而是形成在焊接侧上，也不会发生短损。
本技术领域内的普通技术人员从图12中可以理解。不同于图7所示的传统的PCB条板，根据本发明的如图12所示的PCB条板具有在焊接侧上的主电镀线，所以即使采用宽度为200μm的锯床切割PCB条板，在元件侧也不会发生短损。
在本发明的PCB条板的情况下，即使在相邻的PCB单元之间的间隔被减小到200μm或更小，所制造的半导体芯片也不存在短损。
参照图13和14，主电镀线不形成在焊接侧上，而是形成在元件侧上。此时，其上形成导电通路焊盘50的铜包层部分40通过从属电镀线72连接到主电镀线上，因此实现了连接指部分80的电镀过程。
但是，主电镀线不形成在焊接侧上，所以形成导电通路焊盘50的在相邻的PCB单元12a和12b之间的铜包层部分连接到从属导电线32。因此，焊球60通过元件侧的主电镀线70、包括导电通路焊盘50的铜包层部分40和从属电镀线32被电镀。
换句话讲，用于线连接的元件侧的连接指部分81通过元件侧的主电镀线70和连接到主电镀线70的从属电镀线72被电镀上Au。此外，单独的连接指部分82通过元件侧的主电镀线70和通路焊盘50、以及焊接侧12的对应于焊接侧12的铜包层部分40的通路焊盘50被电镀上Au。
此外，PCB条板的焊接侧12的相邻的PCB单元12a和12b通过从属电镀线32连接，而且其上形成焊球的焊球部分60通过元件侧14的主电镀线70、连接到主电镀线70的从属电镀线72、以及位置上对应于元件侧的通路焊盘50的焊接侧的铜包层部分40上的通路焊盘50被电镀上Au。此外，单独的焊球部分60c通过元件侧14的主电镀线70和从属电镀线72、包括通路焊盘51的铜包层部分41、焊接侧12的通路焊盘50b和铜包层部分40b被电镀上Au。
如果根据上述的说明设计PCB条板，则PCB条板被按照预期电镀，而且当采用传统的锯床沿着焊接侧的主电镀线切割PCB条板，即使主电镀线没有形成在元件侧而是形成在焊接侧上，也不会发生缺损。
本技术领域内的普通技术人员从图12中可以理解。不同于图7中传统的条板，如图12所示的根据本发明的PCB条板在焊接侧具有主电镀线，所以即使使用具有200μm宽度的传统的锯床切割PCB条板，在元件侧也不会发生短损。
在本发明的PCB条板的情形下，制造的半导体芯片不存在缺损，即使相邻的PCB单元的间隔被减小以便所述的间隔为200μm或更小。
为了根据上述的说明电镀PCB条板，所述的PCB条板具有元件和焊接侧。
现在参照图16，说明包括在元件侧和焊接侧之间的一个或多个内层的半导体芯片封装，采用传统的元件侧和焊接侧的图形不容易对其设计和电镀。换句话讲，内层插入到元件侧和焊接侧之间，而且内层16的通路焊盘可以优选地对应于元件侧和焊接侧形成，并且可以在位置上对应于元件侧和焊接侧的任一个通路焊盘。
此外，本发明提供了一种用于具有多个PCB单元的PCB条板的电镀的设计方法，包括：在相邻的PCB单元之间的焊接侧、元件侧和内层的任何一个上形成主电镀线。该PCB单元包括在其上安装半导体芯片并且具有连接指部分和用于构造第一电路图形的第一铜包层部分的元件侧，以及具有用于构造第二电路图形的第二铜包层部分和安置在第二铜包层部分上的用于在其上接纳焊球的焊球部分的焊接侧。此时，第一铜包层部分包括导电通路焊盘，并且连接指部分与第一铜包层部分线连接。此外，第二铜包层部分包括导电通路焊盘，而且将焊球熔化并附着在铜包层部分的焊球部分。所述的PCB单元还具有一个或多个内层，插入到元件侧和焊接侧之间。内层具有连接到第三铜包层部分的导电通路焊盘的钻孔，以及连接到其上的第三铜包层部分的从属电镀线。
如上所述，主电镀线110可以形成在PCB单元16a和16b之间的内层16上，如图16所示，但是也可以不形成在PCB单元16a和16b之间的内层16上，如图17所示。在图16中，内层16通过主电镀线110、从属电镀线130、以及包括导电通路焊盘122的铜包层部分120被电镀。此时，有三种情况：在第一种情况下，主电镀线没形成在元件侧和焊接侧上，而是在内层上；在第二种情况下，主电镀线没有形成在元件侧和内层上而是形成在焊接侧上；而在第三种情况下，主电镀线没有形成在内层和焊接侧上而是在元件侧上。可以肯定的是，主电镀线形成在元件侧、焊接侧和内层中的任何一个上，并且连接到主电镀线的铜包层部分形成在元件侧、焊接侧和内层中的任何一个的最外边上，即使一个或多个内层被插入到元件侧和焊接侧之间。
当主电镀线形成在元件侧、焊接侧和内层的任何一个上时，元件侧的连接指部分和焊接侧的焊球部分易于通过主电镀线、连接到主电镀线的从属电镀线和包括导电通路焊盘并且每一个都形成在元件侧、焊接侧和内层上的铜包层部分电镀上Au。
因此，主电镀线形成在元件侧、焊接侧和内层的任何一个上，所以PCB条板通过主电镀线被理想地电镀。此外，当采用传统的锯床沿着主电镀线切割PCB条板时，不会发生短损。
此外，即使在PCB单元之间的间隔减小到200μm或更小，制造的半导体芯片封装也没有短损。
此时，电镀过程依赖于在哪里形成主电镀线。
参照图18，说明插入到元件侧和焊接侧之间的内层PCB单元，其中主电镀线没有形成在元件和焊接侧上。当主电镀线110形成在内层的PCB单元16a和16b之间时，从属电镀线130连接到主电镀线110以将PCB单元16a和16b电镀上Au。特别地，元件侧的连接指部分和焊接侧的焊球部分通过包括内层的导电通路焊盘122的铜包层部分122被电镀。
另一方面，图19示出了另一个实施例，它示出了插入到元件侧和焊接侧之间的内PCB单元，其中主电镀线没有形成在内层上，而是在元件侧或焊接侧的任何一个上。此时，在内层上，从属电镀线130连接到铜包层部分120。特别地，多个钻孔124形成在连接到从属电镀线130的铜包层部分120中从而通过元件侧或焊接侧的通路焊盘或钻孔电镀PCB条板。
图20示出了PCB条板的元件侧的部分放大视图，其中主电镀线70形成在PCB单元14a和14b之间，而且图21示出了不具有主电镀线70的PCB条板的元件侧的部分放大视图。当主电镀线没有形成在元件侧的PCB单元之间时，PCB条板通过从属电镀线72和通路焊盘50通过将相邻的PCB单元彼此连接而被电镀。因此，在图21中，优选地，设计从属电镀线72a、72b和72c以便连接到包括通路焊盘的铜包层部分。
图22示出了PCB条板的元件侧的部分放大视图，其中主电镀线形成在PCB单元14a和14b之间，此时，第一PCB单元14a连接到主电镀线70，而第二PCB单元14b没有连接到主电镀线70。因此，如图23所示，当主电镀线从元件侧的PCB单元14a和14b之间除去时，第一PCB单元14a的从属电镀线72没有连接到第二PCB单元14b，因此这样的设计使得其连接到包括第一PCB单元14a的通路焊盘50的铜包层部分40。
图24示出了PCB条板的焊接侧的部分放大视图，其中只包括焊球的焊球部分60通过从属电镀线32连接到主电镀线30或在PCB条板的最外边的铜包层部分。此时，连接到从属电镀线32的焊球部分60从元件侧或内层的通路焊盘通过通路焊盘50来被电镀。
图25示出了PCB条板的焊接侧的部分放大视图，其中包括焊球的焊球部分60的铜包层部分40通过从属电镀线32连接到主电镀线30或在PCB条板的最外边的铜包层部分。此时，从属电镀线32从所有能够独立地连接到主电镀线30或在PCB条板的最外边的铜包层部分的焊球部分60伸出。剩余的不能够独立地连接到主电镀线30或在PCB条板的最外边的铜包层部分的焊球部分通过焊接侧的通路焊盘50和元件侧或内层的通路焊盘50来电镀。
图26示出了PCB条板的元件侧的部分放大视图，它示出了将相邻的PCB单元14a和14b彼此连接的从属电镀线72，以及在设计印刷电路图形和从属电镀线的过程中允许从属电镀线占据的范围。换句话讲，参考字符M是虚拟(Virtual)的用于拉出从属电镀线的上限定线，参考字符N是虚拟的用于拉出从属电镀线的下限定线，并且参考字符O是形成在PCB单元之间的主电镀线。所拉出的电镀线是为了避免元件侧、焊接侧和内层的从属电镀线的不能对齐，在主电镀线O和上限定线M之间的距离在150μm以内，并且在主电镀线O和下限定线N之间的距离在150μm以内，从而建立了用于理想地拉出从属电镀线的区域。
图27示出了PCB的侧视示意图，其中一个或多个内层被插入到元件侧14和焊接侧12之间。此时，将分别形成在元件侧14、焊接侧12和内层上的主电镀线70、30、110中的任何一个被选择性地形成，因此，通过主电镀线理想地电镀了PCB条板，并避免了当使用传统的锯床沿着主电镀线切割PCB条板时的短损。
图28示出了采用根据本发明的用于电镀PCB条板的设计方法的半导体封装的制造的流程图。
如图28所示，在步骤S1，有选择地准备包括元件侧和焊接侧的PCB条板，或是进一步包括内层的PCB条板。
在步骤S2中，在相对较低的温度下，在相对短的时间内半蚀刻PCB条板，以便获得具有均匀的蚀刻表面和一致的厚度的PCB条板。
在步骤S3中，蚀刻的PCB条板随后被钻孔以在所希望的位置上形成多个孔，并在步骤S4中被水平电镀。
当在步骤S5中在电镀了的PCB条板上设计了电路图形，而且在步骤S6中将图形印刷后。印刷了的条板在步骤S7被随后电镀上金，而且随后在步骤S8对镀金的条板进行定线处理以在镀金条板上形成多个槽。
在结束半导体芯片封装制造过程的步骤S9中，检测最终的PCB条板以确定PCB条板的质量是否为次品。此时，在步骤S5到S7应用了根据本发明的电镀PCB条板的设计方法，因此，显著地降低了PCB条板的次品的制造。
根据本发明，提供了一种半导体芯片封装的制造方法，包括：提供印刷电路板条板(PCB条板)，它包括元件侧和焊接侧，具有多个在PCB条板上以规定间隔放置的印刷电路板单(PCB单元)和有选择地形成在焊接侧或元件侧上的主电镀线。此时，元件侧具有线连接到用于构造第一电路图形的第一铜包层部分的连接指部分，并且焊接侧具有用于构造第二电路图形的第二铜包层部分。此外，焊球部分位于第二铜包层部分以在其上接纳焊球，并且将焊球熔化并附着在焊球部分。第一和第二铜包层部分包括导电通路焊盘。该制造方法还包括：通过主电镀线或每个通路焊盘电镀焊接侧的焊球部分和元件侧的连接指部分；在经过电镀的PCB条板的元件侧上安装半导体芯片并将半导体芯片线连接到PCB条板；修整焊接侧的引线并将引线焊接到焊接侧；以及使用锯床沿着焊接侧或元件侧的主电镀线切割最终的PCB条板而不产生由于焊接侧与元件侧之间的不对齐导致的短损。
此外，本发明提供了一种半导体芯片封装的制造方法，包括：提供印刷电路板条板(PCB条板)，它包括元件侧和焊接侧，具有多个在PCB条板上以规定间隔放置的印刷电路板单元(PCB单元)，一个或多个插入到元件侧和焊接侧之间的内层，以及有选择地形成在元件侧、内层或焊接侧上的主电镀线。元件侧具有线连接到用于构造第一电路图形的第一铜包层部分的连接指部分，并且焊接侧具有用于构造第二电路图形的第二铜包层部分以及位于第二铜包层部分以在其上接纳焊球的焊球部分。此外，将焊球熔化并附着在焊球部分，内层具有用于构造第三电路图形的第三铜包层部分，并且该第三铜包层部分包括钻孔并连接到从属电镀线。该制造方法还包括：通过主电镀线或每个通路焊盘电镀焊接侧的焊球部分以及内层或元件侧的连接指部分；在经过电镀的PCB条板的元件侧上安装半导体芯片并将半导体芯片线连接到PCB条板；修整焊接侧的引线并将引线焊接到焊接侧；以及使用锯床沿着元件侧、内层或焊接侧的主电镀线切割最终的PCB条板而不产生由于焊接侧与元件侧之间的不对齐导致的短损。
而且，本发明提供了一种通过采用用于PCB条板的电镀的设计方法的半导体芯片封装制造方法制造的半导体芯片封装。
因此，本发明的优点在于，制造出来了一种不存在短损的优良的半导体芯片封装，因为当采用锯床切割PCB条板时，避免了PCB条板的元件侧和焊接侧的主电镀线之间的不对齐。本发明的其他优点在于，PCB单元之间的间隔被减小了，以使PCB条板中的PCB单元的数量得到了预期的增加，该PCB条板不存在短损，因为避免了当切割PCB条板时PCB条板的不对齐。
也应该理解，前面的叙述只与所附的权利要求书，而不是前述的说明限定的范围有关，所有的与权利要求书相符合或与其相结合的修改，以及这种符合和结合的等效物也因此落入到权利要求书中。

Claims (34)

1.一种用于具有多个印刷电路板单元(PCB单元)的印刷电路板条板(PCB条板)的电镀的设计方法，包括：
在相邻的PCB单元之间的焊接侧和元件侧的任何一个上形成主电镀线，
所述的每个PCB单元包括：
元件侧，允许在其上安装半导体芯片，并具有连接指部分和用于构造第一电路图形的第一铜包层部分，所述的第一铜包层部分包括导电通路焊盘，并且所述的连接指部分线连接到第一铜包层部分；以及
焊接侧，具有用于构造第二电路图形的第二铜包层部分，以及用于在其上接纳焊球的位于第二铜包层部分上的焊球部分，所述的第二铜包层部分包括导电通路焊盘，而且所述的焊球被熔化并附着到第二铜包层部分的焊球部分。
2.根据权利要求1所述的设计方法，其中PCB单元之间的间隔为200μm或更小。
3.根据权利要求1所述的设计方法，其中当主电镀线形成在焊接侧的PCB单元之间而不是形成在元件侧的PCB单元之间时，在元件侧上的相邻的PCB单元中包括的导电通路焊盘的第一铜包层部分通过从属电镀线彼此连接，以便焊接侧的焊球部分通过焊接侧的主电镀线被电镀，元件侧的连接指部分通过焊接侧的导电通路焊盘被电镀，并且单独的焊接侧的焊球部分通过元件侧的导电通路焊盘被电镀。
4.根据权利要求3所述的设计方法，其中在焊接侧的最外边的铜包层部分被连接到主电镀线。
5.根据权利要求3所述的设计方法，其中当在元件侧上的相邻的PCB单元中的包括导电通路焊盘的第一铜包层部分没有通过从属电镀线彼此连接时，在元件侧上的每个PCB单元中的包括导电通路焊盘的第一铜包层部分通过从属电镀线彼此连接以便PCB条板通过焊接侧的主电镀线、以及位于PCB单元的焊接侧和元件侧上的铜包层部分和从属电镀线被电镀。
6.根据权利要求3所述的设计方法，其中焊接侧的焊球部分通过位于焊接侧的最外边的铜包层部分和从属电镀线，通过将包括焊球部分或导电通路焊盘的第二铜包层部分经由所有直接连接到铜包层部分的从属电镀线连接到位于焊接侧的最外边的铜包层部分被电镀。
7.根据权利要求1所述的设计方法，其中当主电镀线没有形成在焊接侧的PCB单元之间而是形成在元件侧的PCB单元之间时，在焊接侧上的相邻的PCB单元中的包括导电通路焊盘的第二铜包层部分通过从属电镀线彼此连接，以便PCB条板通过元件侧的主电镀线、以及位于PCB单元的焊接侧和元件侧上的第二铜包层部分和从属电镀线被电镀。
8.根据权利要求7所述的设计方法，其中位于元件侧最外边的铜包层部分连接到主电镀线。
9.根据权利要求7所述的设计方法，其中当在焊接侧上的相邻的PCB单元中的包括导电通路焊盘的第二铜包层部分没有通过从属电镀线彼此连接时，在焊接侧上的每个PCB单元中的包括导电通路焊盘的第二铜包层部分通过从属电镀线彼此连接以便PCB条板通过元件侧的主电镀线、以及位于PCB单元的元件侧和焊接侧上的第二铜包层部分和从属电镀线被电镀。
10.根据权利要求7所述的设计方法，其中焊接侧的焊球部分通过元件侧的包括导电通路焊盘的第一铜包层部分被电镀。
11.根据权利要求1所述的设计方法，其中当不具有主电镀线的焊接侧和元件侧中的任何一个上的每个PCB中的包括导电通路焊盘的第一或第二铜包层部分连接到从属电镀线时，制成从属电镀线以便避免元件侧和焊接侧之间的不对齐，所述的从属电镀线被确定为从上或下以及左或右与虚拟主电镀线间隔150μm或更小。
12.一种用于具有多个印刷电路板单元(PCB单元)的印刷电路板条板(PCB条板)的电镀的设计方法，包括：
在相邻的PCB单元之间的焊接侧、元件侧和内层中的任何一个上形成主电镀线，
所述的每个PCB单元包括：
元件侧，允许在其上安装半导体芯片，并具有连接指部分和用于构造第一电路图形的第一铜包层部分，所述的第一铜包层部分包括导电通路焊盘，而且所述的连接指部分线连接到第一铜包层部分；
焊接侧，具有用于构造第二电路图形的第二铜包层部分，以及用于在其上接纳焊球的位于第二铜包层部分上的焊球部分，所述的第二铜包层部分包括导电通路焊盘，而且所述的焊球被熔化并附着到第二铜包层部分的焊球部分；以及
一个或多个插入到元件侧和焊接侧之间的内层，并且具有连接到第三铜包层部分的通路焊盘的钻孔和连接到其上的第三铜包层部分的从属电镀线。
13.根据权利要求12所述的设计方法，其中PCB单元之间的间隔为200μm或更小。
14.根据权利要求12所述的设计方法，其中当主电镀线形成在焊接侧上的PCB单元之间而不是形成在PCB条板的内层上和元件侧上的PCB单元之间时，在元件侧上的相邻的PCB单元中的包括导电通路焊盘的第一铜包层部分通过从属电镀线彼此连接，以便焊接侧的焊球部分通过焊接侧的主电镀线被电镀，元件侧的连接指部分通过内层和焊接侧的导电通路焊盘被电镀，单独的焊接侧的焊球部分通过内层和元件侧的导电通路焊盘被电镀，内层通过焊接侧和元件侧的导电通路焊盘被电镀。
15.根据权利要求14所述的设计方法，其中在焊接侧的最外边的铜包层部分被连接到主电镀线。
16.根据权利要求14所述的设计方法，其中当在元件侧和内层上的相邻的PCB单元中的包括导电通路焊盘的第一和第三铜包层部分没有通过从属电镀线彼此连接时，在内层和元件侧上的每个PCB单元中的包括导电通路焊盘的第一和第三铜包层部分通过从属电镀线彼此连接以便PCB条板通过焊接侧的主电镀线、以及位于每个PCB单元的焊接侧、内层和元件侧上的铜包层部分和从属电镀线被电镀。
17.根据权利要求14所述的设计方法，其中焊接侧的焊球部分通过位于焊接侧的最外边的铜包层部分和从属电镀线，通过将包括焊球部分或导电通路焊盘的铜包层部分经由所有直接连接到铜包层部分的从属电镀线连接到位于焊接侧的最外边的铜包层部分被电镀。
18.根据权利要求14所述的设计方法，其中当主电镀线从内层除去时，在一个PCB单元的内层上的包括钻孔的铜包层部分通过从属电镀线连接到与具有钻孔的PCB单元相邻的另一个PCB单元的内层上的导电通路焊盘。
19.根据权利要求12所述的设计方法，其中当主电镀线没有形成在焊接侧和元件侧的PCB单元之间而是形成在内层上的PCB单元之间时，在焊接侧和元件侧上的相邻的PCB单元中的包括导电通路焊盘的铜包层部分通过从属电镀线彼此连接，以便焊接侧的焊球部分和元件侧的连接指部分通过内层的主电镀线和导电通路焊盘被电镀。
20.根据权利要求19所述的设计方法，其中位于内层的最外边的铜包层部分连接到主电镀线。
21.根据权利要求19所述的设计方法，其中当在焊接侧和元件侧上的相邻的PCB单元中的包括导电通路焊盘的铜包层部分没有通过从属电镀线彼此连接时，在焊接侧和元件侧上的每个PCB单元中的包括导电通路焊盘的铜包层部分通过从属电镀线彼此连接，以便PCB条板通过内层的主电镀线、以及位于每个PCB单元的内层、焊接侧和元件侧上的铜包层部分被电镀。
22.根据权利要求12所述的设计方法，其中当主电镀线没有形成在焊接侧和内层上的PCB单元之间而是形成在元件侧上的PCB单元之间时，在焊接侧和内层上的相邻的PCB单元中的包括导电通路焊盘的铜包层部分通过从属电镀线彼此连接，以便PCB条板通过元件侧的主电镀线、以及位于PCB单元的焊接侧和内层上的铜包层部分和从属电镀线被电镀。
23.根据权利要求22所述的设计方法，其中位于元件侧的最外边的铜包层部分连接到主电镀线。
24.根据权利要求22所述的设计方法，其中当在焊接侧和内层上的相邻的PCB单元中的包括导电通路焊盘的铜包层部分没有通过从属电镀线彼此连接时，在焊接侧和内层上的每个PCB单元中的包括导电通路焊盘的铜包层部分通过从属电镀线彼此连接，以便PCB条板通过元件侧的主电镀线、以及位于每个PCB单元的内层、焊接侧和元件侧上的铜包层部分和从属电镀线被电镀。
25.根据权利要求22所述的设计方法，其中当主电镀线从内层除去时，在一个PCB单元的内层上的包括钻孔的铜包层部分通过从属电镀线连接到与具有钻孔的PCB单元相邻的另一个PCB单元的内层上的导电通路焊盘。
26.根据权利要求12所述的设计方法，其中当不具有主电镀线的焊接侧和元件侧中的任何一个上的每个PCB单元中的包括导电通路焊盘的第一或第二铜包层部分连接到从属电镀线时，制成从属电镀线以便避免元件侧和焊接侧之间的不对齐，所述的从属电镀线被确定为从上或下以及左或右与虚拟主电镀线间隔150μm或更小。
27.一种用于具有多个印刷电路板单元(PCB单元)的印刷电路板条板(PCB条板)的电镀的设计方法，包括：
将从属电镀线连接到元件侧的连接指部分和焊接侧的焊球部分，在相邻的PCB单元之间不具有主电镀线；
将从属电镀线连接到每个PCB单元的最外边的铜包层部分；以及
通过从属电镀线和包括导电通路焊盘的铜包层部分电镀焊接侧的焊球部分和元件侧的连接指部分，
其中，所述的每个PCB单元包括：
元件侧，允许在其上安装半导体芯片，并具有连接指部分和用于构造第一电路图形的第一铜包层部分，所述的第一铜包层部分包括导电通路焊盘，而且所述的连接指部分线连接到第一铜包层部分；以及
焊接侧，具有用于构造第二电路图形的第二铜包层部分，以及用于在其上接纳焊球的位于第二铜包层部分上的焊球部分，所述的第二铜包层部分包括导电通路焊盘，而且所述的焊球被熔化并附着到第二铜包层部分的焊球部分。
28.一种用于具有多个印刷电路板单元(PCB单元)的印刷电路板条板(PCB条板)的电镀的设计方法，包括：
将从属电镀线连接到元件侧的连接指部分、焊接侧的焊球部分、以及内层的包括导电通路焊盘和钻孔的铜包层部分，在元件侧、焊接侧和内层上的相邻的PCB单元之间不具有主电镀线；
将从属电镀线连接到每个PCB单元的最外边的铜包层部分；以及
通过从属电镀线和包括导电通路焊盘的铜包层部分电镀焊接侧的焊球部分和元件侧的连接指部分，
其中，所述的每个PCB单元包括：
元件侧，允许在其上安装半导体芯片，并具有连接指部分和用于构造第一电路图形的第一铜包层部分，所述的第一铜包层部分包括导电通路焊盘，而且所述的连接指部分线连接到第一铜包层部分；
焊接侧，具有用于构造第二电路图形的第二铜包层部分，以及用于在其上接纳焊球的位于第二铜包层部分上的焊球部分，所述的第二铜包层部分包括导电通路焊盘，而且所述的焊球被熔化并附着到第二铜包层部分的焊球部分；以及
一个或多个内层，插入到元件侧和焊接侧之间，并具有连接到第三铜包层部分的导电通路焊盘的钻孔和连接到第三铜包层部分的从属电镀线。
29.一种半导体芯片封装，通过根据权利要求1到28中的任何一项所述的设计方法制造。
30.一种半导体芯片封装的制造方法，包括：
提供具有元件侧和焊接侧的条板；
在相对较低的温度下，在短时间内半蚀刻PCB条板，以使PCB条板具有均匀的蚀刻表面和一致的厚度；
对蚀刻的条板钻孔以在条板上所希望的位置上形成多个孔；
水平电镀钻孔的条板；
在电镀的条板上设计电路图形；
将设计的电路图形印刷到条板上以形成PCB条板；
将PCB条板电镀上金；
对镀金的条板进行定线处理以在镀金条板上形成多个槽；以及
检测最终的PCB条板。
31.一种半导体芯片封装，通过根据权利要求30所述的方法制造。
32.一种半导体芯片封装的制造方法，包括：
提供印刷电路板条板(PCB条板)，它包括元件侧和焊接侧，具有多个在PCB条板上以规定间隔放置的印刷电路板单元(PCB单元)，以及有选择地形成在元件侧或焊接侧上的主电镀线，所述的元件侧具有线连接到用于构造第一电路图形的第一铜包层部分的连接指部分，所述的焊接侧具有用于构造第二电路图形的第二铜包层部分，而且焊球部分位于第二铜包层部分以在其上接纳焊球，将所述的焊球熔化并附着在焊球部分，所述的第一和第二铜包层部分具有导电通路焊盘；
通过主电镀线或每个通路焊盘电镀焊接侧的焊球部分以及元件侧的连接指部分；
在经过电镀的PCB条板的元件侧上安装半导体芯片并将半导体芯片线连接到PCB条板；
修整焊接侧的引线并将引线焊接到焊接侧；以及
使用锯床沿着元件侧或焊接侧的主电镀线切割最终的PCB条板而不产生由于焊接侧与元件侧之间的不对齐导致的短损。
33.一种半导体芯片封装的制造方法，包括：
提供印刷电路板条板(PCB条板)，它包括元件侧和焊接侧，具有多个在PCB条板上以规定间隔放置的印刷电路板单元(PCB单元)，一个或多个插入到元件侧和焊接侧之间的内层，以及有选择地形成在元件侧、内层或焊接侧上的主电镀线，所述的元件侧具有线连接到用于构造第一电路图形的第一铜包层部分的连接指部分，所述的焊接侧具有用于构造第二电路图形的第二铜包层部分，并且焊球部分位于第二铜包层部分以在其上接纳焊球，将所述的焊球熔化并附着在焊球部分，所述的内层具有用于构造第三电路图形的第三铜包层部分，所述的第三铜包层部分包括钻孔并连接到从属电镀线；
通过主电镀线或每个通路焊盘电镀焊接侧的焊球部分以及内层或元件侧的连接指部分；
在经过电镀的PCB条板的元件侧上安装半导体芯片并将半导体芯片线连接到PCB条板；
修整焊接侧的引线并将引线焊接到焊接侧；以及
使用锯床沿着元件侧、内层或焊接侧的主电镀线切割最终的PCB条板而不产生由于焊接侧与元件侧之间的不对齐导致的短损。
34.一种半导体芯片封装，通过根据权利要求33所述的方法制造。
CN03103188.9A 2002-02-08 2003-02-08 印刷电路板条的电镀设计方法 Expired - Fee Related CN1264392C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR7533/2002 2002-02-08
KR20020007533 2002-02-08
KR79215/2002 2002-12-12
KR10-2002-0079215A KR100483621B1 (ko) 2002-02-08 2002-12-12 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB200510099581XA Division CN100424844C (zh) 2002-02-08 2003-02-08 印刷电路板条板的制造方法

Publications (2)

Publication Number Publication Date
CN1449233A true CN1449233A (zh) 2003-10-15
CN1264392C CN1264392C (zh) 2006-07-12

Family

ID=27667602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03103188.9A Expired - Fee Related CN1264392C (zh) 2002-02-08 2003-02-08 印刷电路板条的电镀设计方法

Country Status (4)

Country Link
US (1) US7065869B2 (zh)
JP (1) JP2003243564A (zh)
CN (1) CN1264392C (zh)
TW (1) TW558925B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业（深圳）有限公司 一种印刷电路板设计方法及印刷电路板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP4408082B2 (ja) * 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP5022576B2 (ja) * 2005-07-08 2012-09-12 株式会社ジャパンディスプレイイースト 表示パネルおよび表示装置
US8461675B2 (en) * 2005-12-13 2013-06-11 Sandisk Technologies Inc. Substrate panel with plating bar structured to allow minimum kerf width
KR20070096303A (ko) * 2006-03-23 2007-10-02 엘지이노텍 주식회사 카메라 모듈용 인쇄회로기판 및 그 제조 방법
US8278563B1 (en) 2007-03-29 2012-10-02 Marvell International Ltd. Via to plating bus
US8637972B2 (en) * 2007-06-08 2014-01-28 Sandisk Technologies Inc. Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel
KR20100009055A (ko) * 2008-07-17 2010-01-27 삼성전자주식회사 좁은 폭의 쏘우라인을 위한 인쇄회로기판 및 이를 포함하는반도체 패키지
KR100937776B1 (ko) 2009-11-19 2010-01-26 주식회사 정명써키트 발광다이오드 실장용 인쇄회로기판의 제조방법
CN110112116B (zh) * 2018-02-01 2023-06-06 爱思开海力士有限公司 半导体封装件和形成半导体封装件的方法
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电（深圳）有限公司 重布线路结构的制备方法
KR20220037857A (ko) * 2020-09-18 2022-03-25 삼성전기주식회사 인쇄회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0737025A4 (en) * 1993-12-24 1998-06-17 Ibiden Co Ltd PRINTED CIRCUIT BOARD
US6091026A (en) * 1996-11-30 2000-07-18 Samsung Electro-Mechanics Co. Ltd. Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor
US6319750B1 (en) * 2000-11-14 2001-11-20 Siliconware Precision Industries Co., Ltd. Layout method for thin and fine ball grid array package substrate with plating bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业（深圳）有限公司 一种印刷电路板设计方法及印刷电路板

Also Published As

Publication number Publication date
CN1264392C (zh) 2006-07-12
TW558925B (en) 2003-10-21
JP2003243564A (ja) 2003-08-29
TW200303709A (en) 2003-09-01
US7065869B2 (en) 2006-06-27
US20030150110A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
CN1264392C (zh) 印刷电路板条的电镀设计方法
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1269199C (zh) 倒装片型半导体器件及其制造方法
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
CN1154185C (zh) 多层布线结构及其制造方法
CN2627654Y (zh) 热电模块
CN1929123A (zh) 多层配线基板及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1812084A (zh) 半导体封装和引导框架
CN1481019A (zh) 引线框架及其制造方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1383353A (zh) 布线基板
JP2006287126A (ja) Ｌｅｄランプ、およびそのユニット板の製造方法
CN1925148A (zh) 多层配线基板及其制造方法
CN1601736A (zh) 半导体集成电路装置及电子设备
CN1701429A (zh) 布线板及其制造方法
CN1822357A (zh) 半导体器件封装及其制造方法和半导体器件
CN1763925A (zh) 印刷电路板条的电镀设计方法及半导体芯片封装制造方法
CN1226905C (zh) 电子元件及其制造方法
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件
CN101032191A (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20120208