CN1437710A - 通路可靠性与e束探测诊断法 - Google Patents

通路可靠性与e束探测诊断法 Download PDF

Info

Publication number
CN1437710A
CN1437710A CN01811651A CN01811651A CN1437710A CN 1437710 A CN1437710 A CN 1437710A CN 01811651 A CN01811651 A CN 01811651A CN 01811651 A CN01811651 A CN 01811651A CN 1437710 A CN1437710 A CN 1437710A
Authority
CN
China
Prior art keywords
grid
stress
fault
source
bundle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01811651A
Other languages
English (en)
Other versions
CN1186642C (zh
Inventor
W·夏
M·维拉法纳
J·塔潘
T·沃森
M·坎贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1437710A publication Critical patent/CN1437710A/zh
Application granted granted Critical
Publication of CN1186642C publication Critical patent/CN1186642C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits

Abstract

通过在电子器件内确定造成器件故障的故障网格,测试IC器件等电子器件。识别了故障网格后,对它局部加应力。加应力时,只使该被测网格受应力,对器件的其余网格与元件不加应力。在故障网格受应力时,观察该故障网格产生的信号变化。这样测试有助于把故障网格识别为器件的故障源。

Description

通路可靠性与e束探测诊断法
发明背景
本发明涉及电子器件测试,尤其涉及监视器件中的网格以判断其是否为故障源。
相关技术说明
芯片的复杂度和电子器件封装密度的增大,正迅速地减小器件几何尺寸,目前电子器件几何尺寸已从0.18μm减为0.13μm,预计将来继续趋于更小的器件几何尺寸。随着器件几何尺寸的减小,与测试和检查器件故障相关的问题会不断变得更难。
为有助于减小测试这些小几何尺寸的难题,制造器件前,设计师广泛应用模拟与设计验证软件来消除设计问题。尽管模拟与验证软件可在制造前识别某些设计问题,但是许多设计仍得不到未经首次冗长、昂贵的查故障阶段而完全能工作且符合技术规范的部件。此外,即使制造前识别并校正了所有的设计问题,制造加工期间也会对器件引入缺陷。
在测试与查故障过程中,对器件内部网格探测正变成越来越有价值的方法。探测器件内部网格有助于识别和隔离器件内部不能正常工作的部分。一种接近内部网格的技术是在设计器件时在某些“关键性”内部网格上加上贴片,从而在测查故障时可接近这些网格。然而,绝大多数内部网格并无贴片,故不能直接接近这些网格。
由于器件内空间有限,封装密度与芯片复杂度限制了器件设计师对内部网格加贴片,在诸如门阵列、现场可编程门阵列(FPGA)和混合信号集成电路等专用集成电路(ASIC)之类的超大规模集成电路(VLSI)中尤其如此。不能直接接近器件的所有内部网格,使测查故障处理更难了。
器件布设的某些方面更增大了测查故障的复杂性,例如极难检测出沟道或通路底部的制造缺陷。一般而言,检测沟道或通路底部的缺陷要求用电子显微镜等仪器对器件作故障分析。此外,鉴于其不重复特征,更难探测间歇故障,诸如与应力相关的间歇故障。
在测查电子器件故障方面已发明了若干技术,其中包括功能测试、老化测试与缺陷检测。
功能测试一般用来验证电子器件的正常工作,如完成IC制造工艺后可对IC作功能测试。测试引线或探针接IC的输入与输出(I/O)脚,对IC输入脚加测试激励并监视IC输出脚,测定是否产生期望的信号。功能测试一般在正常环境条件下进行,被测器件不暴露于任一类外部应力,如高温等环境应力。
测查电子器件故障的另一技术是老化测试。通常,器件老化测试涉及对通电的器件提高环境温度。老化测试对包括内部所有网格的整个器件加应力。鉴于器件的测试环境,考虑到器件的冷凝作用等环境因素,实际上不能拆开器件露出其内部网格。再者,即使可拆开器件而接触到其内部网格,由于整个器件与所有网格是同样加应力的,所以难以通过老化测试识别各个网格的故障。
第三种技术是缺陷检测,可监视器件I/O脚并探测其内部网格。探测器件内部网格,通常要拆开器件以接近内部网格。由于器件已被拆开,实际上无法对它施加环境应力。
探测内部网格的一种技术应用了机械探针。机械探针可以对准器件内部网格并与之物理接触。使用机械探针的一个缺点是会对被测网格的电路加负载,如机械探针会增大电路电容,与该电路不加载机械探针工作时相比,使测得的电路性能发生畸变。
为消除对被测器件的电路加载而开发的一种技术,就是电子束(e束)探测。近年开发的e束探测工具和技术,明显有助于克服某些为了查找故障等目的在探测电子器件内部节点时所涉及的问题。
与扫描电子显微镜(SEM)相反,e束探测应用了电压原理。常规SEM成像是在对器件施加信号后,通过对被测器件光栅扫描精密聚焦的一次电子束而产生的。当一次束从被测器件反射时,便产生二次电子。用闪烁器、光电倍增管(PMT)和有关电子线路测量从器件反射的二次电子,可产生被测器件的网格成像。被测器件产生的二次电子的能量,由器件内导体或网格表面上的电位变化造成。撞击闪烁器表面的二次电子产生若干与二次电子能量成正比的光子,并从闪烁器射出撞击PMT表面。PMT输出与撞击其表面的光子数成正比的电压,而该电压经有关电子线路放大并被用来产生一成像,该成像对应于器件内导体和网格表面的电位。这样,e束技术可指示节点电压。
例如,正电压在成像中呈暗区,相当于低的二次电子数。零压或负电压可在成像中呈亮区,相当于更高的二次电子数。
与机械探测等其它探测技术相比,e束探测有若干优点。e束探针一般为被动型,即不与被监视电路发生互作用或加载。反之,如上所述,机械探针会对被测电路加载,使测量值不准确。
因此,要求有一种有效地监视电子器件内部网格工作的方法,该法不影响器件工作,并能识别可能是故障源的特定网格。
发明概述
在其输出指示集成电路(IC)故障的IC中识别故障网格,包括通过观察网格产生的指示故障的信号来确定某潜在故障网格,对该潜在故障网格加应力而不影响其它IC网格,并且响应于该应力,观察该潜在故障网格产生的信号变化,据此将该潜在故障网格识别为该IC的故障网格。
对器件或IC里的某网格加应力,包括把一外部应力源对准该网格,对该网格加应力而不影响其它器件网格,并在加应力时监视该网格,测定其在加应力时是否失效。
对器件或IC的某个网格局部加应力,包括把e束探针对准到器件内可疑的网格上。e束探针与可疑网格对准后,立即增大e束电流,以此对器件的可疑网格附近局部加应力。
通过以下对示明本发明原理的示例性较佳实施例的描述,可明白本发明的其它特征与优点。
附图简介
图1示出一部分被测器件和测试设备,表示按本发明构成的系统的一些方面。
图2是表示追溯的示例电路示意图。
图3是本发明使用的测试站的框图。
图4是表示e束柱附加细节的框图。
图5是表示典型两相时钟发生器与被测时钟发生器的输出波形的曲线图。
图6是器件故障网格周围部分的布线图。
图7是可疑故障通路的扫描电子显微镜(SEM)照片。
图8是钨-金属界面附近可疑通路的隧道电子显微镜(TEM)照片。
详细描述
在典型的集成电路(IC)电子器件如超大规模集成(VLSI)芯片中,器件内部有许多互连线与通路,机械探针不能直接接近IC的大多数内部连线与通路。若不在对器件用测试信号激励时监视IC的网格,实际上就不能识别出特定的故障网格。器件故障分析的初始步骤是确定故障位置。如上所述,探测内部网格富有挑战性。机械探针容易对被监视电路加载,测量值不准确且不可重复。因此,希望有一种可重复的非接触测量技术束监视器件的内部网格。
一类监视器件内部网格的可重复非接触测量单元是电子束(e束)探针。通常,将e束探针装在定位装置上使其与器件内期望的网格初步对准,若定位装置控制器能访问器件布设数据库,该定位装置就能自动定位器件内的预定网格。e束的精细对准一般用聚焦线圈或物镜实现,如下所述。
除了监视内部网格外,还可能希望对器件局部加应力,如只对被测器件的一个网格加应力。只对某个期望的网格加应力而不影响其它网格,可以隔离和识别出器件的故障模式。例如,若单独一个网格具有温度相关的故障,则可对该网格加应力而可靠地判断该受应力的网格是否是故障源。
图1是一部分被测器件102与测试设备的示图,表示本发明的一些方面。图示的一部分被测器件102示出了多个内部网格与通路。如下所述,网格之一被识别为潜在的故障网格104,其余的网格106被认为能正常工作。将测试激励加到被测器件102的I/O脚,网格104与106上的信号就会相应地改变。
在一实施例中,用非接触测量装置110例如e束探针监视潜在故障网格104上的信号。此外,使应力源112对准该故障网格104。应力源配置成提供某种应力源,比如温度、电流或电压。
在另一实施例中,应力源用配置成使任何电路负载减至最小的机械探针施加应力。在另一实施例中,应力源用e束或激光等非接触探针加应力。
在再一实施例中,应力源112与非接触测量装置110是同一单元,例如配置成既监视潜在故障网格又施加应力的单一e束探针。例如,来自e束探针的一次束的电流密度,可从监视网格的标称值1nAmp增大到施加应力的值50nAmp。与普通使用的e束探针相对照,通过增大该e束探针里的电流密度,该探针就不再只是个被动监视装置了。相反地,通过对网格施加局部的应力,e束探针主动地与该网格互作用,同时可监视从网格发射的二次信号。在所有这类实施例中,将应力加到单个潜在的故障网格,而该网格正被测试输入所激励和被监视。
根据本发明,可用各种追溯技术识别潜在故障网格。追溯是在器件内被识别为故障的某一位置开始对诸网格有系统地作测试,如在功能测试期间发现的器件某一输出的故障。例如,若在一部分电路的一输出节点检出了故障,就要测试对该部分电路的输入网格。若该部分电路的所有输入网格测试均“合格”,则将该故障隔离到识别的该部分电路。若该部分电路的一个或多个输入网格被识别为失效,测试就退回到成为失效输入网格源的电路。测试一直继续到隔离了电路的失效部分。
图2是IC器件200示例电路的示意图,表示用于识别网格的追溯技术。对该示图,描述IC例如混合信号VLSI器件中的不稳定数字电路。图2中,寄存器202输出的在网格204上测得的数字值指示一电路故障。为判断故障出在寄存器202还是网格204,要监视寄存器202的输入信号(即,网格206、208、210、212和214)。该例中,网格206、208、210与212测试正常,网格214有故障。由于网格206测试正常,就不再测试向网格206馈信的电路器件220和向电路器件220馈信的诸网格。测试向电路器件222馈信的诸网格,判断故障出在向电路器件222馈信的某一网格还是该故障由电路器件222造成。
电路器件222的输入是网格230、232、234与236。在该例中,网格230、232、与234测试合格,网格236都失效。鉴于网格230、232与234已测试合格,就不再测试向这些网格馈信的电路。由于网格236失效,则要测试向电路器件240馈信的诸网格,以判断故障出在向电路器件240馈信的诸网格上还是该故障由电路器件240造成。
电路器件240的输入包括网格250、252与254。在该例中,网格250、252与254经测试都合格。这样,追溯测试把该故障隔离到电路器件240或网格236。为判断是电路器件240失效还是网格236失效,要作附加测试,这时对网格236局部加应力,对IC器件200里的电路器件240或任何其它电路器件或诸网格均不加应力。通过对网格236加应力,可能将故障隔离到单个网格236。
如上所述,半导体器件制造中最关心的是VLSI器件中通路结构的可靠性,铝合金互连线系统的钨通路结构尤其容易产生高程度的故障。如上所述,通路缺陷的故障分析是个越来越大的挑战。下面讨论的本发明诸方面涉及对在混合信号VLSI器件中造成间歇故障的不稳定数字电路所作的故障分析。该器件的故障分析揭示的一种通路结构,在钨填料与下面AlCu合金的界面的Ti/TiN粘附层下面含有空隙与异常薄层。
不稳定数字电路是混合信号器件中包含数字与模拟两种电路的部分。该器件已通过晶片探测与最后测试,再运到现场。在现场,器件呈现出间歇故障。器件从现场回收后作了常规故障分析,曾作过多种人工探测技术测试,但未能分析出故障模式。如上所述,机械探测的一个问题就是机械探针对被测器件里的电路加载。对被测电路的加载会产生不合适、不可靠的测试结果。为消除机械探针造成的加载,按照本发明实现的应用e束探针的一种非接触技术对该器件作了故障分析。
图3是本发明应用的测试站300的框图。测试站包括e束探针单元302,诸如Schlumberger IDS 10000plus。测试站包括供测试操作员使用的工作台303,可控制测试设备并向操作员提供视觉显示的测试结果。
e束探针单元302包括一加载模块304,用于承载被测器件并提供对器件的I/O脚的电连接。加载模块304在装上被测器件后被固定于试样室盖306。被测器件装到加载模块304之前,先要除去其封装的顶部,露出器件的内部结构,包括内部网格。在加载模块304固定于试样室306时,该被测器件面朝下定位,使露出的内部结构面向试样室308。
试样室308底部有两台离子泵310与312,用于在试样室内造成真空。试样室308相对被测器件的端部是e束柱320。如下所述,该e束柱产生聚焦到被测器件上的电子束,用来监视器件内部网格上的电压。e束柱320和离子泵310与312都装到XY台322,后者使e束柱产生的电子束与被测器件内部网格初步对准。
图4的框图示出e束柱320的附加细节。e束柱320包括灯丝402,用于产生形成e束的电子。灯丝402发射的电子经静电透镜404加速飞向被测器件102。电子通过静电透镜404后,被聚焦镜408聚集成束。通过聚焦镜408的电子束穿过试样室里的真空向被测器件102飞去。
电子束在被测器件102附近通过物镜410,后者把它聚成一次电子束射到被测器件102期望的内部网格。一次电子束与被测器件102的内部网格发生互作用,二次电子回射入试样室。
检测器420位于聚焦镜408与物镜410之间,它包括闪烁器422。二次电子撞击闪烁器422表面时,它就发射与二次电子能量成比例的光子并被导向光电倍增管(PMT)424。PMT424配置成产生与撞击其表面的光子数成比例的电压,所以其输出电压正比于被测器件内部网格发射的二次电子能量。将PMT424输出电压送到放大器426,对信号作放大与调节。放大器426的信号输出传给工作站300进行处理,并向操作员显示。
如上所述,显示的成像代表二次电子束因器件内导体或网格表面电位而引起的强度变化,例如,正电压在成像中呈现为暗区,对应于低二次电子数;零或负电压为亮区,对应于较高二次电子数。
上述测试装置可测试失效的混合信号器件。采用带e束探针的追溯技术,可将器件故障限制到数字数据输入所用的单个8位右移寄存器。附加测试揭示出来自该8位寄存器的数据信号不能匹配预定的ID码,认为8位寄存器输出信号故障是该器件功能故障的原因。
为帮助识别器件的故障机理,用e束探针测量了所有寄存器相关的网格。e束探针测试表明,数字电路的双相时钟发生器产生的波形不规则。图5曲线示出了典型的双相时钟发生器与被测时钟发生器的输出波形。迹线510和512表示已知合格器件产生的合格的时钟发生器输出信号,迹线520和522表示被测时钟发生器的输出信号。迹线522不规则,近似于三角形,不是期望的方波形。
对时钟发生器所有的内部网格作附加e束探测,可将故障限于失效时钟发生器的输出倒相器(缓冲器)。
把失效的输出倒相器识别为可能故障后,对输出倒相器的网格局部加应力。对本例网格局部加应力的技术包括增大e束电流,并增大其电子通量。在测试混合信号器件期间,测试站台操作时把e束电流从监视网格的1nAmp增大到对网格加应力的约50nAmp。此外,为将e束集中于更小的网格区域而对通过e束柱320的物镜410的e束使用更高放大率,并因此增大电子通量。
迹线530和532表示在作局部热应力时的时钟发生器输出信号。如这些迹线所示,当加热应力时,发现时钟发生器输出严重畸变,不再振荡了。
运用主通路电阻对失效倒相器的输出网格作了模拟,产生的信号类似于e束探针测得的三角轨迹522。进一步模拟将通路电阻增大到极高值,倒相器输出停止切换,类似于迹线530和532。由于迹线530与532是在网格承受热应力时产生的,所以认为热应力可将网格电阻增大到极高值。
图6是器件失效网格周围部分的布设图,该网格包括两个通路601与602,确认这些通路是高电阻的成因。
接着,利用聚焦离子束(FIB)技术通过可疑的通路601与602放置接合片,确认通路两端有极高电阻。另用扫描电子显微镜(SEM)作故障分析,可疑的通路601与602之一被识别为可疑的失效通路。图7是可疑失效通路的SEM照片,表明钨层下面的铝合金里有一约0.2μm的空隙702。
用隧道电子显微镜(TEM)对可疑的通路再作故障分析。图8是钨-金属界面附近该可疑通路的TEM照片,表明钨填料下面Ti/TiN粘合层下方有一约150的极薄异常层802。据信,该异常层是在制造加工期间,通路腐蚀后作清洗处理时由去离子(DI)水腐蚀而成的氧化铝。
差劣的钨-金属界面会造成通路脱层并增强局部热应力。此外,在高温处理或局部电热应力期间,差劣的钨-金属界面会在钨填料下面的AlCu合金中加快形成空隙,其原因在于铝通量在钨-AlCu界面有断续,例如在电迁移期间,钨填料不能补偿离开热区域的铝通量。
在钨-AlCu互连系统中,钨-AlCu界面的空隙与异常薄层会引起严重劣化。在某些测试或应用环境中,根据劣化程度和受影响互连线的电热应力量,这一劣化会导致永久的器件故障或间歇的功能故障。在VLSI器件中,尤其是应用目前的半导体加工技术,钨-AlCu互连系统是主要的可靠性问题之一。
在上例的被测器件中,制造商已用新的通路清洗工艺来减少DI水腐蚀,并尽量减少钨-AlCu互连系统中热应力生成的空隙。随着工艺变化,通路互连可靠性得以提高,迄今未发现类似的器件间歇故障。因此,该技术在混合信号器件里已成功地识别出故障源,而且根据被隔离的电路应力和网格监视,可采取合理的纠正措施。
以上描述了本发明的实施例,但不管前面如何详细地进行了描述,本发明能以其它特定形式实施而不违背其精神或基本特征。诸实施例仅作示例,不限制发明范围,因而发明范围由所附权项而不是上述说明来指明。符合权项同等意义与范围的所有变化都被包罗在其范围内。

Claims (29)

1.一种在其输出指示IC故障的IC器件中识别故障网格的方法,其特征在于该方法包括:
观察网格产生的指示故障的信号,确定潜在故障网格;
在不影响其它IC器件网格的情况下,对该潜在故障网格加应力;和
观察该潜在故障网格响应于该应力产生的信号变化,据此把该潜在故障网格识别为IC器件的故障网格。
2.如权利要求1所述的方法,其特征在于,其中确定故障网格还包括对IC器件里的诸网格进行追溯。
3.如权利要求1所述的方法,其特征在于,其中确定故障网格还包括使用e束探针。
4.如权利要求1所述的方法,其特征在于,其中对潜在故障网格加应力包括:
使外部应力源对准潜在故障网格;和
对潜在故障网格加应力。
5.如权利要求4所述的方法,其特征在于,其中外部应力源是e束探针。
6.如权利要求5所述的方法,其特征在于,其中加应力还包括把e束探针的一次电子束电流增大到约50nAmp。
7.如权利要求5所述的方法,其特征在于,其中加应力还包括提高e束一次电子束的放大率,以增大电子通量。
8.如权利要求4所述的方法,其特征在于,其中外部应力源是激光源。
9.如权利要求8所述的方法,其特征在于,其中加应力还包括把约50微瓦的光功率加到潜在故障网格上。
10.如权利要求4所述的方法,其特征在于,其中外部应力源还包括连到热源的机械探针。
11.如权利要求1所述的方法,其特征在于,其中器件是混合信号集成电路。
12.如权利要求1所述的方法,其特征在于,其中观察信号变化用e束探针进行。
13.一种对IC器件的网格局部加应力的方法,其特征在于该方法包括:
把e束探针对准到器件内可疑的网格上;和
增大e束电流,对可疑网格附近的器件局部加应力。
14.如权利要求13规定的方法,其特征在于,还包括观察该网格响应于应力产生的信号变化,据此把该网格识别为器件的故障源。
15.如权利要求13所述的方法,其特征在于,其中器件是集成电路。
16.如权利要求13所述的方法,其特征在于,其中器件是混合信号集成电路。
17.一种对IC器件的网格加应力的方法,其特征在于该方法包括:
使外部应力源对准网格:
对该网格加应力而不影响其它器件网格;和
监视该网格,判断其受应力时是否失效。
18.如权利要求17所述的方法,其特征在于,其中外部应力源是e束探针。
19.如权利要求18所述的方法,其特征在于,其中对网格加应力还包括把e束探针的电流增大到约50nAmp。
20.如权利要求18所述的方法,其特征在于,其中对网格加应力还包括增大e束放大率以增大电子通量。
21.如权利要求17所述的方法,其特征在于,其中外部应力源是激光源。
22.如权利要求21所述的方法,其特征在于,其中对网格加应力还包括把约50微瓦光功率加到故障网格上。
23.如权利要求17所述的方法,其特征在于,其中外部应力源还包括连到热源的机械探针。
24.如权利要求17所述的方法,其特征在于,还包括观察故障网格响应于应力产生的信号变化,据此把该网格识别为器件的故障源。
25.如权利要求24所述的方法,其特征在于,其中用e束探针作观察。
26.一种对IC器件的网格局部加应力的方法,其特征在于该方法包括:
把e束探针对准到器件内可疑的网格上;和
增大e束放大率,由此增大对可疑的网格附近的器件局部加应力的电子通量。
27.如权利要求26所述的方法,其特征在于,还包括观察该网格响应于应力产生的信号变化,据此将该网格识别为器件的故障源。
28.如权利要求26所述的方法,其特征在于,其中器件是集成电路。
29.如权利要求26所述的方法,其特征在于,其中器件是混合信号集成电路。
CNB018116515A 2000-06-22 2001-06-21 通路可靠性与电子束探测诊断法 Expired - Fee Related CN1186642C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US21357000P 2000-06-22 2000-06-22
US60/213,570 2000-06-22
US27368201P 2001-03-06 2001-03-06
US60/273,682 2001-03-06
US09/877,885 US6573735B2 (en) 2000-06-22 2001-06-08 Reliability of vias and diagnosis by e-beam probing
US09/877,885 2001-06-08

Publications (2)

Publication Number Publication Date
CN1437710A true CN1437710A (zh) 2003-08-20
CN1186642C CN1186642C (zh) 2005-01-26

Family

ID=27395888

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018116515A Expired - Fee Related CN1186642C (zh) 2000-06-22 2001-06-21 通路可靠性与电子束探测诊断法

Country Status (11)

Country Link
US (1) US6573735B2 (zh)
EP (1) EP1292838A2 (zh)
JP (1) JP2004507078A (zh)
KR (2) KR20080081082A (zh)
CN (1) CN1186642C (zh)
AU (2) AU2001275838B2 (zh)
CA (1) CA2409411A1 (zh)
HK (1) HK1056013A1 (zh)
IL (1) IL153105A0 (zh)
MX (1) MXPA02012058A (zh)
WO (1) WO2001098788A2 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472085A (en) * 1987-09-14 1989-03-16 Hitachi Ltd Method for testing semiconductor integrated circuit
US4829243A (en) * 1988-02-19 1989-05-09 Microelectronics And Computer Technology Corporation Electron beam testing of electronic components
US5231135A (en) 1989-09-05 1993-07-27 Milliken Research Corporation Lightfast colored polymeric coatings and process for making same
DE3941889A1 (de) * 1989-12-19 1991-06-20 Integrated Circuit Testing Verfahren und vorrichtung zur potentialmessung auf leiterbahnen einer programmgesteuerten integrierten schaltung
US5122753A (en) 1990-12-20 1992-06-16 Microelectronics And Computer Technology Corporation Method of testing electrical components for defects
US5192913A (en) 1990-12-20 1993-03-09 Microelectronics And Computer Technology Corporation Segmented charge limiting test algorithm for electrical components
JP3323572B2 (ja) * 1993-03-15 2002-09-09 浜松ホトニクス株式会社 電圧測定装置のe−oプローブ位置決め方法
JP2861849B2 (ja) * 1994-08-31 1999-02-24 日本電気株式会社 半導体集積回路チップ上の配線試験方法及びその装置
JP2900858B2 (ja) 1995-09-28 1999-06-02 日本電気株式会社 Cmos論理回路の故障箇所特定方法

Also Published As

Publication number Publication date
AU7583801A (en) 2002-01-02
CN1186642C (zh) 2005-01-26
HK1056013A1 (en) 2004-01-30
KR20080081082A (ko) 2008-09-05
WO2001098788A2 (en) 2001-12-27
JP2004507078A (ja) 2004-03-04
WO2001098788A3 (en) 2002-08-29
AU2001275838B2 (en) 2006-05-11
CA2409411A1 (en) 2001-12-27
EP1292838A2 (en) 2003-03-19
US6573735B2 (en) 2003-06-03
MXPA02012058A (es) 2003-06-06
US20020186028A1 (en) 2002-12-12
IL153105A0 (en) 2003-06-24
KR100912847B1 (ko) 2009-08-18
KR20030014723A (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
JP3436456B2 (ja) エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
TWI435070B (zh) 基於光逸散之瑕疵檢驗系統及方法
CN1194396C (zh) 无损检验方法
CN1896754A (zh) 对电路器件进行不加电测试的方法和装置
CN1769916A (zh) 对不可达短路连接进行非接触测试和诊断的方法与装置
JP2010525365A (ja) 試験ソケット内で破損ピンを検出するための方法および装置
CN1828322A (zh) 不使用感测板对固定和不可接触连接的非接触式测试方法
US20040044973A1 (en) Methods and apparatus for characterizing board test coverage
US5602489A (en) Switch potential electron beam substrate tester
JP3813336B2 (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
CN1186642C (zh) 通路可靠性与电子束探测诊断法
Golladay et al. Electron-beam technology for open/short testing of multi-chip substrates
US6792385B2 (en) Methods and apparatus for characterizing board test coverage
US6900065B2 (en) Apparatus and method for enhanced voltage contrast analysis
Wolfgang et al. Electron beam testing
JP2009290032A (ja) 評価解析システム及びプローブカード
Sabate et al. Maximizing ATPG Diagnosis Resolution on Unique Single Failing Devices
US6952106B1 (en) E-beam voltage potential circuit performance library
JP2000311929A (ja) 半導体集積回路の断線故障検出装置及びその断線故障検出方法
Goh et al. Overview of Wafer-level Electrical Failure Analysis Process for Accelerated Yield Engineering
WO2023193888A1 (en) Methods and apparatuses for identifying defective electrical connections, and methods for generating a trained computational model
AU2001275838A1 (en) Diagnosting reliability of vias by E-beam probing
Austral et al. A Methodical Failure Analysis Approach Using Thermomechanical Analysis in Reducing Recurring Failures on iButton Modules
CN117218981A (zh) 一种测试装置及测试方法
TW202409582A (zh) 用於識別基板的缺陷電連接之方法與設備

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050126

Termination date: 20110621