CN1409868A - 氮化镓层在蓝宝石基体上的悬挂外延生长 - Google Patents

氮化镓层在蓝宝石基体上的悬挂外延生长 Download PDF

Info

Publication number
CN1409868A
CN1409868A CN00817182A CN00817182A CN1409868A CN 1409868 A CN1409868 A CN 1409868A CN 00817182 A CN00817182 A CN 00817182A CN 00817182 A CN00817182 A CN 00817182A CN 1409868 A CN1409868 A CN 1409868A
Authority
CN
China
Prior art keywords
gallium nitride
sapphire
post
groove
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00817182A
Other languages
English (en)
Other versions
CN100364051C (zh
Inventor
托马斯·杰赫克
凯文·J·林斯卡姆
罗伯特·F·戴维斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
University of California
Original Assignee
North Carolina State University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University filed Critical North Carolina State University
Publication of CN1409868A publication Critical patent/CN1409868A/zh
Application granted granted Critical
Publication of CN100364051C publication Critical patent/CN100364051C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates

Abstract

为了在打底的氮化镓层中定义至少一个柱(106)和至少一条沟槽(107)，可以通过蚀刻在蓝宝石基体(102a)上打底的氮化镓层(104)来制造氮化镓半导体层。所述的至少一个柱包括氮化镓顶端和氮化镓侧壁(105)。所述的至少一条沟槽包括沟槽底面。氮化镓侧壁往所述的至少一条沟槽横向生长，借此形成氮化镓半导体层。在优选实施方案中，所述的至少一条沟槽延伸到蓝宝石基体之内，以致于所述的至少一个柱进一步包括蓝宝石侧壁和蓝宝石底面。在蓝宝石底面上可以包括掩模(201)，在蓝宝石基体和打底的氮化镓层之间还可以包括氮化铝缓冲层(102b)。在氮化镓顶端也可以包括掩模(209)。在底面和顶端上的掩模优选由同一种材料组成。

Description

氮化镓层在蓝宝石基体上的悬挂外延生长
联邦政府赞助的研究
这项发明是在政府支持下按照海军研究合同第N00014-96-1-0765、N00014-98-1-0384和N00014-98-1-0654号进行的。政府对这项发明可以有某种权利。
本发明的技术领域
这项发明涉及微电子器件和制造方法，更具体地说涉及氮化镓半导体器件及其制造方法。
本发明的现有技术
目前正在对氮化镓进行广泛地微电子器件研究，其中包括但不限于晶体管、场致发射体和光电子器件。人们将理解，如同在本文中所用的那样，氮化镓也包括氮化镓的合金，例如氮化镓铝，氮化镓铟和氮化镓铟铝。
在制造以氮化镓为基础的微电子器件方面的主要问题是制造缺陷密度低的氮化镓半导体层。众所周知缺陷密度的贡献者之一是供氮化镓层在其上生长的基体。因此，虽然氮化镓层已在蓝宝石基体上生长，但是让氮化镓层在本身是在碳化硅基体上形成的氮化铝缓冲层上生长将降低缺陷密度是众所周知的。尽管有这些进步，继续降低缺陷密度仍然是令人想要的。
人们还知道凭借在氮化镓层上形成其中包括至少一个露出打底的氮化镓层的开口的掩模和让打底的氮化镓层穿过所述的至少一个开口往掩模上横向生长可以生产低缺陷密度的氮化镓层。这种技术往往被称为“外延型横向蔓延(ELO)”。这个氮化镓层可以往掩模上横向生长，使氮化镓在掩模上聚结成单层。为了形成缺陷密度比较低的连续的氮化镓层，可以在横向蔓延的氮化镓层上形成包括至少一个与打底的掩模中的开口错开的开口的第二掩模。然后，ELO再一次穿过第二掩模中的开口得以完成，借此允许连续的低缺陷密度的第二氮化镓层蔓延。然后，微电子器件可以在这个蔓延的第二层中形成。例如，氮化镓的ELO在如下出版物中已有描述：Nam等人的“Lateral Epitaxyof Low Defect Density GaN Layers Via Organometallic Vapor PhaseEpitaxy(经由有机金属蒸汽相外延附生的低缺陷密度GaN层横向外延附生)”，Appl.Phys.Lett.Vol.71，No.18，1997年11月3日，pp.2638-2640；Zheleva等人的“Dislocation Density ReductionVia Lateral Epitaxy in Selectively Grown GaN Structures(在有选择地生长的GaN结构中借助横向外延附生减少位错密度)”，Appl.Phys.Lett.Vol.71，No.17，1997年10月27日，pp.2472-2474，在此通过引证将它们的揭示并入。
人们还知道通过在打底的氮化镓层中形成至少一个沟槽或柱来定义至少一个侧壁可以生产低缺陷密度的氮化镓层。然后，氮化镓层从所述的至少一个侧壁横向生长出来。横向生长优选持续到横向长出的膜层在沟槽范围内聚结为止。横向生长还优选一直持续到从侧壁生长出来的氮化镓层横向蔓延到柱的顶端之上为止。为了促进横向生长、氮化镓的成核作用和在垂直方向上生长，柱的顶端和/或沟槽底面可以被掩蔽。来自沟槽和/或柱的侧壁的横向生长也被称为“悬挂外延(Pendeoepitaxy)”并且是在下面列举的出版物中予以描述的：Zheleva等人的“Pendeo-Epitaxy：A New Approach for Lateral Growth of GalliumNitride Films(悬挂外延：用于氮化镓膜横向生长的新方法)”，Journal of Electronic Materials，Vol.28，No.4，1999年2月，PP.L5-L8；以及Linthicum等人的“Pendeoepitaxy of GalliumNitride Thin Films(氮化镓薄膜的悬挂外延)”，Applied PhysicsLetters，Vol.75，No.2，1999年7月，pp.196-198，在此通过引证将它们的揭示并入。
ELO和悬挂外延能够为微电子应用提供比较大的低缺陷密度的氮化镓层。然而，可能限制氮化镓器件批量生产的主要问题是氮化镓层在碳化硅基体上的生长。尽管碳化硅的重要性在商业上逐渐增加，但是碳化硅基体仍然可能是比较昂贵的。此外，因为碳化硅是不透明的，所以在需要背面照明的场合把碳化硅基体用在光学器件中可能是困难的。因此，使用碳化硅基体打底制造氮化镓微电子结构可能对氮化镓器件的成本和应用产生不利的影响
本发明的概述
本发明通过对打底的氮化镓层和/或蓝宝石基体进行处理防止来自沟槽底面的氮化镓垂直生长干扰柱的氮化镓侧壁的悬挂外延生长让本身在蓝宝石基体上的打底的氮化镓层中的柱的侧壁悬挂外延生长。因此，广泛可得的蓝宝石基体可以被用于氮化镓的悬挂外延，借此为氮化镓器件的降低成本和广泛应用创造条件。
更具体地说，氮化镓半导体层可以通过蚀刻在蓝宝石基体上打底的氮化镓层来制造，以便在打底的氮化镓层中定义至少一个柱和至少一条沟槽。所述的至少一个柱包括氮化镓顶端和氮化镓侧壁。所述的至少一条沟槽包括沟槽底面。氮化镓侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层。然而，在完成横向生长步骤之前，蓝宝石基体和/或打底的氮化镓层是经过处理的，以便防止来自沟槽底面的氮化镓的生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长。
在所述的至少一条沟槽下面，蓝宝石基体可以被蚀刻到足够的深度以形成蓝宝石底面和防止来自蓝宝石底面的氮化镓垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长。除此之外作为替代方案，沟槽底面可以用掩模掩蔽。在其它的替代方案中，打底的氮化镓层被有选择的蚀刻和掩蔽以便将蓝宝石基体暴露出来形成蓝宝石底面。柱的氮化镓顶端也可以被掩模掩蔽，以便与在氮化镓上相比降低氮化镓在其上的成核作用。生长之后，可以在氮化镓半导体层中形成至少一个微电子器件。
更明确地说，在蓝宝石基体上打底的氮化镓层经过蚀刻有选择地将蓝宝石基体暴露出来并且在打底的氮化镓层中定义至少一个柱和至少一条沟槽。所述的至少一个柱每个都包括氮化镓顶端和氮化镓侧壁。所述的至少一条沟槽包括蓝宝石底面。所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层。
优选的是在蚀刻蓝宝石基体上打底的氮化镓层时，蓝宝石基体也被蚀刻，以便定义在打底的氮化镓层中和在蓝宝石基体中的至少一个柱以及在打底的氮化镓层中和在蓝宝石基体中的至少一条沟槽。所述的至少一个柱每个都包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁。所述的至少一条沟槽包括蓝宝石底面。更优选的是蓝宝石基体被蚀刻足够的深度以便防止来自蓝宝石底面的氮化镓垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长的步骤。例如，蓝宝石侧壁高度与蓝宝石底面宽度之比超过大约1/4。在另一个实施方案中，蓝宝石底面是用与在蓝宝石上相比将降低氮化镓的成核作用的掩模掩蔽的。
在另一些实施方案中，蓝宝石基体包括在它上面的氮化铝缓冲层。在蚀刻步骤期间，氮化镓层和氮化铝缓冲层两者都被蚀刻以便将蓝宝石基体有选择地暴露出来。在其它的实施方案中，蓝宝石基体也被这样有选择地蚀刻，以致沟槽延伸到蓝宝石基体之中。
横向生长优选通过让氮化镓侧壁往氮化镓顶端上横向蔓延以悬挂外延方式继续进行，借此形成氮化镓半导体层。在悬挂外延生长之前，氮化镓顶端可以用与在氮化镓上相比将降低氮化镓的成核作用的掩模掩蔽。
依照本发明的另一个方面，沟槽底面可以用掩模掩蔽，借此回避将蓝宝石基体暴露出来的需要。具体地说，在蓝宝石基体上打底的氮化镓层可以被蚀刻，以便定义在打底的氮化镓中的至少一个柱和在打底的氮化镓层中的至少一条沟槽。所述的至少一个柱包括顶端和侧壁，而所述的至少一条沟槽包括沟槽底面。所述的至少一个底面是用掩模掩蔽的，而所述的至少一个柱的侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层。如上所述，柱的顶端也可以被掩蔽。优选的是所述的至少一个底面和所述的至少一个顶端同时被掩蔽，例如，通过实施定向沉淀在侧面的顶端和底面上形成掩模，但在侧壁上不形成掩模。还是如上所述，在有氮化铝缓冲层存在时，可以通过蚀刻定义柱和沟槽，或者在氮化铝缓冲层上形成掩模。在另一个替代方案中，沟槽底面本身可以位于氮化镓层中，而氮化镓沟槽底面可以如同前面描述的那样被掩蔽。
依照本发明氮化镓半导体结构的实施方案可以包括蓝宝石基体和在蓝宝石基体上打底的氮化镓层。打底的氮化镓层中包括至少一个柱和至少一条沟槽。所述的至少一个柱每个都包括氮化镓顶端和氮化镓侧壁。所述的至少一条沟槽包括蓝宝石底面。侧面的氮化镓层从所述的至少一个柱的氮化镓侧壁横向延伸到所述的至少一条沟槽之中。在优选的实施方案中，所述的至少一条沟槽这样延伸到蓝宝石基体之中，以致于所述的至少一个柱每个包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁，而所述的至少一条沟槽包括蓝宝石底面。优选的是在蓝宝石底面上没有垂直的氮化镓层，而蓝宝石侧壁高度与蓝宝石底面宽度之比可以超过大约1/4。掩模可以被包括在蓝宝石底面上，氮化铝缓冲层也可以被包括在蓝宝石基体和打底的氮化镓层之间。掩模也可以被包括在氮化镓顶端上。顶端和底面上的掩模优选由同一种材料组成。
依照本发明氮化镓半导体结构的其它实施方案也可以包括蓝宝石基体和在蓝宝石基体上打底的氮化镓层。在打底的氮化镓层中包括至少一个柱和至少一条沟槽。所述的至少一个柱包括氮化镓顶端和氮化镓侧壁，而所述的至少一条沟槽包括沟槽底面。掩模被包括在所述的至少一条沟槽铺的底面上，而氮化镓层从所述的至少一个柱的氮化镓侧壁横向延伸到所述的至少一条沟槽之中。在优选的实施方案中，沟槽底面是蓝宝石底面。在氮化镓顶端上可以提供优选包含与沟槽底面上的掩模相同的材料的掩模。氮化铝缓冲层也可以如同前面描述的那样被提供。至少一个微电子器件可以在该氮化镓半导体层中形成。
因此，蓝宝石可以作为生成低缺陷密度的氮化镓半导体层的基体被使用。借此可以提供低成本和/或高实用性的氮化镓器件。
附图简要说明
图1-5是依照本发明第一种氮化镓微电子结构在中间的制造步骤期间的剖视图。
图6-10是依照本发明其它氮化镓微电子结构在中间的制造步骤期间的剖视图。
图11-16是依照本发明另一些氮化镓微电子结构在中间的制造步骤期间的剖视图。
图17-22是依照本发明另外一些氮化镓微电子结构在中间的制造步骤期间的剖视图。
本发明优选实施方案的详细说明
现在将参照用来展示本发明的优选实施方案的附图更全面地描述这项发明。然而，这项发明可以用许多不同的形式予以体现，因此不应该被解释为仅仅局限于在此处发表的实施方案；更确切地说，这些实施方案是这样提供的，以至于这个揭示将是完全彻底的并且对于熟悉这项技术的人将全面覆盖本发明的范围。为了清楚起见，膜层的厚度和区域在这些附图中被夸大了。相同的数字自始至终指的是相同的要素。人们将理解诸如膜层、区域或基体之类的要素被称为“在”或“到”另一个要素之上时，它可能直接在其它要素之上，也可能有居间的要素存在。此外，在本文中描述和图解说明的每个实施方案也包括其补充的传导型实施方案。
现在参照图1-5，描述依照本发明的实施方案制造氮化镓半导体结构的方法。如图1所示，打底的氮化镓层104生长在基体102上。基体102包括蓝宝石(Al2O3)基体102a，优选具有(0001)(c-平面)取向，并且优选包括氮化铝和/或氮化镓缓冲层102b。在本文中使用的结晶学命名约定对于熟悉这项技术的人是众所周知的，因此不需要进一步予以描述。氮化镓层104可以有介于0.5和2.0μm的厚度，并且可以在使用三乙基镓(26微摩尔/分)、氨(1500sccm)和氢稀释剂(3000sccm)的垂直的和感应加热的有机金属蒸汽相冷壁外延系统中于1000℃下在沉积在蓝宝石基体102a上的低温(600℃)的氮化铝缓冲层和/或低温(500℃)的氮化镓缓冲层102b上生长。氮化镓层在包括氮化铝缓冲层的蓝宝石基体上的生长是在下述出版物中予以描述的：Yoshida等人，Appl.Phys.Lett.42(5)，1983年3月1日，pp.427-429，题为“Improvements on the Electrical and LuminescentProperties of Reactive Molecular Beam EpitaxiallV Grown Films byUsing-Coated Sapphire Substrates(通过使用带AlN涂层的蓝宝石基体对反应分子束外延附生而成GaN膜的电发光特性的改进)”；Amano等人，Appl.Phys.Lett.48(5)，1986年2月，pp.353-355，题为“有机金属Vapor Phase Epitaxial Growth of aHigh Quality GaN Film Using an AIN Buffer Layer(使用AlN缓冲层时高质量GaN膜的有机金属蒸汽相外延生长)”；Kuznia等人，J.Appl.Phys.73(9)，1993年5月1日，pp.470-4702，题为“Influence of Buffer Layers on the Deposition of High QualitySingle Crystal GaN Over Sapphire Substrate(缓冲层对高质量的GaN单晶在蓝宝石基体上的沉积的影响)”；Nakamura，JapaneseJournal of Applied Physics，Vol.30，No.10A，1991年10月，pp.L1705-L1707，题为“GaN Growth Using GaN Buffer Layer(使用GaN缓冲层时GaN的生长)”；Doverspike等人，Journal ofElectronic Materials，Vol.24，No.4，1995年，pp.269-273，题为“The Effect of GaN and AIN Buffer Layers on GaN FilmProperties Grown on Both C-Plane and A-Plane Sapphire(GaN和AlN缓冲层对在C-平面和A-平面两种蓝宝石上生长的GaN膜的性能的影响)”，在此通过引证将这些出版物所揭示的内容全部并入。
仍然参照图1，打底的氮化镓层104包括众多的侧壁105。熟悉这项技术的人将理解：侧壁105可以被看作是由众多也可以被称为“台地”、“底座”或“圆柱”的被隔开的柱106定义的。侧壁105也可以被看作是由众多在打底的氮化镓层104中也被称为“井”的沟槽107定义的。侧壁105还可以被看作是由一系列交替的沟槽107和柱106定义的。此外，可以提供被看作是由至少一条毗邻沟槽107定义的单一的柱106。人们还将理解：定义侧壁105的柱106和沟槽107可以借助有选择的蚀刻和/或有选择的外延生长和/或其它的传统技术来制造。人们还将理解：侧壁不需要与基体102正交，而是倾斜的。最后，人们将理解：虽然侧壁105在图1中是用横截面展示的，但是柱106和沟槽107可以定义笔直的、V形的或具有其它形状的细长区域。如图1所示，沟槽107优选延伸到缓冲层102b和基体102a之中，以致氮化镓随后的生长优先发生在侧壁105上，而不是发生在沟槽底面上。
现在参照图2，打底的氮化镓层104的侧壁105横向生长，在沟槽107中形成横向的氮化镓层108a。氮化镓的横向生长可以在1000-1100℃和45托下获得。以13-39微摩尔/分钟提供的母料TEG和以1500sccm提供的NH3可以与3000sccm的H2稀释剂结合使用。如果要形成氮化镓合金，举例说，附加的铝或铟的传统母料也可以被使用。如同在本文中使用的那样，术语“横向”意味着与侧壁105正交的方向。人们还将理解：在来自侧壁105的横向生长期间，柱106上的某种垂直生长也可能发生。如同在本文中使用的那样，术语“垂直”表示平行于侧壁105的方向。
业已发现，当蓝宝石基体在氮化镓生长期间暴露在气相中时，氮化镓能够在蓝宝石上成核。因此，氮化镓的垂直生长可以来自蓝宝石的沟槽底面，这可能干扰氮化镓侧壁往所述的至少一条沟槽中横向生长。作为替代，因为氨的存在，蓝宝石表面的暴露区域可以被转化成氮化铝。令人遗憾的是氮化镓能够在氮化铝上很好地成核，因此为可能干扰氮化镓侧壁的横向生长的来自沟槽底面的氮化镓的垂直生长创造条件。
蓝宝石表面的暴露区域向氮化铝的转变可以由于氮化镓在较高的生长温度下生长而被减少并且优选被消除。例如，可以采用大约1100℃的温度，而不是大约1000℃的传统温度。然而，这仍然不足以阻止氮化镓在蓝宝石基体底面上成核。
再一次参照图2，依照本发明，蓝宝石基体102a被蚀刻到足够的深度，以防止来自蓝宝石沟槽底面107的氮化镓的垂直生长干扰所述的至少一个柱的氮化镓的侧壁往所述的至少一条沟槽之中横向生长的步骤。例如，蓝宝石侧壁高度y与蓝宝石底面宽度x之比可能是至少1/4。其它比值也可以使用，取决于氮化镓生长期间垂直生长速率与横向生长速率之比。在下面描述的条件下，氮化镓的横向生长速率可以比垂直生长速率快。在这些条件下，只要沟槽足够深，来自柱的侧壁生长能够在起因于氮化镓在蓝宝石基体上的成核作用的氮化镓在沟槽中的垂直生长可能干扰横向生长之前在沟槽上聚结。
现在参照图3，横向的氮化镓层108a的继续生长引起在打底的氮化镓层104上(确切地说在柱106上)的垂直生长，从而形成垂直的氮化镓层108b。如同结合图2描述的那样，垂直生长的生长条件可以被维持。也如同用图3展示的那样，继续进入沟槽107的垂直生长可能发生在沟槽底部。空间109优选保持在横向的氮化镓层108a和沟槽底面107a之间。
现在参照图4，生长被允许继续到横向生长的前端在接口108c处在沟槽107中聚结，从而在沟槽中形成连续的氮化镓半导体层。总的生长时间可能是大约60分钟。如同在图5中展示的那样，微电子器件110随后可以在横向的氮化镓半导体层108a中形成。器件也可以在垂直的氮化镓层108b中形成。
因此，在图5中，依照本发明实施方案图解说明氮化镓半导体结构100。氮化镓结构100包括基体102。基体包括蓝宝石基体102a和在蓝宝石基体102a上的氮化铝缓冲层102b。氮化铝和/或氮化镓缓冲层102b可以是大约200-300埃厚。
打底的氮化镓层104也被包括在与基体102a相对的缓冲层102b上。打底的氮化镓层104可以具有介于大约0.5和2.0微米之间的厚度，而可以是利用有机金属蒸汽相外延(MOVPE)形成的。打底的氮化镓层通常具有不符合要求的比较高的缺陷密度。例如，在打底的氮化镓层中可能存在介于大约108/cm2和1010/cm2之间的位错密度。这样高的缺陷密度可能起因于缓冲层102b和打底的氮化镓层104之间晶格参数的不匹配和/或其它原因。这样高的缺陷密度可能影响在打底的氮化镓层104中形成的微电子器件的性能。
仍然继续关于图5的描述，打底的氮化镓层104包括众多可以用众多柱106和/或众多沟槽107定义的侧壁105。如同前面描述过的那样，侧壁可以是倾斜的并且可以有各种不同的细长形状。柱106包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁，而所述的至少一条沟槽包括蓝宝石底面107a。在蓝宝石底面107a上优选没有垂直的氮化镓层。蓝宝石侧壁高度对蓝宝石底面宽度的比优选是至少1/4。
继续关于图5的描述，横向的氮化镓层108a从打底的氮化镓层104的众多侧壁105延伸出来。横向的氮化镓层108a可以是在大约1000-1100℃和45托下利用有机金属蒸汽相外延形成的。为了形成横向的氮化镓层108a，以13至39微摩尔/分钟的速率提供的三乙基镓(TEG)和以1500sccm提供的氨(NH3)的母料可以与3000sccm的H2稀释剂结合起来使用。氮化镓半导体结构100还包括从柱106垂直地延伸出来的垂直的氮化镓层108b。
如图5所示，横向的氮化镓层108a在沟槽中于接口108c处聚结，形成连续的横向的氮化镓半导体层108a。业已发现，在打底的氮化镓层104中位错密度通常不以与从打底的氮化镓层104垂直地传播时相同的密度从侧壁105横向地传播。因此，横向的氮化镓层108a可以具有比较低的缺陷密度，例如，低于104/cm2。所以，横向的氮化镓层108b可以形成器件质量的氮化镓半导体材料。因此，如同在图5中展示的那样，微电子器件110可以在横向的氮化镓半导体层108a中形成。人们还应该理解：因为横向生长是依据侧壁105定向的，所以不需要使用掩模来制造图5的氮化镓半导体结构100。
图6-10图解说明依照本发明其它的实施方案。如图6所示，掩模201在沟槽底面107a’上形成。当掩模201在沟槽底面107a’上形成时，沟槽不需要被蚀刻到蓝宝石基体102a之内。而是如图6所示，沟槽可以仅仅被蚀刻穿过氮化铝缓冲层102b。但是，熟悉这项技术的人将理解：沟槽也可以被蚀刻到蓝宝石基体102之内，如同用图1予以图解说明的那样，而蓝宝石基体中的沟槽底面107a可以用掩模201掩蔽。在另一个替代方案中，沟槽仅仅被部份地蚀刻到氮化铝缓冲层102b之内，而不是如同在图6中展示的那样完全穿透氮化铝缓冲层102b。在另外一个替代方案中，沟槽全然不需要被蚀刻到氮化铝缓冲层102b之内，而是可以在氮化铝缓冲层102b的暴露部分上形成掩模201。在另外一个替代方案中，沟槽可以不延伸到氮化铝缓冲层之内，而是可以在氮化镓层104里面结束，并且可以在氮化镓底面上形成掩模201。最后，人们将理解：虽然掩模201被表现成具有与氮化铝缓冲层102b相同的厚度，但是它不需要具有相同的厚度。它可以更薄或更厚。
业已发现，依照本发明，氮化镓在诸如二氧化硅、氮化硅之类的某些无定形的和结晶的材料上以及在诸如钨之类的某些金属上显然不成核。因此，诸如热蒸发或电子束蒸发之类的“视线”沉积技术可以用来把诸如二氧化硅、氮化硅和/或钨之类的掩模材料沉积到沟槽底面上。由于氮化镓在掩模上明显地不成核，所以它被迫离开柱的侧壁生长。图6-10的剩余处理步骤与图1-5的那些一致，因此不需要在此再一次描述。
图11-16图解说明依照本发明的其它实施方案。在图11-16中，蓝宝石基体102a被蚀刻到足够的深度，以防止来自蓝宝石底面的氮化镓的垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长的步骤，如同结合图1-5描述的那样，因此不需要在此再一次描述。然而，与图1-5相反，在图11-16中，掩模(例如，二氧化硅、氮化硅和/或钨掩模209)被包括在打底的氮化镓层104上。掩模209可以具有大约1000埃或更小的厚度，而且可以是利用二氧化硅和/或氮化硅的低压化学蒸汽淀积(CVD)在打底的氮化镓层104上形成。作为替代，电子束或热蒸发可以被用来淀积钨。掩模209是采用传统的光刻技术组成图案的，以便在其中提供开口阵列。
如图11所示，通过开口阵列蚀刻打底的氮化镓层，从而在打底的氮化镓层104中定义众多的柱106以及在其间的众多沟槽107。这些柱每个都包括侧壁105和上面有掩模209的顶端。人们将理解：虽然柱106和沟槽107是优选如同前面描述的那样通过掩蔽和蚀刻制成的，但是这些柱也可以是通过让来自打底的氮化镓层的柱有选择地生长，然后在柱的顶端加上封顶层形成的。有选择的生长和有选择的蚀刻的组合也可以被采用。
如图12所示，打底的氮化镓层104的侧壁105通过横向生长在沟槽107中形成横向的氮化镓层108a。横向生长可以如同前面描述的那样继续进行。人们将理解：借助掩模209，在柱106的顶端上生长和/或成核作用将被减少，优选被消除。
参照图13，横向的氮化镓层108a的继续生长引起横向的氮化镓层108a穿过开口阵列的垂直生长。用于垂直生长的条件可以如同结合图12描述的那样被维持。
现在参照图14，横向的氮化镓层108a的继续生长引起往掩模209上横向蔓延，从而形成横向蔓延的氮化镓层108b。蔓延的生长条件可以如同结合图12描述的那样被维持。
现在参照图15，生长过程被允许持续到在沟槽107中横向生长的前缘在接口108c处聚结，在沟槽中形成连续的横向氮化镓半导体层108a。
仍然参照图15，生长过程还被允许持续到在掩模209上横向蔓延的前缘于接口108d处聚结，形成连续的横向蔓延的氮化镓半导体层108b。总的生长时间可以是大约60分钟。单一的连续生长步骤可以被采用。如图16所示，随后微电子器件110可以在横向的氮化镓半导体层108a中形成。微电子器件也可以在横向蔓延的氮化镓层108b中形成。
最后，参照图17-22，进一步图解说明本发明的其它实施方案。图17-22把在图6-10中予以图解说明的在沟槽107的底面上的掩模201与在图11中予以图解说明的在柱106的顶端上的掩模209合并。人们将理解：在沟槽底部的掩模201和在柱106的顶端上的掩模209优选同时形成并且优选由同一种材料组成。因此，举例来说，诸如二氧化硅、氮化硅之类的掩模材料和/或诸如钨之类的金属的热蒸发或电子束蒸发之类的视线淀积技术可以被使用。如果掩模材料是在蚀刻步骤之后淀积的，那么它仅仅覆盖垂直的表面，即柱106的顶面和沟槽107的底部表面(底面)。氮化镓优选在掩模201和209上极少成核，以致于氮化镓优选仅仅从柱的侧壁105向外生长。作为替代，掩模201和209可以包含不同的材料和/或具有不同的厚度。图17-22的其余步骤与图11-16类似，因此不需要再一次详细地描述。
人们将理解：掩模201可以在基体102a的暴露的蓝宝石底面上、在膜层102b的暴露氮化铝底面上或在膜层104中暴露的氮化镓底面上形成。换言之，沟槽可以被这样蚀刻：部分地进入氮化镓层104，完全穿透氮化镓层104，部分地进入氮化铝缓冲层102b，完全穿透氮化铝层102b，和/或部分进入蓝宝石基体102。此外，掩模201与氮化铝层102b相比其厚度可以更薄或更厚。因此，蓝宝石基体可以被用于氮化镓半导体层的生长，借此提供低成本和/或高实用性。
在这些附图和这份说明书中，已经揭示了本发明的典型的优选实施方案，虽然使用了专用术语，但是它们仅仅被用在普通的描述意义上，而不是作为限制的目的，本发明的范围是用权利要求书予以陈述的。

Claims (48)

1.一种制造氮化镓半导体层的方法，该方法包括下述步骤：
蚀刻在蓝宝石基体上打底的氮化镓层，以便有选择地暴露蓝宝石基体和在打底的氮化镓层中定义至少一个柱和至少一条沟槽，所述的至少一个柱每个都包括氮化镓顶端和氮化镓侧壁，所述的至少一条沟槽包括蓝宝石底面；以及
让所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层。
2.根据权利要求1的方法，其中蚀刻步骤包括如下步骤：
蚀刻在蓝宝石基体上打底的氮化镓层和蓝宝石基体，以便在打底的氮化镓层和蓝宝石基体中定义至少一个柱和至少一条沟槽，所述的至少一个柱每个都包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁，所述的至少一条沟槽包括蓝宝石底面。
3.根据权利要求2的方法，其中蚀刻步骤包括将蓝宝石基体蚀刻到足够的深度的步骤，以便防止来自蓝宝石底面的氮化镓垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长的步骤。
4.根据权利要求2的方法，其中蓝宝石侧壁高度对蓝宝石底面宽度的比超过大约1/4。
5.根据权利要求1的方法，其中在蚀刻步骤和横向生长步骤之间完成的是如下步骤：
用与蓝宝石相比将降低氮化镓在其上的成核作用的掩模掩蔽蓝宝石底面。
6.根据权利要求1的方法，其中蚀刻步骤包括：
蚀刻打底的氮化镓层和蓝宝石基体上的氮化铝和/或氮化镓缓冲层，以便有选择地暴露蓝宝石基体和在打底的氮化镓层和缓冲层中定义至少一个柱和至少一条沟槽，所述的至少一个柱包括氮化镓顶端、氮化镓侧壁和氮化铝侧壁，而至少一条沟槽包括蓝宝石底面。
7.根据权利要求6的方法，其中蚀刻步骤包括：
蚀刻打底的氮化镓层、蓝宝石基体上的缓冲层和蓝宝石基体，以便有选择地暴露蓝宝石基体和在打底的氮化镓层、缓冲层和蓝宝石基体中定义至少一个柱以及在打底的氮化镓层、缓冲层和蓝宝石基体中定义至少一条沟槽，所述的至少一个柱包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁，而至少一条沟槽包括蓝宝石底面。
8.根据权利要求1的方法，其中横向生长步骤包括所述的至少一个柱的氮化镓侧壁往氮化镓顶端上横向蔓延，借此形成氮化镓半导体层。
9.根据权利要求1的方法，
其中在横向生长步骤之前是用与在氮化镓上相比将降低氮化镓在其上的成核作用的掩模掩蔽氮化镓顶端的步骤；
而横向生长步骤包括所述的至少一个柱的氮化镓侧壁往掩模上横向蔓延的步骤，借此形成氮化镓半导体层。
10.根据权利要求1的方法，其中横向生长步骤之后是在氮化镓半导体层中形成至少一个微电子器件的步骤。
11.根据权利要求1的方法，其中蚀刻步骤之前是在蓝宝石基体上形成打底的氮化镓层的步骤。
12.一种制造氮化镓半导体层的方法，该方法包括下述步骤：
蚀刻蓝宝石基体上打底的氮化镓层，以便在打底的氮化镓层中定义至少一个柱和在打底的氮化镓层中定义至少一条沟槽，所述的至少一个柱包括顶端和侧壁，而所述的至少一条沟槽包括底面；
用掩模掩蔽所述的至少一个底面；以及
让所述的至少一个柱的侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层。
13.根据权利要求12方法，
其中蚀刻步骤包括蚀刻打底的氮化镓层将蓝宝石基体暴露出来并借此形成至少一个蓝宝石底面的步骤；
而掩蔽步骤包括用与在蓝宝石上相比将降低氮化镓在其上面的成核作用的掩模掩蔽至少一个蓝宝石底面的步骤。
14.根据权利要求13的方法进一步包括步骤包括用掩模掩蔽至少一个顶端的步骤。
15.根据权利要求14的方法，其中掩蔽至少一个底面和掩蔽至少一个顶端的步骤是同时完成的。
16.根据权利要求12的方法，其中蚀刻步骤包括：
蚀刻打底的氮化镓层和在蓝宝石基体上的氮化铝和/或氮化镓缓冲层，以便定义在打底的氮化镓层和缓冲层中的至少一个柱和在打底的氮化镓层和缓冲层中的至少一条沟槽，所述的至少一个柱包括顶端和侧壁，而所述的至少一条沟槽包括氮化铝底面。
17.根据权利要求12的方法，其中掩蔽步骤包括：
蚀刻打底的氮化镓层、在蓝宝石基体上的氮化铝和/或氮化镓缓冲层和蓝宝石基体，以便定义在打底的氮化镓层、缓冲层和蓝宝石基体中的至少一个柱和在打底的氮化镓层、缓冲层和蓝宝石基体中的至少一条沟槽，所述的至少一个柱包括顶端和侧壁，而所述的至少一条沟槽包括蓝宝石底面。
18.根据权利要求12的方法，其中横向生长步骤包括所述的至少一个柱的氮化镓侧壁往氮化镓顶端上横向蔓延的步骤，借此形成氮化镓半导体层。
19.根据权利要求12的方法，
其中横向生长步骤之前是用与在氮化镓上相比将降低氮化镓在其上的成核作用的掩模掩蔽氮化镓顶端的步骤；
以及横向生长步骤包括所述的至少一个柱的氮化镓侧壁往掩模上横向蔓延并借此形成氮化镓半导体层的步骤。
20.根据权利要求12的方法，其中跟在横向生长步骤后面的是在氮化镓半导体层中形成至少一个微电子器件的步骤。
21.根据权利要求12的方法，其中在蚀刻步骤之前的是在蓝宝石基体上形成打底的氮化镓层的步骤。
22.一种制造氮化镓半导体层的方法，该方法包括下述步骤：
蚀刻在蓝宝石基体上打底的氮化镓层，以便定义在打底的氮化镓层中的至少一个柱和在打底的氮化镓层中的至少一条沟槽，所述的至少一个柱包括氮化镓顶端和氮化镓侧壁，所述的至少一条沟槽包括沟槽底面；
让所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长，借此形成氮化镓半导体层；
其中在横向生长步骤前面的是至少对蓝宝石基体和打底的氮化镓层之一进行处理的步骤，以防止来自沟槽底面的氮化镓的垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长的步骤。
23.根据权利要求22的方法，其中处理步骤包括下述步骤：
将所述的至少一条沟槽下面的蓝宝石基体蚀刻到足够的深度，以便形成蓝宝石底面和防止来自蓝宝石底面的氮化镓的垂直生长干扰所述的至少一个柱的氮化镓侧壁往所述的至少一条沟槽中横向生长的步骤。
24.根据权利要求22的方法，其中处理步骤包括用掩模掩蔽沟槽底面的步骤。
25.根据权利要求22的方法，其中处理步骤包括有选择地蚀刻打底的氮化镓层将蓝宝石基体暴露出来形成蓝宝石底面的步骤。
26.根据权利要求22的方法，其中横向生长步骤包括让所述的至少一个柱的氮化镓侧壁往氮化镓顶端上横向蔓延形成氮化镓半导体层的步骤。
27.根据权利要求22的方法，
其中在横向生长步骤前面的是用与在氮化镓上相比将降低氮化镓在其上的成核作用的掩模掩蔽氮化镓顶端的步骤；
而横向生长步骤包括让所述的至少一个柱的氮化镓侧壁往掩模上横向蔓延形成氮化镓半导体层的步骤。
28.根据权利要求22的方法，其中跟在横向生长步骤后面的是
在氮化镓半导体层中形成至少一个微电子器件的步骤。
29.根据权利要求22的方法，其中在蚀刻步骤前面的是在蓝宝
石基体上形成打底的氮化镓层的步骤。
30.一种氮化镓半导体结构，其中包括：
蓝宝石基体；
在蓝宝石基体上打底的氮化镓层，该打底的氮化镓层把至少一个柱和至少一条沟槽包括在其中，所述的至少一个柱每个都包括氮化镓顶端和氮化镓侧壁，而所述的至少一条沟槽包括蓝宝石底面；以及
从所述的至少一个柱的氮化镓侧壁横向延伸到所述的至少一条沟槽中的横向氮化镓层。
31.根据权利要求30的结构，其中所述的至少一条沟槽这样延伸到蓝宝石基体之中，以致于所述的至少一个柱每个都包括氮化镓顶端、氮化镓侧壁和蓝宝石侧壁，而所述的至少一条沟槽包括蓝宝石底面。
32.根据权利要求30的结构，其中蓝宝石底面没有垂直的氮化镓层。
33.根据权利要求30的结构，其中蓝宝石侧壁高度对蓝宝石底面宽度的比超过大约1/4。
34.根据权利要求30的结构，进一步包括
在蓝宝石底面上的掩模。
35.根据权利要求30的结构，进一步包括
在蓝宝石基体和打底的氮化镓层之间的氮化铝和/或氮化镓缓冲层，其中所述的至少一个柱和至少一条沟槽穿过该缓冲层。
36.根据权利要求30的结构，其中横向的氮化镓层进一步延伸到氮化镓顶端上，借此形成氮化镓半导体层。
37.根据权利要求30的结构，进一步包括
在氮化镓顶端上的掩模；
其中横向的氮化镓层进一步延伸到掩模上，借此形成氮化镓半导体层。
38.根据权利要求30的结构，进一步包括至少一个在氮化镓半导体层中的微电子器件。
39.一种氮化镓半导体结构，其中包括：
蓝宝石基体；
在蓝宝石基体上打底的氮化镓层，打底的氮化镓层将至少一个柱和至少一条沟槽包括在其中，所述的至少一个柱每个都包括氮化镓顶端和氮化镓侧壁，所述的至少一条沟槽包括沟槽底面；
在所述的至少一条沟槽的底面上的掩模；以及
从所述的至少一个柱的氮化镓侧壁横向延伸到所述的至少一条沟槽中的横向的氮化镓层。
40.根据权利要求39的结构，
其中沟槽底面是蓝宝石沟槽底面。
41.根据权利要求39的结构，其中所述掩模是第一掩模，而且该结构进一步包括
在氮化镓顶端上的第二掩模。
42.根据权利要求4 1的结构，其中第一掩模和第二掩模是由同一种材料组成的。
43.根据权利要求39的结构，进一步包括在蓝宝石基体和打底的氮化镓层之间的氮化铝缓冲层和/或氮化镓缓冲层，其中所述的至少一个柱和至少一条沟槽延伸到该缓冲层之中。
44.根据权利要求39的结构，进一步包括在蓝宝石基体和打底的氮化镓层之间的氮化铝缓冲层，其中所述的至少一个柱和至少一条沟槽穿过该缓冲层延伸。
45.根据权利要求39的结构，进一步包括在蓝宝石基体和打底的氮化镓层之间的氮化铝缓冲层，其中所述的至少一个柱和至少一条沟槽穿过该缓冲层延伸到蓝宝石基体之中。
46.根据权利要求39的结构，其中横向的氮化镓层进一步延伸到氮化镓顶端上，借此形成氮化镓半导体层。
47.根据权利要求39的结构，其中所述掩模是第一掩模，该结构进一步包括
在氮化镓顶端上的第二掩模；
而且横向的氮化镓层进一步延伸到该掩模上，借此形成氮化镓半导体层。
48.根据权利要求39的结构，进一步包括至少一个在氮化镓半导体层中的微电子器件。
CNB008171823A 1999-11-17 2000-10-04 氮化镓层在蓝宝石基体上的悬挂外延生长 Expired - Fee Related CN100364051C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/441,753 US6521514B1 (en) 1999-11-17 1999-11-17 Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US09/441,753 1999-11-17

Publications (2)

Publication Number Publication Date
CN1409868A true CN1409868A (zh) 2003-04-09
CN100364051C CN100364051C (zh) 2008-01-23

Family

ID=23754137

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008171823A Expired - Fee Related CN100364051C (zh) 1999-11-17 2000-10-04 氮化镓层在蓝宝石基体上的悬挂外延生长

Country Status (9)

Country Link
US (5) US6521514B1 (zh)
EP (2) EP1232520B1 (zh)
JP (3) JP4017140B2 (zh)
KR (1) KR100810192B1 (zh)
CN (1) CN100364051C (zh)
AT (1) ATE537555T1 (zh)
AU (1) AU7992900A (zh)
CA (1) CA2392041C (zh)
WO (1) WO2001037327A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
CN106796952A (zh) * 2014-09-25 2017-05-31 英特尔公司 独立式硅台面上的ⅲ‑n族外延器件结构
US10756183B2 (en) 2014-12-18 2020-08-25 Intel Corporation N-channel gallium nitride transistors
US10930500B2 (en) 2014-09-18 2021-02-23 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP5095064B2 (ja) 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7122827B2 (en) 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
KR20050077902A (ko) 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR101094403B1 (ko) * 2004-01-29 2011-12-15 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
JPWO2005108327A1 (ja) 2004-05-06 2008-03-21 旭硝子株式会社 積層誘電体製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US20060214289A1 (en) * 2004-10-28 2006-09-28 Nitronex Corporation Gallium nitride material-based monolithic microwave integrated circuits
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
CN1300387C (zh) * 2004-11-12 2007-02-14 南京大学 无掩膜横向外延生长高质量氮化镓
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR101225816B1 (ko) * 2005-05-17 2013-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감소한 변위 결함 밀도를 가지는 래티스 미스매칭된 반도체구조 및 디바이스 제조를 위한 관련 방법
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
CN101268547B (zh) * 2005-07-26 2014-07-09 琥珀波系统公司 包含交替有源区材料的结构及其形成方法
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
KR101203692B1 (ko) * 2006-02-16 2012-11-21 삼성전자주식회사 펜데오 에피탁시 성장용 기판 및 그 형성 방법
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
WO2008021451A2 (en) * 2006-08-14 2008-02-21 Aktiv-Dry Llc Human-powered dry powder inhaler and dry powder inhaler compositions
EP2062290B1 (en) * 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US20080070355A1 (en) * 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) * 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US8453665B2 (en) * 2007-03-15 2013-06-04 The University Of Akron Self-acting self-circulating fluid system without external pressure source and use in bearing system
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010532916A (ja) * 2007-07-12 2010-10-14 ラティス パワー （チアンシ） コーポレイション 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8344242B2 (en) * 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
KR101226077B1 (ko) * 2007-11-27 2013-01-24 삼성전자주식회사 측벽 스페이서 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP4247413B1 (ja) * 2008-03-19 2009-04-02 株式会社 東北テクノアーチ デバイスの製造方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US9250249B2 (en) 2008-09-08 2016-02-02 Enzo Biochem, Inc. Autophagy and phospholipidosis pathway assays
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
SG171987A1 (en) 2009-04-02 2011-07-28 Taiwan Semiconductor Mfg Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
JP5685379B2 (ja) * 2010-01-28 2015-03-18 株式会社豊田中央研究所 窒化物半導体装置の製造方法
TWI562195B (en) * 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR20120082715A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
JP5731455B2 (ja) * 2012-09-07 2015-06-10 日本電信電話株式会社 光変調器およびその製造方法
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
JP2015065465A (ja) * 2014-12-04 2015-04-09 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオード装置の製造方法
JP2016174054A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置およびその製造方法
US9337022B1 (en) * 2015-06-17 2016-05-10 Globalfoundries Inc. Virtual relaxed substrate on edge-relaxed composite semiconductor pillars
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
DE3176676D1 (en) 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4985742A (en) * 1989-07-07 1991-01-15 University Of Colorado Foundation, Inc. High temperature semiconductor devices having at least one gallium nitride layer
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
AU6946196A (en) 1995-09-18 1997-04-09 Hitachi Limited Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5915194A (en) 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
US10930500B2 (en) 2014-09-18 2021-02-23 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
CN106796952A (zh) * 2014-09-25 2017-05-31 英特尔公司 独立式硅台面上的ⅲ‑n族外延器件结构
US11177376B2 (en) 2014-09-25 2021-11-16 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
US10756183B2 (en) 2014-12-18 2020-08-25 Intel Corporation N-channel gallium nitride transistors
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US11728346B2 (en) 2017-09-29 2023-08-15 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication

Also Published As

Publication number Publication date
EP2302665A1 (en) 2011-03-30
WO2001037327A1 (en) 2001-05-25
JP2003514392A (ja) 2003-04-15
CN100364051C (zh) 2008-01-23
US20040152321A1 (en) 2004-08-05
US6489221B2 (en) 2002-12-03
US6545300B2 (en) 2003-04-08
AU7992900A (en) 2001-05-30
JP4223219B2 (ja) 2009-02-12
CA2392041A1 (en) 2001-05-25
JP4410972B2 (ja) 2010-02-10
US20010008791A1 (en) 2001-07-19
ATE537555T1 (de) 2011-12-15
JP2002334845A (ja) 2002-11-22
US20030207551A1 (en) 2003-11-06
EP1232520B1 (en) 2011-12-14
JP4017140B2 (ja) 2007-12-05
US6521514B1 (en) 2003-02-18
KR20020067520A (ko) 2002-08-22
CA2392041C (en) 2007-05-29
US20010041427A1 (en) 2001-11-15
KR100810192B1 (ko) 2008-03-06
EP1232520A1 (en) 2002-08-21
JP2002343729A (ja) 2002-11-29
US6686261B2 (en) 2004-02-03
US7217641B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
CN100364051C (zh) 氮化镓层在蓝宝石基体上的悬挂外延生长
JP2704181B2 (ja) 化合物半導体単結晶薄膜の成長方法
KR101251443B1 (ko) 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가 감소된 ｍ-면 질화갈륨의 성장
CN1143364C (zh) 利用始于沟槽侧壁的横向生长来制造氮化镓半导体层
CN1155993C (zh) 用横向生长制备氮化镓层
CN1143363C (zh) 通过掩模横向蔓生制作氮化镓半导体层的方法及由此制作的氮化镓半导体结构
US7691651B2 (en) Method for manufacturing nitride-based semiconductor device
US20160126315A1 (en) III-Nitride Semiconductor Structure with Intermediate and Transition Layers
CN1183577C (zh) 第ⅲ族元素氮化物层的单步骤悬挂和侧向外延过生长
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
CN1825539A (zh) 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN1828835A (zh) 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件
CN1956229A (zh) 偏镓砷(100)衬底双模尺寸分布铟砷量子点及制作方法
EP0951077A2 (en) Method for growing nitride compound semiconductor
CN1652299A (zh) 在硅衬底上生长无裂纹ⅲ族氮化物薄膜的方法
US20030198301A1 (en) Method of epitaxial lateral overgrowth
US20020192373A1 (en) Method for growing high quality group-III nitride thin film by metal organic chemical vapor deposition
CN1619843A (zh) 在硅底材上成长三族氮化物半导体异质磊晶结构的方法
JPH09188598A (ja) 窒化ガリウム単結晶薄膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20161004