CN1395304A - 具有位置信息的布线基板 - Google Patents

具有位置信息的布线基板 Download PDF

Info

Publication number
CN1395304A
CN1395304A CN02123418A CN02123418A CN1395304A CN 1395304 A CN1395304 A CN 1395304A CN 02123418 A CN02123418 A CN 02123418A CN 02123418 A CN02123418 A CN 02123418A CN 1395304 A CN1395304 A CN 1395304A
Authority
CN
China
Prior art keywords
wiring
positional information
peculiar
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02123418A
Other languages
English (en)
Other versions
CN1275307C (zh
Inventor
佐藤幸男
奥昭広
青木政好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN1395304A publication Critical patent/CN1395304A/zh
Application granted granted Critical
Publication of CN1275307C publication Critical patent/CN1275307C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Abstract

一种半导体封装的布线板包括具有第一和第二表面的基板；由在第一和第二表面中的至少一个上形成的由必需的布线图形组成的布线层；在形成有布线层的基板的表面上形成的多个半导体元件安装区；以及，用于各半导体元件安装区作为位置信息的特有图形，对于各半导体元件安装区来说，所述特有图形具有特定的形状。作为位置信息的特有图形形成在各个半导体元件安装区周边的区域。

Description

具有位置信息的布线基板
技术领域
本发明通常涉及其上安装有半导体芯片的布线基板的制造技术。具体地，本发明涉及具有位置信息的“安装有半导体芯片”的布线基板及使用该基板的半导体器件，其中当在布线基板或使用该基板的半导体器件中发生缺陷时，能有效地进行故障分析。本发明还涉及这种安装有半导体芯片的布线基板的制造工艺及使用该基板的半导体器件。
背景技术
近来，需要减少布线基板的重量和厚度，以便尺寸减少并且管脚数量增加的BGA(球栅阵列)半导体芯片能安装到布线基板上。因此，叠置有玻璃环氧树脂组合物板的塑料型布线基板广泛地用做布线基板。所述塑料型布线基板通常如下制造。对一面或两面粘贴有铜箔的树脂板(玻璃环氧树脂组合物板)涂敷抗蚀剂并腐蚀由此在板上形成铜布线图形。此外，通孔形成在树脂板上并在通孔的内壁上镀铜。用环氧树脂粘合剂叠置这种树脂板由此得到塑料型布线板。预定数量的半导体芯片安装在如此制得的布线基板上。以此方式，制成半导体器件。
通常，所述半导体器件的制造工艺包括：管心粘贴将半导体芯片安装在基板上的工艺；将每个半导体芯片的电极电连接到基板上的布线图形的引线接合工艺；用密封树脂密封半导体芯片和布线的模制工艺；将外连接端子例如焊料球接合到安装有半导体芯片的相对面的基板表面上的焊料球安装工艺；以及将基板切为封装(半导体器件)的切割工艺。对于模制方法，提供一种对每个半导体芯片进行模制的分别模制和多个半导体芯片同时进行模制的分批模制。近来，就增加封装组装效率来看，倾向于分批模制。
如果评估由该制造工艺制造的半导体器件，那么它的性能、价格和可靠性是很重要的因素。由于半导体器件已高度集成而且最近制造的器件也高度发展，因此半导体器件的性能极大增强并且价格显著下降。由于如上所述性能和价格稳定了，为了增加可靠性，因此以高技术水平快速地进行故障分析很重要。
根据现有技术，例如，如下进行故障分析。对在晶片级别已进行了扩散工艺的每个半导体器件完成了电特性评估之后，挑选每个半导体器件，以确定是否为无缺陷产品或是否为有缺陷产品。当发现缺陷产品时，进行故障分析，以便发现故障的原因。另一方面，安装无缺陷产品时，进行出厂检验以发现是否为无缺陷产品或是否为有缺陷产品。当半导体器件为无缺陷产品时，发送到市场。当半导体器件为缺陷产品时，以上面相同的方式进行故障分析，以便发现故障原因。此外，当已发送到市场的无缺陷产品(半导体器件)变为有缺陷时，收回有缺陷的半导体器件，并以相同的方式进行故障分析以找到故障原因。
然而，在以上提到的分析半导体器件故障的故障分析的常规方法中可能遇到以下问题。产品装配之后(已分成每个封装之后)通过出厂检验发现半导体器件有问题时，不可能明确地确定封装(半导体器件)位于分成每个封装之前为布线基板状态的板上半导体器件的位置。具体地，不可能明确地判断出是布线基板上的特定位置出现问题还是在制造工艺中的具体工艺出现问题。
为了确定在板状态时每个封装的位置，需要以在板的状态手工标出例如擦痕的方式进行再现实验，以便在完成产品的组装之后确定每个封装的位置。
然而，该工作很复杂并且需要很长时间。因此，就增加故障分析效率的观点而言，最好不进行标记和进行这种再现实验。此外，即使进行了以上再现实验，有时也很难确定每个封装的位置。
如上所述，根据现有技术，当在出厂检验中发现一些问题时，不可能明确地确定板状态时每个封装(半导体器件)的位置。因此，不可能快速地反馈出对制造工艺故障分析的结果。因此，不可能增加故障分析的效率。一旦发送到市场的半导体器件有缺陷时也存在以上问题。
为了解决以上问题，可以采取在制造工艺中给每个半导体芯片一段特征信息的措施。该措施的一个例子公开在日本待审专利公开No.(JP-A)5-129384中。根据以上专利公开，表示芯片属性信息(代表制造工艺中芯片在晶片上位置)的数字或标记写入晶片上半导体元件安装区的周边中，除了要形成半导体电路的区域之外，最后该区域被切掉成为分立的半导体芯片。
然而，根据以上JP-A 5-129384中介绍的技术，由于芯片属性信息由相互组合的数字或标记组成，因此需要在晶片上提供写有芯片属性信息的区域。由于晶片上的空间有限，因此很难在晶片上写芯片属性信息。而且，公开在JP-A 5-129384中的技术不能识别封装基板只能识别晶片。
除了以上专利公开中介绍的技术之外，还可以考虑在与安装芯片面相对的晶片的连接球接合面上写上相同的芯片属性信息的技术。
然而，根据该方法，由于减小尺寸并增加管脚的数量的需求很强烈，根据要接合的外部端子(焊料球)的布局和间距，空间很有限，不可能写上芯片属性信息。
发明内容
研究本发明以解决现有技术的上述问题。
本发明的一个目的是提供一种具有位置信息的布线基板、制造布线基板的方法以及制造半导体器件的方法，其特征在于故障分析的结果可以很快地反馈到制造过程，以提高故障分析的效率。
根据本发明，所提供的半导体封装的布线板包括：具有第一和第二表面的基板；由在第一和第二表面中的至少一个上形成的必需的布线图形组成的布线层；在形成有布线层的基板的表面上形成的多个半导体元件安装区；以及，供各半导体元件安装区作为位置信息的特有的图形，对于各半导体元件安装区来说所述特有图形具有特定的形状。
基板由树脂例如BT树脂、环氧树脂或聚酰亚胺树脂或者陶瓷制成，在其上可以形成作为位置信息的金属图形。作为位置信息的特有图形可以形成在各个半导体元件安装区周边的区域。作为位置信息的特有图形可以作为布线层的布线图形的一部分形成。
作为布线层的位置信息的特有图形可以暴露在外面。否则，作为布线层的位置信息的特有图形可以由保护层覆盖。
当进行电解镀敷时，作为位置信息的特有图形可以是可以用作布线的镀敷引出线。作为位置信息的特有图形可以包括字母、字符等。
根据本发明的另一个方面，所提供的半导体封装的布线板包括：具有第一和第二表面的基板；在第一和第二表面中的至少一个上通过各自的绝缘层形成的带有各布线图形的至少两个布线层；限定在任何一个内部布线层的多个半导体元件安装区；以及，供各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说所述特有图形具有特定的形状。
根据本发明的又一个方面，所提供的半导体封装的布线板包括：具有第一和第二表面的基板；在第一和第二表面中的至少一个上通过各自的绝缘层形成的具有各布线图形的至少两个布线层；限定在最上层布线层的多个半导体元件安装区；以及，供各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说所述特有图形具有特定的形状。
根据本发明的再一个方面，提供制造半导体封装的布线板的工艺，该工艺包括：在基板的第一和第二表面中的至少一个上形成由必需的布线图形组成的布线层；并同时在形成有布线层的基板的表面上形成供各半导体元件安装区作为位置信息的特有图形，对于各半导体元件安装区来说所述特有图形具有特定的形状。
根据本发明的再一个方面，提供了一种采用上述布线板制造半导体器件的工艺。
附图简要说明
图1示出了本发明的第一实施例的具有位置信息的布线基板的结构的模型的平面图。
图2(a)到2(d)、3(a)到3(d)和4(a)到4(d)示出了制造图1所示的布线基板的工艺的各剖视图。
图5(a)到5(c)示出了制造引入图1所示的布线基板的半导体器件的工艺的剖视图。
图6(a)到6(c)示出了由图1所示的布线基板组成的半导体器件的结构的例子的模型的平面图。
图7(a)到7(b)示出了具有本发明的第二实施例的位置信息的布线基板的结构的模型的平面图。
图8示出了引入图7所示布线基板的半导体器件的结构的剖视图。
图9(a)到9(c)示出了由图7所示的布线基板组成的半导体器件的结构的例子的模型的平面图。
图10(a)到10(b)示出了引入本发明的第三实施例的具有位置信息的布线基板的半导体器件的剖面图。
图11示出了本发明的第四实施例的具有位置信息的布线基板的结构的模型的平面图。
图12示出了本发明的第五实施例的具有位置信息的布线基板的结构的模型的平面图。
图13(a)到13(b)示出了本发明的第六实施例的具有位置信息的布线基板的结构的模型的平面图。
图14(a)到14(c)示出了由本发明的第七实施例的具有位置信息的布线基板组成的半导体器件的结构的例子的模型的平面图。
图15(a)到15(c)示出了由本发明的第八实施例的具有位置信息的布线基板组成的半导体器件的结构的例子的模型的平面图。
图16(a)到16(d)、17(a)到17(d)和18(a)到18(c)示出了制造第九实施例的具有位置信息的布线基板的工艺的各剖面图。
图19(a)到19(c)示出了引入第九实施例的布线基板的制造半导体器件的工艺的剖视图。
图20(a)到20(b)示出了由第九实施例的布线基板组成的半导体器件的结构的剖视图。
优选实施例的详细说明
图1示出了具有本发明的第一实施例的位置信息的布线基板的模型的布局平面图。
在图1所示的例子中，由本实施例的具有位置信息的布线基板10的芯片安装侧进行观察。参考数字11示出了在下文中将被称作“半导体元件安装区”的区域，其上将安装半导体芯片，并最终被切割下来，以形成各半导体器件(封装)。半导体元件安装区11排列成3×3的矩阵形状。此外，四组这种矩阵形状在长度方向上连续地排列。参考数字12是用于分隔这种矩阵形状组的细缝。
参考数字13为用作覆盖基板10的表面的保护膜(绝缘膜)的阻焊层，参考数字14为铸模浇口，当封装可以浇铸时，铸模浇口用作密封树脂灌入的浇注口。铸模浇口(mold gate)14在如后面所述将被去掉的阻焊层13的预定部分形成，即，在基板10的交叉部分中的预定位置开口。铸模浇口14由基板10的芯片安装侧上未形成阻焊层13的区域限定。如图中所示，铸模浇口14位于每组矩阵形区域(3×3)的相应部分。在装配封装的情况下，从铸模浇口14同时对相应的九个半导体芯片进行浇铸。
参考符号MP表示用作“位置信息”的镀敷引线，该“位置信息”是本发明的重要成份。如图中所示，具有独特外形的镀敷引线安排在每个半导体元件安装区11的周边。镀敷引出线MP用作后面说明的电解镀敷线，当在基板的两侧形成预定的布线图形时，同时形成镀敷引线MP。在该连接中，为了简化附图，省略了布线图形。
参考符号SL表示互相电连接矩阵形(3×3)组的镀敷引线MP的馈电线。由于上述结构，可以如后面所述将Au电解镀敷到布线图形的接合焊盘上。馈电线SL与镀敷引线MP同时形成。馈电线SL形成在基板切割部分的位置上，当装配封装时，在基板切割部分最终进行切割。因此，当每个半导体器件被切割下来时，馈电线SL被去掉。因此，有关的半导体器件的镀敷引线MP与其它器件的镀敷引线在电气上是独立的。
然后，说明本发明的制造具有位置信息的布线基板10的方法。参考为图1的A-A’线的剖面图的图2(a)-2(d)、3(a)-3(d)和4(a)-4(d)，其中连续示出制造步骤，下面说明方法。为了简化附图，在附图中示出了双层布线结构。
首先，在图2(a)所示的第一个步骤中，制备布线基板10的核心基板21，在其两面覆着铜(Cu)箔片22。将作为基底的材料例如，玻璃纤维织物充满有机树脂，例如BT树脂、环氧树脂或聚酰亚胺树脂，从而构成核心基板21。在核心基板21的两面，叠层和粘合铜(Cu)箔片22。用这种方法制备“玻璃织物基底材料覆铜叠层板”。
由聚酰亚胺树脂构成的带(TAB)基板可以代替玻璃织物的基板作为基底材料。
在图2(b)所示的下一个步骤中，在覆铜叠层板21(22)上的预定位置形成通孔23，例如，通过机械钻孔方法。在这种情况下，根据要形成的通孔23的直径，可以采用CO2激光束或受激准分子激光束而不是机械钻孔来形成预定的孔。
在图2(c)所示的下一个步骤中，在包括通孔23的内壁的整个覆铜叠层板21(22)的表面上形成Cu导电层24。该导电层24以这种方式形成，例如，通过Cu的非电学镀敷在整个表面形成薄膜形Cu层之后，薄膜形Cu层用作馈电线层，并且通过Cu的电解镀敷在薄膜形Cu层上再叠置Cu层。
在图2(d)所示的下一个步骤中，用作抗蚀剂的光敏干燥膜25通过加压热粘附到形成有导电层(Cu层)24的覆铜叠层板21(22)的两面。
在图3(a)所示的下一个步骤中，位于两面的干燥膜25通过已经根据预定的布线图形和预定的包括馈电线SL的镀敷引线MP的外形构图的掩模26进行曝光。即，每个掩模26放置在各干燥膜25上，并且紫外线(UV)由掩模的上面和下面照射每个掩模26。
在图3(b)所示的下一个步骤中，对在两面的干燥膜25进行显影，以便在每个干燥膜上进行构图。如下进行显影。在干燥膜25为负型抗蚀剂的情况下，采用含有有机溶剂的显影溶液进行显影。在干燥膜25为正型抗蚀剂的情况下，采用碱性显影溶液进行显影。在附图所示的例子中，采用负型抗蚀剂。因此，每个干燥膜25由UV照射的部分(曝光部分)被留下。
在图3(c)所示的下一个步骤中，例如，当每个构图的干燥膜25用作掩模时进行湿腐蚀(在这种情况下，可溶解Cu的溶液用作湿腐蚀)，以便去掉曝光部分的Cu层24(虽然在附图中未示出，也包括下层Cu箔22)。
在图3(d)所示的下一个步骤中，干燥膜25被剥离和去掉。如前所述，由导体层(Cu层)24的一部分构成的预定的布线图形WP和镀敷引线MP(包括馈电线SL)形成在核心基板21的两面。
在图4(a)所示的下一个步骤中，在形成有导电层24(布线图形WP、镀敷引线MP和馈电线SL)的核心基板21的两面，例如，通过丝网印刷(形成阻焊层13)的方法涂覆光敏抗蚀剂。
在图4(b)所示的下一个步骤中，采用由预定的外形分别构图的掩模27对两面的阻焊层13进行曝光。即，每个掩模27位于每个阻焊层13上，并且紫外线(UV)如附图中的箭头所示由每个掩模27的上面和下面进行照射。
在该步骤中所使用的每个掩模27根据预定的电极焊盘的外形和上面的布线图形WP、镀敷引线MP以及馈电线SL的外形进行构图。此外，关于在芯片安装侧的掩模27，根据图1所示的铸模浇口14的外形进行构图。
在图4(c)所示的下一个步骤中，显影每个阻焊层13，并根据上述的预定形状进行构图。这以与图3(b)所示相同的方法进行，即，采用含有有机溶剂的显影溶液进行显影(在负型抗蚀剂的情况下)，或采用含有碱性溶剂的显影溶液进行显影(在正型抗蚀剂的情况下)。在附图所示的例子中，示出了采用负型抗蚀剂的情况。因此，每个阻焊层13爆露给UV的部分被留下。
在这种情况下，阻焊层13被去掉的部分和导电层(Cu层)24被暴露出的部分组成了上面的布线图形WP、镀敷引线MP以及馈电线SL，并且也组成了与连接半导体芯片的电极的接合线相连接的焊盘以及与焊料球(外部连接端)接合的焊盘。从芯片安装侧去掉的阻焊层13的部分构成了铸模浇口14。
在图4(d)所示的最后的步骤中，当每个导电层(Cu层)24用作馈电线层时，对分别从阻焊层13的两面上暴露出来的导电层(Cu层)24进行镍(Ni)的电解镀敷。此外，进行Au的电解镀敷，以便分别形成导电层(Ni/Au层)28。形成这些Ni/Au层以便当在后面的步骤中连接接合线和接合焊料球时增强粘附性。
根据图2(a)到4(d)所示的上述步骤，制造本实施例的具有位置信息的布线基板10。
然后，参考图5(a)到5(c)中所示的制造工艺说明在本实施例的具有位置信息的布线基板10中引入半导体芯片。
首先，在图5(a)所示的第一个步骤中，进行管心粘贴和引线接合。
即，由环氧树脂制成的粘合剂30涂覆到布线基板10上的阻焊层13上的芯片(或管心)安装区中。然后，要安装的半导体芯片31的反面向下，即，当形成有电极的侧的反面向下时，半导体芯片31由粘合剂30粘合到芯片安装区(管心粘贴)。
然后，半导体芯片31和Cu层24通过由Au制成的接合线32通过从阻焊层13中暴露出来的焊盘，即，通过Ni/Au层28互相电连接(引线接合)。
在此情况下，在图5(a)所示的例子中，只安装了一个半导体芯片31以简化说明，但是，在实际结构中安装有多个半导体芯片31。
在图5(b)所示的下一个步骤中，通过批量型铸模系统，半导体芯片31和接合线32由密封树脂33密封。该密封工作以这种方式进行：当使用具有与密封剂33的最终形状相对应的凹槽的成型金属模具(未示出)并且密封树脂由铸模浇口14注入凹槽中时，进行加热和加压。在该步骤中，使用批量型铸模系统，但是，当然也可以使用单个铸模系统。
在图5(c)所示的最后的步骤中，进行焊料球安装和切割。
即，通过从芯片安装侧的反面上的阻焊层13中暴露出来的焊盘，即，通过Ni/Au层28，将焊料球34放在Cu层24上，然后进行回流，以使焊料球34与相关的焊盘接合在一起(焊料球安装)。由于上述原因，通过形成在通孔23的内壁上的Cu层、在芯片安装侧上的布线图形WP以及接合线32，焊料球34由相关的焊盘与半导体芯片31电连接。
然后，由切块机将具有位置信息的布线基板10与密封树脂33一起沿虚线D-D’分成单个封装，以获得半导体器件40(切割)。如前所述，这时去掉馈电线SL(Cu层24的一部分)，并且半导体器件40的镀敷引线MP与其它器件的镀敷引线电分离。
图6(a)-6(c)示出了用图2(a)到5(c)中所示的工艺制造半导体器件的例子的排列的平面图，即，图1所示的具有位置信息的布线基板10引入半导体器件的例子。
图6(a)为进行树脂密封之前的半导体器件的平面图，其中由芯片的安装面观察半导体器件，并与图5(a)的步骤中的由基板的上部观察相对应。图6(b)为进行树脂密封之后的半导体器件的平面图，其中由半导体芯片的安装面观察半导体器件。图6(c)为半导体芯片的平面图，其中由焊料球安装表面观察半导体芯片。这些图分别对应于图5所示步骤中由基板的上部和下部观察器件的排列，但是，只要涉及到焊料球34的数字，这些图就没有必要与它们对应。
如图所示，相对于本发明的一部分的用作“位置信息”的镀敷引线MP，关于基板的接合有焊料球侧的面，“位置信息”通过例如阻焊层13的绝缘膜暴露出来。但是，关于基板的半导体芯片31的安装侧的面，由于整个表面被密封树脂33所覆盖，“位置信息”没有暴露出来。
如上面的说明，根据关于第一实施例的具有位置信息的布线基板10(包括引入到基板的半导体器件40)和制造布线基板10的方法，在每个半导体元件安装区11周边，对于每个区所形成的镀敷引线MP的形状都是特殊的，如图1所示，半导体元件安装区11为半导体芯片31的最终安装区，并且该区域作为单个半导体器件40被切割下来。该特殊的镀敷引线MP用作位置信息以规定布线基板10上的每个半导体元件安装区11的位置。
因此，对于半导体器件40，在产品装配好之后的出厂检验中发现损坏的情况下，或者，在产品交货之后发现损坏的情况下，在故障分析时可以直观地获得赋予半导体器件40的特殊的位置信息。在图6所示的例子中，可以由焊料球接合侧直观地获得赋予半导体器件40的特殊的位置信息。因此，可以明确地确定当半导体器件40为板状态时相关半导体器件40的位置，该状态为分离成每个封装之前布线基板10的状态。
由于以上内容，可以明确地判断是由设置半导体器件的布线基板上特定位置引起的损坏还是由制造工艺中的特定工艺造成的损坏。可以快速地反馈出对制造工艺故障分析的结果。因此，可以极大地提高故障分析的效率。此外，与现有技术不同，不需要手工地进行标记例如擦痕，或进行再现实验。因此，可以更有效地进行故障分析。
在以上的第一实施例中，以沿具有位置信息的布线基板10的周边设置铸模浇口14并形成带形为例进行了说明。然而，应该注意铸模浇口14的设置形式不限于以上的特定例子。铸模浇口14设置形式的一个例子显示在图7(a)和7(b)中。
图7(a)和7(b)为具有本发明第二实施例的位置信息的布线衬底的布局平面图。以与第一实施例相关的图1显示的相同方式，从安装有芯片的表面观察具有位置信息的如图7(a)所示的布线基板50和图7(b)所示的布线基板60。
在图中，参考数字51和61为安装半导体元件的区域，参考数字52和62为细缝，参考数字53和63为作为保护膜的阻焊层(绝缘层)，参考数字54和64为铸模浇口。在具有位置信息的布线基板50上，对应每个半导体安装区51一个接一个地设置铸模浇口。因此，当组装封装时，在对应半导体芯片的铸模浇口处进行铸模。另一方面，在具有位置信息的布线基板60上，设置铸模浇口64并形成对应于矩阵形(1×2)区域组的带形。当组装封装时，从每个铸模浇口64对两个对应的半导体芯片同时和单独地进行铸模。在这种连接方式中，由虚线指示的部分表示基板的切割线。
参考标记MP为镀敷引线，用做本发明特点的“位置信息”。以和图1所示第一实施例相同的方式，镀敷引线形成每个半导体元件安装区51，61周边中的特殊形状。
虽然图1中的馈电线SL没有显示在图7中，但以和第一实施例相同的方式，馈电线和镀敷引线MP提供在一起直到在布线图形的焊盘上进行Au镀敷之前的阶段。即，在第二实施例中，在布线图形的焊盘上进行Au电解镀敷之后，冲掉基板上形成有馈电线的部分，由此形成细缝52，62，并且各镀敷引线MP相互电气独立。
图8为具有图7(a)和7(b)所示位置信息的布线基板50，60的半导体器件的布局剖面图。图中所示的半导体器件40a与图5(c)所示第一实施例的半导体器件40的不同点为芯片安装面的周边没有覆盖密封树脂33。
由于结构的其它部分相同，因此这里省略了介绍。
图9(a)-9(c)为第二实施例具有位置信息的布线基板50、60的半导体器件的布局平面图。
图9(a)为进行树脂密封之前半导体器件的平面图，其中从芯片安装面观察半导体器件。图9(b)为进行树脂密封之后半导体器件的平面图，其中从芯片安装面观察半导体器件。图9(c)为半导体器件的平面图，其中从接合焊料球的表面观察半导体器件。这些分别对应于图6(a)，6(b)和6(c)的平面图。然而，对于焊料球34的数量，这些图不必相互对应。
对于接合焊料球34的基板表面，就作为本发明特点的“位置信息”镀敷引线MP而言，采用与图6(c)相同的方式，“位置信息”通过例如阻焊层13的绝缘膜暴露出来。但是，关于基板的半导体芯片31的安装侧的面，与图6(b)所示的方案不同，由于基板的周边没有覆盖密封树脂33，“位置信息”在相关的部分暴露出来。
在该第二实施例中，在每个半导体元件安装区51、61的周边形成特殊形状的镀敷引线MP。因此，可以提供与第一实施例相同的效果。
为了简化说明，上述每个实施例的每个具有位置信息的布线基板10、50、60具有两个布线层的结构，并且镀敷引线MP(位置信息)暴露出来，以便他们可以从外面看到。但是，应当注意，本发明并不限于上述两层布线结构的特殊实施例。当然，本发明也不限于上述镀敷引线MP的特殊实施例。
例如，在这些层中可以采用多层布线结构，层数不少于四层，采用共知的堆积结构叠置。在多层布线结构的情况下，镀敷引线(位置信息)可以放置在不能由外部直接识别的内部布线层上。在图10(a)和10(b)中示出了具有位置信息的布线基板的例子。
图10(a)是与第一实施例中的半导体器件40(在图5(c)和6中示出)类型相同的半导体器件40b的剖面图。在该类型中，芯片安装侧的整个表面覆盖密封树脂33。图10(b)是与第二实施例中的半导体器件40a(在图8和9中示出)类型相同的半导体器件40c的剖面图。在该类型中，芯片安装侧的表面除了周边部分都覆盖密封树脂33。
在图中，参考数字70和80为具有位置信息的布线基板，并且该布线基板由四层布线结构组成。在每个布线基板70、80上，镀敷引线MP(位置信息)形成在内部布线层(Cu)24a上。
在该第三实施例中，不能直接由外部识别镀敷引线MP(位置信息)。因此，作为识别位于基板内部的镀敷引线MP的形状的方法，例如，提供通过X射线的方法观察产品的内部的方法。此外，提供通过打开产品开口的方法观察产品的内部，即，通过封装的开口。
根据该第三实施例，在每个半导体元件安装区的周边形成特殊形状的镀敷引线MP。因此，该第三实施例可以提供与前述的第一和第二实施例相同的效果。
此外，即使在BGA的焊料球的接合面上的表面难以或无法提供位置信息的情况下，如在常规技术中，因为在该实施例中镀敷引线MP位于内部的布线层24a上，所以本实施例可以解决上述问题。
在此情况下，在图10所示的实施例中，镀敷引线MP位于内部的布线层24a上，但是，当然，镀敷引线MP也可以以与第一和第二实施例相同的方式位于外部布线层24上，从而能够从外部识别。
在上述的每个实施例中，作为用于规定在布线基板上的每个半导体元件安装区(封装)位置的“位置信息”，提供镀敷引线MP，同时改变每个镀敷引线MP的形状，以便能够单独区分每一个。但是，应当注意，“位置信息”的形式并没有限定于该特殊实施例。例如，“位置信息”可以由数字或符号组成。图11中示出了该“位置信息”的例子。
图11示出了本发明的第四实施例的具有位置信息的布线基板的布局的平面图。与关于第一实施例的图1所示的方式相同，图11由具有位置信息的布线基板90的芯片安装侧进行观察。
在图中，参考数字91为安装半导体元件的区域，参考数字92为细缝，参考数字93为作为保护膜的阻焊层(绝缘层)，参考数字94为铸模浇口部分。该铸模浇口部分94的工作方式与第一实施例中的铸模浇口部分14相同。在这种连接方式中，图中的虚线部分表示基板的切割线。参考符号MQ表示用作本发明的特征的“位置信息”的字母(A1、A2、…、D9)。当以与上述镀敷引线MP的形成工艺相同的方式形成布线图形时，字母MQ也同时形成。在此情况下，馈电线没有在图中示出。
上述第四实施例可以提供与第一和第二实施例相同的效果。此外，当基板以与第三实施例相同的方式形成四层布线结构时，通过将不能从外部直接识别的字符MQ附着在内部布线层，可以解决现有技术中的问题。
图12示出了本发明的第五实施例的具有位置信息的布线基板的布局的平面图。与关于第一实施例的图1所示的方式相同，图12由具有位置信息的布线基板10a的芯片安装侧进行观察。
下面说明图中所示的具有位置信息的布线基板10a与第一实施例的具有位置信息的布线基板10(图1所示)的不同点。在具有位置信息的布线基板10a上，没有提供细缝12，并且提供对应于以3×14的矩阵形排列的所有半导体元件安装区11的铸模浇口部分14。结构的其它特点与第一实施例的相同。因此，这里省略了其说明。
图13(a)和13(b)示出了本发明的第六实施例的具有位置信息的布线基板的布局的平面图。与关于第四实施例的图11所示的方式相同，图13(a)和13(b)由具有位置信息的布线基板90a的芯片安装侧进行观察。
下面说明图中所示的具有位置信息的布线基板90a与第四实施例的具有位置信息的布线基板90(图11所示)的不同点。在具有位置信息的布线基板90a上，没有提供细缝92，并且提供对应于以3×14的矩阵形排列的所有半导体元件安装区91的铸模浇口部分94。在图13(a)中，字母MQ位于半导体元件安装区的角落，而图13(b)中字母MQ位于半导体元件安装区的中央。结构的其它特点与第四实施例的相同。因此，这里省略了其说明。
图14(a)-14(c)示出了将第七实施例的具有位置信息的布线基板引入半导体器件的例子的布局的平面图。以与图6(a)-6(c)所示相同的方式，图14(a)为进行树脂密封之前半导体器件的平面图，其中从芯片安装面观察半导体器件。图14(b)为进行树脂密封之后半导体器件的平面图，其中从芯片安装面观察半导体器件。图14(c)为半导体器件的平面图，其中从接合焊料球的表面观察半导体器件。
在本实施例的半导体器件40d中，用作“位置信息”的镀敷引线MP通过图14(a)中所示的回蚀方法与信号线(布线图形WP)绝缘。
图15(a)-15(c)示出了将第八实施例的具有位置信息的布线基板引入半导体器件的例子的布局的平面图。以与图9(a)-9(c)所示相同的方式，图15(a)为进行树脂密封之前半导体器件的平面图，其中从芯片安装面观察半导体器件。图15(b)为进行树脂密封之后半导体器件的平面图，其中从芯片安装面观察半导体器件。图15(c)为半导体器件的平面图，其中从接合焊料球的表面观察半导体器件。
以与图14(a)-14(c)所示的半导体器件40d相同的方式，在本实施例的半导体器件40e中，镀敷引线MP(位置信息)通过图15(a)中所示的回蚀方法与信号线(布线图形WP)绝缘。
在该连接方式中，虽然没有在图中示出，但将对制造具有位置信息的布线基板的工艺进行说明，其上的镀敷引线MP(位置信息)通过回蚀方法与信号线(布线图形WP)绝缘。
(1)在基板已涂覆阻焊剂的情况下
在形成预定的电路图形(布线图形)之后，涂覆阻焊剂。在阻焊剂硬化后，干膜粘在镀敷引线MP和信号线WP必须互相绝缘的部分，以关闭阻焊剂的开口。这时，阻焊剂在镀敷引线MP和信号线WP必须互相绝缘的部分开口。然后，形成镀敷的Ni/Au导电层。完成Ni/Au镀敷后，剥去干膜。然后，在其上进行Ni/Au镀敷的阻焊剂开口由干膜关闭。随后重新进行腐蚀。在镀敷引线MP和信号线WP必须互相绝缘的部分，阻焊剂开口，通过进行上述腐蚀，镀敷引线MP和信号线WP可以互相绝缘。最后，剥去干膜。在该方法中，可以完成具有位置信息的布线基板的制造，其中镀敷引线MP和信号线WP互相绝缘。
(2)在基板的布线层没有涂覆阻焊剂的绝缘膜的情况下
在形成预定的电路图形(布线图形)之后，在不需要进行Ni/Au镀敷的部分涂覆干膜。然后，进行Ni/Au导电层的镀敷以形成Ni/Au的镀敷层。然后，剥去干膜。接着，除了镀敷引线MP和信号线WP必须互相绝缘的部分以外，包括已进行Ni/Au镀敷的部分被干膜覆盖。然后，重新进行腐蚀。由于在镀敷引线MP和信号线WP必须互相绝缘的部分没有覆盖干膜，当进行上述腐蚀时，镀敷引线MP和信号线WP可以互相绝缘。最后，剥去干膜。在该方法中，可以完成具有位置信息的布线基板的制造，其中镀敷引线MP和信号线WP互相绝缘。
图16(a)到图18(c)示出了本发明的第九实施例的具有位置信息的布线基板的制造工艺图。在图16(a)到图18(c)中，示出了作为例子的实例，其中布线基板由一层组成，并且导电部分(布线层)在具有位置信息的布线基板上没有涂覆绝缘膜。
该实施例的制造工艺与上述(2)条的方法相对应，通过该工艺制造具有位置信息的布线基板，其上的镀敷引线MP(位置信息)通过回蚀方法与信号线(布线图形WP)绝缘。本实施例的制造方法与图3(a)到4(d)所示的具有两层布线结构的布线基板的制造方法基本相同。在图2到4和图16到18中相同的原件由相同的参考符号来表示。因此，这里省略了每个制造工艺的详细说明，但是，下面将简要介绍各制造工艺。
首先，制备图16(a)中的核心基板21，以便用作基底材料。然后，如图16(b)所示在核心基板21上形成通孔23，并且如图16(c)所示形成导电层24。导电层24通过使用掩模26进行曝光和显影，即，如图16(d)所示在导电层24上进行构图，以便如图17(a)所示形成构成导电层24的部分的预定的布线图形WP和镀敷引线MP(包括馈电线SL)。然后，如图17(b)所示粘附干膜25。如图17(c)所示，通过Ni/Au镀敷形成导电层28。之后，如图17(d)所示剥去干膜25。然后，如图18(a)所示，除了镀敷引线MP和信号线WP必须互相绝缘的部分以外，包括已进行Ni/Au镀敷的部分被干膜25a覆盖。然后，如图18(b)所示进行腐蚀(回蚀)，并且如图18(c)所示剥去干膜25a。
图19(a)到19(c)示出了将由图16到18所示的工艺制造的具有位置信息的布线基板引入半导体器件的制造工艺图。图19(a)到图19(c)所示的本实施例的半导体器件40f的制造工艺与图5所示的半导体器件40的制造工艺相同。因此，这里省略了制造工艺的说明。
图20(a)和20(b)示出了将由图16(a)到18(c)所示的工艺制造的具有位置信息的布线基板引入半导体器件的剖面结构的剖面图。
图20(a)示出了与图10(a)所示的半导体器件40b具有相同的剖面结构的半导体器件40f的剖面结构图，即，图20(a)示出了芯片安装侧的整个表面覆盖密封树脂33的半导体器件40f的剖面结构图。图20(b)示出了与图10(b)所示的半导体器件40c具有相同的剖面结构的半导体器件40g的剖面结构图，即，图20(b)示出了芯片安装侧的表面除了周边部分都覆盖密封树脂33的半导体器件40g的剖面结构图。
在上述的每一个实施例中，在焊料球接合面和芯片安装面都提供有位置信息(镀敷引线MP和字母MQ)。但是，为了清楚地了解本发明的权利要求书的范围，在布线层的至少一个表面提供该位置信息就足够了。
如上述说明，根据本发明，制造工艺的故障分析结果可以很快地反馈。因此，可以极大地提高故障分析的效率。

Claims (24)

1.一种用于半导体封装的布线板，包括：
具有第一和第二表面的基板；
由在第一和第二表面中的至少一个上形成的必需的布线图形组成的布线层；
在形成有布线层的基板表面上形成的多个半导体元件安装区；以及
用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状。
2.如权利要求1的布线板，其中基板由树脂制成，例如BT树脂、环氧树脂或聚酰亚胺树脂或者陶瓷，在其上可以形成作为位置信息的金属图形。
3.如权利要求1的布线板，其中作为位置信息的特有图形形成在各个半导体元件安装区周边的区域。
4.如权利要求1的布线板，其中作为位置信息的特有图形作为布线层的布线图形的一部分形成。
5.如权利要求4的布线板，其中作为布线层的位置信息的特有图形暴露在外面。
6.如权利要求4的布线板，其中作为布线层的位置信息的特有图形由保护层覆盖。
7.如权利要求1的布线板，其中当进行电解镀敷时，作为位置信息的特有图形为可用作布线的镀敷引线。
8.如权利要求1的布线板，其中作为位置信息的特有图形包括字母、字符等。
9.一种半导体封装的布线板，包括：
具有第一和第二表面的基板；
在第一和第二表面中的至少一个上通过各自的绝缘层形成的具有各布线图形的至少两个布线层；
限定在任何一个内部布线层中的多个半导体元件安装区；以及
用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状。
10.如权利要求9的布线板，其中基板由树脂制成，例如BT树脂、环氧树脂或聚酰亚胺树脂或者陶瓷，在其上形成作为位置信息的金属图形。
11.如权利要求9的布线板，其中作为位置信息的特有图形形成在各个半导体元件安装区周边的区域。
12.如权利要求9的布线板，其中作为位置信息的特有图形包括字母、字符等。
13.一种半导体封装的布线板，包括：
具有第一和第二表面的基板；
在第一和第二表面中的至少一个上通过各自的绝缘层形成具有各布线图形的至少两个布线层；
限定在最上层布线层的多个半导体元件安装区；以及
用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状。
14.如权利要求13的布线板，其中基板由树脂制成，例如BT树脂、环氧树脂或聚酰亚胺树脂或者陶瓷，在其上形成作为位置信息的金属图形。
15.如权利要求13的布线板，其中作为位置信息的特有图形形成在各个半导体元件安装区周边的区域。
16.如权利要求13的布线板，其中作为位置信息的特有图形包括字母、字符等。
17.一种制造半导体封装的布线板的工艺，该工艺包括：
在基板的第一和第二表面中的至少一个上形成由必需的布线图形组成的布线层；以及
同时在形成有布线层的基板的表面上形成用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状。
18.如权利要求17的工艺，其中作为位置信息的特有图形是包含信号线和镀敷电源线的布线层的布线图形的一部分；并且该工艺还包括：
将信号线与镀敷电源线分离。
19.根据权利要求18的工艺，其中镀敷电源线和信号线通过回蚀分离。
20.一种制造半导体封装的布线板的工艺，该工艺包括：
在基板的第一和第二表面中的至少一个上通过各自的绝缘层形成具有各布线图形的至少两个布线层；以及
形成用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状。
21.根据权利要求20的工艺，其中作为位置信息的特有图形是包含信号线和镀敷电源线的布线层的布线图形的一部分；并且该工艺还包括：
将信号线与镀敷电源线分离。
22.根据权利要求21的工艺，其中镀敷电源线和信号线通过回蚀分离。
23.一种制造半导体封装的布线板的工艺包括：
在基板的第一和第二表面中的至少一个上形成由必需的布线图形组成的布线层；
同时在形成有布线层的基板的表面上形成用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状；
将每个都具有电极的多个半导体芯片安装到基板上；
由接合线将半导体芯片的电极和布线图形电连接；
将半导体芯片和接合线密封；
将外部连接端子粘附到具有作为位置信息的特有图形的基板的反面；以及
将各半导体器件单元与基板分离。
24.一种制造半导体封装的布线板的工艺，该工艺包括：
在基板的第一和第二表面中的至少一个上通过各自的绝缘层形成具有各自布线图形的至少两层布线层；
形成用于各半导体元件安装区作为位置信息的特有图形，对于各个半导体元件安装区来说，所述特有图形具有特定的形状；
将每个都具有电极的多个半导体芯片安装到基板上；
由接合线将半导体芯片的电极和布线图形电连接；
将半导体芯片和接合线密封；
将外部连接端子粘附到具有作为位置信息的特有图形的基板的反面；以及
将各半导体器件单元与基板分离。
CNB021234183A 2001-06-27 2002-06-27 具有位置信息的布线基板 Expired - Fee Related CN1275307C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001194760 2001-06-27
JP194760/2001 2001-06-27

Publications (2)

Publication Number Publication Date
CN1395304A true CN1395304A (zh) 2003-02-05
CN1275307C CN1275307C (zh) 2006-09-13

Family

ID=19032840

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021234183A Expired - Fee Related CN1275307C (zh) 2001-06-27 2002-06-27 具有位置信息的布线基板

Country Status (7)

Country Link
US (2) US6861764B2 (zh)
EP (1) EP1280204A3 (zh)
KR (1) KR100944695B1 (zh)
CN (1) CN1275307C (zh)
MY (1) MY131114A (zh)
SG (1) SG114558A1 (zh)
TW (1) TW550724B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY131114A (en) * 2001-06-27 2007-07-31 Shinko Electric Ind Co Wiring substrate having position information
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
KR100555507B1 (ko) * 2003-07-16 2006-03-03 삼성전자주식회사 칩스케일패키지 제조를 위한 박형 인쇄회로기판
JP4452065B2 (ja) * 2003-11-18 2010-04-21 日本特殊陶業株式会社 配線基板の製造方法
US7301755B2 (en) * 2003-12-17 2007-11-27 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
US7292451B2 (en) * 2003-12-17 2007-11-06 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
EP1622431B1 (en) * 2004-07-30 2008-09-17 Phoenix Precision Technology Corporation Circuit board with identifiable information and method for fabricating the same
TWI267181B (en) * 2005-03-18 2006-11-21 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure
JP5096683B2 (ja) * 2006-03-03 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2007335581A (ja) 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
EP2099267B1 (en) * 2006-11-30 2012-07-04 Tokuyama Corporation Method for manufacturing metallized ceramic substrate chip
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
US8830690B2 (en) * 2008-09-25 2014-09-09 International Business Machines Corporation Minimizing plating stub reflections in a chip package using capacitance
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
KR101066642B1 (ko) * 2009-08-31 2011-09-22 삼성전기주식회사 인쇄회로기판 제조방법
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US8710630B2 (en) 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
TWI490959B (zh) * 2011-08-25 2015-07-01 Chipmos Technologies Inc 半導體封裝結構及其製作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760384A (en) * 1970-10-27 1973-09-18 Cogar Corp Fet memory chip including fet devices therefor and fabrication method
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
JPH04282884A (ja) * 1991-03-11 1992-10-07 Nec Corp 印刷配線板及びその製造方法
JPH05129384A (ja) 1991-11-05 1993-05-25 Matsushita Electron Corp 半導体装置およびその製造方法
JP3027256B2 (ja) * 1992-02-04 2000-03-27 イビデン株式会社 プリント配線板
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
JPH08298361A (ja) * 1995-04-26 1996-11-12 Toshiba Corp プリント基板及びその識別方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
DE19632116A1 (de) * 1996-08-08 1998-02-12 Siemens Ag Chiperkennungsvorrichtung
US5811883A (en) 1996-09-30 1998-09-22 Intel Corporation Design for flip chip joint pad/LGA pad
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
WO1998026641A1 (fr) 1996-12-13 1998-06-18 Matsushita Electric Industrial Co., Ltd. Composant electronique et son procede et son dispositif de montage
JP3550472B2 (ja) * 1997-01-30 2004-08-04 日本特殊陶業株式会社 セラミック配線基板
US5984190A (en) * 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6002178A (en) * 1997-11-12 1999-12-14 Lin; Paul T. Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US5990547A (en) * 1998-03-02 1999-11-23 Motorola, Inc. Semiconductor device having plated contacts and method thereof
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
GB2343059A (en) 1998-10-21 2000-04-26 Jerseyfield Limited A method for tracking printed circuit boards on multi-board panels through a production process
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6274883B1 (en) * 1999-12-13 2001-08-14 Orient Semiconductor Electronics Ltd. Structure of a ball grid array substrate with charts for indicating position of defective chips
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
DE10038998A1 (de) * 2000-08-10 2002-02-21 Bosch Gmbh Robert Halbleiterbauelement und Verfahren zur Identifizierung eines Halbleiterbauelementes
JP2002076542A (ja) * 2000-08-23 2002-03-15 Canon Inc プリント回路基板
MY131114A (en) * 2001-06-27 2007-07-31 Shinko Electric Ind Co Wiring substrate having position information

Also Published As

Publication number Publication date
US6855626B2 (en) 2005-02-15
US6861764B2 (en) 2005-03-01
EP1280204A3 (en) 2004-09-01
EP1280204A2 (en) 2003-01-29
TW550724B (en) 2003-09-01
US20040026767A1 (en) 2004-02-12
KR100944695B1 (ko) 2010-02-26
KR20030004060A (ko) 2003-01-14
MY131114A (en) 2007-07-31
US20030001256A1 (en) 2003-01-02
SG114558A1 (en) 2005-09-28
EP1280204A8 (en) 2003-04-02
CN1275307C (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
CN1275307C (zh) 具有位置信息的布线基板
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN1258777C (zh) 高密度电感器及其制造方法
CN1779951A (zh) 半导体器件及其制造方法
KR100859624B1 (ko) 반도체 장치의 제조 방법
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
CN1187806C (zh) 电路装置的制造方法
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1264923A (zh) 半导体器件及其制造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1241259C (zh) 电路装置的制造方法
CN1305338A (zh) 模块衬底及其制造方法
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1835222A (zh) 半导体器件及其制造方法
CN104854695A (zh) 具有印刷形成的端子焊盘的引线载体
CN1929122A (zh) 半导体封装及其制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1477702A (zh) 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060913

Termination date: 20130627