CN1349251A - 用于微调集成电路的电路和方法 - Google Patents

用于微调集成电路的电路和方法 Download PDF

Info

Publication number
CN1349251A
CN1349251A CN01116886.2A CN01116886A CN1349251A CN 1349251 A CN1349251 A CN 1349251A CN 01116886 A CN01116886 A CN 01116886A CN 1349251 A CN1349251 A CN 1349251A
Authority
CN
China
Prior art keywords
fine
circuit
signal
fuse
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116886.2A
Other languages
English (en)
Other versions
CN1184679C (zh
Inventor
尤－玉·夏
索林·劳伦丘·内格鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O2Micro International Ltd
Original Assignee
O2Micro International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro International Ltd filed Critical O2Micro International Ltd
Publication of CN1349251A publication Critical patent/CN1349251A/zh
Application granted granted Critical
Publication of CN1184679C publication Critical patent/CN1184679C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Abstract

用于集成电路的可编程的封装后的在芯片上的参考电压的微调电路,有产生编程序列的多个可编程的微调单元。设置一转换器以把位序列转变成微调电流。微调电流被加到要微调的由集成电路产生的参考电压的初始值上。一旦确定了微调电流的校正值,隔离电路被编程以使微调电路与IC的其余部分隔离,从而将结合于该集成电路的逻辑电路及组件引线留给该集成电路的使用者来使用。优选的微调电路包括熔丝,一旦确定了最合适的值,它按供给微调单元的位值被烧断,以永久固定微调电流值。

Description

用于微调集成电路的电路和方法
本发明涉及用于微调集成电路的电路和方法。它具体涉及不需附加的组件引线和逻辑电路来微调封装集成电路的电路和方法。本发明的特殊实用性是微调与混合信号IC相关的参考电压；尽管本发明同样能用于要求精确参考电压的任何集成电路(以下叫IC)中，例如，精确电压控制的振荡器，高精度DAC；精确电流发生器等。
模拟(混合信号)集成电路制造中，基本建构模块通常不会依照人的愿望通过制造过程被精确地控制。例如，电容器和电阻器可能有不正确的值，MOS晶体管可能有不正确的增益设置。要完全得到预定的结果，在制造过程中的变化就太多了。以过去的经验而言，模拟电路常常要求极精确的电压参考值，频率参考值，和精确地成比例的元件。
为了补偿过程可变性，在测试中很多电子电路用模拟微调来设置电路正常工作所需的电阻值。典型的微调技术用包括一串串行耦合的电阻器形成的梯形电阻器，其中每个电阻器并联一个熔丝或抗熔丝。熔丝是一个基本上电短路直至它烧断为止的装置。抗熔丝是电开路直到变为电短路而烧断为止的装置。
熔断可以有几种形式，但每种形式都有它自己的缺点。激光熔断可直接用于梯形电阻器中的每个电阻器元件，以使电阻器能和不能导通。测试中，某些电阻器被选择而使支路元件开路，由此，把电阻值加到串联路径上。晶片测试中，梯形电阻器的值应该可以按每次增大10欧姆的方式在所述的10欧到2560欧范围内可调。
模拟微调可以反复进行，即，测试，微调，测试、微调，以测试微调过程的效果，并确定必须的精细微调。为了反复微调，激光微调系统通常装在晶片测试机上，以便交替地测试和微调。但是，每台测试机上一套激光系统的花费极其昂贵。激光器常常处于闲置状态，以等侯测试机。而且，不管是测试系统或激光系统出故障两者都不能操作。
另一种替代的处理是，在梯形电阻器上使用齐纳抗熔丝。这种元件能廉价地在测试机上加以微调，在测试机上一次操作完成反复测试。齐纳抗熔丝需要大电压进行编程。这种电压加到芯片上会影响特别是用于低压操作的IC的其余部分。因此，每个抗熔丝需要有它自己的外部测试垫和探卡针。于是在用于测试垫的压膜区域和探卡规格复杂性被禁止之前，会把编程位数限制在5至10位。
通常，反复测试是又慢又贵的方式。而且，为了评估应包括电阻串哪些的电阻器，以达到所要求的模拟电路操作，很多微调技术只用单次操作，因此，作为测试的结果，用户要烧断支路熔断元件，以使电路按计划预期的情况操作。熔丝的烧断处理通常包括激光微调离开测试机组以切掉多晶材料和断开支路元件。电路可再返回测试机组以检验适当的微调。如果后续测试失败，由于支路熔断元件不能修复，因此，这个部件就只能废弃。
而且，这些处理是在晶片阶层进行的，即，在IC和所需探卡，长电缆等封装之前进行的，每个IC都需要大量的人力和时间。封装处理中，(例如，压膜，切割，陶瓷包封或塑封等)，IC都要受到机械和化学应力的作用，它能使已用晶片微调法微调过的元件改变，导致晶片微调变为一种不引人注目的选择。从已公布的Russell等人的美国专利5079516中能找到关于晶片阶层微调工艺过程的部分解决方案。该专利中公开了用于LF155BIFET单片JFET输入运算放大器的封装后(即组装后)的微调电路和方法，用该电路和方法校正IC封装之前进行的晶片微调处理的任何偏差。该专利中所述的JFET IC型包括通常被使用以连接外部电位计以调节包封后的偏置电压的平衡组件引线(图2中38和39)。美国专利50719516提出在芯片上(on-chip)的微调电路，其利用已设置的平衡引线来产生内部的微调程序。美国专利50719516还要在微调后使平衡引线脱离电路的其余部分，因此，微调值不能由用户在平衡引线上的偶然输入而改变。但是一旦微调之后平衡引线就不起作用，而且无法被设计由IC利用。因此，平衡引线浪费了集成电路上的可用空间。当将组件引线机和芯片可用空间最小化的考虑下，此为一重要因素。而且，50719516号美国专利中所述的更新型的JFET IC没有外部平衡引线，因此，不能用该专利提出的微调处理，而且，还得依赖晶片阶层微调处理。因此，如果设该专利用更新型的IC封装加以改进，那么，这里所述的微调电路就需要附加只用于微调的组件引线。
而且，用熔丝和/或齐纳二级管的常规微调处理就需要大量的输入电流来烧断熔丝或击穿二级管。已知IC中使用大电流要求进行附加的测试，以保证其它元件与大电流状态隔离。而且，这种大电流就对IC提出了大功率要求，这是不希望有的事。
因此，需要提供在芯片上(on-chip)的封装后的微调电路，它不要求附加的外部组件引线，能利用IC的组件引线，微调后它松开仅供IC使用的组件引线。还要提供适用于与IC的其余部分隔离的微调电路，因而不必兼顾IC的功能性，也不用给IC装入另外的元件来进行微调处理。还要提供一种微调电路和方法，它是动态设计的，而且对装入IC中元件的芯片与芯片元之间的公差变化不敏感。
因此，本发明的一个目的是提供一种封装后的集成电路的微调电路和微调方法，它用熔丝设置微调电压。
本发明的另一目的是提供一种封装后的集成电路的微调电路和微调方法，它不需要附加的引线就能完成微调程序。
为达到本发明的这些目的和其它目的，提供一种用于IC的可编程封装后、在芯片上的参考电压微调电路，该可编程微调电路包括一寄存器，被控制以生成以测试位信号序列和一设定位信号序列；选择地耦合到所述寄存器的多个可编程微调单元，每个所述单元接收来自所述寄存器的测试位信号和设定位信号，所述微调单元适于产生等于分别供给每个微调单元的所述测试位信号或所述设定位信号的输出信号；和数模转换器(DAC)电路，它耦合到所述输出信号，并产生与所述输出信号成正比的微调电流信号；微调电流进入放在微调电流发生器与电压参考块之间的电阻器。现在，获得了有符号和大小的用于调节最初的、固定的、电压参考值的微调电压信号，它加到所述IC产生的参考电压的最初始值上。
优选实施例中，每个微调单元电路包括：“或”门，具有第一输入端和第二输入端，所述第二输入端选择地耦合到所述测试位信号；和设定电路部分，包括具有选择地耦合到所述设定位信号的控制节点和传导节点的第一开关；具有耦合到所述第一开关的所述传导节点的控制节点，耦合到所述IC供给的公共电压干线的活动节点和耦合到所述“或”门的所述第一输入端的传导节点的第二开关；和与所述第二开关并联且连接到所述“或”门的所述第一输入端和所述电压干线的标称电流源；和耦合在所述IC供给的地电位干线与所述“或”门的第一输入端之间的熔丝；其中，所述设定位信号控制所述第一和第二开关的传导状态，和所述“或”门的所述第一输入端的输入值。
操作中，优选的微调电路操作如下：若所述设定位是高，则第一和第二开关都导通，并在所述电压干线与地之间经所述熔丝建立起导电路径，使所述熔丝烧断，所述电压干线永久耦合到所述“或”门的所述第一输入端；其中，若所述设定位是低，所述第一和第二开关都不导通，所述熔丝保持原封不动，所述电压干线与地之间经所述熔丝建立导电路径，从而所述电流源产生一低输入给所述“或”门的所述第一输入端。
以方法形式，本发明提供用于集成电路的参考电压的微调方法，包括以下步骤：测试所述集成电路产生的参考电压信号的初始值：比较所述初始值信号与高精度参考信号；产生指示所述初始值信号与所述高精度信号之差的符号的一控制信号；控制多个微调单元电路以产生指示一微调电流的符号和大小的位序列；产生具有一符号和与所述位序列成正比的值的微调电流；在微调电流发生器与IC电压参考之间的电阻器上产生微调电压；将所述微调电压加到所述电压参考值上，并确定所加的信号是否约等于所述高精度参考信号；及当所述的相加信号等于所述高精度参考信号时，永久设定所述微调单元产生的所述位值。优选方法还包括在永久设定所述位值的步骤之后的微调单元与IC隔离的步骤。
本行业的技术人员会发现，尽管以下参考优选实施例和使用方法详细说明本发明，但发明并不限于这些优选实施例和使用方法。本发明的范围很广，它只由所述的权利要求书限定。
通过以下参见附图所做的详细说明。本发明的其它特征和优点将会变得很清楚。附图中相同的部分用相同的数字指示。
图1是按本发明的一示例性的参考电压微调电路的详细电路图；
图2是说明图1中的电路的一示例性测试工艺过程的详细电路图；
图3是说明设定图1所示电路的参考电压的一示例性的熔丝烧断过程的详细电路图；
图4是说明隔离图1所示微调电路的一示例性熔丝烧断过程的详细电路图；
图5A至5C是按本发明的优选的参考电压微调处理的流程图；
图1至图4是详细的电路图，其例示本发明的参考电压微调电路。在详细说明本发明的微调电路及其方法之前，应注意的是，集成电路10包含一般常见的元件。本领域熟练技术人员当可了解，在混合信号的集成电路组件中，其概括包含与该集成电路的整体功能有关的组件引线。对本发明而言，此种特别的集成电路功能并不重要，且可包含数字/模拟及模拟/数字转换器电路、Op(运算)放大器、VCO电路等。如图1至图4所显示的例子，在此所使用的引线包含VDD 28(如公共电压干线)、GND 26(如地线)，以及内部参考电压VREF，其是由集成电路产生，且具有一值及精确度而用于组件的特定应用。混合信号集成电路组件通常亦包含输入/输出(I/O)信号线及组件引线，用以和内部总线控制器(在本实施例中为是系统管理总线(SMBUS)集成电路控制器42)共同运作来控制I/O信号线(即数据总线)与/或共用总线引线SMBCLK 22及SMBDATA 24。图1至图4所描绘的总线(SMBCLK 22及SMBDATA 24)是显示为I2C总线结构，但其可为PCI总线结构、通用序列汇排流(USB，1394)等，或其它已知的总线。对本发明而言，总线的特定类型并不重要，而只要总线能够用于控制及定址结合于集成电路10的内部寄存器12即可。首先应注意的是，图1至图4于显示的实施例是针对参考电压的微调，即如出现在VREF引线56者。本发明的目的是提供一种封装后参考电压(VREF)微调电路及方法，其不需要额外的引线，而且内部寄存器12仅用于微调程序，并且在微调完之后立即释放寄存器而提供给集成电路使用。此外，该微调电路包含隔离电路，用以释放测试过程中所使用的组件引线，使得组件引线能够依照需要而供作集成电路使用。以上于提及的元件将会在此参照，且应被视为一般集成电路组件所采用的，而不论集成电路具有何种功能。
以较佳的情况而言，本发明的参考电压微调电路为可编程且包含熔丝，以提供最佳的微调值以及永久性地设定该最佳值。概括而言，本发明包含三个主要的操作：1)测定集成电路参考电压的初始值(V0)，并且将该初始值与已知的高精确度参考信号进行比对，以测定参考电压的偏移量；2)以位计数器进行微调电路的编程，用以产生一微调电流，同时将其转换为一微调电压并以该微调电压递增(增加或减少)该参考电压(V0)，以取得在预定容限内的参考电压；以及3)永久性地固定该微调信号(以及该参考电压)的值，并使该微调电路脱离内部集成电路寄存器及组件引线。以上各个操作及完成各个操作的较佳电路将分别详细说明如下。测试接口电路与V0的测量
为了简洁起见，VREF的初始读数在此将以V0来表示，测试接口50是用于测量集成电路参考电压V0，并用于经由I/O线路22、24控制集成电路，以及实施一测试程序，测试接口包含一高精度比较测定器52，其可将集成电路参考电压VREF(V0)与发生器54内部产生的高精确度参考信号Vref72加以比较，为了能够精确地界定VREF所需的微调量，信号发生器54产生的参考信号72的精确度最好高于VREF所欲得到的精确度。高精确度参考信号Vref72与参考信号V0 56(位于比较测定器52)之间的比较可产生一控制信号58，其是指出V0相对于Vref的符号。测试接口电路最好亦包含一总线控制器62，其适配于将数据写入总线控制器42(经主I/O线路22、24)。总线测试控制器62是供作与总线控制器42(集成电路内部)之间的接口，用以控制读取/写入寄存器12的运作，以下将详细说明。测试接口最好亦包含一电压计60，用以在微调过程当中监测针对V0所进行的微调量(以下将详细说明)。一旦控制信号58经过初始测定之后，其将会用于控制测试控制器62。依照惯例，在此将假定：当V0＞Vref时，控制信号58为负号(-)，其指出必须降低V0来进行微调；而当V0＜Vref时，控制信号58写正号(+)，其指出必须增加VREF(V0)来进行微调。一旦V0被测定之后，测试控制器62(其属于测试接口50)将会根据控制信号58的值来控制控制器42(其属于集成电路10)，以便开始微调测试程序，即如以下所描述的。
图5A描绘V0的初始读数以及测定控制信号58的符号的较佳流程图100。为简洁起见，图1至图4所显示的元件(亦包含比较测定器52与与高精度参考信号发生器54的测试接口50)将不附加元件的图号来参照。开始时，测试接口将会读取集成电路参考电压的初始值V0(步骤102)。测试接口将V0与高精确度参考电压Vref加以比较(步骤104)。为了产生控制信号，比较测定器判定VrefV0(步骤112)或Vref＜V0(步骤114)。若Vref＞V0，则测试接口可断定一微调电压必须加入V0，所以控制信号的符号为正号(+)(步骤116)。在相反情况下，若Vref＜V0，则测试接口可断定一微调电压必须从V0减去，所以控制信号的符号为负号(-)(步骤118)。若进行到步骤116，则测试接口会控制内部的集成电路寄存器而指定一符号位＝1(步骤120)，其指出微调电压的符号为正号。若进行到步骤118，则测试接口会控制内部的集成电路寄存器而指定一符号位＝0(步骤122)，其指出微调电压的符号为负号。不论在何种情况，控制器皆会开始进行测试程序，并将参考电压V0微调到预定的阈值以内，较佳的处理程序是描绘于图5B(如以下的详细说明)。位计数微调与较佳的微调电路
接着参照芯片上的微调电路：概括而言，较佳的结构包括符号指定微调单元14A，以及多个微调单元14B、14C、14D及14E，而这些微调单元可选择性地连接于集成电路寄存器12。各个微调单元皆从位计数的最低有效位(LSB)至最高有效位(MSB)当中定义一位。测试单元14A被指定做为符号位发生单元，其值会在位计数过程当中推持不变。另一单元16是用于控制测试单元14A-14E的存取及隔离。为了简化制造及整体重复性，单元14A-14E及16最好能够大致相同(除了以下详述的情况之外)。每一微调单元14A-14E皆具有两个来自寄存器12的输入：一测试输入(T)及一设定输入(S)。因此，每一微调单元14A-14E最好含有一测试电路及设定电路，控制单元16具有来自于寄存器12的单一输入(被指定为OPEN)。在进行位计数当中，寄存器12会在个别的位测试线T上，将当前的位计数提供给测试单元14B-14E。以较佳的情况而言，左测试程序进行当中，寄存器会将位值0提供给各个微调单元，以使各个微调单元的设定电路保持在闲置状态，直到最佳的位值已被测定及模拟为止。用于微调单元14A-14E的较佳微调电路配置将详细说明如下。
所有测试单元14A-14E最好包含或门30、电流源32与晶体管组MN 36及MP 34、以及熔丝48。所有测试单元皆适于进行测试及设定程序。为了达此目的，在图1至图4的较佳实施例中，各个测试单元皆包含测试电路及设定电路。晶体管、电流源及熔丝是连接于寄存器12的设定位输入(S)，并且连接至或门。在测试操作过程中，设定位输入是固定在低位，以使此电路保持闲置状态。为了进行测试，测试位信号T会直接从寄存器连接至或门(经由转移门38)，而该信号是由控制器42所产主，电阻器R1与R2是做为晶体管MN及MP的偏压电阻器，这些电阻器为已知的，且对于了解本发明并不重要。电阻器R3是以类似的方式用于当熔丝熔断时，避免在或门30出现浮置状态。晶体管是在当一个单元的正确位值被测定之后，用于熔断和各个单元相连的熔丝，其运作方式将参照图3而详述于下。晶体管MN 36最好是由低功率nMOS晶体管所组成，此晶体管是主设定位(从寄存器12输出的位S)所控制。晶体管MN的漏极是连接于集成电路电压源VDD 28与晶体管MP 34的门极。晶体管MP最好是由高功率pMOS晶体管所组成，其源极是连接于VDD，而其漏极则连接于或门30。如图所示，电流源IG是连接于晶体管MP的源极(且连接至晶体管MN的漏极)，其是以相似的方式连接于或门30与熔丝48。晶体管MP是与电流源IG并联，两者皆与熔丝及地线GND 26相连。熔丝48最好是由金属或多晶矽电阻器所构成。以更佳的情况而言，熔丝48是通过电性高应力的作用而熔断；例如，以金属类型的电阻器而言，其最大电性应力值(即其等级)为1A(安培)/5V(伏特)，而对于多晶矽而言，其等级为0.1A/5V。应注意熔丝48的电阻值并不限定于上述的例子，且所有这些已知的熔丝皆被视为在本发明的范围内。因此，电流源32所产生的电流最好比熔断熔丝48所需的电流小几个数量级(例如对于大部分的应用而言，1μA即已足够)。
在微调过程中，测试接口50的控制器62会控制集成电路10的控制器42(例如经由I/O线SMBCLK及SMBDATA)，从而控制内部寄存器12，并在这些被指定为测试位(T)信号线的位上开始进行位计数程序，此外，输入至符号指定微调单元14A的测试位将保持固定值，并且不是位计数序列的一部分。提供给测试单元14A的符号位T是以上述的方式由控制信号58来决定。其余的测试单元14B-14E会接收来自于寄存器12且反映位计数序列的输入数据(经由测试信号线T)。以较佳的情况而言，位计数是从最低有效位(LSB)至最高有效位(MSB)。因此，对于一个4位分辨率的微调程序而言，测试程序当中的位计数是从0001、0010、0100、…、1111(亦即从LSB至MSB)。在所显示的例子中，每一次位计数时，测试位3、5、7及9(在寄存器12中)将会递增。本领域熟练技术人员可得知，这些特定的位选择并无特别显著的重要性，而仅提供一个例子而已。再者，本领域熟练技术人员亦可得知，任何数目的测试单元皆可用于实现所需的分辨率，而图1至图4所描绘的电路图仅显示一个例子而已。
在所有的计数步骤中，测试单元会将所有的位值传到或门30。每个或门的输出信号将会输入电流数字/模拟转换器18。位值会通过电流数字/模拟转换器18计算总和并转换成微调电流Itrim。电压降Vtrim 70会被加入初始参考值V0而产生VREF。因此，VREF被定义为V0(VREF的初始值)与微调电压增量Vtrim的函数(亦即VREF＝f(V0+Vtrim))。为了达此目的，将提供一微调电阻器R0且与Itrim耦合，以产生Vtrim。R0的电阻值并不重要，只要其在整个过程中始终保持固定值即可。电流数字/模拟转换器18可提供模拟电流Itrim，其绝对值为测试位bit_0、bit_1、bit_2及blt_3(分别来自于测试单元14B、14C、HD及14E的输出)的函数。Itrim的符号是由位bit_s来决定，并由控制信号58以先前说明的方式来限定。
开始时，测试单元14A-14E会被开启，以经由单元16接收来自于寄存器12的数据。单元16(在此称作OPEN/ISOLATE单元)可控制OPEN信号线40。多个转移门38A-38E是耦合来自寄存器12的所有输入数据线T与S以及所有单元14A-14E之间。转移门38A-38E是由OPEN信号线40来控制。在测试与设定过程中，OPEN信号线可控制转移门38A-38E，以使数据能够从寄存器12流入测试单元14A-14E。为了完成此运作，单元16具有和测试单元14A-14E相似的结构，但其指针对单一输入OPEN运作，且另包含一反相器44。在测试与设定过程中，OPEN位将会维持在低位，使得反相器的输出为高位，从而开启转移门38A-38E。
在图1至图4的例子中，符号信号58被假定为负号(亦即V0＞Vref)；因此，其指出电流Itrim(以及微调电压Vtrim)为负号，而且带负号的电流值Itrim会和V0相加。依照惯例，对于产主负向电流的电流DAC而言，其符号位为0。因此，控制器62会控制控制器42，以确保在整个测试过程中，寄存器的位值为0并做为单元14A相连的测试位信号线T(图中的位1)。接着参照图2，假定微调测试程序已开始进行，而且测试位3、5、7及9的值分别为0、0、1及1，在此情况下，电流DAC将会根据这些位值元产生电流Iirim(产生通过电阻器R0的正比微调电压Vtrim)，Vtrim会与V0相加，并再次在比较测定器52和Vref进行比对，此过程会针对序列中的所有位计数来进行。应注意的是，因位1＝0，所以Itrim的符号为负号，因而Vtrim亦为负号。若比对结果所产主的控制信号58已改变符号(例如此时VREF小于Vref)则判定Vtrim已被建立在1个最低有效位的门槛值之内。控制器62将会控制控制器42而使其终止位计数序列，并且将当前的位序列保留在寄存器，以用于模拟及设定。
在以上所显示的例子中，假定测试单元14B、14C、14D及14E所分别对应的正确位序列为0、0、1及1(参照图2)。对于测试单元14A而言，Vtrim已经过测定为负号，因而单元14A产生一值0。以上仅为一个例子，所以不应解释为本发明限于此特定的位序列。
图5B是描绘较佳微调测试程序的流程图，此程序是为了取得微调电压值Vtrim。为了简洁起见，图1至图4所显示的元件(亦即测试接口50所包含的比较测定器52与高精确度参考信号发生器54，以及和集成电路10相连的微调元件，其包括微调单元14A-14E、隔离单元16、寄存器12和转移门等)将不附加元件图号来参照。一旦符号控制信号58的符号被决定之后，测试程宇随即通过控制集成电路数据总线及内部寄存器而开始位计数的程序(步骤202)。反映出符号控制信号的符号的符号位会被存入寄存器(步骤204)。依照预定所需的分辨率(即位深度)，多个(n)测试位会被存入寄存器(步骤206)。为了存取微调单元电路，OPEN位会被存入寄存器(步骤208)，其可使微调单元与寄存器耦合。寄存器会被控制而开始从最低有效位(LSB)至最高有效位(MSB)依序进行测试位的计数(步骤210)。在每一计数中，各个测试位会被放置在其所对流的微调单元当中(步骤212)。在每一计数中，测试位会加以总和(步骤214)，而且被加总的测试位会被转换而产主微调电流Itrim(步骤216)。在步骤216，Itrim的绝对值会被测定。Itrim的符号是利用符号位来决定(步骤218)。Itrim会输入电阻器(R0)而产生电压降Vtrim(＝Iirim×R0)，其正比于Itrim。Itrim×R0的值(Vtrim)会与V0相加(步骤220)。测试接口读取V0+Vtrim的值，并将其与高精确度参考电压Vref加以比对(步骤222)。测试接口会判断测试接口的控制位是否改变该值。若该值己改变，则在此点上，这些位值将会被模拟，且微调电路会脱离寄存器，即如以下参照图5C的说明。若该值并无改变，则测试接口会判断Itrim是否为给定的位分辨率的最大值(步骤228)。若其为最大值，则集成电路被判定为损坏，且程序终止(步骤230)。若其并非最大值，则可知，当前的位计数尚未达到正确的微调值，程序将会以下一个计数重复进行(步骤234)。若控制信号的符号已经改变，则Itrim是建立在预定的位分辨率(n)的限度之内(亦即在一个最低有效位)(步骤236)。利用这些位值，集成电路会被模拟，以确定Itrim持续产生正确的微调电压Vtrlm(步骤238)。测试接口会将这些位值存放在存储器当中(步骤240)，并用于设定微调单元(以下将参照图5C加以说明(步骤242))。设定微调值与隔离微调电路
接着参照图3，假定正确的位序列已被测定出且被模拟，控制器62会控制控制器42而使其将各个微调单元的暂存区12中的测试位更动为对应的设定(S)位线。在所显示的例子中，位0及位1是做为设定(S)及测试位(T)而输入测试单元14A，位2的及位3是做为设定(S)及测试位(T)而输入测试单元14B；如图所示，测试单元14A-14E即依此类推。因此，在此例中，位1更动写位0、位3更动为位2、位5更动为位4，测试单元14A-14E即依此类推。如图所示，通过更动位，与各个测试单元相连的设定电路即可被启动。举例而言，以下将针对较佳的设定电路的运作方式加以说明。在开始时，应当了解，若测试单元中的特定位为1，则该位所对应熔丝将会熔断，因而该该单元的输出会被永久性地设定为1。同样地，若测试单元中的特定位为0，则该位于所对应的熔丝将不会溶断，因而该单元的输出会被永久性地设定为0。设定位＝1
在图3中，以下的说明将针对测试单元14D的周围；如图所示，测试单元14D的设定位(S)值为1。在此假定，控制器62可经由单元16与从寄存器12输入的OPEN位输入而控制控制器42，使得OPEN信号线40维持在传导状态，从而让测试单元能够经由转移门38而接收从寄存器12输入的数据。在此亦假定，测试位以被更动为设定位。如图所示，设定位会输入开关(如晶体管)MN 36的门极，其可将MN 36更动为ON的状态(即传导状态)。开关MN 36的漏极是耦合于VDD(经由偏压电阻器R1)，且连接于开关MP 34的门极。由于开关36的漏极传导VDD，同时由于该漏极与开关MP 34的门极相连，开关34因而也会传导。因此，一条传导路径会经由MP 34与熔丝_2(图1及图2)而从VDD通往地线GND。由于熔丝_2的等级小于VDD，所以熔丝_2会被熔断，即如图3所示。电流源32是耦合于VDD及或门30，同时与开关34并联。测试单元14E具有相似的运作方式，其设定位亦等于1，因而会熔断熔丝_3。设定位＝0
在图3中，以下的说明将针对测试单元14A的周围；如图所示，测试单元14A的设定位(S)值为0。试回想，测试单元14A可经由电流DAC1S元控制Itrim的符号。在此假定，控制器62可经由单元16与从寄存器12输入的OPEN位输入而控制控制器42，使得OPEN信号线40维持在传导状态，从而让测试单元14A-14E能够经由转移门38而接收从寄存器12输入的数据。在此亦假定，测试位以被更动为设定位。如图所示，由于设定位S＝0且MN 36处于OFF状态(即未传导状态)，设定位会输入开关(如晶体管)MN 36的门极。开关MN 36的漏极是耦合于VDD(经由偏压电阻器R1)，且连接于开关MP 34的门极。由于开关36的漏极并无传导VDD，同时由于开关36的漏极与开关MP 34的门极相运，开关34因而也处于非传导状态。因此，VDD通往地线GND之间并不会建立一条传导路径而通过MP 34与熔丝_符号(图1及图2)，再者，由于电流源32是并联于MP，所以电流源只会传导标称的电流量而不足以熔断熔丝_符号。因此，熔丝_符号将不会变动，并且会为电流源提供一条接地的传导路径。因此，输入或门30的两个输入皆维持在低位，因而输出亦为低位。在测试单元14B及14C具有相似的运作方式，其设定位亦等于0，因而熔丝_0及熔丝_1不会变动。
如上所述，一旦适当的熔丝已被熔断或未变动，较佳实施例会进行一隔离程序，用以将内部寄存器12脱离而用于其它用途，以使额外的寄存器不仅用于微调程序而已，同时脱离测试单元，使得已得到的微调值不会改变。接着参照图1、图3及图4，控制器62会控制总线控制器42而改变耦合于单元16且位于寄存器12中的OPEN位的符号。在说明较佳的隔离运作之前，先简短说明单元16。单元16最好包含nMOS晶体管36’、pMOS晶体管34’、电流源32’、熔丝(熔丝_冻结)及反相器44。(应注意的是，图中描绘连接于单元16的偏压电阻器，对于了解本发明而言并不重要，其是以已知的方式用于适当地设定电阻器36’及34’的偏压。)开关36’的门极是连接于来自寄存器12的OPEN位信号线。开关36’的漏极是连接于开关34’的门极与源极。开关34’的门极是经过熔丝_冻结而连接于地线GND，并且连接至反相器44的输入端。电流源32’是并联于开关34’，其具有类似于上述电流源32的性质。在测试及设定过程中，OPEN位信号会维持在低位；因此，开关34’及36’将处于非传导状态。因此反相器44的输入为低位，而其输出为高位，因而使转移门38处于传导状态。一旦熔丝被设定之后(如上述之方式)，最好能够将测试单元14A-14E加以隔离，其方法即如以下所述。控制器62会控制控制器42，将寄存器12中的OPEN位从低位改变为高位。此时，开关34’及36’为传导状态，且熔丝_冻结46会被熔断，因而可隔离晶体管34’及36’。由于电流源32’是与开关34’并联，因此其将控制反相器44的输入。
图4是描绘此运作的结果。反相器44的输入为电流源32’。反相器最好具有足够的输入阻抗，以有效地经由电流源32’而将输入提高为高位，因而使输出信号40为低位。因此，所有的转移门33皆为关闭(OFF)，并借此使寄存器12脱离测试单元14A-14E。测试单元脱离之后，根据上述测试与设定程序而由各个或门所产生的值将维持不变。应注意的是，若一特定单元(在此例中，即单元14A、14B及14C)的设定位为0，则电流源32会经由未被熔断的熔丝(如熔丝_符号、熔丝_0及熔丝_1)而连接至地线。因此，VDD(与电流源耦合)不会对电路造成影响，并且不会产生高位而输入或门。凡本领域熟练技术人员当可了解，或门的输入阻抗的大小比熔丝的电阻值高数个数量级。因此，电流会从电流源经过熔丝而到达地线，并且不会形成高位而输入或门。在相反的情况下，若熔丝已被熔断(在此例中，即如测试单元14D及14E所显示的)，则电流源仅耦合于或门的输入端。同样地，VDD是经由电流源而耦合于或门。如此，输入至或门的输入信号将永久维持在高位。因此，由电流DAC所产生的微调电流Itrim将被各个单元的或门的输入永久设定。如图4所示，寄存器即可完全脱离测试单元14A-14E与单元16，同时亦可提供给集成电路而用于其它用途。此外，组件引线VDD 28、VREF 20、I/O引线22与24、以及接地GND 26皆可脱离而提供给集成电路的使用者来使用。
图5C是描绘用于设定微调值(Vtrim)与使微调电路脱离寄存器的流程图300。为了简洁起见，图1至图4所显示的元件(亦即测试接口50所包含的比较测定器52与高精确度参考信号发生器54，以及和集成电路10相连的微调元件，其包括微调单元14A-14E、隔离单元16、寄存器12与转移门等)将不附加元件图号来参照。如以上参照图1-3及图5B的说明，Vref(V0+Vtrim)已被设定在分辨率界线之内(步骤302)。测试接口将再度控制数据总线及寄存器(步骤304)而开始隔离程序及微调电压设定程序。在寄存器中，每一测试位会分别被转换成设定位，且符号位会亦同样会被转换为设定位，而每一设定位是对应一微调单元(步骤306)。在每一微调单元中，若设定位＝1，则电路将熔断一熔丝(与该微调电路相连者)，其包含符号位被转换的设定位(步骤308)。测试接口会控制寄存器而改变OPEN位的符号(步骤310)，并从而改变控制微调电路的存取的单元的状态。通过改变OPEN位的符号，熔丝会在控制微调电路的单元中被熔断，从而使微调电路(即微调单元)脱离寄存器(步骤312)。测试接口会再度比对VREF与Vref(步骤314)。若在一个最低有效位的精确度之内VREF＝Vref(步骤316)，则集成电路会被视为可以操作且VREF为精确值(步骤318)。若在一个最低有效位的精确度之内VREF不等于Vref，则集成电路将会被视为损坏，而在此情况下即无法得到精确的VREF信号，因而芯片将被丢弃(步骤320)。
在操作当中，测试位(T)会直接耦合于或门(经由转移门38，如下所述)。同样地，以上所说明之晶体管的配置方式可确保设定位为0，或门30的熔丝最好有两输入端：测试输入及设定输入。在附图所显示的实施例中，测试输入T(由寄存器12所产生)会通过测试单元而到达或门的输入端。
由以上显然可知，已提供一种封装后微调电路及方法，其可满足在此提及的目的。凡本领域熟练技术人员皆可了解，本发明可进行各种不同的修改。例如，虽然在详细说明中是针对四位的位深度来加以说明，但可知，可以选择任何的位深度，并取决于所欲达到的分辨率。为了达此目的，额外的微调电路14A-14E可因应较高的分辨率需求而被提供。当然，本领域熟练技术人员当可了解，分辨率的限度是取决于集成电路的寄存器12的尺寸大小(同样在预期当中，本发明亦可使用一个以上的寄存器)。
同时可进行其它的修改。例如，晶体管MN 36及MP 34是以概略的方式描述为一般的MOS晶体管，但其可等同地被BJT晶体管与/或其它已知的开关所取代。同样地，电流DAC 18最好为一般具有如图示的输入端的电流DAC，其可产生正比的电流Itrim。应注意的是，在此已假定DAC所产生的电流Itrim是线性正比于位输入值。在另一种情况下，DAC可根据输入值而被设定产生非线性(如几何、指数、对数等)与/或加权电流值。电流源32是被描绘成从属电流源而从属于电压线路VDD。由于电流源是直接连接于熔丝，因此假定标称输出值不足以熔断该熔丝，但能够提供接地的传导路径。在此更进一步假定，只有直接在电压线路及熔丝(经由开关34)之间的耦合才能够使熔丝被熔断。然而：凡本领域熟练技术人员当可了解，此结构可加以修改而使用其它的电路，并达到相同的结果。所有这些修改将视为被本发明所涵盖。
尚有其它的修改方式。例如，在此所揭露的测试接口50可为单独的电路板，其具有适配于暂时的集成电路芯片支托物，且具有如图所示的VDD、GND、VREF及I/O总线的引线。在另一种情况下，测试接口可包含一单独的可携式装置，其具有在此所揭露的功能，且具有与集成电路10形成接口的接合装置(如电缆、线夹等)。
其它的修改对于本领域熟练技术人员将显而易见。例如，以广义而言，在此提及的元件具有一般的性质，但所有这些元件可为传统的或专有的电路元件所取代。所有这些修改将被视为不脱离本发明的精神及范围，即如所附的权利要求书所定义的。

Claims (16)

1.一种用于集成电路的可编程的封装后的在芯片上的参考电压的微调电路，所述的可编程的微调电路包括：一寄存器，被控制以生成以测试位信号序列和一设定位信号序列；选择地耦合到所述寄存器的多个可编程微调单元，每个所述单元接收来自所述寄存器的测试位信号和设定位信号，所述微调单元适于产生等于分别供给每个微调单元的所述测试位信号或所述设定位信号的输出信号；和数模转换器(DAC)电路，它耦合到所述输出信号，并产生与所述输出信号成正比的微调电流信号；电阻器R0，把微调电流转换成微调电压信号，所述微调电压要加到所述IC产生的参考电压的初始值上。
2.按权利要求1的微调电路，所述微调电路还包括：隔离微调单元，可用位于所述寄存器与所述微调单元电路之间的多个转移开关操作，并接收来自所述寄存器的所述测试位信号和设定位信号，并将所述测试位信号和设定位信号供给所述微调单元；由所述隔离微调单元控制的所述转移开关在分别接收到来自寄存器的开启位或闭合位时使所述寄存器耦合到或不耦合到所述微调单元电路。
3.按权利要求1的微调电路，其中，每个微调单元电路包括：
“或”门，具有第一输入端和第二输入端，所述第二输入端选择地耦合到所述测试位信号；和
设定电路部分，包括具有选择地耦合到所述设定位信号的控制节点和传导节点的第一开关；具有耦合到所述第一开关的所述传导节点的控制节点，耦合到所述IC供给的公共电压干线的活动节点和耦合到所述“或”门的所述第一输入端的传导节点的第二开关；和与所述第二开关并联且连接到所述“或”门的所述第一输入端和所述电压干线的标称电流源；和耦合在所述IC供给的地电位干线与所述“或”门的第一输入端之间的熔丝；其中，所述设定位信号控制所述第一和第二开关的传导状态，和所述“或”门的所述第一输入端的输入值。
4.按权利要求3的微调电路，其中，若所述设定位是高，则第一和第二开关都导通，并在所述电压干线与地之间经所述熔丝建立起导电路径，使所述熔丝烧断，所述电压干线永久耦合到所述“或”门的所述第一输入端；其中，若所述设定位是低，所述第一和第二开关都不导通，所述熔丝保持原封不动，所述电压干线与地之间经所述熔丝和所述电流源建立导电路径，从而产生一低输入给所述“或”门的所述第一输入端。
5.按权利要求2的微调电路，其中，所述隔离微调单元包括：
反相器电路，具有一输入端和耦合到所述隔离开关的一控制节点的输出端，并提供给该控制节点一信号以确定所述隔离开关的传导状态；和
隔离电路部分，包括：第一开关，具有选择地耦合到所述寄存器产生的隔离位信号的一控制节点和一传导节点；第二开关，具有耦合到所述第一开关的所述传导节点的一控制节点，耦合到所述IC供给的公共电压干线的活动节点，和耦合到所述反相器电路的所述输入端的一传导节点；和一标称电流源，它与所述第二开关并联，连接到所述反相器电路的所述输入端和所述电压干线；和一熔丝，它耦合在所述IC供给的地电位干线与所述反相器电路的所述输入端之间；其中，所述隔离位信号控制所述第一和第二开关的导通状态，并控制所述反相器电路的所述输入端的输入值。
6.按权利要求5的微调电路，其中，若所述隔离位信号是低，则所述反相器的输出是高；若所述隔离位信号是高，则所述第一和第二开关均导通，并在所述电压干线与地之间经所述熔丝建立导电路径，引起所述熔丝烧断，所述电压干线永久耦合到所述反相器电路的所述输入，由此，永久产生从所述反相器来的低输出值，使所述隔离开关处于不导通状态，使所述寄存器从所述微调单元隔开。
7.按权利要求1的微调电路，还包括：总线控制器，控制所述寄存器，以产生所述设定位信号和所述测试位信号。
8.按权利要求3的微调电路，其中，所述微调单元电路之一包括一符号单元电路，其被提供指示所述控制信号的一设定和测试位，并产生一位值给所述DAC指示所述微调电流的一期望符号。
9.一种微调集成电路的参考电压的方法，包括以下步骤：
测试所述集成电路产生的参考电压信号的初始值：
比较所述初始值信号与高精度参考信号；
产生指示所述初始值信号与所述高精度信号之差的符号的一控制信号；
控制多个微调单元电路以产生指示一微调电流的符号和大小的位序列；
产生具有一符号和与所述位序列成正比的值的微调电流；
在微调电流发生器与IC电压参考之间的电阻器上产生微调电压；
将所述微调电压加到所述电压参考值上，并确定所加的信号是否约等于所述高精度参考信号；及
当所述的相加信号等于所述高精度参考信号时，永久设定所述微调单元产生的所述位值。
10.按权利要求9的方法，还包括，在永久设定所述位值的步骤之后的使所述微调单元与所述IC隔离的步骤。
11.按权利要求10的方法，还包括，控制寄存器以按所述控制信号产生所述位值序列和一符号位序列的步骤。
12.按权利要求10的方法，还包括，把所述位值序列转换成成比例的模拟微调电流的步骤。
13.按权利要求10的方法，还包括把所述微调电流转换成具有一符号及值正比于微调电流值的微调电压的步骤。
14.按权利要求3的微调电路，其中，所述标称电流源是从属于所述电压干线值的从属电流源，并产生小于所述熔丝的额定值的电流。
15.按权利要求3的微调电路，其中，所说熔丝具有足以被所述公共电压干线熔断的额定值。
16.按权利要求3的微调电路，其中，所述“或”门的输入阻抗大于所述熔丝的阻抗。
CNB011168862A 2000-01-24 2001-01-22 用于微调集成电路的参考电压的电路和方法 Expired - Lifetime CN1184679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/489,660 2000-01-24
US09/489,660 US6472897B1 (en) 2000-01-24 2000-01-24 Circuit and method for trimming integrated circuits

Publications (2)

Publication Number Publication Date
CN1349251A true CN1349251A (zh) 2002-05-15
CN1184679C CN1184679C (zh) 2005-01-12

Family

ID=23944746

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011168862A Expired - Lifetime CN1184679C (zh) 2000-01-24 2001-01-22 用于微调集成电路的参考电压的电路和方法

Country Status (6)

Country Link
US (5) US6472897B1 (zh)
EP (1) EP1126524B1 (zh)
CN (1) CN1184679C (zh)
AT (1) ATE322104T1 (zh)
DE (1) DE60118316T2 (zh)
TW (1) TW501267B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143760A1 (zh) * 2008-05-28 2009-12-03 炬力集成电路设计有限公司 一种校正和获取参考电压的方法和装置
CN101592703B (zh) * 2008-05-27 2011-10-26 华邦电子股份有限公司 电路群组及其测试方法与测试机台
CN103473390A (zh) * 2013-08-13 2013-12-25 深圳市天微电子有限公司 集成电路参数修调电路及其修调模块、集成电路参数修调方法
CN103576728A (zh) * 2012-07-27 2014-02-12 株式会社理光 微调电路,微调方法，以及电源装置
CN103760392A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 用于dc-dc转换器的调节修正信号产生电路
CN106936401A (zh) * 2017-03-16 2017-07-07 苏州源智宇电子科技有限公司 一种封装后可编程高性能运算放大器
CN107818802A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体装置及存储器系统
CN113189478A (zh) * 2020-09-03 2021-07-30 成都利普芯微电子有限公司 一种芯片修调电路及修调方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472897B1 (en) * 2000-01-24 2002-10-29 Micro International Limited Circuit and method for trimming integrated circuits
US6993467B2 (en) * 2000-12-05 2006-01-31 Toko, Inc. Method and circuits for performing offline circuit trimming
US7164310B1 (en) * 2001-04-12 2007-01-16 Integration Associates Inc. Systems and apparatus for digital control of bias for transistors
US6872582B2 (en) * 2002-03-05 2005-03-29 Texas Instruments Incorporated Selective trim and wafer testing of integrated circuits
JP2004053257A (ja) * 2002-07-16 2004-02-19 Renesas Technology Corp 半導体故障解析装置
US6806107B1 (en) * 2003-05-08 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse element test structure and method
CN100437870C (zh) * 2003-05-16 2008-11-26 美国凹凸微系有限公司 集成电路校准锁定的电路和方法
US6882214B2 (en) * 2003-05-16 2005-04-19 O2Micro International Limited Circuit and method for trimming locking of integrated circuits
US6982591B2 (en) * 2003-12-09 2006-01-03 International Business Machines Corporation Method and circuit for compensating for tunneling current
GB0328574D0 (en) * 2003-12-10 2004-01-14 Ibm Electronic component value trimming systems
US6882292B1 (en) * 2004-01-07 2005-04-19 Analog Devices, Inc. Analog to digital converter with bandwidth tuning circuit
US6894631B1 (en) 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US6903436B1 (en) * 2004-04-27 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programmable electrical fuse utilizing MOS oxide breakdown
US7091891B2 (en) * 2004-04-28 2006-08-15 Analog Devices, Inc. Calibration of analog to digital converter by means of multiplexed stages
US7161305B2 (en) * 2004-05-19 2007-01-09 Monolithic Power Systems, Inc. Method and apparatus for single-ended conversion of DC to AC power for driving discharge lamps
US7123039B2 (en) * 2004-08-13 2006-10-17 Jason Gonzalez Testing input/output voltages in integrated circuits
JP2006310457A (ja) * 2005-04-27 2006-11-09 Toshiba Corp 半導体集積回路
US7359255B2 (en) * 2005-05-24 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device having auto trimming function for automatically adjusting voltage
US7383144B2 (en) * 2006-02-16 2008-06-03 Infineon Technologies Ag Method and apparatus for calibration of an on-chip temperature sensor within a memory device
US7272523B1 (en) * 2006-02-28 2007-09-18 Texas Instruments Incorporated Trimming for accurate reference voltage
US20070285105A1 (en) * 2006-06-02 2007-12-13 Steven Wayne Bergstedt Methods and Apparatuses for Trimming Circuits
US7421359B2 (en) * 2006-06-05 2008-09-02 Seagate Technology Llc Detecting back electromotive force voltage
US7423445B2 (en) * 2006-07-17 2008-09-09 Qimonda North America Corp. Method and system for trimming voltage or current references
JP2008053259A (ja) * 2006-08-22 2008-03-06 Fujitsu Ltd 半導体集積回路及びその試験方法
GB2444740A (en) * 2006-12-14 2008-06-18 Cambridge Semiconductor Ltd Trimming integrated circuits
CN101029918B (zh) * 2007-01-23 2011-03-16 北京芯技佳易微电子科技有限公司 一种基于可编程器件的可控集成电路测试系统及方法
KR20090036395A (ko) * 2007-10-09 2009-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 인식회로
US8558553B2 (en) 2008-12-16 2013-10-15 Infineon Technologies Austria Ag Methods and apparatus for selecting settings for circuits
DE102010003221A1 (de) * 2010-03-24 2011-09-29 Balluff Gmbh Elektronisches Bauteil für eine Sensorvorrichtung, Sensorvorrichtung und Verfahren zum Konfigurieren einer Sensorvorrichtung
US8645583B2 (en) * 2010-09-23 2014-02-04 Intersil Americas Inc. Zero pin serial interface
US10145882B2 (en) * 2010-09-24 2018-12-04 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
US9346441B2 (en) * 2010-09-24 2016-05-24 Infineon Technologies Ag Sensor self-diagnostics using multiple signal paths
KR20130107836A (ko) * 2012-03-23 2013-10-02 에스케이하이닉스 주식회사 멀티 칩 반도체 장치
CN103378828B (zh) 2012-04-25 2017-07-07 飞思卡尔半导体公司 用于时钟源的微调电路
US8929158B1 (en) 2013-10-15 2015-01-06 Integrated Silicon Solution, Inc. Auto-trimming of internally generated voltage level in an integrated circuit
CN103631180B (zh) * 2013-11-28 2016-05-18 江苏省如高高压电器有限公司 隔离开关智能控制器
US9343184B2 (en) 2014-04-07 2016-05-17 Micron Technology, Inc. Soft post package repair of memory devices
US9741403B2 (en) 2014-11-12 2017-08-22 Micron Technology, Inc. Apparatuses and methods to perform post package trim
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
CN104931823B (zh) * 2015-06-08 2018-09-25 小米科技有限责任公司 电子设备的测试方法及装置
US10027447B2 (en) 2016-10-17 2018-07-17 Analog Devices, Inc. Circuits for on-situ differential impedance balance error measurement and correction
US10359469B2 (en) 2017-12-12 2019-07-23 Nxp Usa, Inc. Non-intrusive on-chip analog test/trim/calibrate subsystem
US10816595B2 (en) 2018-10-19 2020-10-27 Nxp Usa, Inc. Self-test apparatuses having distributed self-test controller circuits and controller circuitry to control self-test execution based on self-test properties and method thereof
US10832791B2 (en) 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US11329612B2 (en) 2019-11-27 2022-05-10 Analog Devices International Unlimited Company Interface cell for circuit adjustment
KR20220125598A (ko) 2021-03-05 2022-09-14 삼성전자주식회사 전압 트리밍 회로
US11914410B2 (en) 2021-06-07 2024-02-27 Texas Instruments Incorporated Accuracy trim architecture for high precision voltage reference
CN113917967B (zh) * 2021-09-26 2022-05-13 电子科技大学 一种低功耗修调电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2213623B1 (zh) 1972-10-31 1978-03-31 Thomson Csf
US4150366A (en) * 1976-09-01 1979-04-17 Motorola, Inc. Trim network for monolithic circuits and use in trimming a d/a converter
US4225878A (en) 1979-03-08 1980-09-30 National Semiconductor Corporation Integrated circuit on chip trimming
US4335371A (en) 1979-04-09 1982-06-15 National Semiconductor Corporation Digital error correcting trimming in an analog to digital converter
US4412241A (en) 1980-11-21 1983-10-25 National Semiconductor Corporation Multiple trim structure
US4766366A (en) * 1985-01-04 1988-08-23 Motorola, Inc. Trimmable current source
JP2701836B2 (ja) 1985-03-14 1998-01-21 オムロン株式会社 回路折抗値調整方法
US4665356A (en) 1986-01-27 1987-05-12 National Semiconductor Corporation Integrated circuit trimming
US4823320A (en) 1986-05-08 1989-04-18 Texas Instruments Incorporated Electrically programmable fuse circuit for an integrated-circuit chip
US4933572A (en) * 1988-03-17 1990-06-12 Precision Monolithics, Inc. Dual mode voltage reference circuit and method
US4851786A (en) * 1988-12-23 1989-07-25 Raytheon Company Differential amplifier
US4902984A (en) * 1988-12-23 1990-02-20 Raytheon Company Differential amplifier
KR100209449B1 (ko) 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
US5079516A (en) 1990-08-21 1992-01-07 National Semiconductor Corporation User-proof post-assembly offset voltage trim
US5353028A (en) 1992-05-14 1994-10-04 Texas Instruments Incorporated Differential fuse circuit and method utilized in an analog to digital converter
JP3175981B2 (ja) * 1992-10-28 2001-06-11 株式会社東芝 トリミング回路
JP3156447B2 (ja) 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3267756B2 (ja) 1993-07-02 2002-03-25 株式会社日立製作所 半導体集積回路装置
TW247368B (en) 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
US5361001A (en) 1993-12-03 1994-11-01 Motorola, Inc. Circuit and method of previewing analog trimming
US5563549A (en) 1995-03-17 1996-10-08 Maxim Integrated Products, Inc. Low power trim circuit and method
US5682049A (en) 1995-08-02 1997-10-28 Texas Instruments Incorporated Method and apparatus for trimming an electrical value of a component of an integrated circuit
US5543761A (en) * 1995-08-24 1996-08-06 Dallas Semiconductor Corp Prepackaged crystal oscillator calibration and configuration interface
DE69531058D1 (de) 1995-12-20 2003-07-17 Ibm Halbleiter IC chip mit elektrisch verstellbaren Widerstandstrukturen
US5771012A (en) 1996-09-11 1998-06-23 Harris Corporation Integrated circuit analog-to-digital converter and associated calibration method and apparatus
JPH10125742A (ja) 1996-10-22 1998-05-15 Mitsubishi Electric Corp 半導体集積回路の良否判定方法及び半導体集積回路
US5838076A (en) * 1996-11-21 1998-11-17 Pacesetter, Inc. Digitally controlled trim circuit
US6150714A (en) * 1997-09-19 2000-11-21 Texas Instruments Incorporated Current sense element incorporated into integrated circuit package lead frame
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
US6338032B1 (en) * 1998-12-16 2002-01-08 Analog Devices, Inc. System and method for trimming IC parameters
US6472897B1 (en) * 2000-01-24 2002-10-29 Micro International Limited Circuit and method for trimming integrated circuits

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101592703B (zh) * 2008-05-27 2011-10-26 华邦电子股份有限公司 电路群组及其测试方法与测试机台
US8144541B2 (en) 2008-05-28 2012-03-27 Actions Semiconductor Co., Ltd. Method and apparatus for adjusting and obtaining a reference voltage
WO2009143760A1 (zh) * 2008-05-28 2009-12-03 炬力集成电路设计有限公司 一种校正和获取参考电压的方法和装置
US9148133B2 (en) 2012-07-27 2015-09-29 Ricoh Electronic Devices Co., Ltd. Trimming circuit, power supply including trimming circuit, and trimming method
CN103576728A (zh) * 2012-07-27 2014-02-12 株式会社理光 微调电路,微调方法，以及电源装置
CN103473390A (zh) * 2013-08-13 2013-12-25 深圳市天微电子有限公司 集成电路参数修调电路及其修调模块、集成电路参数修调方法
CN103473390B (zh) * 2013-08-13 2017-08-08 深圳市天微电子股份有限公司 集成电路参数修调电路及其修调模块、修调方法
CN103760392A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 用于dc-dc转换器的调节修正信号产生电路
CN103760392B (zh) * 2014-01-22 2016-05-25 西安电子科技大学 用于dc-dc转换器的调节修正信号产生电路
CN107818802A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体装置及存储器系统
CN107818802B (zh) * 2016-09-13 2021-06-11 东芝存储器株式会社 半导体装置及存储器系统
CN106936401A (zh) * 2017-03-16 2017-07-07 苏州源智宇电子科技有限公司 一种封装后可编程高性能运算放大器
CN106936401B (zh) * 2017-03-16 2021-06-29 聚洵半导体科技（上海）有限公司 一种封装后可编程高性能运算放大器
CN113189478A (zh) * 2020-09-03 2021-07-30 成都利普芯微电子有限公司 一种芯片修调电路及修调方法
CN113189478B (zh) * 2020-09-03 2023-10-24 成都利普芯微电子有限公司 一种芯片修调电路及修调方法

Also Published As

Publication number Publication date
US6720800B2 (en) 2004-04-13
TW501267B (en) 2002-09-01
CN1184679C (zh) 2005-01-12
ATE322104T1 (de) 2006-04-15
DE60118316D1 (de) 2006-05-18
EP1126524A2 (en) 2001-08-22
US20040216019A1 (en) 2004-10-28
EP1126524A3 (en) 2003-10-15
EP1126524B1 (en) 2006-03-29
US7319346B2 (en) 2008-01-15
DE60118316T2 (de) 2007-03-29
US6472897B1 (en) 2002-10-29
US20030085741A1 (en) 2003-05-08
US20090033373A1 (en) 2009-02-05
US20080111576A1 (en) 2008-05-15
US7436222B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
CN1184679C (zh) 用于微调集成电路的参考电压的电路和方法
US6441633B1 (en) High resolution (quiescent) supply current system (IDD monitor)
US7459960B2 (en) Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device
EP0430372B1 (en) Test system integrated on a substrate and a method for using such a test system
CN110830022B (zh) 修调电路和芯片
US6366154B2 (en) Method and circuit to perform a trimming phase
EP0675504B1 (en) Circuit device for measuring the threshold voltage distribution of non-volatile memory cells
EP0476331B1 (en) Flash A/D converter with test circuit
US20090243588A1 (en) Semiconductor device
US20050219911A1 (en) Non-volatile memory circuit and semiconductor device
CN1979367B (zh) 采用测试校准提高器件参数精度的方法
US6993467B2 (en) Method and circuits for performing offline circuit trimming
JP4869483B2 (ja) 集積回路をトリミングするための回路および方法
US6927624B2 (en) Method and circuit for improving control of trimming procedure
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
EP1642143B1 (en) Method and circuit arrangement for the self-testing of a reference voltage in electronic components
US20210247456A1 (en) Measuring circuit using switched capacitors for measuring voltage and related systems, methods, and devices
JP5090440B2 (ja) 半導体装置
DE4238114A1 (en) Reference voltage generator IC with serial integrated resistances - uses FETs to short-circuit selected resistances of resistance chain to obtain required IC resistance value
JPH0998088A (ja) 半導体集積回路
JP2004193420A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050112