CN1339176A - 半导体装置及其制造方法,制造装置,电路基板和电子装置 - Google Patents

半导体装置及其制造方法,制造装置,电路基板和电子装置 Download PDF

Info

Publication number
CN1339176A
CN1339176A CN00803317A CN00803317A CN1339176A CN 1339176 A CN1339176 A CN 1339176A CN 00803317 A CN00803317 A CN 00803317A CN 00803317 A CN00803317 A CN 00803317A CN 1339176 A CN1339176 A CN 1339176A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
semiconductor device
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00803317A
Other languages
English (en)
Other versions
CN1199269C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1339176A publication Critical patent/CN1339176A/zh
Application granted granted Critical
Publication of CN1199269C publication Critical patent/CN1199269C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明的课题是一种半导体装置,它包括在形成多个孔(56)、在一个面上形成布线图形(52)的同时,上述布线图形(52)的一部分在上述孔(56)上通过而形成的至少一个基板(50);有多个电极(12)、载于上述基板(50)的另一面上的至少一个第1半导体芯片(10);有多个电极(12)、载于上述一个面上的至少一个第2半导体芯片(20);以及配置于上述孔(56)内、为了将上述第1半导体芯片(10)的上述电极(12)和上述布线图形(52)进行电连接的导电构件。

Description

半导体装置及其制造方法，制造装置，电路基板和电子装置
技术领域
本发明涉及半导体装置及其制造方法、制造装置、电路基板和电子装置。
背景技术
随着电子装置的小型化，高密度地容纳多个半导体芯片的多芯片组件的开发正在进行。多芯片组件由于可以利用已有的多个半导体芯片，所以比起设计新型集成电路来，成本的降低成为可能。
例如，在多芯片组件内，在基板的布线图形的形成面上可装载多个半导体芯片，上述基板可被折叠而实现多层化。特别是作为实现小型化和高密度化的装置，已有了在基板的两面装载多个半导体芯片，且基板被折叠起来的半导体组件。但是，这种场合，由于必须在基板的两面有布线图形，甚至必须有为使基板两面的布线图形进行电导通的通孔，所以在成本提高和制造工序方面是不利的。
发明内容
本发明正是为了解决这一问题的，其目的在于提供不降低生产率，能实现小型化、高密度化的多芯片组件的半导体装置及其制造方法、制造装置、电路基板和电子装置。
(1)本发明的半导体装置包括：
在形成多个孔和在一个面上形成布线图形的同时，上述布线图形的一部分以同上述孔重叠的方式而形成的至少一个基板；
有多个电极、载于上述基板的另一面上的至少一个第1半导体芯片；
有多个电极、载于上述一个面上的至少一个第2半导体芯片；以及
配置于上述孔内、为了将上述第1半导体芯片的上述电极和上述布线图形进行电连接的导电构件。
按照本发明，能够在单个面上形成布线图形的基板的两面装载多个半导体芯片。因此，与在两面形成布线图形的基板相比，能够降低成本和减少安装工序数，还有，能够期求实现半导体装置的轻型化。因此，能够开发生产率高的多芯片组件。
(2)在该半导体装置中，
上述第1半导体芯片和上述第2半导体芯片可以有平面上重叠的部分。
据此，能毫不浪费地利用平面上的安装面积。
(3)在该半导体装置中，
上述第1和第2半导体芯片中的至少一种芯片的上述电极和上述布线图形可用引线键合连接起来。
据此，用连线作导电构件能应用于本发明。
(4)在该半导体装置中，
上述第1和第2半导体芯片中的至少一种芯片可被倒装键合。
(5)在该半导体装置中，
上述第1和第2半导体芯片被倒装键合，
上述第1半导体芯片的上述电极可朝向上述孔配置。
(6)在该半导体装置中，
在上述基板和上述第1半导体芯片之间可敷设树脂。
树脂有减缓应力的功能。
(7)在该半导体装置中，
在上述基板和上述第2半导体芯片之间可敷设树脂。
能够在各自的半导体芯片上分别敷设树脂。
(8)在该半导体装置中，
上述树脂也可以是含有导电粒子的各向异性导电材料。
(9)在该半导体装置中，
设置多个上述基板，任何一对上述基板的各自的上述布线图形的一部分之间可相向配置，上述布线图形之间可进行电连接。
据此，能够利用连接在一起的多个基板，装载比较多的半导体芯片。
(10)在该半导体装置中，
上述基板也可以被弯曲。
据此，由于基板被弯曲，各个半导体芯片可以经基板而重叠起来，因而能够减小半导体装置的平面面积。
(11)在该半导体装置中，
上述第1半导体芯片和上述第2半导体芯片中的至少任何一种芯片可以设置成多个。
设置成多个的上述一种的各半导体芯片可以重叠起来。
据此，可以减少半导体装置的平面面积。
(12)在该半导体装置中，
上述导电构件可以是层叠起来的多个凸点。
可借助将凸点层叠起来而形成导电构件。
(13)在该半导体装置中，
上述第1半导体芯片的外形与上述第2半导体芯片的外形可以相似。
(14)在该半导体装置中，
上述第2半导体芯片对于上述第1半导体芯片可以有镜像对称的电路结构。
据此，能够将有镜像对称的一对半导体芯片中的每一芯片分别连接到布线图形的正反面。
(15)在该半导体装置中，
上述第2半导体芯片的电极可在上述孔上同上述布线图形相连接。
即，可在布线图形的平面上的相等区域的正反面配置各自的电极。
(16)在该半导体装置中，
上述第2半导体芯片的电极可在避开上述孔上的位置与上述布线图形相连接。
据此，作为例子，能够装载电极配置不同的半导体芯片。
(17)在该半导体装置中，
在装载上述基板的上述半导体芯片的区域以外的区域，可形成与上述半导体芯片进行电连接的多个外部端点。
(18)在该半导体装置中，
可避开装载上述第1和第2半导体芯片中至少一种芯片的区域，在上述布线图形上形成多个外部端点。
(19)在该半导体装置中，
上述外部端点可设置在上述一对布线图形的一部分之间相互连接的区域内的任何一方的上述布线图形上。
据此。即使有多个基板，也能从在同一区域形成的外部端点进行电连接。
(20)在该半导体装置中，
可在上述基板上形成多个通孔，
上述布线图形的一部分通过上述通孔，
上述外部端点经上述通孔，从上述基板的上述第1半导体芯片的一侧突出出来。
(21)本发明的电路基板装载了上述半导体装置。
(22)本发明的电子装置包括有上述半导体装置。
(23)本发明的半导体装置的制造方法包括在具有多个孔，以及在一侧的面上形成、且其一部分通过上述孔的布线图形的基板的另一侧的面上，装载第1半导体芯片的工序，以及
将第2半导体芯片装载到上述基板的上述布线图形的形成面上的工序，
在装载上述第1半导体芯片的工序中，
将上述第1半导体芯片的电极朝向上述孔配置，通过设置在上述孔的内侧的导电构件将上述电极与上述布线图形进行电连接。
根据本发明，能够将多个半导体芯片装载到在一个面上形成布线图形的基板的两面。因此，与在两面形成布线图形的基板相比，可以降低成本和减少安装工序数，还能够求得半导体装置的轻型化。因此，能够开发生产率高的多芯片组件。
(24)在该半导体装置的制造方法中，
上述导电构件至少是一个凸点，
进而可包括在上述第1半导体芯片的电极上预先设置上述凸点的工序。
(25)在该半导体装置的制造方法中，
还可包括在上述基板上装载有上述第1半导体芯片的区域敷设树脂的工序。
树脂有缓解应力的功能。
(26)在该半导体装置的制造方法中，
进而可包括在上述基板上装载有上述第2半导体芯片的区域敷设树脂的工序。
能够在各个芯片上分别敷设树脂。
(27)在该半导体装置的制造方法中，
可在上述基板和上述第1半导体芯片之间，以及在上述基板和上述第2半导体芯片之间同时进行敷设各自的上述树脂的工序。
据此，可在基板的两面同时敷设树脂。因此，作为例子，在孔的开口部未被布线图形堵塞的场合，即在基板的一面敷设了树脂，树脂能从孔的开口部漏下的场合，能够高效地敷设树脂。
(28)在该半导体装置的制造方法中，
可包括在敷设上述树脂的工序后，将上述第1和第2半导体芯片装载到上述基板上，对各个上述第1和第2半导体芯的朝向上述基板一侧的面的相反一侧的面进行加压和加热的工序。
据此，由于通过安装分别装载在基板两面的各个半导体芯片，各个半导体芯片能对于基板对称地被装载，所以能得到最佳的安装条件。
(29)在该半导体装置的制造方法中，
上述第2半导体芯片可以有对上述第1半导体芯片呈镜像对称的电路结构。
据此，能够将有镜像对称的一对半导体芯片中的每一芯片分别连接到布线图形的正反面。
(30)在该半导体装置的制造方法中，
可将上述第2半导体芯片的电极在上述孔上与上述布线图形相连接。
(31)在该半导体装置的制造方法中，
可将上述第2半导体芯片的电极在避开上述孔的位置与上述布线图形相连接。
(32)本发明中的半导体装置的制造装置，包括从与基板两面上经树脂装载的多个半导体芯片的朝向上述基板一侧的面的相反一侧的面，隔开间距配置的第1和第2夹具。
上述第1和第2夹具具有对上述半导体芯片的上述相反一侧的面加压的面和将热传递到上述半导体芯片的加热装置，它们夹住各个半导体芯片同时分别对其进行加压加热，使上述基板上的树脂的粘结力显现出来，将上述半导体芯片安装到上述基板上。
根据本发明，通过对分别装载在基板两面的半导体芯片同时加压加热，将各半导体芯片安装到基板上。进而，与此同时还能使敷设在基板上的树脂的粘结力显现出来。因此，能够用少的工序制造半导体装置。另外，由于能同时安装分别装载于基板两面的各个半导体芯片，所以能对称地安装各个半导芯片，在最佳的安装条件下制造半导体装置。
附图的简单说明
图1是应用本发明的第1实施例的半导体装置的示意图。
图2A～图2C是本发明的第1实施例中的引线键合工序的说明图。
图3A和图3B是本发明的第1实施例中的导电构件的形成方法说明图。
图4是应用本发明的第1实施例的半导体装置的制造方法示意图。
图5是应用本发明的第2实施例的半导体装置示意图。
图6是应用本发明的第3实施例的半导体装置示意图。
图7是应用本发明的第3实施例的变例的半导体装置示意图。
图8是应用本发明的第3实施例的变例的半导体装置示意图。
图9是应用本发明的第3实施例的变例的半导体装置示意图。
图10是应用本发明的第4实施例的半导体装置示意图。
图11是应用本发明的第5实施例的半导体装置示意图。
图12是应用本发明的第5实施例的半导体装置示意图。
图13是应用本发明的第5实施例的变例的半导体装置的局部示意图。
图14是应用本发明的第6实施例的半导体装置示意图。
图15是应用本发明的第6实施例的变例的半导体装置示意图。
图16是应用本发明的电路基板的示意图。
图17是具有本发明的半导体装置的电子装置的示意图。
图18是具有本发明的半导体装置的电子装置的示意图。
实施本发明的最佳例
参照附图对本发明的实施例进行说明。BGA(Ball Grid Array，球形网格阵列)，CSP(Chip Size/Scale Package，芯片尺寸/尺度封装)等中的任何一种都适用于本发明的半导体装置的封装形式。本发明适用于倒装型的半导体装置及其组件的结构。作为倒装型的半导体装置，例如，有COF(Chip On Flex/Film，芯片键合在柔性薄片上)结构、COB(Chip On Board，芯片键合在电路板上)结构等。这些结构不仅适合如下所述的仅仅是半导体芯片的安装，也可形成将电阻、电容等和诸如SMD(Surface Mount Device，表面安装器件)等的无源部件进行组合的组件结构。
(第1实施例)
图1是本实施例的半导器件示意图，图2A至图4是本实施例的半导体装置的制造方法示意图。半导体装置1包括第1和第2半导体芯片10、20以及基板50。
第1半导体芯片10有1个或多个电极(或焊区)12。电极12多是用诸如铝或铜等材料薄而平地在第1半导体芯片10上形成，可与第1半导体芯片10的面形成在同一面上。电极12，其侧面或纵剖面的形状不限。另外，电极12的平面形状没有特别的限制，可以是圆形也可以是矩形。在第1半导体芯片10上，还可避开电极12的一部分形成钝化膜(图中未示出)。钝化膜可用诸如SiO2、SiN或聚酰亚胺树脂等形成。
第1半导体芯片10包括有在电极12上形成的第1至第3凸点14、16、18。各个凸点层叠在电极12上，分别进行电导通。但是，在本发明中在电极12上也可形成导电构件，导电构件不限于凸点。进而，在本实施例中，第1至第3凸点14、16、18可以是任意数目的凸点，在电极12上至少可形成一个凸点。
第2半导体芯片20的结构可与第1半导体芯片10的相同。因此，可在第2半导体芯片20的电极22上形成导电构件，导电构件至少是一个凸点。在本实施例中，在电极22上形成了凸点24。另外，在图1所示例中，第1和第2半导体芯片10、20的外形大小相等。
基板50可以是由有机或无机材料中的任何一种材料形成的板材，也可以是由它们的复合结构形成的板材。作为由有机材料形成的基板50，例如可举出由聚酰亚胺树脂形成的2层或3层柔性基板。作为柔性基板，可用在TAB技术中使用的条带。另外，作为由无机材料形成的基板50，例如可举出陶瓷基板和玻璃基板。作为有机和无机材料的复合结构，例如可举出玻璃环氧基板。虽然不管基板50的平面形状，但最好是第1和第2半导体芯片10、20的相似形。当然，对于双面基板、多层基板或组合基板等，在下述的实施例中随着基板布线复杂化引起的成本升高比半导体芯片的两面安装引起的成本降低效果要少的场合，也可使用这些基板。
在基板50上形成了布线图形52。布线图形52在基板50的一个面上形成。布线图形52多由刻蚀铜箔形成，可由多层组成。在一般情况下，铜箔预先经粘结剂(图中未示出)被粘结到基板50上。至于其他例子，可以在层叠铜(Cu)、铬(Cr)、钛(Ti)、镍(Ni)、钛钨(Ti-W)中的任何一种后，通过刻蚀形成布线图形52。也可用添加法在基板50上形成布线图形52。也能用光刻、溅射、电镀处理形成布线图形52。另外，布线图形52的一部分也可是比布线部分的面积大的肩台(Land)部(图中未示出)。该肩台部有切实保证电连接部的功能。因此，肩台部可形成连接电极12、22的连接部和形成下面所示的与外部端点90的连接部。
可在基板50上形成多个孔56。孔56的平面形状以比第1半导体芯片10的平面形状要小的形状形成。在第1半导体芯片10的电极12上形成的导电构件(第1至第3凸点14、16、18)插在孔56中。该导电构件要有与半导体芯片10的电极12和布线图形52(肩台部)可进行电连接的高度，例如，可以仅形成第1凸点14但增高凸点的高度进行连接。
孔56在基板50的第1半导体芯片10的装载区域内，根据各电极12的配置和数目等而形成。各个电极12分别插入任何一个孔56内。也可以与电极12的数目相等的数目形成多个孔56。例如，对应于沿半导体芯片10的相对两边形成的电极12，可沿基板50上装载第1半导体芯片10的区域内的相对两边形成多个孔56。也可在一个孔56中插入一个导电构件。孔56要有能插入导电构件的孔径，形状无论是圆形或矩形均可。孔56贯穿基板50而形成，孔56的一侧的开口部也可被在基板50的一侧的面上形成的布线图形52堵塞。即孔56的有布线图形52形成的一侧的开口部可以被上述肩台部堵塞。另外，为与布线图形52(肩台部)进行电连接，导电构件以大于基板50的厚度的高度形成为宜。
作为本实施例中的孔的变例，可在基板50上形成至少一个(1个或多个)狭缝来代替孔56。狭缝对应于第1半导体芯片10的各个电极12的排列而形成。狭缝可以呈细长形状。例如，对应于沿第1半导体芯片10的两条相对的边形成的电极12的排列，可在基板50的装载第1半导体芯片10的区域内的两条相对的边形成两个狭缝。狭缝可依所需长度进行分割。布线图形52跨过狭缝而形成。在狭缝是细长形的场合，布线图形52横跨狭缝的宽度方向形成。然后，可在狭缝上配置多个肩台部。一个狭缝中可插入多个导电构件。狭缝的大小和形状能够根据电极12的配置随意决定。借助于设置狭缝，无需在基板50上开细小的孔，因此容易设置必要的通孔。
其电极12的形成面朝向基板50的一侧的第1半导体芯片10被装载在基板50的没有形成布线图形52的一侧的面上。详细而言，在电极12上形成的导电构件，插入孔56，与在孔56的一侧的开口部形成的布线图形52(肩台部)进行电连接。即，导电构件被电连接到从孔56露出的布线图形52(肩台部)上。
据此，能在其一个面上形成布线图形52的基板50的两面装载第1和第2半导体芯片10、20。因此，与在两面形成布线图形的基板相比，可以降低成本和减少安装工序数，还能够求得半导体装置的轻型化。因此，能够开发生产率高的多芯片组件。
另外，在本发明中，导电构件不限定为凸点，作为其他导电构件的一个例子，有导电膏、导电球等。还有，导电构件可在基板50的孔56的布线图形52(肩台部)的一侧形成，并可将它与在半导体芯片10的一侧形成的导电构件两者一同作为导电部件。
在本实施例中，第1和第2半导体芯片10、20的外形大小相等。因此，电极12和电极22夹住布线图形52而进行连接。换言之，虽然有电极12和电极22分别连接在布线图形52(肩台部)的正反面的差异，但布线图形52的平面的连接部可形成在相同位置上。据此，在第1和第2半导体芯片10、20有各自的镜像对称的电路结构的场合。能够期求从同一外部端点90(包括可作外部端点90的代替件的端点。参考图10。)对双方的元件进行电连接。例如，第1和第2半导体芯片10、20是存储器时，能够从同一列外部端点90，对各个存储器的相同地址的存储单元进行信息读出和写入。进而，在第1和第2半导体10、20中，仅就选片端点的连接进行分离，用同一外部端点排列能够分别控制至少两个(可以是多个)半导体芯片。例如。在至少二个电极12和经基板50与它们相对的至少两个电极22之中，被基板50隔开的一对电极12和电22之中的仅仅某一个电极与布线图形52进行电连接，由此也可形成片选功能。另外，通过有选择地形成为使电极12或电极22与布线图形52进行电连接所需要的孔56，也可形成片选功能。另外，在本发明中，第1和第2半导体芯片10、20可至少各形成一个，也可装载多个第1半导体芯片和多个第2半导体芯片。
在第1半导体芯片10和基板50之间可敷设树脂。详细而言，在基板50没有布线图形52形成的面上，至少可在装载第1半导体芯片10的区域(包括孔56)敷设树脂。还有，在第2半导体芯片20和基板50之间也可敷设树脂。第2半导体芯片上的树脂，与第1半导体芯片10上的树脂可以是相同的材料。
在本实施例中，在第1半导体芯片10和基板50之间，以及在第2半导体芯片20和基板50之间两方都敷设了树脂。树脂可以是各向异性的导电材料54。各向异性导电材料54是导电粒子(填充剂)分散在粘结剂中的材料，所以有时也添加分散剂。作为各向异性导电材料54的粘结剂，多使用具热固化性的粘结剂。另外，作为各向异性导电材料54，多使用预先形成为薄片的各向异性导电膜，但也有使用液态材料的。各向异性导电材料54被挤压在导电构件和布线图形52之间，通过导电粒子求得两者间的电导通。另外，本发明不限于这些，作为第1和第2半导体芯片10、20的导电构件与布线图形52的电连接，有诸如利用导电树脂膏、由Au-Au、Au-Sn、焊锡等形成的金属键合以及借助于绝缘树脂的收缩力等形式，用其中的任何一种形式都可以。在利用其中任何的倒装键合方式的场合，为了减小热应力，提高可靠性，多在半导体芯片和基板之间封入绝缘树脂，另外，各向异性导电材料还兼具粘结剂和电导通的作用。
在基板50中与布线图形52的形成面相反一侧的面，至少敷设各向异性导电材料54的区域可成为粗糙面，即，可将基板50的表面弄粗糙，使其丧失平坦性。基板50表面的弄粗糙，在机械上可以吹砂，或者在物理上可用等离子体或紫外线，在化学上可用刻蚀剂。据此，能增加基板50与各向异性导电材料54的粘结面积，增大物理的和化学的粘结力，将两者更牢固地粘结在一起。
在基板50上可设置识别孔(图中未示出)和在该孔之上形成的识别图形(图中未示出)。依靠识别孔和识别图形可容易而确切地将导电构件插入孔56内并贯穿之。因此，在基板50上以避开第1半导体芯片10的装载区域形成识别孔和识别图形为宜。识别孔的形状和大小不限，识别图形只要能被识别就可以。识别图形可横过识别孔而形成，形状不限。另外，识别图形可在基板50上布线图形52形成面上的识别孔的开口部形成。例如，识别图形可由在设定于基板50的面上的二维座标中的X轴方向延伸的第1图形和在Y轴方向延伸的第2图形构成。无论如何，识别图形最好是能在基板平面上二维地控制半导体芯片10的位置的结构。另外，在基板50有透光性的场合，不一定要形成孔56，在该场合，识别图形可通过基板50被识别。肩台部、外部端点、布线图形的一部分或全部都可用作识别图形，孔或由印刷、激光加工等形成的标记也可被用作识别图形。
借助本实施例，能够在一面有布线图形52形成的基板50的两面装载第1和第2半导体芯片10、20。因此，与在两面形成布线图形的基板相比，可以降低成本和减少安装工序数，还能够求得半导体装置的轻型化。因此，能够开发生产率高的多芯片组件。
其次，对本实施例的半导体装置的制造方法进行说明。
图2A-图3B，作为导电构件的形成方法的一个例子，示意了半导体芯片的电极上的凸点的形成方法。详细而言，它们是第1凸点14的形成方法的示意图。导电构件在第1半导体芯片10的电极12和布线图形52之间形成。导电构件可以预先形成在电极12上，形成在布线图形52上也可以。在本实施例中，在第1半导体芯片的电极12上形成的第1至第3凸14、16、18点代表了任意数目的凸点，也能适用于至少一个凸点。
如图2A所示，在第1半导体芯片10的电极12的面的形成一侧，配置了毛细管34。在毛细管34中插入并贯穿引线之类的导线30。导线30虽然多由金、金-锡、焊锡、铜或铝等构成，但只要是导电材料就可以，没有特别的限制。在毛细管34的外侧的导线30上形成了球32。球32可利用例如电火花进行高压放电在导线30的端部形成。
另外，在本工序中，用于形成第1凸点14的导线30与用于形成第2凸点16(图中未示出)的导线30可以是不同构件，也可以是相同构件。即，第1至第3凸点14、16、18可以是有各自的导电性的构件，可根据需要来选定构件。
然后，将毛细管34配置在任何一个电极12的上方，将球32配置在任何一个电极12的上方。松开夹钳36，使毛细管34下落，将球32压在电极12上。以一定的压力压球32，在向电极12进行加压之际，施加超声波振动或热量等。这样，如图2B所示，导线30就被键合到电极12上。
然后，合拢夹钳36，夹住导线30，如图2C所示，使毛细管34和夹钳36同时上升。这样，导线30就被拉断，导线中含有球32的部分被留在电极上。在有需要形成凸点的电极12为多个的场合，可以在多个电极12上反复进行以上的工序。
另外，留在电极12上的导线30的一部分(包含球32)多呈导线30从被压的球32上拉断的样子，或许是由成环作用而致的凸状。
其次，进行图3A和图3B所示的工序。即，如图3A所示，将电极12上留有键合导线30的一部分(包含球32)的第1半导体芯片10装载到台40上，再如图3B所示，用加压夹具42压破导线30的一部分。另外，在本实施例中，是将留在多个电极12上的导线30的一部分同时压破的，对每一电极12，逐一压破其上的导线30的一部分也是可以的(压扁工序)。在此工序中，可以使用成排键合用键合器或单点键合用键合器。
这样，如图3B所示，在各个电极12上就形成了第1凸点14。第1凸点14，最好是用加压夹具压破，使其上端面平坦。
第2凸点16的形成方法，除了在电极12上预先形成第1凸点14之外，与图2A-图3B所示的相同。在第1和第2凸点14、16层叠在电极12上而形成的基础上，形成第3凸点。第2和第3凸点16、18最好是对第1凸点14垂直层叠。
本工序是对第1半导体芯片10进行叙述的，也可在第2半导体芯片20的电极22上形成导电构件，或形成凸点24以作导电构件。凸点24的形成方法可以采用与本工序相同的方法。在图1中，凸点24是一个；当需要时，也可以使多个凸点层叠起来。
依据上述的半导体芯片的安装方法，除第1凸点14之外，例如第2凸点16可用与第1凸点14不同的材料。例如，如果第1凸点14用金，第2凸点16用金-锡、焊锡等比金熔点低的金属形成时，第2凸点16形成后的压扁工序可采用熔融加热的湿回融(wet back)工序等，求得工序的简化。进而，不言而喻，也能进行以凸点本身作焊料的半导体芯片的安装。
另外，本实施例中，以用键合引线的球凸点为例进行了叙述，也可以使用作为凸点形成方法而一直采用的电解电镀法、无电解镀法、涂胶印刷法、球装载法等以及将它们适当地进行组合的方法。另外，也可在布线图形52上形成凸点，并用此作导电构件。
图4是本实施例的半导体装置的制造方法示意图。
将第1半导体芯片10装载到基板50上。详细而言，就是将第1半导体芯片10倒装键合到基板50上与布线图形52的形成面相反一侧的面上。在本工序中，不涉及倒装键合的方式。在基板50上有识别孔和识别图形形成时，可借助识别孔和识别图形来识别第1半导体芯片10在基板50上的位置而进行装载。这时，使导电构件(第1至第3凸点14、16、18)插入孔56中，与布线图形52进行连接。朝着基板50的一侧，对第1半导体芯片10加热加压，并施加超声波振动，能够使导电构件与布线图形52进行电连接。
将第2半导体芯片20倒装键合到基板50的有布线图形52形成的面上。即，第2半导体芯片被装载在有布线图形52的、与第1半导体芯片10相反的一侧的面上。在本工序中，不涉及倒装键合的方式。也可在经布线图形52与第1半导体芯片10相对称的位置装载第2半导体芯片20。换言之，电极22(凸点24)与第1半导体芯片10的电极12(第1至第3凸点14、16、18)夹住布线图形52进行连接。即，电极22(凸点24)被连接到布线图形52的一部分、通过孔56的区域。所有凸点都处于对基板50对称的位置的状况，由于第1半导体芯片10与第2半导体芯片20保持平衡，所以是理想的状况。
在第1半导体芯片10和第2半导体芯片20中，可以在将任何一种芯片装载到基板50上之后，再装载任何另一种芯片。这时，为了切实地将压力传递到半导体芯片的凸点上，使连接完全，最好是从第1半导体芯片10开始进行装载。另外，也可同时将第1和第2半导体芯片10、20装载到基板50上。通过同时装载，第1和第2半导体芯片10、20能以基板50为中心对称地被倒装键合。这样，由于压力从两个方向施加到设置在孔56上的布线图形52的一部分上，所以没有多余的应力施加在布线图形52上，而且装载半导体芯片的时间还会减半。
可以在基板50的第1半导体芯片10的装载区域(包含孔56)和基板50的第2半导体芯片20的装载区域，分别敷设树脂。分别敷设的树脂可以是相同的材料，也可是不同的材料。本工序在上述的倒装键合工序之前或之后进行皆可。在倒装键合工序后进行本工序的场合，可以从第1和第2半导体芯片10、20与基板50之间的空隙进行树脂注入。在本实施例中，各自的树脂皆是各向异性导电材料54。在本实施例中，由于使用了含于各向异性导电材料54中的导电粒子对第1和第2半导体芯片10、20进行倒装键合，所以在将各向异性导电材料54预先敷设在基板50上之后，才对各个半导体芯片进行倒装键合。这时，半导体芯片与基板的电连接和机械连接同时被完成，所以对缩短工序时间有利。
敷设树脂的工序可以是在任何一方的区域内敷设之后，再在任何另一方敷设，也可以是在双方的区域内同时敷设。当同时敷设时，例如在基板50上形成的孔56的一方的开口部未被布线图形52堵塞的场合，由于树脂最终会敷设在基板50的两面，所以能够高效地敷设树脂。也可以将第1和第2半导体芯片10、20同时装载到敷设在基板50的两面的树脂上。
在本实施例的半导体装置的制造方法中，使用了图4所示的制造装置。该制造装置包括第1和第2夹具60、62。
在用粘结剂、各向异性导电材料、合金或者金属键合等连接半导体芯片的场合，可以采用以下方法。
将第1和第2夹具60、62配置在经树脂装载到基板50上的第1和第2半导体芯片10、20的、与基板50相反一侧的位置上。第1和第2夹具60、62在具有对第1和第2半导体芯片10、20的电极形成面的相反一侧的面进行加压的面的同时，还具有向各个半导体芯片传递热量的加热装置。第1和第2夹具60、62本身也可成为加热器。另外，也可将夹具做得透明，通过夹具进行光照，并由此使之加热和固化。
也可使第1和第2夹具60、62与第1和第2半导体芯片10、20的电极形成面的相反一侧的面相接触，在对各个半导体芯片进行加热的同时，对着基板进行加压。由此，能够使敷设在基板50与第1和第2半导体芯片10、20之间的树脂的粘结力显现出来的同时，使各个半导体芯片的电极12、22与布线图形52进行电连接。进而，由于可以将第1和第2半导体芯片10、20同时装载到基板50上，所以能用少的工序制造半导体装置的同时，对称地安装各个半导体装置，在最佳的安装条件下制造半导体装置。另外，也可用第1和第2夹具60、62分别对第1和第2半导体芯片10、20进行加压和加热。可以根据装载在基板50上的半导体芯片的个数，预备多个第1和第2夹具60、62，也可以反复使用一个夹具。
进而，作为将第1和第2半导体芯片10、20的电极12、22与布线图形52进行电连接的工序，可对各个半导体芯片加压，甚至施加超声波振动。借助超声波振动，能切实地使电极12、22和布线图形52进行电连接。另外，作为使基板50上的树脂显现出粘结力的工序，可施加温度、光之类的能量。例如，当树脂是紫外线固化型树脂时，通过照射紫外线就能使树脂显现出粘结力。
(第2实施例)
与本实施例有关的半导体装置示于图5。半导体装置2包括第1和第2半导体芯片70、80以及基板50。
第1和第2半导体芯片70、80，除各自的外形大小不同外，与前面所述的第1和第2半导体芯片10、20有相同的结构。制造方法也能采用与前面所述相同的方法。在图5中，第1半导体芯片70比第2半导体芯片80小，但第1半导体芯片70也可是大的。即，依靠将任何一方的半导体芯片的电极键合到避开任何另一方的半导体芯片的电极的布线图形52的平面位置上，即使各个半导体芯片的大小不同，也能应用本发明。
(第3实施例)
本实施例的半导体装置示于图6。本实施例的半导体装置包括第1和第2半导体芯片10、20、基板50以及多个外部端点90。
多个外部端点90可以设置在朝向有布线图形52的基板50的面以及它的相反一侧的面之中的任何一个面上。在基板50上，可形成多个通孔92。在这种场合，布线图形52的一部分经由基板50的通孔92之上而形成。在外部端点90设置在朝向有布线图形52的基板50的面上的场合，外部端点90经通孔92从与基板50的有布线图形52形成的面相反的一侧突出出来。即，外部端点90可以设置在配线图形52的从通孔92露出的区域。
可以避开装载于基板50的外部端点90突出一侧的面上的半导体芯片(在图6为第1半导体芯片10)的装载区域，设置外部端点90。例如，第1和第2半导体芯片10、20装载在基板50的中央的场合，可以将布线图形52的一部分引出到它的外侧而设置外部端点90。据此，即使在第1和第2半导体芯片10、20的外形大小不同的场合，也能够高效地利用基板50的平面设置外部端点90。至少，有外部端点90形成的一侧的半导体芯片(在图6为第1半导体芯片10)，以不影响外部端点90的方式，研磨得比外部端点90所形成的高度要薄为宜。
图6上的半导体装置可称为端点90只设置在第1和第2半导体芯片10、20的装载区域之外的扇出型半导体装置。在该图中，各个半导体芯片外形的大小是相等的，但本实施例并非只限于此，其外形大小也可不相同。这与下面的实施例相符合。
布线图形52的设置有外部端点90的部分也可是肩台部。也可在布线图形52的表面的露出区域形成保护层(图中未示出)。保护层最好是阻焊剂等绝缘构件，特别要覆盖住布线图形52的表面以进行保护。外部端点90可用焊锡形成，也可由焊锡以外的金属、导电树脂等或它们的组合材料形成。
本实施例的变例的半导体装置示于图7～图9。图7和图9示出了基板50在平面上呈扩展形式的半导体装置。图8是使图7所示半导体装置的基板50呈弯曲状态的半导体装置的示意图。
基板50可以是能弯曲的构件(例如一般的柔性基板)，此外的结构则如上述的那样。多个外部端点90的情形也如前所述。如图7所示，在基板50是矩形的场合，作为例子，可在基板50的一个端部设置外部端点90的形成区域，在另一个端部设置至少各为一个的第1和第2半导体芯片10、20的装载区域。然后，可如图8所示，弯曲基板50，使第1和第2半导体芯片10、20与外部端点90成为相向的状态而得到半导体装置4。借助于弯曲基板50，在与被基板50围住的一侧的半导体芯片(在图8中是第2半导体芯片20)的有电极的面相反一侧的面和与相向于该面的基板50之间，可用粘结剂58固定。粘结剂58最好有对焊锡的耐热性，并且为减小加在外部端点90上的应力而质地柔软的树脂，例如，最好是硅系、聚酰亚胺系或环氧系树脂。
第1和第2半导体芯片10、20至少各设置一个。如图7所示，可在平面上重叠的位置上装载第1和第2半导体芯片10、20各一个。或者如图9所示，在平面上重叠的位置上装载第1和第2半导体芯片10、20各一个，进而在与基板50的外部端点90突出的一侧相反的一侧装载任何一个半导体芯片(在图9为第2半导体芯片20)。在图9所示的例中，基板50在布线图形52的面上被折成谷状而弯曲，因此可以重叠多个半导体芯片(第2半导体芯片20)。在该场合，第2半导体芯片20中与基板50相反的面之间可用粘结或机械的方法固定。据此，可以无浪费地增加半导体装置的平面面积，而高效地装载半导体芯片。
就平面而言，图8是仅在第1和第2半导体芯片10、20的装载区域内设置外部端点90的扇入型半导体装置。据此，由于基板50弯曲，各个半导体芯片10、20可以重叠，因而能够减小半导体装置的平面面积。另外，装载于基板50上的第1和第2半导体芯片10、20各自都可以是多个。
进而，无需特意形成外部端点90，以布线图形52从通孔92中露出的部分原样作为肩台部，可作成所谓的LGA(Land Grid Array，肩台网格阵列)型半导体装置。据此，可以降低外部端点的形成成本。
另外，可以在布线图形52的朝向与基板50相反的一侧的面上的诸如肩台部上形成外部端点90，这种场合，可不形成通孔92，使基板50弯曲的方向与图8上的相反。在该场合，也可以作成上述那样的LGA型半导体装置。在这种场合，为防止布线图形52短路，最好是在肩台部以外涂布抗蚀剂。
(第4实施例)
本实施例的半导体装置示于图10。图10是可弯曲基板50(柔性基板)被弯曲之前的半导体装置的示意图。本实施例的半导体装置包括第1和第2半导体芯片10、20以及基板50。
本实施例的半导体装置，其布线图形52有弯曲部53。弯曲部53的形式可以不管，它可以是从基板50的平面上突出出来的形式。也可在与弯曲部53对应的基板50的区域内形成通孔92。据此，作为一例，可使有凸部形状的夹具通过通孔92而形成凸状弯曲部53。在图10中弯曲部53是在与基板50中朝向布线图形52的方向相同的方向突出出来的，但也可经通孔92，向与基板50中有布线图形52形成的面相反的一侧突出出来。借助于设置弯曲部53，可以得到与上述外部端点90有相同功能的半导体装置。本实施例的半导体装置，由于包含有代替上述外部端点90、有与其同样的功能的位于布线图形52上的弯曲部53，所以适用于有外部端点的一切实施例。
最好是在弯曲部53以外的部分用抗蚀剂覆盖布线图形52。
进而可在弯曲部53中充填软树脂。如果这样地将外部端点作成弯曲部53，可以减少外部端点的形成工序、成本，进而由于可以以比焊锡硬的铜箔等作外部端点，所以在安装母板时，能进一步提高安装后温度循环的可靠性。
(第5实施例)
本实施例的半导体装置示于图11和图12中。图11和图12是基板100呈平面扩展形式的半导体装置的示意图。
在本实施例所示的半导体装置中，具有第1或第2半导体芯片10、20中的至少任何一个的装载区域的基板的一部分，在多个方向(2个方向、3个方向或4个方向)从外部端点90的区域延伸出来。然后，在多个方向延伸出来的基板的一部分，在平面上被重叠到外部端点90的区域而制造出层叠结构的半导体装置。
在图11所示的例子中，多个可弯曲的基板100、110(例如，一般的柔性基板)在一部分中被连接起来了。图11所示的半导体装置包括多个基板100、110以及多个第1和第2半导体芯片10、20。半导体装置可以是图7上的半导体装置的组合。对于基板100、110，在其一个端部装载第1和第2半导体芯片10、20，在另一个端部形成设置外部端点90的区域(包括布线图形之间的相互连接的区域)，并且将上述另一个端部在平面上进行重叠。在图示的例子中，是两个基板100、110部分地被重叠，但也可将3个或4个基板相互重叠。基板100、110能作成与上述基板50相同的结构。
形成于各个基板上的各个布线图形102、112的一部分可以相向，并直接进行连接。设置在任何一方的布线图形102上的外部端点90应与任何另一方的布线图形112实现电导通。各个布线图形102、112的连接，用施加超声波振动或加热加压等方式是简单的，但对方式不特别过问。例如，可以在一对布线图形102、112的一部分之间进行连接的区域内的任何一方的布线图形上设置外部端点90。即用同一个外部端点排列能够控制装载于多个基板上的多个半导体芯片，对基板间的连接方式以及外部端点90的形成方式不予过问。
可以使用具有部分地取代外部端点90的弯曲部53的布线图形52。在这种场合，可以形成以使相向的各个布线图形102、112进行连接的样子，朝着欲使布线图形52的弯曲部53突出的方向弯曲的、并使之从基板表面突出的外部端点。
另外，基板可以是多个，对连接在一起的基板100、110的配置不予过问。还有，一对的第1和第2半导体芯片10、20至少要有一个，例如，可以是在任何一方的基板上装载第1和第2半导体装置芯片10、20，而在任何另一方基板上只装载第1或第2半导体芯片10、20中的任何一个的形式。
与上述例子不同，图12示出的是在一个基板100上，基板100的一部分在多个方向从外部端点90的区域延伸出来。例如，基板100具有外部端点90的区域，并且它的一部分从该区域向上、下、左、右4个方向中的至少任何两个方向延伸出来。然后，延伸出的基板100的一部分在平面上被重叠到外部端点90的区域。据此，由于在进行弯曲之前能够将外部端点90的区域的厚度抑制到一个基板的厚度，因此，可期求半导体装置的小型化和轻型化。
图13是将多个基板进行连接的场合的各个布线图形的连接方式变例的示意图，它是显示出各个布线图形间的连接部分的半导体装置的一部分的示意图。在本实施例的变例中，包括有多个基板100、110，且基板100上的布线图形102的形成面与基板110上的配线图形112的形面，朝向同一方向而进行连接。
各个布线图形102、112可以经至少在一个基板上形成的多个通孔92而相互连接。详细而言，就是各个布线图形之中的任何一个布线图形在通孔92的内侧朝任何另一方弯曲而进行连接。在这种场合，任何另一方随着任何一方的布线图形的弯曲形状而弯曲。至于连接，施加超声波振动或进行加热加压的方式是简便的，但对方法不特别过问。另外，为了形成外部端点，在通孔92内进行连接的两方的布线图形102、112可从位于最外侧的基板的通孔的开口部突出出来。在这种场合，如果在通孔92的内侧充填焊锡等焊料或导电膏等以确保电连接，也可以不伴之以弯曲。通孔92可以在各个基板100、110在平面上重叠的区域贯穿各个基板100、110而形成，在各个布线图形连接在一起的方式下，通孔92至少要在一个基板上形成。另外，如果是多个基板，对各个基板的连接的配置可不予过问。
根据本实施例，可以用多个基板100、110连接在一起的基板，且可以在其上装载较多的半导体芯片。因此，能够开发生产率高的多芯片组件。
(第6实施例)
本实施例的半导体装置示于图14中。图14所述的半导体装置5包括第1半导体芯片10、第2半导体芯片20以及基板50。
在本实施例中，第1和第2半导体芯片10、20中的任何一个被倒装键合，任何另一个通过引线键合而被安装。在该图中，在第2半导体芯片20的一侧，电极22与布线图形52进行了引线键合。在本实施例中，第1和第2半导体芯片10、20可分别是多个，例如在基板50的一侧可将任何一个半导体芯片进行倒装键合连接，又将任何一个半导体芯片进行引线键合连接。
第1半导体芯片10和基板50与上面所述的一样。在图14中，第2半导体芯片20上的多个电极22与布线图形52通过引线124进行了电连接。引线124可以是上述导线30。连接方法如前所述，从电极22和布线图形52之中的任何一方向任何另一方进行连接。引线124和布线图形52的连接部可以是孔56上的布线图形52的一部分(肩台部)，在第2半导体芯片20的一侧进行引线键合的场合，也可连接到避开孔56的布线图形52上。
可以对第2半导体芯片20进行倒装键合，而对第1半导体芯片10进行引线键合。即，可使引线与在孔56的内侧露出的布线图形52的一部分(肩台部)相连接。
无论如何，在应用本实施例的场合，也能在一个面上形成布线图形52的基板50的两面装载第1和第2半导体芯片10、20。因此，与在两面形成布线图形的基板相比，可以降低成本和减少安装工序数，还能够求得半导体装置的轻型化。因此，能够开发生产率高的多芯片组件。
另外，采用引线键合的一侧的半导体芯片20的周围一般用树脂126密封。可以用树脂126保护半导体芯片20，使其免受外部环境影响。还有，以用芯片键合材料(图中未示出，参照图15)在半导体芯片20与基板50之间进行粘结之后，再进行引线键合工序为宜。
图15中给出了本实施例的变例的半导体装置。半导体装置6包括第1和第2半导体芯片10、20以及基板50。
在该图中，第1和第2半导体芯片10、20两方是通过引线键合求得电连接的。与第1半导体芯片10的电极相连接的引线134被连接到从孔56露出的布线图形52的一部分(肩台部)上。即，可用该图中的引线134作为上述导电构件。另外，第1和第2半导体芯片10、20的大小可以不同，各个引线124、134与布线图形52的连接部可以在平面上重叠，也可不相同。
作为半导体装置6的制造方法，可以在将装载于任何一方的半导体芯片进行引线键合后用树脂密封其周围，之后，再对任何另一方进行同样的工序。由此，可使用原有的制造装置制造半导体装置。
另外，在图14和图15中，可进而形成外部端点(图中未示出)。外部端点可以呈上述或下述的形式和结构。因此，例如可以在基板50的任何一个面上，避开半导体芯片的装载区域，使与布线图形52有电导通的外部端点突出出来。不管怎样，在有外部端点形成的场合，只要使与布线图形52有电导通的端点在表面上露出即可。
在上述实施例中，对包含部分具有外部端点90或弯曲部53的布线图形52的半导体装置进行了叙述，但也可将基板50的一部分延伸出来，以求从此处进行外部连接。也可将基板50的一部分作成连接器的引线，将连接器安装到基板50上。
进而，可以不是特意地形成外部端点90，而是利用母板安装时涂敷在母板侧的焊膏，借助它在熔融时的表面张力最终形成外部端点。这种半导体装置是所谓的肩台网格阵列型半导体装置。
上述实施例中所示的内容，在可能限度内适用于其它实施例。
在图16中，给出了安装有本实施例的半导体装置4的电路基板200。关于电路基板200，一般使用诸如玻璃环氧基板之类的有机基板。在电路基板200中，由诸如铜等材料构成的布线图形210形成了所要求的电路，通过对这些布线图形与半导体装置4的外部端点90进行机械连接，可期求它们之间的电导通。
然后，作为具有应用本发明的半导体装置的电子装置，在图17中给出了笔记本型个人计算机1000，在图18中给出了移动电话2000。
另外，在上述发明的构成要素中，可以用“电子元件”置换“半导体芯片”，将电子元件(无论是有源元件或无源元件)像半导体芯片那样安装到基板上制造电子部件。作为制造这样的电子部件所使用的电子元件，例如有光元件、电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器或者熔断器等。
进而，上面所述的一切安装形式也可以是将半导体芯片和上述其他电子元件混合安装在基板上的半导体装置(组装组件)。

Claims (32)

1.一种半导体装置，其特征在于：
包括至少一个基板，其上形成多个孔，其中一个面上形成布线图形，同时上述布线图形的一部分与上述孔重叠；
至少一个第1半导体芯片，它具有多个电极，并装载于上述基板的另一面上；
至少一个第2半导体芯片，它具有多个电极，并装载于上述一个面上；以及
一种导电构件，供配置于上述孔内、与上述第1半导体芯片的上述电极和上述布线图形进行电连接之用。
2.如权利要求1所述的半导体装置，其特征在于：
上述第1半导体芯片与上述第2半导体芯片在平面上有重叠的部分。
3.如权利要求1或权利要求2所述的半导体装置，其特征在于：
在上述第1和第2半导体芯片中，至少一个芯片的上述电极与上述布线图形藉助于引线键合连接起来。
4.如权利要求1或权利要求2所述的半导体装置，其特征在于：
在上述第1和第2半导体芯片中，至少有一个被倒装键合。
5.如权利要求1所述的半导体装置，其特征在于：
上述第1和第2半导体芯片被倒装键合，
上述第1半导体芯片的上述电极与上述孔相向配置。
6.如权利要求5所述的半导体装置，其特征在于：
在上述基板和上述第1半导体芯片之间敷设树脂。
7.如权利要求5所述的半导体装置，其特征在于：
在上述基板和上述第2半导体芯片之间敷设树脂。
8.如权利要求5所述的半导体装置，其特征在于：
上述树脂是含有导电粒子的各向异性导电材料。
9.如权利要求5所述的半导体装置，其特征在于：
设置多个上述基板，任何一对上述基板中每一基板的上述布线图形的一部分之间相向配置，并且上述布线图形之间进行电连接。
10.如权利要求5所述的半导体装置，其特征在于：
上述基板被弯曲。
11.如权利要求10所述的半导体装置，其特征在于：
在上述第1半导体芯片和上述第2半导体芯片中，至少任何一方设置成多个芯片，
设置成多个芯片的上述一方的各半导体芯片层叠在一起。
12.如权利要求5至11中任何一项所述的半导体装置，其特征在于：
上述导电构件是层叠了的多个凸点。
13.如权利要求5至11中任何一项所述的半导体装置，其特征在于：
上述第1半导体芯片的外形和上述第2半导体芯片的外形相等。
14.如权利要求13所述的半导体装置，其特征在于：
上述第2半导体芯片对上述第1半导体芯片有镜像对称的电路结构。
15.如权利要求5至11中任何一项所述的半导体装置，其特征在于：
上述第2半导体芯片的电极在上述孔上与上述布线图形相连接。
16.如权利要求5至11中任何一项所述的半导体装置，其特征在于：
上述第2半导体芯片的电极在避开上述孔的位置与上述布线图形相连接。
17.如权利要求10所述的半导体装置，其特征在于：
装载上述基板的上述半导体芯片的区域以外的区域，形成与上述半导体芯片进行电连接的多个外部端点。
18.如权利要求9所述的半导体装置，其特征在于：
多个外部端点避开装载上述第1和第2半导体芯片之中至少一方的区域，在上述布线图形上形成。
19.如权利要求18所述的半导体装置，其特征在于：
上述外部端点设置在上述一对布线图形的一部分之间相互连接的区域内的任何一方的上述布线图形上。
20.如权利要求17至19中任何一项所述的半导体装置，其特征在于：
上述基板上形成多个通孔，
上述布线图形的一部分通过上述通孔，
上述外部端点经上述通孔，从上述基板的上述第1半导体芯片一侧突出。
21.一种电路基板，其特征在于：
它装载有权利要求1、2、5、6、7、8、9、10、11、17、18、19中任何一项所述的半导体装置。
22.一种电子装置，其特征在于：
它有权利要求1、2、5、6、7、8、9、10、11、17、18、19中任何一项所述的半导体装置。
23.一种半导体装置的制造方法，其特征在于：
包括有多个孔和在一侧的面上形成、其一部分穿过上述孔的布线图形的基板的另一侧的面上，装载有第1半导体芯片的工序；以及
在上述基板的上述布线图形的形成面上装载有第2半导体芯片的工序，
在装载有上述第1半导体芯片的工序中，
上述第1半导体芯片的电极朝向上述孔配置，经过在上述孔的内侧设置的导电构件，将上述电极和上述布线图形进行电连接。
24.如权利要求23所述的半导体装置的制造方法，其特征在于：
上述导电构件至少是一个凸点，
进而包括在上述第1半导体芯片的电极上预先设置上述凸点的工序。
25.如权利要求23所述的半导体装置的制造方法，其特征在于：
进而包括在上述基板中装载有上述第1半导体芯片的区域敷设树脂的工序。
26.如权利要求25所述的半导体装置的制造方法，其特征在于：
进而包括在上述基板中装载有上述第2半导体芯片的区域敷设树脂的工序。
27.如权利要求26所述的半导体装置的制造方法，其特征在于：
在上述基板与上述第1半导体芯片之间，在上述基板与上述第2半导体芯片之间，同时进行设置各自的上述树脂的工序。
28.如权利要求25所述的半导体装置的制造方法，其特征在于：
包括在设置上述树脂的工序后，将上述第1和第2半导体芯片装载在上述基板上，对与各自的上述第1和第2半导体芯片中朝向上述基板一侧的面相反一侧的面进行加压和加热的工序。
29.如权利要求23至28中任何一项所述的半导体装置的制造方法，其特征在于：
上述第2半导体芯片对上述第1半导体芯片有镜像对称的电路结构。
30.如权利要求23至28中任何一项所述的半导体装置的制造方法，其特征在于：
将上述第2半导体芯片的电极在上述孔上与上述布线图形相连接。
31.如权利要求23至28中任何一项所述的半导体装置的制造方法，其特征在于：
将上述第2半导体芯片的电极在避开上述孔的位置与上述布线图形相连接。
32.一种半导体装置的制造装置，其特征在于：
包括从与在基板两面上经树脂装载了的多个半导体芯片中朝向上述基板一侧的面相反一侧的面起隔开一定间距配置的第1和第2夹具，
上述第1和第2夹具具备对上述半导体芯片的上述相反一侧的面加压的面和使热传递到上述半导体芯片上的加热装置，夹住各自的半导体芯片同时分别进行加压并加热，使上述基板上树脂的粘结力显现出来，并使上述半导体芯片安装在上述基板上。
CNB00803317XA 1999-10-01 2000-09-29 半导体装置及其制造方法和制造装置 Expired - Fee Related CN1199269C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP281423/99 1999-10-01
JP281423/1999 1999-10-01
JP28142399 1999-10-01

Publications (2)

Publication Number Publication Date
CN1339176A true CN1339176A (zh) 2002-03-06
CN1199269C CN1199269C (zh) 2005-04-27

Family

ID=17638966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00803317XA Expired - Fee Related CN1199269C (zh) 1999-10-01 2000-09-29 半导体装置及其制造方法和制造装置

Country Status (6)

Country Link
US (1) US6489687B1 (zh)
JP (1) JP3633559B2 (zh)
KR (1) KR100459971B1 (zh)
CN (1) CN1199269C (zh)
TW (1) TW473950B (zh)
WO (1) WO2001026155A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411261C (zh) * 2002-08-29 2008-08-13 索尼株式会社 半导体装置
CN104425397A (zh) * 2013-08-30 2015-03-18 南茂科技股份有限公司 一种晶圆级封装方法及封装结构
CN104517912A (zh) * 2013-09-30 2015-04-15 南茂科技股份有限公司 薄膜覆晶封装结构
CN104617075A (zh) * 2013-11-01 2015-05-13 南茂科技股份有限公司 一种引线框架的封装结构及其制造方法
CN104752380A (zh) * 2013-12-31 2015-07-01 晟碟信息科技（上海）有限公司 半导体装置
CN105845637A (zh) * 2014-11-07 2016-08-10 瑞鼎科技股份有限公司 双面覆晶薄膜封装结构及其制造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6660548B2 (en) * 2002-03-27 2003-12-09 Intel Corporation Packaging of multiple active optical devices
JP3576146B2 (ja) 2002-04-05 2004-10-13 沖電気工業株式会社 半導体装置
JP3560599B2 (ja) * 2002-04-26 2004-09-02 松下電器産業株式会社 電子回路装置
CN1679154A (zh) * 2002-05-16 2005-10-05 新加坡国立大学 晶片级无电镀铜法和凸块制备方法,以及用于半导体晶片和微芯片的渡液
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
JP4557757B2 (ja) 2005-03-14 2010-10-06 株式会社東芝 半導体装置
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP5543071B2 (ja) * 2008-01-21 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびこれを有する半導体モジュール
US8344491B2 (en) * 2008-12-31 2013-01-01 Micron Technology, Inc. Multi-die building block for stacked-die package
US20100289130A1 (en) * 2009-05-12 2010-11-18 Interconnect Portfolio Llc Method and Apparatus for Vertical Stacking of Integrated Circuit Chips
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Ｎｅｃネットワークプロダクツ株式会社 半導体装置の製造方法
TWM408126U (en) * 2010-12-10 2011-07-21 Chunghwa Picture Tubes Ltd Conductive pad structure, chip package structure and active device array substrate
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
US10483237B2 (en) 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules
DE102018103979B4 (de) 2018-02-22 2021-10-14 Infineon Technologies Ag Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825691B2 (ja) 1974-04-16 1983-05-28 ザ ダウ ケミカル カンパニ− クウキキホウ ニ ヨル ポリウレタンフオ−ムセイゾウホウ オヨビ ソコカラツクラレタモノ
JPS50136357U (zh) * 1974-04-25 1975-11-10
JPS5816557A (ja) * 1981-07-23 1983-01-31 Nec Corp 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH04277699A (ja) * 1991-03-05 1992-10-02 Mitsubishi Electric Corp 半導体装置搬送治具
JPH06302645A (ja) * 1993-04-15 1994-10-28 Fuji Xerox Co Ltd 電子部品の端子接続方法とこの接続方法で接続した電子機器およびその端子接続用バンプ
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
JPH1168026A (ja) * 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
JP3165959B2 (ja) * 1997-10-06 2001-05-14 ローム株式会社 半導体チップの実装構造および半導体装置
JP3055619B2 (ja) 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
JP3648053B2 (ja) 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP2000133766A (ja) * 1998-10-29 2000-05-12 Sony Corp 半導体装置
JP2000294722A (ja) * 1999-04-01 2000-10-20 Nec Corp 積層化チップ半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411261C (zh) * 2002-08-29 2008-08-13 索尼株式会社 半导体装置
CN104425397A (zh) * 2013-08-30 2015-03-18 南茂科技股份有限公司 一种晶圆级封装方法及封装结构
CN104425397B (zh) * 2013-08-30 2017-04-12 南茂科技股份有限公司 一种晶圆级封装方法及封装结构
CN104517912A (zh) * 2013-09-30 2015-04-15 南茂科技股份有限公司 薄膜覆晶封装结构
CN104617075A (zh) * 2013-11-01 2015-05-13 南茂科技股份有限公司 一种引线框架的封装结构及其制造方法
CN104617075B (zh) * 2013-11-01 2017-12-15 南茂科技股份有限公司 一种引线框架的封装结构及其制造方法
CN104752380A (zh) * 2013-12-31 2015-07-01 晟碟信息科技（上海）有限公司 半导体装置
CN104752380B (zh) * 2013-12-31 2018-10-09 晟碟信息科技（上海）有限公司 半导体装置
CN105845637A (zh) * 2014-11-07 2016-08-10 瑞鼎科技股份有限公司 双面覆晶薄膜封装结构及其制造方法

Also Published As

Publication number Publication date
CN1199269C (zh) 2005-04-27
KR20010099816A (ko) 2001-11-09
JP3633559B2 (ja) 2005-03-30
WO2001026155A1 (fr) 2001-04-12
KR100459971B1 (ko) 2004-12-04
TW473950B (en) 2002-01-21
US6489687B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1171298C (zh) 半导体器件
CN1112724C (zh) 半导体器件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
TWI311348B (en) Semiconductor device
CN1277737A (zh) 半导体装置及其制造方法、电路基板和电子装置
US7521810B2 (en) Chip stack package and manufacturing method thereof
CN1574310A (zh) 中间衬底及具有半导体元件、中间衬底和衬底的结构体
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1516898A (zh) 半导体装置及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1790651A (zh) 芯片集成基板的制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1574346A (zh) 一种制造半导体器件的方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
CN1702857A (zh) 半导体器件及其制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
CN1698198A (zh) 半导体器件及其制造方法
TWI497657B (zh) 打線結構及其製作方法
TW200901396A (en) Semiconductor device package having chips

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20130929