CN1299340C - 结晶半导体以及半导体装置的制造方法 - Google Patents

结晶半导体以及半导体装置的制造方法 Download PDF

Info

Publication number
CN1299340C
CN1299340C CNB971252556A CN97125255A CN1299340C CN 1299340 C CN1299340 C CN 1299340C CN B971252556 A CNB971252556 A CN B971252556A CN 97125255 A CN97125255 A CN 97125255A CN 1299340 C CN1299340 C CN 1299340C
Authority
CN
China
Prior art keywords
film
manufacture
catalytic elements
crystallization
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971252556A
Other languages
English (en)
Other versions
CN1186326A (zh
Inventor
山崎舜平
大谷久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1186326A publication Critical patent/CN1186326A/zh
Application granted granted Critical
Publication of CN1299340C publication Critical patent/CN1299340C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Abstract

为覆盖非晶膜，设置构成掩模的氧化硅膜，在其上形成具有镍等促进结晶化的催化元素的覆膜，在此状态下如果进行热退火，催化元素从孔向非结晶硅膜中扩散，从而获得结晶硅膜。此硅膜具有结晶方向一致的特征。接着在照样附着有掩模的状态下，送入含有氯的气体。这时虽然在孔部分的硅膜上可使催化元素透过，但调整气氛与温度，形成不蚀刻硅膜厚度的氧化膜。在此工序中用卤素通过孔将硅膜中的催化元素去除，而硅的结晶性不变化。因此得到了良好的结晶性硅膜。

Description

结晶半导体以及半导体装置的制造方法
技术领域
本发明涉及具有结晶性的硅半导体覆膜，比如，多晶硅膜、单晶硅膜、微晶硅膜的制造方法。采用本发明所制造的结晶性硅膜用于各种半导体器件。
背景技术
用薄膜半导体的晶体管(以下称TFT)已众所周知。这就是在基板上形成薄膜半导体，尤其是硅半导体薄膜，进而用该薄膜半导体构成晶体管。TFT虽然已应用于多种集成电路中，但尤其令人注目的是，作为在有源矩阵型液晶显示装置的多个象素中所设置的开关器件，在外围电路中所形成的驱动元件。
作为用于TFT的硅膜是非晶硅膜虽然比较简单方便，但是存在电气性能跟用于半导体集成电路的单晶半导体相比较相当低这样的问题。因此，它仅仅局限于被用作为有源矩阵电路的开关器件。为了提高TFT的特性，最好利用具有结晶性的硅薄膜。除单晶硅以外，还有具有结晶性的硅薄膜称为多结晶硅、多晶硅、微结晶硅等。为了获得具有这样的结晶性的硅薄膜、首先应该先形成非晶硅薄膜，然后通过加热(热退火)使其结晶。因为这种方法是在一边保持固体状态一边使非晶状态变成为结晶状态，故又被称为固相生长法。
在固相生长的工序中，如果添加适当的金属元素、把它作为催化剂，就确实能促进结晶。也就是说，已经判明，可在向非结晶硅薄膜表面上微量地淀积从镍、钯或铂、铜、银、金、铟、锡、磷、砷、锑(更一般地讲，VIII族、IIIb族、IVb族、Vb族元素)中选择出来一种或多种元素，然后，通过加热，在55℃、约4小时的处理时间下进行结晶。(特开平6-244103)
大家都知道，在非晶硅膜的整个面上均匀地形成上述催化元素覆膜之时，所得到的硅薄膜的晶体方向虽然都是随机的，比如，特开平7-45519号和特开平7-66425号中所公开揭示出地那样，通过有选择地添加，可以控制结晶的方向。在这样的结晶方向上获得的结晶硅膜在制造器件方面可利用的价值很大。把进行这样的晶体生长方法称作为横向生长或侧向生长。
因此，不能忽视导入到硅膜中的催化元素对于电特性、可靠性带来恶劣影响。大家都知道，一般来讲，催化元素中镍、钯、铂、铜、银、金在包含有卤化物(尤其氯化物)的气氛中用高温加热将成为卤化物进而被蒸发。但是，在含有硅的场合下，由于与此同时硅也成为卤化物(如二氯硅烷等)进而被蒸发，因此，仅仅有选择地除去上述催化元素是困难的。
为了防止硅的蒸发，应在氧化气氛中进行热退火处理，在硅膜表面上形成氧化硅层、由此，使催化元素凝聚，采用通过去除氧化硅层，从硅膜中去除催化元素的方法。(特开平7-183538号)
当然，为了得到这样的氧化硅、需要在700℃以上的高温进行处理，因而抵销了由催化元素而产生的低温结晶化效果，所以希望在更低的温度下去除催化元素。
下面用图2对上述热硅被利用的方法给予简单地说明。在基板11上，形成氧化硅等的基底绝缘膜12以及非晶硅膜13。在非晶硅膜上，用氧化硅或者氮化硅等材料形成掩模14。在掩模14上设置用于引入催化元素的孔15。(图2(A))。
其次，淀积催化元素或含有催化元素的覆膜(例如，硅化镍，醋酸镍等)16。作为一种淀积方法可以使用溅射法(特开平7-45519或特开平7-66425)、气相生长法(特开平7-33548)、旋涂法(特开平7-130652)等。(图2(B))
其次，若在适当的温度下，进行热退火，则催化元素，首先使孔15正下面部位17的非结晶硅膜结晶化(图2(C))。
随后，催化元素在结晶化的同时往横方向上进行扩散，使离开孔15的部分18也进行结晶(把它称作为横向或侧向生长)。(图2(D))。
接着再去除掩模14(图2(E))。
在氧化硅膜的温度、气氛下，使硅膜氧化得到催化元素变为低浓度的硅膜20和催化元素浓度高的氧化硅膜(热氧化膜)19。当在上述气氛中添加含有卤族元素气体(比如氯化硅)。则包含于热氧化膜19中的催化元素就成为氯化物而被去除。(图2(F))。
上述工艺有两个缺点(1)需要进行高温(700℃以上)热处理。(2)为了刻制成掩模，必须丙次对外部进行取出。
发明内容
本发明的目的是改进上述缺点的全部或一部分。
根据本发明的一个方面，一种结晶半导体的制造方法，具有：在包含非晶硅的膜上形成具有催化元素导入孔的掩模膜的第一工序；在所述催化元素导入孔上形成具有催化元素的覆膜的第二工序；通过热处理，使所述包含非晶硅的膜横向生长的第三工序；以及导入具有卤化物和氧的气体，并在450～700℃下，对所述横向生长的硅膜进行热处理的第四工序。
根据本发明的另一个方面，一种半导体器件的制造方法，包括：在基板上面，设置包含硅的半导体层的工序；在所述半导体层上设置具有开口部分的掩模的工序；通过所述掩模开口部分设置为促进在所述半导体层上结晶化的催化材料的工序；同所述催化材料一起加热所述半导体层使之结晶化的工序；以及在所述结晶化工序之后，通过所述掩膜开口部分去除所述催化材料的工序。
根据本发明的再一个方面，一种结晶半导体的制造方法，具有：在包含非晶硅的膜上形成具有催化元素导入孔的掩模膜的第一工序；在所述催化元素导入孔上形成具有催化元素的覆膜的第二工序；通过热处理，使所述包含非晶硅的膜横向生长的第三工序；以及导入具有卤化物和氧的气体，对所述横向生长的硅膜进行热处理的第四工序，其特征在于：
从所述第三工序转移到所述第四工序时的温度为450℃以上。
为了达到上述目的，本发明在非晶硅膜上形成选择地具有催化元素导入孔的掩模之后，用溅射法、气相生长法、旋涂法等的方法形成含有催化元素的覆膜，采用在适当温度下将其退火处理的办法，进行非晶硅膜的横向生长。其特征在于连续地，在具有卤化物(比如，氯化物)气氛中，通过在450℃-700℃下进行加热，将硅膜中的催化元素从催化元素导入孔中排除出去。
此去除催化元素工序中的气氛，在热处理温度下，虽然催化元素透过催化元素排出孔表面，不过必须形成满足不刻蚀硅膜程度的厚度(最好为20～150 )的氧化膜条件。更可取的是把氯化氢，氧、氮和稀有气体作为主要成份作成含有氮和稀有气体20～95％，最好为50～70％、并且含有氧5～40％。
关于卤化物的浓度，虽然随物质不同而异，但是在一般容易使用的氯化氢的场合下，如果含有0.5％以上的话，就是有很好的效果。
本发明对于现有的横向生长工序来讲，具有附加催化元素处理工序的特征。而且，催化元素处理工序又具有可从横向生长连续进行转移的特征。这一点上可以与图2所示的现在方法进行比较，产量高、而且，处理温度也低，在该催化元素处理工序中可以只改变固相生长工序中使用的炉温及其气氛。因为该工序又兼作炉内清洗，所以不需要特别添置新的设备。
按以上方法得到的晶体硅膜，随后通过照射激光或者与其同等的强度的光，便可以进一涉提高其结晶性。
并且，从提高与具有催化元素的膜之间的附着性的目的出发，可以在催化元素进入孔部分上的该非结晶硅膜上形成厚度为100 以下的氧化膜。
在上述工序中，从横向生长工序转向催化元素去除工序之际的温度以取450℃以上为好。其理由在于，基板温度越低，硅中的镍溶解度越低，镍将以硅化镍形式被析出来。这样的析出物，即使在此后的工序中镍被去除，也作为结晶缺陷残留下来，因而对电气性能将带来坏的影响，特别是当温度降低到450℃以下时，可观察到这样的析出物。
在本发明中，镍作为催化元素被使用的场合下，可以获得最显著的效果，作为其它可应用的催化元素的种类，更可取的是利用Pd、Pt、Cu、Ag、Au、In、Sn、P、As和Sb。也可以使用从VIII族元素、IIIb、IVb、Vb元素中选择的一种或多种元素。
附图说明
图1是表示本发明基本构成图。
图2是表示现有的去除催化元素的工序图。
图3是表示实施例的TFT制造工序图。
图4是表示催化元素引入与去除的示意图(剖面图)。
图5是表示催化元素引入与去除的示意图(剖面图)。
具体实施方式
在本实施例中，示出了形成具有在玻璃基板上的结晶硅膜，再利用这一硅膜制作薄膜晶体管(TFT)的例子。在本实施例举中，7059号麻粒玻璃作为基板。其大小为100mm×100mm。首先在涂敷了厚为2000 的氧化硅膜的基板31上，通过等离子CVD法或LP CVD法形成厚为100 ～1500 的非晶硅膜。在此，用等离子CVD法进行成膜，非晶硅膜厚度为500 。
进一步，运用溅射方法进行成膜，氧化硅膜一掩模33厚度为1000 以上，这里为1200 。关于此氧化硅膜33的厚度、根据发明人实验证实，即便是500 也没有问题，但由于存在针孔，为了防止把镍导入到不打算要的地方，因此进而保持裕量。并用通常的光刻工序把氧化硅膜33刻制成所需要的图形，从而形成用于Ni导入的34a与34b。(图3(A))。
经过这样加工处理的基板，再用旋涂法形成醋酸镍超薄膜35。以下将对此工序作一简单说明。首先用稀氟酸稍作处理，从而去除掉存在于镍导入孔34a和34b上的污染物或自然氧化膜。如果上述蚀刻工序与本工序之间的间隔时间短的话将本工序省略掉也可以。接着，在氧化气氛中，用紫外线进行照射，则在孔34a与34b上形成极薄的(1 0～50 )氧化硅膜。
氧化硅的厚度由紫外线照射时间来决定。不用紫外线照射而使热氧化法也可以，使用过氧化氢等氧化剂也行。这样作所形成的氧化硅膜对于改善醋酸镍溶液等硅膜之间的附着性上是必要的。如果不实施这样的氧化处理，由于硅不粘水溶液，所以在孔34a及孔34b内就不会形成醋酸镍膜。
接着，向基板上滴入2ml的醋酸镍水溶液(镍浓度为100ppm)将此状态保持5分钟之后，再用旋转器甩干(2000rpm、60秒)，由此，获得极薄的醋酸镍膜35。(图3(B))
接着，采用进行550℃(氮气气氛中)、8小时的热处理的办法，进行了非晶硅膜32的结晶化。这时，首先醋酸镍膜迅速热分解，变成镍膜，它在跟非晶硅膜附着的地方开始结晶，随后，如图中箭头所示，结晶化向其周围推进，即便是在用掩模覆盖了的领域也都进行了结晶化。因而，得到了已结晶的硅膜36a以及36b。从孔34a推进的结晶和从孔34b推进的结晶基体上在中央部位相碰，从而在这些地方形成了晶界37。这个部分是镍浓度特别高的部分。(图3(C))
接着，照样将温度保持在550℃，向气氛中导入氯化氢，进行对镍的去除。在本实施例中，氮的分压为88％，氧的分压为10％、氯化氢的分压为2％。在此状态下，经过放置10～60分钟，进行了对Ni的去除。
此期间，照旧保持基板温度不变的状态下转换工序是十分重要的。如果基板温度降低了，则硅中镍的溶解度随之降低，镍将以硅化镍的形式被析出来。这样的析出物，在后面的工序中即使去除了镍，也作为结晶缺陷残留下来，对电气特性带来恶劣影响。尤其若降低到450℃以下，都可观察到这样的析出物。
因此，如本实施例这样地不改变基板温度连续地转换工序，因为在镍不析出的状态下，可以被去除，所以上述问题将不会发生。而且，在本发明中，就连续地转换工序来说，采用改变气体的导入的办法便可以容易地完成。
其结果，使硅膜36a以及36b中的镍浓度降了下来。再有，存在于晶界37中的镍浓度也显著地降低，其它部分38只确认了不明确的晶界存在。(图3(D))。
因此，已进行固相生长的横向生长。对它用KrF激元激光(波长248mm)进行照射，进一步可以使其结晶化提高。这期间，激光能量密度更可取的是300～350mJ/cm-2。这样以来，除固相生长法形成的结晶之外，又照射激光进一步提高了结晶性，在镍膜同非结晶硅附着的孔34a及孔34b中结晶方向不一致是由于结晶性不良的缘故。尤其在结晶晶界上能观察到许多非晶残余物。因此，借助于进行激光照射，是期望这样的结晶晶界的非晶成分也能够完全地被结晶起来。
接着，去除掩模33，又把已结晶的硅膜刻制成图形，形成岛状区域39。这个岛状区域39就作为TFT的有源层(图3(E))。
接着，用等离子CVD法淀积厚度为200～1500 ，在这里为1000 的氧化硅膜40。此氧化硅膜起栅绝缘膜的作用。故必须重视对这一氧化硅膜40的制作。在这儿，用TEOS作为原材料，在氧气与基板的温度为150～600℃，更可取地为300～450℃下，用等离子CVD法进行分解和淀积。TEOS与氧的压力比为1∶1～1∶3。压力为0.05～0.5torr，RF功率为100～250W。
或者用TEOS作为原材料与臭氧一起，用减压CVD法或者常压CVD法，将基板温度设定为350～600℃，更可取地为400～550℃形成氧化硅膜。在成膜以后，最好在氧或者臭氧气氛中，在400～600℃下进行30～60分钟的退火处理。
接着，用减压CVD法形成厚度为2000 ～1μm磷掺杂的多晶硅膜，将其进行蚀刻，便形成了栅电极41。(图3(F))。
此后，运用离子掺杂法(也叫等离子掺杂法)。在TFT的岛状硅膜中，把栅极作为掩模。自对准地进行注入杂质(磷)。用磷烷(PH3)作为掺杂气体，剂量为1×1014～4×1015原子/cm2。结果，形成N型杂质(磷)区域(源区和漏区)42a与42b。
然后，作为整体的层间绝缘物，用TEOS作为原材料，用它和氧的等离子CVD法，或者和臭氧的减压CVD法，或常压CVD法，形成厚度为3000～8000 的氧化硅膜。基板温度定为250～450℃，例如定为350℃。在成膜之后，为了获得平坦的表面，理想的是采用机械上研磨此氧化硅膜，或者用腐蚀的方法进行平坦化。
并且，将层间绝缘物43进行蚀刻，在TFT的源区与漏区上形成接触孔后，形成铬或氮化钛与铝的布线和电极44a、44b。
最后，在氢气中，300～400℃温度下，经过1～2小时的退火完成了硅的氢化。这样以来，也就完成了TFT。同时也可以制作出多个TFT，并使之按矩阵状进行排列成为有源矩阵型液晶显示装置的集成电路。
在本发明中，将存在晶界的部分38用于沟道形成领域。对此有以下特征。在晶界37中，镍如同图3(A)或图4(A)所示，成为粒状。多数情况下，它将成为硅化物，显示出了高的导电性。另外一方面，硅在沿着结晶化的方向上变成为长的晶体46，晶界45在连接源区和漏区的方向上(载流子进行方向)是基本平行的。图3(A)(剖面示意图)和图4(A)(表面示意图)。
当然，导电性材料的硅化物存在于中央状态的TFT，在可靠性与特性上存在问题。
因此，通过本发明的镍去除处理，将镍从有源层中去除，虽然高浓度地含有存在于晶界中的镍的粒状部分37基本上被消除，变成了新的晶界38，但是这些晶界38跟晶界37相比较，由于组成上没有明显的差别，但并没有使半导体特性发生恶化。
与其说，此晶界与载流子进行方向相垂直而存在，不如说在这一部分处于沟道形成领域的TFT中，具有用于抑制耗尽层扩展的约束效果。因此，即使把没有催化元素去除工序的TFT，跟用同样催化元素，使用有方向性的晶体所得到的TFT(例如特开平7-66425)进行比较，也能得到更高的可靠性及电特性。(图3(B)以及图4(B))。
使用能够促使非晶硅膜结晶化的催化元素，在进行了横向生长的晶体硅膜中，通过调整气氛与温度，可以连续地去除催化元素。因此，可以大量地提供使用了结晶硅膜的高可靠性的电子器件。

Claims (19)

1、一种结晶半导体的制造方法，具有：在包含非晶硅的膜上形成具有催化元素导入孔的掩模膜的第一工序；在所述催化元素导入孔上形成具有催化元素的覆膜的第二工序；通过热处理，使所述包含非晶硅的膜横向生长的第三工序；以及导入具有卤化物和氧的气体，并在450～700℃下，对所述横向生长的硅膜进行热处理的第四工序。
2、根据权利要求1所述结晶半导体的制造方法，其特征是，在所述第四工序之后，具有用激光或与其相同的强光对已结晶的硅膜进行照射的工序。
3、根据权利要求1所述结晶半导体的制造方法，其特征是，在第一工序中，在所述催化元素导入孔部分，在该非晶硅膜上形成100以下的氧化膜。
4、根据权利要求1所述结晶半导体的制造方法，其特征是，第三和第四的工序是在相同的装置中连续进行的。
5、根据权利要求1所述结晶半导体的制造方法，其特征是，作为催化元素使用从Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb中选出的一种或多种元素。
6、根据权利要求1所述结晶半导体的制造方法，其特征是，作为所述催化元素，使用VIII族，IIIb族，IVb族，Vb族元素中选出的一种或多种元素。
7、根据权利要求1所述结晶半导体的制造方法，其特征是，所述第四工序中所导入的气体是氮和稀有气体的分压为20～95％，氧的分压为5～40％。
8、根据权利要求1所述结晶半导体的制造方法，其特征是，所述第四工序中所导入的气体含有0.5％以上的氯化氢。
9、根据权利要求1所述结晶半导体的制造方法，其特征是，在第二工序中，用溅射法形成含有所述催化元素的物质的覆膜。
10、根据权利要求1所述结晶半导体的制造方法，其特征是，在第二工序中，用气相生长法形成含有所述催化元素的物质的覆膜。
11、根据权利要求1所述结晶半导体的制造方法，其特征是，在第二工序中，用旋涂法形成含有所述催化元素的物质的覆膜。
12、一种半导体器件的制造方法，包括：在基板上面，设置包含硅的半导体层的工序；在所述半导体层上设置具有开口部分的掩模的工序；通过所述掩模开口部分设置为促进在所述半导体层上结晶化的催化材料的工序；同所述催化材料一起加热所述半导体层使之结晶化的工序；以及在所述结晶化工序之后，通过所述掩膜开口部分去除所述催化材料的工序。
13、根据权利要求12所述的半导体器件的制造方法，其特征是，在所述结晶化工序之后，在包含卤化物和氧的气氛中加热，将所述催化材料从所述结晶化的半导体层除去。
14、一种半导体器件的制造方法，包括：在基板上面设置含硅的半导体层的工序；设置用于促进所述半导体层结晶化的催化材料的工序；将所述催化材料和所述半导体层加热到450度以上，使之结晶化的工序；以及在所述结晶化工序之后，将所述半导体层的温度保持在450度以上而直接将所述半导体层暴露在包含卤素的气氛中。
15、根据权利要求12所述半导体器件的制造方法，其特征是，所述掩模含有氧化硅。
16、根据权利要求14所述的半导体器件的制造方法，其特征是，所述气氛包含氧。
17、根据权利要求12所述半导体器件的制造方法，其特征是，将所述催化材料除去的温度450～700℃。
18、根据权利要求14所述的半导体器件的制造方法，其特征是，
将所述半导体层加热并结晶化的温度是700度以下；
将所述半导体层暴露在包含卤素的气氛中的温度是700度以下。
19.一种结晶半导体的制造方法，具有：在包含非晶硅的膜上形成具有催化元素导入孔的掩模膜的第一工序；在所述催化元素导入孔上形成具有催化元素的覆膜的第二工序；通过热处理，使所述包含非晶硅的膜横向生长的第三工序；以及导入具有卤化物和氧的气体，对所述横向生长的硅膜进行热处理的第四工序，其特征在于：
从所述第三工序转移到所述第四工序时的温度为450℃以上。
CNB971252556A 1996-10-31 1997-10-31 结晶半导体以及半导体装置的制造方法 Expired - Fee Related CN1299340C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP307445/96 1996-10-31
JP8307445A JPH10135137A (ja) 1996-10-31 1996-10-31 結晶性半導体作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN99123419A Division CN1124641C (zh) 1996-10-31 1999-10-29 结晶半导体的制造方法

Publications (2)

Publication Number Publication Date
CN1186326A CN1186326A (zh) 1998-07-01
CN1299340C true CN1299340C (zh) 2007-02-07

Family

ID=17969157

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB971252556A Expired - Fee Related CN1299340C (zh) 1996-10-31 1997-10-31 结晶半导体以及半导体装置的制造方法
CN99123419A Expired - Fee Related CN1124641C (zh) 1996-10-31 1999-10-29 结晶半导体的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN99123419A Expired - Fee Related CN1124641C (zh) 1996-10-31 1999-10-29 结晶半导体的制造方法

Country Status (5)

Country Link
US (1) US6027987A (zh)
JP (1) JPH10135137A (zh)
KR (1) KR100559060B1 (zh)
CN (2) CN1299340C (zh)
TW (1) TW399227B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3844552B2 (ja) 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW456048B (en) * 2000-06-30 2001-09-21 Hannstar Display Corp Manufacturing method for polysilicon thin film transistor liquid crystal display panel
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
KR100439347B1 (ko) * 2001-07-04 2004-07-07 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
KR100477103B1 (ko) 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100477102B1 (ko) 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
US7112286B2 (en) * 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
KR101050351B1 (ko) * 2004-09-24 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
US7776228B2 (en) 2006-04-11 2010-08-17 Ebara Corporation Catalyst-aided chemical processing method
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
CN102751175A (zh) * 2012-06-27 2012-10-24 北京航空航天大学 金属点阵诱导非晶硅薄膜晶化的方法
US9339901B2 (en) * 2014-02-06 2016-05-17 Stander Inc. Universal support poles, kits therefor, and methods related thereto
TWD184172S (zh) 2016-11-02 2017-07-11 史丹德公司 具有可調整的把手的行動輔助支持柱
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
KR102512723B1 (ko) * 2017-12-29 2023-03-23 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1090426A (zh) * 1992-12-04 1994-08-03 株式会社半导体能源研究所 半导体器件及其制造方法
CN1110004A (zh) * 1993-10-29 1995-10-11 株式会社半导体能源研究所 制造半导体器件的方法
CN1111399A (zh) * 1993-12-02 1995-11-08 株式会社半导体能源研究所 半导体器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852853B2 (ja) * 1993-07-27 1999-02-03 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3150016B2 (ja) * 1993-08-24 2001-03-26 シャープ株式会社 半導体発光素子の製造方法
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3844526B2 (ja) * 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW297950B (zh) * 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1090426A (zh) * 1992-12-04 1994-08-03 株式会社半导体能源研究所 半导体器件及其制造方法
CN1110004A (zh) * 1993-10-29 1995-10-11 株式会社半导体能源研究所 制造半导体器件的方法
CN1111399A (zh) * 1993-12-02 1995-11-08 株式会社半导体能源研究所 半导体器件的制造方法

Also Published As

Publication number Publication date
TW399227B (en) 2000-07-21
US6027987A (en) 2000-02-22
KR19980032907A (ko) 1998-07-25
CN1124641C (zh) 2003-10-15
CN1186326A (zh) 1998-07-01
KR100559060B1 (ko) 2006-07-06
JPH10135137A (ja) 1998-05-22
CN1257303A (zh) 2000-06-21

Similar Documents

Publication Publication Date Title
CN1299340C (zh) 结晶半导体以及半导体装置的制造方法
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
CN100465742C (zh) 有源矩阵显示器
CN1039464C (zh) 半导体器件及其制造方法
US6835608B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
US6169292B1 (en) Thin film type monolithic semiconductor device
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
CN101494242B (zh) 薄膜晶体管及其制备方法和有机发光二极管显示装置
KR20010094962A (ko) 박막 트랜지스터용 자기 도핑 옴접촉부 형성 방법
KR20030060403A (ko) 비정질 실리콘의 결정화 방법
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
CN1379452A (zh) 薄膜晶体管及其制造方法
KR20020057382A (ko) 반도체 소자 제조 방법 및 장치
CN1568549A (zh) 薄膜半导体器件及其制造方法
KR100522436B1 (ko) 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
JP3059337B2 (ja) 半導体装置およびその製造方法
CN1619836A (zh) 薄膜晶体管及其制造方法
JP3535465B2 (ja) 半導体装置の作製方法
KR20040019594A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JPH04307741A (ja) 半導体装置の製造方法
JP3560929B2 (ja) 半導体装置の作製方法
JP2004214546A (ja) トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JPH05335334A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070207

Termination date: 20141031

EXPY Termination of patent right or utility model