CN1270352C - 形成方法以及包含钌和包含钨层的集成电路结构 - Google Patents

形成方法以及包含钌和包含钨层的集成电路结构 Download PDF

Info

Publication number
CN1270352C
CN1270352C CNB018109195A CN01810919A CN1270352C CN 1270352 C CN1270352 C CN 1270352C CN B018109195 A CNB018109195 A CN B018109195A CN 01810919 A CN01810919 A CN 01810919A CN 1270352 C CN1270352 C CN 1270352C
Authority
CN
China
Prior art keywords
layer
ruthenium
oxide
environment
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018109195A
Other languages
English (en)
Other versions
CN1436364A (zh
Inventor
维什努K·阿加瓦尔
加罗·戴德里安
居尔吉S·桑德赫
李卫民
马克·维索凯
杰姆·巴斯卡里
萨姆·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai Management Co
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1436364A publication Critical patent/CN1436364A/zh
Application granted granted Critical
Publication of CN1270352C publication Critical patent/CN1270352C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

具有增加电容的电容器，包括一个增强表面面积(粗糙表面的)导电层或与高电介质常数材料兼容的其他的层。在一种方法中，形成对于该电容器的一个增强表面面积的导电层，通过在500℃以上的高温和75托或以下的低压来处理一个钌氧化物层，最好在5托或以下，以产生具有织纹表面的粗糙的钌层，其具有至少大约100埃的平均特性尺寸。通过化学汽相沉积技术或溅射技术等等可以提供初始钌氧化物层，可以在一个下导电层的上方形成层。该处理可以在一个惰性环境中或在一个还原环境中执行。整个处理过程中或之后可以使用一个氮提供环境或者氮提供还原环境来钝化钌以便提高与高电介质常数电介质材料的兼容性。也可以执行一个氧化环境中的处理以钝化粗糙的层。钌的粗糙的层可以被用于形成一个增强表面面积的导电层。所产生的增强表面面积的导电层可以形成集成电路中存储电容器的一个板极，比如在个DRAM的存储器单元中等等。在另一个方法中，提供钨氮化物层作为电容器的第一电极。该电容器，或至少钨氮化物层被退火以增加电容器的电容。

Description

形成方法以及包含钌和包含钨层的集成电路结构
技术领域
本发明涉及半导体设备和它的制造，尤其涉及包含钌和钨的电性导电涂层以及它的形成和使用。
背景技术
一个电容器通常包括两个接近的但是彼此隔开的电导体。两个导体形成电容器的“板极”，并可以通过一种电介质材料被分开。当一个电压施加在电容器的板极上时，在板极上积累电荷。在施加一个电压之后如果该板极实质上是立即电绝缘的，积累的电荷可以被存储在板极上，从而“存储”施加的电压差。
集成电路的制造包括形成用作各种电路元件的电导电层，包括用作的电容器板极。存储器电路，比如DRAM等等，使用电导电层来形成存储单元电容器的相对板极。
高性能，低成本集成电路的驱动要求总是减小各个电路特性的面积，包括存储电容。由于一个电容器的电容(电荷量能被存储作为供电电压的一个函数)通常随电容器板极的面积而改变，当通过存储电容器占有的电路面积减小时，期望采取步骤以保持或增加电容而不管较小的占用面积，以不损害电路功能。
可以采取各种步骤来增加或保持电容而不用增加占用面积。例如，在电容器板极之间可以使用具有较高电介质常数的材料。此外，将板极表面可以变得粗糙以增加板极的有效表面积而不增加电容器占有的面积。
对于一个存储单元电容器的一个板极的用于提供一个粗糙表面的一种方法是形成半球状的晶粒多晶硅(HSG)的板极，可能带有一个覆盖的金属层。HSG的半球状的晶粒增强了板极的表面而不增加它的占有面积。
然而，HSG制造困难，因为要在HSG上和附近形成二氧化硅。在HSG上可以形成一种二氧化硅层，特别是在电容器层的介质层的沉淀过程中。即使使用一种插入的现存的金属层，来自电介质层沉淀的氧能扩散到金属层中，在多晶硅表面上形成二氧化硅。硅扩散通过金属层还可以在金属和电介质层之间产生一个二氧化硅层。
在金属层和HSG之间的二氧化硅能降低到金属电容器板极表面的电接触。在金属层和电介质层之间的二氧化硅能减少所导致的电容器的电容。
为了试图避免由二氧化硅所引起的这些负面效应，在HSG和金属层之间可以使用一个扩散阻挡层。然而，在典型的电容器几何结构中，层的总数越多，所需要的电容器占有的最小面积越大。而且，每个沉淀的附加层的上表面趋于比下表面更为平滑，减少了由一个下部粗糙层提供的所增加的表面面积。
尽管高电介质常数材料是已知的，但形成的许多这些优良材料的处理与需要形成电容器的其它的材料是不兼容的。例如，形成一个特殊电介质层的处理能氧化或另外损害电极层的特性，在其上将要形成有电介质层。这些处理是不兼容的，因为需要处理的温度或处理环境是不同的。
出于这些原因，需要改进的材料和方法来形成导电层，绝缘层，和使用这些层的电容器。
发明概述
本发明提供改进的导电层，电介质层，电容器，用于形成这种层，和使用该层的电容器的方法。
在一个所示的实施例中，提供包含电导电层的增强的表面区(粗糙表面)钌。这些层与高电介质常数材料是兼容的并在集成电路的形成中是有用的，特别是对于存储器单元的存储电容器的板极。
在一种方法中，通过首先形成包含一个钌氧化物的薄膜或层来形成增强的表面区电导电层。该层可以是化学计量的或非化学计量的，并可以是非晶体的的或可以具有钌(Ru)和钌氧化物(RuO2).相位和可以包括其它的材料。可以形成薄膜，例如，通过化学气相沉积技术或通过溅射或任何适当的技术。可以在一个下层上形成薄膜，该下层可以是导电的。
可以在低压和高温上处理钌氧化物薄膜-通常在至少大约75托或更低的压力上，期望的大约20托或更低，最大期望大约5托或更低-并且在大约500到900℃的温度范围中，期望大约750到大约850℃---以便至少把一些钌氧化物转换成钌并产生一个粗糙的包含钌的具有一个均匀晶粒大小的层，该层的平均晶粒尺寸期望在大约100埃或更大的范围中。
期望在一个非氧化环境中执行加热处理，或退火。在一个实施例中，在整个退火过程中可以使用一个氮提供环境或氮提供还原环境。可以使用一个氮提供还原环境钝化钌以便改善与高电介质常数电介质材料的兼容性。在另一个替换中，可以在退火后使用一个氮提供还原环境以钝化一个已经粗糙的层。在又一种替换中，一个氧化环境可以在退火后被执行，跟着执行所期望的粗糙退火或者氮钝化退火。这种退火后的氧化把氧提供到粗糙层以减少钌的趋势，从而在后面的处理过程中清除氧。
用或不用一个预退火可以形成增强的表面面积，在一个较高压力上进行(比如大约600托)，在低压，高温退火之前。
钌的粗糙的层可以用于提供一个增强表面面积的导电层。
在一个实施例中，可以在一个下导电层上形成钌的粗糙层，用粗糙层和该下层共同当作增强表面面积的导电层。
在另一个实施例中，可以在粗糙层或其上形成一个导电层，用叠加的导电层和粗糙层构成一个增强表面面积的导电层。
在两种情况下，在用于一个集成电路的电容器的实施例中，导致增强表面面积的导电层可以用于在集成电路中形成一个存储电容器的板极，比如在DRAM的存储器单元中等等。
包含钌的增强表面面积的电导电层，特别是在一个退火的情况下，在用一个氧化退火后的氮提供还原环境中，已经有还原氧化的趋势并因此与高电介质常数的电解质材料更为兼容，尽管始终提供增强的表面面积。此外，即使钌包含层氧化，它仍然保持导电。这样可以潜在的从电容器结构中省略一个附加的金属层，允许带有相同的甚至更大电容量的电容器具有较小的尺寸。
在一个替换的实施例中，一个钨氮化物层被提供作为第一电极层。一个电介质层和第二电极层被一致地施加到第一电极层以形成一个电容器。该电容器，或至少该钨氮化物层，在退火温度上被退火以增加电容器的电容。在一个特别的实施例中，退火温度是至少500℃和电容器(或钨氮化物层)在退火温度上至少保持30秒。
这些方法，导电和电介质层，以及使用这些层的结构允许设计和制造较高速度，较高密度，和较低成本的集成电路。
简述附图
图1是按照一个实施例的在一个处理中使用的层的一个局部截面图，该层包括一个钌氧化物包含层；
图2是在一个低压，高温退火之后图1所示层的一个截面图，包括一个粗糙的层；
图3是图2所示层的一个局部平面图；
图4是与图2类似的一个截面图，但在粗糙的层下面具有一个附加的层；
图5是图2的层的一个截面图，在覆盖粗糙层的一个附加层形成之后。
图6是按照一个实施例的在其上形成有电介质层的一个增强表面面积导电层的截面图。
图7是图6的层的一个截面图，具有在电介质层上形成的一个导电层。
图8A-8B是包括一个粗糙层的两个电容器结构的实施例的截面图。
图9A-9C是包括一个钨氮化物电极层的电容器结构的截面图。
详细描述
本发明允许生成一个表面面积增强的钌导电层，与半球状晶粒多晶硅(HSG)相比，它具有改进的与高电介质常数(“高-K”)的兼容性。
通过加热包括钌氧化物的一个薄膜或层生成表面面积增强的导电层，比如图1的层12。加热处理，可以退火薄膜或层，典型的在少于大约75托的低压上进行的，期望的少于大约20托，并最好少于大约5托，和在大约500-900℃的高温范围中，期望大约750-850℃。该处理期望在一种非氧化环境中执行。可以在一个惰性气体环境中执行加热处理，如在氮环境中等等，或者在一个还原环境中，这样可以减小所需的温度。也可以在一个电中性环境中执行加热处理，或用等离子体或者辉光放电辅助等等，这还可以减小所需的温度。在相对低的压力下的加热把至少一部分钌氧化物转换成钌和在层上产生一个粗糙的表面。最好选择温度和压力以至于增强钌氧化物到钌的转换。
可以在一个支持结构10上形成表面面积增强的导电层，如图1的局部截面图所示。支持结构10在整个制造过程中可以是出现在集成电路中或上的任何结构。在一个典型的示例应用中，支持结构可以是一个导电材料，它将与由表面面积增强的导电层形成的一个电容器板极电接触。
通过任何适当的方法可以形成钌氧化物层12。这些方法的具体例子包括化学汽相沉积(CVD)或有关的处理，或者溅射或有关的处理等等。钌氧化物层可以是化学计量的钌氧化物(RuO2)或非化学计量的钌氧化物(RuOx)。
如果经CVD形成了层12，可以在例如在1-20托的压力上，期望大约5托执行沉积。可以以O2的形式提供氧或其他的氧化气体，比如N2O，NO，或臭氧(O3)。氧化气体和一种钌初级粒子，以及如果需要的话，适当的稀释气体，可以以适当的流速来提供，比如在大约100-2000sccm的范围中。可替换的，通过直接汽化能够运送钌初级粒子。在大约10-500秒的一个时间范围中可以执行沉积，最好有足够的时间和根据足够的条件沉积RuOx或RuO2到大约100-600埃的一个厚度范围中。
产生的钌氧化物层12可以可选的被预退火，比如通过在氢中的或其他适当的退火环境，在500-700托的压力范围中和在500-900°的温度范围中的快速热量退火(RTA)。预退火稳定薄膜，促使钌和钌氧化物相位的晶体化。
具有或没有一个预退火的钌氧化物12接着在上述的低压和高温上被处理。处理可以减少层中钌氧化物的比例和增加钌的比例。在钌氧化物层12中的钌氧化物通过退火被部分地或全部的转换成钌，留下一个增强的表面面积层16，如图2的截面图中所示。在此出于方便，尽管增强的表面面积层16涉及单独的参考字符，但应该注意的是，从层12形成层16，并在此意义上是相同的层。图3显示了图2的粗糙的钌层16的一个部分平面图。尽管在图中显示的示例的粗糙的钌层16是不连续的，但这只是示例的方式，而且可以产生连续的薄膜。初始层12的增加的厚度趋于产生更连续的薄膜，更可以在退火过程中减小温度和增加压力以及减少退火时间来实现。
可以在一种惰性气体，氮，或还原环境等等中执行退火。作为一个附加的实施例，可以在一个氮提供还原环境中执行一个退火，比如氨，氮，氮和氢混合物等等。退火参数可以被选择以便在层16中形成RuNx形式的氮钝化的钌，至少在靠近它的最外表面，进行钝化层16。
作为另一个替换的例子，在氮提供还原环境中，可以以退火后的形式使用氮钝化。
还有另一种变化，可以在已经粗糙的层16上执行在诸如氧或臭氧的一个氧化环境中的期望的简短的后退火，以在层16(RuOxNy或RuOx)的最外部分中形成“氧钝化”的钌，为了减少或防止随后的在清除电介质材料附近氧的过程中出现的钌。氧化后退火过程后可选择的跟随一个氮化钝化后退火。
如图2所示，粗糙的钌层16连同如果导电的支持结构10可以共同的构成与高电介质常数电介质材料兼容的增强的表面面积导电层26。
此外，如上述产生的层16还可以被用于与其他的层合并。这在支持结构10不是导电的或者与高电介质常数电介质材料不兼容的情况下可能是有用的。在这里的讨论和权利要求中，使用“在上面(on)”针对两层，一个“在其他的上面”意味着层之间的至少一些接触，同时“在上方(over)”意味着很接近的层，但可能有一个或多个附加的插入层以至于不需要接触。在此使用的“在上面”和“在上方”都不隐含任何方向性。
例如，如图4所示，可以在支持结构10的上方形成一个材料层22，接着在层22上面形成粗糙的钌层16该层22可以是一个导电层以便电连接层16的所有部分。该层22还可以作为一个阻挡层以防止为了用于电容器形成的高电介质常数电介质和支持结构10之间的接触。如果层22是一个导电层，层22连同层16构成一个增强的表面面积导电层26。可以使用任何兼容的导电材料，比如Pt，Ir，IrOx，Rh，RuSix和SrRuOx和它们的合金以及例如RuSiOx和RuSiNx。
可替换的，如图5的例子所示，导电材料的层24可以在层16和支持结构10上方一致的形成。该层24连同层16则构成一个增强的表面面积的导电层26。如同层22一样，层24可以起到电连接层16的所有部分的作用，并还可以起到一个阻挡层的作用以防止高电介质常数电介质和支持结构10之间的接触。这种导电材料的例子包括在先前段落中列出的材料。钌氧化物是一种期望的材料，因为与钌层16根本的相兼容。
如上面结合参考图3-6的示例方式所述，支持结构10和/或在层16的上或下(或两种)的一个或多个层可以是导电的，并可以根据需要采用以获得导电性和其他期望的特性。所述产生的增强表面面积的导电层26，如图3，5和6所示例的，一般被表示成图6的层26。为了用增强表面面积的导电层26形成一个电容器，电介质材料层28，最好所期望的高电介质常数电介质材料(通常是具有至少9的电介质常数的任何电介质)，比如五氧化二钽(Ta2O5)，可以在增强表面面积导电层上方一致的形成，如图6所示。也可以使用其他的高常数电介质，比如钡锶钛氧化物(BaSr)TiO3，铅锆钛氧化物Pb(ZrTi)O3，和例如锶铋钛氧化物(SrBi2Ta2O9)。期望该层28足够薄和均匀以便在远离层26的表面上提供至少某些增强的表面面积。
然后，将一个导电层30均匀形成在电介质层28上方，如图7所示。在图最上面的层30的表面未显示，因为层通常可以是任何厚度，足够厚以确保层的连续性，以及足够薄以满足分配到电容器的整个容量内。如图7所示，次于电介质层28的层30的表面期望与电介质层28的增强表面面积一致，以及对导电层30提供一个增强的表面面积。两个导电层层26和30形成一个电容器的两个板极。相对于电容器占用的面积，两个板极期望具有增强的表面面积。
应用到一个存储器电容器的图7所示的板极结构被示例在图8A所示的一个存储器电容器的截面图中。支持结构10可以是一个多晶硅的导电插塞或其它的在一个电介质材料32中的一个开口底部上形成的导电材料，比如硼磷硅酸盐玻璃(BPSG)。插塞的下端典型的电接触一个电路元件，比如一个晶体管门电路(未示出)。在圆柱形容器的边上，BPSG本身起到用于电容器板极结构的一个支持结构的作用。通过图7的层结构提供的相当薄的电容器结构最大化了图8A的存储器电容器中的电容器板极表面面积，特别对于内部(上部)电极，它的表面面积随层结构厚度的增加减少最快。因此，使用增强表面面积钌导电层提供了在一个给定面积中的改进的电容。
应用到一个纽扣电容器的图7所示的板极结构被示例在图8B所示的一个纽扣电容器的截面图中。支持结构10包括一个插塞25，它从一个表面27延伸，并且在插塞25上均匀形成层26，28，30。
在一个具体例子中，通过CVD在BPSG的衬底上沉积钌氧化物到大约600埃的一个厚度。在800℃和600托上在氮中预退火钌氧化物一分钟层，接着在变化的时间和在变化的压力上在氮中在800℃上退火。这样能省略预退火。
在SEM实验上，对于八分钟在4.5托上的退火的层显示出明显的表面粗糙，带有大约100埃或更大的平均的晶粒尺寸，且在衬底表面上带有良好的均匀性。对于八分钟在60托上的退火的层显示一些表面粗糙，带有一个接近100埃的平均晶粒，但通常粗糙小于4.5托的。对于八分钟在600托上的退火的层通常总是显示粗糙和晶粒尺寸少于和小于60托的。对于二分钟在4.5托上的退火的层也显示明显的表面粗糙，可能在衬底表面上带有比八分钟稍微少的均匀性。退火层的X射线衍射研究显示钌作为主要成分，但Ru/RuO2的比列随处理条件而改变。
使用一个钨氮化物层作为电极能够获得包括金属绝缘金属(MIM)电容器的优良的电容器。通过在一个包含氮的环境中一个钨目标的反应溅射能够形成钨氮化物层，或通过一个化学汽相沉淀处理(CVD)，比如一个等离子体增强的CVD(PECVD)，一个有机金属处理CVD(MOCVD)，原子层沉积(ALD)，或其它的处理来获得。使用一个采用钨氟化物(WF6)和氨(NH3)作为初级粒子的热CVD处理，可以方便的形成钨氮化物层，并且在1-3分钟内使用这样一种处理可以形成一个300埃厚度层。钨氮化物层的厚度能被改变，但典型的厚度是在100-1000埃的范围中。
当沉积时，钨氮化物能包含一个稳态的钨氮化物化合物W2N和一个亚稳态的钨氮化物化合物WN的混合物。在一个快速热处理(RTP)中亚稳态的化合物WN能被转换成稳态的钨氮化合物W2N，其中钨氮化物层的温度被快速升到600-800℃范围中的一个退火温度并保持在退火温度上大约60秒。典型的，钨氮化物层的温度在少于大约30秒中被倾斜上升到700℃然后从700℃的退火温度下降。这样一个退火处理典型的在钨氮化物层上形成一个电介质层和第二电极之前执行，以便使一个电容器结构不同地完成。亚稳态的化合物WN可能包括缺陷和可以在整个电介质材料比如Ta2O5的沉积过程中择优的被氧化，并随后退火处理。因此，不用退火处理形成的电容器的电容趋于低。此外，缺陷的出现趋于增加漏电流。在一个完成的电容器中，相对于没有退火的电容器来说，退火处理趋于增加大约20％的电容并减少了当电压施加到电极上而出现的漏电流。
由任何各种电介质材料组成的一个电介质层在钨氮化物层上被形成。适当的电介质材料包括高电介质常数材料，比如五氧化二钽(Ta2O5)，掺杂的Ta2O5比如Ti掺杂的Ta2O5，钡锶钛氧化物(BaSr)TiO3，铅锆钛氧化物Pb(Zr，Ti)O3，和锶铋钛氧化物(SrBi2Ta2O9)，BaTiO3，SrTiO3，Pb(Zr，Tj)O3，SrBi2Ta2O9，SrBi2Nb2O9，SrBi2(Nb，Ta)2O9，(Pb，La)(Zr，Ti)O3，Al2O3，ZrO2，HfO2，和SiOxNy。对于Ta2O5，形成的一个化学计量的化合物是最好的，以便Ta2O5层不是一个富钽的层，因为富钽的Ta2O5层趋于导电，不绝缘。五氧化二钽电介质层最适合在一些因为大的电介质常数和它的稳定性的应用中，。然而，一般是在一个氧化环境中使用一个MOCVD形成五氧化二钽，比如一个氧气，臭氧，或N2O环境。尽管许多电极层材料不能暴露到氧化环境，但钨氮化物通过该环境相对不受影响，并因此便于使用五氧化二钽电介质层。
在电介质层上形成钨氮化物或其他导电材料的一个电极层，并作为电容器的一个顶部电极。其他适当的导电材料包括TiN，TiON，WNx，TaN，Ta，Pt，Rh，Pt-Rh，Pt-RhOx，Ru，RuOx，Ir，IrOx，Pt-Ru，Pt-RuOx，Pt-Ir，Pt-IrOx，SrRuO3，Au，Pd，Al，Mo，Ag，多晶硅，和它们的合金。通过各种处理能够形成这些电极材料。例如，使用一个CVD处理就方便的形成钌和铂/铑。在形成电介质层和电极层之后，如上所述，电容器被退火。
图9A-9C示例了包括钨氮化物电极的电容器几何结构的几个例子。参考图9A，在一个衬底53的表面上形成一个平行板电容器51。衬底53可以是任何各种衬底材料，包括GaAs，硅，或BPSG。电容器51包括第一电极55，第二电极57，和一个电介质层59。在一个所示的例子中，第一电极55是一个钨氮化合物层，电介质层59是一个Ta2O5层，第二电极55是一个TiN层，和衬底是BPSG。
当电压被施加到比如电容器51的一个电容器的电极时，在电极之间流动一些电流。该电流通常是不期望的并被称作是“漏”电流。具有钨氮化物的电极的平行板电容器具有只不过大约20nA/cm2的漏电流，或者低到大约5nA/cm2，对于具有电介质层100埃厚度和提供1V电压的电容器。
参考图9B，在衬底63的蚀刻的凹槽62中形成一个存储器电容器61。一个钨氮化物电极层65覆盖凹槽62的底部表面66和侧表面67。一个Ta2O5电介质层69覆盖电极层65，充分的填充凹槽62和一个钨氮化物电极层71(或其他的导电层)覆盖电介质层69。选择凹槽62的尺寸以提供一个期望的电容，并可以结合在衬底63上形成的其它的电路元件的一个最小特性尺寸来选择。在一个所示的例子中，凹槽62具有200nm的直径D和1000nm的一个深度Z。对于这些尺寸，钨氮化物层最好是大约300埃(30nm)厚度。薄于大约100埃(10nm)的钨氮化物层趋于具有空隙。因为这些空隙，这些层不会作为连续的电极，减少了电容器61的电容。厚于大约1000埃(100nm)的钨氮化物层趋于占用更多的凹槽62的容量，也限制了电容器61的电容。对于在较大凹槽中形成的存储器电容器，能够使用较厚的钨氮化物层而不会牺牲很多电容。
通常用一种蚀刻处理在衬底63中形成凹槽62。如果衬底63是BPSG，用干蚀刻处理可以形成凹槽62，比如等离子体蚀刻。同时其他的蚀刻是可能的，因为凹槽62的深度比宽深，一种可选择的蚀刻处理最好是各向异性的。
参考图9C，在一个从衬底77的表面75延伸的插塞73上形成纽扣电容器71。在插塞73上形成钨氮化物电极层79，并用一个电介质层81和一个电极层83被覆盖。电介质层81和电极层能以上述任何材料形成。对于电介质层81和电极层83代表性的材料是Ta2O5和TiN。插塞73可以是一种多晶硅的导电插塞，或在衬底77的一个凹槽中形成的其它的导电材料，比如硼磷硅酸盐玻璃(BPSG)。插塞的低端一般地电接触一个电路元件，比如一个晶体管门电路(未示出)。
在上面的例子中，直接在诸如BPSG之类的衬底上沉积钨氮化物层。可替换的，可以在一个钛氮化物(TiN)粘附层上形成或沉积钨氮化物层，或其他的粘附层，以提高钨氮化物层到衬底的接合。
显而易见，对于本领域普通技术人员来说，在上述公开内容的范围和精神内可以进行变化。例如，增强的表面面积层能被用于铁电体的存储器以提高存储容量。因此，覆盖的范围并不限于特殊的实施例和上述明显的变化，而在于以下的权利要求书。

Claims (51)

1.一种形成增强表面面积导电结构的方法，该方法包括：
提供包含钌氧化物的一个层；
在至少75托或更低的压力，通过暴露该层到500℃到900℃的温度范围内，在层中把至少一部分钌氧化物转换成钌以便产生一个具有粗糙表面的包含钌的层。
2.权利要求1的方法，其中转换的行动包括加热层。
3.权利要求1的方法，其中转换的行动包括把层暴露到还原环境。
4.权利要求1的方法，其中转换的行动包括把层暴露到还原压力的环境。
5.权利要求1的方法，其中转换的步骤包括把在层中的至少一部分钌氧化物转换成钌以至于产生具有一个织纹表面的一个层，其带有至少100埃的平均特性尺寸。
6.一种形成一个增强表面面积导电结构的方法，该方法包括：
提供包含钌氧化物的一个层；
用75托或更少的压力在一个还原的压力环境中通过加热该层到500℃到900℃的温度范围内把至少一部分钌氧化物转换成钌，以便产生具有一个粗糙表面的层。
7.权利要求6的方法，其中转换的步骤是在20托或更小的压力的还原的压力环境中执行的。
8.权利要求6的方法，其中转换的步骤是在具有5托或更少的一个压力的还原的压力环境中执行的。
9.一种形成一个增强表面面积导电结构的方法，该方法包括：
提供一个包含钌氧化物的层；
用一个预定的时间在75托或更少的一个压力在还原的压力环境中通过加热层到至少500℃到900℃来把至少一部分钌氧化物转换成钌，以便产生具有一个粗糙表面的层。
10.权利要求9的方法，其中转换的行动通过把层加热到至少750℃而被执行。
11.权利要求9的方法，其中转化的行动通过把层加热到至少800℃而被执行。
12.权利要求9的方法，其中转换的行动通过在至少2分钟把层加热到至少500℃而被执行。
13.权利要求9的方法，其中转换的行动通过在至少2-20分钟的一个时间范围中把层加热到至少500℃而被执行。
14.一种形成一个增强表面面积导电结构的方法，该方法包括：
提供包含钌氧化物的一个层；和
在至少75托或更低的压力，通过暴露该层到500℃到900℃的温度范围内，转换层中的钌氧化物到钌以至于产生具有一个粗糙表面的包含钌的层。
15.一种形成一个增强表面面积导电结构的方法，该方法包括：
提供包含钌氧化物的一个层；
在至少75托或更低的压力，通过暴露该层到500℃到900℃的温度范围内，转换层中的钌氧化物到钌以至于产生具有一个粗糙表面的包含钌的层；和
暴露具有一个粗糙表面的层到一个适于降低层与周围材料反应的趋势的环境。
16.权利要求15的方法，其中暴露的行动包括暴露具有粗糙表面的层到一个氧化的环境的步骤。
17.权利要求15的方法，其中暴露的行动包括暴露具有粗糙表面的层到一个氮化环境的步骤。
18.权利要求15的方法，其中暴露的行动包括暴露具有粗糙表面的层到一个氮提供还原环境的步骤。
19.权利要求15的方法，其中暴露的行动包括首先暴露具有粗糙表面的层到一个氮提供还原环境，接着暴露到一个氧化环境的步骤。
20.一种形成一个增强表面面积导电结构的方法，该方法包括：
提供包含钌氧化物的一个层；和
在至少75托或更低的压力，在一个非氧化环境中通过在还原的压力环境中加热层到500℃到900℃的温度范围内来把层中的一些钌氧化物转换到钌，以至于产生具有粗糙表面的包含钌的层。
21.权利要求20的方法，其中转换的行动在氮环境中被执行。
22.权利要求20的方法，其中转换的行动在还原环境中被执行。
23.权利要求20的方法，其中转换的行动在氮提供还原环境中被执行。
24.权利要求20的方法，其中转换的行动在包含氨的环境中被执行。
25.权利要求20的方法，其中转换的行动在包含氢的环境中被执行。
26.权利要求20的方法，其中转换的行动在包含氦的环境中被执行。
27.权利要求20的方法，其中转换的行动在包含氖的环境中被执行。
28.权利要求20的方法，其中转换的行动在包含氩的环境中被执行。
29.权利要求20的方法，进一步包括暴露具有粗糙表面的层到一个氧化环境的步骤。
30.一种形成一个增强表面面积导电层的方法，该方法包括：
提供包含钌氧化物的一个层；
选择适于转换至少一部分钌氧化物到钌的退火条件，该退火条件包括温度在500℃到900℃的范围内，而压力小于75托；和
在所述条件下退火层以便产生具有粗糙表面的一个层。
31.一种形成一个包含钌的增强表面面积导电层的方法，该方法包括：
在一个支持结构上沉积实质上包括钌氧化物的层；和
在一个非氧化环境中，在至少75托或更低的压力，以及在500℃到900℃的温度范围内，在还原的压力环境中退火该层以至于充分转换钌氧化物到钌，在所述支持结构上留下实质上包括钌的一个粗糙的层。
32.一种形成一个增强表面面积导电层的方法，该方法包括：
形成导电材料的一个层；
在导电材料的层上形成包括钌氧化物的层；和
在至少75托或更低的压力，通过暴露包括钌氧化物的层到500℃到900℃的温度范围内，退火包括钌氧化物的层，以至于把至少一些钌氧化物转换到钌，以便产生具有一个织纹表面的一个层，该层具有至少100埃或更大的平均特性尺寸。
33.一种形成一个增强表面面积导电层的方法，该方法包括：
提供包含钌氧化物的一个层；
在至少75托或更低的压力，通过暴露包括钌氧化物的层到500℃到900℃的温度范围内，退火包括钌氧化物的层，以至于转换至少一些钌氧化物到钌，以便产生具有一个织纹表面的一个所产生的层，该层具有至少100埃或更大的平均特性尺寸；和
在所产生的层上方均匀地形成导电材料的层以至于远离所产生层的导电材料的表面具有通常相应于所产生层的一个织纹表面。
34.一种形成一个电容器的方法，该方法包括：
提供包含钌氧化物的一个层；
在至少75托或更低的压力，通过暴露钌氧化物层到500℃到900℃的温度范围内，转换至少一些钌氧化物到钌，以便产生具有粗糙表面的一个所产生的层；
在所产生的层上方形成电介质材料的一个层；和
在电介质材料层的上方形成导电材料的一个层。
35.权利要求34的方法，其中形成电介质材料层的行动包括形成高介电常数的电介质材料层的步骤。
36.权利要求34的方法，其中至少一些钌氧化物在75托或更小的压力上通过退火转换到钌。
37.权利要求34的方法，进一步包括处理包含钌氧化物的层以定义第一电极。
38.权利要求37的方法，其中所述第一电极是通过一个蚀刻处理来定义的。
39.权利要求37的方法，其中所述第一电极是通过一个化学机械的抛光处理来定义的。
40.权利要求37的方法，其中第一电极是在转换至少一些钌氧化物到钌之前来定义的。
41.一种形成一个电容器的方法，该方法包括：
提供导电材料的第一层；
在导电材料的层上形成包含钌氧化物的层；
在至少75托或更低的压力，通过暴露钌氧化物层到500℃到900℃的温度范围内，退火包括钌氧化物的层，以至于转换至少一些钌氧化物到钌，以便产生具有至少100埃或更大的平均晶粒尺寸的粗糙的结果表面层；
在具有一个粗糙表面的层上方形成电介质材料层；和
在电介质材料层上方形成导电材料的第二层。
42.权利要求41的方法，其中形成电介质材料层的行动包括形成高介电常数电介质材料的层。
43.一种集成电路，其包括：
支持结构；以及
位于支持结构上的增强表面面积的包含钌的连续的导电层，该包含钌的层具有与支持结构临近的非织纹表面和与该非织纹表面相对的具有至少100埃的平均特性尺寸的织纹表面层。
44.一种集成电路，包括：
支持结构；以及
位于支持结构上的增强表面面积的导电的氮钝化的包含钌的连续的层，该包含钌的层具有与支持结构临近的非织纹表面和与该非织纹表面相对的具有至少100埃的平均特性尺寸的织纹表面。
45.一种集成电路，包括：
支持结构；以及
位于支持结构上的增强表面面积的导电的氮钝化和氧钝化的包含钌的连续的层，该包含钌的层具有与支持结构交界的非织纹表面和与该非织纹表面相对的具有至少100埃的平均特性尺寸的织纹表面。
46.一种形成电容器阵列的方法，该方法包括：
提供包含钌氧化物的一个层；
在至少75托或更低的压力，通过暴露钌氧化物层到500℃到900℃的温度范围内，转换至少一些钌氧化物到钌以至于产生具有粗糙表面的结果层；
在结果层上方形成电介质材料的一个层；
在电介质材料的层上形成导电层；和
通过构图至少一个钌氧化物或结果层之一来定义电极的阵列。
47.权利要求46的方法，其中电极的阵列是在形成电介质材料的层之前被定义的。
48.权利要求46的方法，其中电极的阵列是在电介质层上形成导电层之后定义的。
49.权利要求46的方法，其中电极的阵列通过蚀刻来定义。
50.权利要求46的方法，其中电极的阵列是通过化学机械的抛光来定义的。
51.一种DRAM，包括电容器阵列，该电容器包括在具有织纹表面的增强表面面积连续的导电层中定义的电极，该带有100埃的一个平均表面面积；以及与织纹表面层相对的非织纹表面，其中该导电层由钌构成。
CNB018109195A 2000-06-08 2001-06-07 形成方法以及包含钌和包含钨层的集成电路结构 Expired - Fee Related CN1270352C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/590,795 2000-06-08
US09/590,795 US7253076B1 (en) 2000-06-08 2000-06-08 Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100925169A Division CN100446178C (zh) 2000-06-08 2001-06-07 形成方法以及包含钌和包含钨层的集成电路结构

Publications (2)

Publication Number Publication Date
CN1436364A CN1436364A (zh) 2003-08-13
CN1270352C true CN1270352C (zh) 2006-08-16

Family

ID=24363746

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB018109195A Expired - Fee Related CN1270352C (zh) 2000-06-08 2001-06-07 形成方法以及包含钌和包含钨层的集成电路结构
CNB2006100925169A Expired - Fee Related CN100446178C (zh) 2000-06-08 2001-06-07 形成方法以及包含钌和包含钨层的集成电路结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006100925169A Expired - Fee Related CN100446178C (zh) 2000-06-08 2001-06-07 形成方法以及包含钌和包含钨层的集成电路结构

Country Status (7)

Country Link
US (5) US7253076B1 (zh)
EP (1) EP1297562B1 (zh)
JP (1) JP4216585B2 (zh)
KR (1) KR100746192B1 (zh)
CN (2) CN1270352C (zh)
AU (1) AU2001275398A1 (zh)
WO (1) WO2001095378A2 (zh)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6420230B1 (en) 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7217615B1 (en) 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6518610B2 (en) 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
CA2439079C (en) * 2001-02-23 2008-04-29 The Gates Corporation Process for directly bonding rubber to at least a second substrate, and the resulting article
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
KR100464404B1 (ko) * 2001-07-27 2005-01-03 삼성전자주식회사 반도체 장치의 제조 방법
US6458652B1 (en) * 2001-08-20 2002-10-01 Micron Technology, Inc. Methods of forming capacitor electrodes
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6809026B2 (en) * 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US6670071B2 (en) * 2002-01-15 2003-12-30 Quallion Llc Electric storage battery construction and method of manufacture
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US20030159653A1 (en) * 2002-02-28 2003-08-28 Dando Ross S. Manifold assembly for feeding reactive precursors to substrate processing chambers
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7105065B2 (en) * 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6821347B2 (en) * 2002-07-08 2004-11-23 Micron Technology, Inc. Apparatus and method for depositing materials onto microelectronic workpieces
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
US6897106B2 (en) 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US20040065255A1 (en) * 2002-10-02 2004-04-08 Applied Materials, Inc. Cyclical layer deposition system
US6916374B2 (en) * 2002-10-08 2005-07-12 Micron Technology, Inc. Atomic layer deposition methods and atomic layer deposition tools
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7335396B2 (en) * 2003-04-24 2008-02-26 Micron Technology, Inc. Methods for controlling mass flow rates and pressures in passageways coupled to reaction chambers and systems for depositing material onto microfeature workpieces in reaction chambers
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
DE10330535A1 (de) * 2003-07-07 2005-02-03 Forschungszentrum Jülich GmbH Ferroelektrische Schicht mit angebrachter Elektrode und rauher Grenzschicht
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7235138B2 (en) * 2003-08-21 2007-06-26 Micron Technology, Inc. Microfeature workpiece processing apparatus and methods for batch deposition of materials on microfeature workpieces
US7344755B2 (en) * 2003-08-21 2008-03-18 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers
US7422635B2 (en) * 2003-08-28 2008-09-09 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces
US7056806B2 (en) * 2003-09-17 2006-06-06 Micron Technology, Inc. Microfeature workpiece processing apparatus and methods for controlling deposition of materials on microfeature workpieces
US7282239B2 (en) * 2003-09-18 2007-10-16 Micron Technology, Inc. Systems and methods for depositing material onto microfeature workpieces in reaction chambers
US7323231B2 (en) * 2003-10-09 2008-01-29 Micron Technology, Inc. Apparatus and methods for plasma vapor deposition processes
US7581511B2 (en) * 2003-10-10 2009-09-01 Micron Technology, Inc. Apparatus and methods for manufacturing microfeatures on workpieces using plasma vapor processes
US7647886B2 (en) * 2003-10-15 2010-01-19 Micron Technology, Inc. Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers
US7258892B2 (en) * 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US7067438B2 (en) * 2004-02-19 2006-06-27 Micron Technology, Inc. Atomic layer deposition method of forming an oxide comprising layer on a substrate
US7199001B2 (en) * 2004-03-29 2007-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming MIM capacitor electrodes
US20050249873A1 (en) * 2004-05-05 2005-11-10 Demetrius Sarigiannis Apparatuses and methods for producing chemically reactive vapors used in manufacturing microelectronic devices
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) * 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
US7170174B2 (en) * 2004-08-24 2007-01-30 Micron Technology, Inc. Contact structure and contact liner process
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US20060165873A1 (en) * 2005-01-25 2006-07-27 Micron Technology, Inc. Plasma detection and associated systems and methods for controlling microfeature workpiece deposition processes
US20060237138A1 (en) * 2005-04-26 2006-10-26 Micron Technology, Inc. Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
CN100364048C (zh) * 2005-07-07 2008-01-23 友达光电股份有限公司 金属/绝缘层/金属结构的制造方法
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US20070099422A1 (en) * 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
TWI332532B (en) 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US20070134861A1 (en) * 2005-12-14 2007-06-14 Jin-Ping Han Semiconductor devices and methods of manufacture thereof
KR100823034B1 (ko) * 2005-12-29 2008-04-17 동부일렉트로닉스 주식회사 반도체 장치의 캐패시터 및 그 제조 방법
TWI283475B (en) * 2005-12-29 2007-07-01 Ind Tech Res Inst Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same
US20070160756A1 (en) * 2006-01-07 2007-07-12 Helmuth Treichel Apparatus and method for the deposition of ruthenium containing films
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20080135914A1 (en) * 2006-06-30 2008-06-12 Krishna Nety M Nanocrystal formation
US7790360B2 (en) * 2007-03-05 2010-09-07 Micron Technology, Inc. Methods of forming multiple lines
US8889507B2 (en) 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
KR101544198B1 (ko) * 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
JP5608315B2 (ja) * 2007-12-03 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、キャパシタ
US8012532B2 (en) * 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US20090307026A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Priority-based system for netting available coverage
US20100195263A1 (en) 2009-02-02 2010-08-05 Space Charge, LLC Capacitors using carbon-based extensions
JP5150534B2 (ja) * 2009-03-06 2013-02-20 信越ポリマー株式会社 カバーレイフィルム、その製造方法およびフレキシブルプリント配線板
US20100267230A1 (en) * 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8236645B1 (en) * 2011-02-07 2012-08-07 GlobalFoundries, Inc. Integrated circuits having place-efficient capacitors and methods for fabricating the same
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
JP6371220B2 (ja) 2011-11-30 2018-08-08 ジニアテック リミテッド 屋根葺き、被覆、またはサイディング製品、その製造方法、および太陽光エネルギー回収システムの部品としてのその用途
WO2013081478A1 (en) 2011-11-30 2013-06-06 Zinniatek Limited Photovoltaic systems
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR101990051B1 (ko) * 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
AU2014269204A1 (en) 2013-05-23 2015-12-10 Zinniatek Limited Photovoltaic systems
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
AU2015225768B2 (en) 2014-03-07 2019-11-14 Zinniatek Limited Solar thermal roofing system
JP2015228191A (ja) * 2014-06-03 2015-12-17 カシオ計算機株式会社 コンテンツ出力システム、コンテンツ出力方法、コンテンツ出力プログラム、および通信端末
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
AU2015356689B2 (en) 2014-12-01 2020-10-15 Zinniatek Limited A roofing, cladding or siding apparatus
JP7154760B2 (ja) 2014-12-01 2022-10-18 ジニアテック リミテッド ルーフィング、クラッディング又はサイディング製品
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
CN109983188B (zh) 2016-10-17 2021-11-26 兹尼亚泰克有限公司 盖顶、包覆或护墙模块或设备
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
US11702840B2 (en) 2018-12-19 2023-07-18 Zinniatek Limited Roofing, cladding or siding module, its manufacture and use
US11101274B2 (en) 2019-12-05 2021-08-24 Micron Technology, Inc. Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US596014A (en) * 1897-12-21 Flexible rotary roll
ZA763680B (en) * 1976-06-21 1978-02-22 Nat Inst Metallurg The separation and purification of ruthenium
US4132569A (en) * 1977-10-25 1979-01-02 Diamond Shamrock Corporation Ruthenium recovery process
JPS6034388B2 (ja) * 1980-10-29 1985-08-08 凸版印刷株式会社 加圧加熱殺菌方法
US4564702A (en) 1983-04-28 1986-01-14 Standard Oil Company (Indiana) Hydrogenation reactions
US4851895A (en) 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
JPS6257610A (ja) * 1985-09-04 1987-03-13 Agency Of Ind Science & Technol 有機物水溶液の分離方法
DE3709066A1 (de) * 1986-03-31 1987-10-01 Toshiba Kawasaki Kk Verfahren zum erzeugen eines duennen metallfilms durch chemisches aufdampfen
JPS62256931A (ja) * 1986-04-28 1987-11-09 Tanaka Kikinzoku Kogyo Kk ルテニウムを回収する方法
JPH0812802B2 (ja) 1986-11-14 1996-02-07 株式会社日立製作所 サ−マルヘツド用厚膜抵抗体材料，サ−マルヘツド用厚膜抵抗体，並びにサ−マルヘツド
JPH02197532A (ja) * 1989-01-26 1990-08-06 Tanaka Kikinzoku Kogyo Kk 金属電極からＲｕを回収する方法
JPH0321490A (ja) * 1989-06-20 1991-01-30 Fuji Photo Film Co Ltd 感熱記録材料
WO1992014568A1 (en) 1991-02-19 1992-09-03 The Australian National University Production of metal and metalloid nitrides
US5068199A (en) 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance
US5130885A (en) 1991-07-10 1992-07-14 Micron Technology, Inc. Dram cell in which a silicon-germanium alloy layer having a rough surface morphology is utilized for a capacitive surface
JP2761685B2 (ja) 1991-10-17 1998-06-04 三菱電機株式会社 半導体装置の製造方法
KR950009740B1 (ko) 1991-11-12 1995-08-26 금성일렉트론주식회사 메모리 캐패시터 제조방법 및 그 구조
EP0553791A1 (en) 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
JP3126510B2 (ja) 1992-08-12 2001-01-22 鐘紡株式会社 高吸水性不織布材料
US5381302A (en) 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5358889A (en) * 1993-04-29 1994-10-25 Northern Telecom Limited Formation of ruthenium oxide for integrated circuits
US5364813A (en) 1993-09-01 1994-11-15 Industrial Technology Research Institute Stacked DRAM poly plate capacitor
JP2897631B2 (ja) 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5427974A (en) 1994-03-18 1995-06-27 United Microelectronics Corporation Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
KR960019696A (ko) * 1994-11-23 1996-06-17 김광호 커패시터 구조 및 그 제조방법
KR0155785B1 (ko) 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5877063A (en) 1995-07-17 1999-03-02 Micron Technology, Inc. Method of forming rough polysilicon surfaces
JPH09102591A (ja) 1995-07-28 1997-04-15 Toshiba Corp 半導体装置及びその製造方法
KR100224654B1 (ko) 1995-09-19 1999-10-15 윤종용 반도체장치의 커패시터 형성방법
US5639685A (en) 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US5612560A (en) 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
US5688550A (en) 1995-12-15 1997-11-18 Micron Technology, Inc. Method of forming polysilicon having a desired surface roughness
KR100228760B1 (ko) 1995-12-20 1999-11-01 김영환 반도체소자의 캐패시터 형성방법
US5930584A (en) 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
KR100230361B1 (ko) 1996-06-25 1999-11-15 윤종용 요철형 금속막과 그 형성방법, 요철형 전극 및 이를 이용한 캐패시터의 제조방법
US5923999A (en) 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US5926360A (en) 1996-12-11 1999-07-20 International Business Machines Corporation Metallized oxide structure and fabrication
GB2324408A (en) 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
US6364813B1 (en) * 1997-04-16 2002-04-02 Transmisiones Tsp, S.A. De C.V. Method and apparatus for operating a clutch in an automated mechanical transmission
US5893731A (en) 1997-05-23 1999-04-13 Industrial Technology Research Institute Method for fabricating low cost integrated resistor capacitor combinations
US6146961A (en) 1997-06-23 2000-11-14 Micron Technology, Inc. Processing methods of forming a capacitor
US6309713B1 (en) 1997-06-30 2001-10-30 Applied Materials, Inc. Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
US5963458A (en) * 1997-07-29 1999-10-05 Siemens Building Technologies, Inc. Digital controller for a cooling and heating plant having near-optimal global set point control strategy
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
JP3169866B2 (ja) 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JPH11224938A (ja) * 1997-12-04 1999-08-17 Fujitsu Ltd 半導体装置及びその製造方法
KR100377593B1 (ko) * 1997-12-04 2003-07-23 후지쯔 가부시끼가이샤 반도체장치및그제조방법
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6060351A (en) 1997-12-24 2000-05-09 Micron Technology, Inc. Process for forming capacitor over bit line memory cell
US6060367A (en) 1998-04-14 2000-05-09 United Semiconductor Circuit Corp. Method of forming capacitors
KR100269331B1 (ko) * 1998-07-06 2000-10-16 윤종용 고유전체막을 구비하는 커패시터 형성방법
US6037220A (en) 1998-07-24 2000-03-14 Vanguard International Semiconductor Corporation Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6409904B1 (en) 1998-12-01 2002-06-25 Nutool, Inc. Method and apparatus for depositing and controlling the texture of a thin film
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6294807B1 (en) 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US6436786B1 (en) * 1999-05-14 2002-08-20 Matsushita Electronics Corporation Method for fabricating a semiconductor device
US6458183B1 (en) * 1999-09-07 2002-10-01 Colonial Metals, Inc. Method for purifying ruthenium and related processes
US6285038B1 (en) 2000-03-01 2001-09-04 Micron Technology, Inc. Integrated circuitry and DRAM integrated circuitry

Also Published As

Publication number Publication date
US20060076597A1 (en) 2006-04-13
KR100746192B1 (ko) 2007-08-03
US20030003697A1 (en) 2003-01-02
AU2001275398A1 (en) 2001-12-17
EP1297562B1 (en) 2013-08-07
CN100446178C (zh) 2008-12-24
WO2001095378A3 (en) 2002-06-13
US6596583B2 (en) 2003-07-22
EP1297562A2 (en) 2003-04-02
US6833576B2 (en) 2004-12-21
JP4216585B2 (ja) 2009-01-28
US7253076B1 (en) 2007-08-07
US20020055235A1 (en) 2002-05-09
JP2003536256A (ja) 2003-12-02
CN1436364A (zh) 2003-08-13
CN1873917A (zh) 2006-12-06
WO2001095378A2 (en) 2001-12-13
US20020037630A1 (en) 2002-03-28
KR20030019418A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
US6589839B1 (en) Dielectric cure for reducing oxygen vacancies
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US20100117194A1 (en) Metal-insulator-metal capacitors with a chemical barrier layer in a lower electrode
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
US6613629B2 (en) Methods for manufacturing storage nodes of stacked capacitors
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR20000004479A (ko) 반도체 소자의 커패시터 구조 및 이의 제조 방법
CN1157777C (zh) 形成电容器元件的方法
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
CN1518109A (zh) 适合形成有涂层的导电膜如铂的半导体器件及其制造方法
CN1162900C (zh) 制造微电子器件的方法和微电子器件
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
JP4771589B2 (ja) 半導体素子のキャパシタ製造方法
KR20010113316A (ko) 고유전체 캐패시터 및 그 제조 방법
CN1159758C (zh) 动态随机存取存储器及金属连线的制造方法
JP2003203991A (ja) 容量素子用電極の製造方法
KR100585092B1 (ko) 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법
KR100580747B1 (ko) 고유전체 캐패시터의 제조 방법
KR100376987B1 (ko) 반도체소자의 캐패시터 제조방법
CN1457099A (zh) 堆栈式电容器的结构及其制造方法
CN1242483C (zh) 含有复合式接触栓塞的存储元件与制造方法
KR20040003127A (ko) 캡핑층을 갖는 ｍｉｍ 캐패시터 및 그의 제조방법
KR20020001254A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOSAIDE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: MICRON TECHNOLOGY, INC.

Effective date: 20101201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: IDAHO, USA TO: ONTARIO, CANADA

TR01 Transfer of patent right

Effective date of registration: 20101201

Address after: Ontario, Canada

Patentee after: Rival technologies

Address before: Idaho

Patentee before: Micron Technology, Inc.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAIDE TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Rival technologies

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20160607

CF01 Termination of patent right due to non-payment of annual fee