CN1256791A - 3维器件的制造方法 - Google Patents
3维器件的制造方法 Download PDFInfo
- Publication number
- CN1256791A CN1256791A CN99800189A CN99800189A CN1256791A CN 1256791 A CN1256791 A CN 1256791A CN 99800189 A CN99800189 A CN 99800189A CN 99800189 A CN99800189 A CN 99800189A CN 1256791 A CN1256791 A CN 1256791A
- Authority
- CN
- China
- Prior art keywords
- layer
- mentioned
- thin
- manufacture method
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Abstract
本发明的3维器件的制造方法,包括在透光性的基板1上形成分离层2、中间层3和第1被转印层41有机同样在透光性的基板1上形成分离层2、中间层3和第2被转印层42的工序、在与被转印层41的基板1相反侧通过粘接层5将基板(转印侧基板)21接合的工序、向分离层2照射照射光7利用磨蚀在分离层2的层内和/或界面发生剥离从而使被转印层41从基板1上脱离下来转印到基板21上的工序、在与被转印层42的基板1相反侧通过导电性粘接层22将被转印层41接合的工序有机和上述一样向分离层2照射照射光7使被转印层42从基板1上脱离下来从而转印到被转印层41上的工序。
Description
技术领域
本发明涉及3维器件的制造方法。
背景技术
以往,在制造3维IC等3维器件时,首先,在Si基板上经过多个工序形成包括场效应晶体管(FET)等的第1层。然后,在该第1层上形成同样的第2层。以后,照此办理,形成第3层及其以后的层。
但是,在先有的3维器件的制造方法中,是在同一基板上顺序重叠地形成各层,所以,上层的形成必须对下层没有坏的影响,从而受到各种制约(例如,下层不变质的温度的上限等)。
另外,在集层不同的层时,用适合各层的器件参量(例如,栅极线宽、栅极绝缘膜的膜厚、设计规则、制造时的温度等制造条件)形成是非常困难的。
另外,在先有的3维器件的制造方法中,由于在构成器件的基板上形成各层,所以,使用的基板必须兼具作为器件的基板的适合性和作为形成各层时的基板的适合性,因此,只能使用特定的基板。
鉴于这样的理由,3维IC等3维器件尚未达到实用化的程度。
本发明的目的旨在提供扩大薄膜器件层的形成条件的自由度从而可以很容易地制造高性能的3维器件的3维器件的制造方法。
发明的公开
利用下述(1)~(22)的本发明达到这样的目的。
(1)一种将配置在2维方向的指定的区域内的薄膜器件层沿其厚度方向集层多层而制造3维器件的3维器件的制造方法,其特征在于:将上述各薄膜器件层中的至少1层利用转印法进行集层。
(2)一种在基体上将在2维方向扩展的指定的区域内构成电路的薄膜器件层沿其厚度方向集层多层而制造构成3维方向的电路的3维器件的3维器件的制造方法,其特征在于:将上述各薄膜器件层中的至少1层利用转印法进行集层。
(3)按上述(1)或(2)所述的3维器件的制造方法,其特征在于:上述转印法在第1基板上通过分离层形成薄膜器件层后,将照射光照射到上述分离层上,在上述分离层的层内和/或界面处发生剥离,将上述第1基板上的薄膜器件层向第2基板侧转印。
(4)按上述(3)所述的3维器件的制造方法,其特征在于:上述分离层的剥离是通过构成分离层的物质的原子间或分子间的结合力消失或减小而发生的。
(5)按上述(3)所述的3维器件的制造方法,其特征在于:上述分离层的剥离是通过从构成分离层的物质发生气体而发生的。
(6)按上述(3)~(5)的任意一条所述的3维器件的制造方法,其特征在于:上述照射光是激光。
(7)上述(6)所述的3维器件的制造方法,其特征在于:上述激光的波长是100~350nm。
(8)上述(6)所述的3维器件的制造方法,其特征在于:上述激光的波长是350~1200nm。
(9)上述(3)~(8)的任意一条所述的3维器件的制造方法,其特征在于:上述分离层由非晶质硅、陶瓷、金属或有机高分子材料构成。
(10)按上述(3)~(9)的任意一条所述的3维器件的制造方法,其特征在于:上述第1基板是透明基板。
(11)按上述(1)~(10)的任意一条所述的3维器件的制造方法,其特征在于:在上述薄膜器件层上形成连接电极,利用该连接电极将相邻的上述薄膜器件层之间电连接。
(12)按上述(11)所述的3维器件的制造方法,其特征在于:上述连接电极存在于上述薄膜器件层的两面。
(13)按上述(11)或(12)所述的3维器件的制造方法,其特征在于:通过各向异性导电膜将相邻的上述薄膜器件层接合。
(14)按上述(1)~(10)的任意一条所述的3维器件的制造方法,其特征在于:在上述各薄膜器件层中对应的2层中,在其中的一层形成发光部,在另一层形成接收上述发光部的光的受光部,利用这些发光部和受光部在上述2层间可以进行光通信。
(15)按上述(1)~(14)的任意一条所述的3维器件的制造方法,其特征在于:通过上述转印而集层的薄膜器件层与其他薄膜器件层中至少1层同时制造。
(16)按上述(1)~(15)的任意一条所述的3维器件的制造方法,其特征在于:上述各薄膜器件层中的至少1层具有多个薄膜晶体管。
(17)按上述(1)~(16)的任意一条所述的3维器件的制造方法,其特征在于:通过多次转印作为存储器的上述薄膜器件层形成大规模存储器。
(18)按上述(1)~(16)的任意一条所述的3维器件的制造方法,其特征在于:通过多次转印作为逻辑器件的上述薄膜器件层形成大规模逻辑器件。
(19)按上述(1)~(16)的任意一条所述的3维器件的制造方法,其特征在于:通过转印作为存储器的上述薄膜器件层和作为逻辑器件的上述薄膜器件层形成系统LSI。
(20)按上述(19)所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的设计规则形成。
(21)按上述(19)所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的设计参量形成。
(22)按上述(19)所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的制造过程形成。
附图的简单说明
图1是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图2是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图3是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图4是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图5是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图6是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图7是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图8是示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。
图9是示意性地表示本发明的3维器件的结构例的剖面图。
图10是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图11是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图12是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图13是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图14是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图15是示意性地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。
图16是示意性地表示本发明的3维器件的其他结构例的剖面图。
图17是示意性地表示本发明的3维器件的其他结构例的剖面图。
图18是示意性地表示本发明的3维器件的其他的结构例的剖面图。
图19是表示本发明的有机EL元件的结构例的剖面图。
图20是表示本发明的PIN光电二极管的结构例的剖面图。标号说明1 基板11 分离层形成面12 照射光入射面2 分离层2a、2b 界面3 中间层4、41~43 被转印层
411、412 连接电极
421、422 连接电极
413、423 发光部
414、424 受光部
431~424 连接电极
5 粘接层
6 转印体
7 照射光
10 3维器件
21 基板
22、23 导电性粘接层
24 粘接层
25 透明的粘接层
30 有机EL元件
31 透明电极
32 发光层
33 金属电极
34 隔壁
50 PIN光电二极管
51 受光部窗电极
52 p型a-SiC层
53 i型a-Si层
54 n型a-SiC层
55 Al-Si-Cu层
60 薄膜晶体管
61 源极层
62 漏极层
63 沟道层
64 栅极绝缘膜
65 栅极电极
66 层间绝缘膜
67、68 电极
69 保护膜
实施发明的最佳的形式
下面,根据附图所示的最佳实施例详细说明本发明的3维器件的制造方法。
在本发明中,使用后面所述的「薄膜结构的转印方法(转印技术)」集层多个层,制造3维器件(例如,3维IC等)。首先,说明上述「薄膜结构的转印方法」。
图1~图8分别示意性地表示本发明的薄膜结构的转印方法的实施例的工序的剖面图。下面,根据这些图顺序说明薄膜结构的转印方法(剥离方法)的工序。
<1>如图1所示,在基板1的一面(分离层形成面11)上形成分离层(光吸收层)2。
基板1最好在从基板1侧照射照射光7时具有可以透过该照射光7的透光性。
这时,照射光的透过率最好在10%以上,50%以上则更好。如果该透过率太低,照射光7的衰减就增大,从而剥离分离层2就需要更大的光量。
另外,基板1最好由可靠性高的材料构成,特别是最好由耐热性优异的材料构成。其理由在于,在例如形成后面所述的被转印层4及中间层3时,有时工艺温度会随其种类及形成方法而升高(例如,达到约350~1000℃),这时,如果基板1具有优异的耐热性,则在向基板1上形成被转印层4等时,就可以扩展该温度条件等成膜条件的设定宽度。
因此,设形成被转印层4时的最高温度为Tmax时,则基板1最好由变形点大于Tmax的材料构成。具体而言,就是基板1的构成材料,其变形点最好大于350℃,若大于500℃则更好。作为这样的材料,有例如石英玻璃、钠玻璃、康宁玻璃(コ-ニング)7059、日本电气玻璃OA-2等耐热性玻璃。
如果降低形成后面所述的分离层2、中间层3和被转印层4时的工艺温度,则对于基板1也可以使用熔点低的廉价的玻璃材料和合成树脂。
另外,基板1的厚度没有特别的限定,但是,通常最好约为0.1~5.0mm,而约为0.5~1.5mm则更好。如果基板1的厚度太薄,强度将降低,如果太厚,基板1的透过率将降低,从而照射光7容易发生衰减。基板1的照射光7的透过率高时,其厚度也可以超过上述上限值。
为了使照射光7可以均匀地照射,基板1的分离层形成部分的厚度最好是均匀的。
另外,基板1的分离层形成面11及照射光入射面12不限于如图所示的平面,也可以是曲面。
在本发明中,不是利用蚀刻等来除去基板1的,而是通过剥离位于基板1与被转印层4之间的分离层2而使基板1脱离的,所以,作业容易,同时,对基板1的选择的范围也就宽了,例如,可以使用厚度比较厚的基板。
下面,说明分离层2。
分离层2是具有后面所述的吸收照射光7而在其层内和/或界面2a或2b处发生剥离(以下,称为「层内剥离」、「界面剥离」)的性质,最好通过照射光7的照射使构成分离层2的物质的原子间或分子间的结合力消失或减小,换言之,就是通过使之发生磨损而达到层内剥离和/或界面剥离。
此外,通过照射光7的照射,有时也发现了从分离层2释放出气体而发生分离的效应。即,包含在分离层2的成分成为气体释放出来时,有时分离层2吸收光而瞬时成为气体,释放出该蒸气对分离也有贡献。
作为这样的分离层2的组成,有例如以下所述的材料。
①非结晶硅(a-Si)
在该非结晶硅中,可以包含H(氢)。这时,H的含量最好约为2at%以上,而约为2~20at%则更好。这样,在含有指定量的H时,通过照射光7的照射,将释放出氢气,在分离层2内发生内压,该内压就成为剥离上下膜的力。
非结晶硅中H的含量,可以通过适当地调整成膜条件例如CVD中的气体组成、气压、气体氛围、气体流量、温度、基板温度、接入功率等条件来调整。
②氧化硅或硅氧化物、氧化钛或钛氧化物、氧化锆或锆氧化物、氧化镧或镧氧化物等各种氧化物陶瓷、电介质(强电介质)或半导体
作为氧化硅,有SiO、SiO2、Si3O2,作为硅氧化物,有例如K2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3。
作为氧化钛,有TiO、Ti2O3、TiO2,作为钛氧化物,有例如BaTiO4、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、FeTiO3。
作为氧化锆,有ZrO2,作为锆氧化物,有例如BaZrO3、ZrSiO4、PbSiO3、MgZrO3、K2ZrO3。
③PZT、PLZT、PLLZT、PBZT等陶瓷或电介质(强电介质)
④氮化硅、氮化铝、氮化钛等氮化物陶瓷
⑤有机高分子材料
作为有机高分子材料,只要是具有-CH2-、-CO-(酮)、-CONH-(酰胺)、-NH-(亚胺)、-COO-(酯)、-N=N-(偶氮)、-CH=N-(シフ)等的结合(利用照射光7的照射切断它们的结合)的、特别是只要是具有比较多的它们的结合的就可以。另外,有机高分子材料也可以是在结构式中具有芳香族烃(1或2以上的苯环或其缩合环)的材料。
作为这样的有机高分子材料的具体例,有聚乙烯、聚丙烯那样的聚烯烃、聚酰亚铵、聚酰胺、聚酯、聚甲基丙烯酸甲酯(PMMA)、聚亚苯基硫醚(PPS)、聚醚砜(PES)、环氧树脂等。
⑥金属
作为金属,有例如Al、Li、Ti、Mn、In、Sn、Sm或包含它们之中的至少1种的合金。
另外,分离层2的厚度,随剥离目的、分离层2的组成、层结构、形成方法等诸条件而不同,通常,最好约为1nm~29μm,而约为10nm~2μm则更好,而约为40nm~1μm则最好。
如果分离层2的膜厚太小,将影响成膜的均匀性,有时剥离不均匀,另外,如果膜厚太厚,为了确保分离层2的良好的剥离性,必须增大照射光7的功率(光量),同时在除去分离层2时其作业需要一定的时间。分离层2的膜厚最好尽可能均匀。
分离层2的形成方法,并没有特别的限定,可以根据膜组成及膜厚等诸条件适当地选择。例如,有CVD(包括MOCVD、低压CVD、ECR-CVD)、蒸发镀膜、分子线蒸发镀膜(MB)、溅射、离子镀膜、PVD等各种气相成膜法、电镀、浸渍镀膜、无电解镀膜等各种镀膜法、兰米尔·喷射(LB)法、旋转镀膜、喷射镀膜、滚动镀膜等涂布法、各种印刷法、转印法、喷墨法、喷粉末法等,可以将其中的2种以上的方法组合来形成分离层2。
例如,在分离层2的组成为非结晶硅(a-Si)时,最好利用CVD、特别是低压CVD或等离子体CVD进行成膜。
另外,在用溶胶—凝胶法的陶瓷构或用有机高分子材料构成分离层2时,最好利用涂布法特别是旋转镀膜法进行成膜。
另外,分离层2的形成,可以用2个工序以上的工序(例如,层的形成工序和热处理工序)进行。
这样的分离层2,也可以用2层以上的层构成。这时,上述2层以上的层的组成或特性可以相同,也可以不相同。
<2>如图2所示,在分离层2的上面,形成中间层(下底层)3。
该中间层3是按各种形成目的而形成的,例如,可以发挥在制造时或使用时对后面所述的被转印层4进行物理、化学保护的保护层、绝缘层、导电层、照射光7的遮光层、阻止成分向被转印层4或从被转印层4迁移(转移)的阻挡层、反射层的功能中的至少1个的功能。
作为该中间层3的组成,可以根据其形成目的而适当地设定,例如,中间层3形成在非结晶硅的分离层2与薄膜晶体管(TFT)的被转印层4之间时,则有SiO2等氧化硅,中间层3形成在分离层2与PZT的被转印层4之间时,则有例如Pt、Au、W、Ta、Mo、Al、Cr、Ti或以它们为主的合金这样的金属。
这样的中间层3的厚度,可以根据其形成目的及可以发挥的功能的程度适当地决定,通常,最好约为10nm~5μm,而约为40nm~1μm则更好。
另外,中间层3的形成方法,也有和对上述分离层2所列举的形成方法相同的方法。另外,在本发明中,也可以不形成中间层3,而在分离层2上直接形成被转印层4。
<3>如图3所示,在中间层3的上面形成被转印层(被剥离物)4。
被转印层4是向后面所述的转印体6上转印的层,可以利用和在上述分离层2中所列举的形成方法相同的方法形成。
被转印层4的形成目的、种类、形态、结构、组成、物理的或化学的特性等并没有特别限定,但是,考虑到转印的目的和实用性,最好是薄膜特别是功能性薄膜或薄膜器件。
作为功能性薄膜和薄膜器件,有例如薄膜晶体管(TFT)、薄膜二极管其他薄膜半导体器件、电极(例:ITO、氧化锡膜那样的透明电极)、太阳电池及图像传感器等使用的光电变换元件、开关元件、存储器、压电元件等调节器、微反射镜(压电薄膜陶瓷)、磁记录媒体、磁光记录媒体、光记录媒体等记录媒体、磁记录薄膜磁头、线圈、电感、薄膜高磁导率材料和将它们组合的微磁器件、滤波器、反射膜、分色反射镜、偏振元件等光学薄膜、半导体薄膜、超导薄膜(例如,Y BCO薄膜)、磁性薄膜、金属多层薄膜、金属陶瓷多层薄膜、金属半导体多层薄膜、陶瓷半导体多层薄膜、有机薄膜和其他物质的多层薄膜等。
其中,特别是应用于薄膜器件、微磁器件、微三维构造物的结构、调节器、微反射镜等的实用性很高。
这样的功能性薄膜或薄膜器件由于与其形成方法的关系,通常,是经过比较高的工艺温度而形成的。因此,这时,如前所述,作为基板1,需要可以耐该工艺温度的可靠性高的材料。
被转印层4,可以是单层也可以是多个层的集层体。此外,如上述薄膜晶体管等那样,可以制作指定的图形。被转印层4的形成(集层)和制作图案可以利用与其相应的指定的方法进行。这样的被转印层4,通常要经过多个工序来形成。
薄膜晶体管的被转印层4的形成,可以按照例如特公平2-50630号公报或文献:H.Ohshima et al:International SymposiumDigestof Technical Papers SID 1983“B/W and Color LC VideoDisplay Addressed by Poly Si TFTs”所记载的方法进行。
另外,被转印层4的厚度也没有特别的限定,可以根据其形成目的、功能、组成、特性等诸条件适当地设定。在被转印层4是薄膜晶体管时,其厚度总和最好约为0.5~200μm,而约为1.0~10μm则更好。另外,在是其他薄膜的情况时,则最佳的厚度总和可以在更宽的范围,例如,可以采用约50nm~1000μm。
被转印层4不限于以上所述的薄膜,也可以是例如涂布膜或薄片等膜。
<4>如图4所示,在被转印层(被剥离物)4上形成粘接层5,通过该粘接层5将转印体6粘接(接合)。
作为构成粘接层5的粘接剂的极佳的例子,有反应硬化型粘接剂、热硬化型粘接剂、紫外线硬化型粘接剂等光硬化型粘接剂、厌氧硬化型粘接剂等各种硬化型粘接剂。作为粘接剂的组成,可以是例如环氧类、丙烯酸酯类、硅类等,不论哪一种都可以。这样的粘接层5的形成,可以利用例如涂布法。
在使用上述硬化型粘接剂时,例如在被转印层4上涂布硬化型粘接剂并将后面所述的转印体6与其接合后,利用与硬化型粘接剂的特性相应的硬化方法使上述硬化型粘接剂硬化,从而将被转印层4与转印体6粘接固定。
使用光硬化型粘接剂时,将透光性的转印体6配置到未硬化的粘接层5上后,最好从转印体6上照射硬化用的光,使粘接剂硬化。另外,如果基板1是具有透光性的基板,若从基板1和转印体6的两侧照射硬化用的光,使粘接剂硬化,则可使之可靠地硬化。
另外,也可以和图示不同,在转印体6一侧形成粘接层5,而将被转印层4粘接到其上。另外,也可以在被转印层4与粘接层5之间设置上述那样的中间层。另外,例如在转印体6具体粘接功能时,也可以省略形成粘接层5。
作为转印体6,并没有特别的限定,但是,可以是基板(板材)特别是透明基板。这样的基板,可以是平板,也可以是弯曲板。
另外,转印体6与上述基板1比较,可以是耐热性、耐腐蚀性等特性差一点的材料。其理由在于,在基板1一侧形成被转印层4,然后将该被转印层4转印到转印体6上,所以,对转印体6所要求的特性特别是耐热性,就与被转印层4形成时的温度条件等无关。
因此,设被转印层4形成时的最高温度为Tmax时,则作为转印体6的结构材料,就可以使用玻璃化温度(Tg)或软化点小于Tmax的材料。例如,转印体6最好用玻璃化温度(Tg)或软化点小于800℃的材料构成,若小于500℃更好,若进而小于320℃则最好。
另外,作为转印体6的机械特性,最好具有某种程度的刚性(强度),但是,也可以具有可桡性和弹性。
作为这样的转印体6的构成材料,有各种合成树脂或各种玻璃材料,特别是各种合成树脂及通常的(低熔点的)廉价的玻璃材料就非常好。
作为合成树脂,可以是热可塑性树脂、热硬化性树脂中的任何一种,例如,有聚乙烯、聚丙烯、乙烯丙烯共聚物、乙烯醋酸乙烯酯共聚物(EVA)等聚烯烃、环状聚烯烃、改性聚烯烃、聚氯乙烯、聚偏二氯乙烯、聚苯乙烯、聚酰胺、聚酰亚铵、聚酰胺酰亚胺、聚碳酸酯、聚(4-甲基戊烯-1)、离子交联聚合物、丙烯酸类树脂、聚甲基丙烯酸酯(PMMA)、丙烯腈—丁二烯—苯乙烯共聚物(ABS树脂)、丙烯腈—苯乙烯共聚物(AS树脂)、丁二烯苯乙烯共聚物、聚甲醛、聚乙烯醇(PVA)、乙烯—乙烯醇共聚物(EVOH)、聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯(PBT)、对苯二甲酸环己酯(PCT)等聚酯、聚醚、聚醚酮(PEK)、聚醚醚酮(PEEK)、聚醚酰亚胺、聚甲醛(POM)、聚苯醚、改性聚苯醚、聚砜、聚亚苯基硫醚(PPS)、聚醚砜(PES)、聚芳酯、芳香族聚酯(液晶聚合物)、聚四氟乙烯、聚偏1,1-二氟乙烯、其他氟类树脂、苯乙烯类、聚烯烃类、聚氯化乙烯基类、聚氨酯类、聚酯类、聚酰胺类、聚丁二烯类、反式聚异戊二烯类、氟橡胶类、氯化聚乙烯类等各种热可塑性弹性体、环氧树脂、酚醛树脂、脲醛树脂、三聚氰胺树脂、不饱和聚酯、硅树脂、聚氨酯等或以它们为主的共聚物、共混物、聚合物等,可以使用它们之中的1种或将2种以上组合(例如,作为2层以上的集层体)。
作为玻璃材料,有例如硅酸玻璃(石英玻璃)、硅酸碱玻璃、钠钙玻璃、镓钙玻璃、铅玻璃、钡玻璃、硼酸玻璃等。其中,除了硅酸玻璃外,与硅酸玻璃相比,最好是熔点低、比较容易成形、加工而且廉价的玻璃。
作为转印体6,使用合成树脂构成时,可以将大型的转印体6一体地成形,同时,即使是具有弯曲面或凹凸面的复杂的形状,也可以很容易制造,另外,还可以享受材料成本、制造成本都廉价的种种优点。因此,可以很容易地制造大型而廉价的器件(例如,液晶显示器)。
转印体6可以如液晶元件那样构成例如独立的器件,也可以如彩色滤光器、电极层、电介质层、绝缘层、半导体元件那样构成器件的一部分。
此外,转印体6可以是金属、陶瓷、石材、木材、纸等物质,可以在构成某一物品的任意的面上(手表的面上、空调器的表面上、印刷电路板上等),此外,也可以是墙壁、柱、梁、天花板、窗玻璃等构造物的表面上。
<5>如图5所示,从基板1的反面侧(照射光入射面12侧)照射照射光7。该照射光7透过基板1后,从界面2a侧照射到分离层2上。这样,如图6或图7所示的那样,在分离层2内就发生层内剥离和/或界面剥离,从而结合力减小或消失,所以,在使基板1与转印体6分离时,被转印层4就从基板1上脱离下来,转印到转印体6上。
图6表示在分离层2内发生层内剥离的情况,图7表示在分离层2内在界面2a处发生界面剥离的情况。在分离层2内发生层内剥离和/或界面剥离的原理,估计可能是在分离层2的构成材料中发生磨蚀、或者分离层2内的气体释放以及在照射之后马上发生的熔融、蒸发等相变化引起的。
这里,所谓磨蚀,是指吸收了照射光的固体材料(分离层2的构成材料)发生光化学的或热的激励,其表面或内部的原子或分子的结合被切断而释放的现象,主要是分离层2的构成材料的全部或一部分发生熔融、蒸发(气化)等相变化的现象。另外,有时也随上述相变化而成为微小的发泡状态,从而结合力减小。
分离层2是发生层内剥离还是发生界面剥离或者同时发生两种剥离,由分离层2的组成及区域各种原因所决定,作为其主要原因之一,就是照射光7的种类、波长、强度、到达深度等条件。
作为照射光7,只要是可以使在分离层2内发生层内剥离和/或界面剥离的照射光就可以,不论哪种都行,例如,有X射线、紫外线、可见光、红外线(热线)、激光、毫米波、微波、电子线、放射线(α射线、β射线、γ射线)等,其中,在使分离层2容易剥离的方面,激光最好。
作为发生激光的激光装置,有各种气体激光器、固体激光器(半导体激光器)等,但是,最好使用受激准分子激光器、Nd-YAG激光器、Ar激光器、CO2激光器、CO激光器、He-Ne激光器等,其中,受激准分子激光器特别好。
受激准分子激光器在短波区域输出高能量,所以,在极短的时间内便可使分离层2剥离,因此,可以使相邻的或附近的中间层3、被转印层4、基板1等的温度几乎不上升,即,可以使之不发生劣化和损伤地将分离层2剥离。
另外,在使分离层2剥离时与照射光的波长有关时,照射的激光的波长最好约为100~350nm。
另外,在使分离层2发生例如释放气体、气化、升华等相变化而具有分离特性时,照射的激光的波长最好约为350~1200nm。
另外,照射的激光的能量密度特别是受激准分子激光器时的能量密度最好约为10-5000mJ/cm2,而且为100~500mJ/cm2则更好。另外,照射时间最好为1~1000nsec,而约为10~100nsec则更好。
能量密度低或照射时间短时,就不能发生充分的剥离,而能量密度高或照射时间长时,有时透过分离层2和中间层3的照射光将对被转印层4产生坏影响。
这种以激光为代表的照射光7最好以均匀的强度进行照射。
照射光7的照射方向,不限于与分离层2垂直的方向,也可以是与分离层2成指定倾斜角度的方向。
另外,在分离层2的面积大于照射光的1次的照射面积时,对分离层2的全部区域,也可以分为多次进行照射。另外,对同一个位置也可以照射2次以上。
另外,也可以将不同种类的、不同波长(波长区域)的照射光(激光)对同一区域或不同区域照射2次以上。
<6>如图8所示,利用例如清洗、蚀刻、抛光、研磨等方法或将它们组合的方法去除附着在中间层3上的分离层2。
对于图6所示的分离层2的层内剥离的情况,同样也可以去除附着在基板1上的分离层2。
在基板1是由石英玻璃那样的高价的材料、稀少的材料构成时,基板1最好可以再利用(再循环)。换言之,对于再利用的基板1,可以应用本发明,实用性高。
经过上述各工序后,就完成了被转印层4向转印体6的转印。然后,就可以进行与被转印层4相邻的中间层3的去除及其他的任意层的形成等工序。
在本发明中,不是直接剥离作为被剥离物的被转印层4本身,而是在与被转印层4接合的分离层2中进行剥离,所以,不论被剥离物(被转印层4)的特性、条件等如何,都可以容易而可靠地而且均匀地进行剥离,伴随剥离操作对被剥离物(被转印层4)也没有损伤,从而可以维持被转印层4的很高的可靠性。
另外,在图示的实施例中,是从基板1侧照射照射光7的,但是,在例如被转印层4不会由于照射光7的照射而受到不良影响时,照射光7的照射方向就不限于以上所述,可以从与基板1相反侧照射该照射光7。
另外,对分离层2的面方向,也可以是部分地即以指定的图形照射照射光从而按上述图形转印被转印层4的结构(第1方法)。这时,在进行上述<5>的工序时,对于基板1的照射光入射面12,可以利用实施与上述图形对应的掩膜处理后照射该照射光7或精密地控制照射光7的照射位置等方法进行。
另外,也可以不是在基板1的分离层形成面11的整个面上形成分离层2,而是按指定的图形形成分离层2(第2方法)。这时,是在利用掩膜处理等将分离层2预先形成指定的图形或将分离层2形成在分离层形成面11的整个面上后,可以利用蚀刻等制作图形或进行修正的方法。
按照以上所述的第1方法和第2方法,可以对被转印层4的转印同时进行图形制作和修正。
另外,也可以利用和上述方法相同的方法反复进行2次以上的转印。这时,只要转印次数是偶数,就可以使最后在转印体上形成的被转印层的正、反面的位置关系与最初在基板1上形成被转印层的状态相同。
另外,也可以将大型的透明基板(例如,有效区域为900mm×1600mm)作为转印体6,最好将在小型的基板1(例如,有效区域为45mm×40mm)上形成的小单位的被转印层4(薄膜晶体管)形成多次(例如,约800次),按相邻的位置顺序进行转印从而在大型的透明基板的整个有效区域上形成被转印层4,最后制造出与上述大型的透明基板的尺寸相同的液晶器件。
另外,也可以准备多个在基板1上形成的被转印层4,将各被转印层4顺序向转印体6上进行转印(重叠)而形成被转印层4的集层体。这时,集层的被转印层4可以是相同的、也可以是不同的。
以上,是在本发明中使用的薄膜结构的转印方法。
下面,说明使用上述薄膜结构的转印方法(转印技术)的3维器件(多层结构的器件)的制造方法的实施例1。
图9是模式地表示3维器件的结构例的剖面图,图10~图15分别是模式地表示本发明的3维器件的制造方法的实施例1的工序的剖面图。对于与上述薄膜结构的转印方法的共同点,说明从略。
如图9所示,3维器件10具有作为基体(基础)的基板(转印侧基板)21、第1被转印层(第1薄膜器件层)41和第2被转印层(第2薄膜器件层)42。被转印层41和42分别扩展在2维方向(与基板21平行的方向)上,构成指定的电路。
这时,在基板21的图9中的上侧,通过粘接层5粘接(接合)被转印层41。
并且,在该被转印层41的图9中的上侧,通过导电性粘接层22粘接(接合)被转印层42。
被转印层41在图9中的上侧分别具有连接电极(连接用的端子)411和412。另外,被转印层42在图9中的下侧分别具有连接电极421和422。被转印层41的连接电极411和被转印层42的连接电极421通过导电性粘接层22相连接,另外,被转印层41的连接电极412和被转印层42的连接电极422通过导电性粘接层22相连接。
作为导电性粘接层22,最好是各向异性导电膜(ACF:AnisotropicConductiveFilm)。通过利用各向异性导电膜进行粘接,只在厚度方向(图9中为上下方向)确保导通,所以,可以防止图9中横方向的短路。即,可以防止连接电极411与连接电极412、连接电极411与连接电极422、连接电极421与连接电极422、连接电极421与连接电极412发生短路。
另外,通过使用各向异性导电膜进行粘接,连接电极411与连接电极421、连接电极412与连接电极422就容易对准位置分别实现电气连接,从而将被转印层41与被转印层42粘接(接合)。
该3维器件10的基板(转印侧基板)21与图4~图8中的转印体6相当。
另外,作为3维器件10的被转印层41和42,有例如作为上述被转印层4所给出的各种示例。
具体而言,被转印层41和42可以是DRAM(动态RAM)、SRAM(静态RAM)、E2PROM、ROM等存储器、CPU等逻辑元件(逻辑电路)、光传感器、磁传感器等传感器等。当然,被转印层41和42不限于上述各种元件。
另外,被转印层41和被转印层42可以是相同的、也可以是不相同的。
在被转印层41和被转印层42采用相同元件时,可以将被转印层41和被转印层42都采用存储器(存储器单元阵列)。这样,便可实现大容量的存储器(大规模存储器)。
另外,除了以上所述之外,也可以将被转印层41和被转印层42都采用例如逻辑元件(逻辑电路)。这样,便可实现大规模的逻辑元件(大规模逻辑元件)。
另外,在被转印层41和被转印层42采用不同的元件时,可以将被转印层41和被转印层42中的一方采用例如存储器而将另一方采用逻辑元件。即,3维器件10就成为混合载有存储器和逻辑元件(一体化)的系统IC(例如,系统LSI)。
这时,按照本发明,可以按不同的设计规则(最小线幅)形成被转印层41和被转印层42。另外,可以按不同的设计图形形成被转印层41和被转印层42。另外,可以按不同的制造工艺形成被转印层41和被转印层42。以往,在集层的层之间,改变这些条件是不可能的或困难的。
上述系统IC中的存储器的最小线幅约为例如0.35μm(μm规则),逻辑元件的最小线幅约为例如0.5μm(μm规则)(存储器的最小线幅小于逻辑元件的最小线幅)。另外,与此相反,也可以使存储器的最小线幅大于逻辑元件的最小线幅。
上述3维器件10可以利用上述薄膜结构的转印方法按例如以下所述的方法进行制造。
<A1>如图10所示,在基板(原基板)1的一面形成分离层2。另外,如图11所示,在基板(原基板)1的一面形成分离层2。
<A2>如图10和图11所示,在各基板1的分离层2上分别形成中间层(下底层)3。
<A3>如图10所示,在中间层3上形成第1被转印层(第1薄膜器件层)41。另外,如图11所示,在中间层3上形成第2被转印层(第2薄膜器件层)42。
被转印层41的K部分(在图10中,用点划线包围的部分)的放大剖面图示于图10中。
如图10所示,被转印层41具有例如在中间层3(例如,SiO2膜)上形成的薄膜晶体管(TFT)60。
该薄膜晶体管60由将n型或p型杂质导入多晶硅层中而形成的源极层(n+或p+层)61和漏极层(n+或p+层)62、沟道层63、栅极绝缘膜64、栅极电极65、层间绝缘膜66、由例如铝构成的电极67和68、保护膜69构成。
在该薄膜晶体管60的保护膜69的图10中的下侧,形成连接电极411。该连接电极411通过在保护膜69上形成的接触孔与电极68实现电气连接。
另外,被转印层42的K部分(在图11中,用点划线包围的部分)的放大剖面图示于图11中。
如图11所示,被转印层42具有例如在中间层3(例如,SiO2膜)上形成的薄膜晶体管(TFT)60。
该薄膜晶体管60由将n型或p型杂质导入多晶硅层中而形成的源极层(n+或p+层)61和漏极层(n+或p+层)62、沟道层63、栅极绝缘膜64、栅极电极65、层间绝缘膜66、由例如铝构成的电极67和68、保护膜69构成。
在该薄膜晶体管60的保护膜69的图11中的上侧,形成连接电极421。该连接电极421通过在保护膜69上形成的接触孔与电极67实现电气连接。
电极412附近的被转印层41和电极422附近的被转印层42的结构,与上述基本上相同,所以,说明从略。
在本发明中,可以将被转印层41在图中未示出的1块基板(例如,玻璃基板)上同时形成多个,将它们分别切出。同样,也可以将被转印层42在图中未示出的1块基板(例如,玻璃基板)上同时形成多个,并将它们分别切出。
这时,例如将形成了被转印层41、42的基板分别设置到探测装置上,使探针与各被转印层41、42的连接电极和图中未示出的端子接触,进行各被转印层41、42的电气特性的检查。并且,对于被判定为不良的被转印层41、42用印字器或刻痕针等作上标记。
然后,分别切割各被转印层41、42。这时,根据有无标记预先将各个被转印层41、42分选为不良品和合格品。另外,也可以在切割之后,检查各个被转印层41、42的电气特性。
另外,在本发明中,也可以同时制造被转印层41和被转印层42,特别是可以同时制造在同一基板(原基板)1上。这样,便可减少工序数。
<A4>如图12所示,通过粘接层5将在上述基板1上形成的被转印层41与基板(转印侧基板)21粘接(接合)。
<A5>如图12所示,从基板1的反面侧(照射光入射面12侧)照射照射光7。如前所述,该照射光7透过基板1后,照射到分离层2上,这样,就在分离层2内发生层内剥离和/或界面剥离,从而结合力减小或消失。
并且,使基板1与基板21分离。这样,如图13所示,被转印层41就从基板1上脱离下来,转印到基板21上。
<A6>如图13所示,利用例如清洗、蚀刻、抛光、研磨等方法或将它们组合的方法去除被转印层41上的中间层3及分离层2。根据需要,也可以将上述中间层3保留到露出连接电极411、412的程度。
另外,在分离层2发生层内剥离时,同样也去除附着在基板1上的分离层2。
在基板1由石英玻璃那样的高价材料、稀少材料构成时,基板1最好可以供再利用(再循环)。换言之,对于想再利用的基板1,可以应用本发明,实用性高。
经过以上所述的各工序后,就完成了被转印层41向基板21的转印。然后,就可以进行其他的任意的层的形成等。
<A7>如图14所示,使对应的连接电极之间相对,即将连接电极411与连接电极421、连接电极412与连接电极422定位为相互相对,并且,通过导电性粘接层22将在上述基板1上形成的被转印层42与转印到上述基板21上的被转印层41粘接(接合)。
作为导电性粘接层22,如前所述,最好是各向异性导电膜,但是,本发明并不限于此。
用各向异性导电膜进行粘接时,将指定的导电性粘接剂填充(配置)到被转印层41与被转印层42之间,在图14中的纵方向加压使该导电性粘接剂硬化。这样,被转印层41和被转印层42就通过导电性粘接层22相互粘接,同时,该导电性粘接层22中的图中未示出的导电粒子就沿图14中的纵方向相互粘连(接触),于是,连接电极411与连接电极421、连接电极412与连接电极422就分别通过上述导电粒子而实现电气连接。
<A8>如图14所示,从基板1的反面侧(照射光入射面12侧)照射照射光7。如前所述,该照射光7透过基板1后,照射到分离层2上,这样,在分离层2内就发生层内剥离和/或界面剥离,从而结合力减小或消失。
并且,使基板1与基板21分离。这样,如图15所示,被转印层42就从基板1上脱离下来,转印到被转印层41上。
被转印层41、42和导电性粘接层22的K部分(在图15中,用点划线包围的部分)的放大剖面图示于图15中。
<A9>如图15所示,利用例如清洗、蚀刻、抛光、研磨等方法或将它们组合的方法去除被转印层42上的中间层3及分离层2。根据需要,也可以保留上述中间层3。
另外,在分离层2发生层内剥离时,同样也去除附着在基板1上的分离层2。
在基板1由石英玻璃那样的高价材料、稀少材料构成时,基板1最好可以供再利用(再循环)。换言之,对于想再利用的基板1,可以应用本发明,实用性高。
经过以上所述的各工序后,就完成了被转印层42向被转印层41上的转印,即完成了被转印层42与被转印层41的集层。然后,就可以进行其他的任意的层的形成等。
如上所述,按照本发明,通过转印,便可很容易底制造3维器件(例如,3维IC)10。
特别是,由于可以分别单独制作各薄膜器件层,所以,不必考虑以往的对下层(下侧的薄膜器件层)的不良影响,从而制造条件的自由度增大了。
并且,在本发明中,由于集层多个薄膜器件层,所以,可以提高集成度。即,可以按照比较宽松的设计规则在比较窄的面积上形成IC。
例如,在3维器件10具有存储器时(例如,被转印层41和42都是存储器时),可以实现存储器的大容量化。另外,在3维器件10具有逻辑元件时(例如,被转印层41和42都是逻辑元件时),可以实现逻辑元件的大规模化。另外,在本发明中,由于可以将各薄膜器件层暂时形成在不同的基板上,所以,可以按任意的器件参量(例如,栅极线宽、栅极绝缘膜的膜厚、设计规则、制造时的温度等制造条件)形成各薄膜器件层。因此,可以分别按最佳的器件参量形成各薄膜器件层,这样,便可提供可靠性高的高性能的3维器件10。
例如,在3维器件10混合载有存储器和逻辑元件(一体化)的系统IC(例如,系统LSI)的情况时,制造该系统IC时可以分别按相应的工艺形成存储器和逻辑元件,所以,制造容易,生产效率高。
另外,由于在各薄膜器件层的一端形成连接电极(连接用的端子),所以,可以容易而可靠底将相邻的薄膜器件层之间进行电气连接,这样,便可实现3维器件10的3维化(可以构成3维方向的电路)。
另外,由于对每层都可以只选择合格的薄膜器件层进行集层,所以,与在同一基板上顺序形成各层(直接形成各层)、制造3维器件的情况相比,合格率高。
另外,可以不选择基板(转印侧基板)21而向各种基板21上进行转印。即,对于由不能直接形成薄膜器件层的或不适合进行形成的材料、成形容易的材料以及廉价的材料等构成的器件层等,也可以利用转印而形成。换言之,就是基板21有自由度,所以,例如,可以在可挠性的基板上形成IC,因此,可以很容易制造IC卡等。
另外,作为基板(原基板)1,可以使用价格比较低、并且大面积的玻璃基板,所以,可以降低成本。
在上述实施例中,被转印层(薄膜器件层)41和42的转印的次数分别为1次,但是,在本发明中,如果可以集层被转印层41和被转印层42,则被转印层41的转印次数就可以是2次以上,另外,被转印层42的转印次数也可以是2次以上。
例如,设被转印层的转印次数为2次时,将基板1上的被转印层转印到基板1和基板21以外的图中未示出的第3基板上,然后再将该第3基板上的被转印层转印到基板21上。另外,在上述第3基板上,形成上述分离层2等。
只要被转印层的转印次数是偶数,就可以使最后在作为转印体的基板(转印侧基板)21上形成的被转印层的正、反面的位置关系与最初在基板(原基板)1上形成被转印层的状态相同。
另外,在本发明中,也可以将被转印层(薄膜器件层)集层3层以上。通过增加被转印层(薄膜器件层)的层数,可以进一步提高集成度。
例如,在使3维器件10的被转印层(薄膜器件层)的层数为3层而将相邻的被转印层之间进行电气连接时,如图16所示,就在位于第1被转印层(第1薄膜器件层)41与第2被转印层(第2薄膜器件层)42之间的第3被转印层(第3薄膜器件层)43的两端形成连接电极(连接用的端子)。即,在被转印层43的一端(图16中的下侧)形成连接电极431和432,在另一端(图16中的上侧)形成连接电极433和434。
并且,通过导电性粘接层22将被转印层41的连接电极411与被转印层43的连接电极431进行电气连接,通过导电性粘接层22将被转印层41的连接电极412与被转印层43的连接电极432进行电气连接。同样,通过导电性粘接层23将被转印层43的连接电极433与被转印层42的连接电极421进行电气连接,通过导电性粘接层23将被转印层43的连接电极434与被转印层42的连接电极422进行电气连接。
作为导电性粘接层23,和导电性粘接层22同样的理由,最好是各向异性导电膜。
将被转印层(薄膜器件层)集层3层以上时,各层可以都相同,也可以各层都不相同,也可以只有一部分层是相同的。
下面,说明3维器件的制造方法的实施例2。
图17是模式地表示3维期间的结构例的剖面图。对于和上述实施例1的共同点,说明从略,主要说明不同点。
图17所示的3维器件10也和上述实施例1一样,利用薄膜结构的转印方法进行制造。
但是,在该3维器件10中,在上述工序<A7>中,是使第1被转印层(第1薄膜器件层)41的连接电极411与第2被转印层(第2薄膜器件层)42的连接电极421接触将它们电气连接,使被转印层41的连接电极412与被转印层42的连接电极422接触将它们电气连接,同时,通过粘接层24将被转印层41与被转印层42粘接(接合)。
在实施例2中,也可以获得和上述实施例1相同的效果。
在本发明中,被转印层41与被转印层42的粘接(接合)方法和将对应的连接电极之间电气连接的方法对于上述实施例1和实施例2都没有限定。
例如,通过使连接电极411与连接电极421、连接电极412与连接电极422分别接触、对它们进行加热使接触面熔融并固化,从而将对应的连接电极之间固定。这样,在使对应的连接电极之间进行电气连接的同时被转印层41与被转印层42就接合了。
另外,也可以分别将焊锡(导电性的焊料)配置到连接电极411与连接电极421之间以及连接电极412与连接电极422之间,将这些焊锡加热、熔化并固化。这样,在通过焊锡将对应的连接电极之间进行电气连接的同时,被转印层41与被转印层42就通过焊锡粘接(接合)了。
下面,说明3维器件的制造方法的实施例3。
图18是模式地表示3维器件的结构例的剖面图。对于和上述实施例1的共同点,说明从略,主要说明不同点。
图18所示的3维器件10和上述实施例1一样,也利用薄膜结构的转印方法进行制造。
在该3维器件10的第1被转印层(第1薄膜器件层)41的一端(图18中的上侧)形成发光部(发光元件)413和受光部(受光元件)414。
另外,在第2被转印层(第2薄膜器件层)42的一端(图18中的下侧)形成发光部(发光元件)423和受光部(受光元件)424。
在该3维器件10中,在上述工序<A7>中,将对应的发光部和受光部定位为相互相对,即,将发光部413与受光部424、发光部423与受光部414定位为相互相对,并将被转印层41与被转印层42通过实际上透明的(对发光部413和423的光具有光透过性)粘接层25进行粘接(接合)。
作为该3维器件10的发光部413和423,可以使用例如有机EL元件。
图19是表示有机EL元件的结构例的剖面图。
如图所示,有机EL元件30由隔壁(存储体)34、在该隔壁34的内侧形成的透明电极31和发光层(有机EL)32以及金属电极33构成。
这时,在透明电极31上形成发光层32,在隔壁34和发光层32上形成金属电极33。
透明电极31可以由例如ITO等构成。
另外,发光层32由将例如主要形成发光层32的共扼体系高分子有机化合物的前躯体和将用于改变发光层32的发光特性的荧光色素等溶解或分散到指定的溶剂(极性溶剂)中的有机EL元件用组成物(发光层32用的组成物)进行加热处理从而使该有机EL元件用组成物中的上述前躯体实现高分子化的薄膜(固体薄膜)构成。
另外,金属电极33由例如Al-Li等构成。
另外,隔壁34由例如树脂块阻挡层等构成。
在被转印层41和42上分别形成驱动该有机EL元件30的图中未示出的驱动部(驱动电路)。
在该有机EL元件30中,从上述驱动电路将指定的电压加到透明电极31与金属电极33之间时,电子和孔穴就注入到发光层32中,并且它们在外加电压而产生的电场的作用下在发光层32中移动,进行再复合。由于再复合时释放出的能量而产生激子,该激子返回到基态时就释放出能量(荧光、磷光)。即,产生发光。将上述现象称为EL发光。
另外,作为该3维器件10的受光部414和424,可以使用例如PIN光电二极管。
图20是表示PIN光电二极管的结构例的剖面图。
如图所示,PIN光电二极管50由受光部窗电极51、p型a-SiC层(p型半导体层)52、i型a-Si层(半导体层)53、n型a-SiC层(n型半导体层)54和兼作受光部上部电极和配线(电气配线)的Al-Si-Cu层55构成。
这些受光部窗电极51、p型a-SiC层52、i型a-Si层53、n型a-SiC层54和Al-Si-Cu层55从图20中的下侧开始顺序集层。上述受光部窗电极51由例如ITO等构成。
如前所述,有机EL元件30由与该有机EL元件30电气连接的图中未示出的驱动电路进行驱动而发光。即,有机EL元件30发出(发信)光信号。
该有机EL元件30的光透过粘接层25后,入射到受光部窗电极51上。即,由PIN光电二极管50接收。
并且,从PIN光电二极管50输出大小与受光光量相应的电流即电信号(信号)(光信号变换为电信号后输出)。
与该PIN光电二极管50电气连接的图中未示出的电路根据该PIN光电二极管50的信号而动作。
如图18所示,发光部413的光透过粘接层25后,由受光部424接收,另外,发光部423的光透过粘接层25后,由受光部414接收。即,由发光部413、423和受光部414、424在被转印层41与被转印层42之间的光(光信号)进行通信。
在该实施例3中,也可以获得和上述实施例1相同的效果。
并且,在实施例3中,层间的信号的传输,不是用电(电信号)而是用光(光信号)进行,所以,制造容易,特别是可以进一步提高集成度。
在本发明中,发光部413和423不限于有机EL元件,也可以用例如无机EL元件、发光二极管(LED)、半导体激光器(激光二极管)等构成。
另外,在本发明中,受光部414和424不限于PIN光电二极管,也可以用例如PN光电二极管、雪崩光电二极管等各种光电二极管、光电晶体管、光致发光元件(有机光致发光元件、无机光致发光元件等)等构成。
另外,在本发明中,被转印层(薄膜器件层)41与被转印层(薄膜器件层)42的粘接(接合)方法不限于上述方法。即,只要将被转印层41与被转印层42粘接(接合)成可以在被转印层41与被转印层42之间利用光(光信号)进行通信就可以。
例如,也可以将被转印层41与被转印层42部分地进行粘接。这时,在发光部413、423和受光部414、424以外的部分进行粘接(接合)时,也可以用不透明的粘接层将被转印层41与被转印层42粘接(接合)。
另外,也可以在被转印层41与被转印层42之间设置隔层(例如,隔离柱)并通过该隔层将被转印层41与被转印层42粘接(接合)。这时,就在被转印层41的发光部413和受光部414与被转印层42的受光部424和发光部423之间形成空间。
另外,也可以使被转印层41的发光部和受光部与被转印层42的受光部424和发光部423分别接触。
另外,在本发明中,在使3维器件的被转印层(薄膜器件层)的层数为3层以上时,也可以采用在不相邻的层间利用光(光信号)进行通信。
另外,在本发明中,也可以用发光特性(例如,发生的光的峰值波长)不同的多个发光元件构成发光部,用接收对应的上述发光元件的光的多个受光元件构成受光部。
这时,可以同时进行多个信息(信号)的通信。即,可以利用多信道的光通信进行信息传输。
在本发明中,也可以设置发光特性(例如,发生的光的峰值波长)不同的多个发光部,设置接收对应的上述发光部的光的多个受光部。
另外,在本发明中,在至少1个指定的被转印层(薄膜器件层)内,也可以构成为利用上述被转印层(薄膜器件层)间的光(光信号)进行通信。
以上,根据图示的实施例说明了本发明的3维器件的制造方法,但是,本发明并不限于此。
例如,在本发明中,在使3维器件的被转印层(薄膜器件层)的层数为3层以上时,也可以构成为将指定的被转印层间(被转印层之间)如实施例1或实施例2等那样进行电气连接(以下,称为「电气连接」),而在其他被转印层之间如实施例3那样可以利用光(光信号)进行通信(以下,称为「光学连接」)。
另外,在本发明中,对于指定的被转印层之间,也可以将其一部分进行电气连接,而将其余部分进行光学连接。
另外,在本发明中,可以利用上述薄膜结构的转印方法(转印技术)将构成3维器件的多个被转印层(薄膜器件层)中的至少1层进行转印而制造该器件。
本发明的转印方法,不限于上述方法。
产业上利用的可能性
如上所述,按照本发明的3维器件的制造方法,利用转印方法将薄膜器件层进行集层,所以,可以很容易地制造3维器件(例如,3维IC)。
特别是可以分别单独形成各薄膜器件层,所以,不必考虑以往那样对下层(下侧的薄膜器件层)的不良影响,从而制造条件的自由度扩大。
并且,在本发明中,将多个薄膜器件层进行集层来制造器件,所以,可以提高集成度。
另外,在本发明中,可以将各薄膜器件层形成在不同的基板上,所以,可以分别按最佳的器件参量形成各薄膜器件层,这样,便可提供可靠性高的高性能的器件。
另外,在本发明中,可以每层只选择合格的薄膜器件层进行集层,所以,与在同一基板上顺序形成各层(直接形成各层)来制造3维器件的情况相比,可以获得高的合格率。
Claims (22)
1.一种3维器件的制造方法,将配置在2维方向的指定的区域内的薄膜器件层沿其厚度方向集层多层而制造3维器件,其特征在于:将上述各薄膜器件层中的至少1层利用转印法进行集层。
2.一种3维器件的制造方法,在基体上将在2维方向扩展的指定的区域内构成电路的薄膜器件层沿其厚度方向集层多层而制造构成3维方向的电路的3维器件,其特征在于:将上述各薄膜器件层中的至少1层利用转印法进行集层。
3.按权利要求1或2所述的3维器件的制造方法,其特征在于:上述转印法在第1基板上通过分离层形成薄膜器件层后,将照射光照射到上述分离层上,在上述分离层的层内和/或界面处发生剥离,将上述第1基板上的薄膜器件层向第2基板侧转印。
4.按权利要求3所述的3维器件的制造方法,其特征在于:上述分离层的剥离是通过构成分离层的物质的原子间或分子间的结合力消失或减小而发生的。
5.按权利要求3所述的3维器件的制造方法,其特征在于:上述分离层的剥离是通过从构成分离层的物质发生气体而发生的。
6.按权利要求3所述的3维器件的制造方法,其特征在于:上述照射光是激光。
7.按权利要求6所述的3维器件的制造方法,其特征在于:上述激光的波长是100~350nm。
8.按权利要求6所述的3维器件的制造方法,其特征在于:上述激光的波长是350~1200nm。
9.按权利要求3所述的3维器件的制造方法,其特征在于:上述分离层由非晶质硅、陶瓷、金属或有机高分子材料构成。
10.按权利要求3所述的3维器件的制造方法,其特征在于:上述第1基板是透明基板。
11.按权利要求1所述的3维器件的制造方法,其特征在于:在上述薄膜器件层上形成连接电极,利用该连接电极将相邻的上述薄膜器件层之间电连接。
12.按权利要求11所述的3维器件的制造方法,其特征在于:上述连接电极存在于上述薄膜器件层的两面。
13.按权利要求11所述的3维器件的制造方法,其特征在于:通过各向异性导电膜将相邻的上述薄膜器件层接合。
14.按权利要求1~10的任一权项所述的3维器件的制造方法,其特征在于:在上述各薄膜器件层中对应的2层中,在其中的一层形成发光部,在另一层形成接收上述发光部的光的受光部,利用这些发光部和受光部在上述2层间可以进行光通信。
15.按权利要求1所述的3维器件的制造方法,其特征在于:通过上述转印而集层的薄膜器件层与其他薄膜器件层中至少1层同时制造。
16.按权利要求1所述的3维器件的制造方法,其特征在于:上述各薄膜器件层中的至少1层具有多个薄膜晶体管。
17.按权利要求1所述的3维器件的制造方法,其特征在于:通过多次转印作为存储器的上述薄膜器件层形成大规模存储器。
18.按权利要求1所述的3维器件的制造方法,其特征在于:通过多次转印作为逻辑器件的上述薄膜器件层形成大规模逻辑器件。
19.按权利要求1所述的3维器件的制造方法,其特征在于:通过转印作为存储器的上述薄膜器件层和作为逻辑器件的上述薄膜器件层形成系统LSI。
20.按权利要求19所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的设计规则形成。
21.按权利要求19所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的设计参量形成。
22.按权利要求19所述的3维器件的制造方法,其特征在于:上述逻辑器件和上述存储器按不同的制造过程形成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP48410/1998 | 1998-02-27 | ||
JP48410/98 | 1998-02-27 | ||
JP04841098A JP4126747B2 (ja) | 1998-02-27 | 1998-02-27 | 3次元デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1256791A true CN1256791A (zh) | 2000-06-14 |
CN1132245C CN1132245C (zh) | 2003-12-24 |
Family
ID=12802546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN998001899A Expired - Fee Related CN1132245C (zh) | 1998-02-27 | 1999-02-23 | 3维器件的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6627518B1 (zh) |
EP (1) | EP0986104A4 (zh) |
JP (1) | JP4126747B2 (zh) |
KR (1) | KR100484959B1 (zh) |
CN (1) | CN1132245C (zh) |
TW (1) | TW426869B (zh) |
WO (1) | WO1999044236A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7101729B2 (en) | 2002-03-28 | 2006-09-05 | Seiko Epson Corporation | Method of manufacturing a semiconductor device having adjoining substrates |
CN1306556C (zh) * | 2003-05-23 | 2007-03-21 | 精工爱普生株式会社 | 薄膜装置的制造方法 |
CN100342523C (zh) * | 2003-09-30 | 2007-10-10 | 国际商业机器公司 | 具有制作在不同晶向晶片上的器件层的三维cmos集成电路 |
US7691686B2 (en) | 2004-05-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN103814437A (zh) * | 2011-09-22 | 2014-05-21 | 住友化学株式会社 | 复合基板的制造方法及复合基板 |
CN101038857B (zh) * | 2006-03-03 | 2016-01-06 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
CN115041836A (zh) * | 2022-06-30 | 2022-09-13 | 华南理工大学 | 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法 |
Families Citing this family (255)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
EP2988331B1 (en) | 2000-08-14 | 2019-01-09 | SanDisk Technologies LLC | Semiconductor memory device |
TW521391B (en) * | 2001-01-26 | 2003-02-21 | Koninkl Philips Electronics Nv | Method of manufacturing a display device |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
US6887650B2 (en) | 2001-07-24 | 2005-05-03 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
JP5057619B2 (ja) * | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
TW558743B (en) | 2001-08-22 | 2003-10-21 | Semiconductor Energy Lab | Peeling method and method of manufacturing semiconductor device |
KR100478521B1 (ko) * | 2001-10-29 | 2005-03-28 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자용 고분자 발광 혼합 조성물 및 그를이용한 유기 전계 발광 소자 |
KR100944886B1 (ko) | 2001-10-30 | 2010-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
DE60325669D1 (de) * | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
WO2004112089A2 (en) * | 2002-11-20 | 2004-12-23 | Reveo, Inc. | Method and system for fabricating multi layer devices on a substrate |
US6881975B2 (en) * | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TWI330269B (en) | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
US7180064B2 (en) * | 2003-07-24 | 2007-02-20 | Delphi Technologies, Inc. | Infrared sensor package |
JP2005081299A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器 |
US6967149B2 (en) * | 2003-11-20 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Storage structure with cleaved layer |
FR2863405B1 (fr) * | 2003-12-08 | 2006-02-03 | Commissariat Energie Atomique | Collage moleculaire de composants microelectroniques sur un film polymere |
KR101137797B1 (ko) | 2003-12-15 | 2012-04-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전 |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
CN100502018C (zh) * | 2004-02-06 | 2009-06-17 | 株式会社半导体能源研究所 | 薄膜集成电路的制造方法和元件基片 |
JP4238998B2 (ja) | 2004-03-18 | 2009-03-18 | セイコーエプソン株式会社 | 電気デバイス |
CN1934707B (zh) * | 2004-03-22 | 2014-09-10 | 株式会社半导体能源研究所 | 制造集成电路的方法 |
JP2006013462A (ja) * | 2004-05-21 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006120726A (ja) | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
WO2006051996A1 (en) | 2004-11-11 | 2006-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8030132B2 (en) * | 2005-05-31 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including peeling step |
JP2006344618A (ja) * | 2005-06-07 | 2006-12-21 | Fujifilm Holdings Corp | 機能性膜含有構造体、及び、機能性膜の製造方法 |
JP4916680B2 (ja) * | 2005-06-30 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法 |
JP4433200B2 (ja) * | 2005-12-20 | 2010-03-17 | セイコーエプソン株式会社 | 強誘電体キャパシタおよび半導体装置 |
US8222116B2 (en) * | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI424499B (zh) * | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
JP5078401B2 (ja) | 2007-03-27 | 2012-11-21 | 株式会社Adeka | 防水シート |
US8158515B2 (en) * | 2009-02-03 | 2012-04-17 | International Business Machines Corporation | Method of making 3D integrated circuits |
US20100253902A1 (en) * | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
CN105097712A (zh) * | 2009-07-15 | 2015-11-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧散热的绝缘体上半导体 |
US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
CN102484097B (zh) | 2009-07-15 | 2016-05-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧支撑层的绝缘体上半导体 |
TWI515878B (zh) | 2009-07-15 | 2016-01-01 | 西拉娜半導體美國股份有限公司 | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 |
US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
TWI433625B (zh) | 2011-07-04 | 2014-04-01 | Ind Tech Res Inst | 軟性電子元件的製法 |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
JP2014099582A (ja) | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
KR102309244B1 (ko) | 2013-02-20 | 2021-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
WO2015087192A1 (en) | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
KR20150077969A (ko) * | 2013-12-30 | 2015-07-08 | 삼성디스플레이 주식회사 | 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US20190057950A1 (en) * | 2016-03-31 | 2019-02-21 | Intel Corporation | Permanent functional carrier systems and methods |
KR20230106750A (ko) | 2016-07-29 | 2023-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
TWI753868B (zh) | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
WO2018042284A1 (en) | 2016-08-31 | 2018-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10923350B2 (en) | 2016-08-31 | 2021-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US10369664B2 (en) | 2016-09-23 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
WO2018209168A1 (en) * | 2017-05-12 | 2018-11-15 | Crystal Is, Inc. | Aluminum nitride substrate removal for ultraviolet light-emitting devices |
JP6492140B1 (ja) * | 2017-09-22 | 2019-03-27 | ジオマテック株式会社 | 樹脂基板積層体及び電子デバイスの製造方法 |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
KR20230117025A (ko) | 2022-01-29 | 2023-08-07 | 한만균 | 낚시용 지그 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
JPS6199362A (ja) | 1984-10-22 | 1986-05-17 | Fujitsu Ltd | 半導体装置 |
JPS62145760A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
JPS62219954A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元icの製造方法 |
US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
US6143582A (en) | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
US5357122A (en) * | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
JP3211995B2 (ja) | 1993-03-31 | 2001-09-25 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
JP3227930B2 (ja) | 1993-09-09 | 2001-11-12 | ソニー株式会社 | 複合半導体装置及びその製造方法 |
CA2173123A1 (en) * | 1993-09-30 | 1995-04-06 | Paul M. Zavracky | Three-dimensional processor using transferred thin film circuits |
CA2138218C (en) * | 1993-12-16 | 2000-10-10 | Shinji Tanaka | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
JP3770631B2 (ja) | 1994-10-24 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5625726A (en) * | 1995-02-10 | 1997-04-29 | Ngk Insulators, Ltd. | Optical waveguide substrate, an article comprising the same and a substrate coupled thereto for holding optical fibers |
JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3778456B2 (ja) * | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
US5916585A (en) * | 1996-06-03 | 1999-06-29 | Gore Enterprise Holdings, Inc. | Materials and method for the immobilization of bioactive species onto biodegradable polymers |
JP3809681B2 (ja) * | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
EP1655633A3 (en) * | 1996-08-27 | 2006-06-21 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, thin film integrated circuit device, and liquid crystal display device |
US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
US5773331A (en) * | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
US6155909A (en) * | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
JPH10335577A (ja) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-02-27 JP JP04841098A patent/JP4126747B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-23 KR KR10-1999-7009413A patent/KR100484959B1/ko not_active IP Right Cessation
- 1999-02-23 US US09/403,342 patent/US6627518B1/en not_active Expired - Lifetime
- 1999-02-23 EP EP99903937A patent/EP0986104A4/en not_active Ceased
- 1999-02-23 WO PCT/JP1999/000819 patent/WO1999044236A1/ja active IP Right Grant
- 1999-02-23 CN CN998001899A patent/CN1132245C/zh not_active Expired - Fee Related
- 1999-02-26 TW TW088103000A patent/TW426869B/zh not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7101729B2 (en) | 2002-03-28 | 2006-09-05 | Seiko Epson Corporation | Method of manufacturing a semiconductor device having adjoining substrates |
CN100339939C (zh) * | 2002-03-28 | 2007-09-26 | 精工爱普生株式会社 | 半导体装置以及其制造方法、电光学装置和电子机器 |
CN1306556C (zh) * | 2003-05-23 | 2007-03-21 | 精工爱普生株式会社 | 薄膜装置的制造方法 |
US7253087B2 (en) | 2003-05-23 | 2007-08-07 | Seiko Epson Corporation | Method of producing thin-film device, electro-optical device, and electronic apparatus |
CN100342523C (zh) * | 2003-09-30 | 2007-10-10 | 国际商业机器公司 | 具有制作在不同晶向晶片上的器件层的三维cmos集成电路 |
US8258512B2 (en) | 2004-05-21 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7691686B2 (en) | 2004-05-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN101038857B (zh) * | 2006-03-03 | 2016-01-06 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
US9419142B2 (en) | 2006-03-03 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10818703B2 (en) | 2006-03-03 | 2020-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN103814437A (zh) * | 2011-09-22 | 2014-05-21 | 住友化学株式会社 | 复合基板的制造方法及复合基板 |
CN115041836A (zh) * | 2022-06-30 | 2022-09-13 | 华南理工大学 | 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法 |
CN115041836B (zh) * | 2022-06-30 | 2023-08-22 | 华南理工大学 | 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法 |
Also Published As
Publication number | Publication date |
---|---|
TW426869B (en) | 2001-03-21 |
KR100484959B1 (ko) | 2005-04-25 |
US6627518B1 (en) | 2003-09-30 |
EP0986104A4 (en) | 2003-07-30 |
JP4126747B2 (ja) | 2008-07-30 |
CN1132245C (zh) | 2003-12-24 |
JPH11251517A (ja) | 1999-09-17 |
WO1999044236A1 (en) | 1999-09-02 |
EP0986104A1 (en) | 2000-03-15 |
KR20010006328A (ko) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1132245C (zh) | 3维器件的制造方法 | |
CN1145215C (zh) | 薄膜器件的转移方法及其应用 | |
CN1160800C (zh) | 薄膜器件的剥离方法 | |
CN1238898C (zh) | 三维器件 | |
CN1143394C (zh) | 剥离方法、溥膜器件的转移方法和薄膜器件 | |
CN1288710C (zh) | 半导体器件及其制造方法 | |
CN1294619C (zh) | 半导体器件及其制造方法 | |
CN1294618C (zh) | 半导体器件及剥离方法以及半导体器件的制造方法 | |
CN1409374A (zh) | 剥离方法以及制造半导体器件的方法 | |
CN1409373A (zh) | 剥离方法及半导体器件的制造方法 | |
CN1708852A (zh) | 半导体装置及半导体装置的制作方法 | |
CN1056940C (zh) | 半导体部件及其制造方法 | |
CN1734749A (zh) | 转移方法和有源矩阵基板的制造方法 | |
CN1881569A (zh) | 集成电路器件及制造集成电路器件的方法 | |
CN1790741A (zh) | 半导体器件及制造该器件的方法 | |
CN101043026A (zh) | 晶体半导体薄膜,半导体器件及其制造方法 | |
CN1472772A (zh) | 剥离方法 | |
CN1909751A (zh) | 发光装置及其制造方法 | |
CN101064321A (zh) | 半导体器件及其制造方法 | |
CN1492481A (zh) | 单晶硅及soi基板、半导体装置及其制造方法、显示装置 | |
CN1819268A (zh) | 半导体器件及其制造方法、以及电子设备 | |
CN101075051A (zh) | 液晶显示装置及半导体装置 | |
CN1700417A (zh) | 半导体器件及其制造方法、液晶电视、和el电视 | |
CN101064320A (zh) | 半导体器件及其制造方法 | |
CN1810506A (zh) | 器件安装结构、器件安装方法、液滴喷头、连接器及半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031224 Termination date: 20160223 |
|
CF01 | Termination of patent right due to non-payment of annual fee |