CN1254442A - 碳化硅场控双极型开关 - Google Patents

碳化硅场控双极型开关 Download PDF

Info

Publication number
CN1254442A
CN1254442A CN98804658A CN98804658A CN1254442A CN 1254442 A CN1254442 A CN 1254442A CN 98804658 A CN98804658 A CN 98804658A CN 98804658 A CN98804658 A CN 98804658A CN 1254442 A CN1254442 A CN 1254442A
Authority
CN
China
Prior art keywords
epitaxial loayer
produced
contact
grid
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98804658A
Other languages
English (en)
Other versions
CN1166001C (zh
Inventor
R·辛格
J·W·帕尔穆尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1254442A publication Critical patent/CN1254442A/zh
Application granted granted Critical
Publication of CN1166001C publication Critical patent/CN1166001C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)

Abstract

场控双极性开关具有带有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底。第二导电类型碳化硅的第二外延层制作在衬底的上表面上。第二导电类型碳化硅的第—外延层制作在碳化硅的第二外延层上。多个第三导电类型碳化硅区域制作在第二外延层中以便在第二外延层中形成栅极栅格。第二导电类型碳化硅的第三外延层制作在第二外延层上,第二导电类型碳化硅的第四外延层制作在第三外延层上。第四外延层的载流子浓度高于第一、第二和第三外延层。第一欧姆接触制作在第四外延层上,第二欧姆接触制作在衬底的下表面上。欧姆栅极接触连接到栅极栅格,以便在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流。

Description

碳化硅场控双极型开关
本发明涉及场控器件领域，特别是这种制作在碳化硅上的器件。
随着对速度更高、功率更大的电路的需求的增长，对开关速度更快、电流承载能力更大和反向偏置击穿电压更高的器件的需求也在持续增长。一些应用，例如控制电机和发电机用的功率模块、照明控制用的电子镇流器、工业机器人、显示驱动器、自动点火和自动控制，将得益于功率更高、速度更快的开关。不幸的是，已有的由高速功率MOSFET、IGBT或MOS控制的晶闸管不能用于制备反向偏置击穿电压非常高、低漏电流、低正向导通阻抗和高开关速度的器件。已经尝试着将场控晶闸管用作高功率器件，但是这些器件受到开关速度的限制。需要进一步开发具有高开关速度的高功率、大电流器件。
场控双极型开关是三端器件，其中P-i-N整流器结构具有控制阴极端和阳极端之间的电流的栅极结构。因为这些器件可以在漂移区注入高浓度的少数载流子的条件下工作，所以场控晶闸管可以在电流密度非常高、正向电压降很低的条件下工作。不幸的是，由于注入高浓度的少数载流子，场控晶闸管无法在高频下工作。实际上，存储在漂移区中的少数载流子将现有器件的开关速度限制在1MHz以下。实际上，已有场控晶闸管的典型强制栅极关断时间在1至20微秒之间，这取决于所设计的器件击穿电压和栅极技术。参见Baliga，B.J.，Modern Power Devices，1987，pp.196-260。
最近授予Metzler等人的美国专利5,387,805描述了一种场控晶闸管，其中由阳极到阴极的电流通路通过邻近沟道层中的孔隙的沟道区。器件利用环绕孔隙的p-型区夹断电流。然而，该器件的电流密度限制在400A/cm2以下，其电压截止增益为150，栅极电压限制在2至10伏特。由此，该器件能够获得的最大理论阳极电压为1500伏特。Metzler等人还描述了与场控器件有关的各种其它专利。然而，如Metzler等人描述的，这些专利描述的器件均不具有本发明器件的特性。
例如，授予Baliga的美国专利4,937,644描述了非对称场控晶闸管。Baliga的专利描述了一种器件，该器件具有高于60的DC截止增益，并宣称改善了开关速度，但没有给出关于器件开关速度的数据。该器件的正向截止电压高达约2000伏特。
因此，对开发具有高击穿电压、低导通阻抗、高电流能力和高开关速度的高性能场控器件还存在一定的需求。
鉴于上述情况，本发明的一个目的是提供电流密度能力比已有器件更高的场控器件。本发明的另一个目的是提供击穿电压比已有器件更高的场控器件。本发明的另一个目的是提供开关速度较已有场控器件有一定提高的场控器件。
鉴于上述目的，本发明场控双极型开关的一个实施方案包括具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底。第二导电类型碳化硅的第一外延层制作在衬底的上表面上。第二导电类型碳化硅的第二外延层制作在碳化硅的第一外延层上。多个第三导电类型碳化硅区域制作在第二外延层中，并在第二外延层中形成栅极栅格。第二导电类型碳化硅的第三外延层制作在第二外延层上，第二导电类型碳化硅的第四外延层制作在第三外延层上。第四外延层的掺杂浓度高于第一、第二和第三外延层。第一欧姆接触制作在第四外延层上，第二欧姆接触制作在衬底的下表面上。欧姆栅极接触连接到栅极栅格，以便在向欧姆栅极接触施加偏压时夹断第一欧姆接触和第二欧姆接触之间的电流。
在本发明的另一个实施方案中，第二外延层的载流子浓度低于第一外延层。在又另一个实施方案中，第三外延层和第一外延层具有基本相同的载流子浓度。在又另一个实施方案中，第三外延层和第二外延层具有基本相同的载流子浓度。
在本发明的另一个实施方案中，场控晶闸管还包括制作在衬底的上表面上、且淀积在衬底和第一外延层之间的第四导电类型的第五外延层，其中第一外延层制作在第五外延层上。
在本发明场控双极型开关的具体实施方案中，第一导电类型和第三导电类型是p-型导电，第二导电类型是n-型导电。在该实施方案中，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
在本发明的另一个实施方案中，第一导电类型和第三导电类型是n-型导电，第二导电类型是p-型导电。在该实施方案中，第一欧姆接触是阳极接触，第二欧姆接触是阴极接触。
在包含隧穿二极管的本发明实施方案中，第一和第二导电类型是n-型导电，第三和第四导电类型是p-型导电。在该器件中，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
在本发明的再一方面，衬底和第一、第二、第三和第四外延层构成具有界定了晶闸管边缘的侧壁的台面。台面的侧壁向下延伸到衬底。
在具有下陷(sinker)阳极接触的本发明实施方案中，第一导电类型碳化硅区域制作在台面基部的衬底中。然后，电连接到第二欧姆接触的欧姆接触制作在第一导电类型碳化硅区域。
在本发明的另一个台面实施方案中，第一、第二、第三、第四和第五外延层构成台面。台面的侧壁界定了晶闸管的边缘。台面的侧壁穿过第一、第二、第三和第四外延层向下扩展并进入第五外延层。任选地，电连接到第二欧姆接触的欧姆接触制作在台面侧壁基部的第五外延层上。
本发明的另一个实施方案还包括制作在台面侧壁上的绝缘层，以钝化侧壁。另外的实施方案还可以由4H多聚型(polytype)碳化硅制作。
在本发明双极型开关的又另一个实施方案中，多个槽制作在第三和第四外延层中，制作在第二外延层中的多个第三导电类型碳化硅区域位于多个槽的底部。然后，欧姆栅极接触制作在形成于槽内的第三导电类型碳化硅上。由此，当向欧姆栅极接触施加偏置电压时，可以夹断第一欧姆接触和第二欧姆接触之间的电流。
在本发明的又一实施方案中，栅极栅格包括多个互连的叉指型极指。任选地，欧姆栅极接触包括多个制作在栅极栅格的叉指型极指上的叉指型极指，使得欧姆栅极接触的极指基本上平行于栅极栅格的极指。这样，第一欧姆接触包括多个制作在第四外延层上、并且散布在欧姆栅极接触的极指之间的叉指型极指。
在本发明的另一个实施方案中，高电压、高电流场控双极型开关包括具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底。第二导电类型碳化硅的第一外延层制作在衬底的上表面上。多个第三导电类型碳化硅区域制作在第一外延层中，并在第一外延层中形成栅极栅格。第二导电类型碳化硅的第二外延层制作在碳化硅外延层上。第二导电类型碳化硅的第三外延层制作在第二外延层上，第三外延层的载流子浓度高于第一外延层。第一欧姆接触制作在第三外延层上，第二欧姆接触制作在衬底的下表面上。连接到栅极栅格的欧姆栅极接触允许在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流。
本发明的另一个实施方案提供了场控双极型开关，其中第二外延层和第一外延层的载流子浓度近似相等。
在本发明的另一个实施方案中，提供了第四导电类型的第四外延层。第四外延层制作在衬底的上表面、并淀积在衬底和第一外延层之间。因此，第一外延层制作在第四外延层上。
在本发明的具体实施方案中，第一导电类型和第三导电类型是p-型导电，第二导电类型是n-型导电。在这种情况下，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。在本发明的又一实施方案中，第一导电类型和第三导电类型是n-型导电，第二导电类型是p-型导电。在这种情况下，第一欧姆接触是阳极接触，第二欧姆接触是阴极接触。在本发明的又一实施方案中，第一和第二导电类型是n-型导电，第三和第四导电类型是p-型导电。在这种情况下，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
在本发明的再一方面，衬底和第一、第二、和第三外延层构成具有界定了晶闸管边缘的侧壁的台面。台面的侧壁向下延伸到衬底。在具有台面的本发明的再一方面，第一导电类型碳化硅区域制作在台面基部的衬底中。电连接到第二欧姆接触的欧姆接触制作在第一导电类型碳化硅区域上，以为器件提供下陷(sinker)接触。
在具有任选的第四外延层的本发明实施方案中，第一、第二、第三和第四外延层形成具有界定了晶闸管边缘的侧壁的台面。台面的侧壁向下穿过第一、第二和第三外延层，延伸到或进入第四外延层。在这种器件的又一方案中，电连接到第二欧姆接触的欧姆接触制作在台面侧壁基部的第四外延层上，以为器件提供下陷(sinker)接触。
在具有台面的器件中，又一实施方案包括制作在台面侧壁上的绝缘层，以钝化侧壁。
本发明的又一实施方案还包括多个制作在第二和第三外延层中的槽。多个第三导电类型碳化硅区域制作在多个槽底部的第一外延层中。然后，欧姆栅极接触包括制作在形成于槽内的第三导电类型碳化硅上的欧姆栅极接触。
在又一实施方案中，栅极栅格包括多个连接的叉指型极指。在又一实施方案中，欧姆栅极接触包括多个制作在栅极栅格的叉指型极指上的叉指型极指，使得欧姆栅极接触的极指基本上平行于栅极栅格的极指。在这种情况下，第一欧姆接触包括多个制作在第三外延层上、且散布在欧姆栅极接触的各极指之间的叉指型极指。
本发明的另一个实施方案包括高电压、高电流场控双极型开关，该开关包括具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底。第二导电类型碳化硅的第一外延层制作在衬底的上表面上。第二导电类型碳化硅的第二外延层制作在第一外延层上。第二外延层的载流子浓度高于第一外延层。多个槽穿过第二外延层，进入第一外延层。多个第三导电类型碳化硅区域制作在多个槽底部的第一外延层中，在第一外延层中形成栅极栅格。第一欧姆接触制作在第二外延层中，第二欧姆接触制作在衬底的下表面上。欧姆栅极接触制作在槽中的第三导电类型碳化硅区域中，以便在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流。
本发明的另一个实施方案包括制作在衬底的上表面、且淀积在衬底和第一外延层之间的第四导电类型碳化硅的第三外延层。第一外延层制作在第三外延层上。
在本发明的又一实施方案中，第一和第三导电类型是p-型导电，第二导电类型是n-型导电。第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。或者，第一和第三导电类型是n-型导电，第二导电类型是p-型导电。第一欧姆接触是阳极接触，第二欧姆接触是阴极接触。在另一隧穿二极管实施方案中，第一和第二导电类型是n-型导电，第三和第四导电类型是p-型导电。第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
在本发明的台面实施方案中，衬底和第一、第二外延层形成具有界定了晶体管边缘的侧壁的台面。台面的侧壁向下延伸到衬底。在台面器件的另一方案，绝缘层制作在台面的侧壁上，以钝化侧壁。
在本发明的又一方案，栅极栅格包括多个连接的叉指型极指。在本发明的其它叉指型结构中，欧姆栅极接触包括多个制作在栅极栅格的叉指型极指上的叉指型极指，使得欧姆栅极接触的极指基本上平行于栅极栅格的极指。第一欧姆接触包括多个制作在第二外延层上、且散布在欧姆栅极接触的各极指之间的叉指型极指。
考虑到下面关于本发明的详细描述，并结合附图，将更加清楚地理解本发明的上述和其它目的、优点和特点，以及实现它们的方式，其中附图示例了优选的和示例性的实施方案，
图1A是具有掩埋栅极栅格的本发明实施方案的剖面图；
图1B是具有掩埋栅极栅格和任选的碳化硅外延层的本发明实施方案的剖面图；
图2A是具有形成在槽中的栅极栅格的本发明第二实施方案的剖面图；
图2B是具有形成在槽中的栅极栅格和任选的碳化硅外延层的本发明实施方案的剖面图；
图3是具有阳极下陷(sinker)接触和掩埋栅极栅格的本发明第三实施方案的剖面图；
图4是具有阳极下陷(sinker)接触和形成在槽中的栅极栅格的本发明第四实施方案的剖面图；
图5是具有掩埋栅极栅格和隧穿二极管的本发明第五实施方案的剖面图；
图6是具有隧穿二极管和形成在槽中的栅极栅格的本发明第六实施方案的剖面图；
图7是具有形成在槽中的栅极栅格的本发明第七实施方案的剖面图；
图8是具有形成在槽中的栅极栅格的本发明第八实施方案的剖面图；
图9是具有掩埋栅极栅格的本发明实施方案的平面图；
图10是具有形成在槽中的栅极的本发明另一实施方案的平面图。
下面，将参照示出本发明优选实施方案的附图详细描述本发明。然而，本发明可以以多种不同的形式体现出来，而不应当理解为受限于在此给出的实施方案；恰恰相反，提供这些实施方案是为了使公开更加彻底和完备，以便将本发明的范围完全传递给本领域的技术人员。相同的数字表示相同的元件。
图1A示出高电压、高电流场控双极型开关的本发明第一实施方案。如图1A所示，具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底10具有制作在衬底10的上表面上的第二导电类型的碳化硅第一外延层20。制作在第二外延层22中的是多个在第二外延层22中形成栅极栅格30的第三导电类型碳化硅区域。第二导电类型碳化硅的第三外延层24制作在第二外延层22上。图1A还示出，第二导电类型碳化硅的第四外延层26制作在第三外延层24上。第四外延层26的载流子浓度高于第一外延层20、第二外延层22或第三外延层24。
第一欧姆接触42制作在第四外延层上，可以是阴极接触或阳极接触，这取决于衬底和外延层的导电类型。第二欧姆接触40制作在衬底10的下表面上，也可以是阴极或阳极。欧姆栅极接触制作在第三维(dimension)中，并在图9中以栅极接触46示出。欧姆栅极接触46与多个形成在第二外延层22中的区域30接触，以便在向欧姆栅极接触46施加偏置电压时夹断第一欧姆接触42和第二欧姆接触40之间电流。
如图1A所示，外延结构任选地形成具有界定了双极型开关边缘的侧壁37的台面36。侧壁37优选地穿过每个外延层，延伸到衬底10。任选地，绝缘层38制作在台面的侧壁上，以钝化侧壁，并且可以延伸到台面上表面上的暴露出来的碳化硅区域，例如第一欧姆接触42，以及衬底10上的台面基部。
图1B示出掩埋栅极场控晶闸管的本发明另一实施方案。图1B示出第四导电类型的任选第五外延层12。第五外延层12制作在衬底10的上表面上，且淀积在衬底10和第一外延层20之间。因此，第一外延层20制作在第五外延层12上。
图1B还示出任选地制作成具有界定了双极型开关边缘的侧壁37的台面36的外延结构。侧壁37优选地穿过每个外延层，延伸到衬底10。或者，台面36的侧壁37穿过第一、第二、第三和第四外延层20、22、24和26，延伸到或进入第五外延层12。绝缘层38制作在台面的侧壁上，以钝化侧壁，还可以延伸到台面的上表面、第一欧姆接触42和第五外延层12上的台面基部。
图1A的双极型开关可以利用p-型导电衬底或n-型导电衬底制作。在衬底10由p-型导电碳化硅制作的实例中，第一导电类型和第三导电类型是p-型碳化硅。第二导电类型碳化硅是n-型碳化硅。在这种实例中，第一外延层20、第二外延层22、第三外延层24和第四外延层26是n-型导电碳化硅，衬底10和形成掩埋栅极的栅极栅格30区域是p-型导电碳化硅。在这种p-n场控双极型开关中，第二欧姆接触40是阳极接触，第一欧姆接触42是阴极接触。
在该实施方案中，形成场控双极型开关的掩埋栅极的栅极栅格30和衬底10优选地由p+型导电碳化硅形成。如这里使用的，“n+”或“p+”表示载流子浓度高于同一层或其它外延层或衬底中的相邻或其它区域的区域。第一外延层20优选地由n-碳化硅形成，第四外延层26优选地由n+碳化硅形成。第二外延层22可以由载流子浓度远低于第一外延层20的轻掺杂或n-碳化硅形成。因此，多个形成掩埋栅极的栅极栅格30区域优选地制作在载流子浓度最低的外延层中。第三外延层24的载流子浓度基本上与第一外延层20相同，或者基本上与第二外延层22相同。
对于图1B的器件，第四导电类型的任选第五外延层12可以是p-型导电碳化硅，例如重掺杂p+碳化硅。或者，隧穿二极管结构可以利用图1B的器件，使第一导电类型为n型导电碳化硅例如n+碳化硅来实现。在该器件中，衬底10和第五外延层12形成隧穿二极管。本发明的该实施方案示于图5。
上述器件的互补器件也可以用n-型衬底形成。对于互补器件，第一导电类型和第三导电类型是n-型碳化硅。第二导电类型碳化硅是p-型碳化硅。因此，在互补器件中，第一外延层20、第二外延层22、第三外延层24和第四外延层26是p-型导电碳化硅，衬底10和多个形成掩埋栅极的栅极栅格30区域是n-型导电碳化硅。在该互补器件中，第二欧姆接触40是阴极接触，第一欧姆接触42是阳极接触。
在该互补实施方案中，多个形成场控双极型开关的掩埋栅极的栅极栅格30区域和衬底10优选地由n+型导电碳化硅形成。第一外延层20优选地由p-碳化硅形成，第四外延层26优选地由p+碳化硅形成。第二外延层22可以由轻掺杂或p-碳化硅形成，但优选的载流子浓度低于第一外延层20。因此，多个形成掩埋栅极的栅极栅格30区域优选地制作在载流子浓度最低的外延层中。第三外延层24的载流子浓度基本上与第一外延层20相同，或基本上与第二外延层22相同。
对于图1B的互补器件，第四导电类型的任选第五外延层12是n-型导电碳化硅，例如重掺杂n+碳化硅。
图2A示出高电压、高电流场控双极型开关的本发明又一实施方案。如图2A所示，具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底50具有制作在衬底50的上表面上的第二导电类型碳化硅的第一外延层60。第二导电类型碳化硅的第二外延层62制作在第一外延层60上。第二导电类型碳化硅的第三外延层64制作在第二外延层62上。如图2A所示，第二导电类型碳化硅的第四外延层66制作在第三外延层64上。第四外延层66的载流子浓度高于第一外延层60、第二外延层62或第三外延层64。多个槽74制作在第三和第四外延层64和66中。多个在第二外延层62中形成栅极栅格70的第三导电类型碳化硅区域制作在多个槽74的底部。
如图2A所示，第一欧姆接触82制作在第四外延层上，可以是阴极接触或阳极接触。第二欧姆接触80制作在衬底50的下表面上，也可以是阳极或阳极。欧姆栅极接触形成栅极接触84。欧姆栅极接触84制作在多个形成于槽74底部的栅极栅格70区域上。欧姆栅极接触84与形成在第二外延层62中的多个栅极栅格70区域接触，以便在向欧姆栅极接触84施加偏置电压时夹断第一欧姆接触82和第二欧姆接触80之间的电流。
如图2A所示，外延结构任选地形成具有界定了双极型开关边缘的侧壁77的台面76。侧壁77优选地穿过每个外延层，延伸到衬底50。任选地，绝缘层78制作在台面的侧壁上，以钝化侧壁，还可以延伸到台面上表面的碳化硅暴露区域，例如第一欧姆接触82，以及台面基部的衬底50上的碳化硅暴露表面。
图2B示出掩埋栅极场控双极型开关的本发明又一实施方案。图2B示出第四导电类型的任选第五外延层52。第五外延层52制作在衬底50的上表面上，并淀积在衬底50和第一外延层60之间。因此，第一外延层60制作在第五外延层52上。
图2B还示出任选地形成具有界定了双极型开关边缘的侧壁77的台面76的外延结构。侧壁77优选地穿过每个外延层，延伸到衬底50。或者，台面76的侧壁77穿过第一、第二、第三和第四外延层60、62、64和66，延伸到或进入第五外延层52。绝缘层78制作在台面的侧壁上，以钝化侧壁，还可以延伸到台面的上表面和台面的基部。
图2A的双极型开关可以利用p-型导电衬底或n-型导电衬底形成。在衬底50由p-型导电碳化硅形成的实例中，第一导电类型和第三导电类型是p-型碳化硅。第二导电类型碳化硅是n-型碳化硅。在该实例中，第一外延层60、第二外延层62、第三外延层64和第四外延层66是n-型导电碳化硅，衬底50和多个形成掩埋栅极的区域70是p-型导电碳化硅。在这种p-n场控双极型开关中，第二欧姆接触80是阳极接触，第一欧姆接触82是阴极接触。
在这种p-型衬底实施方案中，多个形成场控双极型开关的掩埋栅极的栅极栅格70区域和衬底50优选地由p+碳化硅形成。第一外延层60优选地由n-碳化硅形成，第四外延层66优选地由n+碳化硅形成。第二外延层62由轻掺杂或n-碳化硅形成，但优选地其载流子浓度远低于第一外延层60。因此，多个形成掩埋栅极的区域70优选地制作在载流子浓度最低的外延层中。第三外延层64的载流子浓度基本上与第一外延层60相同，或基本上与第二外延层62相同。
对于图2B的器件，第四导电类型的任选第五外延层52是p-型导电碳化硅，例如重掺杂p+碳化硅。或者，隧穿二极管结构可以利用图2B的器件，使第一导电类型为n-导电碳化硅例如n+碳化硅来实现。由此，衬底50和第五外延层52形成隧穿二极管。本发明的该实施方案示于图6。
互补器件也可以制作在n-型衬底上。对于互补器件，第一导电类型和第三导电类型是n-型碳化硅。第二导电类型是p型碳化硅。因此，在互补器件中，第一外延层60、第二外延层62、第三外延层64和第四外延层66是p-型导电碳化硅，衬底50和多个形成掩埋栅极的区域70是n-型导电碳化硅。在该互补器件中，第二欧姆接触80是阴极接触，第一欧姆接触82是阳极接触。
在图2A的器件互补实施方案中，多个形成场控双极型开关的掩埋栅极的区域70和衬底50优选地由n+型导电碳化硅形成。第一外延层60优选地由p-碳化硅形成，第四外延层66优选地由p+碳化硅形成。第二外延层62可以由轻掺杂或p-碳化硅形成，但优选的载流子浓度远低于第一外延层60。因此，多个形成掩埋栅极的区域70优选地制作在载流子浓度最低的外延层中。第三外延层64的载流子浓度基本上与第一外延层60相同，或者基本上与第二外延层62相同。
对于图2B的互补器件，第四导电类型的任选第五外延层52是n-型导电碳化硅，例如重掺杂n+碳化硅。
图3示出具有下陷(sinker)接触的本发明附加实施方案。如图3所示，图1A的器件具有制作在台面36基部的衬底10中的第一导电类型碳化硅区域11。制作在第一导电类型碳化硅区域11上的是电连接到第二欧姆接触40的欧姆接触48。图3的器件可以利用针对图1A的器件描述的各种导电类型组合中的一种制作。区域11由与衬底10相同的导电类型制作，并且载流子浓度很高。因此，例如采用p-型衬底，区域11将是p+碳化硅，若采用n-型导电衬底，区域11则是n+碳化硅。
下陷(sinker)接触还用具有图1B的任选第五外延层12的器件制作。在这种情况下，台面按照上述方式形成，并延伸到或进入第五外延层12，但没有延伸进入衬底10。欧姆接触制作在台面36侧壁37基部的第五外延层12上。
图4示出具有下陷(sinker)接触的本发明附加实施方案。如图4所示，图2A的器件具有制作在台面76基部的衬底51中的第一导电类型碳化硅区域51。制作在第一导电类型碳化硅区域51的是电连接到第二欧姆接触80的欧姆接触88。图4的器件可以利用针对图2A的器件描述的各种导电类型组合中的一种制作。区域51由与衬底50相同的导电类型制作，并且载流子浓度很高。因此，例如采用p-型衬底，区域51将是p+碳化硅，若采用n-型导电衬底，区域51则是n+碳化硅。
下陷(sinker)接触还用具有图2B的任选第五外延层52的器件制作。在这种情况下，台面按照上述方式形成，并延伸到或进入第五外延层52，但没有延伸进入衬底50。欧姆接触制作在台面76侧壁77基部的第五外延层52上。
图7示出本发明的另一个实施方案。如图7所示，与图2A的器件一样，具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底具有制作在衬底150的上表面上的第二导电类型碳化硅的第一外延层164。如图7所示，第二导电类型碳化硅的第二外延层166制作在第一外延层164上。第二外延层166的载流子浓度高于第一外延层164。多个槽174制作在第一和第二外延层164和166中。多个在第一外延层164中形成栅极栅格170的第三导电类型碳化硅区域制作在多个槽174的底部。
如图7所示，第一欧姆接触182制作在第二外延层166上，且可以是阴极接触或阳极接触。第二欧姆接触180制作在衬底150的下表面上，也可以是阴极或阳极。欧姆接触形成栅极接触184。欧姆栅极接触184制作在多个形成在槽174底部的栅极栅格170区域上。欧姆栅极接触184与形成在第一外延层164中的多个栅极栅格170区域接触，以便在向欧姆栅极接触184施加偏置电压时夹断第一欧姆接触182和第二欧姆接触180之间的电流。
如图7所示，外延结构任选地形成具有界定了双极型开关边缘的侧壁177的台面176。侧壁177优选地穿过每个外延层，延伸进入衬底150。任选地，绝缘层178制作在台面侧壁上，以钝化侧壁，可以延伸到台面上表面上的碳化硅暴露区域，例如第一欧姆接触182，以及台面基部的衬底150上的碳化硅暴露区域。
图8示出场控双极型开关的本发明另一实施方案。图8示出第四导电类型的任选第三外延层152。第三外延层152制作在衬底150的上表面上，且淀积在衬底150和第一外延层164之间。因此，第一外延层164制作在第三外延层152上。
图8还示出任选地形成具有界定了晶闸管边缘的侧壁177的台面176的外延结构。侧壁177优选地穿过每个外延层，延伸进入衬底150。或者，台面176的侧壁177穿过第一和第二外延层164和166，延伸到或进入第三外延层152。绝缘层178制作在台面的侧壁上，以钝化侧壁，还可以延伸到台面上表面上的碳化硅暴露区域，例如第一欧姆接触182，以及台面基部的第三外延层152上的碳化硅暴露区域。
图7的双极型开关可以利用p-型导电衬底或利用n-型导电衬底。在衬底150由p-型导电碳化硅形成的实例中，第一导电类型和第三导电类型是p-型碳化硅。第二导电类型碳化硅是n-碳化硅。在这种实例中，第一外延层164和第二外延层166是n-型导电碳化硅，多个形成掩埋栅极的区域170是p-型导电碳化硅。在这种p-n场控晶闸管中，第二欧姆接触180是阳极接触，第一欧姆接触182是阴极接触。
在该实施方案中，多个形成场控双极型开关的掩埋栅极的栅极栅格170区域和衬底150优选地由p+型导电碳化硅形成。第一外延层164优选地由n-碳化硅形成，第二外延层166优选地由n+碳化硅形成。
对于图8的器件，第四导电类型的任选第三外延层152是p-型导电碳化硅，例如重掺杂p+碳化硅。或者，隧穿二极管结构可以利用图8的器件，通过使第一导电类型为n-型导电碳化硅，例如n+碳化硅来实现。在这种器件中，衬底150和第三外延层152形成隧穿二极管。
互补器件还可以制作在n-型衬底上。对于互补器件，第一导电类型和第三导电类型是n-型碳化硅。第二导电类型碳化硅是p-型碳化硅。由此，在互补器件中，第一外延层164和第二外延层166是p-型导电碳化硅，衬底150和多个形成掩埋栅极的区域170是n-型导电碳化硅。在这种互补器件中，第二欧姆接触180是阴极接触，第一欧姆接触182是阳极接触。
在图8器件的互补实施方案中，多个形成参考双极型开关的掩埋栅极的区域170和衬底150优选地由n+型导电碳化硅形成。第一外延层164优选地由p-碳化硅形成，第二外延层166优选地由p+碳化硅形成。对于图8的互补器件，第四导电类型的任选第三外延层152是n-型导电碳化硅，例如n+碳化硅。
图1A、1B、3和5的器件的平面图示于图9。如图9所示，本发明的双极型开关形成具有侧壁37的台面36。由图9中的虚线示出的掩埋栅极栅格30垂直于栅极接触46延伸，栅极接触与栅极栅格30互连在一起，形成多个连接的平行极指。多个栅极接触46极指制作在向下延伸到掩埋栅极栅格30的上表面以便接触掩埋栅极栅格30的槽中。图9示出的还有制作在栅极接触46上以便于互连本发明器件的接触盘47。图9还示出也形成多个极指的第一欧姆接触42。第一欧姆接触42的极指与栅极接触46的极指相互叉指。接触盘43还制作在第一欧姆接触42上，以便与图9的器件互连。对于图3的器件，制作在台面36基部的接触46(图9未示出)环绕图9所示的台面36形成。
图2A、2B、4、6、7和8的器件的平面图示于图10。在图10中，标号为76的元件对应于先前标号为76和176的元件，标号为77的元件对应于先前标号为77和177的元件，标号为82的元件对应于先前标号为82和182的元件，标号为84的元件对应于先前标号为84和184的元件。如图10所示，本发明的双极型开关形成具有侧壁77、177的台面76、176。栅极栅格70、170平行于栅极接触84、184延伸，栅极接触与栅极栅格70、170互连，形成多个连接的平行极指。多个栅极接触84、184极指制作在槽74、174中，并与栅极栅格70、170接触。图10还示出制作在栅极接触84、184上，以便于互连本发明器件的接触盘85。
图10还示出形成多个极指的第一欧姆接触82、182。第一欧姆接触82、182的极指与栅极接触84、184的极指相互叉指。在这种情况下，欧姆栅极接触84、184包括多个制作在栅极栅格70、170的叉指型极指上的叉指型极指，这样欧姆栅极接触84、184的极指基本上平行于栅极栅格的极指。第一欧姆接触82、182包括多个制作在最上外延层上的叉指型极指，并散布在欧姆栅极接触84、184的各极指之间。接触盘83还可以制作在第一欧姆接触82、182上，以便于互连图10的器件。对于图4的器件，制作在台面76基部的接触86(图10未示出)环绕图10所示的台面76形成。
在上述的每个实施方案中，衬底和外延层都由从6H、4H、15R或3C碳化硅构成的材料组中选出的碳化硅形成，然而4H碳化硅对于上述每个器件是优选的。用于与n-型外延层或衬底接触的优选金属是镍(Ni)。铂或镍适于形成与p-型外延层或衬底的欧姆接触。铝线接触也可以用于形成本发明的欧姆接触。尽管已经描述这些特定的金属，但是仍可以使用本领域的技术人员熟知的能够与碳化硅形成欧姆接触的任何其它金属。
现在描述参照图1A至图10描述的器件的制备过程。在制备具有p+衬底10的图1A器件的过程中，厚n-层20利用外延生长工艺，例如其内容在此引用作为参考的美国专利4,912,064所描述的工艺生长在p+衬底10上。阳极接触40通过与p+衬底形成欧姆接触制作在衬底10的底部。第二n-外延层22外延生长在第一n-外延层20上。第二外延层的载流子浓度低于第一外延层，或者在其形成第一外延层20的一部分的情况下，其载流子浓度与第一外延层20相同。在任一种情况下，深p+注入栅极栅格利用其内容在此引用作为参考的美国专利5,087,576所描述的方法制作在第二外延层22中。在第二外延层22中生成p+栅极栅格30之后，第三n-外延层24外延生长在第二外延层22上。第三外延层24的载流子浓度可以与第一外延层20或者与第二外延层22相同，且可以利用上述外延工艺生成。在生长完第三外延层24之后，第四外延层26利用上述外延生长方法生长在第三外延层24上。第四外延层26是有利于形成良好的顶阴极欧姆接触的重掺杂n+外延层。
在生长完所有的外延层之后，栅极接触利用反应离子刻蚀技术，穿过第三和第四外延层24和26，刻蚀到p+栅极栅格30来形成。对于图1A的掩埋栅极栅格器件，栅极栅格30通过刻蚀多个与栅极栅格方向垂直的槽，然后在这些槽的底部形成欧姆接触而形成接触的。这些槽可以利用其内容在此引用作为参考的美国专利4,981,551所描述的反应离子刻蚀技术形成。在器件刻蚀到暴露出栅极栅格部分之后，为阴极和栅极栅格形成欧姆接触，其中栅极栅格接触制作在刻蚀工艺生成的槽的底部，阴极接触42制作在第四外延层26上。
刻蚀环绕器件的区域形成台面。台面优选地延伸过器件的耗尽区，以便限制器件中流向台面的电流，减小器件电容。如果器件的耗尽区延伸到台面平面的下面，那么耗尽区将延伸到台面外部的区域，导致更大的电容。台面优选地利用环绕上述器件的反应离子刻蚀技术形成，然而本领域技术人员熟知的其它制备方法也可以用于形成台面。在形成台面之后，二氧化硅的绝缘层78制作在器件的暴露表面上，包括台面的侧壁，以钝化器件。尽管SiO2是优选的绝缘材料，但是本领域技术人员熟知的其它绝缘材料也可以使用。
图1B的器件通过执行上述步骤生成，只是多出在形成第一外延层20之前在衬底10上形成p+碳化硅外延层12的步骤。图3的器件通过生成图1A的器件，然后在生成绝缘层之前在台面基部形成p+碳化硅11区域形成。然后欧姆接触48制作在这些区域上，生成下陷(sinker)阳极。此外，图1B的器件还可以进行修改，以便通过只刻蚀台面到p+层12，然后在台面基部形成欧姆接触来形成下陷(sinker)阳极。参照图1A、1B和3描述的这些器件的互补器件可以利用上述方法生成，只是将p+碳化硅替换为n+碳化硅，将n-碳化硅替换为p-碳化硅，将n+碳化硅替换为p+碳化硅。
在制备具有p+衬底50的图2A器件的过程中，厚n-层60利用外延生长工艺，例如其内容在此引用作为参考的美国专利4,912,064所描述的工艺生长在p+衬底50上。阳极接触80通过与p+衬底形成欧姆接触制作在衬底50的底部。第二n-外延层62制作在第一n-外延层60上。第二外延层62的载流子浓度低于第一外延层60，或者在其形成第一外延层60的一部分的情况下，其载流子浓度与第一外延层60相同。第三n-外延层64外延生长在第二外延层62上。第三外延层64的载流子浓度可以与第一外延层60或者与第二外延层62相同，且可以利用上述外延工艺生成。在生长完第三外延层64之后，第四外延层66利用上述外延生长方法生长在第三外延层64上。第四外延层66是有利于形成良好的顶阴极欧姆接触的重掺杂n+外延层。
在生长完所有的外延层之后，穿过第三外延层66和第四外延层64刻蚀出槽。这些槽可以利用美国专利4,981,551描述的反应离子刻蚀技术形成。在形成槽之后，p+栅极区域利用美国专利5,087,576描述的离子注入方法制作在槽基部的第二外延层62中。如本领域技术人员所知道的，离子注入可以任选地在生长第三外延层60之前进行。在这种情况下，槽必需与注入区域对准，以便槽与注入区域重合，使得槽的底部对应于注入区域。在器件刻蚀完，栅极栅格70生成之后，为阴极和栅极接触形成欧姆接触，其中栅极接触制作在离子注入槽的底部，阴极接触82制作在第四外延层66上。
刻蚀整个器件形成台面。台面优选地延伸过器件的耗尽区，以便限制器件中流向台面的电流，减小器件电容。如果器件的耗尽区延伸到台面平面的下面，那么耗尽区将延伸到台面外部的区域，导致更大的电容。台面优选地通过反应离子刻蚀上述器件形成，然而本领域技术人员熟知的其它制备方法也可以用于形成台面。在形成台面之后，二氧化硅的绝缘层78制作在器件的暴露表面上，包括台面的侧壁，以钝化器件。尽管SiO2是优选的绝缘材料，但是本领域技术人员熟知的其它绝缘材料也可以使用。
图2B的器件通过执行上述步骤生成，只是多出在形成第一外延层60之前在衬底50上形成p+碳化硅外延层52的步骤。图4的器件通过生成图1A的器件，然后在生成绝缘层之前在台面基部形成p+碳化硅51区域形成。然后欧姆接触88制作在这些区域上，生成下陷(sinker)阳极。此外，图2B的器件还可以进行修改，以便通过只刻蚀台面到p+层52，然后在台面基部形成欧姆接触来形成下陷(sinker)阳极。参照图2A、2B和4描述的这些器件的互补器件可以利用上述方法生成，只是将p+碳化硅替换为n+碳化硅，将n-碳化硅替换为p-碳化硅，将n+碳化硅替换为p+碳化硅。
图5和6的隧穿二极管器件分别利用参照图1B和2B描述的技术制备，然而，对于隧穿二极管器件，衬底10和50是n+碳化硅。其余的制备工艺分别与各自的器件相同。
在第一、第二和第三外延层的载流子浓度相同的情况下，这些层形成单个外延层，生成图7和8的器件。图7和8的器件利用与生成图2A、2B、4和6的器件相同的技术生成，然而，只是利用上述方法生长单个n-外延层164，而不是三个外延层。槽174刻蚀到预定深度，进入第一外延层164和通过在上述槽的底部进行离子注入形成的p+区域。欧姆接触、台面和绝缘层的形成如图2A、2B、4和6所述的那样进行。此外，如本领域技术人员所知道的，对于图1A至6的器件中的任意两个相邻外延层具有相同导电类型和载流子浓度的情况，这些层将形成为单个外延层，除非这样会妨碍栅极栅格的注入。
在工作时，本发明器件通常是导通的，允许电流由器件的阳极流向阴极。当向栅极栅格施加偏置电压时，将生成夹断栅极栅格的各单元之间的电流导通的反向偏置pn结。在关断期间，栅极电流抽取位于栅极栅格的各单元之间的导通沟道中的电子空穴等离子体，使器件承受阳极/阴极电压。此外，本发明的器件还通过向轻掺杂漂移区注入少数载流子给出非常高的导通电流密度。这些器件在导通状态允许开关高于500A/cm2的电流密度。这些器件还具有低导通阻抗。
对于n-漂移区器件，为了使器件工作在正向截止模式，将足够高的负电压施加到栅极，以便在栅极栅格的各单元之间n-区域中形成阻止电流的势垒。栅极上的负电压越高，截止阳极的电压就越高，除非到达器件的最大截止电压。这种最大截止电压或者由栅极击穿电压、或者由第一外延层(20、60)的性质决定。当栅极电压相对于阴极由正切换到负时，沟道区中的载流子必需在器件开始承受电压之前通过栅极吸出。在电荷吸出过程中，恒定的栅极电流在称作存储时间的间隔内流过。一旦除去存储在沟道中的电荷，就形成了允许器件承受电压的势垒。此后，存储在漂移区中的电荷通过载流子复合衰弱。这在称作下降时间的间隔内导致阳极电流下降。存储时间和下降时间均能影响场控器件的开关特性，并且限制了器件的开关速度。
如前所述，p+栅极栅格或n+栅极栅格的形成是通过向轻掺杂截止层进行离子注入实现的。对于图1A、1B、3和5的掩埋栅极实施方案，另一个轻掺杂外延层必需生长在注入区上，该层应当足够厚，以便承受在栅极pn结反向偏置时形成的反向偏置耗尽区。该轻掺杂层的厚度由期望的最大栅极电压确定。它必需足够厚，以便承受栅极-顶侧电极(或者是阳极，或者是阴极，取决于器件的极性)电压，该电压高于器件额定最大电压除以下述的电压截止增益。
第一外延层在离子注入之后的结晶质量必需足够好，以便承受施加到栅极以夹断器件的反向偏置电压。对于场控器件，该偏置电压可以高达50V，但更加典型的电压值在10至20V之间。夹断栅极栅格之间的区域的栅极电压由下式确定： V G = V bi - q N D ( S / 2 ) 2 2 ϵ s
其中q是电子电荷，ND是第二外延层的掺杂浓度，S是栅极栅格的各单元之间的间隙，εs是SiC的介电常数，Vbi是栅极pn结的内建电势。Vbi由下式给出： V bi = kT q ln N A N D n i 2
其中k是玻尔兹曼常数，T是开尔文温度，ND是n-区浓度，NA是p-区浓度，ni是SiC的本征浓度。因此，VG可以通过选择栅极栅格的各单元之间的间距和漂移区的掺杂浓度来控制。
器件的正向截止电压增益可以由下式近似： Gain ≈ L W d S 2
其中L是栅极栅格注入区的厚度，Wd是在指向阳极的方向上栅极pn结的耗尽宽度，S是栅极栅格的各注入区之间的间隙。在小偏置电压时，正向导通I-V关系可以用下式近似： I A = 4 Aq D a n i x n e q V AK 2 kT
其中IA是阳极电流，A是阳极面积，Da是双极性扩散系数，ni是SiC的本征浓度，VAK是阳极-阴极电压，xn是漂移区厚度。
对于栅极偏置电压较大的正向偏置，将发生夹断，并形成阻止电子由阴极向阳极输运的电子势垒。该势垒限制了电子的供应，是总电流的一个控制因素。势垒高度φB不仅受栅极电压的控制，还可以通过增大VAK而降低。φB对VAK的依赖关系称为静电感应，并且决定于器件栅极结构的尺寸。在这种情况下，阳极电流可以由下式近似： I A = I 0 e q ( η V G + θ V AK ) kT
其中I0是饱和电流，η和θ对于给定的器件结构是常数，并表明VG和VAK对势垒高度的控制。
在上述器件之间进行选择时，具有掩埋栅极结构的上述器件利用传统制备技术可以更加有效地使用阴极/阳极区域，更加有效地进行电流的栅极控制，这导致更低的导通阻抗和更高的正向截止电压增益。对于上述具有制作在槽底部的栅极栅格的器件，它具有更低的栅极栅格阻抗，这在关断过程中导致更小的栅极去偏置效应。
栅极-阴极金属化或栅极-阳极金属化的布局对于确定场控器件的导通电压降、开关速度和截止增益起重要作用。这种金属化布局应确保电流均匀地流过器件的整个管芯。这导致更低的导通阻抗、更快的开关速度和较高的截止增益。尽管本发明可以使用多种布局方案，但是渐开线形状的栅极结构是优选的。然而，也可以使用的简单矩形布局方案示于图9和10。
根据上述讨论，本发明的器件典型地具有厚度从大约10μm到大约300μm的总体轻掺杂区域(层20或层60)。层的厚度决定于所需的击穿电压。构成本发明器件的栅极栅格的注入区或槽之间的间隙应当尽可能地小，典型间距在大约0.5μm至大约5μm之间。掩埋栅极栅格的单元宽度或形成在槽中的注入区的宽度从单元0.5μm至大约5μm。这些区域形成在载流子浓度更低的外延层的不同深度上。栅极栅格的适宜深度由大约5μm至外延层厚度。包含栅极栅格的注入区的厚度或深度(L)应当尽可能地厚，适宜的厚度为大约500至大约5μm。在其上制作第一欧姆接触的高载流子浓度外延层的适宜厚度由大约500至大约5μm。
对于p+或n+导电类型区域和外延层的掺杂，这些区域应当在不产生过多制备缺陷的条件下尽可能多地掺杂。对于这些区域和外延层，高于大约1×1018的载流子浓度是适当的，然而，载流子浓度高于大约1×1018是优选的。适于产生p-型区域的掺杂剂包括铝、硼或镓。适于产生n-型区域的掺杂剂包括氮和磷。铝是p+区域的优选掺杂剂，利用上述的高温离子注入技术、并且利用1000℃至1500℃之间的温度在p+区域中注入铝是优选的。高达大约3×1017cm-3的载流子浓度对于n-或p-外延层是适宜的，然而，载流子浓度大约为3×1016或更低是优选的。对于多个n-或p-外延层，从大约1×1013到大约5×1016的载流子浓度对于位于栅极栅格下面的第一外延层是适宜的。从大约1×1013到大约1×1016的载流子浓度对于在其中制作栅极栅格的第二外延层是适宜的。从大约5×1017到大约5×1019的载流子浓度对于位于栅极栅格上面的第三外延层是适宜的。如上所述，三个外延层之间的相对载流子浓度可以变化，然而，第一外延层的优选载流子浓度为1×1015，第二外延层的优选载流子浓度为1×1014，第三外延层的优选载流子浓度为5×1015。因此，栅极栅格优选地制作在载流子浓度最低的外延层中。
根据本发明器件的上述特性，与其它场控器件由其额定电压决定的2至100微秒的开关时间相比，这种器件的开关时间在50至500纳秒之间。本发明器件还具有高达10000V的正向击穿电压和相同幅度的反向击穿电压。本发明器件应当提供的截止增益为50或更高。因此，利用低到40V的栅极电压就可以获得2000V的截止电压。这种器件还应当能够承受500A/cm2或更高的电流密度。最后，这些器件应当能够工作的温度高于400℃。
在附图和说明书中，已经公开了本发明的优选实施方案，尽管使用了具体的术语，它们只是以一般的、描述性的含义使用的，而不是进行限制，本发明的范围陈述于下面的权利要求。

Claims (33)

1.高电压、高电流场控双极型开关，包括：
具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底；
位于衬底上表面上的第二导电类型碳化硅的第一外延层；
制作在碳化硅第一外延层上的第二导电类型碳化硅的第二外延层；
多个制作在第二外延层中以便在第二外延层中形成栅极栅格的第三导电类型碳化硅区域；
制作在第二外延层上的第二导电类型碳化硅的第三外延层；
制作在第三外延层上的第二导电类型碳化硅的第四外延层，第四外延层的载流子浓度高于第一外延层、第二外延层和第三外延层；
位于第四外延层上的第一欧姆接触；
制作在衬底下表面上的第二欧姆接触；
与栅极栅格相连、以便在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流的欧姆栅极接触。
2.权利要求1的高电压、高电流场控双极型开关，还包括：
多个制作在第三和第四外延层中的槽，其中多个制作在第二外延层中的第三导电类型碳化硅区域位于多个槽的底部；和
其中欧姆栅极接触包括制作在形成于槽中的第三导电类型碳化硅上的欧姆栅极接触。
3.前述任一权利要求的场控双极型开关，其中第二外延层的载流子浓度低于第一外延层。
4.前述任一权利要求的场控双极型开关，其中第三外延层和第一外延层的载流子浓度基本相同。
5.前述任一权利要求的场控双极型开关，其中第三外延层和第二外延层的载流子浓度基本相同。
6.前述任一权利要求的高电压、高电流场控双极型开关，器件还包括第四导电类型的第五外延层，其中第五外延层制作在衬底的上表面上，且淀积在衬底和第一外延层之间，第一外延层制作在第五外延层上。
7.前述任一权利要求的场控双极型开关，其中第一导电类型和第三导电类型是p-型导电，第二导电类型是n-型导电，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
8.权利要求1至6的场控双极型开关，其中第一导电类型和第三导电类型是n-型导电，第二导电类型是p-型导电，第一欧姆接触是阳极接触，第二欧姆接触是阴极接触。
9.权利要求1至6的场控双极型开关，其中第一导电类型是n-型导电，第二导电类型是n-型导电，第三导电类型是p-型导电，第四导电类型是p-型导电，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
10.前述任一权利要求的场控双极型开关，其中衬底和第一、第二、第三和第四外延层形成具有界定了双极型开关边缘的侧壁的台面，台面的侧壁向下延伸进入衬底。
11.前述任一权利要求的场控双极型开关，还包括
制作在台面基部的衬底中的第一导电类型碳化硅区域；和
电连接到制作在第二导电类型碳化硅区域中的第二欧姆接触的欧姆接触。
12.权利要求6的场控双极型开关，其中第一、第二、第三、第四和第五外延层形成具有界定了器件边缘的侧壁的台面，台面的侧壁向下穿过第一、第二、第三和第四外延层，延伸进入第五外延层。
13.权利要求12的场控双极型开关，还包括电连接到制作在台面侧壁基部的第五外延层中的第二欧姆接触的欧姆接触。
14.前述任一权利要求的场控双极型开关，还包括制作在台面侧壁上的绝缘层，以钝化侧壁。
15.前述任一权利要求的场控双极型开关，其中碳化硅包括4H碳化硅。
16.前述任一权利要求的场控双极型开关，其中栅极栅格包括多个连接的叉指型极指。
17.权利要求16的场控双极型开关，其中欧姆栅极接触包括多个制作在栅极栅格的叉指型极指上的叉指型极指，使得欧姆栅极接触的极指基本上平行于栅极栅格的极指；和
其中第一欧姆接触包括多个制作在第四外延层上、且散布在欧姆栅极接触的各极指之间的叉指型极指。
18.高电压、高电流场控双极型开关，包括：
具有上表面和下表面的第一导电类型的单晶碳化硅体材料衬底；
位于衬底上表面上的第二导电类型碳化硅的第一外延层；
多个制作在第一外延层中以便在第一外延层中形成栅极栅格的第三导电类型碳化硅区域；
制作在碳化硅第一外延层上的第二导电类型碳化硅的第二外延层；
制作在第二外延层上的第二导电类型碳化硅的第三外延层，第三外延层的载流子浓度高于第一外延层和第二外延层；
位于第三外延层上的第一欧姆接触；
制作在衬底下表面上的第二欧姆接触；
与栅极栅格相连、以便在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流的欧姆栅极接触。
19.权利要求18的场控双极型开关，其中第二外延层和第一外延层的载流子浓度基本相同。
20.权利要求18或19的场控双极型开关，器件还包括第四导电类型的第四外延层，其中第四外延层制作在衬底的上表面上，且淀积在衬底和第一外延层之间，第一外延层制作在第四外延层上。
21.权利要求18至20中任一个的高电压、高电流场控双极型开关，还包括多个制作在第二和第三外延层中的槽，其中多个制作在第一外延层中的第三导电类型碳化硅区域位于多个槽的底部，
其中欧姆接触包括制作在形成于槽中的第三导电类型碳化硅上、以便在向欧姆栅极接触施加偏置电压时夹断第一欧姆接触和第二欧姆接触之间的电流的欧姆栅极接触。
22.权利要求18至21中任一个的场控双极型开关，第一外延层的载流子浓度低于第二外延层。
23.权利要求18至22的高电压、高电流场控双极型开关，器件还包括第四导电类型的第四外延层，其中第四外延层制作在衬底的上表面上，且淀积在衬底和第一外延层之间，第一外延层制作在第四外延层上。
24.权利要求18至23中任一个的场控双极型开关，其中第一导电类型和第三导电类型是p-型导电，第二导电类型是n-型导电，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
25.权利要求18至23中任一个的场控双极型开关，其中第一导电类型和第三导电类型是n-型导电，第二导电类型是p-型导电，第一欧姆接触是阳极接触，第二欧姆接触是阴极接触。
26.权利要求18至23中任一个的场控双极型开关，其中第一导电类型是n-型导电，第二导电类型是n-型导电，第三导电类型是p-型导电，第四导电类型是p-型导电，第一欧姆接触是阴极接触，第二欧姆接触是阳极接触。
27.权利要求18至26中任一个的场控双极型开关，其中衬底和第一、第二和第三外延层形成具有界定了晶体管边缘的侧壁的台面，台面的侧壁向下延伸进入衬底。
28.权利要求18至27中任一个的场控双极型开关，还包括：
制作在台面基部的衬底中的第一导电类型碳化硅区域；和
电连接到制作在第二导电类型碳化硅区域上的第二欧姆接触的欧姆接触。
29.权利要求18至28中任一个的场控双极型开关，其中第一、第二、第三和第四外延层形成具有界定了双极型开关边缘的侧壁的台面，台面的侧壁向下穿过第一、第二、和第三外延层，延伸进入第四外延层。
30.权利要求29的场控双极型开关，还包括电连接到制作在台面侧壁基部的第四外延层上的第二欧姆接触的欧姆接触。
31.权利要求29至30之一的场控双极型开关，还包括制作在台面侧壁上的绝缘层，以钝化侧壁。
32.权利要求18至31中任一个的场控双极型开关，其中栅极栅格包括多个连接的叉指型极指。
33.权利要求32的场控双极型开关，其中欧姆栅极接触包括多个制作在栅极栅格的叉指型极指上的叉指型极指，使得欧姆栅极接触的极指基本上平行于栅极栅格的极指；和
其中第一欧姆接触包括多个制作在第三外延层上，且散布在欧姆栅极接触的各极指之间的叉指型极指。
CNB98804658XA 1997-04-30 1998-03-20 碳化硅场控双极型开关 Expired - Fee Related CN1166001C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/846,286 1997-04-30
US08/846,286 US6011279A (en) 1997-04-30 1997-04-30 Silicon carbide field controlled bipolar switch

Publications (2)

Publication Number Publication Date
CN1254442A true CN1254442A (zh) 2000-05-24
CN1166001C CN1166001C (zh) 2004-09-08

Family

ID=25297449

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98804658XA Expired - Fee Related CN1166001C (zh) 1997-04-30 1998-03-20 碳化硅场控双极型开关

Country Status (10)

Country Link
US (1) US6011279A (zh)
EP (1) EP0979531B1 (zh)
JP (1) JP4680330B2 (zh)
KR (1) KR100514398B1 (zh)
CN (1) CN1166001C (zh)
AT (1) ATE240588T1 (zh)
AU (1) AU6572898A (zh)
CA (1) CA2285067C (zh)
DE (1) DE69814619T2 (zh)
WO (1) WO1998049731A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396410B2 (en) 2004-03-18 2008-07-08 Cree, Inc. Featuring forming methods to reduce stacking fault nucleation sites
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
CN104201211A (zh) * 2014-08-27 2014-12-10 温州大学 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
DE60043536D1 (de) 1999-03-04 2010-01-28 Nichia Corp Nitridhalbleiterlaserelement
SE9901410D0 (sv) * 1999-04-21 1999-04-21 Abb Research Ltd Abipolar transistor
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6514779B1 (en) * 2001-10-17 2003-02-04 Cree, Inc. Large area silicon carbide devices and manufacturing methods therefor
US6734462B1 (en) 2001-12-07 2004-05-11 The United States Of America As Represented By The Secretary Of The Army Silicon carbide power devices having increased voltage blocking capabilities
CA2381128A1 (en) * 2002-04-09 2003-10-09 Quantiscript Inc. Plasma polymerized electron beam resist
DE102004047313B3 (de) * 2004-09-29 2006-03-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
JP2011199306A (ja) * 2011-06-03 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
SE541290C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
CN113097298A (zh) * 2021-03-30 2021-07-09 全球能源互联网研究院有限公司 一种绝缘栅双极型晶体管及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171995A (en) * 1975-10-20 1979-10-23 Semiconductor Research Foundation Epitaxial deposition process for producing an electrostatic induction type thyristor
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid
US4060821A (en) * 1976-06-21 1977-11-29 General Electric Co. Field controlled thyristor with buried grid
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
JPS542077A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Semiconductor switching element
US4569118A (en) * 1977-12-23 1986-02-11 General Electric Company Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
US4937644A (en) * 1979-11-16 1990-06-26 General Electric Company Asymmetrical field controlled thyristor
US4571815A (en) * 1981-11-23 1986-02-25 General Electric Company Method of making vertical channel field controlled device employing a recessed gate structure
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US4994883A (en) * 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
WO1993013560A1 (de) * 1991-12-23 1993-07-08 Forschungszentrum Jülich GmbH Elektronisches bauelement und verfahren zu dessen herstellung
US5369291A (en) * 1993-03-29 1994-11-29 Sunpower Corporation Voltage controlled thyristor
US5554561A (en) * 1993-04-30 1996-09-10 Texas Instruments Incorporated Epitaxial overgrowth method
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
AU4942993A (en) * 1993-09-08 1995-03-27 Siemens Aktiengesellschaft Current limiting device
DE9411601U1 (de) * 1993-09-08 1994-10-13 Siemens Ag Strombegrenzender Schalter
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
US5387805A (en) * 1994-01-05 1995-02-07 Metzler; Richard A. Field controlled thyristor
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
WO1995034915A1 (en) * 1994-06-13 1995-12-21 Abb Research Ltd. Semiconductor device in silicon carbide
JP3277075B2 (ja) * 1994-09-07 2002-04-22 日本碍子株式会社 半導体装置およびその製造方法
SE9601176D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having semiconductor layers of SiC by the use of an implanting step and a device produced thereby
DE19644821C1 (de) * 1996-10-29 1998-02-12 Daimler Benz Ag Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396410B2 (en) 2004-03-18 2008-07-08 Cree, Inc. Featuring forming methods to reduce stacking fault nucleation sites
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
US7601986B2 (en) 2004-03-18 2009-10-13 Cree, Inc. Epitaxial semiconductor structures having reduced stacking fault nucleation sites
CN104201211A (zh) * 2014-08-27 2014-12-10 温州大学 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺
CN104201211B (zh) * 2014-08-27 2016-03-30 温州大学 制备SiC超快恢复二极管及工艺

Also Published As

Publication number Publication date
CA2285067C (en) 2006-05-02
KR100514398B1 (ko) 2005-09-13
EP0979531A1 (en) 2000-02-16
DE69814619T2 (de) 2004-03-18
JP4680330B2 (ja) 2011-05-11
CN1166001C (zh) 2004-09-08
US6011279A (en) 2000-01-04
WO1998049731A1 (en) 1998-11-05
JP2001522533A (ja) 2001-11-13
EP0979531B1 (en) 2003-05-14
DE69814619D1 (de) 2003-06-18
CA2285067A1 (en) 1998-11-05
AU6572898A (en) 1998-11-24
KR20010006559A (ko) 2001-01-26
ATE240588T1 (de) 2003-05-15

Similar Documents

Publication Publication Date Title
CN1166001C (zh) 碳化硅场控双极型开关
US5702961A (en) Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
CN1126180C (zh) 免闭锁功率金属氧化物半导体－双极型晶体管及其形成方法
US10950717B2 (en) Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
CN1193431C (zh) 半导体器件
CN1317771C (zh) 绝缘栅型半导体器件
TWI425636B (zh) 用於功率半導體裝置的改進的鋸齒電場漂移區域結構及方法
CN1379479A (zh) 电力半导体器件
CN108604594A (zh) 半导体装置及半导体装置的制造方法
JP4164962B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN1181559C (zh) 一种半导体器件
CN101055894A (zh) 半导体装置及其制造方法
JP2000216409A (ja) 整流装置およびパルス幅変調モ―タ制御回路
CN1639875A (zh) 功率半导体器件
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
JPH09186323A (ja) 電力用絶縁ゲートバイポーラトランジスタ
CN107403830A (zh) 半导体器件及其制造
JP2004247593A (ja) 半導体装置及びその製造方法
CN104078494B (zh) 功率半导体设备及其制作方法
US20200203511A1 (en) Super junction mos bipolar transistor and process of manufacture
CN1551374A (zh) 半导体装置
CN1799144A (zh) 半导体器件的端子结构及其制造方法
CN1075030A (zh) 金属氧化物半导体混成静态感应半导体闸流管
CN1910741A (zh) 结型场效应晶体管
CN108735823A (zh) 一种二极管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908

Termination date: 20120320