CN1242452C - 图案形成方法、用于该图案形成的曝光用的掩模及其制造方法 - Google Patents

图案形成方法、用于该图案形成的曝光用的掩模及其制造方法 Download PDF

Info

Publication number
CN1242452C
CN1242452C CNB021183902A CN02118390A CN1242452C CN 1242452 C CN1242452 C CN 1242452C CN B021183902 A CNB021183902 A CN B021183902A CN 02118390 A CN02118390 A CN 02118390A CN 1242452 C CN1242452 C CN 1242452C
Authority
CN
China
Prior art keywords
pattern
mask
pattern group
size
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021183902A
Other languages
English (en)
Other versions
CN1384530A (zh
Inventor
小谷敏也
田中聪
井上壮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1384530A publication Critical patent/CN1384530A/zh
Application granted granted Critical
Publication of CN1242452C publication Critical patent/CN1242452C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Abstract

该图案形成方法,通过第1处理,将多个存储单元的单元图案分别分离成位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群。通过第2处理,为所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量,将决定所述第2图案群的掩模尺寸。通过第3处理,在所述的条件下,为使所述第1图案群加工成所希望的尺寸,将按照周边图案环境使该第1图案群的掩模尺寸最佳化。通过第4处理,按照所述第2图案群的掩模尺寸和所述第1图案群的掩模尺寸形成所述存储单元的掩模图案,通过第5处理,使用所述掩模图案、在半导体晶片上形成所述单元图案。

Description

图案形成方法、用于该图案形成的 曝光用的掩模及其制造方法
技术领域
本发明涉及图案形成方法、用于该图案形成的曝光用的掩模及其制造方法。更详细地说,涉及在IC和LSI等半导体装置的制造中所使用的曝光用的掩模和该曝光用的掩模制造方法、以及使用该曝光用的掩模的图案形成方法。
背景技术
近几年来,半导体装置的制造技术的进步非常惊人。现在,具有最小加工尺寸为0.18μm这样的图案尺寸的半导体芯片开始大量生产。这样的半导体装置的细化通过微细图案形成技术的飞跃进步被实现。作为微细图案形成技术被列举有掩模处理技术、光平版印刷技术、以及蚀刻技术等。
在图案尺寸充分大的时代,能够大致象设计图案那样形成器件图。例如,在想要制造的半导体装置的尺寸充分大的场合,将该器件图作为设计图案照原样描绘在掩模基片上。然后,按照该设计图案如实地形成掩模图案(曝光用的掩模)。另外,通过投影光学系统将该掩模图案复制在形成基底的晶片上。按照这样形成的抗蚀图将基底进行蚀刻。通过这么做,在晶片上能够形成具有大致象设计图案那样的图案尺寸的多个器件图。
但是,随着半导体装置微细化的发展,在各处理中的图案形成精度日益变差(坏)。因此,产生器件图的最后加工尺寸(图案尺寸)不能按照设计图案形成那样的问题。尤其是,在完成微细加工时最重要的平版印刷处理和蚀刻处理中,想要形成的图案的周边配置(layout)环境(周边图案环境)对该图案的尺寸精度影响很大。作为用于减少这些影响的方法有人们已经知道的光邻近效应修正(OPC:Optical Proximity Correction)或处理邻近效应修正(PPC:Process Proximity Correction)等修正技术。所谓光邻近效应修正技术就是预先将辅助图案附加在设计图案中,使加工后的图案形成所希望的尺寸(例如,参照特开平9-319067号公报)。
另外,在最近几年,叫做超解像技术的技术变为不可缺少。在形成多个微细图案密集的存储单元那样的图案的场合,若使用该超解像技术,就能确保充分的余量。但是,它的另一方面,对光邻近效应(OPE:Optical Proximity Effects)的影响非常大。就是说,假定使用相同尺寸的掩模图案并在相同曝光量下对图案的密集部分和稀疏部分曝光。这时,在密集部分图案被加工成所希望的尺寸。另一方面,在稀疏部分更显著地表现比所希望的尺寸或小、或大的现象。
例如,在存储单元的场合,在单元的中心部分和边缘部分(以后称做单元边缘)单元图案(器件图)的配置(疏密)差异很大。为此,在单元边缘(这时为稀疏部分)的抗蚀剂中发生图案歪斜(抗蚀图案的破坏)。通常,为避免发生该问题,在单元的最边缘部分(单元边缘的更外侧)采取有余地地配置规定个数的虚拟图案的方法(例如,参照特开平2-177558号公报)。或者,只使单元边缘的抗蚀图的尺寸比单元的中心部分更大(或更小)。通过这么做,就会做到避免在单元边缘的抗蚀图的破坏。
但是,若配置虚拟图案,当然增加单元的面积。因此,使芯片变大。这将关系到在半导体装置的制造中的竞争力的降低。另外,光邻近效应依赖于单元边缘的最大5μm(通常为2~3μm)左右的周边图案环境。因此,产生这样的问题,即,即使只改变单元边缘的掩模图案的尺寸,也难以得到充分的单元/设备特性。原因是,即使认为能够防止单元边缘的单元图案的加工尺寸变化,也难以既在设计上、又在加工上防止比单元边缘更内侧的单元图案的加工尺寸变化。
发明内容
根据本发明的第1形态提供一种图案形成方法,它包含:将多个存储单元的单元图案分别分离成位于单元最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群的第1处理;决定所述第2图案群的掩模尺寸,以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理;在所述第2处理的条件下,为了使所述第1图案群加工成所希望的尺寸而按照周边图案环境使该第1图案群的掩模尺寸最佳化的第3处理;按照由所述第2处理决定的所述第2图案群的掩模尺寸和通过所述第3处理被最佳化的所述第1图案群的掩模尺寸,形成所述存储单元的掩模图案的第4处理;及使用由所述第4处理形成的掩模图案,在半导体晶片上形成所述单元图案的第5处理。
根据本发明的第2形态,提供一种曝光用的掩模制造方法,它包含:将多个存储单元的单元图案分别分离成位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群的第1处理;决定所述第2图案群的掩模尺寸,以便对所述第2图案群所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理;在所述第2处理的条件下,为了使所述第1图案群加工成所希望的尺寸而按照周边图案环境使该第1图案群的掩模尺寸最佳化的第3处理;按照由所述第2处理决定的所述第2图案群的掩模尺寸和通过所述第3工序被最佳化的所述第1图案群的掩模尺寸而形成所述存储单元的掩模图案的第4处理。
根据本发明的第3形态,提供一种曝光用的掩模图案,它是在多个存储单元的单元图案分别包含位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群而成的场合所使用,所述曝光用的掩模具备按照所述第1图案群的掩模尺寸和所述第2图案群的掩模尺寸形成的所述存储单元的掩模图案;形成所述掩模图案的所述第2图案群的掩模尺寸是通过对所述第2图案群给予的尺寸和尺寸精度能确保充分的处理余量那样的条件来决定的;形成所述掩模图案的所述第1图案群的掩模尺寸是在所述条件下按照周边图案环境被最佳化,以便使所述第1图案群加工成所希望的尺寸。
附图说明
图1A和1B是涉及本发明的第1实施形态,是以在存储单元中的栅极层的引出部分为例,与现有技术对照地表示单元图案的加工状态的平面图。
图2是表示在图1A所示的引出部分的形成中所使用的掩模图案的一例的平面图。
图3涉及本发明的第2实施形态,是表示在元件区域层中的存储单元的构成例子的平面图。
图4表示在图3所示的存储单元的形成中所使用的掩模图案的一例的平面图。
图5是表示形成有具备存储单元和周边电路的多个芯片的半导体晶片的一个构成例子的平面图。
图6是表示从设计数据的生成到在晶片上形成抗蚀图的处理流程的工序图。
图7涉及本发明的其它实施形态,是表示形成有具备混载存储器设备构造的多个芯片的半导体晶片的构成例子的平面图。
具体实施方式
以下参照附图说明有关本发明的实施形态。
(第1实施形态)
首先,参照图1A和1B、图2、图5和图6说明有关本发明的第1实施形态。
图1A和图1B以在存储单元的栅极层中的引出部分为例,对比地表示它的单元图案(器件图)的加工状态,图1A是涉及本发明的第1实施形态的平面图,图1B是涉及以往技术的平面图。图2是在上述引出部分的形成中所使用的掩模图案的平面图。图5是形成有具备存储单元和周边电路的多个芯片的半导体晶片的平面图。图6是表示从设计数据的生成到在晶片上形成抗蚀图的晶片曝光流程的工序图。
如图5所示那样,在硅等晶片11上形成多个芯片12。各芯片12在对晶片11施行所定的处理后各自被分离、切断。通常,在1个晶片11上形成具有相同器件图的多个芯片12。在该实施形态中的各芯片12的场合,例如,多个存储单元12a被配置成矩阵形状。另外,在各芯片12的周边和各存储单元12a之间分别形成周边电路12b。
在这样的构成中,当在上述晶片11上形成多个芯片12的场合,例如,如图6所示那样,首先,生成用于将想要形成的存储单元12a等单元图案作为设计图案描绘的设计数据。然后,在该设计图案上施行掩模数据处理和PPC处理后得到具有所定形状的掩模图案的掩模数据。以该掩模数据为基础,按照掩模制造处理制造曝光用的掩模。另外,通过投影光学系统将该掩模图案形成有多晶硅层和金属层等基底且在其上涂敷抗蚀剂的晶片11上(曝光、显像处理)。这样,在形成抗蚀图之后,按照该抗蚀图对基底进行蚀刻。通过这样做,就能够在晶片11上形成具有大致象设计图案那样的图案尺寸的单元图案。
图1A示出在上述存储单元12a中的多晶硅等栅极层的图案引出部分。在芯片12所形成的存储单元(单元图案)12a中,在与单元边缘12’相连的最边缘部分配置着单元引出部分12”。这样,通常在存储单元12a的栅极层和金属层的一个方向上存在叫做“单元引出部分”的区域。该区域是用来连接被配置在芯片12的周边和存储单元12a之间的周边电路12b和存储单元12a,其周边图案环境与存储单元12a的周边图案环境不同。就是说,叫做单元引出部分12”的区域的图案的周期性(L/S(Line and Space))与存储单元12a中的图案的周期性不同。因此,光邻近效应的影响表现得特别明显。
在本实施形态中,将该单元引出部分12”的图案群(第1图案群)21和除此以外的图案群(第2图案群)22分离。作为这时的方法可以考虑以下的方法。
①预先设计存储单元,以便使用能特定单元引出部分12”的层来形成该单元引出部分12”。
②使用设计规则检查(Design Rule Check),只抽出使单元引出部分12”具有特征的图案,只将该部分用别的层置换。
在这样被抽出的图案群中,第2图案群22的掩模尺寸通过实验或计算决定。这时,决定上述掩模尺寸,以便相对于由所使用的曝光装置和抗蚀剂所要求的尺寸目标和尺寸规格,能确保充分的平版印刷余量。另外,这时,在决定第2图案群22的掩模尺寸的同时还决定必要的曝光量。
这里,例如与现有技术一样,假定在第2图案群22和第1图案群21中使用相同尺寸的掩模图案,并用相同曝光量曝光。如事先说明的那样,在第1图案群21和第2图案群22中,图案的周期性不同。因此,如图1B所示那样,用实线表示的单元图案的加工尺寸比用虚线表示的尺寸目标更细(也有粗的场合)。
因此,只对该第1图案群21进行PPC处理,算出对第1图案群21的最佳掩模尺寸(修正量)。这时,第1图案群21的掩模尺寸由被配置在从各自的图案到5μm(最好是2~3μm)以内的周边图案环境来决定。这样,在使第1图案群21的所有单元图案的掩模尺寸最佳化之后,将第1图案群21的掩模尺寸和第2图案群22的掩模尺寸合并在一起。这样,就形成存储单元12a的掩模图案。然后,生成与它对应的光掩模等曝光用的掩模14(参照图2)。
使用该曝光用的掩模14进行单元图案的形成。其结果,发现按照所希望的尺寸可以共同加工第1图案群21和第2图案群22。
象该实施形态那样,只对单元边缘的设计数据(单元图案)施行PPC处理。因此,有可能减小存储单元的最边缘部分的单元图案的加工尺寸误差(与设计数据的误差)即,根据周边图案环境使掩模尺寸最佳化,以便使单元的最边缘部分的单元图案加工成所希望的尺寸。因此,能够不使用虚拟图案,即,不增大存储单元的面积,按照所希望的尺寸加工单元图案直到单元的最边缘部分。
另外,能够通过PPC处理决定单元边缘的掩模尺寸。因此,即使在平版印刷处理的条件改变的场合,也能节省单元边缘设计的变更所需要的时间。就是说,根据平版印刷处理的变化只改变PPC处理的规则,就能够得到单元边缘的最佳掩模尺寸。因此,能减轻设计上的负担。
(第2实施形态)
下面,参照图3和图4、说明有关本发明的第2实施形态。
图3是表示在元件区域层上的存储单元的一例的平面图。图4是在上述存储单元的形成中所使用的掩模图案的平面图。该实施形态是适用于元件区域层的存储单元的周边区域的场合的例子,在周边区域以内,在单元的中心部分附近晶格形状的图案成为具有周期性的配置。与此相反,在周边部分没有其周期性。因此,与第1实施形态的场合相同,在单元的中心部分和周边部分,在单元图案的加工中将产生尺寸误差。因此,在单元的中心部分,在能确保充分的平版印刷余量的条件下,只对周边部分的单元图案进行PPC处理。在该实施形态中,将单元的周边区域的图案分离成包含最边缘部分的第1图案群(修正对象)31和除此以外的第2图案群32。
图4是修正后的曝光用的掩模(掩模图案)33的一例。在该实施形态中,将从单元的最边缘部分直到第2列为止作为单元边缘区域(修正对象),只对该区域(第1图案群31)进行修正(PPC处理)。因此,只有直到第2列的掩模图案的尺寸各自发生变化,而更内侧的区域(第2图案群32)的掩模尺寸几乎没有变化,大致保持恒定。以这样的掩模图案为基础生成光掩模等曝光用的掩模33,进行单元图案的形成。其结果,发现在单元的周边区域,根据所希望的尺寸可以共同加工第1图案群31和第2图案群32。
象该实施形态那样,只对单元边缘的设计数据(单元图案)施行PPC处理。因此,能够不增大单元的面积,将元件分离区域的单元目标图案加工成所希望的尺寸,直到单元的最边缘部分。
此外,在本发明中,不限于用光的曝光、也包含用蚀刻处理、掩模处理、电子束或X射线曝光的、使图案的加工尺寸误差减小的方法。
另外,处理余量(マ-ジン)也可以是至少由掩模处理、平版印刷处理和蚀刻处理的加工误差所决定的值。
而且,周边图案环境也可以假定为存在于离各个单元图案最大半径5μm以内的其它图案的配置环境,而该各个单元图案存在于第1图案群中。
另外,作为单元边缘被分离的区域通常是数μm左右,但是,在将比这更大的区域作为单元边缘而设定的场合同样也能适用。
另外,若依据本发明,可以不需要伴随平版印刷和蚀刻等处理的变更的设计图案的变更。通常,伴随着处理的变更的同时变更单元和单元边缘的设计。与此相反,由于在本发明中,通过数据处理进行单元和单元边缘的设计的变更,因此,能够减少花费在设计者的设计变更上的时间、提高设计效率。作为具体的处理的变更,是伴随曝光装置的变更的曝光条件(曝光波长、棱镜的数值孔径(NA)、照明系统(σ、ε)、棱镜象差)的变更、伴随抗蚀剂的变更的抗蚀剂参数的变更、掩模描绘装置和掩模处理的变更所引起的掩模形状的变化、伴随基底的变更的从基底的反射和折射率的变化、以及蚀刻条件的变更等。对于这些变更没有多余的负荷花费在设计上,因此能形成最佳掩模。
下面,使用由上述第2实施形态形成的曝光用的掩模33说明关于在硅等晶片11上形成多晶硅膜和金属膜布线图案的半导体装置的制造方法。
首先,生成把在晶片11上想要形成的LSI等半导体装置的器件图作为设计图案而描绘时用的设计数据。然后,在该设计图案上施行MDP处理和PPC处理,得到具有规定形状的掩模图案。以该掩模数据为基础,按照掩模制造处理形成曝光用的掩模33。在晶片11上形成多晶硅层和金属层等被处理膜(基底)。在该被处理膜上涂敷抗蚀剂。介于曝光用的掩模33之间使该抗蚀剂曝光。另外,在使抗蚀剂显象之后,把该抗蚀图作为掩模,按规定的形状对被处理膜进行布线图案制作。
这样,通过投影光学系统将曝光用的掩模33的掩模图案复制在晶片11上的抗蚀剂等上面。然后,对该抗蚀剂下面的被处理膜进行蚀刻。通过这样做,能够在晶片11上形成具有大致上象设计图案那样的图案尺寸的器件图。
上述各实施形态是都适合于一部分涂层的场合的例子。不限于此,对于具有存储单元的设备(存储设备)的所有涂层同样可以适用。另外,在同一芯片12A中搭载例如象图7所示那样的逻辑电路12A-1、同时搭载存储器(高速缓冲存储器、SRAM12A-2和DRAM12A-3),在这样的存储器混载设备等中同样也能适用。
本发明的另外的优点和修改对精通此技术的人很容易想到。因此,本发明在其更广阔方面不受本文件所示和说明的具体细节和典型实施方式的限制。因此,在不脱离附加的权利要求书及其同等物所定义的那样一般性的发明概念的精神和范围,可以作各种修改。

Claims (20)

1.一种图案形成方法,具备以下的处理:
将多个存储单元的单元图案分别分离成位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群的第1处理;
决定所述第2图案群的掩模尺寸,以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理;
在所述第2处理的条件下,按照周边图案环境使该第1图案群的掩模尺寸最佳化,以便使第1图案群加工成所希望的尺寸的第3处理;
根据由所述第2处理决定的所述第2图案群的掩模尺寸和通过所述第3处理被最佳化的所述第1图案群的掩模尺寸,形成所述存储单元的掩模图案的第4处理;
及使用由所述第4处理形成的掩模图案,在半导体晶片上形成所述单元图案的第5处理。
2.根据权利要求1所述的图案形成方法,其特征在于:所述第1图案群是存在于从所述存储单元的最边缘部分5μm以内的多个图案。
3.根据权利要求1所述的图案形成方法,其特征在于:所述第2图案群是具有周期性的多个图案,所述第1图案群是不具有所述周期性的多个图案。
4.根据权利要求1所述的图案形成方法,其特征在于:所述处理余量至少由在平版印刷处理和蚀刻处理中的加工误差决定。
5.根据权利要求1所述的图案形成方法,其特征在于:所述周边图案环境是存在于从所述第1图案群5μm以内的其它图案的配置环境。
6.根据权利要求1所述的图案形成方法,其特征在于:所述单元图案是通过在所述半导体晶片上形成对应于所述掩模图案的抗蚀图并按照该抗蚀图对所述半导体晶片上的基底层进行蚀刻而形成的。
7.根据权利要求1所述的图案形成方法,其特征在于:在形成有所述单元图案的所述半导体晶片上形成多个芯片,同时在所述各芯片上分别搭载逻辑电路。
8.根据权利要求1所述的图案形成方法,其特征在于:在所述第3处理中对所述多个存储单元的边缘部分的单元图案进行邻近效应修正处理。
9.一种曝光用的掩模制造方法,具备以下的处理:
将多个存储单元的单元图案分别分离成位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群的第1处理;
决定所述第2图案群的掩模尺寸,以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理;
在所述第2处理的条件下,按照周边图案环境使该第1图案群的掩模尺寸最佳化,以便使所述第1图案群加工成所希望的尺寸的第3处理;
及按照由所述第2处理决定的所述第2图案群的掩模尺寸和通过所述第3工序被最佳化的所述第1图案群的掩模尺寸,形成所述存储单元的掩模图案的第4处理。
10.根据权利要求9所述的曝光用的掩模制造方法,其特征在于:所述第1图案群是存在于从所述存储单元的最边缘部分5μm以内的多个图案。
11.根据权利要求9所述的曝光用的掩模制造方法,其特征在于:所述第2图案群是具有周期性的多个图案,所述第1图案群是不具有所述周期性的多个图案。
12.根据权利要求9所述的曝光用的掩模制造方法,其特征在于:所述处理余量至少由在平版印刷处理和蚀刻处理中的加工误差决定。
13.根据权利要求9所述的曝光用的掩模制造方法,其特征在于:所述周边图案环境是存在于从所述第1图案群5μm以内的其它图案的配置环境。
14.根据权利要求9所述的曝光用的掩模制造方法,其特征在于:在所述第3处理中对所述多个存储单元的边缘部分的单元图案进行邻近效应修正处理。
15.一种曝光用的掩模,在多个存储单元的单元图案分别包含位于单元的最边缘部分的内侧的预定位置的第1图案群和除此以外的第2图案群而成的场合所使用,其特征在于:
具备按照所述第1图案群的掩模尺寸和所述第2图案群的掩模尺寸形成的、所述存储单元的掩模图案;
形成所述掩模图案的所述第2图案群的掩模尺寸是通过所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量那样的条件来决定的;
形成所述掩模图案的所述第1图案群的掩模尺寸是在所述条件下,按照周边图案环境被最佳化,以便使所述第1图案群加工成所希望的尺寸。
16.根据权利要求15所述的曝光用的掩模,其特征在于:所述第1图案群是存在于从所述存储单元的最边缘部分5μm以内的多个图案。
17.根据权利要求15所述的曝光用的掩模,其特征在于:所述第2图案群是具有周期性的多个图案,所述第1图案群是不具有所述周期性的多个图案。
18.根据权利要15所述的曝光用的掩模,其特征在于:所述处理余量至少由在平版印刷处理和蚀刻处理中的加工误差来决定。
19.根据权利要求15所述的曝光用的掩模,其特征在于:所述周边图案环境是存在于从所述第1图案群5μm以内的其它图案的配置环境。
20.根据权利要求15所述的曝光用的掩模,其特征在于:所述第1图案群的掩模尺寸最佳化就是对所述多个存储单元的边缘部分的单元图案进行邻近效应修正处理。
CNB021183902A 2001-04-27 2002-04-26 图案形成方法、用于该图案形成的曝光用的掩模及其制造方法 Expired - Fee Related CN1242452C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130969/2001 2001-04-27
JP2001130969A JP2002328460A (ja) 2001-04-27 2001-04-27 パターン形成方法、露光用マスクの形成方法及び露光用マスク

Publications (2)

Publication Number Publication Date
CN1384530A CN1384530A (zh) 2002-12-11
CN1242452C true CN1242452C (zh) 2006-02-15

Family

ID=18979236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021183902A Expired - Fee Related CN1242452C (zh) 2001-04-27 2002-04-26 图案形成方法、用于该图案形成的曝光用的掩模及其制造方法

Country Status (5)

Country Link
US (1) US6727028B2 (zh)
JP (1) JP2002328460A (zh)
KR (1) KR100497917B1 (zh)
CN (1) CN1242452C (zh)
TW (1) TW550689B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057789A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체장치
EP1465016A3 (en) 2003-03-31 2008-10-15 ASML MaskTools B.V. Illumination source and photomask optimization
JP3993545B2 (ja) 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4599048B2 (ja) * 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
JP2008158100A (ja) * 2006-12-21 2008-07-10 Toshiba Corp パターン管理方法及びパターン管理プログラム
KR101041859B1 (ko) * 2007-06-26 2011-06-15 주식회사 하이닉스반도체 반도체 소자의 라인 패턴 구조
US7930654B2 (en) * 2008-04-30 2011-04-19 Qimonda Ag System and method of correcting errors in SEM-measurements
JP5545818B2 (ja) * 2010-02-01 2014-07-09 株式会社ジャパンディスプレイ 露光用マスク及びこの露光用マスクを用いた配線パターンの形成方法
TWI418952B (zh) * 2010-03-15 2013-12-11 Au Optronics Corp 曝光機台、圖案化薄膜的形成方法、圖案化光阻層的形成方法、主動元件陣列基板以及圖案化薄膜
DE112014001882T5 (de) 2013-04-09 2015-12-24 Ps4 Luxco S.A.R.L. Halbleitervorrichtung
CN105892222A (zh) * 2016-06-03 2016-08-24 京东方科技集团股份有限公司 一种掩膜版、接近式曝光机、彩色滤光片的制备方法
CN107908072B (zh) * 2017-12-21 2021-04-16 上海华力微电子有限公司 一种降低连接孔层程式运行时间的opc修正方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177558A (ja) 1988-12-28 1990-07-10 Nec Corp 半導体集積回路装置
US5208124A (en) * 1991-03-19 1993-05-04 Hewlett-Packard Company Method of making a mask for proximity effect correction in projection lithography
JP3194155B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体デバイスの製造方法及びそれを用いた投影露光装置
JPH09127676A (ja) * 1995-11-06 1997-05-16 Seiko Epson Corp ホトマスク及び半導体装置の製造方法
JP3934719B2 (ja) 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5885734A (en) * 1996-08-15 1999-03-23 Micron Technology, Inc. Process for modifying a hierarchical mask layout
KR0139206Y1 (ko) * 1996-08-22 1999-04-15 안성태 유리병 밀폐구조
JP4131880B2 (ja) * 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
JP3214455B2 (ja) * 1998-09-04 2001-10-02 日本電気株式会社 投影露光方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000150347A (ja) * 1998-11-11 2000-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
JP3344347B2 (ja) 1999-01-14 2002-11-11 日本電気株式会社 近接効果補正方法及びebマスク
JP4302809B2 (ja) * 1999-02-12 2009-07-29 富士通マイクロエレクトロニクス株式会社 リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
JP4352498B2 (ja) * 1999-03-26 2009-10-28 ソニー株式会社 パターン露光方法とこれに用いる処理装置
JP4226729B2 (ja) * 1999-06-30 2009-02-18 株式会社東芝 マスクパターンの補正方法
JP2001267223A (ja) * 2000-03-14 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP2002122977A (ja) * 2000-10-17 2002-04-26 Sony Corp フォトマスクの作成法、フォトマスク、並びに露光方法

Also Published As

Publication number Publication date
JP2002328460A (ja) 2002-11-15
US6727028B2 (en) 2004-04-27
KR20020083451A (ko) 2002-11-02
US20020160279A1 (en) 2002-10-31
KR100497917B1 (ko) 2005-06-29
TW550689B (en) 2003-09-01
CN1384530A (zh) 2002-12-11

Similar Documents

Publication Publication Date Title
US8046722B2 (en) Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
CN1294623C (zh) 使用光束成型获取椭圆及圆化形状之方法
CN1242452C (zh) 图案形成方法、用于该图案形成的曝光用的掩模及其制造方法
KR20030014760A (ko) 기판을 제조하는 리소그래피 방법 및 장치
KR20070008677A (ko) 접촉 홀 제조방법 및 시스템
US5827625A (en) Methods of designing a reticle and forming a semiconductor device therewith
CN114326290A (zh) 光学邻近修正方法
US6558853B1 (en) Method for manufacturing exposure mask, exposure apparatus and semiconductor device
CN1190708C (zh) 掩膜图案的校正方法
JP4190227B2 (ja) フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法
US6245468B1 (en) Optical proximity correction methods, and methods of forming radiation-patterning tools
CN116125757A (zh) 光学邻近修正方法
US20030165654A1 (en) Assist feature for random, isolated, semi-dense, and other non-dense contacts
US6686100B2 (en) Optical proximity correction method
CN1208691C (zh) 转移图形的方法
CN1354494A (zh) 可降低邻近效应的光刻制作方法
US6413685B1 (en) Method of reducing optical proximity effect
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
KR100590512B1 (ko) 반도체 소자의 마스크 패턴 형성방법
CN113495424A (zh) 光学邻近修正方法及掩膜版的制作方法
CN1924701A (zh) 形成光致抗蚀剂图案的方法
US11415876B2 (en) Method of fabricating a photomask
JP3201026B2 (ja) 固体素子の製造方法
CN1264063C (zh) 形成无侧叶现象的光致抗蚀剂层的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060215

Termination date: 20140426