CN1236280A - 同步检测装置及其方法 - Google Patents

Abstract

在一种同步检测装置和方法中,能高速识别检测的代码。在所希望的定时停止向匹配滤波装置(82)提供数据移位时钟(D_CLK1),以保持接收信号(S10),并在希望的定时把在相关系数产生装置(83)产生的复制码切换到第一、第二或第三复制码以检测此时的相关值。从而检测第二代码、第三代码和第一代码以便检测第一代码的定时和代码类型。因此,由于匹配滤波装置以保持接收信号的高速进行相关检测,每个相关检测能同时进行,由此能以比以前更高的速度识别接收信号中包括的第一代码。

Description

同步检测装置及其方法

本发明涉及同步检测装置及其方法，并特别适用于允许基站之间按照直接序列码分多址(DS-CDMA)系统异步通信的蜂窝无线通信系统。

DS-CDMA系统是使用扩展代码的多路复用系统，其在蜂窝无线通信系统的应用已作为将来通信系统的无线接入系统之一受到积极研究。在蜂窝无线通信系统中，提供通信业务的区域按所希望的规模分成网孔，并在每个网孔中设置作为固定站的基站，通过无线方式把作为移动站的通信终端装置连接到具有最佳通信状态的基站。

在该蜂窝无线通信系统中，搜索移动站被连接到的基站的方法通常被称为网孔搜索。在该DS-CDMA蜂窝无线通信系统中，为使基站使用相同频率，接收信号中包括的扩展码定时应与该网孔搜索被同时捕获。

采用DS-CDMA系统的该蜂窝无线通信系统可分成两类在所有基站中进行时间同步的基站之间的同步系统；和在其中不进行时间同步的基站之间的异步系统。由于基站之间的同步系统是按IS-95标准规定的，在使用全球定位系统(GPS)无线电波的每个基站中设定绝对基准时间，从而在基站中进行时间同步。在该系统中，基站根据绝对基准时间在相互不同的定时发射与扩展代码相同的长码。因此，在网孔搜索时，移动站仅通过捕获长码的定时可搜索将要连接的基站。

另一方面，在基站之间的异步系统中，基站发射不同长码以识别基站，因此，在网孔搜索时，需要移动站检测长码的定时以及长码的类型。因此，在基站之间异步系统的情况下，存在着与基站之间同步系统相比，网孔搜索所需的时间变得更长的缺点。然而，与上面相反，在基站之间的异步系统中，由于不需要接收GPS无线电波，业务区可扩展到GPS无线电波不能达到的区域。因此，如果可解决网孔搜索问题，该系统非常有效。

作为加快基站之间异步系统中网孔搜索的方法，可考虑几种方法。这些方法中的一种是在基站中发射公用短码以及长代码以及长码和规定该长码组的组识别短码，根据这些短代码检测将要发射的长码的定时和代码类型。在下面的说明中，检测代码定时和代码类型的方法被称为识别。

具体地说，如图1所示，基站具有一个控制信道的信号产生单元1，它形成发射数据，其中利用信号产生单元1组合长码、公用短码和组识别短码，并通过该控制信道发射。首先，第一乘法器2用具有较短周期的在每个基站中公用的公用短码CSC顺序扩展例如值为″1″的输入信息比特S1，并向第二乘法器3输出扩展数据S2。在第二乘法器3中，输入具有比公用短码CSC更长周期的长码LC和使用长码LC连续扩展数据S2并把扩展数据S3输出到加法器5。

在该连接中，该长码LC对每个基站来说是特有的并由该长码LC识别基站。长码启动信号SCE输入到″与″电路4，并通过以固定周期设定该长码启动信号LCE为电平″L″，把要提供给第二乘法器3的长码LC掩蔽在电平为″L″的段上。因此，在长码启动信号LCE具有电平″L＂的段上的长码LC中不扩展从第二乘法器3发送的扩展数据S3。下文中把长码LC在其上被掩蔽的段称为掩蔽段。

另一方面，把表示将在信号产生单元1中使用的长码LC的组并具有与公用短码CSC相同周期的组识别短码GISC输入到第三乘法器6。而此第三乘法器6用该组识别短码GISC扩展具有例如值为″1″的信息比特S4，并把扩展数据S5输出到加法器5。在该连接中，在长码LC的掩蔽段上形成扩展数据S5。

通过将这些扩展数据S3和S5相加，加法器5形成用于通过控制信道发射的发射数据S6。于是通过由控制信道经发射电路和天线(图中未示出)发射该发射数据S6，从基站发射包含长码LC、公用短码CSC和组识别短码GISC的发射信号。

在此，图2A至2C中示出从基站发射的发射信号中包括的长码LC的定时、公用短码CSC和组识别短码GISC。如图2A至2C所示，公用短码CSC在发射信号中反复出现。同样，长码LC也在发射信号中反复出现。然而，在周期T_MK，仅在与公用短码CSC同步的段上掩蔽长码LC。然而，在长码LC的掩蔽段中，由于加入了扩展数据S5，组识别短码GISC存在于该掩蔽段上。

在移动站在上面的定时接收包含代码(CSC、GISC和LC)的发射信号和识别发射信号中包括的长码LC的情况下，首先从接收信号检测存在于掩蔽段上的公用短码CSC以检测长码LC的定时。检测到长码LC的定时时，确定存在于掩蔽段上的组识别短码GISC的类型。这种情况下，组识别短码GISC表示接收信号中包括的长码LC的组，如果可识别组识别短码GISC的类型，可把长码LC候选指定给该组。

因此，确定组识别短码GISC后，可通过把候选限制在组识别短码GISC所示的组中的长码LC并顺序确认这些是否是候选来识别接收信号中包括的长码LC的类型。利用该结构，由于可由组识别短码GISC降低候选的数量，与使所有长码LC作为候选的情况相比，可缩短判断长码LC类型所需的时间。

在此，图3示出同步检测装置根据上面的方法识别接收信号中包括的长码LC。在图3中，10一般性地表示移动站中设置的同步检测装置，接收经天线和接收机(图中未示出)接收的接收信号S10，以及检测接收信号S10中包括的具有最强信号电平的长码LC的定时，确定该长码LC的类型。具体地说，在网孔搜索时，通过确定具有最强信号电平的长码LC的定时和代码类型来判断基站。

首先，匹配滤波器11检测接收信号S10和在短码发生器12连续产生的公用短码CSC的复制码D_CSC之间的相关值并在存储器13中存储相关值数据S11。匹配滤波器11检测至少在近三个长码LC周期的周期上的相关值。

最大相关检测电路14读出存储器13中存储的相关值数据S13并检测数据S11中具有最大相关值的数据，并假设获得最大相关值的定时作为接收信号S10中包括的具有最强信号电平的长码LC的定时，最大相关检测电路14输出表示该定时的定时信息S12。该定时信息S12发射到短码发生器12和长码发生器15作为定时信息S12以产生组识别短代码GISC的复制码和长码LC的复制码。此外，最大相关检测电路14向阈值确定电路18输出具有最大值的检测相关值数据S13。

当短码发生器12接收到定时信息S12时，产生复制码D_GISC，这是在由定时信息S12表示的定时的多个组识别短码GISC中的第一个候选，并将代码D_GISC经乘法器16输出到滑动相关器17。

另一方面，阈值确定电路18确定用于确定组识别短码GISC的类型的第一阈值和第二阈值，以便根据相关值数据S13确定长码LC的类型，并将这些输出到判断单元19作为阈值数据S14。

滑动相关器17把组识别短码GISC的复制码D_GISC连续与输入的接收信号S10相乘，并通过对1个周期的复制码D_GISC的相乘结果积分来计算相关值，并把相关值数据S15输出到判断单元19。

判断单元19判断从滑动相关器17发射的相关数据S15是否超过第一阈值，如果未超过第一阈值，向短码发生器12输出控制信号S16，使短码发生器12产生复制码D_GISC作为组识别短码GISC的下一个候选。因此，由短码发生器12连续产生组识别短码GISC的复制码D_GISC，并由滑动相关器17连续获得该复制码D_GISC的相关值数据S15。

相反，如果从滑动相关器17发射的相关值数据S15超过第一阈值，判断单元19判断复制码D_GISC是表示要检测到的长码LC组的组识别短码GISC，并把由该组识别短代码GISC表示的组输出到长码发生器15作为组信息S17。另外，在相关值数据S15超过第一阈值的情况下，判断单元19向短码发生器12输出控制信号18，并使短码发生器12产生公用短码CSC的复制码D_CSC。

当长码发生器15接收组信息S17时，产生复制码D_LC，作为在由定时信息S12所示的定时表示的组信息的组中的长码LC的第一候选。在长码LC的复制码D_LC在乘法器16中与公用短码CSC的复制码D_CSC相乘后输入到滑动相关器17。

滑动相关器17把输入的接收信号S10与已与公用短码CSC的复制码D_CSC相乘的长码LC的复制码D_LC相乘，并通过对1个周期的复制码D_LC的相乘结果积分来计算相关值，并输出相关值数据S19到判断单元19。

判断单元19判断从滑动相关器17发射的相关值数据S19是否超过第二阈值，如果未超过第二阈值，向长码发生器15输出控制信号S20，使短码发生器15产生长码LC的下一个候选，即复制码D_LC。因此，判断单元19使长码发生器15连续产生长码LC的复制代码D_LC，并由滑动相关器17获得该复制码D_LC的相关值数据S19。

相反，在从滑动相关器17发出的相关值数据S19超过第二阈值的情况下，判断单元19判断复制码D_LC作为要检测的长码LC组并输出表示长码LC类型的信息S21。因此，在第一阶段，该同步检测装置10通过检测公用短码CSC来检测接收信号中具有最强信号电平的长码LC的定时。在随后的第二阶段，判断单元19识别接收信号中包括的组识别短码GISC，以检测将要检测的长码LC组，在第三阶段，通过使该组中的长码LC作为候选来确定长码LC的类型。因此，在该同步检测装置10中，可识别接收信号中包括的具有最强信号电平的长码LC。

在此，图4示出用于检测图3所示公用短码CSC的相关值的匹配滤波器11的结构。由于接收信号S10通常是正交移相键控(QPSK)调制的，实际上，匹配滤波器11具有如图4所示的四相结构。首先，在匹配滤波器11中，接收信号S10输入到乘法器20和21。在乘法器20中，输入通过用移相器23把振荡器22中产生的载波信号S25延迟π/2而产生的载波信号S26。通过把载波信号S26与接收信号S10相乘，乘法器20取出接收信号S10中同相成成I的信号成分SI。在通过低通滤波器24消除其不需要的成分后，把同相成成I的该信号成分SI输入到模拟数子转换器25，在此转换成数字同相数据U_I。

另一方面，把振荡器22中产生的载波信号S25输入到乘法器21，通过把载波信号S25与接收信号S10相乘，乘法器21取出接收信号S10中包括的正交成分Q的信号成分SQ。在通过低通滤波器24消除其不需要的元素后，把正交成分Q的该信号成分SQ输入到模数转换器27，在此进行数字转换，并转换成数字正交数据U_Q。

相关器28至31是用于检测每个信号成分相关值的匹配滤波器。作为将要从短码发生器22发射的公用短码CSC的复制码D_CSC，同相数据U_I和同相成分的复制码U_IR输入到相关器28，相关器28计算同相数据U_I和同相成分复制码U_IR之间的相关值U_II(=U_I*U_IR)，并将该相关值输出到加法器32。

此外，在相关器29中，输入同相数据UI和将要从短码发生器12发射的公用短代码CSC的复制码D_CSC的正交成分复制码U_QR。相关器29计算同相数据U_I和正交元素复码U_QR之间的相关值U_IQ(=U_I ^*U_QR)，并将该相关值输出到微分器33。

同样，在相关器30中，输入上述正交数据U_Q和正交成分的复制码U_QR。相关器30计算正交数据U_Q和正交成分复制码U_QR之间的相关值U_QQ(=U_Q ^*U_QR)，并将该相关值输出到加法器32。此外，上述正交数据U_Q和同相成分复制码U_IR输入到相关器31，以计算正交数据U_Q和同相元素复制码U_IR之间的相关值U_QI(=U_Q ^*U_IR)，并将该相关值输出到微分器33。

加法器32把相关值U_II和相关值U_QQ相加，并把相加结果输出到平方律电路34。另一方面，微分器33计算相关值U_QI和相关值U_IQ之间的差，并将微分结果输出到平方律电路35。于是，分别由平方律电路34和35将相加结果和微分结果平方，并由加法器36把平方结果相加，最后计算对复制码Q_CSC的相关值数据S11(U_II+U_QQ)²+(U_QI-U_IQ)²))。

根据如上所述的长码LC识别方法，使用公用短码CSC的长码LC的定时检测处理，使用组识别短码GISC的长码LC的组识别处理和把候选集中在识别的组上的长码LC的识别处理是按时间顺序使用匹配滤波器和滑动相关器进行的，每项处理基本在不同的定时进行。当因例如衰减而使传输路径的条件改变时，存在着不能识别长码LC的可能性。因此，根据上述识别方法，通过扩展长码LC的识别周期，例如检测整个长码LC的相关值来避免这种可能性，但当识别长码LC时不便于把握时间。

鉴于上述问题，本发明的一个目的是提供一种可高速准确地识别将要检测的代码并可使电路规模最小的同步检测装置。

本发明的上述目的和其它目的已通过提供用于接收包含第一代码，检测第一代码定时的已知第二代码和指定给该第一代码组并用于检测接收信号中包括的第一代码的定时和代码类型的第三代码的信号的同步检测装置来实现。同步检测装置包括一个匹配滤波装置，用于接收与第一、第二或第三代码对应的第一、第二或第三复制码，和检测第一、第二或第三复制码与接收信号之间的相关值，以及根据将要提供的数据移位时钟捕获接收信号；一个相关系数产生装置，用于产生第一、第二或第三复制码并将其提供给匹配滤波装置；和一个控制装置，用于在所希望的定时停止提供数据移位时钟并使匹配滤波装置保持接收的信号，在所希望的定时把在相关系数产生装置产生的复制码切换到第一、第二或第三复制码，然后检测相关值，从而连续检测第二代码、第三代码和第一代码并检测第一代码的定时和代码类型。

因此，在希望的定时停止向匹配滤波装置提供数据移位时钟并保持接收的信号，并在希望的定时把相关系数产生装置产生的复制码切换到第一、第二或第三复制代码以检测相关值。由此依次检测第二代码、第三代码和第一代码并检测第一代码的类型。因此，匹配滤波装置可保持接收信号以高速进行相关检测并在近似相同的定时进行相关检测，从而与常规装置相比可以高速识别接收信号中包括的第一代码。

在结合附图阅读时，从下面的详细描述中将使本发明的特性、原理和实用性变得更加显而易见，其中相同部分由相同参考标号或符号表示。

在附图中：

图1是基站中设置的控制信道的信号形成单元的方框图；

图2A至2C是将要从基站发射的接收信号中每个代码结构的简要线性示意图；

图3是常规同步检测装置结构的方框图；

图4是常规4相匹配滤波器结构的方框图；

图5是根据第一实施例的同步检测装置结构的方框图；

图6是匹配滤波器内部结构的概念方框图；

图7是接收信号中每个代码结构和对每个代码的相关值检测定时的简要线性方框图；

图8是第一实施例中直至组识别的处理过程的流程图；

图9是第一实施例中直至长码识别的处理过程的流程图；

图10是根据第一实施例的短码相关检测装置结构的方框图；

图11A至11F是说明根据第一实施例的相关值计算定时的定时图；

图12是根据第一实施例的四相匹配滤波器结构的方框图；

图13A至13I是说明根据第一实施例的相关值计算定时的定时图；

图14是根据第二实施例的同步检测装置结构的方框图；

图15是根据第二实施例的相关系数发生器结构的方框图；

图16是说明一般PN解码器的方框图；

图17是说明根据本发明的PN解码器的方框图；

图18是说明根据本发明的数据解码器的方框图；

图19是根据第二实施例直至组识别的处理过程的流程图；

图20是根据第二实施例直至长码识别的处理过程的流程图；

图21A至21C是说明直到组识别的检测定时的定时图。

参考附图说明本发明的优选实施例。

图5中，40一般性地表示根据第一实施例的同步检测装置，并通过由控制器41控制每个电路模块以高速识别接收信号S10中包括的长码LC。这种情况下，假设长码LC、公用短码CSC和组识别短码GISC包括在图2A至2C所示定时的接收信号S10中。

首先，如图6所示，匹配滤波器42包括与公用短码CSC的码片数量相同阶数的移位寄存器42A、具有与移位寄存器42A阶数相同数量的乘法器的系数乘法器42B和组合电路42C，此组合电路42C用于组合将从系数乘法器42B的乘法器发射的相乘结果，其中接收信号S10的比特串顺序输入到移位寄存器42A。另外，移位寄存器42A从控制器41接收操作时钟DCLK和根据操作时钟D_CLK顺序移位接收信号S10的比特。

此外，匹配滤波器42经乘法器43把将要提供的复制码D_R的每个比特一个接一个地输入到系数乘法器42B的每个乘法器，并用系数乘法器42B把将要从移位寄存器42A的每个寄存器发送的每个比特与复制码DR的每个比特相乘。因此，在匹配滤波器42，通过用组合电路42C把将要从系数乘法器42B的每个乘法器发射的相乘结果组合，获得相关值S30并发射得到的相关值S30。

短码发生器44是产生公用短码CSC的复制码D_CSC或组识别短码GISC的复制码D_GISC的电路，和根据将要从控制器41发射的控制信号S31产生复制码D_CSC或D_GISC。该复制码D_CSC或D_GISC经乘法器43输入到匹配滤波器42作为将要相关检测的复制码D_R。

另一方面，长码发生器45是产生长码LC的复制码D_LC的电路，其中根据从控制器41发送的控制信号S32产生复制码D_LC并输出到″与″电路46。掩蔽控制信号S_MSK提供给″与″电路46输入端的另一端，因此，仅当掩蔽控制信号S_MSK的电平是″H″时，从″与″电路46发出复制码D_LC。在从″与″电路46发出复制码D_LC的情况下，复制代码D_LC输入到乘法器43，并在与复制码D_CSC或D_GISC相乘后输入到匹配滤波器42作为将要检测的复制码D_R。

从控制器41接收阈值数据D_TH的比较器47把该阈值数据D_TH的值与从匹配滤波器42发射的相关值S30的值比较。结果是，如果相关值S30超过阈值数据D_TH的值，比较器47向控制器41输出检测数据S_DEF。控制器41向比较器47输出出自内部存储的阈值V_TH1至V_TH3的希望阈值和由相关值S30确定的阈值V_TH4作为阈值数据D_TH。

如图7所示，定时器48是用于对时间计数的装置，以便在识别组识别短码GISC后，和当定时器48从控制器41接收计数开始命令S34时，开始计数操作和对时间计数长度T1后仅在公用短码CSC的一个周期T1的长度输入接收信号S10。定时器48计数到长度T1时间时，向控制器41输出计数结束信息S35。使用定时器48部分地输入接收信号S10进行计数操作的原因是由部分相关识别长码LC并缩短到达识别的时间。

在此，在该同步检测装置40中，图8和9中示出用于识别接收信号S10中包括的长码LC的处理过程。图8示出从由公用短码CSC的长码LC的定时检测到组识别短码GISC的识别过程，图9示出从由组识别短码GISC的组识别到长码LC的识别的过程。

如图8所示，在识别长码LC组的情况下，在步骤SP1后，控制器41通过在步骤SP2输出控制信号S31来使短码发生器44产生公用短码CSC的复制码D_CSC。然后，在随后的步骤SP3，控制器41向比较器47设定用于检测公用短码CSC的第一阈值V_TH1。

然后，在接下来的步骤SP4，控制器41通过向匹配滤波器42提供操作时钟D_CLK来释放匹配滤波器42的保持状态，并使匹配滤波器42开始相关值计算操作。在下一个步骤SP5，控制器41判断从匹配滤波器42发射的相关值S30是否超过第一阈值V_TH1。具体地说，这种情况下，比较器47将相关值S30与第一阈值V_TH1比较，如果相关值S30超过第一阈值V_TH1，输出检测数据S_DET，以便控制器41根据是否获得该检测数据S_DET来进行该判断。

作为步骤SP5中的判断结果，如果相关值S30超过第一阈值V_TH1，控制器41转到下一个步骤SP6，假设已检测到公用短码CSC。在步骤SP6，控制器41通过停止向匹配滤波器42提供操作时钟D_CLK来停止匹配滤波器42的移位寄存器42A的比特移位操作。通过该结构，当在移位寄存器42A中检测到公用短码CSC时控制器41保持接收信号S10。

在下面的步骤SP7，控制器41向比较器47设定用于检测组识别短码GISC的第二阈值V_TH2。然后，在下一个步骤SP8，控制器41通过输出控制信号S31使短码发生器44产生出自该多个组识别短码GISC的复制码D_GISC的第一候选。然后，匹配滤波器42计算移位寄存器42A中当前保持的接收信号S10与复制码DGISC之间的相关值。

在下一个步骤SP9，控制器41以与步骤SP5的判断处理相同的方式判断从匹配滤波器42发送的相关值S30是否超过第二阈值V_TH2。结果是，如果相关值S30未超过第二阈值V_TH2，控制器41转到步骤SP10，并使短码发生器44产生组识别短码GISC的下一个候选，即复制码D_GISC，并再次返回步骤SP9，对相关值S30进行判断。因此，作为依次产生组识别短码GISC的候选和判断相关值S30的结果，如果相关值S30超过第二阈值V_TH2，控制器41转到步骤SP11并终止假设可识别组识别短码GISC的该过程。当然，在步骤SP9的肯定结果可获得的复制码D_GISC变为接收信号S10中现存的组识别短码GISC。此外，如果可检测组识别短码GISC，由于已经知道了相对于长码LC插入组识别短码GISC的位置，这表明可识别长码LC的定时。此外，由于可识别组识别短码GISC，这表明可将接收信号S10中的长码LC的类型指定给组识别短码GISC表示的组。

在这方面，图7D和图7E示出短码的相关检测定时。当在匹配滤波器42的移位寄存器42A中捕获到掩蔽段上存在的公用短码CSC时，复制码D_CSC的相关值S30变大，此刻，可获得超过第一阈值V_TH1的相关值S30。这种情况下，由于在其中检测到公用短码CSC的接收信号S10被保持在匹配滤波器42中，并以候选顺序高速移位将要指定给匹配滤波器42的系数乘法器电路42B的复制码D_GISC，可相对于公用短码CSC在与相关值S30几乎相同的定时检测复制码D_GISC的相关值S30。

然后，参考图9，说明直至识别长码LC的过程。假设在图9中，可由图8所示的过程检测组识别短码GISC，当间断地接收信号时，使用该组识别短码GISC识别长码LC。如图9所示，在步骤SP20后的步骤SP21，输出控制信号S31的控制器41使短码发生器44产生先前检测的组识别短码GISC的复制码D_GISC。在下面的步骤SP22，控制器41向比较器47设定用于检测该组识别短码GISC的第三阈值V_TH3。

在接下来的步骤SP23，控制器41通过向匹配滤波器42提供操作时钟D_CLK来释放匹配滤波器42的保持状态，并使匹配滤波器42开始相关值计算操作。然后，在接下来的步骤SP24，控制器41根据将要从比较器47发送的检测数据D_DEF判断从匹配滤波器42发射的相关值S30是否超过第三阈值V_TH3。

作为该判断的结果，当相关值S30超过第三阈值V_TH3时，控制器41转到下一个步骤SP25，假定可检测到组识别短码GISC。在步骤SP25，控制器41输出计数起始命令S34并使定时器48计数到时间T1。时间T1表示相对长码LC的复制码D_LC捕获用于提取部分相关所需的接收信号S10的时间。

在接下来的步骤SP26，控制器41根据计数停止信息S35判断是否已经历时间T1，如果肯定，转到下一个步骤SP27。在步骤SP27，控制器41通过停止向匹配滤波器42提供操作时钟D_CLK来停止匹配滤波器42的移位寄存器42A的比特移位操作，并使其保持移位寄存器42A中目前存在的数据。

在接下来的步骤SP28，控制器41根据检测到组识别短码GISC时的相关值S30计算用于检测长码LC的第四阈值V_TH4，并向比较器47设定该第四阈值V_TH4。在接下来的步骤SP29，控制器41向短码发生器44输出控制信号S31，使短码发生器44产生公用短码CSC的复制码D_CSC。在接下来的步骤SP30，控制器41通过向长码发生器45输出控制信号S32使长码发生器45产生长码LC的第一候选，即复制码D_LC。然后，在步骤SP31，控制器41通过把掩蔽控制信号S_MSK切换到电平″H″向乘法器43输出在长码发生器45产生的复制码D_LC。然后，将通过把公用短码CSC的复制码D_CSC与长码LC的复制码D_LC相乘获得的复制码D_R提供给匹配滤波器42。于是，匹配滤波器42计算该复制码DR与移位寄存器42A中目前存在的接收信号S10之间的相关值。

在接下来的步骤SP32，控制器41根据来自比较器47的检测数据S_DEF判断从匹配滤波器42发射的相关值S30是否超过第四阈值V_TH4。结果是，如果相关值S30未超过第四阈值，控制器41进展到步骤SP23，并使长码发生器45产生长码LC的下一个候选，即复制码D_LC，并返回步骤SP32，对相关值S30进行判断。作为连续产生长码LC的候选和判断相关值S30的结果，当相关值S30超过第四阈值V_TH4时，控制器41转到步骤SP34并终止假设可识别长码LC的处理。

当然，这种情况下，在步骤SP32的肯定结果获得的复制码D_LC变为接收信号S10中存在的长码LC。此外，在刚好在图8所示的处理后识别长码LC的情况下，可省略图9中直到步骤SP24的处理。

在这方面，图7E和7F示出组识别短码GISC的相关检测定时和长码LC的相关检测定时之间的关系。具体地说，在检测到复制码D_GISC的相关值S30后，捕获时间T1的接收信号S10并计算具有长码LC的复制码D_LC的该接收信号S10的相关值S30，以便使长码LC的相关检测定时变为接近在检测到组识别短码GISC的相关后经历的时间T1的时间。

根据上述结构，在第一实施例中，首先，在公用短码CSC的复制码D_CSC的利用中，通过检测接收信号S10中存在的掩蔽段上的公用短码CSC来检测长码LC的定时。然后，保持在匹配滤波器42中检测到公用短码CSC时的接收信号S10，和通过顺序检测该接收信号S10和组识别短码GISC的复制码D_GISC之间的相关，识别接收信号S10中的组识别短码GISC。当可检测到组识别短码GISC时，捕获组识别短码GISC后的接收信号S10和在匹配滤波器42中保持该接收信号S10，并通过顺序检测接收信号S10与长码LC的复制码D_LC之间的相关，识别接收信号S10中的长码LC。

这种情况下，由于在从检测公用短码CSC到识别组识别短码GISC期间，在匹配滤波器42中保持检测到公用短码CSC时的接收信号S10，并对接收信号S10进行相关检测和识别组识别短码GISC，与在公用短码CSC的定时捕获接收信号和在一旦充分检测公用短码CSC后识别组识别短码GISC的常规方法相比，不产生处理之间的时间间隔，因此，可缩短直到识别组识别短码GISC的处理所需的时间。另外，在该情况下，通过保持该接收信号S10，对相同的接收信号S10进行检测处理，以便发射路径的条件改变不会直接影响该处理，这与常规情况不同。

此外，从识别组识别短码GISC到识别长码LC的处理期间，根据识别组识别短码GISC时的接收信号S10捕获时间T1长度的接收信号S10，并通过由复制码DLC相对于该接收信号S10检测部分相关来识别长码LC，以便与常规情况下相比可高速进行直至识别长码LC的处理。

根据上述结构，由于在匹配滤波器42中保持数据并通过相对于该数据切换复制码DCSC、DGISC和DLC，并进行相关检测以识别每个代码，与常规情况相比可高速进行直至长码LC识别的处理。

在图10中，50一般性地示出通过增加公用短码CSC和组识别短码GISC的相关值来获得长码LC定时的短码相关检测装置。

在匹配滤波器51中，输入将要相关检测的接收信号S10，匹配滤波器51根据将要从外部提供的数据移位时钟D_CK1把该接收信号S10顺序捕获到内部移位寄存器中，然后，匹配滤波器51顺序计算该接收信号S10与将要从短码发生器52交替提供的公用短码CSC和组识别短代码GISC的复制码D_CSC和D_GISC中的每一个之间的相关值S40，并把这些相关值输出到锁存电路54和加法器55。

锁存电路54根据从控制器53提供的数据锁存时钟D_CLK2把相关值S40锁存到将要从匹配滤波器51发射的组识别短码GISC的复制码D_GISC上，并将该相关值S40输出到加法器55作为相关值S41。加法器55计算通过把相关值S40加到公用短码CSC的复制码D_CSC和组识别短码GISC的复制码D_GISC上来计算组合的相关值S42，并输出该相关值作为检测相关值。

短码发生器52根据将要从控制器53提供的控制信号S43产生公用短码CSC的复制码D_CSC和组识别短码GISC的复制码D_GISC，并将这些复制码输出到匹配滤波器51。

在此，参考图11A至11F所示的定时图详细描述短码相关检测装置50中的相关检测操作。如图11A和11B所示，在该短码相关检测装置50中，提供在相对于输入的接收信号S10的每个比特定时接近中部定时上升的数据移位时钟D_CLK1，并在数据移位时钟D_CK1的上升沿把接收信号S10的比特捕获到内部移位寄存器。

此外，在短相关检测装置50中，如图11C所示，数据移位时钟D_CLK1在数据移位时钟D_CLK1的电平为″L″期间的段上产生公用短码CSC的复制码D_CSC，和在数据移位时钟的电平为″H″期间的段上产生组识别短码GISC的复制码D_GISC，因此，在数据移位时钟D_CLK1的一个周期内交替产生复制码D_CSC和D_GISC。

通过顺序计算在该定时产生的复制码D_CSC和_DGISC中的每一个与输入到移位寄存器的接收信号S10之问的相关值，匹配滤波器51交替产生复制码D_CSC和D_GISC上的相关值S40，如图11D所示。

如图11E所示，控制器53在产生复制码D_GISC上的相关值S40的定时产生其电平变为″H″的数据锁存时钟D_CLK2。因此，锁存电路54根据该数据锁存时钟D_CLK2通过锁存相关值S40保持复制码D_GSC上的相关值S40，并发射该相关值作为相关值S41。

然后，如图11F所示，在加法器55，通过在输出复制码D_CSC上的相关值S40的定时把该相关值S41加到相关值S40，可获得其中组合了复制码D_GISC上的相关值和复制码D_CSC上的相关值的组合相关值S42。如果如同在第一实施例的情况将该组合相关值S42与预定阈值比较检测长码LC的定时，考虑公用短码CSC和组识别短码GISC二者可检测长码LC的定时，因此，可高度准确地检测长码LC的定时。

应指出，在加法器55中组合复制码D_CSC上的相关值S40和复制码D_GISC上的相关值S41。然而，不仅可计算组合相关值S42，而且可计算组合相关值S42中复制码D_CSC和D_GISC之间的相关值比，并可发射该相关值。通过该结构，根据相关值比考虑每个相关值进行定时检测，因此，可以更高的准确度检测长码LC的定时。此外，当在间歇接收的情况下已知公用短码CSC和组识别短码GISC时，仅通过使用相关值比判断可识别来自所希望站的信号，从而可加快上升时间并更有效地节省功率。

根据上述结构，通过在匹配滤波器51的数据移位定时期间切换多个复制码D_CSC和D_GISC，几乎同时地计算多复制码的相关值，并计算组合相关值S42，以便如果使用该组合相关值S42进行长码LC的定时检测，可以更高的精确度进行定时检测。

一般来说，由于已对接收信号S10进行了正交相移键控(QPSK)调制，图5和10所示的匹配滤波器实际上具有四相结构。在此，参考图12说明具有四相结构的匹配滤波器。

在图12中，其中图4的对应部件用相同参考标号表示，60一般性地表示根据本发明具有四相结构的匹配滤波器，通过数字转换从接收信号S10分离的同相成分SI和正交成分SQ获得的同相数据U_I和正交数据U_Q分别输入到相关器61和62。

相关器61和62是用于检测每个信号成分的相关值的匹配滤波器。数据移位时钟D_CLK1输入到这些相关器61和62中，相关器61和62分别根据该数据移位时钟D_CLK1连续捕获其内部移位寄存器中的同相数据U_I和正交数据U_Q。

相关系数发生器63是根据控制信号S50产生相关检测的复制码的电路，其中出自该复制码的同相成分复制码U_IR和正交成分复制码U_QR是交替产生的，并分别输出到相关器61和62作为相关系数。

相关器61检测交替地提供作为相关系数的相应复制码U_IR、U_QR与同相数据U_I之间的相关值U_II(=U_I ^*U_IR)和U_IQ(U_I ^*U_QR)，并将这些相关值输出到加法器65和锁存电路66作为相关值S51。锁存电路66根据将要从控制器64提供的数据锁存时钟D_CLK2锁存保持出自相关值S51的相关值U_IQ，并将该相关值输出到微分器67作为相关值S52。

另一方面，相关器62交替地检测交替地提供作为相关系数的相应复制码U_IR、U_QR与正交数据U_Q之间的相关值U_QI(=U_Q ^*U_IR)和U_QQ(=U_Q ^*U_QR)，并向微分器67和匹配电路68输出这些相关值作为相关值S53。锁存电路68根据将要从控制器64提供的数据锁存时钟D_CLK2锁存保持出自相关值S53的相关值U_QQ，并向加法器65发射该相关值作为相关值S54。

加法器65把出自相关值S51的相关值U_II和作为相关值S54提供的相关值U_QQ相加，并向平方电路69发射所得到的相关值V_I(=U_II+U_QQ)。微分器67计算出自相关值S53的相关值U_QI与作为相关值S52提供的相关值U_IQ之间的差，并向平方电路70输出得到的相关值V_Q(=U_QI-U_IR)。

由平方电路69和70分别使所获得的相关值V_I和V_Q平方，并由加法器71将平方结果V_I ²和V_Q ²相加，可获得接收信号S10与将要检测相关的复制码之间的相关值S55。

在此，使用图13A至13I所示的定时图更具体地描述四相结构的匹配滤波器60中的相关检测操作。如图13A和13B所示，在匹配滤波器60中，数据移位时钟D_CLK1在相对于输入同相数据U_I的每个比特定时在接近中部的定时上上升，并把正交数据U_Q提供给相关器61和62。相关器61和62在数据移位时钟D_CLK1的上升沿分别把同相数据U_I和正交数据U_Q顺序捕获到内部移位寄存器中。

此外，如图13C所示，相关系数发生器63在数据移位时钟D_CLK1的电平为″L″的段上产生同相成分的复制码U_IR，并在数据移位时钟D_CLK1的电平是″H″的段上产生正交成分的复制码U_QR。因此，数据移位时钟D_CLK1的每一个周期交替地产生同相成分和正交成分的复制码U_IR和U_QR。

相关器61通过顺序计算在该定时产生的相应复制码U_IR和U_QR与捕获到移位寄存器中的同相数据U_I之间的相关值交替地产生复制码U_IR和U_QR上的相关值U_II和U_IQ，如图13D所示。同样，相关器62通过顺序计算在该定时产生的相应复制码U_IR和U_QR与捕获到移位寄存器中的正交数据U_Q之间的相关值交替地产生复制码U_IR和U_QR上的相关值U_IQ和U_QQ，如图13E所示。

如图13F所示，相关器64产生在产生复制码U_QR上的相关值U_IQ和U_QQ的定时其电平变为″H″的数据锁存时钟D_CLK2。因此，锁存电路66根据该数据锁存时钟D_CLK2保持相关值U_IQ，并将相关值U_IQ输出到微分器67。同样，锁存保持电路68根据数据锁定时钟D_CLK2保持相关值U_QQ，并将相关值U_QQ输出到加法器65。

如图13G所示，加法器65通过在从相关器61发射相关值U_II的定时把相关值U_QQ加到相关值U_II来计算相关V_I(=U_II+U_QQ)。同样，微分器67通过在从相关器62发射相关值U_QI的定时从相关值U_QI减去相关值U_IQ来计算相关V_Q(=U_QI-U_IQ)。

通过上面的结构，在平方律电路69和70分别加倍相关值V_I和V_Q后，通过把这些加倍结果V_I2和V_Q2相加，可获得与将要检测相关的复制码对应的相关值S55。

因此，在该匹配滤波器60的情况下，在同相数据U_I和正交数据U_Q的数据移位定时之间交替地产生相关系数U_IR和U_QR，并使用这些相关系数U_IR和U_QQ，在相关器61和62交替地产生相关值U_II、U_IQ和U_QI、U_QQ。因此，不用象常规装置那样设置分开的四个相关器来产生四个相关值U_II、U_IQ、U_QI和U_QQ，并且，与常规装置相比可简化四相匹配滤波器的电路配置。

下面描述根据本发明第二实施例的同步检测装置。

在图14中，80一般性地示出根据该实施例的同步检测装置，通过用控制器81控制每个电路来以高速识别接收信号S10中包括的长码LC。

还是在该实施例的情况中，接收信号S10输入到匹配滤波器82，匹配滤波器82根据从控制器81中提供的数据移位时钟D_CLK1把接收信号S10顺序地输入到内部移位寄存器。然后，匹配滤波器82顺序计算捕获的接收信号S10的每个比特与在相关系数发生器83中产生的将要检测相关的复制码D_R之间的相关值S60，并将这些相关值发射到控制器81、锁存电路84和加法器85。

相关系数发生器83根据来自控制器81的控制信号S61产生公用短码CSC的复制码D_CSC，组识别短码GISC的复制代码D_GISC或其中公用短码CSC的复制码D_CSC与长码LC的复制码D_LC相乘的复制代码，并将该复制码发射到匹配滤波器82作为将要检测相关的复制码D_R。

锁存电路84根据从制器81提供的数据锁存时钟D_CLK2锁存出自将要从匹配滤波器82发射的相关值S60的所希望的相关值，并将该相关值输出到″与″电路86和控制器81作为相关值S62。来自控制器81的控制信号S63输入到″与″电路86的另一个输入端，当控制信号S63的电平为″H″时，″与″电路86向加法器85输出相关值S62。

加法器85把从匹配滤波器82发出的相关值S60与将要经″与″电路86发射的相关值S62相加，并向比较器87和控制器81输出得到的相关值S64。应指出，如果从″与″电路86输出相关值S62，加法器85照原样输出该相关值作为相关值S64。

比较器87从控制器81接收阈值数据D_TH并将该阈值数据D_TH表示的阈值与所包括的相关值S64比较，如果相关值S64的值超过阈值，比较器87向控制器81输出检测数据S_DET。

从控制器81接收计数开始命令的第一定时器88计数直到图7所示长码LC的掩蔽周期T_MK的时间，并当计数结束时，第一定时器88向控制器81输出计数结束信息S66。此外，当从控制器81接收计数命令S67的第二定时器89计数直到捕获用于检测部分相关的接收信号S10的时间(更准确地说，对应于图7所示公用短码CSC的一个周期的时间T1)，当计数结束时，向控制器81输出计数结束信息S68。

在此，参考图15更具体地说明上述同步检测装置80中设置的相关系数发生器83。如图15所示，相关系数发生器83大致上包括两个伪噪声码(PN)解码器90和91，通过根据控制信号S61(即D_SC-INT、D_LC-INT、D_CLK3和S_MSK)操作这两个PN解码器90和91产生复制码D_R。

第一PN解码器90是产生公用短码CSC的复制码D_CSC或组识别短码GISC的复制码D_GISC的解码器，当其接收公用短码CSC或组识别短码GISC的初始值D_SC-INT时，立即产生一个周期对应的短码CSC或GISC的数据代码，并输出该数据代码作为复制代码D_CSC或D_GISC。

另一方面，第二PN解码器91是产生用于检测部分相关的长码LC的复制码DLC的解码器，并根据经开关93从控制器81提供的长码LC的第一初始值D_{LC- INT}或经开关93从锁存电路95提供的长码LC的第二初始值D_LC-INT产生与出自长码LC的仅一个周期的短码的长度对应的部分长码，并输出该部分长码作为长码LC的复制码D_LC。

当数据解码器94经开关93接收长码LC的初始值D_LC-INT时，形成用于产生与一个周期的随后短码的长度对应的部分长码的初始值D1，并向锁存电路94输出该部分长码。锁存电路94根据从控制器81提供的数据锁存时钟D_CLK3保持该初始值D1，并输出该初始值作为第二初始值D_LC-INT。

应指出，在经开关93接收第二初始值D_LC-INT时，解码器94形成和发射用于产生与一个周期的随后短码的长度对应的部分长码的初始值D1。通过顺序地重复该处理，数据解码器94形成初始值D1以产生具有所希望相位的部分长码。

在第二PN解码器91中产生的长码LC的复制码D_LC输入到″与″电路96。在该″与″电路96的另一个输入端，输入从控制器81发射的掩蔽控制信号S_MSK，″与″电路96仅当掩蔽控制信号S_MSK的电平为″H″时发出复制码D_LC。

″异或″电路97对从第一PN解码器90发射的复制码DCSC或D_GISC和经″与″电路96发射的复制码D_LC进行″异或″运算，并将得到的代码输出到匹配滤波器82作为复制码D_R。应指出，由于这是″异或″运算，如果复制码D_LC不是从″与″电路96发射的，照原样发射复制码D_CSC或D_GISC。

在此，说明上面描述的PN解码器90和91的复制码产生原理。然而，为简化说明，设在PN解码器产生的代码为PN95。在图16中，100是产生PN95代码的普通解码器，包括具有九级的移位寄存器101和″异″电路102。在该PN解码器100中，寄存器D4的输出和寄存器D0的输出输入到″异″电路102，并通过把″异″运算结果输入到寄存器D8，连续发射PN代码。

假设I8～I0是D8～D0的初始值，在T=0的输出O0变为I0，当T=1时，移位寄存器101的值向右移动一位，并且输出O1变为I1。此外，此时I4和DI0的″异″运算结果输入到寄存器D8。

同样，当T=2时，输出O2变为I2。I1和5的″异″运算结果输入到寄存器D8。重复该操作，从PN解码器100发射的输出代码变为初始值I0至I8，或预定时间的输出值″异″运算的结果。考虑到这种情况，可根据初始值I0至I8由″异″运算表示在时间T=0至19的输出代码O0至O19。因此，可由使用如图17所示的″异″电路EX1至EX11的门电路构成同时立即输出该输出代码O0-O19的PN解码器103。PN解码器103中设置的缓冲器B1至B9是产生用于吸收″异″电路EX1到EX11中的操作时间的延迟时间。

根据上面描述的原理由使用″异或″电路的门电路形成第一和第二PN解码器90和91。当把初始值D_SC-INT给予第一PN解码器90时，该第一PN解码器90立即产生一个周期的公用短码CSC的复制码D_CSC或组识别短码GISC的复制码D_GISC，当初始值D_LC-INT或D_LC-INT给予第二PN解码91，该第二PN解码器91立即形成与一个周期的短码长度对应的部分长码的复制码D_LC。

由于在同步检测装置80中设置了用于产生固定长度的复制码D_CSC、D_GISC或D_LC的PN解码器90和91，以将该相关系数同时给予匹配滤波器82的高速进行相关检测。然而，使用按时间顺序产生代码的普通PN解码器100出现了需要时间产生固定长度的复制代码并由此检测相关的问题。

复制码D_LC是长码LC的部分代码。为检测与长码LC的相关性，希望产生具有所希望的长码LC相位的部分代码。然而，考虑到PN解码器的代码产生原理，由移位寄存器中的值确定输出代码。因此，如果在固定时间计算移位寄存器中的值，并且该值输入到第二PN解码器91，不需改变电路结构可容易地产生所希望相位的部分代码。上面描述的数据解码器95的任务是在固定时间计算移位寄存器中的值。

在此，说明数据解码器5中数据计算的原理。通常，通过移位寄存器的初始值和与移位寄存器的移位量对应的矩阵的″异″运算可获得移位寄存器中在预定时间T=X的值。例如，如果取将要产生的代码为PN95，在T=9，移位寄存器中的值I8＇～I0＇在T=9时可表示为下面的等式(1)： $\left[\begin{array}{c}10\′\\ 11\′\\ 12\′\\ 13\′\\ 14\′\\ 15\′\\ 16\′\\ 17\′\\ 18\′\end{array}\right]=\left[\begin{array}{ccccc}& 10& \⊕& 14& \\ & 11& \⊕& 15& \\ & 12& \⊕& 16& \\ & 13& \⊕& 17& \\ & 14& \⊕& 18& \\ 10& \⊕& 14& \⊕& 15\\ 11& \⊕& 15& \⊕& 16\\ 12& \⊕& 16& \⊕& 17\\ 13& \⊕& 17& \⊕& 18\end{array}\right]$ $=\left[\begin{array}{ccccccccc}1& 0& 0& 0& 1& 0& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 0& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 0\\ 0& 0& 0& 0& 1& 0& 0& 0& 1\\ 1& 0& 0& 0& 1& 1& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 1& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 1& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 1\end{array}\right]\⊕\left[\begin{array}{c}10\\ 11\\ 12\\ 13\\ 14\\ 15\\ 16\\ 17\\ 18\end{array}\right]$ ……(1)

如果取该变换矩阵如下面的等式(2)所示，这是一个在从基准时间过去时间″9″时用于获得移位寄存器中的值的矩阵： $A=\left[\begin{array}{ccccccccc}1& 0& 0& 0& 1& 0& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 0& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 0\\ 0& 0& 0& 0& 1& 0& 0& 0& 1\\ 1& 0& 0& 0& 1& 1& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 1& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 1& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 1\end{array}\right]$ ……(2)

因此，如下面的等式(3)所示，在时间T=18获得移位寄存器中的值I8″～I0″的情况下，可通过使用使移位寄存器中的值I8＇～I0＇为在T=9的初始值的变换矩阵A的计算获得这些值。 $\left[\begin{array}{c}{10}^{\″}\\ {11}^{\″}\\ {{12}^{\″}}^{}\\ {13}^{\″}\\ {14}^{\″}\\ {15}^{\″}\\ {16}^{\″}\\ {17}^{\″}\\ {18}^{\″}\end{array}\right]=\left[\begin{array}{ccccccc}& & 10& \⊕& 18& & \\ & 10& \⊕& 11& \⊕& 14& \\ & 11& \⊕& 12& \⊕& 15& \\ & 12& \⊕& 13& \⊕& 16& \\ & 13& \⊕& 14& \⊕& 17& \\ & 14& \⊕& 15& \⊕& 18& \\ 10& \⊕& 14& \⊕& 15& \⊕& 16\\ 11& \⊕& 15& \⊕& 16& \⊕& 17\\ 12& \⊕& 16& \⊕& 17& \⊕& 18\end{array}\right]$ $=\left[\begin{array}{ccccccccc}1& 0& 0& 0& 1& 0& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 0& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 0\\ 0& 0& 0& 0& 1& 0& 0& 0& 1\\ 1& 0& 0& 0& 1& 1& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 1& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 1& 0\\ 0& 0& 0& 1& 0& 0& 0& 1& 1\end{array}\right]\⊕\left[\begin{array}{ccccc}& 10& \⊕& 14& \\ & 11& \⊕& 15& \\ & 12& \⊕& 16& \\ & 13& \⊕& 17& \\ & 14& \⊕& 18& \\ 10& \⊕& 14& \⊕& 15\\ 11& \⊕& 15& \⊕& 16\\ 12& \⊕& 16& \⊕& 17\\ 13& \⊕& 17& \⊕& 18\end{array}\right]=A\⊕\left[\begin{array}{c}{10}^{\′}\\ {11}^{\′}\\ {12}^{\′}\\ {13}^{\′}\\ {14}^{\′}\\ {15}^{\′}\\ {16}^{\′}\\ {17}^{\′}\\ {18}^{\′}\end{array}\right]$ ……(3)

因此，作为数据解码器，可仅进行与该变换矩阵对应的″异或″运算。如图18所示，可仅由″异″电路EX20至EX26构成在已过去时间″9″时获得移位寄存器中的值的数据解码器105。

上面描述的数据解码器95基于上面的原理仅由″异或″电路构成，并通过进行使固定时间的初始值D_LC-INT或D_LC-INT作为输入的″异″运算，产生用于产生后面阶段的长码LC的部分代码的初始值D_LC=INT。在该同步检测装置80中，通过设置该数据解码器95，通过由数据解码器95计算具有希望相位的初始值D_{LC- INT＇}，不改变PN解码器91的电路结构可很容易产生所希望相位的部分代码。

参考图19和20说明同步检测装置80中的操作过程。图19示出从由公用短码CSC进行的长码LC的定时检测到组识别短码GISC的识别的处理，图20示出从由组识别短码GISC进行的组识别到长码LC的识别的处理。

如图19所示，在识别长码LC组的情况下，在开始步骤SP40后的步骤S41，向相关系数发生器83中的第一PN解码器90提供公用短码CSC的初始值D_SC-INT作为控制信号S61的控制器81使相关系数发生器83产生公用短码CSC的复制码D_CSC。

然后，在随后的步骤SP42，把用于检测公用短码CSC的第一阈值V_TH1作为阈值数据D_TH给予比较器87的控制器81把第一阈值V_TH1设定给比较87。然后，在下一个步骤SP43，向匹配滤波器82提供数据移位时钟D_CLK1，控制器81释放匹配滤波器82的保持状态并使其连续捕获接收信号S10。因此，匹配滤波器82开始接收信号S10与复制码D_CSC之间的相关值计算。

在接下来的步骤SP44，控制器81判断从匹配滤波器82发射的相关值S60是否超过第一阈值V_TH1。具体地说，比较器89把经加法器85提供的相关值S64与第一阈值V_TH1比较，当相关值S64超过第一阈值V_TH1时，发出检测数据S_DET。因此，控制器81根据是否获得该检测数据S_DET进行该判断。

作为步骤SP44中该判断的结果，当从匹配滤波器82提供的相关值S60超过第一阈值V_TH1时，控制器81转到下一个步骤SP4，假设已检测到公用短码CSC。在步骤S45，控制器81捕获相关值S60超过第一阈值V_TH1时的相关值S60，并向比较器87设定该相关值S60的值作为第二阈值V_TH2。

在接下来的步骤SP46，控制器81通过向第一定时器88发射计数开始命令S65使第一定时器88计数到长码LC的掩蔽周期T_MK。在接下来的步骤SP47，判断是否已从第一定时器88获得计数停止信息S66的控制器81判断是否已过去了该掩蔽周期，控制器81转到步骤SP48，如果已过去了掩蔽周期时间，进展到步骤SP49。

在步骤SP48，控制器81判断从匹配滤波器82提供的相关值S60是否超过第二阈值V_TH2。结果是，如果相关值S60超过第二阈值V_TH2，控制器81返回到步骤SP45并复位相关值S60作为第二阈值V_TH2，并重复相同过程。另一方面，如果相关值S60仍未超过第二阈值V_TH2，控制器81返回步骤SP47，并重复该过程直到定时器停止。具体地说，在从步骤SP45到步骤SP48的处理中，检测首先检测的相关值是否是掩蔽周期T_MK中的最大相关值，如果这是最大相关值，进展到步骤SP49，如果存在另一个大相关值，检测其是否是掩蔽周期T_MK中的最大相关值。

通过上面的结构，当检测到掩蔽周期T_MK中的最大相关值时，控制器81转到步骤SP49，假设可检测到公用短码CSC。在步骤SP49，停止向匹配滤波器82提供数据移位时钟D_CLK1的控制器81停止匹配滤波器82中的移位寄存器的比特移位操作。因此，保持在移位寄存器中检测到公用短码CSC时的接收信号S10。

在接下来的步骤SP50，将最终设定给比较器87的第二阈值V_TH2与预定数相乘的控制器81将其重新设定给比较器87作为用于检测组识别短码GISC的第三阈值V_TH3。在接下来的步骤SP51，向相关系数发生器83的第一PN解码器90提供用于产生第一候选组识别短码GISC的复制码D_GISC的控制器81使相关系数发生器83产生第一候选组识别短码GISC的复制码D_GISC。因此，匹配滤波器82开始移位寄存器中保持的接收信号S10与复制码D_GISC之间的相关值计算。

在接下来的步骤SP52，控制器81根据来自比较器87的检测数据SDET判断从匹配滤波器82输出的相关值S60是否超过第三阈值V_TH3。结果是，如果相关值S60未超过第三阈值V_TH3，控制器81进展到步骤SP53并使相关系数发生器83产生组别别短码GISC的下一个候选复制码D_GISC，并再次返回步骤SP52，对相关值S60进行判断。

因此，作为连续产生组识别短码GISC的候选和确定相关值S60的结果，如果相关值S60超过第三阈值V_TH3，控制器81转到步骤SP54并终止该处理，假设可识别组识别短码GISC。当然，在这种情况下，在步骤S52的确定结果获得的复制码D_GISC变为接收信号S10中存在的组识别短码GISC。另外，如果可识别组识别短码GISC，了解在长码LC中插入组识别短码GISC的位置，这表明可检测长码LC的定时。此外，由于可识别组识别短码GISC，这表明可将接收信号S10中存在的长码LC的组指定给组识别短代码GISC所示的组。

在此，图21A至21C示出进行图19的处理时直到组识别的定时图的实例。首先，在时间t1，除产生公用短码CSC的复制码D_CSC外，把数据移位时钟D_CLK1提供给匹配滤波器82，匹配滤波器82连续捕获接收信号S10并用复制码D_CSC计算相关值S60。结果是，在时间t2，如果来自匹配滤波器82相关值S60超过第一阈值V_TH1，设定此时的相关值S60作为第二阈值V_TH2，同时启动第一定时器88，并将从匹配滤波器82再次提供的相关值S60与第二阈值V_TH2比较。

结果是，如图21A至21C所示，如果相关值S60在第一定时器88停止前在时间t3超过第二阈值V_TH2，则再次设定相关值S60作为第二阈值V_TH2，并启动第一定时器88。结果是，如果在第一定时器88停止前不存在超过第二阈值V_TH2的相关值S60，在时刻4停止提供数据移位时钟D_CLK，以使匹配滤波器82中保持接收信号S10，此外，复位在时间t3检测的与预定数相乘的相关值S60作为第三阈值V_TH3。此外，从相关系数发生器83产生作为组识别短码GISC的第一候选的复制码D_GISC。

这种条件下，把从匹配滤波器82发射的相关值S60的值与第三阈值V_TH3比较，如果相关值S60不超过第三阈值VTH3，产生下一个候选复制码D_GISC，并确定相关值S60。结果是，在时刻t5，如果相关值S60超过第三阈值V_TH3，则确定复制码D_GISC作为接收信号S10中的组识别短码GISC，并终止该处理。因此，在该同步检测装置80中，根据上述处理识别组识别短码GISC。

接下来参考图20说明直到长码LC识别的处理。在图20中，假设可根据图19所示的处理在过去检测组识别短码GISC，在间歇接收的时刻使用该组识别短码GISC识别长码LC。如图20所示，在开始步骤SP60后的步骤SP61，首先通过交替地向相关系数发生器83的第一PN解码器90给予产生公用短码CSC的复制码D_CSC的初始值D_SC-INT和产生组识别短码GISC的复制码D_GISC的初始值D_SC-INT的控制器81使相关系数发生器83交替地产生复制码D_CSC和复制码D_GISC。

然后，在随后的步骤SP62，控制器81向比较器87设定用于检测公用短码CSC和组识别短码GISC二者的第四阈值V_TH4。在接下来的步骤SP63，向匹配滤波器82给出数据移位时钟的控制器81释放匹配滤波器82的保持状态并使匹配滤波器82开始相关计算操作。因此，接收在数据移位时钟D_CLK1的一个周期内交替地提供的复制码D_CSC和D_GISC的匹配滤波器82计算相应的复制码D_CSC、D_GISC与接收信号S10之间的相关值，将其输出作为相关值S60。此刻，除向锁存电路84给予数据锁存时钟D_CLK2外，控制器81向″与″电路86给予具有电平″H″的控制信号S63，并使锁存电路84锁存复制码D_GISC的相关值S60并将该值提供给加法器85。因此，加法器85获得复制码D_CSC的相关值与复制代码D_GISC的相关值相加的相关值S64。

在接下来的步骤SP64，控制器81判断从加法器85发射的相关值S64是否超过第四阈值V_TH4。

作为该判断的结果，如果相关值S64超过第四阈值V_TH4，控制器81转到下一个步骤SP65，假设可检测公用短码CSC和组识别短码GISC。在步骤SP65，向第二定时器89发出计数开始命令的控制器81使第二定时器89计数直到时间T1，以捕获接收信号S10来检测部分相关。

在接下来的步骤SP66，控制器81根据来自定时器89的计数停止信息S68判断是否已经过时间T1。如果发现已经过时间T1，控制器81进展到步骤SP67。在步骤SP67，停止向匹配滤波器82提供数据移位时钟D_CLK1的控制器停止匹配滤波器82中移位寄存器的比特移位操作，并使其保持移位寄存器中当前存在的接收信号S10。

在接下来的步骤SP68，控制器81向比较器87设定用于检测长码LC的第五阈值V_TH5。在接下来的步骤SP69，通过向相关系数发生器83的第一PN解码器90提供用于产生公用短代码CSC的复制码D_CSC的初始值D_SC-INT，控制器81使第一PN解码器90产生复制码D_CDC。在接下来的步骤SP70，通过向相关系数发生器83的第二PN解码器91提供用于产生第一候选长码LC的部分代码的初始值D_{LC- INT}，控制器81使第二PN解码器91产生第一候选复制码D_LC。在接下来的步骤SP71，把掩蔽控制信号S_MSK设定成电平″H″的控制器81使相关系数发生器83产生复制码D_CSC与复制码D_LC在其中相乘的复制码D_R。然后，匹配滤波器82计算保持的接收信号S10与复制码D_CSC和D_LC形成的复制码D_R之间的相关值S60。

然后，在接下来的步骤SP72，控制器81根据从比较器87发射的检测数据S_DET判断从匹配滤波器82发射的相关值S60是否超过第五阈值V_TH5。结果是，如果发现相关值S60仍未超过第五阈值V_TH5，控制器81进展到步骤SP73，在该步骤SP73，控制器81通过向第二PN解码器91提供用于产生下一个候选复制码DLC的初始D_LC-INT使第二PN解码器91产生下一个候选复制码_DLC，并在返回步骤SP72时对相关值S60进行判断。准确地说，在转到下一个候选之前，在该候选上连续产生具有移位相位的复制码D_LC，并检测相关。结果是，如果没有超过超过该候选中阈值的相关值，控制器81转到下一个候选。通过该结构，在该同步检测装置80中，通过长码LC的识别来识别长码LC的相位。

因此，作为通过连续产生长码LC的候选的相关值S60的判断结果，如果相关值S60超过第五阈值V_TH5，控制器81转到步骤SP74，假设已识别长码LC，并终止处理。

当然，这种情况下，步骤SP72中肯定结果获得的复制码D_LC变为存在于接收信号S10中的长码LC。此外，在刚好进行了图19所示的处理后继续识别长码LC的情况下，可省略图20所示的处理中直到步骤SP64的处理。

根据上面的结构，首先，该同步检测装置80产生用于检测公用短码CSC的公用短码CSC的复制码D_CSC，以调节长码LC的定时，并通过用匹配滤波器82连续捕获接收信号S10来计算接收信号S10与复制码D_CSC之间的相关值S60。然后，判断相关值S60是否超过第一阈值V_TH1的同步检测装置80检测公用短码CSC。

当可检测公用短码CSC时，该同步检测装置80产生组识别短码GISC的复制代码D_GISC，并使匹配滤波器82保持检测到公用短码CSC时的接收信号S10，并计算该接收信号S10和复制码D_GISC之间的相关值S60。然后，连续改变组识别短码GISC的复制码D_GISC，同步检测装置80通过判断该相关值S60是否已超过第二阈值V_TH2来识别组识别短GISC。

在检测到组识别短码GISC后，把用于计算长码LC的部分相关的接收信号S10捕获到匹配滤波器82，当该处理结束时，匹配滤波器82设定在保持状态，产生长码LC的部分复制码D_LC，由匹配滤波器82计算接收信号S10与复制码D_LC之间的相关值S60，在由组识别短码GISC规定的组中连续改变长码LC的复制码D_LC，通过判断相关值S60是否超过第五阈值V_TH5可识别长码LC。

因此，在该同步检测装置80中，通过连续改变复制码DR(D_CSC、D_GISC和D_LC)并同时在匹配滤波器82中保持接收信号S10，可高速获得相对于每个复制码的相关值和高速识别每个代码。因此，与常规装置相比可在更高的速度识别接收信号S10中包括的长码LC。

根据上面的结构，接收信号S10可保持在匹配滤波器82中，并且通过在固定定时改变复制代码D_CSC、D_GISC和D_LC，可计算相关值S60和识别每个代码，以便可高速识别接收信号S10中包括的长码LC。

应指出，在上述实施例中，本发明应用于DS-CDMA方案中基站之间的异步通信的蜂窝无线通信系统。然而，本发明不限于此，如果本发明应用于其它系统，可获得与上述情况相同的效果。

根据如上所述的本发明，在所希望的定时停止向匹配滤波装置给出数据移位时钟，和通过在所希望的定时把由相关系数产生装置产生的复制码改变成第一、第二、或第三复制码并计算该时间的相关值，连续地检测第二代码、第三代码和第一代码，并检测第一代码的定时和代码组。因此，匹配滤波装置可进行保持接收信号的相关检测，并由此可在几乎相同的定时进行每个相关检测，与常规装置相比以高速识别接收信号中包括的第一代码。

虽然已结合本发明的优选实施例描述了本发明，很显然，本领域技术人员可进行各种变化和改进，因此，在所附权利要求书中覆盖落入本发明实质精神和范围内的所有变化和改进。

Claims (14)

1．一种同步检测装置，用于接收包括第一代码、用于检测所述第一代码的定时的已知第二代码和用于规定所述第一代码组的第三代码的信号，和用于检测所述接收信号中包括的所述第一代码的定时和代码类型，包括：

一个相关检测装置，用于根据提供的数据移位时钟顺序捕获所述接收信号，并用于接收与所述第一、第二或第三代码对应的复制码，和检测所述第一、第二或第三复制码与所述接收信号之间的相关值；

一个相关系数产生装置，用于产生所述第一、第二或第三复制码并将其提供给所述相关检测装置；和

一个控制装置，用于在所希望的定时停止提供所述数据移位时钟并使相关检测装置保持所述接收信号，和同时在所希望的定时把由所述相关系数产生装置产生的复制码切换到所述第一、第二或第三复制码并检测此时的所述相关值，从而检测所述第二代码、所述第三代码和所述第一代码，以便检测所述第一代码的定时和类型。

2．根据权利要求1所述的同步检测装置，进一步包括：

一个比较器，用于检测所述相关值是否超过预定阈值，和

所述控制装置根据所述复制码的切换通过把所述比较器的所述阈值设定为预定值来检测所述相关值。

3．根据权利要求2所述的同步检测装置，其中：

所述控制装置包括步骤：

首先，使所述相关系数产生装置产生所述第二复制码并将所述数据移位时钟提供给所述相关检测装置，以使所述相关检测装置检测所述第二复制码上的相关值，并通过判断所述相关值是否超过第一阈值来检测所述第二代码，以检测所述第一代码的定时；

当检测到所述第二代码时，停止提供所述数据移位时钟以使所述相关检测装置保持所述接收信号并使所述相关系数产生装置连续产生可考虑作为候选的所述第三复制码，并通过判断此时从所述相关检测装置发送的所述相关值是否超过第二阈值来检测所述第三代码的类型；和

当检测到所述第三代码时，提供所述数据移位时钟达固定时间周期，以使所述相关检测装置捕获和保持所述接收信号的固定长度，使所述相关系数产生装置连续产生由所述第三代码规定的组的所述第一复制码，并通过判断此时从所述相关检测装置发射的所述相关值是否超过第三阈值来检测所述第一代码的类型。

4．根据权利要求3所述的同步检测装置，其中：

所述第一复制码是与所述第一代码对应的部分代码，在检测所述第一代码类型的情况下，由所述相关检测装置检测部分相关。

5．根据权利要求2所述的同步检测装置，其中：

所述比较器把通过将所述第二复制码上的相关值加到所述第三复制码上的相关值产生的同步相关值与从所述控制装置提供的阈值进行比较；和

所述控制装置通过从所述比较器输出的比较结果检测所述第一代码的定时。

6．根据权利要求5所述的同步检测装置，其中：

所述控制装置根据所述第二复制码和通过把所述第二复制码上的所述相关值加到所述第三复制码上的所述相关值产生的所述同步相关值的所述第三复制码的相关值比来检测所述第一代码的定时。

7．根据权利要求1所述的同步检测装置，其中：

所述控制装置包括步骤：

首先，用所述相关系数产生装置产生所述第二复制码并将第一预定时间周期的所述数据移位时钟提供给所述相关检测装置，以使所述相关检测装置检测所述第二复制码上的相关值，并设定与所述第一预定时间周期内的最大相关值对应的值作为第一阈值；

使所述相关系数产生装置产生可考虑成功地作为候选的所述第三复制码，并通过判断此刻从所述相关检测装置输出的所述相关值是否超过所述第一阈值来检测所述第三代码的类型；

判断通过把所述第二复制码上的相关值与所述检测的第三复制码上的相关值相加产生的同步相关值是否超过第二阈值来检测所述第一代码的定时；和

提供第二预定时间周期的所述数据移位时钟，以使所述相关检测装置捕获和保持所述接收信号的预定长度，使所述相关系数产生装置产生所述第三代码成功地规定的组的所述第一复制代码，并检测此时从所述相关检测装置输出的所述相关值是否超过第三阈值来检测所述第一代码的类型。

8．根据权利要求1所述的同步检测装置，其中：

所述相关检测装置是匹配滤波器。

9．一种同步检测方法，接收包括第一代码、用于检测所述第一代码的定时的已知第二代码和用于规定所述第一代码组的第三代码的信号，和用于检测所述接收信号包括的所述第一代码的定时和代码类型，其中：

在所希望的定时停止提供数据移位时钟以保持所述接收信号，并通过在所希望的定时切换所述第一、第二和第三复制码来根据所述相关值按顺序检测所述第二代码、所述第三代码和所述第一代码，以检测所述第一代码的定时和代码类型。

10．根据权利要求9所述的同步检测方法，包括步骤：

首先，产生所述第二复制码并提供所述数据移位时钟，以检测所述第二复制码上的所述接收信号的相关值，判断所述相关值是否超过第一阈值以检测所述第二代码，并检测所述第一代码的定时；

接下来，停止提供所述数据移位时钟以保持所述接收信号，产生可考虑成功地作为候选的所述第三复制码，并通过判断所述第三复制码与此时保持的所述接收信号之间的相关值是否超过第二阈值来检测所述第三代码的类型；和

此后，提供预定时间周期的所述数据移位时钟，以捕获和保持所述接收信号的预定长度，产生由所述第三代码成功地规定的组的所述第一复制码，并通过判断相关值是否超过第三阈值来检测所述第一代码的类型。

11．根据权利要求10所述的同步检测方法，其中：

所述第一复制码是与所述第一代码对应的部分代码，并通过检测部分相关来检测所述第一代码的类型。

12．根据权利要求10所述的同步检测方法，其中：

通过把所述第二复制码上的所述相关值加到所述第三复制码上的所述相关值产生同步相关值，以使用所述同步相关值检测所述第一代码的定时。

13．根据权利要求12所述的同步检测方法，其中：

根据所述第二复制码和所述同步相关值的所述第三复制码的相关值比检测所述第一代码的定时。

14．根据权利要求9所述的同步检测方法，包括步骤：

产生所述第二复制码并提供第一预定时间周期的所述数据移位时钟，以检测所述第二复制码和所述接收信号之间的相关值，并设定与所述第一预定时间周期内的最大相关值对应的值；

产生可考虑成功地作为候选的所述第三复制码，并判断相关值是否超过所述第一阈值来检测所述第三代码的类型；

判断通过把所述第二复制码上的相关值与所述检测的第三复制码上的相关值相加产生的同步值是否超过第二阈值，以检测所述第一代码的定时；和

提供第二预定时间周期的所述数据移位时钟以捕获和保持所述接收信号的预定长度，连续产生由所述第三代码规定的组的所述第一复制代码，并通过判断该相关值是否超过第三阈值来检测所述第一代码的类型。

Images