CN1235368A - 具有改进栓塞电导率的层叠电容器 - Google Patents
具有改进栓塞电导率的层叠电容器 Download PDFInfo
- Publication number
- CN1235368A CN1235368A CN99106356A CN99106356A CN1235368A CN 1235368 A CN1235368 A CN 1235368A CN 99106356 A CN99106356 A CN 99106356A CN 99106356 A CN99106356 A CN 99106356A CN 1235368 A CN1235368 A CN 1235368A
- Authority
- CN
- China
- Prior art keywords
- electrode
- embolism
- cascade capacitor
- layer
- diffusion impervious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 62
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 16
- 208000005189 Embolism Diseases 0.000 claims description 42
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- 239000007943 implant Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 238000010849 ion bombardment Methods 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ion Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
本发明包括一种当氧化物形成在层叠电容器的电极和栓塞之间时提高两者之间的电导率的方法。该方法包括用离子轰击氧化物,并将氧化物与电极和栓塞的材料混合以增加电极和栓塞之间电导率的步骤。在层叠电容器的电极内形成扩散阻挡层的方法包括以下步骤:提供具有连接到电极上的栓塞的层叠电容器,用离子轰击电极以在电极中形成扩散阻挡层,由此使扩散阻挡层导电。根据本发明的层叠电容器包括电极,电存取存储节点的栓塞,该栓塞连接到电极,还包括设置在电极中用于防止电极和栓塞之间电导率降低的材料扩散的阻挡层。
Description
本申请涉及用于半导体器件的层叠电容器，特别涉及用于层叠电容器的高电导率栓塞。
半导体存储单元包括由晶体管存取用于存储数据的电容器。根据电容器的状态，数据被存储为高或低位。在进行存取以进行读数据时，电容器以有电荷或没有电荷表示高或低，在向电容器写入数据时，电容器被充电或放电。
层叠电容器是半导体存储器中使用的多种电容器的一种。层叠电容器通常位于访问电容器存储节点的晶体管的顶部，与掩埋在器件衬底内的沟槽电容器相对。对于许多电器件，高电导率对于层叠电容器的性能特性很有利。
在如动态随机存取存储器(DRAM)等的半导体存储器中，高介电常数电容器的形成工艺包括高介质材料的淀积。在一种类型的高介电常数电容器中，在氧化的气氛中淀积一层如钡锶钛氧化物(BSTO)等的高介电常数材料。
参考图1A和图1B，显示出了具有层叠电容器的结构2。层叠电容器3包括两个电极，通常为铂(Pt)的顶部电极或存储节点4，和由介质层18隔开的电极12。存取晶体管5包括激活时通过位线接触8电连接位线7与栓塞14的栅6。栓塞14通过扩散阻挡层16连接到电极12用于电极12内存储电荷。
常规层叠电容器10的局部图显示在图1B中。层叠电容器10包括优选由铂(Pt)形成的电极12。电极12由扩散阻挡层16与栓塞14隔开。栓塞14优选多晶硅(polysilicon or poly)。在处理期间，介质层18淀积在电极12上。介质层18通常为如BSTO等的高介电常数材料。在介质层18的淀积期间，形成了对层叠电容器的性能有害的氧化层20和21。扩散阻挡层16可用于防止氧化层21的形成。
如果存在以下情况将形成氧化层20和21：
(a)硅通过扩散阻挡层16扩散并与氧反应，在扩散阻挡层16和电极12之间形成氧化物20；
(b)扩散阻挡层16材料仅与氧反应；以及
(c)氧通过扩散阻挡层16扩散并与栓塞14反应，在扩散阻挡层16和栓塞14之间形成氧化层21。
氧化层20和21减小了层叠电容器10的电容。因此，需要通过消除与由处理和扩散形成的阻挡层相邻的氧化层来增大层叠电容器的电容。还需要一种增加层叠电容器中使用的栓塞的电导率的方法。
本发明包括一种当氧化物形成在层叠电容器的电极和栓塞之间时可提高两者之间的电导率的方法。该方法包括用离子轰击氧化物并将氧化物与电极和栓塞的材料混合以增加电极和栓塞之间电导率的步骤。
在提高电导率的特别有用的方法中，轰击的步骤步骤包括离子注入轰击的步骤。轰击的步骤还包括用锗离子轰击氧化物的步骤。优选的轰击步骤包括调整入射离子的角度以改进混合的步骤。轰击步骤还包括调整入射离子的能量和剂量以改进混合的步骤。优选的电极包括铂，优选的栓塞包括多晶硅。
在层叠电容器的电极内形成扩散阻挡层的方法包括以下步骤：提供具有连接到电极的栓塞的层叠电容器，用离子轰击电极在电极中形成扩散阻挡层，由此使扩散阻挡层导电。
在电极中形成扩散阻挡层的另一个方法中，轰击的步骤包括通过等离子体掺杂或等离子体浸没离子注入的轰击步骤。轰击的步骤也可以包括氮离子的轰击。轰击的步骤包括调整入射离子的能量和剂量，以提供电极中扩散阻挡层位置的步骤。还可以包括在电极上淀积导电层的步骤。电极包括铂。
根据本发明的层叠电容器包括电极、电连接到存储节点的栓塞，该栓塞连接到电极，还包括设置在电极中用于防止降低电极和栓塞之间电导率的材料扩散的阻挡层。
在层叠电容器的另一个实施例中，扩散阻挡层包括氮。扩散阻挡层具有防止扩散并允许电导通的厚度。扩散阻挡层的优选厚度大约在100到500之间。在栓塞和电极之间可以包括附加的扩散阻挡层。附加的扩散阻挡层包括TaSiN。电极包括铂，栓塞包括多晶硅。
结合附图和随后的示例性实施例的详细说明，本发明的这些及其它的目的、特征和优点将变得更明显。
下面参考附图详细说明本申请的优选实施例，其中：
图1A为根据现有技术的半导体器件上的层叠电容器的剖面图；
图1B为根据现有技术层叠电容器的剖面图，显示了形成的氧化层；
图2为根据本发明的层叠电容器的剖面图，显示了氧化层的离子注入；
图3为根据本发明的层叠电容器的剖面图，显示了在扩散阻挡层和混合的电极之间的氧化层；
图4为根据本发明的层叠电容器的剖面图，显示了在扩散阻挡层和混合的栓塞之间的氧化层；
图5为根据本发明的层叠电容器的剖面图，显示了在电极上形成的扩散阻挡层；以及
图6为根据本发明的层叠电容器的剖面图，显示了在电极中形成的扩散阻挡层。
本申请涉及用于半导体器件的层叠电容器，特别涉及用于将电荷传送到电容器电极的高电导率的栓塞。本发明包括离子注入工艺，用来将氧化层变为导电层或在电极中形成氧扩散阻挡层以防止形成氧化层。可使用离子注入(I/I)将氧化层变为导电层。氧扩散阻挡层可采用等离子体掺杂(PLAD)或等离子体浸没离子注入(PIII)来形成。
现在仔细参看附图，其中几幅图中类似的参考数字表示类似或相同的组成部分，图2显示了根据本发明的一个方案的层叠电容器100。栓塞106形成在介质层108中。介质层108包括二氧化硅材料。扩散阻挡层110在栓塞106的上部形成。扩散阻挡层110优选TaN、CoSi、TiN、WSi、TaSiN或类似的材料。电极104形成在扩散阻挡层110上。虽然电极104可以使用如铱(Ir)、钌(Ru)或氧化钌(RuO2)等的其它导电材料，但优选由铂形成。高介电常数层102淀积在电极104上。高介电常数层102优选由BSTO形成。BSTO优选在高温下淀积。但是，由于高温增加了扩散，必须限制BSTO淀积温度以减少如氧等材料的扩散。然而在本发明中，层102的淀积温度可以有利地升高而不会如上所述降低性能。
在淀积层102的过程中，如上所述形成氧化层112和/或氧化层114。
根据本发明，进行离子注入使氧化层112和/或114导电。在优选的实施例中，锗(Ge)注入到氧化层112和/或114内。其它适合注入的元素包括Si、C和/或N。通过控制角度α、能量和剂量，氧化层112和/或114与其相邻的各氧化层可以很好的混合，从而增加栓塞106和电极104之间的电导率。即使Ge是电中性元素，Ge连接了相邻的导电层(电极/扩散阻挡层或扩散阻挡层/栓塞)显著增加了栓塞106和电极104之间的电导率。
离子注入包括用能量在约30和约200keV之间，优选在约50和约150keV之间，剂量为约1×1010和约1×1016原子/cm2之间，优选在约1×1014和约1×1016原子/cm2之间的离子轰击氧化层112和/或114。在优选实施例中，以约30°和约60°之间的角度α引入离子。
参考图3，显示了Ge离子注入到氧化层112之后的层叠电容器层101。形成了混合区116，其中例如来自电极104和扩散阻挡层110等的相邻材料的原子与氧化层112混合在一起，形成导电的复合物，由此增加了电极104和栓塞106之间的电导率。
参考图4，显示了Ge离子注入氧化层114后的层叠电容器103。形成了混合区118，其中如来自扩散阻挡层110和栓塞106的相邻材料的原子与氧化层114混合，形成导电的复合物，由此增加了电极104和栓塞106之间的电导率。
在根据本发明的层叠电容器的另一个实施例中，扩散阻挡层可以形成在电极上或电极内，以防止氧和/或硅扩散通过。参考图5，显示了一部分层叠电容器200。层叠电容器200包括形成在电极104上的扩散阻挡层202。扩散阻挡层202阻止氧和硅扩散通过。在高介电常数层102淀积(参看图2)之前在可能引入氧处形成阻挡层202。阻挡层202可通过化学汽相淀积工艺或PIII或PLAD淀积在电极104的表面。在优选实施例中，阻挡层202形成在电极104的表面，通过防止氧扩散到电极104和栓塞106之间的区域允许提高电极104和栓塞106之间的电导率。由于氧扩散通过介质层102，所以要选定阻挡层202的尺寸以避免需要扩散阻挡层110，由阻挡层202阻止淀积。此外，阻挡层110可以保留，但由于氧的浓度降低了，所以扩散阻挡层110可以有更多的材料供选择。例如，可用更容易处理但对氧的扩散阻止特性较低的材料来代替。例如，可以使用TiN。
参考图6，阻挡层204在电极104的下面形成。例如，如氮等扩散阻止材料可采用PLAD或PIII工艺引入到电极104的表面以下。氮形成厚约50到约150优选约70到约100的薄层内。以此方式，氮层起扩散阻挡层的作用，同时没有降低电极104和栓塞106之间的电导率。由于从导电层102扩散，氧的淀积已被阻挡层204阻止，定位阻挡层204并选定其尺寸以避免需要扩散阻挡层110(图2)。此外，阻挡层110可以保留，但由于氧的浓度降低了，扩散阻挡层110可以有更多的材料供选择。以此方式，可用更容易处理的材料来代替。例如，可以使用TiN。
PIII和PLAD包括用能量在约500eV和约10keV之间，优选在约1keV和约5keV之间，剂量为约1×1015原子/cm2和约1×1017原子/cm2之间，优选在约5×1015和约5×1016原子/cm2之间的离子轰击电极104。由于PIII是各向同性的工艺并包括三维掺杂，所以与α无关。PIII在约5mTorr到约300mTorr的压力下进行，优选20mTorr到约100mTorr。
虽然已介绍了具有改进栓塞导电性的层叠电容器的优选实施例(目的在于说明性而非限定性)，但根据以上的说明本领域的技术人员可以作出修改和变形，因此应该明白可以对本发明公开的落入由附带的权利要求书划定的范围和精神的特定实施例作出修改。现已根据专利法的要求详细和具体的介绍了本发明，由专利法的文字要求和需要保护的内容陈述在附带的权利要求书中。
Claims (24)
1．一种提高在层叠电容器中的电极和栓塞之间电导率的方法，其中氧化物形成在两者之间，包括以下步骤：
用离子轰击氧化物；以及
将氧化物与电极和栓塞的材料混合，以增加电极和栓塞之间的电导率。
2．如权利要求1所述的方法，其中轰击步骤包括通过离子注入完成的轰击步骤。
3．如权利要求1所述的方法，其中轰击步骤包括采用锗离子轰击氧化物的步骤。
4．如权利要求1所述的方法，其中轰击步骤包括调整入射离子的角度以改善混合的步骤。
5．如权利要求1所述的方法，其中轰击步骤包括调整入射离子的能量和剂量以改善混合的步骤。
6．如权利要求1所述的方法，其中电极包括铂。
7．如权利要求1所述的方法，其中栓塞包括多晶硅。
8．在层叠电容器的电极中形成扩散阻挡层的方法，包括以下步骤：
提供具有连接到电极上的栓塞的层叠电容器；以及
用离子轰击电极在电极中形成扩散阻挡层，从而使扩散阻挡层导电。
9．如权利要求8所述的方法，其中轰击步骤包括通过等离子体掺杂的轰击步骤。
10．如权利要求8所述的方法，其中轰击步骤包括通过等离子体浸没离子注入的轰击步骤。
11．如权利要求8所述的方法，其中轰击步骤包括采用氮离子轰击的步骤。
12．如权利要求8所述的方法，其中轰击步骤包括调整入射离子的能量和剂量以在电极中提供扩散阻挡层的位置的步骤。
13．如权利要求8所述的方法，还包括在电极上淀积介质层的步骤。
14．如权利要求13所述的方法，其中介质层包括钡锶钛氧化物(BSTO)。
15．如权利要求8所述的方法，其中电极包括铂。
16．一种层叠电容器，包括：
电极；
用于电存取存储节点的栓塞，栓塞连接到电极上；以及
设置在电极中用于防止使电极和栓塞之间电导率降低的材料扩散的阻挡层。
17．如权利要求16所述的层叠电容器，其中阻挡层包括氮化物层。
18．如权利要求17所述的层叠电容器，其中阻挡层的厚度在约50到150之间。
19．如权利要求16所述的层叠电容器，其中阻挡层具有防止扩散并导电的厚度。
20．如权利要求16所述的层叠电容器，其中在栓塞和电极之间还包括附加的扩散阻挡层。
21．如权利要求20所述的层叠电容器，其中附加的扩散阻挡层厚度在约100和约500之间。
22．如权利要求20所述的层叠电容器，其中附加的扩散阻挡层包括TaSiN。
23．如权利要求16所述的层叠电容器，其中电极包括铂。
24．如权利要求16所述的层叠电容器，其中栓塞包括多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/074,882 US6046059A (en) | 1998-05-08 | 1998-05-08 | Method of forming stack capacitor with improved plug conductivity |
| US09/074882 | 1998-05-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1235368A true CN1235368A (zh) | 1999-11-17 |
Family
ID=22122235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99106356A Pending CN1235368A (zh) | 1998-05-08 | 1999-05-07 | 具有改进栓塞电导率的层叠电容器 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6046059A (zh) |
| EP (1) | EP0955679B1 (zh) |
| JP (1) | JP2000031418A (zh) |
| KR (1) | KR100372404B1 (zh) |
| CN (1) | CN1235368A (zh) |
| DE (1) | DE69918219T2 (zh) |
| TW (1) | TW410429B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174799B1 (en) * | 1999-01-05 | 2001-01-16 | Advanced Micro Devices, Inc. | Graded compound seed layers for semiconductors |
| US6214661B1 (en) * | 2000-01-21 | 2001-04-10 | Infineon Technologoies North America Corp. | Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device |
| US6624076B1 (en) * | 2000-01-21 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6358855B1 (en) | 2000-06-16 | 2002-03-19 | Infineon Technologies Ag | Clean method for recessed conductive barriers |
| US6297123B1 (en) * | 2000-11-29 | 2001-10-02 | United Microelectronics Corp. | Method of preventing neck oxidation of a storage node |
| US6432725B1 (en) | 2001-09-28 | 2002-08-13 | Infineon Technologies Ag | Methods for crystallizing metallic oxide dielectric films at low temperature |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US7231839B2 (en) * | 2003-08-11 | 2007-06-19 | The Board Of Trustees Of The Leland Stanford Junior University | Electroosmotic micropumps with applications to fluid dispensing and field sampling |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US6093615A (en) * | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| JPH0945877A (ja) * | 1995-07-31 | 1997-02-14 | Matsushita Electron Corp | 容量素子の製造方法 |
| JP3388089B2 (ja) * | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| KR100226772B1 (ko) * | 1996-09-25 | 1999-10-15 | 김영환 | 반도체 메모리 장치 및 그 제조방법 |
| KR100445059B1 (ko) * | 1997-06-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터제조방법 |
-
1998
- 1998-05-08 US US09/074,882 patent/US6046059A/en not_active Expired - Lifetime
-
1999
- 1999-04-12 DE DE69918219T patent/DE69918219T2/de not_active Expired - Lifetime
- 1999-04-12 EP EP99107089A patent/EP0955679B1/en not_active Expired - Lifetime
- 1999-05-06 KR KR10-1999-0016143A patent/KR100372404B1/ko not_active IP Right Cessation
- 1999-05-07 JP JP11127655A patent/JP2000031418A/ja active Pending
- 1999-05-07 CN CN99106356A patent/CN1235368A/zh active Pending
- 1999-07-06 TW TW088107286A patent/TW410429B/zh not_active IP Right Cessation
-
2000
- 2000-01-06 US US09/478,312 patent/US6313495B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088068A (ko) | 1999-12-27 |
| EP0955679A3 (en) | 2002-01-16 |
| TW410429B (en) | 2000-11-01 |
| DE69918219T2 (de) | 2005-07-28 |
| US6313495B1 (en) | 2001-11-06 |
| US6046059A (en) | 2000-04-04 |
| KR100372404B1 (ko) | 2003-02-17 |
| JP2000031418A (ja) | 2000-01-28 |
| EP0955679B1 (en) | 2004-06-23 |
| DE69918219D1 (de) | 2004-07-29 |
| EP0955679A2 (en) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5478772A (en) | Method for forming a storage cell capacitor compatible with high dielectric constant materials | |
| US6518070B1 (en) | Process of forming a semiconductor device and a semiconductor device | |
| KR100643426B1 (ko) | 스택 캐패시터용 테이퍼형 전극 | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| KR100317433B1 (ko) | 반도체 장치와 그 제조방법 | |
| JP3990542B2 (ja) | 半導体素子の製造法 | |
| WO2002017337A2 (en) | LOWER THERMAL BUDGET SiON BARRIER FOR MIS TANOX STACK CAPACITOR | |
| CN1230780A (zh) | 改进的多晶硅－硅化物 | |
| CN1235368A (zh) | 具有改进栓塞电导率的层叠电容器 | |
| CN1167118C (zh) | 用来减少在一集成电路中的向外扩散的方法 | |
| US6511856B2 (en) | Confinement of E-fields in high density ferroelectric memory device structures | |
| CN114361162A (zh) | 制造半导体装置的方法 | |
| KR20000026967A (ko) | 반도체 장치의 커패시터 및 그 형성 방법 | |
| CN1171285C (zh) | 半导体结构及其制造方法、存储单元阵列及其制造方法 | |
| US11189623B2 (en) | Apparatuses, memory devices, and electronic systems | |
| CN1455449A (zh) | 形成多晶硅连接的深沟动态随机存取存储器单元的方法 | |
| CN1256518A (zh) | 防止堆叠电容器的部件间相互作用的延伸沟槽 | |
| KR20010113316A (ko) | 고유전체 캐패시터 및 그 제조 방법 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| CN1627504A (zh) | 一种改善位线接触电阻值的方法 | |
| WO2023245711A1 (zh) | 半导体结构及其制作方法、存储器 | |
| CN1059983C (zh) | 形成动态随机存取存储器的方法 | |
| CN1862764A (zh) | 形成沟槽电容于衬底的方法及沟槽电容 | |
| KR0168342B1 (ko) | 반구 모양의 그레인 실리콘을 갖는 커패시터의 스토리지 전극 제조방법 | |
| KR20010001595A (ko) | 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |