CN1232300A - 半导体器件和制作方法 - Google Patents

半导体器件和制作方法 Download PDF

Info

Publication number
CN1232300A
CN1232300A CN99105730A CN99105730A CN1232300A CN 1232300 A CN1232300 A CN 1232300A CN 99105730 A CN99105730 A CN 99105730A CN 99105730 A CN99105730 A CN 99105730A CN 1232300 A CN1232300 A CN 1232300A
Authority
CN
China
Prior art keywords
soi
mentioned
mosfet
soi mosfet
depletion type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99105730A
Other languages
English (en)
Inventor
今井清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1232300A publication Critical patent/CN1232300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明提供一个包含具有优异特性的、在同一衬底上的一个全耗尽型SOI MOSFET和一个部分耗尽型SOI MOSFET的半导体器件。在图2E中,通过用元件隔离膜4隔离,半导体器件10被提供了在同一SOI衬底上的全耗尽型SOI MOSFET12和部分耗尽型SOI MOSFET14。SOI衬底包括在硅衬底上顺序提供的被埋入氧化膜2和SOI层3。

Description

半导体器件和制作方法
本发明涉及一种在同一衬底上提供了一个部分耗尽型SOI MOSFET(绝缘体上外延硅-金属氧化物半导体-场效应晶体管)和一个全耗尽型SOIMOSFET的半导体器件，和一种制作这样一个半导体器件的方法。更详细地讲，本发明涉及一种半导体器件和该半导体器件的制作方法，在该半导体器件中全耗尽型SOI MOSFET和部分耗尽型SOI MOSFET间的阈值电压差别很小，而且，其中全耗尽型SOI MOSFET的沟道区的杂质浓度与已有技术相比更高。
与已有技术的形成于一个大块衬底上的MOSFET相比，形成于有一个SOI层的SOI衬底上的SOI MOSFET具有源/漏区结电容小和衬底偏置效应小的优点。作为一种有优异的高速性能的器件，这种类型的SOI MOSFET正在引起关注。
有两种类型的SOE MOSFET：部分耗尽型SOI MOSFET和全耗尽型SOIMOSFET。一个全耗尽型SOI MOSFET是一个SOI层的膜厚TSOI小于最大耗尽层宽度Wmax的MOSFET；一个部分耗尽型SOI MOSFET是一个SOI层的膜厚TSOI大于最大耗尽层宽度Wmax的MOSFET。最大耗尽层宽度Wmax由以下公式给出：Wmax=(2εsiεo2φF/q NA)1/2    (1)φF=(kT/q)ln(NA/ni)=0.0259ln(NA/1.5X1010)    (当T=300K时)
其中εsi是相对介电常数，εo是真空介电常数，q是单元电荷，NA是杂质浓度，k是玻尔兹曼常数，T是温度。
由于其阈值电压可以被设定至一个较高的水平，部分耗尽型SOI MOSFET可以将晶体管的待机漏电流遏制在一个较低的水平。另一方面，全耗尽型SOI MOSFET可以减小亚阈值摆幅并因此实现在低电压下的高速运行。
通过在同一SOI衬底上形成这两种类型的MOSFET并用电路组合，使得具有优异特性和低待机漏电流下高速运行能力的LSI(大规模集成电路)以及电动或电子设备得以实现。
然而，一个部分耗尽型SOI MOSFET的形成要求一种SOI层的厚度TSOI被增大或杂质浓度NA被增加并且根据公式(1)Wmax被减小的设计。
另一方面，一个全耗尽型SOI MOSFET的形成要求一种SOI层的厚度TSOI被减小或杂质浓度NA被降低并且根据公式(1)Wmax被增加的设计。
根据M.J.Sherony et al．的“在SOI MOSFET中阈值电压变化的最小化”(学术文献汇编，1994 IEEE国际SOI会议pp.131-132,1994年10月)，一个阈值电压不由SOI层的膜厚决定且保持一个固定值的区域是一个部分耗尽型MOSFET，一个阈值电压随SOI层膜厚的减小而减小的区域是一个全耗尽型MOSFET。
而且，在上面所引用的参考文献中，59nm的SOI层膜厚和5×1017cm-3的沟道区杂质浓度NA的结果是形成一个部分耗尽型SOIMOSFET，同时，59nm的SOI层膜厚和2×1017cm-3的沟道区杂质浓度NA的结果是形成一个全耗尽型SOI MOSFET。
参照图1A到图1D，下面给出关于已有技术在同一衬底上形成一个全耗尽型MOSFET和一个部分耗尽型MOSFET的半导体器件的一种制作方法的解释说明。在这种方法中，通过改变沟道区的杂质浓度，将一个n沟道部分耗尽型SOI MOSFET和一个n沟道全耗尽型SOI MOSFET形成在同一衬底上。
如图1A所示，元件隔离氧化膜4被首先形成在由硅衬底1、被埋入的氧化膜2和SOI层3所组成的SOI衬底上，进而形成全耗尽型SOI MOSFET结构区12和部分耗尽型SOI MOSFET结构区14。元件隔离氧化膜4形成后的SOI层3的膜厚被设定为例如63nm。
然后，在第一栅极硼注入工序中，硼作为控制阈值用的杂质被注入。在第一栅极硼注入中的用量被设定为一个可以形成一个全耗尽型SOIMOSFET的浓度，例如2×1017cm-3。
然后，如图1B所示，用光刻法在全耗尽型SOI MOSFET结构区12形成由保护层组成的掩膜。然后在第二栅极硼注入工序中硼作为控制阈值用的杂质被有选择地注入在仅限于部分耗尽型SOI MOSFET的结构区14。
在第二栅极硼注入工序中的用量被设定为一个与前面第一栅极硼注入工序的用量结合后可以形成一个部分耗尽型SOI MOSFET的浓度，例如5×1017cm-3。
如图1C所示，然后掩膜被去除，在SOI衬底的所有区域以例如8nm的预定膜厚形成栅氧化膜5。由于栅氧化膜5的形成，SOI层3的膜厚于是被减小至大约59nm。
最后，如图1D所示，栅电极6被形成，接着用于源/漏区结构的杂质被注入，源/漏区7被形成。
上述制作方法导致在全耗尽型SOI MOSFET结构区12中，TSOI1=59nm的SOI层3的膜厚TSOI1和2×1017cm-3的沟道区杂质浓度NA。另一方面，在部分耗尽型SOI MOSFET结构区14中，膜厚TSOI2为59nm，沟道区杂质浓度Na为2×1017cm-3。
然而，在上述方法中，部分耗尽型SOI MOSFET结构区14和全耗尽型SOI MOSFET结构区12的结构仅靠杂质浓度来被区分，这导致部分耗尽型SOI MOSFET14和全耗尽型SOI MOSFET12间的阈值电压Vt较大的差别。例如，在前面所引用的参考文献的例子中，这种差别为0.5V，性能因此被降低。此外，全耗尽型SOI MOSFET12的杂质浓度必须被制作得更低，使得结构易受短沟道效应的影响。
另一方面，部分耗尽型SOI MOSFET14和全耗尽型SOI MOSFET二者各自理想的结构要求SOI层的膜厚和部分耗尽型SOI MOSFET14及全耗尽型SOI MOSFET12各自的杂质浓度最佳化，从而导致更多的工序连同更高的制作成本。
本发明的一个目的是不用控制沟道区的杂质浓度而提供一种包含具有优异特性的、在同一衬底上的部分耗尽型SOI MOSFET和全耗尽型SOI MOSFET的半导体器件，和制作这样一个半导体器件的制作方法。
换言之，用于全耗尽型SOI MOSFET的栅氧化膜的膜厚、SOI层的膜厚和沟道区的杂质浓度是通过减少部分耗尽型SOI MOSFET的栅氧化膜的膜厚、SOI层的膜厚和沟道区的杂质浓度而得到。
用这种构造方法，本发明针对的是不控制沟道区的杂质浓度、与已有技术相比无需更多工序的一种包含有在同一衬底上形成的、具有优异的特性和很小的阈值电压差别的一个全耗尽型SOI MOSFET和一个部分耗尽型SOI MOSFET的半导体器件。此外，本发明的这种方法是通过一种理想方法来制作根据本发明的这种半导体器件。
为达到上述目的，根据本发明的这种半导体器件(以下称“第一实施例”)是一种在同一衬底上提供一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件，包括：一个硅衬底；一层被埋入的氧化膜；一层在全耗尽型SOI MOSFET中的膜厚小于在部分耗尽型SOI MOSFET中的膜厚的栅氧化膜；一个在全耗尽型SOI MOSFET中的值小于在部分耗尽型SOIMOSFET中的值的沟道区杂质浓度；一个源/漏区；和一个栅电极。
根据本发明的另一种半导体器件(以下称“第二实施例”)是一种在同一衬底上提供一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件，包括：一个硅衬底；一层被埋入的氧化膜；一层在全耗尽型SOI MOSFET中的膜厚和在部分耗尽型SOI MOSFET中的膜厚相同的栅氧化膜；一层在全耗尽型SOI MOSFET中的膜厚小于在部分耗尽型SOI MOSFET中的膜厚的SOI层；一个在全耗尽型SOI MOSFET中的值小于在部分耗尽型SOI MOSFET中的值的沟道区杂质浓度；一个源/漏区；和一个栅电极。
此外，本发明的制作方法是一种用来制作一个在同一衬底上提供一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件的方法，包括：一个在SOI衬底的SOI层中用隔离元件的方法形成一个全耗尽型SOIMOSFET结构区和一个部分耗尽型SOI MOSFET结构区的步骤，该衬底包含在一个硅衬底上顺序相连的一个被埋入的氧化膜和一个SOI层；一个为控制阈值而以同样的用量、同样的杂质注入全耗尽型SOI MOSFET结构区和部分耗尽型SOI MOSFET结构区二者的SOI层的注入步骤；一个用以在两区域的SOI层上形成一个第一栅氧化膜的第一栅氧化膜形成步骤；一个去除全耗尽型SOI MOSFET结构区的SOI层上的第一栅氧化膜的步骤；以及一个在全耗尽型SOI MOSFET结构区形成比部分耗尽型SOI MOSFET结构区的栅氧化膜薄的一层栅氧化膜的步骤。
本发明的制作方法是一种用来制作一个在同一衬底上提供一个部分耗尽型SOI MOSFET和一个全耗尽型SO1 MOSFET的半导体器件的方法，包括：一个在SOI衬底的SOI层中用隔离元件的方法形成一个全耗尽型SOI MOSFET结构区和一个部分耗尽型SOI MOSFET结构区的步骤，该衬底包含在一个硅衬底上顺序相连的一个被埋入的氧化膜和一个SOI层；一个为控制阈值而以同样的用量、同样的杂质注入全耗尽型SOI MOSFET结构区和部分耗尽型SOI MOSFET结构区二者的SOI层的注入步骤；一个用以在两区域的SOI层上形成一个第一栅氧化膜的第一栅氧化膜形成步骤；一个去除全耗尽型SOI MOSFET结构区的SOI层上的第一栅氧化膜的步骤；一个在全耗尽型SOIMOSFET结构区形成比部分耗尽型SOI MOSFET结构区的栅氧化膜薄的一层栅氧化膜的步骤；一个去除全耗尽型SOI MOSFET结构区和部分耗尽型SOIMOSFET结构区二者的SOI层上的栅氧化膜的步骤；和一个在全耗尽型SOIMOSFET结构区和部分耗尽型SOI MOSFET结构区二者的SOI层上形成一层新的栅氧化膜的步骤。
参照图示了本发明的实施例的附图，本发明的以上和其它目的、特征和优点将会从以下描述中变得显而易见。
图1A至1D是显示根据已有技术制作一个半导体器件的每个步骤的层结构的剖面图；
图2A至2E是显示根据第一实施例制作一个半导体器件的每个步骤的层结构的剖面图；
图3A至3F是显示根据第二实施例制作一个半导体器件的每个步骤的层结构的剖面图。
首先给出关于本发明的第一实施例的解释说明。显示该实施例的图2E是一个剖面图，显示了图2A-2E和图3A-3F所示局部之半导体器件10的层结构，这些与图1A-1D所示局部有相同功能的部分用同样的标号表示。
如图2E所示，该实施例的半导体器件10被提供了在同一SOI衬底上且用元件隔离膜4彼此隔离的全耗尽型SOI MOSFET12和部分耗尽型SOIMOSFET14。SOI衬底包括在硅衬底1上顺序提供的被埋入的氧化膜2和SOI层3。
在半导体器件10的全耗尽型SOI MOSFET12中，栅氧化膜5的膜厚TOX1小于或等于8nm,SOI层3的膜厚TSOI1为56nm，沟道区的硼浓度NA1为3×1017cm-3。另一方面，在部分耗尽型SOI MOSFET14中，栅氧化膜5的膜厚TOX2为12nm,SOI层3的膜厚TSOI2为59nm，沟道区的硼浓度NA2为5×1017cm-3。
参照图2A-2E，关于第一实施例的半导体器件10的制作方法的解释说明在下面给出。图2A-2E是显示制作半导体器件10的每一步骤的层结构的剖面图。
首先，如图2A所示，在包括顺序形成于硅衬底1上的被埋入氧化膜2和绝缘体上外延硅SOI层3的SOI衬底上形成元件隔离氧化膜4，从而形成全耗尽型SOI MOSFET结构区12和部分耗尽型SOI MOSFET结构区14。SOI层3的膜厚在元件隔离氧化膜4形成后被设定为例如65nm。用于控制阈值的栅极硼随后被注入SOI层3，该栅极硼注入的用量被设定为例如5×1017cm-3。
然后，如图2B所示，将膜厚10nm的第一栅氧化膜8生长在SOI衬底的全表面上。在生长第一栅氧化膜8的工序中，SOI层3的表面层的硅被氧化膜的生长所消耗，SOI层3的膜厚因此减小至大约60nm。在生长该栅氧化膜时可以使用一种热氧化法。
然后，如图2C所示，用光刻法和蚀刻法将由保护层组成的掩膜形成在部分耗尽型SOI MOSFET结构区14上，第一栅氧化膜8被有选择地从全耗尽型SOI MOSFET结构区12去除。图2C的局部5代表留存在部分耗尽型SOI MOSFET结构区14上的第一栅氧化膜。
然后，如图2D所示，掩膜被去除，第二栅氧化膜9被生长在衬底的所有区域上。在全耗尽型SOI MOSFET结构区12中，第二栅氧化膜9的膜厚为8nm。为形成第二栅氧化膜9，衬垫第二栅氧化膜9的SOI层3被减薄至56nm的膜厚。另一方面，在留存有第一栅氧化膜的部分耗尽型SOIMOSFET结构区14上，栅氧化膜5的膜厚由于额外的氧化增加至12nm,SOI层3的膜厚变为59nm。
在全耗尽型SOI MOSFET结构区12中，沟道区的硼于形成第一栅氧化膜之时被引入第一栅氧化膜8，随后在氧化膜蚀刻期间被损失掉，沟道区的硼浓度因此从5×1017cm-3下降至3×1017cm-3。
然后，如图2E所示，将栅电极6各自形成于全耗尽型SOI MOSFET结构区12和部分耗尽型SOI MOSFET结构区14。
上述工序的一个结果是，在全耗尽型SOI MOSFET12中栅氧化膜5的膜厚TOX1为8nm,SOI层3的膜厚TSOI1为56nm，沟道区的硼浓度NA1为3×1017cm-3。另一方面，在部分耗尽型SOI MOSFET14中，栅氧化膜5的膜厚TOX2为12nm,SOI层3的膜厚TSOI2为59nm，沟道区的硼浓度NA2为5×1017cm-3。
在本实施例中，不用增加已有技术制作方法的工序数，全耗尽型SOIMOSFET12的SOI层的硼浓度NA1和膜厚TSOI1二者都可以被制作得低于部分耗尽型SOI MOSFET14。
此外，与已有技术只控制沟道区的杂质浓度的例子相比，全耗尽型SOIMOSFET12和部分耗尽型SOI MOSFET14间的阈值电压Vt的差别被减小至0.3V。
此外，全耗尽型SOI MOSFET12的杂质浓度可以被设定为一个高于已有技术的例子的水平，因此可以实现一种抗短沟道效应的结构。
下面给出关于第二实施例的解释说明。图3F是显示该实施例的一个半导体器件的层结构的一个剖面图。
如图3F所示，在用元件隔离膜4隔离的同一SOI衬底上，该实施例的半导体器件20被提供了全耗尽型SOI MOSFET12和部分耗尽型SOI MOSFET14。SOI衬底被提供了位于硅衬底1上的被埋入的氧化膜2和SOI层3。
在半导体器件20的全耗尽型SOI MOSFET12中，SOI层3的膜厚TSOI2为59nm，沟道区的硼浓度NA2为5×1017cm-3。另一方面，在部分耗尽型SOIMOSFET14中，SOI层3的膜厚TSOI1为56nm，沟道区的硼浓度NA1为3×1017cm-3。
与第一实施例的半导体器件10形成对照，本实施例的半导体器件20对于部分耗尽型SOI MOSFET14和全耗尽型SOI MOSFET12有膜厚相同的栅氧化膜5。
参照图3A-3F，关于第二实施例的半导体器件20的制作方法的解释说明在下面给出。图3A-3F是显示了制作半导体器件20的每一步骤的层结构的剖面图。
首先，如图3A所示，在包括顺序形成于硅衬底1上的被埋入氧化膜2和SOI层3的SOI衬底上形成元件隔离氧化膜4，从而形成全耗尽型SOIMOSFET结构区12和部分耗尽型SOI MOSFET结构区14。SOI层3的膜厚在元件隔离氧化膜4形成后被设定为例如65nm。
用于控制阈值的栅极硼随后被注入SOI层3，该栅极硼注入的用量被设定为例如5×1017cm-3。
如图3B所示，随后将膜厚10nm的第一栅氧化膜8生长在SOI衬底上。此时，SOI层3的表面硅被第一栅氧化膜8的生长所消耗，SOI层3的膜厚减小至大约60nm。在生长该栅氧化膜时可以使用一种热氧化法。
如图3C所示，然后用光刻法和蚀刻法将由保护层组成的掩膜形成在部分耗尽型SOI MOSFET结构区14之上，全耗尽型SOI MOSFET结构区12的第一栅氧化膜8被有选择地去除。图3C的局部5代表留存在部分耗尽型SOI MOSFET结构区14上的第一栅氧化膜。
然后，如图3D所示，保护层掩膜被去除，第二栅氧化膜9随后被生长在SOI衬底的所有区域上。在第一栅氧化膜8已被去除的全耗尽型SOIMOSFET结构区12中，栅氧化膜9的膜厚变为8nm,SOI层3的膜厚变为56nm。在全耗尽型SOI MOSFET结构区12中，沟道区的硼于形成栅氧化膜之时被引入第一栅氧化膜8，随后在氧化膜蚀刻期间被损失掉，沟道区的硼浓度因此从5×1017cm-3下降至3×1017cm-3。
另一方面，在留存有第一栅氧化膜5的部分耗尽型SOI MOSFET结构区14之上，栅氧化膜的膜厚由于额外的氧化变为12nm,SOI层3的膜厚变为59nm。
从全耗尽SOI MOSFET形成区12和部分耗尽SOI MOSFET形成区14完全去除第二栅氧化膜9，如图3E所示。
然后，如图3F所示，具有8nm膜厚的第三栅氧化膜23被生成，接着栅电极6被形成。
在第二实施例中，全耗尽型SOI MOSFET12和部分耗尽型SOI MOSFET14同第一实施例的一样有不同的SOI膜厚和杂质浓度，但是本实施例还包括具有与栅氧化膜同样膜厚的栅氧化膜23。
用特定的术语描述本专利的最佳实施例时，这些描述只是为了阐明目的，应得到理解的是，未超出下面的权利要求书的精神实质和范围的改变和变化也可能会被实现。

Claims (9)

1．一个于同一衬底上被提供了一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件，包括：
一个硅衬底；
一层被埋入的氧化膜；
一层在全耗尽型SOI MOSFET中的膜厚小于在部分耗尽型SOI MOSFET
中的膜厚的栅氧化膜；
一个在上述全耗尽型SOI MOSFET中的膜厚小于在上述部分耗尽型SOI
MOSFET中的膜厚的SOI层；
一个沟道区杂质浓度，它在上述全耗尽型SOI MOSFET中的浓度低于
在上述部分耗尽型SOI MOSFET中的浓度；
一个源/漏区；和
一个栅电极。
2．一个于同一衬底上被提供了一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件，包括：
一个硅衬底；
一层被埋入的氧化膜；
一层在全耗尽型SOI MOSFET中的膜厚和在部分耗尽型SOI MOSFET中
的膜厚相同的栅氧化膜；
一个在上述全耗尽型SOI MOSFET中的膜厚小于在上述部分耗尽型SOI
MOSFET中的膜厚的SOI层；
一个沟道区杂质浓度，它在上述全耗尽型SOI MOSFET中的浓度低于
在上述部分耗尽型SOI MOSFET中的杂质浓度；
一个源/漏区；和
一个栅电极。
3．一种用于制作如权利要求1的一个于同一衬底上被提供了一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件的方法，包括步骤：
在SOI衬底的SOI层中用隔离元件的方法形成一个全耗尽型SOI MOSFET
结构区和一个部分耗尽型SOI MOSFET结构区，该衬底包含在一个硅
衬底上顺序相连的一个被埋入的氧化膜和一个SOI层；
为控制阈值而以同样的用量、同样的杂质注入上述全耗尽型SOI MOSFET
结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层；
在上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结
构区二者的SOI层上形成第一栅氧化膜；
去除上述全耗尽型SOI MOSFET结构区的SOI层上的上述第一栅氧化
膜；和
在上述全耗尽型SOI MOSFET结构区形成比上述部分耗尽型SOI MOSFET
结构区的栅氧化膜薄的一层栅氧化膜。
4．一种用于制作如权利要求2的一个于同一衬底上被提供了一个部分耗尽型SOI MOSFET和一个全耗尽型SOI MOSFET的半导体器件的方法，包括步骤：
在SOI衬底的SOI层中用隔离元件的方法形成一个全耗尽型SOI MOSFET结构区和一个部分耗尽型SOI MOSFET结构区，该衬底包含在一个硅衬底上顺序相连的一个被埋入的氧化膜和一个SOI层；
为控制阈值而以同样的用量、同样的杂质注入上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层；
在上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层上形成第一栅氧化膜；
去除上述全耗尽型SOI MOSFET结构区的SOI层上的上述第一栅氧化膜；
在上述全耗尽型SOI MOSFET结构区形成比上述部分耗尽型SOI MOSFET结构区的栅氧化膜薄的一层栅氧化膜；
去除上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层上的栅氧化膜；和
在上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结
构区二者的SOI层上形成一层新的栅氧化膜。
5．一种制作如权利要求4的一个半导体器件的方法，其中，在上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层上形成一层新的栅氧化膜的上述步骤中，同样膜厚的一层栅氧化膜被形成在上述全耗尽型SOI MOSFET结构区和上述部分耗尽型SOI MOSFET结构区二者的SOI层上。
6．一种制作如权利要求3的一个半导体器件的方法，其中：
上述部分耗尽型SOI MOSFET和上述全耗尽型SOI MOSFET为n-沟道MOSFET；和
在上述注入步骤中将硼注入。
7．一种制作如权利要求4的一个半导体器件的方法，其中：
上述部分耗尽型SOI MOSFET和上述全耗尽型SOI MOSFET为n-沟道MOSFET；和
在上述注入步骤中将硼注入。
8．一种制作如权利要求3的一个半导体器件的方法，其中：
在上述第一栅氧化膜形成步骤中，用一种热氧化方法使栅氧化膜形成。
9．一种制作如权利要求4的一个半导体器件的方法，其中：
在上述第一栅氧化膜形成步骤中，用一种热氧化方法使栅氧化膜形成。
CN99105730A 1998-04-15 1999-04-13 半导体器件和制作方法 Pending CN1232300A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10456398A JP3265569B2 (ja) 1998-04-15 1998-04-15 半導体装置及びその製造方法
JP104563/98 1998-04-15

Publications (1)

Publication Number Publication Date
CN1232300A true CN1232300A (zh) 1999-10-20

Family

ID=14383936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99105730A Pending CN1232300A (zh) 1998-04-15 1999-04-13 半导体器件和制作方法

Country Status (5)

Country Link
US (2) US6222234B1 (zh)
JP (1) JP3265569B2 (zh)
KR (1) KR100321560B1 (zh)
CN (1) CN1232300A (zh)
TW (1) TW429593B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359694C (zh) * 2003-04-10 2008-01-02 恩益禧电子股份有限公司 半导体集成电路器件
CN100438031C (zh) * 2001-11-02 2008-11-26 克里微波有限责任公司 提高散热性的绝缘体上硅器件及其制造方法
CN100440537C (zh) * 2006-04-11 2008-12-03 北京大学深圳研究生院 一种部分耗尽的soi mos晶体管及其制作方法
CN100466257C (zh) * 2004-12-22 2009-03-04 恩益禧电子股份有限公司 Cmos半导体器件
CN101937930A (zh) * 2010-08-31 2011-01-05 清华大学 一种高性能场效应晶体管及其形成方法
CN105990374A (zh) * 2015-03-18 2016-10-05 意法半导体(克洛尔2)公司 集成电路和用于制造在集成电路内的至少一个晶体管的方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19983426B4 (de) * 1999-06-03 2005-09-22 Asahi Kasei Microsystems Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit getrennten Schaltungselementausbildungsschichten unterschiedlicher Dicken
US6531738B1 (en) * 1999-08-31 2003-03-11 Matsushita Electricindustrial Co., Ltd. High voltage SOI semiconductor device
KR100675317B1 (ko) * 1999-12-30 2007-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 제조방법
JP2001230315A (ja) 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6492838B2 (en) * 2001-04-11 2002-12-10 Hewlett-Packard Company System and method for improving performance of dynamic circuits
JP2003060199A (ja) 2001-08-10 2003-02-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6551937B2 (en) * 2001-08-23 2003-04-22 Institute Of Microelectronics Process for device using partial SOI
JP2003124345A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6747318B1 (en) * 2001-12-13 2004-06-08 Lsi Logic Corporation Buried channel devices and a process for their fabrication simultaneously with surface channel devices to produce transistors and capacitors with multiple electrical gate oxides
JP3825688B2 (ja) 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
US6855988B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor switching devices
US6856030B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor latches and SRAM devices
US6998722B2 (en) * 2002-07-08 2006-02-14 Viciciv Technology Semiconductor latches and SRAM devices
US6828689B2 (en) * 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
JP3916536B2 (ja) * 2002-09-02 2007-05-16 沖電気工業株式会社 Ｌｓｉデバイスの製造方法
JP2004146622A (ja) 2002-10-25 2004-05-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
KR100489802B1 (ko) * 2002-12-18 2005-05-16 한국전자통신연구원 고전압 및 저전압 소자의 구조와 그 제조 방법
JP2004239704A (ja) * 2003-02-05 2004-08-26 Renesas Technology Corp カンチレバーおよびその製造方法
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US7141459B2 (en) 2003-03-12 2006-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator ULSI devices with multiple silicon film thicknesses
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7449719B2 (en) * 2003-06-04 2008-11-11 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US6940705B2 (en) * 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7071052B2 (en) 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
KR100549008B1 (ko) * 2004-03-17 2006-02-02 삼성전자주식회사 등방성식각 기술을 사용하여 핀 전계효과 트랜지스터를제조하는 방법
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7452778B2 (en) 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
WO2006038164A1 (en) * 2004-10-08 2006-04-13 Koninklijke Philips Electronics N.V. Semiconductor device having substrate comprising layer with different thicknesses and method of manufacturing the same
US7235433B2 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device
US7198993B2 (en) * 2004-12-13 2007-04-03 Texas Instruments Incorporated Method of fabricating a combined fully-depleted silicon-on-insulator (FD-SOI) and partially-depleted silicon-on-insulator (PD-SOI) devices
US7410841B2 (en) * 2005-03-28 2008-08-12 Texas Instruments Incorporated Building fully-depleted and partially-depleted transistors on same chip
US7291521B2 (en) * 2005-04-25 2007-11-06 Freescale Semiconductor, Inc. Self correcting suppression of threshold voltage variation in fully depleted transistors
DE102005022763B4 (de) * 2005-05-18 2018-02-01 Infineon Technologies Ag Elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
JP5230899B2 (ja) * 2005-07-12 2013-07-10 日本電気株式会社 半導体装置の製造方法
US7790527B2 (en) * 2006-02-03 2010-09-07 International Business Machines Corporation High-voltage silicon-on-insulator transistors and methods of manufacturing the same
FR2905519B1 (fr) * 2006-08-31 2008-12-19 St Microelectronics Sa Procede de fabrication de circuit integre a transistors completement depletes et partiellement depletes
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR101420603B1 (ko) * 2007-06-29 2014-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8420455B2 (en) * 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
EP2500933A1 (en) * 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices
CN102646592B (zh) * 2011-05-03 2014-12-03 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
US8722472B2 (en) 2011-12-16 2014-05-13 International Business Machines Corporation Hybrid CMOS nanowire mesh device and FINFET device
US8563376B2 (en) 2011-12-16 2013-10-22 International Business Machines Corporation Hybrid CMOS nanowire mesh device and bulk CMOS device
US8709888B2 (en) 2011-12-16 2014-04-29 International Business Machines Corporation Hybrid CMOS nanowire mesh device and PDSOI device
US8587068B2 (en) 2012-01-26 2013-11-19 International Business Machines Corporation SRAM with hybrid FinFET and planar transistors
US10109492B2 (en) * 2013-02-25 2018-10-23 Globalfoundries Inc. Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
US9252228B2 (en) * 2013-11-29 2016-02-02 Qualcomm Incorporated Threshold voltage adjustment in metal oxide semiconductor field effect transistor with silicon oxynitride polysilicon gate stack on fully depleted silicon-on-insulator
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
FR3051973B1 (fr) * 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
US10062712B1 (en) * 2017-07-26 2018-08-28 Newport Fab, Llc Method to fabricate both FD-SOI and PD-SOI devices within a single integrated circuit
US11348944B2 (en) * 2020-04-17 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor wafer with devices having different top layer thicknesses

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081058A (en) * 1987-12-17 1992-01-14 Nec Corporation Method of manufacturing an insulated gate field effect transistor allowing precise control of operating characteristics
DE69223009T2 (de) * 1991-08-02 1998-04-02 Canon Kk Flüssigkristall-Anzeigeeinheit
JP3502397B2 (ja) 1991-10-25 2004-03-02 株式会社東芝 半導体装置
US5145802A (en) * 1991-11-12 1992-09-08 United Technologies Corporation Method of making SOI circuit with buried connectors
US5479033A (en) * 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
JPH0837312A (ja) 1994-07-25 1996-02-06 Sony Corp Ｓｏｉ型半導体装置及びその製造方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
DE19532380A1 (de) * 1995-09-01 1997-03-06 Siemens Ag Verfahren zur Kontaktlochherstellung
JPH09135030A (ja) 1995-11-08 1997-05-20 Hitachi Ltd 半導体集積回路装置およびそれを用いたコンピュータシステム、ならびに半導体集積回路装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438031C (zh) * 2001-11-02 2008-11-26 克里微波有限责任公司 提高散热性的绝缘体上硅器件及其制造方法
CN100359694C (zh) * 2003-04-10 2008-01-02 恩益禧电子股份有限公司 半导体集成电路器件
CN100466257C (zh) * 2004-12-22 2009-03-04 恩益禧电子股份有限公司 Cmos半导体器件
CN100440537C (zh) * 2006-04-11 2008-12-03 北京大学深圳研究生院 一种部分耗尽的soi mos晶体管及其制作方法
CN101937930A (zh) * 2010-08-31 2011-01-05 清华大学 一种高性能场效应晶体管及其形成方法
CN105990374A (zh) * 2015-03-18 2016-10-05 意法半导体(克洛尔2)公司 集成电路和用于制造在集成电路内的至少一个晶体管的方法

Also Published As

Publication number Publication date
KR19990083271A (ko) 1999-11-25
US6461907B2 (en) 2002-10-08
JPH11298001A (ja) 1999-10-29
KR100321560B1 (ko) 2002-01-23
JP3265569B2 (ja) 2002-03-11
TW429593B (en) 2001-04-11
US20010005030A1 (en) 2001-06-28
US6222234B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
CN1232300A (zh) 半导体器件和制作方法
KR100336277B1 (ko) 동일칩상에고전압및저전압트랜지스터를배치할수있도록하기위해폴리실리콘게이트의도핑에있어서변화를이용하는반도체프로세싱
US7235822B2 (en) Transistor with silicon and carbon layer in the channel region
US8436336B2 (en) Structure and method for a high-speed semiconductor device having a Ge channel layer
CN100342494C (zh) 采用uhv－cvd制作的应变si基底层以及其中的器件
CN2751438Y (zh) 半导体装置
US20020197803A1 (en) Enhancement of p-type metal-oxide-semiconductor field effect transistors
US20010048119A1 (en) Semiconductor device and method of manufacturing the same
CN100346472C (zh) 具多厚度绝缘层上半导体的结构及其形成方法
US7018882B2 (en) Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
KR20040011367A (ko) 반도체 장치
CN1838417A (zh) 半导体结构及其形成方法
CN1828908A (zh) 半导体结构及制造半导体结构的方法
CN1606807A (zh) 带有不同硅厚度的绝缘膜上硅装置
CN1956214A (zh) 场效应晶体管及其制造方法
US6548369B1 (en) Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
CN1217419C (zh) 半导体器件及其制造方法
Le Cam et al. A low cost drive current enhancement technique using shallow trench isolation induced stress for 45-nm node
US5691564A (en) Semiconductor device with high speed operation and high integration
Tsuchiya et al. Femto-second CMOS technology with high-k offset spacer and SiN gate dielectric with oxygen-enriched interface
Horiuchi et al. High-current small-parasitic-capacitance MOSFET on a poly-Si interlayered (PSI:/spl Psi/) SOI wafer
Minegishi et al. A submicron CMOS megabit level dynamic RAM technology using doped face trench capacitor cell
CN100343981C (zh) 一种制造嵌入式闪存的方法
Nishi et al. Physics and device technology of silicon on sapphire
JP3714654B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication