CN1226668C - 布线基板及其制造方法以及其应用 - Google Patents

布线基板及其制造方法以及其应用 Download PDF

Info

Publication number
CN1226668C
CN1226668C CNB031570925A CN03157092A CN1226668C CN 1226668 C CN1226668 C CN 1226668C CN B031570925 A CNB031570925 A CN B031570925A CN 03157092 A CN03157092 A CN 03157092A CN 1226668 C CN1226668 C CN 1226668C
Authority
CN
China
Prior art keywords
substrate
solder
terminal
manufacture method
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031570925A
Other languages
English (en)
Other versions
CN1487359A (zh
Inventor
芦田刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
BOE Technology HK Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1487359A publication Critical patent/CN1487359A/zh
Application granted granted Critical
Publication of CN1226668C publication Critical patent/CN1226668C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0638—Solder feeding devices for viscous material feeding, e.g. solder paste feeding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor

Abstract

在基板上形成的多个端子上边印制钎料时，要做到总能充分确保钎料与端子之间的接触面积。本发明是基板33上形成的与IC封装具备的多个端子对应的多个端子39上印制钎料64时使用的掩模62。该掩模62具有使钎料64通过的开口63，该开口63变成大于端子39。钎料64也许覆盖与端子39邻接的布线38a，但是对其施加回流焊处理，就会分离为一部分64a和另一部分64b，防止布线38a与端子39短路。

Description

布线基板及其制造方法以及其应用
技术领域
本发明是关于①基板上印刷钎料时使用的掩模，(2)使用该掩模进行的布线基板的制造方法，③利用该制造方法制造的布线基板，④使用该布线基板的制造方法的电光装置的制造方法，⑤利用该电光装置的制造方法制造的电光装置，⑥使用该电光装置的制造方法的电子设备的制造方法，以及⑦利用该制造方法制造的电子设备。
背景技术
现有，就基材上装配IC芯片而构成的布线基板来说，大家都知道使用ACF(Anisotropic Conductive Film：各向异性导电膜)，在基材上装配IC芯片的构造(例如，参照专利文献1：特开平10-84002号公报(第5页，第1图)。ACF，例如，如图16中标号201所示，通过把许多导电粒子203分散到绝缘性树脂202中来形成。
在基材206上装配IC芯片204的时候，基材206上边形成的端子207上粘贴ACF201，进而在该ACF201上边载置IC芯片204之后，一边加热该IC芯片204一边向基材206挤压，即，热压粘。
通过该热压粘，IC芯片204的主体部分随着ACF201内的树脂202移动固定到基材206的规定位置。而且，同时在IC芯片204有源面形成的多个电极端子，即凸点208，介以ACF201内的导电粒子203与基材206上的端子207导通。
尽管，在使用ACF201形成的上述布线基板方面，一般除IC芯片204以外，装有电容器、电阻器等这的种电子元件。
通常，这些电子元件经钎料-回流焊(REFLOW)处理焊接装配到基材上。
这样，在基材上装配电容器等所说的电子元件和IC芯片双方的时候，使用ACF201的上述现有布线基板，需要分别接受对ACF201的热压粘处理和上述钎料-回流焊处理的两种处理，因此，存在制造成本将增加的问题。
并且，考虑到使用ACF201进行IC芯片204装配以后，进行钎料回流焊的场合，装配IC芯片204的ACF201，因钎料-回流焊处理时的热而从基材206剥离，也存在发生导通不良的问题。
然而，最近，如BGA(Ball Grid Array：球形格子阵列)和CSP(ChipSized Package：全片封装)那样，实用提供封装底面设置多个端子构造IC封装。就这样的BGA和CSP来说，众所周知，例如，图15(a)和图15(b)所示的构造。
具体点说，图15(a)的IC封装211，采用以密封构件217，覆盖电路基板213的表面上通过焊接丝214焊接的IC芯片216的办法，封装IC芯片216。在电路基板213的IC芯片216搭载面上形成多条布线线路，进而，在电路基板213的背面也形成多条布线线路，这些正反两侧设置的布线线路通过贯通电路基板213的通孔(图未示出)互相导通。而且，背面一侧的多条布线线路各自设置格子状，即矩阵状钎料突起端子218。
并且，图15(b)的IC封装212，是在电路基板213的表面上通过以规定图形配置的多个球电极219焊接IC芯片216，即倒装焊。IC芯片216用密封构件217覆盖加以封装。而且，在电路基板213背面一侧形成的多条布线线路上各自设置，例如格子状，即矩阵状钎料突起端子218。就该IC封装212而言，IC封装212的外形大体与IC芯片216同样大小。
另外，就图15(a)和图15(b)所示的IC封装而言，在电路基板213上搭载IC芯片216，然而大家也都知道，IC芯片216不搭载在电路基板213上，在IC芯片216的端子，即凸点上直接载置钎料突起端子218构造的IC封装，所谓W CSP(Wafer Level Chip Sized Package：全晶片封装)。
图15(a)的IC封装211和图15(b)的IC封装212等IC封装上共同的构造就是在IC封装的底面，即宽大面上设置钎料突起端子218。这样，封装的底面，即宽大面上具有多个钎料突起端子218构造的封装，不是使用ACF等这样的导电粘接要件，而可以借助于钎料突起端子218与布线基板导电连接起来。于是，布线基板上装配IC芯片以外的电子元件时，在此电子元件装配期间，可同时也装配IC芯片，因此，能够降低制造成本。
在基板上装配BGA等这样的封装底面具备端子的IC封装的场合，一般地说，在基板上形成的多个端子上，用印制法安置钎料，其上载置IC封装各端子的方式对位IC封装并固定于基板上，即通过载置，进而，钎料-回流焊处理等使钎料熔融，把IC封装焊接到基板上。
在基板上多个端子上印制钎料的时候，从来，都在该基板上安置在与这些端子对应的位置具有开口的掩模，进而，例如通过用滑动辊在掩模上铺开焊糊，通过其开口，向各基板侧端子上供应钎料。而且，通常，设定掩模的开口大小，或与基板侧端子相同或比它小。这是因为，印制钎料的位置偏离正常位置时，也要使其不发生短路的缘故。
但是，如上述一样，设定掩模的开口大小与基板上的端子相同或比其小的情况下，通过掩模开口供应基板侧端子的钎料与该基板侧端子的接触面，即导通面积将减小，随场合而有发生导通不良的危险。
发明内容
本发明就是鉴于上述问题而完成的发明，其目的在于在基板上形成的多个端子上印制钎料时，时常充分确保钎料与端子之间的接触面积。
(1)为达成上述目的，本发明的掩模是，关于基板上形成使其与IC封装具备的多个端子对应的多个端子上印制钎料时使用的掩模，其特征在于具有使钎料通过的开口，该开口大于所述端子。
按照该构成，通过掩模开口供给基板上的钎料(例如，图6(c)的标号64)面积将比基板33上的端子(例如，图6(c)的标号39)还增大，因而即使具有开口(例如，图6(a)的标号63)的掩模(例如，图6(a)的标号62)位于基板33上偏离正常位置的场合，也能充分确保基板侧端子39与供给其的钎料64之间的接触面积。
(2)另外，所述构成的掩模对基板提供钎料-回流焊处理而使用是理想的。这里，所谓钎料-回流焊处理，就是把IC封装安装后的基板送入升温到规定高温的回流炉中加热处理，通过该处理，使钎料熔融将IC封装焊接到基板上。
如把在比基板上端子宽大的区上供应钎料状态的基板送入回流炉加热，基板端子上以大于该端子的宽大面积供给的钎料就向着该端子收缩硬化。于是，钎焊处理结束以后，能够防止存在钎料从基板上的端子大大超出。
(3)本发明的掩模，例如图6(b)中所示，可对于在多个基板侧端子39中至少一对之间形成导电区38a这样的基板使用。这时，掩模的开口63具有横跨该一对基板侧端子39的一方和所述导电区38a的大小是理想的。
这样一来，供应基板上的钎料，如图6(c)中用标号64所示，位于大于端子39的宽大区，同时变成其一部分覆盖导电区38a。把该基板送入回流炉加热的话，钎料64一方面朝着导电区38a收缩移动，另一方面朝着端子39收缩移动，结果，最初一块凝固的钎料分开成二块。
(4)关于应用所述构成的掩模的布线基板，在互相邻接的一对基板侧端子间，有时配置从一方基板侧端子延伸的布线作为导电区。这时，掩模内的开口具有横跨该布线和一方基板侧端子的大小是理想的。但是，端子间的间距宽大的场合，掩模内的开口不覆盖导电区。
(5)其次，本发明的布线基板的制造方法，关于基板上形成使其与IC封装配备的多个端子对应的多个基板侧端子上各自具有通过掩模开口供给钎料工序的布线基板的制造方法，其特征在于所述钎料对各自所述基板侧端子由大于该基板侧端子的宽大区域供给。
按照该布线基板的制造方法，钎料由大于端子的宽大区域供给，因而即使掩模位于基板上偏离正常位置，也能充分确保基板上的端子与供给其的钎料之间的接触面积。
(6)所述构成的布线基板的制造方法，还具有使供给所述基板上的钎料熔融的钎料回流焊工序是理想的。如把向大于基板上端子的宽大区供应钎料状态的基板送入回流炉加热，基板端子上以大于该端子的宽大面积供给的钎料向着其端子收缩硬化。于是，钎料附带处理结束以后，能够防止存在钎料从基板上的端子大大超出。
(7)其次，本发明的布线基板的制造方法，对于多个基板侧端子中至少一对间形成导电区的这种布线基板是可以应用的。而且此场合，在供给所述钎料的工序中，所述钎料可以覆盖1个基板侧端子的全部，而且，供给所述基板上使其覆盖所述导电区宽度方向的一部分或全部。
这样一来，关于所述1个基板侧端子，可以用钎料切实覆盖其全部。并且，最初，横跨基板侧端子和导电区两者配置的钎料，由钎料-回流焊处理等而引起的钎焊结束以后，随着各自向基板侧端子和导电区收缩而分离，因而其间不会发生短路。但是，端子间的间距宽大的场合，不一定需要覆盖导电区。
(8)关于应用所述构成的布线基板的制造方法的布线基板，有时在互相邻接的一对基板侧端子之间，配置从一方基板侧端子延伸的布线作为导电区。这时，供给基板上的钎料，以横跨该布线和一方基板侧端子的大小配置在基板上是理想的。
这样一来，关于所述一方的基板侧端子，就能够用钎料确实覆盖其全部。并且，最初，横跨基板侧端子和布线两者配置的钎料，由钎料-回流焊处理等而引起的钎焊结束以后，随着各自向基板侧端子和布线收缩而分离，因而其间不会发生短路。
(9)其次，本发明的布线基板，其特征在于利用以上记载的构成的布线基板的制造方法制造的。按照以上记载的构成的布线基板的制造方法，就可使足够量的钎料介在IC封装的端子与基板上的端子之间，因而关于利用该制造方法形成的本发明布线基板，对于IC封装能确实防止发生导通不良。
(10)其次，本发明的电光装置的制造方法，其特征在于具有实施以上记载的构成的布线基板的制造方法的工序。就这里所说的电光装置而言，可以认为是使用液晶作为电光物质的液晶装置、使用有机EL(ElectroLuminescence：电致发光)作为电光物质的EL装置、在利用使用稀薄气体作为电光物质的该气体中发生的等离子体放电的等离子体装置、以及其它各种装置。
按照以上记载构成的布线基板的制造方法，可使足够量的钎料介在IC封装的端子与基板上的端子之间，因而关于利用该制造方法形成的布线基板，关于IC封装能确实防止发生导通不良，故此，能够制造高可靠性的电光装置。
(11)其次，本发明的电光装置，其特征在于利用所述电光装置的制造方法制造的。因此，关于IC封装，能够提供无导通不良的，高可靠性的电光装置。
(12)其次，本发明的电子设备的制造方法，其特征在于具有实施以上记载的构成的电光装置的制造方法工序。因此，关于IC封装，能够提供无导通不良的，高可靠性的电子设备。
(13)其次，本发明的电子设备，其特征在于利用所述构成的电子设备的制造方法制造的。因此，关于IC封装，能够提供无导通不良的，高可靠性的电子设备。
(14)本发明的电光装置的制造方法，可以还具有形成液晶层的工序。因此，能够制成液晶装置作为电光装置。更具体点说，在1块基板上形成电极，在与该1块基板对向的基板上形成对向电极，把单元间隙介在中间互相粘合这一对基板，通过把液晶封入该单元间隙内，在这一对基板间形成液晶层。
按照本发明的电光装置的制造方法，使用本发明钎料印制用掩模形成的布线基板，连接到构成所述液晶装置的一对基板的一方或双方。就这样形成的布线基板而言，关于IC封装，能确实防止发生导通不良，而且能够制造高可靠性的装置作为电光装置。
附图说明
图1是表示本发明的布线基板和电光装置的各自的一实施方案的立体图。
图2是图1中所示电光装置主要部分的液晶板剖面图。
图3是表示图1中所示布线基板剖面构造的剖面图。
图4是表示本发明中使用的IC封装的多个实施方案工序图。
图5是表示本发明的布线基板的制造方法的一个实施方案工序图。
图6是表示本发明的掩模及使用其印制的钎料一例图。
图7是表示本发明的电光装置的制造方法的一个实施方案工序图。
图8是表示图7的制造方法中使用的母板的一例平面图。
图9是表示本发明电子设备的一个实施方案的框图。
图10是表示本发明电子设备的另一个实施方案立体图。
图11是表示本发明电子设备的再一个实施方案立体图。
图12是表示本发明电子设备的再一个实施方案立体图。
图13是表示本发明电子设备的再一个实施方案立体图。
图14是表示本发明电子设备的再一个实施方案立体图。
图15是表示本发明中使用的IC封装的另外多个实施方案图。
图16是表示现有布线基板主要部分剖面构造的剖面图。
具体实施方式
(布线基板的实施方案)
以下，举出布线基板的一个实施方案，说明本发明的布线基板。另外，由此说明的实施方案是为了理解本发明而举例表示的，本发明并不限定于该实施方案。
图1中，标号3表示本发明布线基板的一个实施方案。该布线基板3具有作为基板的FPC(Flexible Printed Circuit：挠性印制电路板)33、装配于该FPC33上的电子元件34、同样作为装配于FPC33上的IC构造体的IC封装36。IC封装36，例如，可由BGA(Ball Grid Array：球形格子阵列)和CSP(Chip Sized Package：全片封装)等构成。
FPC33，如图3所示，由在有挠性的塑料制造的基材37上形成各种要件而形成的。具体点说，例如在由聚酰亚胺形成的基材37的装配侧表面上，例如由Cu(铜)形成布线38a和端子39，在端子39的四周涂布抗蚀剂41，在涂布了抗蚀剂41的区域以外的区域，例如用聚酰亚胺形成覆盖层42a。
并且，基材37的背面侧表面上，例如由Cu形成布线38b，其上全面，例如由聚酰亚胺形成覆盖层42b，进而，至少与IC封装36对应的区域，例如由聚酰亚胺形成增强膜43。
图1中，抗蚀剂41在装配IC封装36和电子元件34的区域内要设置为，使得端子39露出外部。并且，在设有抗蚀剂41的区域以外的整个FPC33上形成覆盖层42a。另外，在与液晶板的连接部分，或与连接器连接的部分，不形成覆盖层42a和抗蚀剂41。并且，与设于FPC33背面侧的布线38b中IC封装36背面对应的铜膜部分38bb，如图3(a)所示，要以宽大面积形成，以便包含整个IC封装36。
该铜膜部分38bb是起到维持IC封装36特性为正常状态的特性维持部件作用，具体点说，具有如下作用。Cu的热传导率比形成基材37的聚酰亚胺要高，因而铜膜部分38bb使IC封装36内发生的热向外部发散。并且，Cu有遮光性，因而铜膜部分38bb防止IC封装36从背面一侧曝露在光下。
并且，铜膜部分38bb比IC封装36形成得宽大，因而借助于该铜膜部分38bb，防止使FPC33在与IC封装36对应的区域内挠曲，防止剪断力、弯曲力等这样的外力作用于IC封装36。进而，图1中，在与形成抗蚀剂41区域对应的FPC33背面，设置增强膜43(参照图3)，进一步防止外力作用于IC封装36。另外，铜膜部分38bb的厚度，例如，设定为30μm以下。
图3中，表面侧的布线38a和背面侧的布线38b，通过贯通基材37的通孔44互相导通。因此，运用FPC33的正反两面，可构成复杂的电路。并且尤其，位于IC封装36背面的铜膜部分38bb上所形成的通孔44，更进一步提高铜膜部分38bb向外部发散IC封装36发热的作用。
IC封装36是其底面，即宽广面有多个端子构造的IC封装。该IC封装36的具体构造，虽然有种种考虑，例如图4(a)所示，但是借助于粘接层47，把支承多个钎料球48的平面状带49接合在IC芯片46的有源面上，进而，可通过用通孔52导通IC芯片46的端子(即，焊盘)和钎料球48来形成。另外，标号51为密封树脂。
并且，粘接层47和平面状带49为透明的场合，就等于IC芯片46的有源面直接曝露在外部的光下。
并且，IC封装36，如图4(b)所示，可用树脂54，把具备多个钎料球48的布线板53粘附到IC芯片46的有源面上，进而可通过用凸点56导通IC芯片46的焊区和钎料球48来形成。
并且，IC封装36，如图4(c)所示，可在IC芯片46的焊区上，直接形成作为钎料突起端子的多个钎料球48，进而，要使钎料球48露出外部，通过用密封树脂57被覆IC芯片46而形成。密封树脂57为透明的场合，就等于IC芯片46的有源面直接曝露在外部的光下。
并且，IC封装36，也可以由图15(a)所示的IC封装211，或由图15(b)所示IC封装212构成。
另外，图4(a)、图4(b)和图4(c)所示的IC封装36、由图15(a)所示的IC封装211、或由图15(b)所示IC封装212等这样的IC封装共同的构造，不是在封装的侧面引出端子，而是在封装的底面，即宽广面设置钎料球48等这样的端子。
(布线基板的制造方法的实施方案)
图1的布线基板3，例如，可用如图5所示的制造方法制作。另外，此后说明的制造方法是为理解本发明而举例表示的，本发明并不限定于本制造方法。
在工序P1，在图3的基材37的正反两面层叠同样厚度Cu层，再在工序P2，把Cu层制成图形并在表面上形成布线38a，背面上形成布线38b。其次，在图5的工序P3，给图1的FPC33内规定区域涂布抗蚀剂41。接着，在工序P4，在图5的工序P2中形成的布线38a、38b的表面，在图1的FPC33正反两面内的规定区域形成覆盖层42a、42b。而且还有，根据需要，在工序P5，给布线上镀Au(金)。
接着，在图5的工序P6，把钎料印制到图1的FPC33上。具体点说，把金属制作的掩模安置在FPC33的全表面或需要的一部分区域的上边，在该掩模上装载焊糊，进而使用滑动辊，在掩模上将该焊糊铺开。这里使用的掩模，与要印制钎料的地方对应形成开口。该开口，通常与FPC33上的端子39对应，因而，借助于滑动辊，在掩模上铺开钎料时，通过开口把钎料装到FPC33的端子39上。
现在，就关于对图1的FPC33要装配IC封装36的区域的钎料处理进行说明。要装配IC封装36的区域，如图6(b)所示，成为由抗蚀剂41包围的区域。该区域内，与IC封装36的端子，例如图4(a)的钎料球48对应，矩阵状形成4×4＝16个端子39。这些端子39上连接有布线38a。特别是，从内部区域存在的4个端子39伸出的布线38a，通过外框区域存在的端子39中彼此相邻的2个端子之间延伸。
上述16个端子39的上边装载钎料之际使用的掩模62，如图6(a)所示，在FPC33上对应各端子39的位置，具有开口63。如在FPC33上规定位置安置该掩模62，各开口63就被放置到FPC33上使各端子39露出外部的位置。本实施方案中，开口63的大小增加到比端子39还大。所以，掩模62上装上焊糊，进而用滑动辊使其焊糊铺开，通过各开口63将钎料供给端子39上，该钎料64，如图6(c)所示供给FPC33上使其覆盖整个端子39。
按照现有的装配方法，钎料由与端子39大约同样大小，或者比其要小的区域供给，因而如果将掩模62装到FPC33上的位置偏离正常位置，就有不能充分确保对端子39的导通面积的问题。对此，按照本实施方案，钎料64用大于端子39的面积来印制，因而即使将掩模62装到FPC33上的位置偏离了也能确保充分的接触面积。
然而，图6(b)中，如位于外框区域的端子39那样，考虑在二个端子39之间形成布线38a这样导电区的场合，开口63的面积增大到比端子39还大的时候，如图6(c)所示，通过开口63，印制后的钎料64往往被覆与端子39相邻的导通区域，即布线38a。
保持这样的状态下，端子39和布线38a因钎料64而短路了，因而不可能实用上提供该焊接构造。但是本实施方案中，现在说明的钎料印制工序(图5的工序P6)以后，决定在工序P8实行回流焊处理，使该钎料64熔融。
这样，使钎料64熔融的话，就通过优化回流焊条件，熔融后的钎料64处于移动的倾向下使其被距离上靠近的金属部件材料拉过来。因此，如图6(c)所示的钎料64一旦受到回流焊处理，如图6(d)所示，钎料64的一方64a被拉向端子39，钎料64的另一方64b被拉向布线38a，结果，钎料6 4分成2个部分64a和64b。因此，不担心端子39与布线38a短路。
图5的钎料印制工序P6结束后，在工序P7，将图1的电子元件34和IC封装36固定，即装到FPC33上的规定位置，即，将电子元件34的端子装到端子39上，进而，把IC封装36的各钎料球48装到端子39上。
然后，在工序P8，把装上电子元件34和IC封装36的FPC33送入升温到规定温度的回流焊炉中加热，因此，装有电子元件34的钎料和IC封装36的钎料球48熔化，进行焊接。这样，对本实施方案的布线基板3，一次回流焊工序，就能够同时焊接电子元件34和IC封装36，因而制造工序简单，制造成本也将降低。
另外，图1中，FPC33一侧的边缘端形成连接端子58，相反一侧边缘端形成连接端子59。布线基板3通过这些连接端子58和59连到外部电子设备，或控制电路。
(关于布线基板的变形例)
就图1中表示的布线基板3而言，使用如图示那样的平面形状FPC33，然而FPC的平面形状也可以是此外的任意形状。并且，虽然把FPC用作基板，但是也能使用象玻璃基板、环氧树脂基板之类，不具有挠性性质的基板。
并且，就图6中表示的实施方案而言，举例表示2个相邻端子39之间设置另外导电区的布线38a的场合。但是本发明也包含不存在布线38a，在2个端子39相邻的部分，印制钎料，使其盖到这些端子39上的场合。
并且，就图6(a)中表示的实施方案而言，掩模62内形成矩阵状多个开口63。可是也可以代之以包括全部开口63的宽大长方形或正方形的区域66作为一个开口，把钎料供给包括全部端子39的整个区域。
(电光装置的实施方案)
以下，就液晶装置而言，说明实施本发明电光装置场合的实施方案。另外，这些说明的实施方案是为了理解本发明而举例表示的，本发明并不限定于该实施方案。
图1中，作为电光装置的液晶装置1，具有液晶板2和布线基板3。布线基板3，可使用上述构成的布线基板。并且，除太阳光、室内光等这些外部光外，采用照明装置的场合，液晶装置1具有照明装置8。图1实施方案的场合，像显示处是液晶板2上表面，因而，照明装置8起到从观察侧的相反一侧供给光的背光作用。
就液晶板2而言，可采用任何方式的液晶板。例如，可以采用不用开关元件的简单矩阵式液晶板、利用TFD(Thin Film Diode：薄膜二极管)等这样的两端型开关元件的有源矩阵式液晶板、TFT(Thin FilmTransistor：薄膜三极管)等这样的三端型开关元件的有源矩阵式液晶板等。现在，作为液晶板假如采用单纯矩阵式液晶板，那么液晶板2构成如下。
液晶板2具有第1基板4a和与其对向的第2基板4b。两个基板4a、4b之中一方表面上，用印制法等，将密封材料6形成大体方形框状。而且，用该密封材料6，将第1基板4a和第2基板4b粘合起来。另外，在密封材料6局部，预先设置液晶注入用的开口7。
图2中，如用密封材料6使第1基板4a和第2基板4b粘合，两个基板间就形成规定高度的间隙，即单元空隙，通过开口7(参照图1)向该单元空隙内注入液晶9。向空隙内注入液晶9完毕，就用树脂等堵塞密封开口7。另外，封入液晶9后的空隙，通常，利用分散到第1基板4a或第2基板4b表面的许多球状的间隔垫11保持其尺寸。
第1基板4a具有，用玻璃、塑料等形成的基材12a，该基材12a的液晶9一侧表面上，例如用Al(铝)形成半透射反射膜13。在该半透射反射膜13上，与作为最小显示单元的显示点对应，矩阵状排列状态形成多个光透射用的开口14。这些开口14，例如，可用光刻处理和蚀刻法形成。
半透射反射膜13的上面，用公知的成膜法，例如旋涂法等形成绝缘膜16。并且，绝缘膜16上，例如以ITO(Indium Tin Oxide：氧化铟锡)为材料，通过光刻处理形成第1电极17a。该第1电极17a是，如图1所示，采取互相平行排列多条直线状电极的办法，从图2箭头D方向看，作为整体形成带状。另外，图1中，为了易于理解表示第1电极17a的排列状态，画出各直线状的间隔比实际要宽，但实际上，第1电极17a是以很窄的间隔，在基材12a上形成许多条。
在图2中，第1电极17a上，例如以聚酰亚胺为材料，例如用印制法形成取向膜18a作为一样厚度的膜。而且，对该取向膜18a施加取向处理，例如摩擦(rubbing)处理，决定液晶9的基板4a一侧取向。并且，在基材12a的外侧表面上，例如用粘贴法，装上偏振板19a。并且，根据需要，在偏振板19a与基材12a之间设置相位差板。
与第1基板4a对向的第2基板4b，具有用玻璃、塑料等形成的第2基材12b，该基材12b的液晶9一侧表面上，例如用颜料分散法、喷墨法等形成滤色片21。该滤色片21是采用从箭头D方向看，按规定图形，例如带状排列、三角形排列、嵌镶排列方式，排列例如R(红)、G(绿)、B(兰)的三原色或C(青)、M(深红)、Y(黄)的三原色而形成。与用于显示图像最小单元的一个显示点对应，配置滤色片21内的1种色要件。而且，对应于R、G、B或C、M、Y的3种色要件成为1个单元，形成1个像素。
进而，滤色片21上，例如以ITO为材料，例如用光刻处理法形成第2电极17b。该第2电极17b是，如图1所示，采用互相平行排列在与上述第1电极17a相垂直方向延伸的多条直线状电极的办法，从图2的箭头D方向看，作为整体形成带状。另外，图1中，为了易于理解表示第2电极17b的排列状态，画出各直线状的间隔比实际要宽，但实际上，第2电极17b是以很窄的间隔，在基材12b上形成许多条。
进而，第2电极17b上，例如以聚酰亚胺为材料，例如用印制法形成取向膜18b作为一样厚度的膜。而且，对该取向膜18b施加取向处理，例如摩擦(rubbing)处理，决定液晶9的基板4b一侧取向。并且，在基材12b的外侧表面，例如用粘贴法，装上偏振板19b。这时，将偏振板19b的偏振轴设定为与第1基板4a一侧的偏振板19a不同的角度。
图1中，第1基板4a具有伸出第2基板4b外侧的部分4c，该伸出部分4c上，例如使用ACF(Anisotropic Conductive Film：各向异性导电膜)装配驱动用IC22a、22b、22c。即，本实施方案中，驱动用IC采用液晶板的基板上直接装配构造的COG(Chip On Glass：玻璃衬底芯片)方式的装配方法。这些IC芯片的输入端子连到第1基板4a的伸出部分4c边缘形成的外部连接端子23。
位于伸出部分4c中央的驱动用IC22b的输出端子，直接连到第1基板4a上形成的第1电极17a。因此，驱动用IC22b驱动第1电极17a。如图2所示，密封材料6中，分散状态下含有多个球状或圆柱状的导通材料24。图1中，在伸出部分4c的两旁边安装的驱动用IC22a和22c，介以这些导通材料24，连到第2基板4b上形成的第2电极17b。由此驱动用IC22a和22c驱动第2电极17b。
图1中，照明装置8具有由塑料等形成的导光体26和与该导光体26的光入射面26a对向配置作为发光源的LED(Light EmittingDiode：发光二极管)27。如图2所示，LED27由LED基板28支撑并配置在规定位置。并且，导光体26的液晶板2侧表面，即光出射面26b上，例如用粘贴法，装上扩散薄板29。并且，在导光体26的液晶板2相反侧表面上，例如用粘贴法装上反射薄板31。并且，整个照明装置8，介以缓冲部件32装到液晶板2上。
液晶板2构成如上，在图2中，第2基板4b外侧，即观察一侧的光是强的场合，该光通过第2基板4b，通过液晶9，进而由半透射反射板13反射，再供给液晶9。另一方面，图1中，驱动用IC22a、22b、22c对每个显示点，控制加到第1电极17a与第2电极17b之间的电压，控制每个显示点的液晶9取向。由半透射反射板13反射供给液晶9的层的光，随液晶9的取向而被调制，采用该调制后的光选择性通过偏振板19b的办法，在观察一侧显示希望的像。本实施方案中，光程上设有滤色片21，因而显示像为彩色像。这样进行反射型的显示。
另一方面，观察一侧的光弱的场合，点亮LED27。这时，从LED27发出的点状或线状光，从导光体26的光入射面26a导入该导光体26内部，在导光体26内部传播以后，从光出射面26b向外部成面状出射。该光通过第1基板4a，进而通过设于半透射反射板13的开口14，供给液晶9的层。该光随液晶9的取向而被调制，在外部显示为像，是与反射型同样的。这样，进行透射式的显示。
图1中，在FPC33的液晶板2一侧边缘形成连接端子58，相反一侧边缘形成连接端子59。而且，形成了连接端子58的FPC33边缘部，借助于ACF61，用热压粘法，接合于第1基板4a的伸出部分4c边缘部。ACF61是采用把许多导电粒子分散到热可塑、热硬化、或紫外线硬化的树脂中的办法形成的，用形成ACF61的树脂，粘合第1基板4a和FPC33，进而借助于ACF61内的导电粒子使FPC33上的端子58和第1基板4a上的端子23导通。
布线基板3的连接端子59连接到图未示出的外部控制电路，例如，移动电话机、移动信息终端等电子设备内包含的控制电路。如果从外部控制电路通过端子59向布线基板3供给信号，电子元件34和IC封装36就实现规定的功能，故此，向驱动用IC22a、22b、22c供给规定的信号，因此，进行由已说过的液晶板2产生的显示。
(电光装置的制造方法的实施方案)
图1的液晶装置1，例如，可用图7所示的制造方法制作。另外，由此说明的制造方法是为理解本发明而举例表示的，本发明并不限定于该制造方法。
图7中，从工序P11到工序P15表示的一连串工序，是用于制造图2的第1基板4a的工序。并且，从工序P21到工序P26表示一连串工序是用于制造图2的第2基板4b的工序。
另外，本实施方案中，不是逐个形成图2所示的第1基板4a和第2基板4b，如图8(a)所示，而是作为，在具有可形成多个第1基板4a的面积的大面积，即大版面母基材4a’上形成第1基板4a的多个部分液晶板图形。并且，如图8(b)所示，认为，在大版面母基材4b’上形成第2基板4b的多个部分液晶板图形。
首先，在图7的工序P11，在图8(a)所示母基材4a’表面上，例如以铝、铝合金、银合金等为材料，通过例如用光刻法的制作图形法，形成半透射反射模13(参照图2)。这时，与各个显示点区域相应，形成开口14。接着，在工序P12，用公知的成膜法，例如旋涂法形成绝缘膜16。
其次，在图7的工序P13，例如以ITO为材料，用公知的制作图形法，例如光刻法和蚀刻处理，形成图2的第1电极17a，进而在工序P14，例如以聚酰亚胺为材料，用涂布和烧结法形成图2的取向膜18a，进而在工序P15，对该取向膜18a施行取向处理，例如摩擦处理，决定液晶取向。按照以上方法，在图8(a)的母基材4a’上，形成图2的第1基板4a多个部分的图形。
另一方面，在图7的工序P21，在图8(b)所示母基材4b’表面上，例如用颜料分散法、喷墨法、其它任意的办法，按规定图形形成图2的滤色片21，进而工序P22，例如以ITO为材料，用公如的制作图形法，例如光刻法和蚀刻处理，形成图2的第2电极17b，进而在工序P23，例如以聚酰亚胺为材料，用涂布和烧结法形成图2的取向膜18b，进而在工序P24，对该取向膜18b施行取向处理，例如摩擦处理，决定液晶取向。
接着，在工序P25，用印制等法，在图8(a)的母基材4b’表面，形成图2的密封材料6，进而在工序P26，分散图2的间隔垫11。按照以上方法，在图8(b)的母基材4b’上，形成图2的第2基板4b多个部分的图形。
按照以上方法，将有多个第1基板4a的母基材4a’和有多个第2基板4b的母基材4b’形成以后，在工序P31，将密封材料6夹在中间使这两个母基材4a’和4b’粘合。因此，形成内藏多个图2的液晶板2的大版面液晶板构造体。
接着，在工序P32，对上述大版面的液晶板构造体进行第1次切断，即1次断开，形成各液晶板部分的液晶注入用开口7露出外部状态的1列很长的液晶板构造体，所谓窄长方形状液晶板构造体。接着，要如以上一样，通过露出外部的液晶注入用开口7，把液晶注入到窄长方形状液晶板构造体内的各液晶板部分的内部，进而然后，用树脂等密封液晶注入用开口7。
接着，在工序P34，对液晶封入后的窄长方形液晶板构造体，进行第2次切断，即2次断开，各自断开图1所示的液晶板2。
通过工序P35，洗净断开后的液晶板2，除去不要的液晶等，然后，在工序P36，例如用粘贴法装上偏振板19a、19b。然后，在工序P37，给第1基板4a的伸出部分4c上装配图1的驱动用IC22a、22b、22c，进而往液晶板2上安装照明装置8。
在以上这种液晶板制造工序之外，在工序P38实行布线基板的制造工序。这要由图5中所示的一连串工序来实现。因此，通过布线基板制造工序P38，制造图1所示的布线基板3。这样制造布线基板3的话，在图7的工序P39，如图1所示，布线基板3就使用ACF61连到第1基板4a的伸出部分4c边缘部分。进而，在工序P40，通过把照明装置8装到液晶板2内，就完成图1的液晶装置1。
就本实施方案的液晶装置1来说，其内部包含的布线基板3是用图5所示的制造方法形成的。即，通过具有利用具备如图6(a)这样的大的开口63或66的掩模62进行印制工序的制造方法，形成布线基板3。因而，在布线基板3中，能够高可靠性装配IC封装36，故此，可以连续长时间正常地维持有关IC的特性。
(变形例)
以上说明，虽然举例表示不用开关元件的单纯矩阵构造液晶装置，但是本发明也可以应用于各显示点上附设二端子型开关元件构造的有源矩阵型液晶装置和各显示点上附设三端子型开关元件构造的有源矩阵型液晶装置。
并且，本发明对液晶装置以外的电光装置也能应用。就这种电光装置而言，例如可以考虑：使用有机EL(Electro Luminescence：电致发光)作为电光物质的EL装置、使用稀薄气体作为电光物质，利用在该气体中发生等离子放电构造的等离子体装置、无机EL装置、电泳动显示装置、或场发射显示装置(电场发射显示装置)等。
(电子设备的实施方案)
以下，举出实施方案说明本发明的电子设备。另外，本实施方案是表示本发明的一例，本发明并不限定于该实施方案。
图9表示本发明电子设备的一个实施方案。这里所示的电子设备由显示信息输出源101、显示信息处理电路102、电源电路103、定时发生器104和液晶装置105构成。而且，液晶装置105具有液晶板107和驱动电路106。
显示信息输出源101具备RAM等的存储器、各种磁盘等的存储部件、或调谐输出数字图象信号的调谐电路等，按照由定时发生器104生成的各种时钟信号，向显示信息处理电路102提供规定格式的图象信号等的显示信息。
其次，显示信息处理电路102具备多种放大和倒相电路、旋转电路、灰度系数校正电路、或箝位电路等的公知电路，执行输入的显示信息处理，把图象信号与时钟信号CLK一起送给驱动电路106。这里，驱动电路106是将扫描线驱动电路(图未示出)和数据线驱动电路(图未示出)，总称检查电路等。并且，电源电路103将规定的电源电压供给上述各构成部件。
液晶装置105，例如，可以与图1所示的液晶装置1同样构成。并且，该液晶装置105，例如可用图7所示的制造方法制造。并且，液晶装置1内包括图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷的钎料，对端子39能够确保充分的接触面积。
图10表示本发明电子设备的另一个实施方案的移动式个人计算机。这里表示的个人计算机110由具备键盘112的主体部分114和液晶显示单元116构成。
该液晶显示单元116，可使用例如图1所示的液晶装置1作为显示部分而构成。并且，该液晶装置1，例如可用图7所示的制造方法制造。并且，液晶装置1内包括的图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷的钎料，对端子39能够确保足够的接触面积。
图11表示本发明电子设备的又一个实施方案的移动电话机。这里表示的移动电话机120具有多个操作按键122、受话口124、送话口126、以及液晶显示单元128。该液晶显示单元128，例如可使用图1所示的液晶装置1而构成。并且，该液晶装置1，例如可用图7所示的制造方法制造。并且，液晶装置1内包括的图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷的钎料，对端子39能够确保足够的接触面积。
图12是作为本发明电子设备的又一个实施方案的数字静象照相机，表示使用液晶装置作为取景器。通常的照相机，对由被摄影物的光图像使胶片感光，数字静象照相机130是借助于CCD(Charge Coupled Device：电荷耦合器件)等这样的摄像元件把被摄影物的光图象进行光电转换，生成摄像信号。
在数字静象照相机130的外壳131背面具有，设置液晶显示单元132，按照由CCD产生的摄像信号，进行显示的构成。因此，液晶显示单元132，起到显示被摄影体的取景器作用。
在外壳131的前面一侧(图中里面一侧)，设置包括光学透镜和CCD等的受光单元133。摄影者确认液晶显示单元132上显示的被摄影物，按下快门按钮134，该时刻的CCD摄像信号就传输到电路基板135的存储器存入其中。
外壳131的侧面，设有视频信号输出端子136和数据通信用的输入输出端子137。根据需要，将电视监视器138连接到视频信号输出端子136，并且，根据需要，将个人计算机139连接到数字通信用的输入输出端子137。存入电路基板135的存储器内的摄像信号，按照规定的操作，输送到电视监视器138或个人计算机139。
液晶显示单元132，例如可利用图1所示的液晶装置1构成。并且，该液晶装置1，可用图7所示的制造方法制造。
并且，液晶装置1内包括图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷钎料，对端子39能够确保足够的接触面积。
图13表示本发明电子设备的又一个实施方案的手表式电子设备。这里表示的手表式电子设备140具有作为支撑于手表主体141的显示部分的液晶显示单元142，该液晶显示单元142，由设于手表主体141内部的控制电路143控制，显示时刻、日期等作为信息。
该液晶显示单元142，例如可利用图1所示的液晶装置1构成。并且，该液晶装置1，可用图7所示的制造方法制造。并且，液晶装置1内包括的图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷的钎料，对端子39能够确保足够的接触面积。
图14表示作为本发明电子设备的又一个实施方案的PDA(PersonalDigital Assistant：个人数字助理)。这里表示的PDA150，其正面面板上具有接触方式，即所谓接触板方式的输入装置151。该输入装置151是透明的，其下配置有作为显示部的液晶装置152。
使用者通过附带的笔式输入工具153接触输入装置151的输入面，选择显示于液晶装置152上的按钮，选择其它的显示，或描绘文字、图形等，输入需要的信息。对该输入信息，通过PDA150内的计算机进行规定的运算，将其运算的结果显示在液晶装置152上。
液晶装置152，例如可利用图1所示的液晶装置1构成。并且，该液晶装置1，例如可用图7所示的制造方法制造。并且，液晶装置1内包括的图1的布线基板3，例如可用图5所示的制造方法制造。图5所示制造方法的钎料印制工序P6中使用的图6(a)的掩模62具有比FPC33上端子39还宽广面积的开口63，因而通过该开口63，往基板33上印刷的钎料，对端子39能够确保足够的接触面积。
(变形例)
另外，就电子设备而言，除以上说明的个人计算机、移动电话机、数字静象照相机、手表式电子设备、PDA以外，还可以举出：液晶电视机、取景器型或监视直视型的视频信号磁带记录器、汽车导航装置、寻呼机、电子笔记本、计算器、文字处理器、工作站、电视电话机、PO S终端器等。
按照本发明，在FPC等这样的基板上通过掩模开口供给的钎料面积变成大于基板上的端子，因而假如掩模偏离正常位置位于基板上的场合，也能充分确保基板的端子与所供给的钎料之间的接触面积。

Claims (7)

1.一种布线基板的制造方法，该布线基板具有：
在基板上形成的多个基板侧端子，和
在所述基板侧端子中至少一对之间形成的导电区，
该制造方法包括在所述基板侧端子上供给钎料的工序，
在所述基板上叠置具有与钎料球连接的多个端子的IC封装，
其特征在于，包括下列工序：
在所述供给钎料的工序中，将所述钎料跨下述区域地供给的工序，该区域包括所述基板侧端子的比该基板侧端子宽广的区域，和该基板侧端子中在至少一对间形成的所述导电区的宽度方向的一部分或全部；
然后，将所述IC封装与所述钎料球和所述多个基板侧端子相对应地叠置的工序；及
使所述钎料球和供给到所述基板侧端子上的钎料熔融，并且使跨所述基板侧端子和所述导电区的钎料，分离在所述基板侧端子和所述导电区上的钎料回流焊工序。
2.按照权利要求1所述的布线基板的制造方法，其特征在于所述导电区是从所述基板侧端子延伸的布线。
3.一种布线基板，其特征在于是利用权利要求1或2所述的布线基板的制造方法制造的。
4.一种电光装置的制造方法，其特征在于包括实施权利要求1或2所述的布线基板的制造方法的工序。
5.一种电光装置，其特征在于是利用权利要求4所述的电光装置的制造方法制造的。
6.一种电子设备的制造方法，其特征在于包括实施权利要求4所述的电光装置的制造方法的工序。
7.一种电子设备，其特征在于是利用按照权利要求6所述的电子设备的制造方法制造的。
CNB031570925A 2002-09-20 2003-09-12 布线基板及其制造方法以及其应用 Expired - Lifetime CN1226668C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002275177A JP3879642B2 (ja) 2002-09-20 2002-09-20 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
JP275177/2002 2002-09-20

Publications (2)

Publication Number Publication Date
CN1487359A CN1487359A (zh) 2004-04-07
CN1226668C true CN1226668C (zh) 2005-11-09

Family

ID=32271445

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031570925A Expired - Lifetime CN1226668C (zh) 2002-09-20 2003-09-12 布线基板及其制造方法以及其应用

Country Status (5)

Country Link
US (1) US7004376B2 (zh)
JP (1) JP3879642B2 (zh)
KR (1) KR100562612B1 (zh)
CN (1) CN1226668C (zh)
TW (1) TW200415425A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573551B2 (en) 2004-05-21 2009-08-11 Sanyo Electric Co., Ltd. Transflective liquid crystal display device and color liquid crystal display device
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
TW200846797A (en) * 2007-05-28 2008-12-01 Wen-Jyh Sah Circuit board and display apparatus
US8071953B2 (en) * 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
WO2014021618A1 (ko) * 2012-07-30 2014-02-06 어레인보우 주식회사 일체형 무기 el 디스플레이 장치 및 이의 제조 방법
KR102046864B1 (ko) * 2013-03-13 2019-11-20 삼성전자주식회사 유연성 디스플레이 장치
JP2016149384A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
JP2016149383A (ja) * 2015-02-10 2016-08-18 パナソニックＩｐマネジメント株式会社 部品実装装置および部品実装方法ならびに部品実装ライン
KR102236034B1 (ko) * 2019-11-14 2021-04-05 삼성전자주식회사 유연성 디스플레이 장치
JP7467168B2 (ja) 2020-03-11 2024-04-15 キヤノン株式会社 撮像素子ユニット及び撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585078A (ja) * 1991-09-25 1993-04-06 Ibiden Co Ltd クリーム半田印刷用メタルマスク
JPH0637437A (ja) * 1992-06-19 1994-02-10 Sony Corp スクリーン印刷方法
JP3364266B2 (ja) 1993-03-17 2003-01-08 ローム株式会社 バンプの形成法
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP3018016B2 (ja) * 1996-10-01 2000-03-13 エイテックス株式会社 表示装置の製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6208791B1 (en) * 1999-04-19 2001-03-27 Gemfire Corporation Optically integrating pixel microstructure
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
TW484195B (en) * 2001-01-18 2002-04-21 Siliconware Precision Industries Co Ltd Processing method for grounding solder structure of tape ball grid array package structure
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6864586B2 (en) * 2003-02-28 2005-03-08 Silicon Integrated Systems Corp. Padless high density circuit board
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Also Published As

Publication number Publication date
KR100562612B1 (ko) 2006-03-17
US7004376B2 (en) 2006-02-28
KR20040025869A (ko) 2004-03-26
CN1487359A (zh) 2004-04-07
US20040222272A1 (en) 2004-11-11
JP2004111809A (ja) 2004-04-08
JP3879642B2 (ja) 2007-02-14
TW200415425A (en) 2004-08-16
TWI292073B (zh) 2008-01-01

Similar Documents

Publication Publication Date Title
CN1132054C (zh) 复合柔性布线基板及其制造方法、电光装置、电子装置
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
CN1160588C (zh) 柔性布线基板、电光装置和电子装置
US6448663B1 (en) Semiconductor device, semiconductor device mounting structure, liquid crystal device, and electronic apparatus
US7948768B2 (en) Tape circuit substrate with reduced size of base film
US6613599B2 (en) Electro-optical device, method of manufacturing electro-optical device, liquid crystal device, method of manufacturing liquid crystal device and electronic apparatus
CN1598649A (zh) 电光装置、挠性布线基板、电光装置制造方法及电子设备
CN1174279C (zh) 布线基板、显示装置、半导体芯片及电子机器
US11239214B2 (en) Display panel and manufacturing method thereof, and display device
CN1834732A (zh) 矩阵型显示装置及其制造方法和热压键合头
CN1356723A (zh) 半导体芯片安装基板、电光装置、液晶装置、电致发光装置及电子机器
CN1226668C (zh) 布线基板及其制造方法以及其应用
CN1263280A (zh) 电光板的连接布线基板、电光装置和电子装置
US20240105893A1 (en) Substrate, backlight module, and display apparatus
US20030117543A1 (en) Structure of a display device
CN1819171A (zh) 信号传输薄膜、显示装置及其制造方法
CN1171117C (zh) 电光装置、电光装置的制造方法及电子装置
JP2010219948A (ja) 表示パネルおよびその製造方法
CN1681377A (zh) 电子部件装配体的制造方法、电子部件装配体及电光装置
CN115457872A (zh) 拼接显示面板及其拼接方法、显示装置
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
TWI242287B (en) Portable camera device
US20230326930A1 (en) Chip-on-film semiconductor package and display apparatus including the same
JP4289092B2 (ja) Ｉｃ実装基板、電気光学装置、電子機器、およびｉｃ実装基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160531

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: Hongkong, China

Patentee before: BOE Technology (Hongkong) Co.,Ltd.

Effective date of registration: 20160531

Address after: Hongkong, China

Patentee after: BOE Technology (Hongkong) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051109