CN1207585A - 半导体装置及半导体装置的引线框架 - Google Patents

半导体装置及半导体装置的引线框架 Download PDF

Info

Publication number
CN1207585A
CN1207585A CN98117109A CN98117109A CN1207585A CN 1207585 A CN1207585 A CN 1207585A CN 98117109 A CN98117109 A CN 98117109A CN 98117109 A CN98117109 A CN 98117109A CN 1207585 A CN1207585 A CN 1207585A
Authority
CN
China
Prior art keywords
lead
wire
chip pad
semiconductor device
encapsulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98117109A
Other languages
English (en)
Other versions
CN100359681C (zh
Inventor
中山雅央
多良胜司
汤浅勇
藤原俊夫
村松薰
吉田升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1207585A publication Critical patent/CN1207585A/zh
Application granted granted Critical
Publication of CN100359681C publication Critical patent/CN100359681C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Abstract

一种半导体装置及其引线框架具有用银糊等固定半导体芯片的方形芯片底座和内侧各端部与芯片底座短边侧端部连接而形成整体的第一引线及内侧各端部以夹持芯片底座的方式分别向外伸出的第二引线。第二引线内侧端部具有沿芯片底座长边一侧端部宽幅形成的宽幅部,同时第二引线在与宽幅部相连接的部分设贯穿孔。半导体芯片通过引线分别与第二引线和芯片底座电连接。该装置可从直流到高频范围使高频半导体装置稳定地工作并使其安装面积缩小。

Description

半导体装置及半导体装置的引线框架
本发明涉及利用表面装有树脂包封型封装的高频电力用半导体装置及其引线框架。
从前，高频半导体装置多半是使用陶瓷封装组成的。但是，近年来，为了实现低成本化，多半是使用包封树脂材料的塑料封装。
下面根据附图，说明用已有的塑料封装用框架制造高频半导体装置的制造方法。
图9(a)示出已有的高频半导体装置制造方法中键合工序的平面结构。如图9(a)的俯视图所示，在方形的芯片底座102的中央部分用银糊103固定高频集成电路所形成的半导体芯片101。若以芯片底座的长边方向作为X轴方向，以短边方向作为Y轴方向，则在芯片底座102的X轴方向的两端部分别连接有接地用的地线104，而在芯片底座102的Y轴方向的两侧部分别沿Y轴方向延伸的同时，在相互之间保持一定距离的多个引线105夹持在芯片底座102的两侧部，而且距该芯片底座102的侧部保持一定的距离，设置芯片底座102部的各端部。利用地线106将设置在半导体芯片101上用于使半导体芯片101接地的地线101a与设在芯片底座102的接地点102a进行电连接。图9(b)示出利用包封树脂107将半导体芯片101、芯片底座102、地线104的内侧及引线105内侧各部进行整体封装之后，结束将各引线形成给定形状的弯曲工序的半导体装置的主视图。图9(c)示出图9(b)的Ⅹ-Ⅹ线的剖视图。图中地线104例如与安装基板109等接地的地面108连接而接地。还有，形成塑料包封树脂材料中，含有热固性环氧树脂和由硅组成的填料等。
一般说来，在高频半导体装置领域内，提高包封树脂107的散热性，即抑制热电阻和缩短地线106是使高频半导体装置从DC(直流)区域至高频区域的全波段稳定工作必不可少的。
然而，如图9(a)所示，所述已有的高频半导体装置由半导体芯片101所产生的热，通过芯片底座102及地线104传导给图9(b)示出的安装基板109上所设置的接地地面108，因此距离兼作由半导体芯片101向包封树脂107外部散热的散热部的接地地面108的传导距离长，而且确保接地地线104与接地地面108的接地面积是困难的。因此，对半导体芯片101所发生的热，不能高效率地散去。在使用半导体芯片101作为电力转换元件时，由于该半导体芯片101所发生的热不能充分地散去，所以存在着半导体芯片101由于发生的热超过控制范围而遭到破坏，从而显著降低可靠性的问题。
尤其，在小型表面安装用的封装过程中，散热特性与机械强度等均成问题。例如，为了提高散热特性而使表面安装用封装在安装一侧底面的包封树脂107的厚度作薄时，则包封树脂107的包封强度变弱，因此存在着引线105和芯片底座102脱离包封树脂材料107的问题。
还有，如图9(a)所示，在芯片底座102的给定位置上机械地搭载半导体芯片101(芯片键合)时，在芯片底座102的半导体芯片101上，在X方向及Y方向上分别发生0.1mm-0.5mm的误差。这样，若在半导体芯片101搭载位置上产生误差，则在如利用地线106连接半导体芯片101上所设置的封装料板101a与芯片底座102上所设置的接地点102a时，使接地点102a由半导体芯片101的侧面向Y方向需要具有0.1mm-0.5mm的搭载界限。因此，在从DC至高频范围将半导体芯片101作为电力变换元件动作时，存在着由地线106的寄生电感作用而产生振荡等动作不稳的问题。
还有，利用银糊材料103等的固着材料将半导体芯片101固定在芯片底座102的给定位置之后，例如与上述一样，在利用地线106连接焊接料板101a与接地点102a时，要考虑银糊材料103向半导体芯片101的周边部分扩散的问题，需要预先设定芯片底座102上的接地点102a自半导体芯片101侧面的偏离，同样地线106的长度也需规定界限。
还有，在将已封装的半导体装置安装在安装基板上时，要使接地引线104和引线105的底面与包封树脂107的底面处于大致相同的位置，在弯曲工序中，要将接地引线104与引线105要适当弯曲。在这个弯曲工序中，要将接地引线104及引线105中自包封树脂107的长度设定为2mm-15mm，因此接地线104及引线105的长度均不能短，所以存在着不能缩小半导体装置安装面积的问题。
本发明的目的是解决上述已有的问题，可使高频半导体装置在从直流到高频范围稳定工作的同时，可缩小高频半导体装置的安装面积。
为了达到上述目的，本发明的构成为，使搭载半导体元件的芯片底座及引线底面至少一部在焊外壳，即包封树脂上露出，同时使该包封树脂上露出的芯片底座及引线的相互露出部分成为大致相同的面。
本发明的第一半导体装置包括芯片底座、和在芯片底座上搭载的半导体元件、内侧端部与芯片底座连接的第一引线、内侧端部通过引线与半导体元件进行电连接的第二引线、将芯片底座和半导体元件与第一引线的内部及第二引线的内部进行整体包封的包封树脂；芯片底座，其底面至少一部分具有从包封树脂底面露出的露出部；第一引线，其底面至少一部分具有从包封树脂底面露出的露出部；第二引线，其底面至少一部分具有从包封树脂底面露出的露出部；芯片底座的露出部与第二引线的露出部大致处于相同的面上。
根据第一半导体装置，芯片底座的底面至少一部分具有从所述包封底面露出的露出部，而且，由于芯片底座的露出部与第二引线的露出部大致处于相同的面上，所以在将包封树脂的底面一侧安装在安装板上时，该芯片底座直接与基片面相接触，因此由半导体元件所发生的热便由芯片底座直接传导给安装基板面上，其结果，缩短了由半导体元件至安装基板的热传导的距离。
还有，第一及第二引线的底面至少一部分分别具有从包封树脂的底面露出的露出部，而且，芯片底座的露出部与第二引线的露出部大致上处于相同的面上，因此在将包封树脂的底面一侧安装在安装基板上时，可在包封树脂的底面与安装基板进行电连接。
在第一半导体装置中，在芯片底座的侧面设有与搭载面大致平行伸出的薄层部，该薄层部由包封树脂覆盖，是理想的。
在第一半导体装置中，薄层部是经过压延芯片底座的侧部而成的，是理想的。
在第一半导体装置中，所述第二引线的内部具有使内侧端部的底面与薄层部底面制成与自包封树脂底面大致相同高度的挠曲部，是理想的。
在第一半导体装置中，第二引线的内部具有内侧端部由底面向上面的方向挠曲的挠曲部，是理想的。
在第一半导体装置中，第二引线的内侧端部的底面与基片的搭载面相比，自包封树脂底面的位置高，是理想的。
在第一半导体装置中，第二引线内侧端部上面一侧的包封树脂厚度，比第二引线内侧端部的底面一侧的包封树脂厚度大，是理想的。
在第一半导体装置中，在挠曲部设置有贯穿第二引线的贯穿孔，是理想的。
在第一半导体装置中，第二引线具有从芯片底座开始，留有间隔以相互夹持芯片底座的方式所设置的至少一对引线，第二引线中至少一引线具有内侧端部宽幅形成的宽幅部，是理想的。
在第一半导体装置中，包封树脂中所含的填料的粒径为100μm以下，是理想的。
在第一半导体装置中，芯片底座的搭载面宽度比底面的宽度大，是理想的。
在第一半导体装置中，半导体元件的上面与第二引线的内侧端部的上面处于自包封树脂的底面大致相同的高度，是理想的。
在第一半导体装置中，第一引线自芯片底座的一端及另一端分别延伸；第二引线具有从芯片底座的侧面开始，留有间隔以相互夹持芯片底座的方式所设的至少一对引线，是理想的。
在第一半导体装置中，在芯片底座的搭载面且在侧部设置伸出的薄层部，是理想的。
在第一半导体装置中，在芯片底座搭载面的周缘部设置自该搭载面大致垂直凸出的凸出部，是理想的。
在第一半导体装置中，芯片底座上凸出部的上面与半导体元件的上面处于自包封树脂的底面大致相同的高度，是理想的。
在第一半导体装置中，芯片底座上凸出部的上面与第二引线内侧端部的上面处于自包封树脂的底部大致相同的高度，是理想的。
在第一半导体装置中，在芯片底座上搭载有二个以上的半导体元件；在芯片底座的搭载面上各半导体元件之间设置凹部或凸部，是理想的。
在第一半导体装置中，第一引线具有在侧部已形成的凹部或凸部，同时第一引线的底面在包封树脂的底面全部露出，是进想的。
在第一半导体装置中，凹部或凸部在包封树脂底面的中心点以非对称的位置方式设置，是理想的。
在第一半导体装置中，在第一引线的内部设置由底面一侧向上面一侧弯曲的弯曲部，并在弯曲部的内部填充包封树脂材料，是理想的。
在第一半导体装置中，包封树脂有凹部，该凹部的底面以分别与第一引线和第二引线相以应的方式被分成镜面部与非镜面部，是理想的。
本发明的第二半导体装置包括芯片底座、在芯片底座上搭载的半导体元件、与芯片底座连接的第一引线、以及从芯片底座侧面开始留有间隔将芯片底座相互夹持设置至少含一对引线；对于芯片底座、第一引线及第二引线至少使它们的底面部的一部分以成为大致相同面的形式，通过包封树脂材料进行整体封装；第二引线内侧端部的上面以比芯片底座的上面更高的方式设置；芯片底座在其上面的第二引线的侧缘部具有从该芯片底座侧面伸出的伸出部；包封树脂材料被充填在第二引线内侧端部及伸出部之间的区域，以及第二引线内侧端部的下侧及伸出部下侧的各区域。
根据第二半导体装置，对于芯片底座、第一引线及第二引线至少使它们的底部的一部分以成为大致相同面的形式，通过包封树脂材料进行整体封装。由于包封树脂材料被填充在第二引线内侧端部下侧及伸出部下侧各区域，是一种表面安装型的半导体装置，所以芯片底座、第一引线以及第二引线很难从由包封树脂材料组成的焊外壳剥离。
在第二半导体装置中，第二引线中至少一引线具有在内侧端部，沿芯片底座侧面延伸且比半导体元件第二引线一侧的长度大，或具有相同宽度的宽幅部，是理想的。
在第二半导体装置中，第二引线的宽幅部和半导体元件通过长度相互大致相同且大致平行的两条以上的引线进行电连接，是理想的。
在第二半导体装置中，芯片底座在其上面的第二引线一侧具有与半导体元件进行电连接的引线连接部，是理想的。
在第二半导体装置中，引线连接部为伸出部，是理想的。
本发明的半导体装置的引线框架包括芯片底座、内侧端部与芯片底座留有间隔并将该芯片底座相互夹持设置的至少含有由一对引线组成的第二引线；在芯片底座侧部设置与搭载半导体元件的搭载面大致平行伸出的薄层部；在第二引线内部设置内侧端部由底面向上面方向弯曲的弯曲部；芯片底座底面至少一部和第二引线底面至少一部形成大致相同的面。
根据本发明的半导体装置的引线框架，芯片底座的底面至少一部和第二引线的底面至少一部形成大致相同的面，因此，在用包封树脂对芯片底座、和在该芯片底座上固着半导体元件以及第一和第二引线进行整体包封时，从该包封树脂的底面露出芯片底座的底面，同时从该包封树脂底面的周缘部分露出第二引线。这样，由半导体元件所产生的热力从芯片底座直接向安装基板传导，因此可缩短热传导距离，而且第二引线内部可在包封树脂底面与安装基板电连接。
还有，在芯片底座设置了与搭载半导体元件的搭载面大致平行伸出的薄层部，因此可利用包封树脂覆盖该薄层部。
还有，在第二引线内部设置内侧端部由底面向上部方向挠曲的挠曲部，因此可利用包封树脂覆盖第二引线内部的底面，同时在芯片底座上搭载的半导体元件的上面与第二引线的内侧端部的上面的位置相接近。
以下对附图作简单说明。
图1为示出本发明实施例1的半导体装置，其(a)为主视图；(b)为(a)的Ⅰ-Ⅰ线剖视图；(c)为仰视图。
图2为示出本发明实施例2的半导体装置，其中(a)为剖视图；(b)为表示芯片底座的剖视图。
图3为表示本发明实施例3的半导体装置，其中(a)为表示芯片底座的主视图，(b)为(a)的Ⅱ-Ⅱ线的剖视图。
图4为表示本发明实施例4的半导体装置，其中(a)为表示芯片底座的主视图，(b)为(a)的Ⅲ-Ⅲ线的剖视图；(c)为表实施例4-变形例中半导体装置的芯片底座的主视图；(d)为(c)的Ⅳ-Ⅳ线的剖视图。
图5为表示本发明实施例5的半导体装置仰视图。
图6为表示本发明实施例6的半导体装置，其中(a)为仰视图；(b)为(a)的Ⅴ-Ⅴ线的剖视图。
图7为表示本发明实施例7的半导体装置的主视图。
图8为表示本发明实施例8的半导体装置的主视图。
图9为表示已有的半导体装置，其中(a)主视图；(b)为包封后的主视图；(c)为(b)的Ⅹ-Ⅹ线的剖视图。
以下对符号说明。
11-半导体芯片(半导体元件)；11a-封装料板；11A-第一半导体芯片(半导体元件)；11B-第二半导体芯片(半导体元件)；12-芯片底座；12a-薄层部(伸出部、引线连接部)；12b-芯片位置控制部(凸部)；12c-阻止固着材料扩散部(凹部)；13d-阻止固着材料扩散部(凸部)；13-固着材料；14-第一引线；14a-凹部；14b-凸部；14c-弯曲部；14A-第一引线；14B-第一引线；14c-第一引线；14D-第一引线；15-第二引线；15a-宽幅部；15b-贯穿孔；15c-挠曲部；16-引线；16A-引线；16B-地线；17-包封树脂；17a-特征标。
实施例1
以下，根据附图说明实施例1
图1为本发明实施例1的半导体装置。其中，图1(a)示出半导体装置的结构主视图；图1(b)示出图1(a)的Ⅰ-Ⅰ线结构剖视图；图1(c)示出该半导体装置安装在基片等侧面的结构仰视图。如图1(a)所示，本半导体装置具有形成高频集成电路的半导体元件的半导体芯片11、在该半导体芯片11上搭载的方形芯片底座12、内侧各端部与芯片底座12短边一侧端部连接形成的第一引线14、内侧各端部夹持芯片底座留有间隔且在外侧分别延伸的一对第二引线15。这里，芯片底座12的半导体芯片11的搭载面通过对第一引线14侧部的一部分有选择地进行压印或弯曲，形成搭载面短边方向的宽度比第一引线的宽度大。
第二引线15的内侧各端部沿芯片底座12的长边一侧的端部宽幅形成，而且具有宽度尺寸比半导体芯片11的长边方向的长度尺寸大或相同的宽幅部15a。在第二引线15与宽幅部15a的连接部分分别设置由上面向下面贯穿第二引线15的贯穿孔15b。
半导体芯片11通过引线16A与第二引线电连接，同时通过地线16B与芯片底座12的第二引线15一侧的伸出部电连接。这样，在本实施例中，将芯片底座12的伸出部作为引线连接部。
另外，在一对第二引线15的各端部设置宽幅部15a，但只要有任何一个也可。
还有，第二引线夹持芯片底座可以相互对向的方式设置，也不一定需要对向。但是，对向设置可使包封树脂材料的保持力变大。
还有，将第二引线15只作成一对，但是也可根据半导体芯片11的大小或电路种类的不同，增加第二引线15。然而，在这种情况下，在芯片引线12的两侧面，第二引线数量未必需要相等。
如图1(b)所示，在第二引线15与宽幅部15a连接的部分，设置由底面向上方向挠曲的挠曲部15c。还有，在芯片底座12的长边一侧的侧部，设置与搭载大致平行伸出的伸出部，即薄层部12a。这些芯片底座12、该芯片底座12上搭载的半导体芯片11、第一引线14的内部及第二引线15的内部通过包封树脂17进行整体包封。
如图1(c)的半导体装置仰视图所示，芯片底座12及在该芯片底座12所连接的第一引线14的底面从包封树脂17的底面全面地露出，第二引线15设置挠曲部15c，因此该第二引线15的底面只在包封树脂17的底面的周缘部露出。尤其，芯片底座12的底面以及第一引线14及第二引线15的内侧的底面均与包封树脂17的底面呈大致相同面而形成的。这里所谓的相同面系指进行半导体装置表面安装时所需的面。
这样，根据本实施例，在包封树脂17的底面，芯片底座12以及在该芯片底座12上连接的第一引线14的底面全面地露出，第二引线部15的底面只在包封树脂的周缘部及其外侧露出，因此若将芯片底座12的底面及第一引线14的内侧底面与安装基板上的地线(未图示)进行连接安装，则由半导体芯片11所发生的热由芯片底座12及第一引线14直接向地接传导，因此，可大幅度地提高散热效果，同时可大幅度地降低由半导体芯片11至地线的寄生电感。因此，在半导体芯片11上所形成的高频集成电路不会受到热损伤，而且可在DC至高频区域稳定的工作。
还有，由于芯片底座12、第一引线14及第二引线15的各底面从包封树脂17的底面露出，所以在该包封树脂的底面与安装基板进行电连接，则可缩小半导体装置的安装面积，同时在使用铝锡合金焊条等固着材料将该半导体装置安装在安装基板等上同时，固着材料会在包封树脂17的底面容易均等的分布，因此可着实地进行电连接，且可提高机械强度。
还有，芯片底座12的底面以及第一引线14及第二引线15的内侧的底面均与包封树脂17的底面形成大致相同的面，因此不需要通常在进行树脂包封工序后对第一引线14及第二引线15的弯曲工序，从而可缩短半导体的组装工序。
尤其，由于在包封树脂17的芯片底座12的薄层部12a的底面一侧的区域填充包封树脂材料，所以即使该芯片底座12及第一引线14的内侧的底面露出，该芯片底座12及第一引线14亦难于剥离。这里，芯片底座12的薄层部12a是经过轧制而形成的，所以芯片底座12不经弯折即很容易而着实地形成薄层部12a，从而可着实地得到搭载面的宽扩及平恒性。若在使用第二引线15的挠曲部15c的曲折模具进行第二引线15的曲折处理的同时，进行上述轧制工序，也可缩短制造工序。还有，薄层部12a不仅在芯片底座12，在第一引线14的两侧部设置，则可进一步提高强度。
还有，薄层部12a的厚度为芯片底座12主体厚度的20％至90％，是理想的。因此，由芯片底座12主体的底面至薄层部12a的底面的高度为芯片底座12主体厚度的10％至80％。
还有，薄层部12a向第二引线15一侧的伸出长度为芯片底座12主体的底面到薄层部12a的底面的距离相等或四倍左右的距离，是理想的。这样作，就可以着实地防止芯片底座12从包封树脂17剥离，同时由于芯片底座12的搭载面宽，因此就可在位于该搭载面边缘部的封装部分设置连接引线的基板。
还有，在芯片底座12不用薄层部12a，也可采用第一引线14对延伸方向呈重直方向的剖面形，为上面大底面小的倒台形部。这样作，由于芯片底座12的底面宽度比搭载面的宽度小，所以可向对底面一侧形成锥形的两面侧的底面一侧的区域填充包封树脂材料。其结果，芯片底座12的底面即使在包封树脂17的底面露出，由于芯片底座12两侧面的下侧所填充的包封树脂材料的作用而可防止芯片底座12从包封树脂17的剥离。这里，在剖面形状为底面对上面绝对小的倒台形(极端时为倒三角形)的情况下，可把锥形侧面视为底面的一部分。尤其，在制成倒台形时，也可以像对芯片底座12的薄层部12a那样，进行压印。
另一方面，由于在各第二引线15的内部设置挠曲部15c，所以在包封树脂17的第二引线15的内侧端部底面一侧的区域填充包封树脂材料，因而即使第二引线15的底面在包封树脂17的底面露出，第二引线15也不会从包封树脂17剥离。还有，通过设置该挠曲部15c，在芯片底座12上设置的半导体芯片11上面与第二引线15上面与包封树脂17底面的位置大致相等，因此缩短了半导体芯片11上所设置的封装料板11a和第二引线15的距离，其结果，可缩短连接封装料板11a与第二引线15的引线16A的长度。
还有，由于在第二引线15的内侧各端部形成宽幅部15a，所以扩大了配设连接第二引线15半导体芯片11的引线16A的面积，因而可增加引线16A的数量，其结果，降低了引线16A布线阻抗及寄生电感，同时增加了引线本身的拉伸强度。
特别是，第二引线15的内侧端部上面与外侧端部上面的高度差，为第二引线15厚度的20％100％，是理想的。
再有，若使第二引线15的内侧端部的底面位置与芯片底座12的薄层部12a的底面位置相等，则在对第二引线15及芯片底座12进行弯曲加工时，或者在利用引线16A连接半导体芯片11的封装料板11a与第二引线15时，要将第二引线15的宽幅一部15a的底面与薄层部12a的底面一起连接，例如可插入由金属组成的具有平坦面的导向夹具，因此可缓解第二引线15及芯片底座12上所产生引线封装面的应力或变形，从而可提高引线键合的精度。
还有，在包封树脂17的上面与第二引线15的宽幅部15a上面之间所填充的包封树脂材料的厚度，与包封树脂17的底面与第二引线15的底面之间所填充的包封树脂材料的厚度相比，大三倍以上，是理想的。这样作，可着实地确保作为焊外壳的包封树脂17的强度。
还有，由于在第二引线15，与宽幅部15a相连接的部分设置贯穿第二引线15的贯穿孔15b，因此在封装工序中，在包封树脂17的宽幅部15a的底面一侧区域充分地填充包封树脂材料。还有，包封树脂材料要均等地填充在焊外壳，包封树脂中所含的填充物的粒径为100μm以下，是理想的。
还有，在本实施例中，是将芯片底座12的平面形状按方形，尤其按长方形说明的，但不局限于这种形状，也可考虑将搭载半导体芯片11、第二引线15或包封树脂17的形状作成所希望的形状。
实施例2
以下，根据附图说明本发明实施例2
图2示出本发明实施例2的半导体装置结构。其中，图2(a)示出该半导体装置的剖面结构；图2(b)只示出芯片底座的剖面结构。图2(a)示出与图1(b)相同，与第一引线(未图示)相连接、对该第一引线延伸方向相垂直方向的剖面结构。在图2(a)中，对于与图1(b)中的示出的结构部件相同的结构部件加相同的符号，故说明从略。在本实施例中的芯片底座12搭载面的两侧分别设置薄层部12a，同时在另一方的薄层部，设置以半导体芯片11厚度的5％至100％厚度、作为与搭载面大致垂直凸出的凸出部的芯片位置控制部12b。与实施例1相同，可进行压印或弯曲成形，而且可在与芯片底座12薄层部12a相同的工序中成形，因而不需要增加新的制造工序。
这样，根据本实施例，由于设置与芯片底座12的搭载面大致垂直凸出的芯片位置控制部12b，所以在芯片封装工序中，将半导体芯片搭载在芯片底座上时，就可以控制芯片底座12搭载面上的搭载位置，所以可使该搭载位置的搭载界限变得最小，其结果，在引线封装工序中可将封装引线的引线长度缩短为搭载界限最小。
还有，在半导体芯片11的上面所形成的封装材料与芯片底座12的上面的距离，可通过芯片位置控制部12b缩短，因此可使地线16B的长度变短。其结果，降低了该地线16B的寄生电感成分，不发生半导体装置的高频特性老化。这里，芯片底座12的芯片位置控制部12b的搭载位高度，被定为半导体芯片11厚度的5％至100％。
还有，芯片位置控制部12b上面的位置，定为与第二引线15的内侧端部上面的位置相等或者变小，是理想的。这样作，在使用包封树脂材料进行封装时，可以防止引线16A与由于包封树脂材料的流出而产生的芯片底座12的芯片位置控制部12b的接触，因此可提高半导体装置制造工序中的可靠性。
还有，如图2(a)所示，第二引线15内侧端部的底面位置以比芯片底座12的薄层层12a的底面位置高的方式设置的，因此在封装工序中，由包封树脂17的包封树脂材料厚度小，所以可着实地将包封树脂材料填充到包封树脂材料难于充分填充的第二引线15的底面一侧的区域。因此，第二引线15难从包封树脂17剥离，并可保持强度。这里，包封树脂材料可着实而均等地填充到包封树脂17的第二引线的底面一侧的区域；包封树脂材料中所含有的填充物粒径为100μm以下，是理想的。
还有，如图2(b)所示，也可以在芯片底座12的两薄层部设置芯片位置控制部12b。
实施例3
以下，根据附图说明本发明的实施例3。
图3示出本发明实施例3的半导体装置的结构，其中图3(a)示出该半导体装置中的芯片底座的平面结构；图3(b)示出图3(a)的Ⅱ-Ⅱ线的剖面结构。在图3(a)及(b)中，对与图2(a)中所示出的结构部件相同的结构部件加相同的符号，故说明从略。如图3(a)所示，在芯片底座12的搭载面上，形成在其中心以内面方形且对芯片底座12长边呈垂直方向延伸、同时对搭载面作成凹部的阻止固着材料扩散部12c；以夹持该阻止固着材料扩散部12c的方式，用由银糊等组成的固着材料13将第一半导体芯片11A与第二半导体芯片11B分别固着在芯片底座上。
这样，还有在一个芯片底座12上搭载多个半导体芯片11A、11B的情况，由于在相互邻近的半导体芯片之间设置有内面方形且剖面有凹形的阻止固着材料扩散部12c，所以阻止固着材料13向搭载面扩散。因此，由于固着材料13不向搭载面上扩散，所以在分别搭载各半导体芯片11A、11B时，就以将芯片底座12的搭载面的搭载界限作小，因此可比较接近地搭载多个半导体芯片11A、11B。其结果，在使用引线将半导体芯片11A与11B之间进行电连接时，缩短了该引线的引线长度，因此降低了该引线的电阻值及寄生电感，在各半导体芯片11A、11B上分别形成的集成电路为高频电路，而这些高频电路在从DC到高频范围均可稳定地工作。这里，阻止固着材料扩散部12c的深度为了保持给定强度，为芯片底座12厚度约95％以下，是理想的。
还有，在利用蚀刻处理形成芯片底座12时，若通过对芯片底座12的搭载面的给定位置进行蚀刻而形成阻止固着材料扩散部12c，则不再需要新的制造工序。
实施例4
以下，根据附图说明本发明的实施例4。
图4示出本发明实施例4的半导体装置的结构，其中，图4(a)示出芯片底座的平面结构；图4(b)示出图4(a)的Ⅲ-Ⅲ线的剖面结构。在图4(a)及(b)中，由于对与图3(a)示出的结构部件相同的结构部件加相同的符号，故说明从略。如图4(a)所示，在芯片底座12的搭载面上，形成由导电体组成，在中心部以内面方形且对芯片底座12长边沿垂直方向延伸、同时作为对搭载面凸出的凸出部的阻止固着材料扩散部12d；以夹持该阻止固着材料扩散部12d的方式，利用由银糊等组成的固着材料13将第一半导体芯片11A与第二半导体芯片11B分别固着在芯片底座上。
根据本发明实施例，在一个芯片底座12上搭载多个第一半导体芯片11A与第二半导体11B时，在相互邻近的半导体芯片之间可设置内面呈方形且剖面方形的阻止固着材料扩散部12d，因此可阻止固着材料13向搭载面扩散。从而可将分别搭载半导体芯片11A、11B时的搭载界限作得小，其结果，由于使多个半导体基芯11A、11B更加接近搭载，就可缩短引线封装用的引线长度。这里，来自阻止固着材料扩散部12d搭载面的高度为芯片底座12厚度的5％至100％是理想的。
这样作，不仅可阻止固着材料13的扩散，而在使用引线16对各半导体芯片11A、11B与芯片底座12进行电连接时，可连接各半导体芯片11A、11B的封装料板11a与阻止固着材料扩散部12d的上面，可更进一步缩短引线16的引线长度，从而可更加进一步地减少引线16的寄生电感。
还有，由于阻止固着材料扩散部12d从芯片底座12的搭载面上凸出，所以可将该搭载面上的搭载界限作得小，因此可获得将芯片底座12上搭载的各半导体芯片11A、11B的搭载位置控制在最佳位置的控制效果。
实施例4的变形例
以下，根据附图说明本发明的实施例4的变形例。
图4(c)示出本发明实施例半导体装置的芯片底座的平面结构。图4(d)示出图4(c)的Ⅳ-Ⅳ线的剖面结构。在图4(c)及(d)中，对于与图4(a)中所示出的结构部件相同的结构部件加相同的符号，故说明从略。如图4(c)所示，本变形例是这样形成的，即在芯片底座12的搭载面上形成由导电体组成、内面呈方形且对芯片底座12长边沿垂直方向延伸、同时对搭载面作凸出部，并形成与半导体芯片数相对应的数个阻止固着材料扩散部12d，因此可将搭载面上的搭载位置控制在每个半导体芯片上。
还有，由于各阻止固着材料扩散部12d具有导电性，所以若能在各半导体芯片上形成的封装料板上通过引线16与最近位置的阻止固着材料扩散部12d相连接，则将增加将引线16作成最短的布线自由度。
实施例5
以下，根据附图说明本发明的实施例5。
图5(a)至(c)示出本发明实施例5的半导体装置基板等安装的底面一侧的平面结构。在图5(a)中，对于图1(c)中示出的结构部件相同的结构部件加相同的符号，故说明从略。如图5(a)所示，在芯片底座12整体形成的第一引线14A上，在芯片底座12侧的各端部且在两侧，分别形成凹部14a，因此便成为第一引线14A更难于从芯片底座12剥离。
特别是，若改变凹部14a的尺寸大小，在引线中将该凹部14a作为标准的标准引线定义时，可作为特征标使用，因此即可简化在包封树脂17中设该特征标的工序。
尤其，如图5(b)第一引线14B所示，不使用第一引线14A的凹部14a，而设置与安装面大致平行凸出的凸部14b，也可获得同样效果。
还有，如图5(c)第一引线14C所示，在一方的第一引线14C设置凸部14b，而在另一方的第一引线14C设置凹部14a的情况下，由于对包封树脂17的安装面的中心不是点对称，所以使用凹部14a及凸部14b，则该凹部14a及凸部14b即容易且着实地成为标准引线的特征标。
实施例6
以下，根据附图说明本发明实施例6。
图6示出本发明实施例半导体装置，其中，图4(a)示出在基板等上面安装的底侧面的平面结构，其中图6(b)示出图6(a)的Ⅴ-Ⅴ线的剖面结构。在图6(a)及(b)中，对于与图1(a)示出的结构部件相同的结构部件加相同的符号，故说明从略。如图6(b)所示，在与芯片底座12相连接的第一引线14D，在芯片底座12侧的各端部分别形成由底面一侧向上面一侧弯曲的弯曲部14C。
根据本实施例，如图6(a)所示，由于在第一引线14D设有弯曲部14C，所以在用包封树脂材料包封半导体芯片11及芯片底座12等时，通过包封树脂材料填充到该弯曲部14C的内侧，被填充的包封树脂材料与处于弯曲部14C外侧的包封树脂材料形成整体，所以芯片底座12及第一引线14D确实难于从包封树脂17剥离。
还有，第一引线14D由于形成有经过弯曲而形成的弯曲部14C，所以增加了第一引线14D的强度，因而可使包封树脂17更加小型化，并确保该包封树脂17的强度。
实施例7
以下，根据附图说明本发明实施例7。
图7示出本发明实施例7半导体装置上面一侧的平面结构。如图7所示，在将第一引线14及第二引线15整体包封的包封树脂17上面的中心部分设置有剖面凹形且其底面由镜面部与非镜面部组成的特征标17a。
若使用这种特征标17a，则可容易对引线中成为标准的标准引线下定义，因此可简化在包封树脂17中设置特片标的工序。特征标17a中非镜面部分对镜面部分的比例为1％至99％，50％是理想的。
还有，在封装工序中，在包封处理之后从给定模具中取出包封树脂17时，也可以作为接触取出推顶杆前端的部位。而且，特征标17a的形成位置也不局限包封树脂17的上面。
实施例8
以下，根据附图说明本发明实施例8。
图8示出本发明实施例8半导体装置上面一侧的平面结构。如图8所示，由第一引线14及第二引线15整体包封的包封树脂材料所组成的包封树脂17，具有圆形。因此，与已有的方形包封树脂17相比较，减少了除去四角部分的包封树脂材料的量，因此可谋求半导体装置安装面的缩小以及轻量化。
本发明的效果如下。
根据本发明第一半导体装置，在将包封树脂的底面一侧安装在安装基板上时，由于芯片底座的露出部直接与基板面相接触，由半导体元件发生的热由芯片底座直接传导至安装基板，因此缩短了由半导体元件至安装基板的热传导距离。因此，提高了散热性，从而芯片底座上的半导体元件不受热的损伤，且可稳定地工作。还有，若第一引线为接地引线，则由于可大幅度地降低第一引线的寄生电感，因此即使在高频范围也可实现稳定的工作。
还有，由于芯片底座的露出部与第二引线所露出部大致处于相同面上，所以在将包封树脂的底面一侧安装在安装基板上时，可通过包封树脂的底面与安装基板进行电连接，因此从实质上可缩小安装面积。还有，由于不需要对第二引线的弯曲工序，所以可缩短半导体装置的组装工序。
在第一半导体装置中，在芯片底座的侧部设置与搭载面大致平行伸出的薄层部。若该薄层部为包封树脂所覆盖，则即使第一引线及芯片底座的底面全面地从包封树脂露出，也可防止第一引线及芯片底座从包封树脂剥离。
在第一半导体装置中，若薄层部通过芯片底座的侧部经过轧制而形成的，则可确保芯片底座搭载面的薄层部的平坦性。
在第一半导体装置中，第二引线的内部具有将内侧端部的底面与薄层部底面定为与自包封树脂底面大致相同高度的挠曲部，这样，在用模具进行第一引线、第二引线及芯片底座成型时，即可通过同一工序对它们进行加工。而且在进行引线键合时，在第二引线内侧端部底面与薄层部底面可插入支承引线的导向夹具，因此可进一步提高引线键合的精度。
在第一半导体装置中，若第二引线的内部具有内侧端部由底面向上面方向弯曲的弯曲部，则第二引线的底面即使在包封树脂底面的周缘部露出，由于包封树脂覆盖了第二引线挠曲部一侧的底面，所以第二引线即不会从包封树脂剥离。
在第一半导体装置中，第二引线的内侧端部底面与芯片底座的搭载面相比，自包封树脂底面的位置高，这样，由于第二引线挠曲部的底面与包封树脂底面的间隔变大，因此增加了填充的包封树脂材料量，从而第二引线难于从包封树脂剥离。
在第一半导体装置中，第二引线内端部的上面一侧的包封树脂厚度，若比第二引线内侧端部的底面一侧的包封树脂厚度大，则可着实地确保作为焊外壳的包封树脂的强度。
在第一半导体装置中，在第二引线挠曲部设置贯穿该第二引线的贯穿孔，通过向贯穿孔填充包封树脂，包封树脂中第二引线内部底面一侧与第二引线内部上面一侧被制成整体，因此，第二引线就更加难于从包封树脂剥离。
在第一半导体装置中，第二引线含有从芯片底座的侧面开始留有间隔并以相互夹持芯片底座的方式所设置的至少一对引线，第二引线中至少一引线具有在内侧端部宽幅形成的宽幅部，这样就可增加使第二引线与芯片底座上的半导体元件进行电连接的引线数，同时可使宽幅部与半导体元件以最短的距离连接，因此可缩短每一根引线的长度。因此，可降低引线的布线阻抗及电感，而且可增加引线拉伸强度，从而可谋求提高半导体元件工作的稳定与机械强度。
在第一半导体装置中，若包封树脂所含的填充物粒径为100μm以下，则由于着实地向第二引线挠曲部所设置的贯穿孔填充包封树脂材料，所以包封树脂材料均匀地填入焊外壳，从而可谋求提高机械强度。
在第一半导体装置中，若芯片底座的搭载面宽度比底面宽度大，则即使在没有薄层部的情况下，由于做成底面一侧变窄的锥状的侧面底面一侧区域被包封树脂所覆盖，所以可防止芯片底座从包封树脂剥离。
在第一半导体装置中，若半导体元件上面与第二引线的内则端部的上面处于自包封树脂大致相同的高度，则在利用引线将半导体元件上面所设置的封装料板与第二引线内侧端部的上面进行电连接时，由于引线的长度变短，可降低引线的布线阻抗及寄生电感，因而可谋求半导体元件工作的稳定。
在第一半导体装置中，第一引线从芯片底座的一端及另一端分别延伸，第二引线含有从芯片底座开始留有间隔并以相互夹持芯片底座的方式所设置的至少一对引线，这样，在将第二引线的一方作为输入端，而另一方作为输出端使用时，可使半导体元件上面所设置的封装料板与第二引线内侧各端部的上面着实地连接。
在第一半导体装置中，若在芯片底座的搭载面的周缘部设置自该周缘部大致垂直凸出的凸出部，则可控制搭载面的半导体元件搭载位置，因而可使搭载位置的搭载界限小，引线的长度变短。还有，若用引线将半导体元件上面设置的封装料板与芯片底座装置面周缘部上设置的凸出部的上面连接，则可更进一步缩短该引线的长度。
在第一半导体装置中，若芯片底座的凸出部的上面与半导体元件的上面处于自包封树脂底面大致相同高度，则可着实地缩短将半导体元件上面设置的封装料板与芯片底座搭载面的周缘部上设置的凸出面的上面进行电连接的引线长度。
在第一半导体装置中，若芯片底座的凸出部的上面与第二引线内侧端部的上面处于自包封树脂的侧面大致相同高度，则在用引线连接半导体元件上面设置的封装料板与第二引线内侧端部时，由于可防止该引线与搭载面上的周缘所设置的凸出部的接触，所以可确保组装的可靠性。
在第一半导体装置中，在芯片底座上搭载两个以上的半导体元件，在芯片底座的搭载面上，在各半导体元件之间设置凹部及凸出部，这样，在封装时，各半导体元件之间设置的凹部或凸出部可阻止分布在芯片底座的搭载面上的固着材料的扩散，因此在将各半导体元件分别搭载在芯片底座时，可使芯片底座的搭载面上的搭载界限变小。其结果，由于可使两个以上的半导体元件更加接近地搭载，所以在用引线进行各半导体之间的电连接时，可缩短该引线的引线长度。
在第一半导体装置中，在一引线具有在侧部形成的凹部或凸出部，同时第一引线的底面在包封树脂的底面全面地露出，这样，即使第一引线的底面在包封树脂的底面全面地露出，该第一引线也很难从包封树脂剥离。而且，由于第一引线的安装侧面在包封树脂的安装侧面全面地露出，所以在基板等上面安装时，由铝锡合金焊条等组成的固着材料容易均匀地扩展，所以可着实地进行电或机械安装。
在第一半导体装置中，若凹部或凸部在包封树脂的底面中心点以非对称的方式设置，则在多数引线以凹部或凸部为标准对标准引线下定义时，可作为特征标使用，因此可简化在包封树脂中设置该特征标的工序。
在第一半导体装置中，在第一引线内部设置由底面一侧向上面一侧弯曲的弯曲部，并在该弯曲部的内侧填充包封树脂，则在提高第一引线的强度的同时，即使第一引线的底面在包封树脂的底面露出，由于在弯曲部内侧填充的包封树脂与在位于弯曲部外侧的包封树脂制成整体，因此可着实地防止第一引线自包封树脂剥离。
在第一半导体装置中，包封树脂有凹部，该凹部的底面以与第一引线及第二引线分别对应的方式分成镜面部与非镜面部，将包封树脂上所形成的凹部底面的镜面部及非镜面部在多数引线中成为标准的标准引线下定义时，可作为特征标使用，因此可简化在包封树脂中设置特征标的工序。
根据本发明的第二半导体装置，由于在第二引线的内侧端部及伸出部之间的区域，以及第二引线内侧端部的下侧及伸出部下侧的各区域均填充包封树脂材料，因此即使是表面安装型的半导体装置，芯片底座、第一引线及第二引线也均难于从包封树脂所组成焊外壳剥离，提高了焊外壳的强度。
在第二半导体装置中，第二引线中至少一引线在内侧端部具有沿芯片底座侧面延伸且比半导体元件的第二引线一侧的长度大或相等宽度的宽幅部，这样，增加了将第二引线与芯片底座上半导体元件进行电连接的引线条数，同时也可以最短的距离连接宽幅部与半导体元件，因此可缩短每条引线的长度。其结果，可降低引线的布线阻抗及电感，而且增加了引线的拉伸强度。
在第二半导体装置中，若第二引线的宽幅部与半导体元件通过相互长度大致相等且大致相平行的两条以上的引线进行电连接，则由于每条线的电特性一致，所以即使在高频范围也可实现稳定的工作。
在第二半导体装置中，若芯片底座在该芯片底座上面的第二线一侧具有与半导体元件进行电连接的引线连接部，则由于芯片底座与第一引线连接，则即可将第一引线作为例如接地用引线。
在第二半导体装置中，若引线连接部为伸出部，则由于芯片底座的搭载面的面积由伸出部扩大了，因此可着实地进行芯片底座与该芯片底座上的半导体元件进行引线键合。
根据本发明的半导体装置的引线框架，在利用包封树脂材料对芯片底座、该芯片底座上固着的半导体元件与第一及第二引线的内部进行整体封装时，芯片底座底面至少一部分自该包封树脂的底面与周缘部露出，同时与芯片底座底面大致呈相同面的第二引线底面至少一部分自该包封树脂的底面的周缘部露出。因此，由于半导体元件所发生的热通过芯片底座直接传导至安装基板，从而缩短了热传导的距离。其结果，提高了散热性，芯片底座上搭载的半导体元件不受热损伤，且可稳定地工作。还有，若将第一引线用作接地用引线，则由于大幅度地降低该引线的寄生电感，所以即使在高频范围也可稳定地工作。
还有，第二引线内部在包封树脂的底面可与安装基板电连接，所以可缩小包封树脂的周缘部引线的长度，可缩小安装面积。
还有，在芯片底座侧部所设置的薄层部由于为包封树脂所覆盖，所以即使芯片底座的底面从包封树脂的底面露出，也可防止芯片底座从包封树脂剥离。
还有，由于在第二引线的内部设置挠曲部，所以第二引线的内侧的底面为包封树脂所覆盖，因此即使第二引线的底面在包封树脂底面的周缘部露出，包封树脂也可覆盖挠曲部一侧的底面。其结果，第二引线不会自包封树脂剥离。
还有，芯片底座上的半导体上面与第二引线内侧端部上面的位置通过挠曲部而接近，因此，在进行半导体元件上面所设置的封装料板与第二引线内侧端部上面的引线键合时，可缩短引线的长度，因而可降底引线的布线阻抗及寄生电感，其结果可谋求半导体元件的工作稳定。
还有，芯片底座底面至少一部与第二引线底面至少一部以形成相同面的方式形成，所以不需要像以前那样在树脂包封后所进行的对引线的弯曲工序，从而可缩短制造工序。

Claims (28)

1．一种半导体装置，包括芯片底座、和在所述芯片底座上搭载的半导体元件、内侧端部与所述芯片底座连接的第一引线、内侧端部通过引线与所述半导体元件进行电连接的第二引线、将所述的芯片底座和半导体元件及第一引线的内部与第二引线的内部进行整体包封的包封树脂，其特征是所述的芯片底座，其底面至少一部分具有从所述包封树脂底面露出的露出部；所述的第一引线，其底面至少一部分具有从所述包封树脂底面露出的露出部；所述的第二引线，其底面至少一部分具有从所述包封树脂底面露出的露出部；所述的芯片底座的露出部与所述的第二引线的露出部大体上处于相同的面上。
2．根据权利要求1所述的半导体装置，其特征是所述芯片底座的侧面设有与搭载面大致平行伸出的薄层部，所述的薄层部由包封树脂所覆盖。
3．根据权利要求2所述的半导体装置，其特征是所述薄层部是经过压延所述芯片底座的侧部而成的。
4．根据权利要求2所述的半导体装置，其特征是所述第二引线的内部具有将内侧端部的底面与所述薄层部的底面制成与自所述包封树脂的底面大致相同高度的挠曲部。
5．根据权利要求1所述的半导体装置，其特征是所述第二引线的内侧端部具有内侧端部由底面向上面的方向挠曲的挠曲部。
6．根据权利要求5所述的半导体装置，其特征是所述第二引线的内侧端部的底面与所述芯片底座的搭载面相比，自所述包封树脂的底面的位置高。
7．根据权利要求5所述的半导体装置，其特征是所述第二引线的内侧端部上面一侧的包封树脂厚度，比所述第二引线内侧端部底面一侧的包封树脂厚度大。
8．根据权利要求5所述的半导体装置，其特征是在所述挠曲部设置有贯穿所述第二引线的贯穿孔。
9．根据权利要求5所述的半导体装置，其特征是所述第二引线具有从所述芯片底座开始，留有间隔以相互夹持所述芯片底座的方式所设置的至少一对引线，所述第二线引中至少一引线具有内侧端部宽幅形成的宽幅部。
10．根据权利要求5所述的半导体装置，其特征是所述包封树脂中所含填料的粒径为100μm以下。
11．根据权利要求1所述的半导体装置，其特征是所述芯片底座的搭载面宽度比底面的宽度大。
12．根据权利要求1所述的半导体装置，其特征是所述半导体元件的上面与所述第二引线的内侧端部的上面处于自所述包封树脂的底面大致相同的高度。
13．根据权利要求1所述的半导体装置，其特征是所述的第一引线自所述芯片底座的一端及另一端分别延伸；所述的第二引线具有从所述芯片底座开始，留有间隔以相互夹持所述芯片底座的方式所设置至少一对引线。
14．根据权利要求13所述的半导体装置，其特征是在所述芯片底座的搭载面且在侧部设置伸出的薄层部。
15．根据权利要求1所述的半导体装置，其特征是在所述芯片底座搭载面的周缘部设置自该搭载面大致垂直凸出的凸出部。
16．根据权利要求15所述的半导体装置，其特征是所述芯片底座上的凸出部的上面与所述半导体元件的上面处于自所述包封树脂的底面大致相同的高度。
17．根据权利要求15所述的半导体装置，其特征是所述芯片底座上凸出部的上面与所述第二引线内侧端部的上面处于自所述包封树脂的底面大致相同的高度。
18．根据权利要求1所述的半导体装置，其特征是所述芯片底座上搭载有二个以上的半导体元件；在所述芯片底座的搭载面上，所述各半导体元件之间设置凹部或凸部。
19．根据权利要求1所述的半导体装置，其特征是所述第一引线具有在侧部已形成的凹部或凸部，同时所第一引线的底面在所述包封树脂的底面全面地露出。
20．根据权利要求19所述的半导体装置，其特征是所述凹部或所述凸部在所述包封树脂底面的中心点以非对称的位置方式设置。
21．根据权利要求1所述的半导体装置，其特征是所述第一引线的内部设置由底面一侧向上面一侧弯曲的弯曲部，并在所述弯曲部的内部填充包封树脂材料。
22．根据权利要求1所述的半导体装置，其特征是所述包封树脂是凹部；该凹部的底面以分别与所述第一引线及所述第二引线相对应的方式被分成镜面部与非镜面部。
23．一种半导体装置，其特征是包括芯片底座、在芯片底座上搭载的半导体元件，与所述芯片底座连接的第一引线、以及从所述芯片底座侧面开始以一定间隔将所述芯片底座相互夹持设置的至少含有一对引线的第二引线；对于所述芯片底座、第一引线及第二引线至少使它们的底面部的一部分以成为大致相同面的形式，通过包封树脂材料进行整体封装；所述第二引线内侧端部的上面以比所述芯片底座的上面更高的方式设置；所述芯片底座在其上面的所述第二引线侧缘部具有从该芯片底座侧面伸出的伸出部；所述的包封树脂材料被填充在所述第二引线的内侧端部及所述伸出部之间的区域，以及所述第二引线内侧端部下侧及所述伸出部下侧的各区域。
24．根据权利要求23所述的半导体装置，其特征是所述第二引线中至少一引线具有在内侧端部，沿所述芯片底座侧面延伸且比所述半导体元件的所述第二引线一侧的长度大，或具有同等宽度的宽幅部。
25．根据权利要求24所述的半导体装置，其特征是所述第二引线的所述宽幅部和所述半导体元件通过长度相互大致相等且大致平行的两条以上引线进行电连接。
26．根据权利要求23所述的半导体装置，其特征是所述芯片底座在其上面的所述第二引线一侧具有与所述半导体元件电连接的引线连接部。
27．根据权利要求26所述的半导体装置，其特征是所述引线连接部为所述的伸出部。
28．一种半导体装置的引线框架，其特征是包括芯片底座、内侧端部与所述芯片底座整体成形的第一引线、内部各端部与所述芯片底座留有间隔并将该芯片底座相互夹持设置的至少含有一对引线的第二引线；在所述芯片底座侧部设置与搭载半导体元件的搭载面大致平行伸出的薄层部；在所述第二引线内部设置内侧端部由底面向上面弯曲的弯曲部；所述芯片底座底面至少一部和所述第二引线底面至少一部形成大致相同的面。
CNB981171095A 1997-07-31 1998-07-31 半导体装置 Expired - Lifetime CN100359681C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP206014/97 1997-07-31
JP20601497 1997-07-31

Publications (2)

Publication Number Publication Date
CN1207585A true CN1207585A (zh) 1999-02-10
CN100359681C CN100359681C (zh) 2008-01-02

Family

ID=16516488

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981171095A Expired - Lifetime CN100359681C (zh) 1997-07-31 1998-07-31 半导体装置

Country Status (3)

Country Link
US (1) US6208023B1 (zh)
EP (1) EP0895287A3 (zh)
CN (1) CN100359681C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359702C (zh) * 2001-04-10 2008-01-02 奥斯兰姆奥普托半导体有限责任公司 辐射元件的芯片引线架、辐射元件及其制造方法
CN100377346C (zh) * 2004-12-23 2008-03-26 旺宏电子股份有限公司 封装件
CN101499450A (zh) * 2008-01-28 2009-08-05 株式会社瑞萨科技 半导体装置及其制造方法
CN101263598B (zh) * 2005-07-18 2010-09-22 高通股份有限公司 集成电路封装及封装集成电路的方法
CN102024773A (zh) * 2009-09-18 2011-04-20 精工电子有限公司 树脂密封型半导体装置及其制造方法
CN104218013A (zh) * 2013-05-29 2014-12-17 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
EP0999591A1 (en) * 1998-11-05 2000-05-10 Texas Instruments Incorporated Semiconductor package
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6342730B1 (en) 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6656768B2 (en) * 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
AU2001268597A1 (en) * 2000-07-06 2002-01-21 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
US6392288B1 (en) * 2000-12-04 2002-05-21 Semiconductor Components Industries Llc Lead frame for assembly for thin small outline plastic encapsulated packages
WO2002069398A2 (en) * 2001-02-27 2002-09-06 Microsemi Corporation Encapsulated die package with improved parasitic and thermal performance
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
DE10137956A1 (de) * 2001-08-07 2002-10-31 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Systemträger für mehrere elektronische Bauteile, sowie Verfahren zur Herstellung derselben
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
US6710432B1 (en) * 2001-11-02 2004-03-23 National Semiconductor Corporation Integrated circuit package with low inductance ground path and improved thermal capability
FR2833802B1 (fr) * 2001-12-13 2004-03-12 Valeo Electronique Module de puissance et ensemble de modules de puissance
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
EP1524689A1 (en) * 2002-07-24 2005-04-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
TW200425427A (en) * 2003-05-02 2004-11-16 Siliconware Precision Industries Co Ltd Leadframe-based non-leaded semiconductor package and method of fabricating the same
EP1658636B1 (en) 2003-08-29 2012-01-04 Infineon Technologies AG Chip support of a lead frame for an integrated circuit package
TWI249832B (en) * 2003-11-10 2006-02-21 Siliconware Precision Industries Co Ltd Lead frame and semiconductor package with the lead frame
US7166905B1 (en) * 2004-10-05 2007-01-23 Integrated Device Technology, Inc. Stacked paddle micro leadframe package
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
JP4810904B2 (ja) * 2005-07-20 2011-11-09 ソニー株式会社 高周波スイッチ回路を有する高周波装置
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP5103731B2 (ja) * 2005-12-12 2012-12-19 三菱電機株式会社 モールドパッケージ
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7821112B2 (en) * 2008-03-09 2010-10-26 Powertech Technology Inc Semiconductor device with wire-bonding on multi-zigzag fingers
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
JP6721346B2 (ja) * 2016-01-27 2020-07-15 ローム株式会社 半導体装置
JP2022131370A (ja) 2021-02-26 2022-09-07 三菱電機株式会社 半導体パッケージ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS5619646A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Resin sealing type semiconductor device
JPS6119149A (ja) * 1984-07-05 1986-01-28 Nec Corp 半導体装置の捺印方法
JPS6129157A (ja) * 1984-07-19 1986-02-10 Seiko Epson Corp 半導体装置
JPS60121742A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd レジンモ−ルド品におけるマ−キング方法
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS61276245A (ja) * 1985-05-30 1986-12-06 Mitsubishi Electric Corp 半導体集積回路装置
JPS627143A (ja) 1985-07-04 1987-01-14 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂成形材料
JPH0783074B2 (ja) * 1985-12-06 1995-09-06 ソニー株式会社 モ−ルドトランジスタ
JPS62138455A (ja) 1985-12-12 1987-06-22 Kohjin Co Ltd アクリル系モノマ−の製造方法
JPS62202539A (ja) * 1986-02-28 1987-09-07 Matsushita Electric Ind Co Ltd 集積回路パツケ−ジおよびその製造方法
JPS6333855A (ja) 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6359343A (ja) 1986-08-27 1988-03-15 アウグスト　ワシリエヴイツチ　オシポフ 不均一媒質の撹拌方法及び装置
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
JPH0369248A (ja) 1989-08-08 1991-03-25 Nec Off Syst Ltd 電話機
JP2804146B2 (ja) 1990-03-16 1998-09-24 株式会社東芝 リードフレームおよび半導体装置
US5089877A (en) * 1990-06-06 1992-02-18 Sgs-Thomson Microelectronics, Inc. Zero power ic module
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH04309254A (ja) * 1991-04-08 1992-10-30 Nec Yamagata Ltd 半導体装置
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
FR2684235B1 (fr) * 1991-11-25 1999-12-10 Gemplus Card Int Carte a circuit integre comprenant des moyens de protection du circuit integre.
IT1252197B (it) * 1991-12-12 1995-06-05 Sgs Thomson Microelectronics Dispositivo di protezione di circuiti integrati associati a relativi supporti.
JP2995119B2 (ja) * 1992-02-17 1999-12-27 アピックヤマダ株式会社 パワートランジスタ用リードフレームの製造方法
JPH05243412A (ja) * 1992-02-28 1993-09-21 Sumitomo Special Metals Co Ltd 半導体パッケージ
JP2993583B2 (ja) * 1992-08-10 1999-12-20 松下電子工業株式会社 樹脂封止型半導体装置
JP3220264B2 (ja) 1992-12-01 2001-10-22 株式会社東芝 半導体装置
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
JPH07211850A (ja) 1994-01-14 1995-08-11 Matsushita Electron Corp 半導体装置
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359702C (zh) * 2001-04-10 2008-01-02 奥斯兰姆奥普托半导体有限责任公司 辐射元件的芯片引线架、辐射元件及其制造方法
US8097937B2 (en) 2001-04-10 2012-01-17 Osram Ag Leadframe and housing for radiation-emitting component, radiation-emitting component, and a method for producing the component
CN100377346C (zh) * 2004-12-23 2008-03-26 旺宏电子股份有限公司 封装件
CN101263598B (zh) * 2005-07-18 2010-09-22 高通股份有限公司 集成电路封装及封装集成电路的方法
CN101499450A (zh) * 2008-01-28 2009-08-05 株式会社瑞萨科技 半导体装置及其制造方法
CN101499450B (zh) * 2008-01-28 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
CN102024773A (zh) * 2009-09-18 2011-04-20 精工电子有限公司 树脂密封型半导体装置及其制造方法
CN102024773B (zh) * 2009-09-18 2014-09-03 精工电子有限公司 树脂密封型半导体装置及其制造方法
CN104218013A (zh) * 2013-05-29 2014-12-17 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法
CN104218013B (zh) * 2013-05-29 2018-11-23 瑞萨电子株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
EP0895287A2 (en) 1999-02-03
EP0895287A3 (en) 2006-04-05
CN100359681C (zh) 2008-01-02
US6208023B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1197156C (zh) 半导体设备
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1156910C (zh) 引线框、使用该引线框的半导体器件及其制造方法
CN1755907A (zh) 半导体器件的制造方法
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1674268A (zh) 半导体器件
CN1424757A (zh) 半导体器件及其制造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1779951A (zh) 半导体器件及其制造方法
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1489192A (zh) 半导体器件制造方法
CN1167127C (zh) 半导体器件
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1160781C (zh) 分立半导体器件及其制造方法
CN1622328A (zh) 半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1913187A (zh) 在导热部分中具有凹部的led封装
CN1204622C (zh) 半导体器件及其制造方法
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1767186A (zh) 引线框架及其半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080102

CX01 Expiry of patent term