CN1199265C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1199265C
CN1199265C CN00122585.5A CN00122585A CN1199265C CN 1199265 C CN1199265 C CN 1199265C CN 00122585 A CN00122585 A CN 00122585A CN 1199265 C CN1199265 C CN 1199265C
Authority
CN
China
Prior art keywords
mentioned
registration mark
forms
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN00122585.5A
Other languages
English (en)
Other versions
CN1281257A (zh
Inventor
小池英敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1281257A publication Critical patent/CN1281257A/zh
Application granted granted Critical
Publication of CN1199265C publication Critical patent/CN1199265C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供一种半导体器件，在焊盘开口工序中，即使对准标志直至侧面被过腐蚀并露出，也可防止在其后的工序中剥离对准标志，在熔丝熔断时可以进行熔丝熔断用的对准标志的检测。该半导体器件，包括：由在半导体衬底上形成的多层的布线构成的多层布线；和在上述半导体衬底上的上述多层布线之间形成的多层的绝缘膜构成的层间绝缘膜，其特征在于还包括：至少在上述层间绝缘膜的最上层的切割线区域中形成的接触孔中埋入而形成的栓塞；在包含上述栓塞的上述层间绝缘膜上且在上述多层布线的最上层中，与上述栓塞接触而形成的对准标志；在上述多层布线的最上层中形成的键合焊盘；和在上述多层布线上形成的钝化膜；且上述钝化膜中的与上述对准标记上和上述键合焊盘上对应的部分被除去。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及在多层布线的最上层上形成对准标志的半导体器件。
背景技术
伴随着半导体存储器的高密度、大容量，要求整个芯片没有缺陷变得不可能，采用内装缺陷补救电路的冗长(冗余)结构成为存储器LSI和存储器混载LSI的常识。
为了代替缺陷单元使用备用单元，通常，一般的技术是在存储由检测器检测出的缺陷单元地址后，利用激光熔断在多晶硅和铝等布线层中形成的熔丝，取代缺陷单元，选择备用单元。
为了熔断熔丝，用最上层的金属布线层形成用于位置重合的对准标志。
图9至图17表示在具有四层金属布线结构的LSI中采用对准标志情况下的以往的制造工序。
首先，如图9所示，在硅衬底11上形成元件分离区域13，而且，把扩散层14那样的无源元件和MOSFET(用15表示栅电极)那样的有源元件形成在元件分离区域13以外的区域中。再有，12的区域是以后作为切割线的芯片之间的区域，在该切割线区域12上配置各种对准标志。
接着，如图10所示，堆积BPSG膜那样的第一层间绝缘膜16，采用CMP(化学机械研磨)方法将第一层间绝缘膜16平坦化。然后，采用光刻法开口形成第一接触孔，采用CVD(化学汽相生长)法将第一钨17埋入接触孔。而且，将第一铝18堆积在整个表面上，采用光刻法构图成预定的图形。
接着，如图11所示，堆积SiO2膜那样的第二层间绝缘膜19，采用CMP方法将第二层间绝缘膜19平坦化。然后，采用光刻法开口第二接触孔，采用CVD法将第二钨20埋入接触孔。而且，将第二铝21堆积在整个表面上，采用光刻法构图成预定形状。
接着，如图12所示，堆积SiO2膜那样的第三层间绝缘膜22，采用CMP方法将第三层间绝缘膜22平坦化。然后，采用光刻法开口第三接触孔，采用CVD法将第三钨23埋入接触孔。而且，将第三铝24堆积在整个表面上，采用光刻法构图成预定形状。
接着，如图13所示，堆积SiO2膜那样的第四层间绝缘膜25，采用CMP方法将第四层间绝缘膜25平坦化。然后，采用光刻法开口第四接触孔，采用CVD法将第四钨26埋入接触孔。而且，将第四铝27堆积在整个表面上，采用光刻法构图成预定形状。
由此，形成第四铝27构成的金属熔丝或键合焊盘，第四铝27的一部分27a成为对准标志。
接着，如图14所示，堆积Si3N4那样的钝化膜28，采用光刻法，腐蚀、并开口键合焊盘29上的钝化膜28。此时，切割线区域12的对准标志27a上的钝化膜28为了防止破裂也被腐蚀，所以对准标志27a被过腐蚀而露出。
如上所述，如果焊盘开口工序时对准标志27a直至侧面都被过腐蚀露出，那么在其后的工序中，如图15所示，会不断造成对准标志27a剥离。对准标志27a被剥离的结果，导致不能检测熔丝熔断用的对准标志27a，从而不能进行熔丝熔断的问题。
此外，在图14所示的工序后，如果实施凸点(电极形成)工序，那么还会发生其它问题。对此，参照图16至图17来说明。
在图14所示的工序后，如图16所示，堆积Ti/Ni/Pd那样的阻挡层金属30，形成光致抗蚀剂31，以便对要形成凸点的键合焊盘29上方的阻挡层金属30开口。而且，利用电解镀方法等，在键合焊盘29上的阻挡层金属30上生长Au凸点32。
接着，如图17所示，在除去抗蚀剂31后，用王水、乙二胺四乙酸等溶液除去在钝化膜28上露出的阻挡层金属30，留下Au凸点32。
此时，按以往的工序仅由第四铝形成的对准标志27a变为电浮置状态，成为可充电的状态。因此，如图17所示，在用王水、乙二胺四乙酸等溶液除去在钝化膜28上露出的阻挡层金属30时，如果所述对准标志27a变为充电状态，那么直至阻挡层金属30下的铝(对准标志27a)都会被腐蚀。
因此，按以往的工序形成的对准标志27a会变为腐蚀状态的对准标志33。因此，导致不能检测熔丝熔断用的对准标志33，不能进行熔丝熔断的问题。
如上所述的以往的半导体器件存在焊盘开口工序时对准标志直至侧面被过腐蚀露出，造成在其后的工序中对准标志剥离，在熔丝熔断时不能检测熔丝熔断用的对准标志，不能进行熔丝熔断的问题。
此外，在凸点工序时，在用溶液除去凸点电极部分以外的区域中露出的阻挡层金属时，存在直至阻挡层金属下的对准标志都被腐蚀，在熔丝熔断时不能检测熔丝熔断用的对准标志，不能进行熔丝熔断的问题。
发明内容
本发明正是为解决上述问题而提出的，其目的在于提供在焊盘开口工序时即使对准标志直至侧面被过腐蚀露出，在其后的工序中也可防止对准标志剥离，在熔丝熔断时可以检测熔丝熔断用的对准标志的半导体器件。
此外，本发明的另一目的在于，提供在用溶液除去凸点电极部分以外的区域中露出的阻挡层金属时，可以防止被腐蚀至阻挡层金属下的对准标志，在熔丝熔断时可以进行熔丝熔断用的对准标志检测的半导体器件。
本发明提供一种半导体器件，包括：由在半导体衬底上形成的多层的布线构成的多层布线；和在上述半导体衬底上的上述多层布线之间形成的多层的绝缘膜构成的层间绝缘膜，其特征在于还包括：至少在上述层间绝缘膜的最上层的切割线区域中形成的接触孔中埋入而形成的栓塞；在包含上述栓塞的上述层间绝缘膜上且在上述多层布线的最上层中，与上述栓塞接触而形成的对准标志；在上述多层布线的最上层中形成的键合焊盘；和在上述多层布线上形成的钝化膜；且上述钝化膜中的与上述对准标记上和上述键合焊盘上对应的部分被除去。
优选地，所述栓塞是导电体，通过在除所述多层布线的最上层以外的下层中形成的布线与所述半导体衬底电连接。
优选地，还包括在所述键合焊盘上形成的凸点。
此外，本发明第二方案的半导体器件的特征在于，在第一方案的半导体器件中，所述栓塞是导电体，通过在所述多层布线的最上层以外的下层中形成的布线，与所述半导体衬底电连接。
附图说明
图1表示本发明第一实施例的半导体器件的一部分制造工序的剖面图。
图2表示图1工序的后续工序的剖面图。
图3表示图2工序的后续工序的剖面图。
图4表示图3工序的后续工序的剖面图。
图5表示图4工序的后续工序的剖面图。
图6表示图5工序的后续工序的剖面图。
图7表示本发明第二实施例的半导体器件的一部分制造工序的剖面图。
图8表示图7工序的后续工序的剖面图。
图9表示以往的半导体器件的一部分制造工序的剖面图。
图10表示图9工序的后续工序的剖面图。
图11表示图10工序的后续工序的剖面图。
图12表示图11工序的后续工序的剖面图。
图13表示图12工序的后续工序的剖面图。
图14表示图13工序的后续工序的剖面图。
图15表示图14工序的后续工序的剖面图。
图16表示图15工序的后续工序的剖面图。
图17表示图16工序的后续工序的剖面图。
具体实施方式
以下，参照附图详细说明本发明的实施例。
<第一实施例>
图1至图8表示在具有四层金属布线结构的LSI中，采用本发明第一实施例的对准标志情况下的制造工序。
首先，如图1所示，在硅衬底11上形成元件分离区域13，而且，把诸如扩散层14的无源元件和诸如MOSFET(用15表示栅电极)的有源元件形成在元件分离区域13以外的区域中。再有，12的区域是以后作为切割线的芯片之间的区域，在该切割线区域12上配置各种对准标志。
接着，如图2所示，堆积诸如BPSG膜的第一层间绝缘膜16，采用CMP方法将第一层间绝缘膜16平坦化。然后，采用光刻法，在与扩散层14上和MOSFET的源区域或漏区域上对应的第一层间绝缘膜16上开口第一接触孔，采用CVD法将第一钨17埋入接触孔。此时，还在切割线区域12的第一层间绝缘膜16上开口第一接触孔，埋入第一钨17。
而且，通过将第一铝18堆积在整个表面上，采用光刻法构图成预定的形状，形成第一铝18构成的布线，同时在切割线区域12的第一接触孔中埋入的第一钨17上还形成连接图形部分18a。
接着，如图3所示，堆积SiO2膜那样的第二层间绝缘膜19，采用CMP方法将第二层间绝缘膜19平坦化。然后，采用光刻法，在与所述第一铝18构成的布线和连接图形部分18a上对应的第二层间绝缘膜19上开口第二接触孔，采用CVD法将第二钨20埋入接触孔。
而且，将第二铝21堆积在整个表面上，通过采用光刻法构图成预定的形状，形成第二铝21构成的布线，同时在切割线区域12的第二接触孔中埋入的第二钨20上还形成连接图形部分21a。
接着，如图4所示，堆积SiO2膜那样的第三层间绝缘膜22，采用CMP方法将第三层间绝缘膜22平坦化。然后，采用光刻法，与所述第二铝21构成的布线和连接图形部分21a上对应，在第三层间绝缘膜22上开口第三接触孔，采用CVD法将第三钨23埋入接触孔。
而且，将第三铝24堆积在整个表面上，然后采用光刻法构图成预定的形状，形成第三铝24构成的布线，同时在切割线区域12的第三接触孔中埋入的第三钨23上还形成连接图形部分24a。
接着，如图5所示，堆积诸如SiO2膜的第四层间绝缘膜25，采用CMP方法将第四层间绝缘膜25平坦化。然后，采用光刻法，与所述第三铝24构成的布线和连接图形部分24a对应在第四层间绝缘膜25上开口第四接触孔，采用CVD法将第四钨26埋入接触孔。
而且，通过将第四铝27堆积在整个表面上，使用光刻方法构图成预定的形状，形成第四铝27构成的金属熔丝或键合焊盘，同时在切割线区域12的第四接触孔中埋入的第四钨26上形成对准标志27a。
在该步骤中，对准标志27a接触埋入下层接触孔中的导电性栓塞，而且，有通过该栓塞和下层的铝布线(连接图形)与硅衬底51电连接的结构。
接着，如图6所示，堆积Si3N4那样的钝化膜28，采用光刻法，腐蚀、开口键合焊盘29上的钝化膜28。此时，由于为了防止破裂还腐蚀切割线区域12的对准标志27a上的钝化膜28，所以对准标志27a被过腐蚀露出。
如上所述，即使对准标志27a直至侧面被过腐蚀露出，由于对准标志27a有与埋入下层接触孔中的导电性栓塞连接的结构，所以在其后的工序中也不会造成对准标志27a被剥离的问题。
就是说，按照上述第一实施例的LSI，由于在最上层的金属布线层中形成的对准标志27a具有与下层的导电性栓塞连接的结构，所以不会造成在对准标志27a形成后的工序中对准标志27a被剥离的问题。
因此，没有不能检测熔丝熔断用的对准标志27a的危险，不会出现不能进行熔丝熔断的问题。
<第二实施例>
在第二实施例中，在按照第一实施例形成对准标志27a后，实施凸点电极形成工序。
图1至图8表示在具有四层金属布线结构的LSI中采用本发明实施例2的对准标志情况下的制造工序。
就是说，在经过第一实施例中说明的图1至图6所示的工序后，如图7所示，堆积Ti/Ni/Pd那样的阻挡层金属30，形成抗蚀剂31，以便开口要形成凸点的键合焊盘29上方的阻挡层金属30，而且，利用电解镀方法等，在键合焊盘29上的阻挡层金属30上生长Au凸点32。
接着，如图8所示，在除去抗蚀剂31后，用王水、乙二胺四乙酸等溶液除去在钝化膜28上露出的阻挡层金属30，留下Au凸点32。
此时，在直至图6的工序中，对准标志27a有通过埋入下层接触孔中的导电性栓塞和下层的铝布线(连接图形)与硅衬底11电连接(接地)的结构。
因此，由于所述对准标志27a不充电，所以如图8所示，在用王水、乙二胺四乙酸等溶液除去在钝化膜28上露出的阻挡层金属30时，阻挡层金属30下的铝构成的对准标志未被腐蚀，没有腐蚀对准标志。因此，可以避免不能检测熔丝熔断用的对准标志27a，不能进行熔丝熔断的问题。
就是说，按照上述第二实施例的LSI，在最上层的金属布线层中形成的对准标志有通过埋入下层的接触孔中的导电性栓塞和下层铝布线(连接图形)与硅衬底11电连接(接地)的结构。
因此，可以避免在键合焊盘形成以后的工序中剥离对准标志，同时避免因凸点形成工序中的充电造成腐蚀对准标志的问题。
按照上述本发明的半导体器件，在焊盘开口工序时即使对准标志直至侧面被过腐蚀露出，在其后的工序中也可以防止剥离对准标志，在熔丝熔断时可以进行熔丝熔断用的对准标志的检测。
此外，按照本发明的半导体器件，在用溶液除去露出凸点电极以外区域的阻挡层金属时，可以防止直至阻挡层金属下的对准标志的腐蚀，在熔丝熔断时可以进行熔丝熔断用的对准标志的检测。
就是说，按照本发明的方案1(与权利要求2相对应，下同)和其从属方案，由于对准标志与下层的接触孔中埋入的栓塞连接，所以在键合焊盘开口时即使对准标志直至侧面被过腐蚀露出，也不会造成在其后的工序中剥离对准标志的问题。
按照本发明的方案2和其所属的方案，由于对准标志通过导电性栓塞和下层布线变为与半导体衬底电连接(接地)的状态，所以在用溶液除去对准标志上的阻挡层金属的工序时，直至对准标志都未被腐蚀。
按照方案5的发明，由于对准标志通过导电性栓塞和下层布线变为与半导体衬底电连接(接地)的状态，未进行充电，所以在凸点工序时，在用溶液除去在凸点电极部分以外区域露出的阻挡层金属时，直至阻挡层金属下的对准标志都未被腐蚀。

Claims (3)

1.一种半导体器件，包括：
由在半导体衬底上形成的多层的布线构成的多层布线；和
在上述半导体衬底上的上述多层布线之间形成的多层的绝缘膜构成的层间绝缘膜，
其特征在于还包括：
至少在上述层间绝缘膜的最上层的切割线区域中形成的接触孔中埋入而形成的栓塞；
在包含上述栓塞的上述层间绝缘膜上且在上述多层布线的最上层中，与上述栓塞接触而形成的对准标志；
在上述多层布线的最上层中形成的键合焊盘；和
在上述多层布线上形成的钝化膜；且
上述钝化膜中的与上述对准标记上和上述键合焊盘上对应的部分被除去。
2.如权利要求1所述的半导体器件，其特征在于，所述栓塞是导电体，通过在除所述多层布线的最上层以外的下层中形成的布线与所述半导体衬底电连接。
3.如权利要求1所述的半导体器件，其特征在于，还包括在所述键合焊盘上形成的凸点。
CN00122585.5A 1999-06-28 2000-06-28 半导体器件 Expired - Fee Related CN1199265C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18187899A JP4037561B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法
JP181878/1999 1999-06-28

Publications (2)

Publication Number Publication Date
CN1281257A CN1281257A (zh) 2001-01-24
CN1199265C true CN1199265C (zh) 2005-04-27

Family

ID=16108456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00122585.5A Expired - Fee Related CN1199265C (zh) 1999-06-28 2000-06-28 半导体器件

Country Status (3)

Country Link
US (1) US6392300B1 (zh)
JP (1) JP4037561B2 (zh)
CN (1) CN1199265C (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6784516B1 (en) * 2000-10-06 2004-08-31 International Business Machines Corporation Insulative cap for laser fusing
US6559042B2 (en) * 2001-06-28 2003-05-06 International Business Machines Corporation Process for forming fusible links
US7053495B2 (en) * 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US20030071323A1 (en) * 2001-10-15 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication with upper lying aluminum fuse layer in copper interconnect semiconductor technology and method for fabrication thereof
KR100429881B1 (ko) * 2001-11-02 2004-05-03 삼성전자주식회사 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
KR100451506B1 (ko) * 2001-12-24 2004-10-06 주식회사 하이닉스반도체 오버레이 마크의 구조 및 형성 방법
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
JP2005109145A (ja) 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
US6975040B2 (en) * 2003-10-28 2005-12-13 Agere Systems Inc Fabricating semiconductor chips
CN100382263C (zh) * 2004-03-05 2008-04-16 沈育浓 具有多层布线结构的半导体晶片装置及其封装方法
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8405216B2 (en) * 2005-06-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for integrated circuits
JP4501806B2 (ja) * 2005-07-27 2010-07-14 株式会社デンソー 半導体装置の製造方法
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
KR100735757B1 (ko) * 2006-01-12 2007-07-06 삼성전자주식회사 퓨즈 영역 및 그의 제조방법
US7692230B2 (en) * 2006-12-06 2010-04-06 Taiwan Semiconductor Manufacturing Co. Ltd. MRAM cell structure
US7964934B1 (en) * 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
JP5064157B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
TWI394260B (zh) * 2007-10-31 2013-04-21 Adl Engineering Inc 具有多晶粒之半導體元件封裝結構及其方法
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
US8278733B2 (en) * 2009-08-25 2012-10-02 Mediatek Inc. Bonding pad structure and integrated circuit chip using such bonding pad structure
US8896136B2 (en) 2010-06-30 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark and method of formation
CN102157497B (zh) * 2011-01-26 2016-03-09 上海华虹宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
JP5953974B2 (ja) * 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
CN105845659B (zh) * 2015-01-15 2019-04-26 中芯国际集成电路制造(上海)有限公司 引线焊垫结构及其形成方法
CN113394193B (zh) * 2020-03-13 2022-03-22 长鑫存储技术有限公司 半导体结构及其形成方法、激光熔丝的熔断方法
CN115831865A (zh) * 2023-02-24 2023-03-21 广州粤芯半导体技术有限公司 一种减小晶圆标记区域电弧放电的结构及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
US5976971A (en) * 1995-07-19 1999-11-02 Ricoh Company, Ltd. Fabrication process of a semiconductor device having an interconnection structure
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US5783490A (en) 1997-04-21 1998-07-21 Vanguard International Semiconductor Corporation Photolithography alignment mark and manufacturing method
US5933744A (en) * 1998-04-02 1999-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment method for used in chemical mechanical polishing process

Also Published As

Publication number Publication date
JP4037561B2 (ja) 2008-01-23
US6392300B1 (en) 2002-05-21
JP2001015403A (ja) 2001-01-19
CN1281257A (zh) 2001-01-24

Similar Documents

Publication Publication Date Title
CN1199265C (zh) 半导体器件
KR100679572B1 (ko) 반도체 장치의 제조 방법
US7994048B2 (en) Method of manufacturing a through electrode
KR100322261B1 (ko) 반도체장치및그제조방법
CN1848417A (zh) 接合垫结构及其形成方法
CN1770437A (zh) 接合垫结构
JP2006128352A (ja) 半導体装置及びその製造方法
CN1167338A (zh) 半导体器件的制造方法
CN1134835C (zh) 半导体器件及其制造方法
CN101047163A (zh) 半导体器件及其制造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
CN1822369A (zh) 半导体存储装置
CN1230790A (zh) 具有导线插头的半导体器件及其生产方法
CN1258097A (zh) 形成双镶嵌布线的方法
CN1750265A (zh) 半导体器件及其制造方法
US20020121701A1 (en) Semiconductor devices and methods for manufacturing the same
CN1574336A (zh) 半导体器件及其制造方法
US7781334B2 (en) Method of manufacturing a semiconductor device with through-chip vias
JP2006041332A (ja) 半導体装置の製造方法
CN1210369A (zh) 半导体器件及其制造方法
CN1652330A (zh) 半导体器件及其制造方法
CN1146017C (zh) 半导体器件及其制造方法
EP1429383A2 (en) Method of forming a semiconductor device with silicon-carbon-oxygen dielectric having improved metal barrier adhesion
CN1490871A (zh) 具有柱型帽盖层的半导体器件及其制造方法
CN1295788C (zh) 半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20100628