CN1187838C - 电光装置的制造方法 - Google Patents

电光装置的制造方法 Download PDF

Info

Publication number
CN1187838C
CN1187838C CNB011166584A CN01116658A CN1187838C CN 1187838 C CN1187838 C CN 1187838C CN B011166584 A CNB011166584 A CN B011166584A CN 01116658 A CN01116658 A CN 01116658A CN 1187838 C CN1187838 C CN 1187838C
Authority
CN
China
Prior art keywords
contact hole
mentioned
liquid
extension
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011166584A
Other languages
English (en)
Other versions
CN1318868A (zh
Inventor
平林幸哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1318868A publication Critical patent/CN1318868A/zh
Application granted granted Critical
Publication of CN1187838C publication Critical patent/CN1187838C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si

Abstract

本发明涉及电光装置的制造方法。本发明的课题是防止因由被绝缘膜覆盖的单晶硅层构成的晶体管的沟道区成为电浮置状态而发生的衬底浮游效应,能使元件的电特性稳定。解决方法是半导体层(1a)的沟道区(1a’)具有延伸部(201)。延伸部(201)的终端部与接触孔(202)连接。该接触孔(202)与连接布线(203)连接。连接布线(203)的一端如上所述与接触孔(202)连接,同时通过邻接地形成的接触孔(204)与遮光膜(11a)连接。

Description

电光装置的制造方法
技术领域
本发明涉及电光装置的制造方法,特别是涉及将半导体层的沟道区连接到遮光层上的电光装置的制造方法。
背景技术
在绝缘基体上形成由单晶硅层构成的半导体层、在该半导体层中形成晶体管等的半导体元件的SOI(绝缘体上的硅)技术具有元件的高速化、低功耗化、高集成化等优点,可应用于电光装置、例如液晶装置中的TFT阵列的开关元件。
但是,在一般的体半导体部件中,由于晶体管的沟道区可通过本衬底将该沟道区保持于规定的电位,故元件的耐压等的电特性不会因由沟道部的电位变化引起的寄生双极型效应等而变坏。
但是,在这样的液晶装置等的电光装置中,由于例如构成TFT阵列的开关元件的晶体管被氧化绝缘膜完全地隔离,故不能如上述体半导体晶体管那样使晶体管中的沟道区固定于规定的电位。因此,该沟道区成为电浮置的状态。特别是,如果将该晶体管作成由单晶硅层构成的结构,则由于在沟道内移动的载流子的迁移率高,故因被漏区附近的电场加速的载流子与晶格的碰撞而产生被称为碰撞离化的现象,例如在N沟道TFT中,产生空穴,蓄积在沟道的下部。如果以这种方式在沟道中蓄积电荷,则由于TFT的NPN(在N沟道型的情况下)结构作为表观上的双极型元件来工作,故存在元件的源、漏耐压因异常电流而变坏等的电特性恶化的问题。再有,将因这些沟道部处于电浮置状态引起的一系列的现象称为衬底浮游效应。
发明内容
本发明是鉴于这样的情况而进行的,其目的在于提供这样一种电光装置的制造方法,其中,防止了特别是由被绝缘膜覆盖的单晶硅层构成的晶体管的源、漏耐压因衬底浮游效应而变坏,使元件的电特性稳定、提高。
为了达到上述目的,根据本发明的一种电光装置的制造方法,其特征在于,具有下述工序:(a)在基板上形成遮光层的工序;(b)在其上形成绝缘膜的工序;(c)将单晶硅衬底贴合到上述绝缘膜上的工序,以及从上述已被贴合的单晶硅衬底除去不需要的部分以形成晶体管的沟道区、上述沟道区的延伸部和成为蓄积电容的一个电极的单晶硅层的工序;和(d)连接上述延伸部与上述遮光层的工序。
在根据本发明的电光装置的制造方法中,上述工序(d)是与经在上述单晶硅层上形成的第3接触孔连接到该半导体层上的数据线一起、形成经上述延伸部上形成的第1接触孔和在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
在根据本发明的电光装置的制造方法中,上述工序(d)是与经在上述单晶硅层上形成的第3接触孔连接到该半导体层上的数据线一起、形成经在上述延伸部上形成的第1接触孔和在包含该第1接触孔的内侧的区域内贯通上述延伸部且在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
在根据本发明的电光装置的制造方法中,上述工序(d)是用与上述扫描线为同一的层形成经在上述延伸部上形成的第1接触孔和在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
在根据本发明的电光装置的制造方法中,上述工序(d)是用与上述扫描线为同一的层形成经在上述延伸部上形成的第1接触孔和在包含该第1接触孔的内侧的区域内贯通上述延伸部且在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
附图说明
图1是示出在构成本发明的第1实施例的液晶装置的图像形成区域的矩阵状的多个像素中设置的各种元件及布线等的等效电路的图。
图2是形成了该液晶装置中的数据线、扫描线、像素电极、遮光膜等的TFT阵列基板的相邻的多个像素组的平面图。
图3是图2的A-A’线剖面图。
图4是图2的B-B’线剖面图。
图5是概念性地示出该液晶装置中的半导体层的附近的结构的斜视图。
图6是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其1)。
图7是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其2)。
图8是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其3)。
图9是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其4)。
图10是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其5)。
图11是按顺序示出该液晶装置的制造工艺的A-A’线剖面图(其6)。
图12是示出该液晶装置中的半导体层的沟道区的结构的局部平面图。
图13是图12的C-C’线剖面图。
图14是从对置基板一侧看,液晶装置中的TFT阵列基板及在其上形成的各构成要素的平面图。
图15是图14的H-H’线剖面图。
图16是作为使用了液晶装置的电子装置的一例的投射型显示装置的结构图。
图17是按顺序示出第1实施例的液晶装置的制造工艺的B-B’线剖面图(其1)。
图18是按顺序示出该液晶装置的制造工艺的B-B’线剖面图(其2)。
图19是按顺序示出该液晶装置的制造工艺的B-B’线剖面图(其3)。
图20是按顺序示出该液晶装置的制造工艺的B-B’线剖面图(其4)。
图21是按顺序示出该液晶装置的制造工艺的B-B’线剖面图(其5)。
图22是按顺序示出该液晶装置的制造工艺的B-B’线剖面图(其6)。
图23是形成了本发明的第2实施例的液晶装置中的数据线、扫描线、像素电极、遮光膜等的TFT阵列基板的相邻的多个像素组的平面图。
图24是图23的B-B’线剖面图。
图25是形成了本发明的第3实施例的液晶装置中的数据线、扫描线、像素电极、遮光膜等的TFT阵列基板的像素区域中的沟道电位固定用连接布线部的结构的剖面图。
图26是按顺序示出该液晶装置的制造工艺的图(其1)。
图27是按顺序示出该液晶装置的制造工艺的图(其2)。
图28是按顺序示出该液晶装置的制造工艺的图(其3)。
图29是按顺序示出该液晶装置的制造工艺的图(其4)。
图30是形成了本发明的第4实施例的液晶装置中的数据线、扫描线、像素电极、遮光膜等的TFT阵列基板的像素区域中的沟道电位固定用连接布线部的结构的结构图。
具体实施方式
以下,根据附图说明本发明的实施例。
(第1实施例中的电光装置的结构)
图1是在作为本发明的第1实施例的电光装置中,构成图像形成区域的以矩阵状形成的多个像素中的各种元件、布线等的等效电路。此外,图2是形成了数据线、扫描线、像素电极、遮光膜等的TFT阵列基板中相邻接的多个像素组的平面图,图3是图2的A-A’线的剖面图,图4是图2的B-B’线的剖面图。再者,图5是概念性地示出该液晶装置中的半导体层的附近的结构的斜视图。此外,在图3、图4和图5中,为了使各层和各构件成为在图面上可识别的程度的大小,对于每层和每个构件,使比例尺不同。此外,在图2和图5中,X方向示出与扫描线平行的方向,Y方向示出与数据线平行的方向。
在图1中,在本实施例中的液晶装置的图像显示区域中,与扫描线3a与数据线6a的交叉点对应以矩阵状配置了多个像素,各像素由像素电极9a和作为控制该像素电极9a用的晶体管的TFT30构成。在此,TFT30的源与数据线6a连接,此外,漏与像素电极9a连接,再者,栅与扫描线3a连接。
在此,作成下述的结构:以脉冲方式以线顺序的方式按下述顺序对各扫描线3a施加扫描信号G1、G2、...、Gm,另一方面,以线顺序的方式按下述顺序对各数据线6a供给与显示内容对应的电压的图像信号S1、S2、...、Sn。再有,也可作成对于将相邻接的多条数据线6a相互间归纳起来的每个组来供给的结构。
在这样的结构中,如果对某条扫描线3a供给的扫描信号成为激活电平,则与该扫描线3a连接的TFT30导通,以规定的时序经像素电极9a对液晶写入从数据线6a供给的图像信号S1、S2、...、Sn。
通过像素电极9a写入到液晶上的规定电平的图像信号S1、S2、...、Sn在与对置基板(后述)上形成的对置电极(后述)之间在一定期间内被保持。通过利用被施加的电压电平使液晶的分子集合的取向和秩序变化,对光进行调制,可进行灰度显示。在此,如果是常白模式,则根据被施加的电压,使入射光不能通过液晶部分,另一方面,如果是常黑模式,则根据被施加的电压,使入射光能通过液晶部分,作为整体,从液晶装置射出具有与图像信号对应的对比度的光。在此,为了防止被保持的图像信号漏泄,与在像素电极9a与对置基板之间被形成的液晶电容并列地附加蓄积电容70。由此,可更加改善保持特性,可实现对比度高的液晶装置。在本实施例中,为了形成该蓄积电容70,利用与后面所述的扫描线为同一的层或导电性的遮光膜,设置了低电阻的电容线3b。
其次,在图2中,在液晶装置的TFT阵列基板上以矩阵状设置了多个透明的像素电极9a(用点划线部9a’示出了轮廓),分别沿像素电极9a的纵横的边界,设置了数据线6a、扫描线3a和电容线3b。数据线6a经接触孔5与单晶硅层的半导体层1a中的后述的源区导电性地连接,像素电极9a经接触孔8与半导体层1a中的后述的漏区导电性地连接。此外,这样来配置扫描线3a,使其与半导体层1a中的沟道区(后述)相对,扫描线3a起到栅电极的功能。
其中,电容线3b具有沿扫描线3a大致以直线状延伸的主线部(即,在平面上看,沿扫描线3a形成的第1区域)和从与数据线6a交叉的部位开始沿数据线6a向前段侧(图中,向上)突出的突出部(即,在平面上看,沿数据线6a延伸设置的第2区域)。
而且,在图中用右上的斜线示出的区域中,设置了第1遮光膜11a。更具体地说,第1遮光膜11a被设置在从TFT阵列基板一侧看覆盖在像素部中至少包含半导体层1a的沟道区的TFT的位置上,再者,与电容线3b的主线部相对、以沿扫描线3a和数据线6a的每一条的形状来设置,作为整体,具有栅格状的形状。第1遮光膜11a在数据线6a下与电容线3b的朝上突出部的前端重叠。在该重叠的部位上设置了第1遮光膜11a与电容线3b互相导电性地连接的接触孔13。即,在本实施例中,第1遮光膜11a由接触孔13导电性地连接到前级或后级的电容线3b上。
其次,如图3的剖面图中所示,液晶装置具备构成光透过性基板的一例的TFT阵列基板10和与其相对地配置的透明的对置基板20。TFT阵列基板10例如由石英基板构成,对置基板20例如由玻璃基板或石英基板构成。在TFT阵列基板10上设置了像素电极9a,在其上侧,设置了进行了研磨处理等的规定的取向处理的取向膜16。像素电极9a例如由ITO膜(铟锡氧化膜)等透明导电性薄膜构成。此外,取向膜16例如由聚酰亚胺薄膜等的有机薄膜构成。
另一方面,在对置基板20的整个面上设置了对置电极(共用电极)21,在其下侧,设置了进行了研磨处理等的规定的取向处理的取向膜22。对置电极21例如由ITO膜等透明导电性薄膜构成。此外,取向膜22例如由聚酰亚胺薄膜等的有机薄膜构成。
在TFT阵列基板10上,如图3所示,在与各像素电极9a邻接的位置上设置了对各像素电极9a进行开关控制的像素开关用TFT30。
在对置基板20上,如图3中所示,可在各像素部的开口区域以外的区域上设置第2遮光膜23。因此,入射光不会从对置基板20一侧侵入到像素开关用TFT30的半导体层1a的沟道区1a’或LDD(轻掺杂漏)区域1b和1c内。再者,第2遮光膜23具有提高对比度、防止色材料的混色等的功能。
在以这种方式构成的、配置成使像素电极9a与对置电极21相对的TFT阵列基板10与对置基板20之间,在由密封材料(图示省略)包围的空间内封入液晶,形成液晶层50。液晶层50在没有被施加来自像素电极9a的电场的状态下,由取向膜16和22取规定的取向状态。液晶层50由例如一种或混合了几种向列液晶的液晶构成。密封材料是用来在其周边贴合基板10与20此二者的、由例如光硬化性树脂或热硬化性树脂构成的粘接剂,混入了用来使两基板间的距离为规定值的玻璃纤维或玻璃珠等的间隙材料。
如图3中所示,在分别与像素开关用TFT30相对的位置上,在TFT阵列基板10表面的与各像素开关用TFT30对应的位置上,分别设置了第1遮光膜11a。在此,第1遮光膜11a最好由包含作为不透明的高熔点金属的Ti、Cr、W、Ta、Mo和Pd中的至少一种的金属单体、合金、金属硅化物等构成。
如果由这样的材料来构成,则可不因在TFT阵列基板10上的第1遮光膜11a的形成工序之后进行的像素开关用TFT30的形成工序中的高温处理而使第1遮光膜11a破坏或熔融。此外,利用第1遮光膜11a,可事先防止来自TFT阵列基板10一侧的返回光等入射到像素开关用TFT30的沟道区1a’、LDD区域1b和1c上,不会因光电流的发生而使作为晶体管的像素开关用TFT30的特性变坏。
再者,在第1遮光膜11a与多个像素开关用TFT30之间,设置了第1层间绝缘膜12。第1层间绝缘膜12是为了使构成像素开关用TFT30的半导体层1a与第1遮光膜11a导电性地绝缘而设置的。再者,通过在TFT阵列基板10的整个面上形成第1层间绝缘膜12,也具有作为像素开关用TFT30用的基底膜的功能。即,具有防止因TFT阵列基板10的表面的研磨时的变粗糙或清洗后残留的污物等而使像素开关用TFT30特性变坏的功能。第1层间绝缘膜12例如由NSG(非掺杂硅化玻璃)、PSG(磷硅玻璃)、BSG(硼硅玻璃)、BPSG(硼磷硅玻璃)等的高绝缘性玻璃或氧化硅膜、氮化硅膜等构成。利用第1层间绝缘膜12也可事先防止第1遮光膜11a污染像素开关用TFT30等的情况。
在本实施例中,通过从与扫描线3a相对的位置开始延伸设置栅绝缘膜2作为电介质膜来使用、且延伸设置半导体膜1a,作成第1蓄积电容电极1f,将与其相对的电容线3b的一部分作为第2蓄积电容电极,构成了蓄积电容70。更详细地说,半导体层1a的高浓度漏区1e经绝缘膜2与沿数据线6a和扫描线3a延伸的电容线3b部分相对地配置,作成第1蓄积电容电极(半导体层)1f。特别是,作为蓄积电容70的电介质的绝缘膜2为利用高温氧化在单晶硅层上形成的TFT30的栅绝缘膜2,故可作成薄且高耐压的绝缘膜,可以较小的面积作为大容量的蓄积电容来构成蓄积电容70。
这样做的结果,可有效地利用偏离数据线6a下的区域和沿扫描线3a发生液晶的旋错的区域(即,形成了电容线3b的区域)这样的开口区域的空间,可增加像素电极9a的蓄积电容。
此外,第1遮光膜11a(和与其导电性地连接的电容线3b)与恒定电位源导电性地连接,使第1遮光膜11a和电容线3b的电位成为恒定电位。在该结构中,在该遮光层上的晶体管是N沟道型的情况下,供给第1遮光膜11a和电容线3b的电位最好是施加到该晶体管的源或漏上的最低电位以下。即,作为此时的恒定电位源,可使用对驱动该液晶装置用的外围电路(例如,扫描线驱动电路、数据线驱动电路等)供给的负电源、接地电源等。此外,在该遮光层上的晶体管是P沟道型的情况下,供给第1遮光膜11a和电容线3b的电位希望是施加到该晶体管的源或漏上的最高电位以上。即,作为此时的恒定电位源,可使用对驱动该液晶装置用的外围电路(例如,扫描线驱动电路、数据线驱动电路等)供给的正电源等。
据此,由于因晶体管的驱动在沟道中产生的电子或空穴经延伸部朝向遮光层流动,故可使沟道部的电位变得稳定。由此,可抑制晶体管的衬底浮游效应,可防止元件的耐压恶化等。再者,通过以这种方式利用外围电路等的电源,没有必要设置专用的电位布线和外部输入端子就能使第1遮光膜11a和电容线3b的电位成为恒定电位。因而,第1遮光膜11a的电位变动不会对与第1遮光膜11a相对配置的像素开关用TFT30产生不良影响。此外,电容线3b可良好地起到作为蓄积电容70的第2蓄积电容电极的功能。
再者,如图2和图3中所示,将第1遮光膜11a构成为经接触孔13与前级或后级的电容线3b导电性地连接。因而,与各第1遮光膜11a与本级的电容线导电性地连接的情况相比,可减少沿像素部的开口区域的边缘相对于与数据线6a重叠且形成电容线3b和第1遮光膜11a的区域的其它区域的台阶差。
这样,如果减少沿像素部的开口区域的边缘的台阶差,则由于可减少根据该台阶差引起的液晶的旋错(取向不良),故可扩展像素部的开口区域。
此外,第1遮光膜11a如前面所述在从以直线状延伸的主线部突出的突出部上开出了接触孔13。在此,作为接触孔13的开孔部位,越接近于边缘,应力就越被边缘发散,根据这些原因,判明了难以产生裂纹。因而,此时,根据在怎样的程度上接近于突出部的前端开出接触孔13(最好根据如何在容限的范围内尽可能接近于前端),可缓和在制造工艺中与第1遮光膜11a有关的应力,可更有效地防止裂纹,使成品率提高。
再者,如图2、图4和图5中所示,半导体层1a的沟道区1a’具有朝向X方向(将与半导体层1a的源区、沟道区和漏区并排的方向定为Y方向,将在衬底10的平面上与Y方向正交的方向定为X方向)延伸的延伸部201。其结果,延伸部201以与扫描线3a相对的方式延伸。延伸部201的终端部经在第2层间绝缘膜4上形成的接触孔204与连接布线203连接。连接布线203的一端如上所述经接触孔204与延伸部201连接,另一方面,其另一端经邻接地形成的接触孔202与第1遮光膜11a连接。由此,半导体层1a的沟道区1a’被固定于与上述的恒定电位源连接的第1遮光膜11a的电位,可消除晶体管的源、漏耐压由于因SOI结构引起的衬底浮游效应而恶化等的问题,可使元件的电特性变得稳定。
此外,扫描线3a与电容线3b在第1层间绝缘膜12和第2层间绝缘膜4之间的层上以互相邻接的方式并排地设置,再者,延伸部201以与扫描线3a相对的方式延伸,因此,扫描线3a与接触孔202、204在配置上发生冲突。因此,在本实施例中,特别是扫描线3a具有分别回避接触孔202、204的迂回部3a’。
另一方面,第1,电容线3b和扫描线3a由同一多晶硅膜构成,第2,蓄积电容70的电介质膜和TFT30的栅绝缘膜2由同一氧化膜构成,第3,第1蓄积电容电极1f、TFT30的沟道形成区1a’、源区1d、漏区1e、延伸部201等由同一半导体层1a构成,第4,数据线6a和连接布线203由同一金属膜构成。因此,可使TFT阵列基板10上形成的层叠结构变得单纯,再者,在后述的液晶装置的制造方法中,可利用同一薄膜形成工序同时形成电容线3b和扫描线3a,可同时形成蓄积电容70的电介质膜和栅绝缘膜2等。
此外,在图2中,第1遮光膜11a中的直线状的主线部分与电容线3b的直线状的主线部分以大体重叠的方式被形成,但如果第1遮光膜11a被设置在覆盖TFT30的沟道区的位置上,而且以可形成接触孔13的方式与电容线3b在某个部位上重叠,则可发挥对于TFT的遮光功能和对于电容线的降低电阻的功能。因而,也可在例如沿位于邻接的扫描线3a与电容线3b之间的扫描线的长条状的间隙区域或与扫描线3a若干重叠的位置上设置该第1遮光膜11a。
电容线3b和第1遮光膜11a这两者经在第1层间绝缘膜12上开孔的接触孔(13)可靠地且具有高的可靠性地导电性地连接,但可在每个像素中开出这样的接触孔13,也可在由多个像素构成的像素组中开出这样的接触孔13。
在每个像素中开出接触孔13的情况下,可促进因第1遮光膜11a产生的电容线3b的低阻化,再者,可提高两者间的冗余结构的程度。另一方面,在由多个像素构成的每个像素组(例如在每2个像素或每3个像素)中开出接触孔13的情况下,由于可一边考察电容线3b和第1遮光膜11a的薄层电阻、驱动频率、所要求的规格等,一边适度地使因第1遮光膜11a产生的电容线3b的低阻化和因冗余结构产生的利益与因开出多个接触孔13引起的制造工序的复杂化和该液晶装置的不良等的弊病得到平衡,故在实践上是很有好处的。
此外,在这样的每个像素或每个像素组中设置的接触孔13从对置基板20一侧看,在数据线6a之下被开孔。因此,由于接触孔13偏离了像素部的开口区域,而且被设置在没有形成TFT30或第1蓄积电容电极1f的第1层间绝缘膜12的部分上,故一边可谋求像素区域的有效利用,一边可防止因接触孔13的形成引起的TFT30或其它布线等的不良情况。
再者,在图3中,像素开关用TFT30具有LDD(轻掺杂漏)结构,具备以下的部分。即,该TFT30具备:扫描线3a;利用来自该扫描线3a的电场形成沟道的半导体层1a的沟道区1a’;对扫描线3a与半导体层1a进行绝缘用的栅绝缘膜2;数据线6a;半导体层1a的低浓度源区(源侧LDD区域)1b和低浓度漏区(漏侧LDD区域)1c;半导体层1a的高浓度源区1d以及高浓度漏区1e。
其中,多个像素电极9a中的对应的一个与高浓度漏区1e连接。此外,源区1b、1d和漏区1c、1e,如后述那样,根据是形成N型或P型沟道,对半导体层1a进行规定浓度的N型用或P型用的掺杂剂的掺杂来形成。在此,N沟道型的TFT具有工作速度快的优点,大多作为像素的开关元件、即像素开关用TFT30来使用。
另一方面,数据线6a由Al等的金属膜或金属硅化物等合金膜等的遮光性薄膜构成。此外,在扫描线3a、栅绝缘膜2和第1层间绝缘膜12之上形成了第2层间绝缘膜4,在该第2层间绝缘膜4上分别形成了通往高浓度源区1d的接触孔5和通往高浓度漏区1e的接触孔8。数据线6a经通往该高浓度源区1d的接触孔5与高浓度源区1d导电性地连接。再者,在数据线6a和第2层间绝缘膜4之上形成了第3层间绝缘膜7,在该第3层间绝缘膜7形成了通往高浓度漏区1e的接触孔8。像素电极9a经通往该高浓度漏区1e的接触孔8与高浓度漏区1e导电性地连接。上述的像素电极9a被设置在这样形成的第3层间绝缘膜7的上表面上。此外,像素电极9a和高浓度漏区1e也可以与数据线6a为同一的Al膜或与扫描线3a为同一的多晶硅膜为中继进行导电性的连接。
像素开关用TFT30如上所述,最好具有LDD结构,但可具有不对低浓度源区1b和低浓度漏区1c进行杂质离子的注入的偏移(offset)结构,也可以是自对准型的TFT,其中,以栅电极3a作为掩模,以高浓度进行杂质离子的注入,以自对准的方式形成高浓度源和漏区。
此外,在本实施例中,作成了在源、漏区1b及1e之间只配置了1个像素开关用TFT30的栅电极(扫描线3a)的单栅结构,但也可在其间配置2个以上的栅电极。此时,对各自的栅电极施加同一信号。如果以这种方式用双栅或三栅以上构成TFT,则可防止沟道与源-漏区接合部的漏泄电流,可降低关断时的电流。如果将这些栅电极的至少1个作成LDD结构或偏移结构,则可进一步降低关断电流,可得到稳定的开关元件。
在此,一般来说,如果光入射到半导体层1a的沟道区1a’、低浓度源区1b和低浓度漏区1c等的单晶硅层上,则由于具有硅的光电变换效应而发生光电流,像素开关用TFT30的晶体管特性变坏。与此不同,在本实施例中,由于由Al等的遮光性的金属薄膜形成了数据线6a以便从上侧覆盖扫描线3a,故至少可有效地防止朝向半导体层1a的沟道区1a’、和LDD区域1b、1c的入射光的入射。此外,如上所述,由于在像素开关用TFT30的下侧设置了第1遮光膜11a,故至少可有效地防止朝向半导体层1a的沟道区1a’、和LDD区域1b、1c的返回光的入射。
此外,在本实施例中,由于连接了在相邻的前级或后级的像素中设置的电容线3b与第1遮光膜11a,故对于最上级或最下级的像素,必须有对第1遮光膜11a供给恒定电位用的电容线3b。
因此,将电容线3b的数目设置成比垂直像素的数目多1条即可。
(电光装置的制造方法)
其次,参照图6至图11和图17至图22,说明具有以上那样的结构的液晶装置的制造工艺。此外,图6至图11是使各工序中的TFT阵列基板侧的各层与图3同样地对应于图2的A-A’剖面而示出的工序图。此外,图17至图22是使各工序中的TFT阵列基板侧的各层与图3同样地对应于图2的B-B’剖面而示出的工序图。
首先,如图6的工序(1)和图17的工序(1)中所示,准备石英基板、硬玻璃等的TFT阵列基板10。在此,最好在N2(氮)等的惰性气体气氛中且在约900~1300℃的高温下进行退火处理,预先进行前处理,以便减少之后被实施的高温工艺中的在TFT阵列基板10上产生的变形。即,与制造工艺中的最高温下进行高温处理的温度相一致,事前用相同的温度或在其之上的温度对TFT阵列基板10进行热处理。
利用溅射法等在以这种方式进行了处理的TFT阵列基板10的整个面上形成膜厚约为200~400nm、最好是膜厚约200nm的Ti、Cr、W、Ta、Mo和Pd等的金属、金属硅化物等的金属合金膜、即遮光膜11。
接着,如工序(2)和图17的工序(2)中所示,利用光刻在该被形成的遮光膜11上形成与第1遮光膜11a的图形(参照图2)对应的抗蚀剂掩模,通过经该抗蚀剂掩模对遮光膜11进行刻蚀,形成第1遮光膜11a。
其次,如工序(3)和图17的工序(3)中所示,例如利用常压或减压CVD法等、使用TEOS(四乙氧基硅酸盐)气体、TEB(四乙基硼酸盐)气体、TMOP(四乙氧基磷酸盐)气体等,在第1遮光膜11a上形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第1层间绝缘膜12。该第1层间绝缘膜12的层厚例如定为约600~1000nm,更为理想的是定为约800nm。
其次,如图6的工序(4)和图17的工序(4)中所示,整体地对第1层间绝缘膜12的表面进行研磨,使之平坦化。作为利用研磨进行的平坦化的方法,可使用例如CMP(化学机械研磨)法。
其次,如图6的工序(5)和图17的工序(5)中所示,进行基板10与单晶硅基板206a的贴合。在贴合中使用的单晶硅基板206a的厚度为600微米,预先对其表面进行氧化,形成厚度约为0.05~0.8微米的氧化膜层206b,与此同时,例如用加速电压100KeV、剂量10e16/cm2注入了氢离子(H+)。关于贴合工序,可采用由例如在300℃下的2小时的热处理直接贴合2片基板的方法。
其次,如图6的工序(6)和图17的工序(6)中所示,在留下已贴合的单晶硅基板206a的贴合面侧的氧化膜206b和单晶硅层206的情况下,进行从基板10剥离单晶硅基板206a用的热处理。该基板的剥离现象是由导入到单晶硅基板中的氢离子在单晶硅基板的表面附近的某一层中切断硅的结合而产生的。例如,可通过以每分种20℃的升温速度将已贴合的2片基板加热到600℃来进行。利用该热处理,已贴合的单晶硅基板206a与基板10分离的结果,在基板10的表面上形成约200nm±5nm的单晶硅层206。再有,通过改变对于前面所述的单晶硅基板进行的氢离子注入的加速电压,可以任意的膜厚来形成贴合在基板10上的单晶硅层206。
其次,如图6的工序(7)和图17的工序(7)中所示,利用光刻工序、刻蚀工序等,形成如图2中示出的规定图形的半导体层1a。即,特别是在数据线6a之下形成电容线3b的区域和沿扫描线3a形成电容线3b的区域中,形成从构成像素开关用TFT30的半导体层1a延伸设置的第1蓄积电容电极1f。此外,同时也形成从半导体层1a的沟道区1a’延伸的延伸部201。
其次,如图6的工序(8)和图17的工序(8)中所示,与构成像素开关用TFT30的半导体层1a一起对第1蓄积电容电极1f通过在约850℃~1300℃的温度、最好是约1000℃的温度下进行约72分的热氧化,形成约60nm的厚度较薄的热氧化硅膜,在形成像素开关用TFT30的栅绝缘膜2的同时,形成电容形成用的栅绝缘膜2。其结果,半导体层1a和第1蓄积电容电极1f的厚度约为170nm,栅绝缘膜2的厚度约为60nm。
其次,如图7的工序(9)和图18的工序(9)中所示,在与N沟道的半导体层1a对应的位置上形成抗蚀剂膜301,对P沟道的半导体层1a以低浓度(例如,以70KeV加速电压、2e11/cm2的剂量掺入P离子)进行P等的V族元素的掺杂剂302的掺杂。
其次,如图7的工序(10)和图18的工序(10)中所示,在与省略图示的P沟道的半导体层1a对应的位置上形成抗蚀剂膜,对N沟道的半导体层1a以低浓度(例如,以35KeV加速电压、1e12/cm2的剂量掺入B离子)进行B等的III族元素的掺杂剂303的掺杂。
其次,如图7的工序(11)和图18的工序(11)中所示,在每个P沟道、N沟道中,在除了各半导体层1a的沟道区1a’的端部304(参照图12和图13)的基板10的表面上形成抗蚀剂膜305,对于P沟道来说,对端部304以工序(9)的约1~10倍的剂量进行P等的V族元素的掺杂剂306的掺杂,对于N沟道来说,以工序(10)的约1~10倍的剂量进行B等的III族元素的掺杂剂306的掺杂。在半导体层1a的沟道区1a’的端部304中,虽然电场集中,表观上的阈值电压变低,可能会流过漏泄电流,但由于利用这样的掺杂工序,在半导体层1a的沟道区1a’的端部304中,杂质浓度与其它部分相比变高,故该区域中的表观上的阈值电压变高,如上所述,即使电场集中,也可防止漏泄电流流过。
接着,如图7的工序(12)和图18的工序(12)中所示,为了降低使半导体层1a延伸而构成的第1蓄积电容电极1f的电阻,在基板10的表面的与扫描线3a(栅电极)对应的部分上形成抗蚀剂膜307(宽度比扫描线3a宽),以此为掩模,从其上以低浓度(例如,以70KeV加速电压、3e14/cm2的剂量掺入P离子)进行P等的V族元素的掺杂剂308的掺杂。
其次,如图8的工序(13)和图19的工序(13)中所示,利用反应性刻蚀、反应性离子束刻蚀等的干法刻蚀或利用湿法刻蚀,在第1层间绝缘膜12上形成到达第1遮光膜11a的接触孔13。此时,利用反应性刻蚀、反应性离子束刻蚀那样的各向异性刻蚀开出接触孔13等的方法具有能使开孔形状与掩模形状大致相同的优点。但是,如果将干法刻蚀与湿法刻蚀组合起来进行开孔,则由于能将这些接触孔作成锥形,故可得到能防止布线连接时的断路的优点。
其次,如图8的工序(14)和图19的工序(14)中所示,利用减压CVD法等以350nm~550nm的厚度淀积了多晶硅层3后,使磷(P)热扩散,使多晶硅膜3导电化。此外,也可使用在与多晶硅膜3的成膜的同时导入了P离子的掺杂硅膜。由此,可提高多晶硅层3的导电性。而且,通过使扫描线的栅电极区域的厚度比350nm厚,可降低布线电阻,可充分地抑制因布线延迟引起的对像素的信号写入速度的下降。此外,通过使扫描线的栅电极区域的厚度比550nm薄,可将因该栅电极的膜厚引起的元件基板的台阶差抑制到必要的最小限度,其结果,可抑制在对液晶取向时的旋错,可良好地保持显示图像质量。再有,除了多晶硅层3外,通过层叠导电性金属层,也可提高导电性。
其次,如图8的工序(15)和图19的工序(15)中所示,利用使用了抗蚀剂掩模的光刻工序、刻蚀工序等,如图2中所示,在形成规定图形的扫描线3a的同时,形成电容线3b。此外,其后,用抗蚀剂膜覆盖基板10的表面,利用刻蚀除去在基板10的背面上残存的多晶硅。
其次,如图8的工序(16)和图19的工序(16)中所示,为了在半导体层1a中形成P沟道的LDD区域,用抗蚀剂膜309覆盖与N沟道的半导体层1a对应的位置(图中示出了N沟道的半导体层1a。)、以扫描线3a(栅电极)为注入掩模,首先以低浓度(例如,以90KeV加速电压、3e13/cm2的剂量掺入BF2离子)进行B等的III族元素的掺杂剂310的掺杂,形成P沟道的低浓度源区1b和低浓度漏区1c。
接着,如图8的工序(17)和图19的工序(17)中所示,为了在半导体层1a中形成P沟道的高浓度源区1d和高浓度漏区1e,在用抗蚀剂膜309覆盖与N沟道的半导体层1a对应的位置的状态下,而且,虽然未图示,在以比扫描线3a宽度宽的掩模在与P沟道对应的扫描线3a上形成了抗蚀剂层后,以高浓度(例如,以90KeV加速电压、2e15/cm2的剂量掺入BF2离子)进行相同的B等的III族元素的掺杂剂311的掺杂。
其次,如图9的工序(18)和图20的工序(18)中所示,为了在半导体层1a中形成N沟道的LDD区域,用抗蚀剂膜(未图示)覆盖与P沟道的半导体层1a对应的位置、以扫描线3a(栅电极)为注入掩模,以低浓度(例如,以70KeV加速电压、6e12/cm2的剂量)进行P等的V族元素的掺杂剂60的掺杂,形成N沟道的低浓度源区1b和低浓度漏区1c。
接着,如图9的工序(19)和图20的工序(19)中所示,为了在半导体层1a中形成N沟道的高浓度源区1d和高浓度漏区1e,在以比扫描线3a宽度宽的掩模在与N沟道对应的扫描线3a上形成了抗蚀剂层62后,以高浓度(例如,以70KeV加速电压、4e15/cm2的剂量掺入B离子)进行相同的P等的V族元素的掺杂剂61的掺杂。
其次,如图9的工序(20)和图20的工序(20)中所示,使用例如常压或减压CVD法及TEOS气体等,形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第2层间绝缘膜4,以便在覆盖像素开关用TFT30中的扫描线3a的同时,覆盖电容线3b和扫描线3a。第2层间绝缘膜4的层厚最好约为600nm~1500nm,为800nm则更为理想。
其后,为了激活高浓度源区1d和高浓度漏区1e,进行约20分钟的850℃的退火处理。
其次,如图9的工序(21)和图20的工序(21)中所示,利用反应性刻蚀、反应性离子束刻蚀等的干法刻蚀或利用湿法刻蚀,形成取得与数据线6的连接用的接触孔5(参照图4和图5)和连接延伸部201与遮光膜11a用的接触孔204和202。如图20中所示,在接触孔204和202的深度的差异大时,可使用对于基底的选择比大的刻蚀,或将光刻工序分成2次,分别地形成接触孔202和接触孔204。此外,也利用与接触孔5同一的工序在第2层间绝缘膜4上开出扫描线3a或电容线3b与未图示的布线连接用的接触孔。
其次,如图10的工序(22)和图21的工序(22)中所示,利用溅射处理等,在第2层间绝缘膜4上以约100~700nm的厚度、最好是约350nm的厚度淀积遮光性的Al等的低电阻金属和金属硅化物等作为金属膜6,再者,如图10的工序(23)和图21的工序(23)中所示,利用光刻工序、刻蚀工序等,形成数据线6a。此时,利用金属膜6同时也形成连接布线203(参照图4和图5)。
其次,如图10的工序(24)和图21的工序(24)中所示,使用例如常压或减压CVD法及TEOS气体等,形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第3层间绝缘膜7,以便覆盖数据线6a上。第3层间绝缘膜7的层厚最好为约600~1500nm,更为理想的是是800nm。
其次,如图11的工序(25)和图22的工序(25)中所示,在像素开关用TFT30中,利用反应性离子刻蚀、反应性离子束刻蚀等的干法刻蚀形成导电性地连接像素电极9a与高浓度漏区1e用的接触孔8。
其次,如图11的工序(26)和图22的工序(26)中所示,利用溅射处理等,在第3层间绝缘膜7上以约50~200nm的厚度淀积ITO膜等的透明导电性薄膜9,再者,如图11的工序(27)和图22的工序(27)中所示,利用光刻工序、刻蚀工序等,形成像素电极9a。此外,在将该液晶装置用于反射型的液晶装置的情况下,也可用Al等的反射率高的不透明的材料形成像素电极9a。
接着,在像素电极9a上涂敷了聚酰亚胺系列的取向膜的涂敷液后,通过使其具有规定的预倾斜角且在规定方向上进行研磨处理等,形成取向膜16(参照图3和图4)。
另一方面,关于图3和图4中示出的对置基板20,首先,准备玻璃基板等,例如在溅射了金属铬之后,经过光刻工序、刻蚀工序,形成第2遮光膜23和后述的作为框的第2遮光膜。此外,这些第2遮光膜,除了可用Cr、Ni、Al等的金属材料形成外,还可用在光致抗蚀剂中分散了碳或Ti的树脂黑颜料等的材料形成。
其后,通过利用溅射处理等,在对置基板20的整个面上以约50~200nm的厚度淀积ITO等的透明导电性薄膜,形成对置电极21。再者,在对置电极21的整个面上涂敷了聚酰亚胺系列的取向膜的涂敷液后,通过使其具有规定的预倾斜角且在规定方向上进行研磨处理等,形成取向膜22(参照图3)。
最后,利用密封材料52贴合如上所述地形成了各层的TFT阵列基板10与对置基板20,使取向膜16与取向膜22相对,利用真空吸引等,在两基板的空间中吸引例如混合了多种向列液晶而构成的液晶,形成规定层厚的液晶层50。
(第2实施例)
以下,使用图23和图24,说明本发明的第2实施例的液晶装置。
在图2、图4和图5中示出的第1实施例中,为了固定半导体层1a的沟道区1a’的电位,在延伸部201上设置接触孔204,再在位于上述延伸部的外侧、且处于遮光膜11a的正上方的区域上形成接触孔202,形成了连接布线203使其连接两者。
与此不同,在本实施例中,如图23和图24中所示,以其整体或一部分与设置在延伸部上的接触孔204重叠的方式形成对于遮光膜11a的接触孔202。接触孔202的形成可由延伸部的半导体层201的刻蚀和基底氧化膜12的刻蚀这2个阶段的刻蚀工艺来形成。由于除了接触孔202的形成位置外,其它的结构和制造方法与第1实施例相同,故对于共同的构成要素,在图23和图24中附以相同的符号,省略其说明。
即使在以这种方式构成的情况下,也可实现经延伸部201将沟道区1a’的电位固定于遮光膜11a的电位的结构。再者,由于将2个接触孔202、204重叠起来配置,故在连接延伸部201与遮光膜11a方面所需要的接触孔和连接布线的占有面积与第1实施例相比,可抑制得较小。像素区域中的布线面积的减少,对提高液晶装置中对光的利用效率有很大影响的开口率很有好处。
在本实施例中,既可实现以这种方式使开口率提高这样的优点,又可抑制因衬底浮游效应引起的晶体管的特性变坏,可制造在显示质量方面良好的液晶装置基板。
(第3实施例)
以下,使用图25至图29,说明本发明的第3实施例的液晶装置。
在图2、图4和图5中示出的第1实施例中,为了固定半导体层1a的沟道区1a’的电位,在延伸部201上设置接触孔204,再在位于上述延伸部的外侧、且处于遮光膜11a的正上方的区域上形成接触孔202,用与数据线为同一层的布线层形成了连接布线203使其连接两者。
与此不同,在本实施例中,如图25中所示,用与扫描线3a为同一层的布线层形成了连接延伸部201与遮光膜11a的连接布线203。在图26至图29中示出具有这样的结构的液晶装置的制造工艺。本实施例的制造工艺基本上与在第1实施例中叙述的液晶装置的制造工艺相同,但在中途工序中有几个不同的部分。图26至图29示出了在本实施例的应用中与第1实施例不同的部分。以下,按照图来说明。再有,由于本实施例的制造工艺从图17的工序(1)到图18的工序(12)与第1实施例相同,故省略其说明。
在本实施例中,在图18的工序(18)的蓄积电容电极的低阻化用的杂质导入后,在图26的工序(13)中,为了提高导电性,在与延伸部201对应的部分以外的区域上形成抗蚀剂312,以此为掩模,以高浓度(例如,以90KeV加速电压、2e15/cm2的剂量掺入BF2离子)进行III族元素的掺杂剂313的掺杂。
其次,如图26的工序(14)中所示,利用反应性刻蚀、反应性离子束刻蚀等的干法刻蚀或利用湿法刻蚀,在第1层间绝缘膜12上形成到达第1遮光膜11a的接触孔202和到达半导体层1a的延伸部201的接触孔204。
其次,如图26的工序(15)中所示,利用减压CVD法等以350nm~550nm的厚度淀积了多晶硅层3。通过使扫描线的栅电极区域的厚度比350nm厚,可降低布线电阻,可充分地抑制因布线延迟引起的对像素的信号写入速度的下降。此外,通过使扫描线的栅电极区域的厚度比550nm薄,可将因该栅电极的膜厚引起的元件基板的台阶差抑制到必要的最小限变,其结果,可抑制在对液晶取向时的旋错,可良好地保持显示图像质量。再有,除了多晶硅层3外,通过层叠导电性金属层,也可提高导电性。
其次,如图26的工序(16)中所示,利用使用了抗蚀剂掩模的光刻工序、刻蚀工序等,在形成规定图形的扫描线3a、电容线3b的同时,形成连接布线203。此外,其后,用抗蚀剂膜覆盖基板10的表面,利用刻蚀除去在基板10的背面上残存的多晶硅。
其次,如图26的工序(17)中所示,为了在半导体层1a中形成P沟道的LDD区域,用抗蚀剂膜309覆盖与N沟道的半导体层1a对应的位置(图中示出了N沟道的半导体层1a。)、以扫描线3a(栅电极)为注入掩模,首先以低浓度(例如,以90KeV加速电压、3e13/cm2的剂量掺入BF2离子)进行B等的III族元素的掺杂剂310的掺杂,形成P沟道的低浓度源区1b和低浓度漏区1c。再有,此时,半导体层1a的延伸部201和连接布线203不被抗蚀剂309覆盖,以低浓度进行III族元素的掺杂。
其次,如图26的工序(18)中所示,为了在半导体层1a中形成P沟道的高浓度源区1d和高浓度漏区1e,在用抗蚀剂膜309覆盖与N沟道的半导体层1a对应的位置的状态下,而且,虽然未图示,在以比扫描线3a宽度宽的掩模在与P沟道对应的扫描线3a上形成了抗蚀剂层的状态下,以高浓度(例如,以90KeV加速电压、2e15/cm2的剂量掺入BF2离子)进行相同的B等的III族元素的掺杂剂311的掺杂。再有,此时,半导体层1a的延伸部201和连接布线203不被抗蚀剂309覆盖,以高浓度进行III族元素的掺杂。
其次,如图27的工序(19)中所示,为了在半导体层1a中形成N沟道的LDD区域,用抗蚀剂膜(未图示)覆盖与P沟道的半导体层1a对应的位置、以扫描线3a(栅电极)为注入掩模,以低浓度(例如,以70KeV加速电压、6e12/cm2的剂量掺入P离子)进行P等的V族元素的掺杂剂60的掺杂,形成N沟道的低浓度源区1b和低浓度漏区1c。此时,也用抗蚀剂来掩蔽半导体层1a的延伸部201。
接着,如图27的工序(20)中所示,为了在半导体层1a中形成N沟道的高浓度源区1d和高浓度漏区1e、同时,使扫描线低阻化,在以比扫描线3a宽度宽的掩模形成了抗蚀剂层62以便覆盖与N沟道对应的扫描线3a及延伸部201后,以高浓度(例如,以70KeV加速电压、4e15/cm2的剂量掺入P离子)进行相同的P等的V族元素的掺杂剂61的掺杂。
其次,如图27的工序(21)中所示,使用例如常压或减压CVD法及TEOS气体等,形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第2层间绝缘膜4,以便在覆盖像素开关用TFT30中的扫描线3a的同时,覆盖电容线3b和扫描线3a。第2层间绝缘膜4的膜厚最好约为600nm~1500nm,为800nm则更为理想。
其后,为了激活高浓度源区1d和高浓度漏区1e,进行约20分钟的850℃的退火处理。
其次,虽然在图27的工序(22)中未图示,但利用反应性离子刻蚀、反应性离子束刻蚀等的干法刻蚀或利用湿法刻蚀,形成取得与数据线6的连接用的接触孔5(参照图3)。此外,也利用与接触孔5为同一的工序在第2层间绝缘膜4上开出将扫描线3a或电容线3b与未图示的布线连接用的接触孔。
其次,如图28的工序(23)中所示,利用溅射处理等,在第2层间绝缘膜4上以约100~700nm的厚度、最好是约350nm的厚度淀积遮光性的Al等的低电阻金属和金属硅化物等作为金属膜6,再者,如图28的工序(24)中所示,利用光刻工序、刻蚀工序等,形成数据线6a。
其次,如图28的工序(25)中所示,使用例如常压或减压CVD法及TEOS气体等,形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第3层间绝缘膜7,以便覆盖数据线6a上。第3层间绝缘膜7的层厚最好为约600~1500nm,更为理想的是800nm。
其次,如图29的工序(26)中所示,在像素开关用TFT30中,利用反应性离子刻蚀、反应性离子束刻蚀等的干法刻蚀形成导电性地连接像素电极9a与高浓度漏区1e用的接触孔8。
其次,如图29的工序(27)中所示,利用溅射处理等,在第3层间绝缘膜7上以约50~200nm的厚度淀积ITO膜等的透明导电性薄膜9,再者,如图29的工序(28)中所示,利用光刻工序、刻蚀工序等,形成像素电极9a。此外,在将该液晶装置用于反射型的液晶装置的情况下,也可用Al等的反射率高的不透明的材料形成像素电极9a。
由于其它的结构和制造方法与第1实施例相同,故对于共同的构成要素,在图25中附以相同的符号,省略其说明。
即使在这样的结构的第3实施例中,也可实现经延伸部201将沟道区1a’的电位固定于遮光膜11a的电位的结构。此外,该结构与本发明的第2实施例中示出的结构相同,同时具有可使接触孔和连接布线的占有面积为最小限度、可使像素区域的开口率提高的优点。而且,可抑制因衬底浮游效应引起的晶体管的特性变坏,可制造在显示质量方面良好的液晶装置基板。
(第4实施例)
以下,使用图30,说明本发明的第4实施例的液晶装置。
在图25中示出的第1实施例中,为了固定半导体层1a的沟道区1a’的电位,在延伸部201上设置接触孔204,再在位于上述延伸部的外侧、且处于遮光膜11a的正上方的区域上形成接触孔202,用与扫描线为同一的布线层形成了连接布线203使其连接两者。
与此不同,在本实施例中,如图30中所示形成了对于遮光膜11a的接触孔202,使其整体或一部分与在延伸部上设置的接触孔204重叠。接触孔202的形成可由延伸部的半导体层201的刻蚀和基底氧化膜12的刻蚀这2个阶段的刻蚀工艺来形成。由于除了接触孔202的形成位置外,其它的结构和制造方法与第3实施例相同,故对于共同的构成要素,在图30中附以相同的符号,省略其说明。
即使在这样的结构的第4实施例中,也可实现经延伸部201将沟道区1a’的电位固定于遮光膜11a的电位的结构。此外,该结构与第2实施例中示出的结构相同,同时具有可使接触孔和连接布线的占有面积为最小限度、可使像素区域的开口率提高的优点。而且,可抑制因衬底浮游效应引起的晶体管的特性变坏,可制造在显示质量方面良好的液晶装置基板。
(液晶装置的整体结构)
参照图14和图15,说明如上所述构成的液晶装置的各实施例的整体结构。此外,图14是从对置基板20一侧看TFT阵列基板10及在其上形成的各构成要素的平面图,图15是包含对置基板20而示出的图14的H-H’剖面图。
在图14中,在TFT阵列基板10之上沿其边缘设置了密封材料52,在对置基板20上,与其内侧并行地设置了例如由与第2遮光膜23相同的或不同的材料构成的、作为框的第2遮光膜53。在密封材料52的外侧的区域中,沿TFT阵列基板10的一边设置了数据线驱动电路101和安装端子102,沿与该一边邻接的2边设置了扫描线驱动电路104,如果供给扫描线3a的扫描信号延迟不成为问题,则当然也可将扫描线驱动电路104设置在单侧。此外,也可沿画面显示区域的边将数据线驱动电路101配置在两侧。例如,奇数列的数据线6a可从沿画面显示区域的一个边配置的数据线驱动电路供给图像信号,偶数列的数据线可从沿上述画面显示区域的相反一侧的边配置的数据线驱动电路供给图像信号。如果以这种方式以梳状来驱动数据线6a,则可扩展数据线驱动电路的占有面积,因此,可构成复杂的电路。再者,在TFT阵列基板10的剩下的一边上设置了多条布线105,用来连接设置在画面显示区域的两侧的扫描线驱动电路104间。此外,在对置基板20的角部的至少1个部位上设置了导通材料106,用来在TFT阵列基板10与对置基板20之间进行导电性地导通。而且,如图15中所示,利用该密封材料52将具有与图13中示出的密封材料52轮廓大致相同的对置基板20固定粘接在TFT阵列基板10上。
在以上的液晶装置的TFT阵列基板10上,还可形成用于检查制造过程中或出品时的该液晶装置的品质、缺陷等的检查电路等。此外,可通过设置在TFT阵列基板10的周边部上的各向异性导电膜以导电性的方式和机械方式与例如安装在TAB(带自动键合)基板上的驱动用LSI连接,来代替在TFT阵列基板10之上设置数据线驱动电路101和扫描线驱动电路104。此外,在对置基板20的投射光入射一侧和IFT阵列基板10的射出光射出一侧,虽然未图示但根据例如,TN(扭曲向列)模式、STN(超TN)模式、D-STN(双扫描-STN)模式等的工作模式及常白模式/常黑模式的区别,分别以规定的方向配置偏振膜、相位差膜、偏振装置等。
在将以上说明的液晶装置例如应用于彩色液晶投影仪(投射型显示装置)的情况下,分别使用3片液晶装置作为RGB用的光阀,使分别通过RGB色分解用的分色镜被分解的各色的光作为投射光分别入射到各面板上。因而,此时,如上述各实施例中所示,在对置基板20上没有设置滤色器。但是,在除此以外的情况下可在对置基板20上在与没有形成第2遮光膜23的像素电极9a相对的规定区域上与其保护膜一起形成RGB的滤色器。如果这样做,可将各实施例中的液晶装置应用于液晶投影仪以外的直接监视型或反射型的彩色液晶电视机等的彩色液晶装置。再者,也可在对置基板20上以每一个像素对应1个的方式形成微镜。如果这样做,通过提高入射光的聚光效率,可实现明亮的液晶装置。再者,可通过在对置基板20上淀积几层折射率不同的干涉层,利用光的干涉,形成制作RGB色的分色滤光器。按照带有该分色滤光器的对置基板,可实现更明亮的彩色液晶装置。
在以上已说明的各实施例中的液晶装置中,与以往同样,从对置基板20一侧使入射光入射,但由于设置了第1遮光膜11a,故也可从TFT阵列基板10一侧使入射光入射,从对置基板20一侧射出。即,即使以这种方式将液晶装置安装到液晶投影仪上,也能防止光入射到半导体层1a的沟道区1a’、LDD区1b及1c上,可显示高图像质量的图像。在此,以往为了防止在TFT阵列基板10的背面一侧的反射,另外配置覆盖了防止反射用的AR(防反射)覆盖膜的偏振片,或有必要粘贴AR膜。但是,在各实施例中,由于在TFT阵列基板10的表面与半导体层1a的至少沟道区1a’和LDD区1b、1c之间形成了第1遮光膜11a,故没有必要使用覆盖了这样的AR膜的偏振片或AR膜,或使用对TFT阵列基板10进行AR处理的基板。因而,按照各实施例,可削减材料成本,此外,不会因偏振片的粘贴时由于尘埃、划伤的缘故使成品率下降,是很有利的。此外,由于在耐光性方面良好,故可使用明亮的光源,或即使利用偏振光光束分离器进行偏振光变换,提高了光利用效率,也不产生因光引起的交扰等图像质量恶化。再者,在晶体管是由单晶硅层构成的驱动力高的晶体管的情况下,虽然担心源、漏耐压因衬底浮游效应而恶化,但由于如本实施例那样在晶体管的沟道中设置延伸部,与遮光膜导电性地连接,故不产生这样的问题,即使作为液晶装置整体,也能使其电特性稳定、提高。
(电子装置)
作为使用了上述的液晶装置的电子装置的一例,参照图16,说明投射型显示装置的结构。图16是示出该投射型显示装置的光学系统的概略结构的图。该图中的投射型显示装置1100中准备3个上述的液晶装置,分别作为RGB用的液晶装置962R、962G和962B使用。在本例的投射型显示装置的光学系统中,具备光源装置920和均匀照明光学系统923。而且,投射型显示装置具备:作为色分离装置的色分离光学系统924,使从该均匀照明光学系统923射出的光束W分离为红(R)、绿(G)、蓝(B);3个光阀925R、925G、925B,作为对各色光束R、G、B进行调制的调制装置;色合成棱镜910,作为对调制后的色光束进行再合成的色合成装置;以及投射镜头单元906,作为使合成后的光束放大并投射到投射面100的表面上的投射装置。此外,还具备将蓝色光束B引导到对应的光阀925B上的导光系统927。
均匀照明光学系统923具备2个透镜板921、922和反射镜931,被配置成夹住反射镜931且2个透镜板921、922正交的状态。均匀照明光学系统923的2个透镜板921、922分别具备以矩阵状配置的多个矩形透镜。从光源装置920射出的光束被第1透镜板921的矩形透镜分割为多个部分光束。然后,利用第2透镜板922的矩形透镜使这些部分光束在3个光阀925R、925G、925B附近重叠。因而,通过使用均匀照明光学系统923,即使在光源装置920在射出光束的剖面内具有不均匀的照度分布的情况下,也可以均匀的照明光对3个光阀925R、925G、925B进行照明。
各色分离光学系统924由反射蓝绿的分色镜941、反射绿的分色镜942和反射镜943构成。首先,在反射蓝绿的分色镜941中,以直角方式反射在光束W中包含的蓝色光束B和绿色光束G,朝向反射绿的分色镜942一侧。红色光束R通过该分色镜941,被后方的反射镜943以直角方式反射,从红色光束R的射出部944向棱镜单元910一侧射出。
其次,在反射绿的分色镜942中,以直角方式只反射在反射蓝绿的分色镜941中被反射的蓝色、绿色光束B、G中的绿色光束G,从绿色光束G的射出部945向色合成光学系统一侧射出。通过了反射绿的分色镜942的蓝色光束B从蓝色光束B的射出部946向导光系统927一侧射出。在本例中,设定为从均匀照明光学元件的光束W的射出部到色分离光学系统924中的各色光束的射出部944、945、946的距离大致相等。
在色分离光学系统924的红色、绿色光束R、G的射出部944、945的射出侧,分别配置了聚光透镜951、952。
因而,从各射出部射出的红色、绿色光束R、G入射到聚光透镜951、952上,被平行化。
以这种方式被平行化的红色、绿色光束R、G分别入射到光阀925R、925G上被调制,被附加与各色光对应的图像信息。即,利用未图示的驱动装置根据图像信息对这些液晶装置进行开关控制,由此,进行通过这里的各色光的调制。
另一方面,蓝色光束B通过导光系统927被引导到对应的光阀925B上,在该处,同样根据图像信息进行调制。再者,本例的光阀925R、925G、925B是分别由入射侧偏振光装置960R、960G、960B;射出侧偏振光装置961R、961G、961B;以及被配置在这些装置之间的液晶装置962R、962G、962B构成的液晶光阀。
导光系统927由下述部分构成:配置在蓝色光束B的射出部946的射出侧的聚光透镜954;入射侧反射镜971;射出侧反射镜972;配置在这些反射镜之间的中间透镜973;以及配置光阀925B的跟前侧的聚光透镜953。从聚光透镜946射出的蓝色光束B通过导光系统927被引导到液晶装置962B上进行调制。各色光束的光路长度、即从光束W的射出部到液晶装置962R、962G、962B的距离中,蓝色光束B的光路最长,因而,蓝色光束B的光量损耗最多。但是,由于介入导光系统927,可抑制光量损耗。
使通过各光阀925R、925G、925B而被调制的各色光束R、G、B入射到色合成棱镜910上,在该处被合成。然后,被该色合成棱镜910合成的光通过投射透镜单元906被放大并投射到位于规定的位置上的投射面100的表面上。
在本例中,在液晶装置962R、962G、962B中,由于在TFT的下侧设置了遮光膜,故即使基于来自该液晶装置962R、962G、962B的投射光的液晶投影仪内的投射光学系统的反射光、投射光通过时的来自TFT阵列基板表面的反射光、从其它液晶装置射出后穿过投射光学系统来的投射光的一部分等成为返回光从TFT阵列基板一侧入射,也可充分地进行对于像素电极的开关用的TFT的沟道的遮光。
因此,即使将适合于小型化的棱镜单元用于投射光学系统,在各液晶装置962R、962G、962B与棱镜单元之间,也不需要另外配置防止返回光用的膜,或对偏振光装置进行防止返回光的处理,因此,在结构小型化且简易化方面,是很有利的。
此外,在本实施例中,由于可抑制因返回光引起的对TFT的沟道区的影响,故可不将进行了防止返回光处理的偏振光装置961R、961G、961B直接粘贴到液晶装置上。因此,如图16中所示,可离开液晶装置来形成偏振光装置,更具体地说,可将一方的偏振光装置961R、961G、961B粘贴到棱镜单元910上,将另一方的偏振光装置960R、960G、960B粘贴到聚光透镜953、945、944上。这样,通过将偏振光装置粘贴到棱镜单元或聚光透镜上,由于偏振光装置的热被棱镜单元或聚光透镜吸收,故可防止液晶装置的温度上升。
此外,虽然省略图示,但通过分离地形成液晶装置和偏振光装置,由于可在液晶装置与偏振光装置之间形成空气层,故通过设置冷却装置,在液晶装置与偏振光装置之间送入冷风,可进一步防止液晶装置的温度上升,可防止因液晶装置的温度上升引起的误操作。
在上述的本实施例中,使用液晶装置进行了说明,但不限于此,本实施例也可应用于场致发光或等离子显示器等的电光装置。
按照以上已说明的本发明,可防止晶体管的源、漏耐压因衬底浮游效应而恶化,能使元件的电特性稳定、提高。

Claims (5)

1.一种电光装置的制造方法,其特征在于,具有下述工序:
(a)在基板上形成遮光层的工序;
(b)在其上形成绝缘膜的工序;
(c)将单晶硅衬底贴合到上述绝缘膜上的工序,以及从上述已被贴合的单晶硅衬底除去不需要的部分以形成晶体管的沟道区、上述沟道区的延伸部和成为蓄积电容的一个电极的单晶硅层的工序;和
(d)连接上述延伸部与上述遮光层的工序。
2.如权利要求1所述的电光装置的制造方法,其特征在于:
上述工序(d)是与经在上述单晶硅层上形成的第3接触孔连接到该单晶硅层上的数据线一起、形成经上述延伸部上形成的第1接触孔和在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
3.如权利要求1所述的电光装置的制造方法,其特征在于:
上述工序(d)是与经在上述单晶硅层上形成的第3接触孔连接到该单晶硅层上的数据线一起、形成经在上述延伸部上形成的第1接触孔和在包含该第1接触孔的内侧的区域内贯通上述延伸部且在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
4.如权利要求1所述的电光装置的制造方法,其特征在于:
上述工序(d)是用与扫描线为同一的层形成经在上述延伸部上形成的第1接触孔和在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
5.如权利要求1所述的电光装置的制造方法,其特征在于:
上述工序(d)是用与扫描线为同一的层形成经在上述延伸部上形成的第1接触孔和在包含该第1接触孔的内侧的区域内贯通上述延伸部且在上述遮光层上形成的第2接触孔连接上述延伸部与上述遮光层的连接布线的工序。
CNB011166584A 2000-04-19 2001-04-19 电光装置的制造方法 Expired - Fee Related CN1187838C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP118148/2000 2000-04-19
JP2000118148A JP4092851B2 (ja) 2000-04-19 2000-04-19 電気光学装置、電気光学装置の製造方法及び電子機器

Publications (2)

Publication Number Publication Date
CN1318868A CN1318868A (zh) 2001-10-24
CN1187838C true CN1187838C (zh) 2005-02-02

Family

ID=18629341

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011166584A Expired - Fee Related CN1187838C (zh) 2000-04-19 2001-04-19 电光装置的制造方法

Country Status (5)

Country Link
US (1) US6594064B2 (zh)
JP (1) JP4092851B2 (zh)
KR (1) KR100449772B1 (zh)
CN (1) CN1187838C (zh)
TW (1) TW499764B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594063B2 (en) 2019-10-31 2023-02-28 Xiamen Tianma Micro-Electronics Co., Ltd Display module including light-shielding layer, and display apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
KR100480713B1 (ko) * 2002-07-31 2005-04-06 엘지전자 주식회사 이동통신 시스템의 호 추적 및 감시 방법
JP4474108B2 (ja) 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP2004303522A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 表示装置及びその製造方法
KR101048998B1 (ko) * 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7486854B2 (en) 2006-01-24 2009-02-03 Uni-Pixel Displays, Inc. Optical microstructures for light extraction and control
US20090085039A1 (en) * 2007-09-28 2009-04-02 Tpo Displays Corp. Image display system and fabrication method thereof
TWI372465B (en) * 2007-09-28 2012-09-11 Chimei Innolux Corp Image display system and fabrication method thereof
KR102395345B1 (ko) * 2010-01-20 2022-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
CN103235447B (zh) 2013-03-25 2016-01-06 京东方科技集团股份有限公司 光学补偿膜、光学补偿偏光板及液晶显示装置
CN103915449B (zh) * 2014-03-24 2017-06-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及其制备方法
CN105161458B (zh) * 2015-08-17 2018-01-30 武汉华星光电技术有限公司 Tft基板的制作方法
CN108305874B (zh) * 2017-01-12 2022-03-08 株式会社日本有机雷特显示器 半导体装置
JP6781051B2 (ja) * 2017-01-12 2020-11-04 株式会社Joled 半導体装置、表示装置および電子機器
JP6706587B2 (ja) * 2017-03-13 2020-06-10 株式会社Joled 半導体装置、表示装置および電子機器
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Joled 半導体装置および表示装置
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Joled 半導体装置およびその製造方法、並びに表示装置
CN110189624A (zh) * 2018-02-23 2019-08-30 群创光电股份有限公司 显示设备
JP6732829B2 (ja) * 2018-03-29 2020-07-29 株式会社Joled 半導体装置および表示装置
JP2020112603A (ja) * 2019-01-08 2020-07-27 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800956B2 (ja) * 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
FR2689287B1 (fr) * 1992-03-30 1997-01-03 France Telecom Ecran d'affichage a masque optique et procede de realisation de cet ecran.
JP3307144B2 (ja) * 1995-02-28 2002-07-24 ソニー株式会社 表示装置
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3690119B2 (ja) * 1998-06-23 2005-08-31 セイコーエプソン株式会社 液晶装置及び投射型表示装置
JP3736122B2 (ja) * 1998-06-23 2006-01-18 セイコーエプソン株式会社 液晶装置及び電子機器
JP3769389B2 (ja) * 1998-09-24 2006-04-26 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594063B2 (en) 2019-10-31 2023-02-28 Xiamen Tianma Micro-Electronics Co., Ltd Display module including light-shielding layer, and display apparatus

Also Published As

Publication number Publication date
CN1318868A (zh) 2001-10-24
JP4092851B2 (ja) 2008-05-28
US20010038485A1 (en) 2001-11-08
US6594064B2 (en) 2003-07-15
JP2001305577A (ja) 2001-10-31
KR100449772B1 (ko) 2004-09-22
TW499764B (en) 2002-08-21
KR20010098703A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
CN1187838C (zh) 电光装置的制造方法
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN2687713Y (zh) 电光装置和电子设备
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1214281C (zh) 液晶装置用的基板、液晶装置和投射型显示装置
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1203360C (zh) 电光学装置、投影显示装置及电光学装置的制造方法
CN1229668C (zh) 基板装置、它的检测方法、电光器件及其制造方法
CN1143370C (zh) 半导体装置、电光装置用基板、电光装置、电子装置以及投射型显示装置
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1174274C (zh) 电光装置、其制造方法和电子设备
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1285526A (zh) 电光装置
CN1215450C (zh) 电光装置、其制造方法以及电子设备
CN1499274A (zh) 电光装置和电子设备
KR100454515B1 (ko) 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
CN1530701A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1300822C (zh) 电光基板的制造方法、电光装置的制造方法
CN1580921A (zh) 电光装置及其制造方法以及电子设备
CN1230906C (zh) 电光器件、电光器件的制造方法、液晶器件和投射型显示装置
CN1447153A (zh) 电光装置及其制造方法以及电子机器
CN1252826C (zh) 电光装置和使用了该电光装置的电子装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20180419