CN1171514C - 低cte的电源和地层 - Google Patents

低cte的电源和地层 Download PDF

Info

Publication number
CN1171514C
CN1171514C CNB001064231A CN00106423A CN1171514C CN 1171514 C CN1171514 C CN 1171514C CN B001064231 A CNB001064231 A CN B001064231A CN 00106423 A CN00106423 A CN 00106423A CN 1171514 C CN1171514 C CN 1171514C
Authority
CN
China
Prior art keywords
layer
fiber
power supply
sandwich layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001064231A
Other languages
English (en)
Other versions
CN1269538A (zh
Inventor
罗伯特・M・加普
罗伯特·M·加普
D・波里克斯
马克·D·波里克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1269538A publication Critical patent/CN1269538A/zh
Application granted granted Critical
Publication of CN1171514C publication Critical patent/CN1171514C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0278—Polymeric fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

这里公开了具有低热膨胀系数(CTEs)且用于电源和地层的导电材料。金属化具有低CTE的纤维材料(例如，碳、石墨、玻璃、石英、聚乙烯和液晶聚合物纤维)，以提供具有低CTE的导电材料。这些纤维在各自的状态下被金属化，然后形成织物，或这些材料可形成织物，然后金属化，或两种金属化结合使用。此外，石墨或碳片可以金属化一面或两面，以提供具有低CTE和高导电性的材料。

Description

低CTE的电源和地层
该申请涉及Japp等人于1999年4月26日申请、系列号为09/300762、题为“POROUS POWER AND GROUND PLANES FORREDUCED PCB DELAMINATION AND BETTER RELIABLITY”的共同等审专利申请，这里引入作参考。
本发明一般涉及计算机制造领域，具体涉及减小用于计算机的电路板的热膨胀系数。
计算机和类似的电子设备已在人们的日常生活中随处可见。许多商业机构、银行、政府机构都依赖于计算机从事他们的日常活动。整个社会中大部分需要计算机能可靠、稳定地进行它们的经济、社交和通信活动。与以往任何时候的计算机相比，今天需要计算机运行时间更长，停机时间更短。
由于如此需要计算机，所以计算机设计者们更着重于其可靠性。今天的许多系统不允许有较长的停机时间更换构成计算机系统的失效元件。如果每个元件都设计成寿命更长且更可靠，那么仅由这些元件构成的每台计算机的寿命将更长且更可靠。
对元件可靠性的重现也适用于印刷电路板(PCBs)。通过在PCB上设置含半导体芯片的半导体封装或通过在层叠芯片载体(LCCs)上直接设置芯片并连接LCCs与PCB，设计计算机系统中的多数元件。PCBs称之为“印刷的”是由于电路走线或铜线利用最初与新闻纸印刷工艺类似的技术布设于电路板上。这些电路线将各半导体封装或各芯片连接在一起。PCBs可以简单形成为在其一个或两个面上印刷有线路且一个或多个封装固定于其一个或两个面上的绝缘体。然而，PCBs通常变得越来越复杂，一般由导电的金属电源和地层及几个信号层构成，信号层含有夹在几个绝缘层间的电路线，夹层的上下表面上具有金属线和焊盘。上下导体通过镀金属的通孔(PTHs)彼此连接并与内部电路层连接。
以此方式制造的PCBs已成为标准电子产品。制造方法的进步已使PCBs相对便宜。而且它们的简单性使它们更可靠。然而，仍存在与PCBs有关的问题。这些问题中的一些的原因之一便是整个PCB和各层的热膨胀系数(CTE)。
许多PCBs尤其是LCCs一般由有机物构成，需要具有较好是与硅芯片的CTE匹配的低CTE。在试图减小PCB的CTE时，可以使用各种低CTE的介质材料。然而，使用这些低CTE介质的效果是有限的，是由于构成PCB的主要部分的电源和地层仍由铜构成。与某些低CTE介质材料相比，铜具有较高的CTE。由于铜的较高CTE，铜的较高用量，及铜的高张力模数，使得电路板或LCC保持高复合CTE。
高CTE电源和地层导致了PCB的总CTE与这些金属层的CTE类似。由于总CTE相对较高，PCB或LCC自身随着温度的升高会尺寸变长和增大。尺寸的增大意味着PCB或LCC表面上的芯片、封装、线和其它器件需按相同的比例膨胀，或能够允许由于尺寸的失配造成的应力。有时，这些器件或它们间的电连接不能承受这些应力，尤其是重复的温度循环后。
这些应力尤其会使LCCs变差。芯片通过称做可控熔塌芯片连接(C4)的小焊料突点与LCC相连。而LCC一般通过球栅阵列(BGAs)与PCB相连。在芯片下和其周围进行密封和/或底层涂敷以保护芯片。
以前的芯片载体几乎都由具有低CTEs的陶瓷构成。低CTE芯片载体不会在芯片上产生那么大的应力，是由于陶瓷层不会膨胀那么多。然而，目前采用叠层材料作芯片载体。层叠材料具有如上所述的较高CTEs，会在与LCC相连的芯片上产生更大应力。不幸的是，由于芯片最初由易破裂的结晶硅构成，这种应力或者使C4连接破裂，或者芯片/LCC的CTE失配将造成已组装封装翘曲，将张力作用于芯片上，可能会使芯片龟裂。
此外，在PCB制造中常用的金属层具有远高于某些低CTE介质的较高CTE。由于CTEs的差异，温度升高会引起金属以高于介质的速率变长。这种膨胀差异会在介质上产生高应力，而这种应力会导致介质材料龟裂。由于电路线会被拉断，所以介质的龟裂会造成开路。CTE不同造成的另一效应是切力造成的剥离，于是介质从电源/地层上剥落。由于剥离的介质基本上是“悬浮”的，且与金属化电源/地层不连接，因而切力造成的剥离加重了CTE导致的龟裂机制。然而，剥离区的外围与金属化层相连，在金属化层随温度升高而变长时，易与金属层一起移动。在外围区离开剥离介质移动时，龟裂会在外围区周围发展。
尽管例如铁镍合金、不锈钢、和钼等低CTE金属已用来构成PCBs和LCCs的低CTE电源层，但使用这些替代金属会使制造变复杂。这些复杂性包括电池作用和侵蚀、多步腐蚀及复杂的废物处理。
因此，没有办法限制由介质和电源/地层间CTE差异造成的失效和破裂，PCBs和LCCs的较高的总CTE将继续造成大量失效和可靠性问题。
因此，本发明的实施例提供具有低热膨胀系数(CTEs)可用于电源和地层的导电材料。金属化纤维材料(例如碳、石墨、玻璃、和液晶聚合物等)，以提供具有低CTE的所得的导电材料。这些纤维可以在它们各自的状态下金属化，然后形成织物，或这些材料形成织物，然后金属化，或可以采用两种金属化方法的组合。此外，石墨层可以一面或两面金属化，以提供具有低CTE和高导电性的材料。这些金属化的低CTE电源和地层然后可层叠成复合体用于印刷电路板(PCBs)或用于作为层叠芯片载体的PCBs。本发明可以提供用于PCBs和LCCs且没有与特殊的低CTE金属有关的问题的导体。
从以下对本发明优选实施例的更具体介绍中，可以清楚本发明的上述和其它优点及特点，如各附图中所介绍的。
下面将结合附图介绍本发明的优选例示实施例，各附图中类似的标记表示类似的元件：
图1是按本发明几个优选实施例的电源或地层的剖面图；
图2是按本发明一个优选实施例的六层印刷电路板和构成六层印刷电路板的各层的剖面图；
图3是本发明优选实施例的制造和使用电源或地层的方法的工艺流程图；
图4是六层印刷电路板和构成六层印刷电路板的各层的剖面图。
本发明优选的实施例通过提供具有低热膨胀系数(CTEs)的材料用于电源和地层，克服了现有技术的局限。如果需要，电源和地层可形成芯层，并较好是用于印刷电路板(PCBs)，或用于作为层叠芯片载体(LCCs)的PCBs。本发明一般涉及PCBs的制造技术。下面给出PCBs一般制造技术的简短介绍，然后是优选实施例。
为了制造印刷电路板，初始材料一般是由玻璃纤维和环氧树脂构成的薄片。由于该纤维在初始处理期间用树脂浸渍，所以这一般称为“半固化片”。树脂主要用作粘合剂，将纤维粘合到板上。代替玻璃纤维布，可以使用压缩纸或其它合适材料。因此，基板是一种将制成最终的印刷电路的扁平刚性或轻度韧柔的介质材料。该初始材料可以与铜薄层或其它金属一起利用合适的粘合剂层叠于板的两面上。这种组合一般叫作敷铜叠片(CCL)。这些CCLs可以变成简单的双面板(具有两面铜线)或可以电路化并以附加介质层叠构成多层复合体。
多数情况下，穿过这些板形成小孔(一般利用钻孔)，以容纳将安装的各种电子元件的电连接。小孔一般利用高速钻孔机钻出，小孔的位置示于附图中或根据板的设计而定。
为了形成从铜叠层一面穿过小孔到另一面的电连接，小孔的塑性壁必须制成导电的。这可以通过本行业中公知的例如金属化等化学工艺完成，该工艺由相对复杂的一系列化学试剂槽处理、漂洗和活化步骤构成，以便在孔壁上敷着薄铜层。
由于利用金属化工艺形成的铜层对于在板的两层间形成合适电桥来说一般太薄，所以要用铜电镀在小孔中淀积厚铜层，以形成运载电流的合适铜截面。铜镀敷后可以进行锡-铅或锡镀敷以改善可焊性。
金属化后，对需要电路图形的那些表面进行电路处理。电路图形是一种将规格或设计需要应用到已钻孔板的金属表面上的电路设计。通过涂敷有机光刻胶敷层作干膜可以形成图像。通过掩模将紫外(UV)光投射到光刻胶上。该掩模含阻挡UV光的图形。对于负型光刻胶来说，光刻胶的未暴露于UV光的区域，将在随后的显影步骤中被去掉。然后用化学腐蚀去掉暴露的表面金属。然后，剥离剩余的光刻胶，只留下金属图形。
现参见图4，该图示出了六层PCB和构成该六层PCB的各层的例子。图4中，示出了处于不同制造阶段的PCB的各部分。该例中，六层PCB 120部分用作连接芯片160和PCB/LCC 120与PCB(未示出)的层叠芯片载体(LCC)。六层PCB 120包括通过将两个信号芯层101和130、一个电源芯层111和介质层150和152压在一起(称作“层压”)形成的“复合体”。各芯层各自构图，然后压在一起形成复合PCB。这种层压期间，介质将回流到芯层和介质层间存在的任何间隙中。层压后，给复合体钻孔，去掉敷在暴露的钻过孔的铜层上的环氧，镀敷通孔，并进行处理。为简单起见，图4示出了代替介质含空气时的介质回流区。此外，尽管一般是圆柱形金属孔，但镀敷的通孔(PTHs)示出为固态金属。最后，未示出将用于对准工件与叠层和各层的加工孔(tooling hole)。
信号芯层100包括夹在两铜层102和105间的介质层104。信号芯层100是没进行过处理的CCL。铜层102和105为其上将形成铜线的信号运载层。铜层102还可以具有焊盘，各芯片或含有芯片的表面安装封装将焊接于其上。信号芯层101表示信号芯层100构图后的信号芯层100。信号芯层101包括铜层102和105，它们已被构图，带有电路、用于PTHs的间隙及其它间隙/加工孔和介质层104。铜层102有两条线(未计数)和两个焊盘107和103，而铜层105具有五条线。此外，铜层105有间隙区域170，在信号芯层101层叠成复合体，进行了钻孔和孔镀敷后，PTH从中穿过。
图4中的电源芯层110包括夹在两铜层112和115间的介质层114。铜层112和115可以比铜层102和104厚，以便提供额外的电流运载能力。电源芯层110是未进行过处理的CCL。铜层112将变成PCB的电源层，而铜层115将变成PCB的地层(反之亦然)。电源芯层111表示电源芯层110已构图后的电源芯层110。电源芯层111包括已构图的铜层112和115及介质层114。铜层112构图为具有两个间隙区182和179，而铜层115构图成具有两个间隙区184和180。这些间隙区将防止电源和地层与PTHs接触，这些PTH是在电源芯层111层压成复合体，并钻出了小孔和进行了镀敷后，在这些位置钻出的。
完成的PCB部分图示为六层PCB部分120。由于具有六个导电层，所以一般称这种PCB作“六层”板。PCB部分120正用作LCC，以连接芯片160和PCB(未示出)下面的金属层135。层135和PCB120间的固定(未示出)一般通过栅阵列(BGA)或类似的连接实现。示出了信号芯层101和130、电源芯层111和介质层150和152已层压形成复合体后的六层PCB部分120。该复合体已被钻孔，涂敷的环氧已从孔中去掉。小孔已被镀敷。此外，各元件安装于该完成的LCC上。例如，芯片160已通过可控熔塌芯片连接(C4)球107焊接到信号芯层101的铜层102的焊盘103上。密封或底层填充物162保护芯片160。信号芯层130为与信号芯层101类似构图的信号芯层。信号芯层130包括铜层132和135及介质层134。铜层132和135已构图形成线。已在电源芯层11 1的电源层(铜层)112和信号芯层101的铜层105之间施加了介质层150，同时已在电源芯层11 1的地层(铜层)115和信号芯层130的铜层132之间施加了介质层152。每个介质层150、152都可以由一层以上的介质层构成。
PCB 120中示出了几种PTHs。PTH 109连接电源层112与C4球107、已构图铜层105上的线及已构图铜层135上的线。间隙区180可以防止PTH 109与地短路。注意，层叠后，间隙区180中将填充回流介质，但为了简便起见，图4中未示出。PTH 108连接铜层102、105、132和135上的线，铜层102上的信号线还连接到C4球107。间隙区184和182可以分别防止PTH 108接触地层115或电源层112。PTH 106连接地层1 15与铜层135、132和102上的线或焊盘。
即使层104、150、114、152和134中使用低CTE介质，PCB 120的总热膨胀系数(CTE)也会保持较高。保持了会提高总CTE的高百分比铜。这种较高的总CTE会使PCBs和用作LCCs的PCBs都产生问题。对于前者来说，PCBs会随温度升高经受切力造成的介质材料剥离或龟裂，并且高CTE使PCB膨胀。由于设于PCB上的半导体芯片位于封装中，封装和连接管脚或引线会吸收PCB尺寸增大造成的应力。所以半导体芯片自身一般不受PCB尺寸增大的影响。然而，对于用作LCCs的PCBs来说，半导体芯片直接设于PCB上，没有封装和管脚或引线。芯片自身承受随温度升高PCB区增大产生的应力。
这一点可以从图4中看出，其中芯片160直接与PCB 120的金属层102连接。如果PCB随温度升高而膨胀，而较高CTE引起的膨胀使C4球107与PCB一起移动。C4球107与芯片直接相连，芯片必然吸收由于球107间的间距的增大而引起的张力。不幸的是，半导体芯片主要为结晶硅。由于其结构和球也会远离芯片，所以芯片自身易破裂。
本发明通过提供用于印刷电路(PCBs)和作为层叠芯片载体LCCs)的PCBs中的电源和地层的低CTEs导电材料，可以克服现有技术的局限。通过提供用于PCBs的电源和地层的低CTE材料，PCB的总CTE降低，进而可以减少芯片失效、介质龟裂、和切力造成剥离的几率。此外，可以完全消除或显著减少与使用特殊低CTE金属有关的问题(例如电池作用和侵蚀、多步腐蚀和复杂的废物处理)。
在讨论优选实施例之前，有益的是简短地讨论一下术语。如概述部分所述，术语“半固化片”一般包括玻璃纤维和环氧树脂。由于在处理期间要用树脂浸渍纤维，所以经常称之为“半固化片”。含树脂的纤维材料片一般称为“纤维树脂复合体”，纤维材料片可以称作“纤维复合体”。不幸的是，在一个或多个信号层与一个或多个电源/地层层叠时，或在半固化片间层叠电源/地层时，称之为“复合体”。为避免将这种复合结构与纤维复合体或纤维树脂复合体混淆，纤维复合体和纤维树脂复合体将称作“纤维叠片”。术语‘纤维叠片’意在包括所有类型的半固化片、纤维复合体、纤维树脂复合体、介质、绝缘体和在PCB制造中使用的其它材料。此外，本发明的实施例可以使用导电纤维叠片(例如用铜浸渍的半固化片)。还应注意，尽管这里使用了术语“纤维叠片”，但该术语意在表示目前用于构成PCBs的所有类型的热固树脂和热塑聚合物，包括但不限于环氧、双马来酰亚胺三嗪环氧、氰化酯、聚酰亚胺、聚三氟乙烯(PTEE)和其它氟聚合物等，无论它们是否含任何纤维或填料。
本发明的优选实施例包括各种可用于电源和地层的导电低CTE材料。例如，金属化其一面或两面的固态低CTE材料芯层(较好是碳基材料，例如石墨)可形成电源/地层的基础。此外，金属化的低CTE纤维(例如玻璃、碳和液晶聚合物纤维)可形成可作为电源/地层的基础的织物，优选导电材料的CTE一般在-5至5PPM/℃之间。优选CTEs小于5PPM/℃的材料。利用这些优选材料形成的电源/地芯层应具有8-12PPM/℃的复合CTE，取决于所用的纤维叠层。在PCB/LCC中使用这些芯层可以得到复合CTE为8-12PPM/℃的PCB/LCC。与从用普通层(即，敷铜叠层(CCL))构成的PCB相比，CTE明显减小。即便是利用低CTE纤维叠层，由于铜的CTE较高，且PCB中铜占相当高百分比(体积或重量)，普通PCB的CTE一般也接近或高于17PPM/℃。所以，即便用限制为CTE接近17PPM/℃的那些纤维叠层的低CTE纤维叠层制造PCBs，PCB的CTE一般也高于17PPM/℃。尽管本发明的实施例可以用CTE高于5PPM/℃的导电材料，但所得PCB的复合CTE对于某些应用来说仍太高。本发明的导电材料对于半导体芯片直接固定于LCC上时最有益。芯片的CTE和根据本发明制造的PCBs/LCCs的复合CTE间的较小差异抑制了由于CTE失配造成的芯片破裂。利用具有高CTEs的导电材料，将导致PCB/LCC的较高复合CTE，这将增加芯片缺陷和龟裂的可能性。在介绍了制造和使用低CTE电源/地层的优选方法后，将讨论特定的优选材料。
用于形成本发明的低CTE电源/地层的一些优选材料，在PCB或LCC制造中的钻孔或运输期间较易碎。例如，纤维材料在钻孔期间可能比金属箔更易受损伤。而且，由于光刻和腐蚀技术不可能构图这些低CTE电源和地层中的某些，所以，较好是对普通的PCB或LCC制造步骤做一些变化。在介绍可用于低CTE电源和地层的优选材料前，先讨论一下涉及利用和制造由低CTE材料构成的低CTE电源/地层的一般步骤。
现参见图1，该图示出了低CTE电源和地层的三个优选结构。每种结构制造和利用PCB/LCC中的低CTE电源或地层的处理步骤稍有不同。低CTE电源和地层的最优选结构表示为电源/地芯层300。电源/地芯层300包括夹在两层纤维叠片302、305间的低CTE层304。示出了两个间隙孔310，这些孔已在电源/地芯层300钻出，以提供电源/地芯层300与另一电源/地芯层及一个或几个信号芯层层叠后用于PTHs的间隙。层叠形成了随后被钻孔和金属化以形成PCB或LCC的复合体。通过在两纤维叠层302和305间层叠低CTE层304，纤维叠层为低CTE层提供了钻孔和运输期间的保护。纤维叠层302、305可以是不导电的，也可以是导电的。在后一实施例情况下，电源/地芯层300将是导电复合体。然后电源/地芯层300叠置在两不导电的纤维叠层之间，形成较大的“芯层”，或电源/地芯层300与其它信号层、电源/地芯层、及不导电纤维叠层叠置成PCB复合体。应注意，层304实际可以在邻接纤维叠层302、305的两面上具有一个或多个金属层。这些层图1中未示出。
图1还示出了较易受钻孔和运输损伤的低CTE电源和地层的第二和第三较不优选的结构。电源/地芯层320包括夹在两低CTE层322、325间的纤维叠层324。另外，纤维叠层324可以是导电的，也可以是不导电的。电源/地芯层320已钻有间隙孔330。电源/地芯层350包括低CTE层352。类似地，电源/地芯层350已钻有间隙孔360。由于低CTE层易受钻孔和运输损伤，所以这些都是较不优选的电源/地芯层的实施例。然而，如果运输和钻孔期间很小心的话，也可以对制造电源/地层的低CTE材料的损伤最小或没有损伤。密封纤维叠层中易受运输或钻孔损伤的低CTE材料，可以减少损伤的可能性，所以较好是这样做。
这些芯层的每个都可以按稍有不同的方式处理。一般说，电源/地芯层300将在对低CTE层304进行了可选的粘附性增强工艺(利用例如硅烷等化学试剂)后层叠。然后一般在电源/地芯层上钻出间隙孔310。该阶段代替用光刻胶构图和腐蚀，使用钻孔，是由于一般情况下纤维叠层和多数低CTE纤维材料不能腐蚀。此外，该步骤中，间隙孔310中可以填以绝缘体/介质。然后，已钻孔的电源/地芯层300可以与另一电源/地芯层和一个或几个信号芯层层叠成复合体。然后在复合体上钻孔，并金属化(为PTHs)，从而形成PCB或LCC。可以选择的是，电源/地芯层350可被钻孔，并用粘附性增强工艺处理，然后与两个纤维叠片层叠成电源/地芯层300。尽管可以机械钻孔电源/地芯层350，以形成间隙孔和加工孔，但优选对易受钻孔损伤的电源/地芯层材料进行激光或其它不易损伤的钻孔方法。
一般说，电源/地芯层320可通过用粘附性增强工艺(选的)处理低CTE层322、325形成。然后纤维叠片(导电或不导电)叠置于两低CTE层之间。然后通常进行钻孔，形成间隙(或加工)孔330。对易受钻孔损伤的电源/地层材料，较好是采用激光或其它不易损伤钻孔技术。该实施例中激光钻孔的附加优点是可以用不同间隙孔图形构图两个导电的低CTE层。然后用绝缘/介质材料填充间隙或加工孔。然后，电源/地芯层320与另一电源/地芯层和一个或几个信号层层叠成复合体。
一般说，可以在电源/地芯层350中钻孔，并用可选的粘附性增强材料(例如硅烷或氧化铜处理)处理，然后与两纤维叠层(导电或不导电)层叠形成芯层300。可以选择的是，可以在电源/地芯层350中钻孔，并用粘附层加强步骤处理，然后与另一电源/地芯层、几层纤维叠层及一个或几个信号芯层层叠形成复合体。例如，为形成六层复合体，从复合体的“上”层到“底”层的各层如下：信号芯层(例如图4的信号芯层101)、一个或几个纤维叠层、电源/地芯层352、一个或几个纤维叠层、电源/地芯层352、一个或几个纤维叠层和第二信号芯层(例如图4中的信号芯层130)。然后钻孔该复合体并金属化形成PCB/LCC。
如上所述，较好是导电材料用于将被形成电源/地芯层的易受钻孔或运输损伤的低CTE电源或地层，其中低CTE导电材料夹在或密封在两纤维叠层之间。以此方式形成的电源或地芯层将在钻孔步骤中支撑和保护低CTE层导电材料。这种保护减少了可能因钻孔工艺破裂的纤维材料量。也可以制造象电源芯层320(类似于图4的电源芯层110)或电源芯层350那样的电源芯层，但钻孔和/或运输会造成低CTE材料某种程度上破裂和龟裂。此外，疏松的纤维或碳材料会污染某些处理步骤。通过密封纤维或碳材料和在钻出的孔中填入绝缘体/介质，纤维材料不易污染随后的处理步骤。
参见图2，该图示出了电源和地芯层的几个截面以及由这些芯层构成的六层PCB/LCC。图2是一个例子，展示了电源芯层1000，钻孔的电源芯层1001，地芯层1010，钻孔的地芯层1011，及用作LCC的六层PCB/LCC 1020。通过对低CTE电源层1087进行粘附性增强工艺，然后将该层层叠在两纤维叠层1 002和1005之间，从而形成电源芯层1000。这种情况下，低CTE电源层1087是具有形成于其表面上的金属层1097和1098的石墨层1004。然后，钻孔电源芯层1000，形成间隙孔1082和1079。涂敷了光刻胶掩模后，腐蚀一个“标准”CCL电源芯层，形成成像的电源芯层(即，图4的电源芯层111)。由于腐蚀对用于某些用于电源/地层的低CTE导电材料或纤维叠层是不可能的，所以较好是采用钻孔法形成间隙孔。该例中的电源芯层1000和1001主要是夹在两不导电纤维叠层间的低CTE导电层。
通过对低CTE地层1012、1015(这种情况下，它们是敷金属的纤维材料)进行粘附性增强工艺，然后在一导电纤维叠层的两面上层叠这些层，从而形成地芯层1010。然后，钻孔地芯层1010，形成间隙孔1084和1080。该例中的地芯层1010实质是具有三个导电层的一个导电层(一个导电纤维叠层夹在两个低CTE导电材料层之间)。尽管图2中未示出，但可以在电源芯层1001和地芯层1011中加入介质或其它绝缘体，填充这些芯层中的间隙孔。
关于导电纤维层1014，形成该层的较好方法是在纤维或纤维/树脂层中加入按体积计40％的铜粉。层叠期间，铜应均匀分布于纤维层中。也可以采用其它导电填料及其它类型的层材料，但该填料和层材料的优点是较便宜且为PCB制造中常用的材料。
芯层钻孔(如果需要加了绝缘体)后，将电源芯层1001和地芯层1011与已构图的信号芯层101、130及纤维叠层1096、1095和1099压在一起，形成复合体。对该复合体钻孔并金属化形成PTHs。将元件固定于PCB/LCC上后，得到例示的六层PCB/LCC部分1020。纤维叠层1095、1096和1099是不导电介质层，用于隔离信号、电源和地芯层。此外，这些层将电源、地和信号芯层粘附在一起。电源芯层1001具有将用于粘附电源芯层1001与地芯层1011的纤维叠层1005。类似地，电源芯层1001的纤维叠层1002可以粘附到信号芯层101。然而，一般情况下，纤维叠层1005(和1002)将充分固化，意味着另一纤维叠层不得不用于将电源、地和信号芯层粘合在一起。某些纤维一旦固化，将不再回流，足以与另一层充分粘接。可以部分固化这些层，允许其中一些在层叠各芯层时回流。此外，某些纤维叠层将多次回流，并提供两芯层间的足够的粘附性。在这些情况下，纤维层1095和1096不必用于粘附。尽管这些情况下不需要这些纤维叠层用于粘附的目的，但利用附加纤维叠层(例如层1095)可能有其它原因。例如，如果希望较好的电绝缘，附加纤维叠层可以提供这种绝缘。注意，纤维叠层1099一般来说是提供电绝缘(除粘附性外)及提供已构图信号层132和金属化的纤维层1015间的间隙孔1082和1079的填充树脂所必需的。
PTH1008与图4的PTH 108类似，它连接信号芯层101的信号层102和105的线与信号芯层130的信号层132和135的线。间隙区1082和1084防止地和电源层接触TPH。尽管间隙区1082和1084中填有“空气”，但实际上，这些区中一般填以介质：或者在将电源或地芯层钻孔后，这些区中填以介质，或者在层叠期间用纤维叠层的介质/绝缘体填充这些区。
PTH 1009与图4的PTH 109类似，它连接信号芯层130的层135上的焊盘103(和C4球107)和线与电源层1001。该例中，电源层1001包括实际有三个导电层(石墨层1004，两个金属层1097和1098)的导电层1087。该例中，导电层1087的所有三层都与PTH 1099接触。间隙区1080防止PTH 1009连接地芯层1011。类似地，PTH1006与图4的PTH 106类似，它连接信号芯层101的层102上的线和信号芯层130的层135、132上的线与地芯层1011。地芯层1011包括三个导电层(两个低CTE层1012和1015，和一个导电纤维叠层1014)，它们都与PTH 1006连接。间隙区1079防止PTH 1006连接电源层1087。
在图2的例子中，示出了各芯层上的多数纤维叠层较薄。例如，纤维叠层1002和1005很薄。这只是为了表示，如所属领域技术人员知道的，如果需要可以加更多层、更薄或更厚的纤维叠层。图2的六层PCB/LCC 1020与图4的六层PCB/LCC 120相比，主要的不同在于PCB/LCC 1020有分离的电源和地芯层，以及这些电源/地芯层形成为不同于普通CCL芯层。PCB/LCC 1020还具有包括LCC的大部分的低CTE电源和地层。信号层102、105、132和135尽管具有一些金属，但主要含纤维叠层。因此，信号芯层101和130的总CTE接近纤维叠层104和134的CTE。如果低CTE介质用于这些纤维叠层中，则CTE会很低。这种情况下高PCB的CTE实质是由一般为CCL的电源/地芯层的金属层产生。这种情况下，由于电源和地层中的铜量的缘故，CCL中的铜决定电源/地芯层的CTE。这种高CTE的电源/地芯层会使PCB的总CTE升高，导致可能的切力造成的剥离、介质或芯片龟裂、张力作用于固定在PCB(用作LCC)上的芯片上、和其它不良效应。
然而，图2中地层1011包括敷金属的低CTE纤维材料。此外，电源层1087包括敷金属的石墨片。这些层都含有大量能降低芯层的总CTE的低CTE材料。所以，与同等的CCL芯层相比，两芯层都有较低的总CTE，这些较低的总CTEs减小了PCB/LCC的总CTE。此外，可以在不用会造成包括电池作用和侵蚀、多步骤腐蚀和复杂的废物处理等制造复杂化的替代金属(例如铁镍合金、不锈钢和钼)的情况下，得到这种低CTE芯层。
图3示出了根据本发明的形成包含低CTE导电材料的电源或地芯层(例如电源芯层1000)的优选方法。图3中的方法400较好用于形成电源和地芯层，以将电源和地芯层结合成复合PCB或LCC。该方法也可用于其中低CTE导电材料夹在两纤维叠层间作为电源层1000的优选实施例。该实施例可以更好地保护内部低CTE的导电材料。此外，纤维叠层可帮助“密封”覆盖以金属的纤维材料和其它疏松材料，这有助于将内部纤维材料保持于叠片上。在可能污染PCB/LCC的各部分和制造工艺的碳材料的情况下这特别有益。方法400开始于在所用低CTE材料上形成可选的薄金属涂层(步骤410)。本发明的敷金属的纤维材料一般为足以运载要求电流的金属；如果要求附加的电流运载能力的话，可以在步骤410在纤维上形成更多金属。
此外，如果本发明的优选低CTE材料没有金属化，则这些材料也可以在该步进行金属化。例如，如果采用未金属化的碳纤维丝束作低CTE材料，则可以在步骤410金属化丝束，并将之形成为纺织织物。然后，如果需要可以在步骤410在该织物上附着附加的金属。在电源芯层1000的特定例子中，石墨层1004的两面都在步骤410涂敷金属，以形成电源层1087。简言之，步骤410可以用于金属化未涂有金属的材料和在已涂有金属的材料上再添加上附加金属。在方法400后，将更详细地讨论用于电源和地层的优选材料类型。
然后，用粘附性增强化学工艺或氧化铜处理可选地处理低CTE材料(步骤420)。然后，在两纤维叠层间层叠夹入导体，以形成密封的低CTE电源或地芯层(步骤430)。一般来说，用标准的层叠工艺层叠低CTE地/电源材料。或者，可利用标准的浸渍工艺用树脂浸渍纤维低CTE材料(步骤433)。该标准浸渍工艺基本上密封了纤维材料。该树脂浸渍布然后叠靠于释放片(release sheet)或粗糙的铜箔上。如果使用粗糙铜箔，则可以将之腐蚀掉(步骤437)或通过钻孔(步骤440)剥离。释放片一般在钻孔前被去掉(步骤435)。
由于纤维叠层一般不能腐蚀形成必需的电间隙孔(和其它开口)，所以这些开口形成于电源/地芯层中(步骤440)。一般来说，在叠层和低CTE层内并通过其钻孔间隙孔图形或加工孔，可以形成这些开口。钻孔可利用机械钻孔或利用激光或其它类似的孔形成设备进行。如果粗糙的铜箔已叠于低CTE材料上(步骤435)，并且未被去掉(在步骤437)，则现在可以通过腐蚀去除之(步骤445)。此时，可以用纯树脂再填充开口，树脂含有不导电填料或其它合适的绝缘体/介质(步骤450)。较好是通过再叠层到或压到一复合板结构上，将电源/地芯层引入到复合体中(步骤460)。如果在步骤450未填充各孔，则在层叠周期中，额外的树脂从纤维叠层流到并填充到钻出的电源层孔中。接着可以再钻孔形成用于PTHs的孔，并金属化这些孔(步骤470)。步骤470后，将形成与PCB/LCC 1020类似的PCB/LCC。
尽管方法400是用低CTE电源/地层制造PCB/LCC的优选方法，但方法400的步骤可根据所用电源/地芯层的结构稍作变化。例如，两层低CTE导电材料可以叠于例如在图1的电源和地芯层320中先前所示的纤维叠层上。该例中，处理步骤与方法400所示的非常类似。例如，可以分别进行方法400的步骤410和420，以在导电材料上加上附加金属，并加强粘附性。然后纤维叠片(导电或不导电)叠于两低CTE层之间。此外，可以在把纤维叠层层叠于两低CTE导电材料之间之前，进行液态树脂浸渍步骤(步骤433)。然后一般进行钻孔，形成间隙孔或加工孔(步骤440)。对于易受钻孔损伤的电源/地层材料，较好是可以采用激光或其它不易损伤的钻孔方法。该例中激光钻孔的附加优点在于，可以用不同的间隙孔图形构图两导电低CTE层。在该阶段(步骤450)可以用绝缘材料填充间隙或加工孔。然后将电源/地芯层320与另一电源/地芯层、一个或几个信号层和不导电的纤维叠层压成复合体(步骤460)。然后钻孔该复合体并金属化，形成PCB/LCC(步骤470)。
此外，也可以用与图1的电源/地芯层350类似的电源/地芯层形成电源或地层。该例中，用于形成电源和地层的处理步骤某种程度上不同于方法400。例如，可以在步骤410(如果进行的话)前或后进行钻孔(步骤440)。然后可以用可选地粘附性增强材料处理低CTE导电层(步骤420)，并与两纤维叠层(导电或不导电)叠置，形成图1的芯层300。该例中，由于层叠工艺可以用纤维叠层填充各孔，所以步骤450一般是不必要的。可选择的是，可以钻孔与电源/地芯层350类似的低CTE导电层，并用粘附性增强步骤处理(步骤420)，然后与另一电源/地芯层、几个纤维叠层和一个或几个信号芯层压成复合体(步骤460)。然后钻孔该复合体并金属化，形成PCB/LCC(步骤470)。
最后，方法400可应用于除图2所示六层PCB外的其它结构的PCB。通过将方法400的工艺应用于特定数量的层，可以形成更多或更少层数的层。例如，(再参见图2)，如果希望四层PCB，则电源芯层1000可以叠于带铜叠层的层1002的外表面上。然后钻孔形成电源芯层1001。类似地，地芯层1010可以叠于带有纤维叠层和铜层的层1015的外表面上。然后钻孔形成地芯层1011。形成于电源和地芯层中的开口中可以填以绝缘体。然后可构图两铜叠层，两电源和地芯层形成复合体。进行钻孔并镀敷PTHs，形成PCB。或者，钻孔的电源芯层1001和钻孔的地芯层1011可形成各层按以下顺序的复合体：铜层、可选的不导电纤维叠层、电源芯层1001、地芯层1011、不导电纤维叠层、和铜层。然后可将两铜构图成信号层，并钻孔和金属化复合体，形成四层PCB。
现在已一般意义上讨论了用低CTE材料制造低CTE导电电源和地层的方式。这些方式和材料可用于以下将讨论的任何特定低CTE导电材料。如果存在较好采用的任何附加处理步骤以便材料可形成为电源或地芯层，那么将结合电源/地材料讨论这些步骤。
含低CTE材料的电源/地层的最优选实施例是其一面或两面上有铜的石墨或碳片。石墨是一种由碳构成的自然形成的导电材料。术语“石墨”是指碳原子的特有的特殊结构。石墨可以自然形成或人工制造。尽管石墨某种程度上具有结晶结构，但石墨的导电性主要是各向异性的。很纯的结晶石墨具有优异的导电导热性和负CTE。体石墨一般具有很低的导电导热性，并具有低的正到负CTE。
所属领域的技术人员将认识到，适于作电源/地层的基础材料的石墨或碳片可以按多种方式制造。例如，体石墨可以烧结或压缩成薄石墨片。石墨片可以通过化学汽相淀积制造，这样能够形成极有序的热解石墨。然而，后一种片易碎，并且非常贵。此外，石墨片可通过以下方式形成，将碳纤维绕到芯柱上从而形成碳纤维线轴，然后去掉芯柱，将线轴压平，然后在高热下石墨化线轴。在某些情况下，这会产生一种碳纤维丧失了其所有取向和形状的片，该片基本被很好的结晶化，变为更纯的石墨。形成石墨/碳片的这些方法都是所属领域公知的。
在石墨或碳片上淀积金属，这种组合材料具有低CTE。金属可利用所属领域技术人员公知的多种方法淀积于石墨上。例如，可以用溅射、蒸发或化学汽相淀积法在石墨上淀积金属。以下将更具体介绍这些金属包敷法。尽管由于金属敷于片两面上可以提供更多金属并提高电流运载能力，所以优选片两面上敷金属，但金属可以敷于石墨片的一面或两面上。
可以利用该敷金属的石墨或碳材料，按以上所示和所述方式形成PCBs和用作LCCs的PCBs。例如，可用该导电片制造与电源/地芯层300、320或350类似的电源/地芯层。所得PCBs/LCCs的总CTE降低，可以减少切力造成的剥离及芯片和C4的连接龟裂。
形成低CTE导电电源和地层的附加优选材料大概可以称之为纤维导电材料。这些优选附加材料包括金属化的织物(例如液晶聚合物)、金属化的碳纤维织物、金属化的玻璃纤维。织物还可分成纺织织物(具有一些规则结构的织物)和不规则纸织物。不规则纸织物一般由不规则取向的纤维构成。不规则纸织物没有相同的纤维结构。
例如，用于形成低CTE电源/地层的优选材料是敷金属的低CTE有机纤维，例如液晶聚合物(LCPs)。有几个公司制造LCPs，这些纤维中的一些的商标大家都很熟悉。Aramid是DuPont制造的LCP，有时称之为KEVLAR。VECTRAN是Heochst-Celanse制造的LCP。这些纤维的CTEs为约每摄氏度每百万分之(PPM℃)-5到5。此外，这些纤维具有热稳定性。适用于本发明的具有与LCPs所具有的类似CTEs的其它类型有机纤维包括SPECTRA(这是由AlliedSignal制造的聚乙烯)。市场上可以买到这些材料的纺织和不规则纸织物。此外，市场上已经可以买到某些LCPs的敷金属产品。例如，ARACON是DuPont公司的敷金属芳族聚酰胺纤维的商标。
尽管可以购得某些有机纤维材料作为涂敷织物，但适用作电源或地层的敷金属有机纤维材料也可以由以下步骤制造。首先，将有机纤维材料设于处理室中，并保持在稍微拉伸和/或平坦位置。使材料被拉伸或平坦可以确保金属均匀地覆盖暴露表面。然后在有机纤维材料上淀积金属。这种淀积可以数种方式进行，包括镀敷、溅射、蒸发或化学汽相淀积。如果工艺需要或必要，有机纤维材料可以翻转，并淀积更多金属。例如，如果采用溅射，则金属一般只淀积有织物的一个表面上。在可以按此方式使用织物时，一般要在织物的另一面上施加更多金属，以增大织物的电流运载能力。或者，可以利用滚动方式，同时在两面上溅射织物。溅射或化学汽相淀积后，可利用常规的镀敷施加更多金属。该附加金属将增强金属纤维织物电源/地层的电流运载能力。这些工艺也可用于用金属涂敷以上讨论的碳或石墨片。此外，这些工艺还可用于用金属涂敷以上讨论的其它优选低CTE材料。另外，这些技术还可用于用金属涂敷以上讨论的碳或石墨片。
一旦形成金属化纤维片，这些低CTE导电片可用于制造与电源/地芯层300、320或350类似的电源/地芯层。此外，可以进行制造这些芯层和将它们集成为PCB/LCC的上述任何方法。
适用作PCBs或LCCs的电源或地层的另一最优选金属化纤维材料是敷金属的碳或石墨纤维。由于碳或石墨纤维可以作为纺织纱线和单股纱线或丝束，可以在这两种状态下金属化纤维。例如，金属可以淀积于碳或石墨纤维织物上。或者，可以淀积于碳或石墨纤维上和纺织成布或织物的碳或石墨纤维上。已经可以买到碳和石墨纤维的敷金属产品和已形成丝束或纱线的产品。该丝束或纱线可用于纺织较平纺织织物。此外，可以买到碳纤维的不规则纸片。具有低CTE(较好小于2PPM/℃)的任何碳纤维都可以用于本发明的实施例。
作为例子，可以用50-60wt％的铜镀敷1K(每根纱线或丝束有1000根6微米的纤维)石墨/碳纤维。该镀敷的丝束可用于纺织每英寸30×30根线的平纺织织物。如结合图3所介绍的，制造电源/地芯层的一种方法是用粘附性增强步骤例如硅烷耦合剂或氧化铜转化工艺处理该织物。处理过的织物按标准的浸渍工艺用树脂浸渍。该树脂浸渍布然后叠于释放片或粗糙铜箔上。如果使用粗糙铜箔，一般此时将其腐蚀掉。去掉释放片，并用间隙孔图形钻孔该部分。该例中，已构图电源层然后叠于一复合体上并用纤维叠片粘附于其上。然后按通常方式钻孔该复合体并镀敷。在钻透碳/石墨织物的地方，形成PTH连接。织物是致密纺织物，并提供基本连续的层，以便在任何钻出的孔位置形成连接。
该工艺后可以得到敷金属碳纤维占体积的60％的电源层，并且CTE约为9PPM/℃。该CTE已比CTE约为17PPM/℃的固态铜层减小了许多。利用CTE约为2PPM/℃的碳纤维，可以产生9PPM/℃。利用更低CTE石墨纤维甚至也可以得到更低CTEs。碳和石墨纤维的CTEs约为-1.4PPM/℃到约2.0PPM/℃。这样的电源/地层应具有约1盎司纯铜的电流运载能力，但该结构的厚度约为3-4密耳，取代1盎司纯铜的1.4密耳厚度。
此外，碳纤维和石墨相对于最标准的PCB化学工艺较不活泼。所以腐蚀和其它工艺不易影响碳纤维和石墨。
一旦形成金属化纤维片，这些低CTE的导电片可用于制造与电源/地芯层300、320或350类似的电源/地芯层。此外，可以进行制造这些芯层和将它们集成为PCB/LCC的上述任何方法。
具有低CTE的纤维材料的再一优选实施例是金属化的玻璃或石英纤维。与碳纤维类似，已可以买到玻璃和石英纤维的纱线或纺织片或不规则纸纤维。可以金属化纱股，并形成织物，或可以金属化已形成片的纤维。可以在每种织物上附加附加金属，得到附加电流运载能力。目前，市场上买不到这些纤维的敷金属产品。为形成敷金属纤维或织物，可用先前的方法形成敷金属纤维，或敷金属织物。此外，市场上已能买到不规则纸形式的玻璃纤维片。可以利用先前讨论的金属淀积法金属化这些片。
玻璃有许多不同形式，其中的许多是在硅石中加入某种“杂质”形成的。例如，S-玻璃是一种能绕成或不能绕成纤维的硅-铝-镁化合物，E-玻璃是一种主要用于纺织织物中的钙-铝-硼硅(Ca-Al2O3-SiO2)化合物，D-玻璃是一种具有低介电常数的玻璃。普通玻璃纤维的CTEs为约1-3PPM/℃。例如，E-玻璃的CTE约为2.8PPM/℃，而S-玻璃的CTE约为1.6-2.2PPM/℃。
利用敷铜玻璃形成并与树脂层叠的电源/地芯层(如方法400)的CTE在敷金属玻璃纤维占体积的60％时约为12PPM/℃。该CTE已比约17PPM/℃的固态铜层(或固态铜层制造的PCB)的CTE显著减小。
一旦形成金属化纤维片，这些由金属化玻璃纤维制成的低CTE导电片可用于制造与电源/地芯层300、320或350类似的电源/地芯层。此外，可以进行制造这些芯层和将它们集成为PCB/LCC的上述任何方法。
应注意，用作本发明的电源和地层的纤维材料对于水和其它溶剂来说具有渗透性。对水或其它溶剂具有渗透性减少了纤维叠层的剥离和PCBs中的阴极/阳极丝状生长。在共同待审的EN9-98-002“POROUS POWER AND GROUND PLANES FOR REDUCED PCBDELAMINATION AND BETTER RELIABLITY”中讨论了这种低CTE电源/地层。
所以，本发明的各实施例提供了可用于形成构成PCBs或用作LCCs的PCBs的基础的电源/地芯层的低CTE材料。在形成电源/地层时，这些低CTE材料减小了PCB/LCC各层及固定于其上的芯片和芯片连接上的应力。应力的减小对用作LCCs的PCBs特别有益，是由于芯片直接固定于LCC上，龟裂前不容许很大的张力。本发明纤维材料的实施例具有相对水或其它溶剂具有渗透性的附加优点。
尽管主要讨论了铜作为金属化金属，但所属领域的技术人员应认识到，用于淀积铜的技术也可用于淀积银、金、铝、锡等。此外，即使用铜作金属化的基本金属，也可以在某些处理步骤中加入附加量的其它金属。例如，某些制造商将在处理期间加入少量金，以增强基本连接的导电性。

Claims (34)

1.一种用于印刷电路板的电源/地芯层，该电源/地芯层包括：
至少一层纤维叠层；及
至少一层导电材料，所说导电材料是通过把纤维材料金属化而得到的，其热膨胀系数(CTE)低于铜层的CTE。
2.根据权利要求1的电源/地芯层，其中至少一层导电材料是两层导电材料，至少一层纤维叠层夹在这两层导电材料之间。
3.根据权利要求1的电源/地芯层，其中至少一层纤维叠层是两层纤维叠层，至少一层导电材料夹在这两层纤维叠层之间。
4.根据权利要求1的电源/地芯层，其中至少一层纤维叠层是不导电的。
5.根据权利要求1的电源/地芯层，其中至少一层纤维叠层是导电的。
6.根据权利要求1的电源/地芯层，其中导电材料的CTE小于5PPM/℃。
7.根据权利要求1的电源/地芯层，其中导电材料包括敷金属碳或石墨片。
8.根据权利要求1的电源/地芯层，其中导电材料包括纺织成织物或形成为不规则纸织物的敷金属纤维材料。
9.根据权利要求8的电源/地芯层，其中纤维材料选自由碳纤维、石墨纤维、液晶聚合物纤维、聚乙烯纤维、石英纤维和玻璃纤维构成的组中的任一个。
10.根据权利要求1的电源/地芯层，其中至少一层纤维叠层选自由环氧、双马来酰亚胺三嗪环氧、氰化酯、  聚酰亚胺、聚三氟乙烯(PTEE)和氟聚合物构成的组中的任一个。
11.一种印刷电路板(PCB)，该PCB包括：
至少一个信号芯层，每个信号芯层包括至少一个信号层和至少一个纤维叠层；及
至少一个电源/地芯层，该芯层包括：
至少一层纤维叠层；及
至少一层导电材料，所说导电材料是通过把纤维材料金属化而得到的，其热膨胀系数(CTE)低于铜层的CTE。
12.根据权利要求11的PCB，其中至少一层导电材料是两层导电材料，其中至少一个电源/地芯层的至少一层纤维叠层夹在这两层导电材料之间。
13.根据权利要求11的PCB，其中至少一个电源/地芯层的至少一层纤维叠层是两层纤维叠层，至少一层导电材料夹在这两层纤维叠层之间。
14.根据权利要求11的PCB，其中至少一个电源/地芯层的至少一层纤维叠层是不导电的。
15.根据权利要求11的PCB，其中至少一个电源/地芯层的至少一层纤维叠层是导电的。
16.根据权利要求11的PCB，其中导电材料的CTE小于5PPM/℃。
17.根据权利要求11的PCB，其中导电材料包括敷金属碳或石墨片。
18.根据权利要求11的PCB，其中导电材料包括纺织成织物或形成为不规则纸织物的敷金属纤维材料。
19.根据权利要求18的PCB，其中纤维材料选自由碳纤维、石墨纤维、液晶聚合物纤维、聚乙烯纤维、石英纤维和玻璃纤维构成的组中的任一个。
20.根据权利要求11的PCB，其中至少一层纤维叠层选自由环氧、双马来酰亚胺三嗪环氧、氰化酯、聚酰亚胺、聚三氟乙烯(PTEE)和氟聚合物构成的组中的任一个。
21.一种制造印刷电路板(PCB)的方法，该方法包括以下步骤：
a)至少提供一个包括至少一层导电材料的电源/地层，所说导电材料是通过把纤维材料金属化而得到的，其CTE低于铜层的CTE；
b)在至少一个电源/地层中形成多个开口；
c)用至少一个电源/地层和至少一个信号层形成复合体；
d)在复合体中形成多个开口；及
e)在复合体中形成多个镀敷通孔。
22.根据权利要求21的方法，其中提供至少一个电源/地层的步骤还包括形成至少有一个纤维叠层和至少一层低CTE导电材料的电源/地芯层的步骤。
23.根据权利要求22的方法，其中电源/地芯层的至少一个纤维叠层选自由环氧、双3马来酰亚胺三嗪环氧、氰化酯、聚酰亚胺、聚三氟乙烯(PTEE)和氟聚合物构成的组中的任一个。
24.根据权利要求22的方法，其中至少一层导电材料是两层导电材料，其中形成电源/地芯层的步骤包括在两层导电材料间夹入至少一个纤维叠层。
25.根据权利要求24的方法，其中在两层导电材料间夹入至少一个纤维叠层的步骤包括利用浸渍工艺至少密封一层导电材料，并层叠该密封导电材料与释放片或粗糙铜箔的步骤。
26.根据权利要求22的方法，其中至少一层纤维叠层是两层纤维叠层，其中形成源/地芯层的步骤包括在两纤维叠层间夹入至少一层导电材料。
27.根据权利要求22的方法，其中至少一层纤维叠层是不导电的。
28.根据权利要求22的方法，其中至少一层纤维叠层是导电的。
29.根据权利要求21的方法，还包括用附加金属涂敷导电材料的步骤。
30.根据权利要求21的方法，还包括对低CTE导电材料进行粘附性增强工艺的步骤。
31.根据权利要求30的方法，其中粘附加强工艺是氧化铜处理或硅烷处理。
32.根据权利要求21的方法，其中低CTE导电材料包括敷金属的碳或石墨片。
33.根据权利要求21的方法，其中导电材料包括纺织成织物或形成为不规则纸织物的敷金属纤维材料。
34.根据权利要求33的方法，其中纤维材料选自由碳纤维、石墨纤维、液晶聚合物、聚乙烯纤维、石英纤维和玻璃纤维构成的组中的任一个。
CNB001064231A 1999-04-07 2000-04-06 低cte的电源和地层 Expired - Fee Related CN1171514C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/288,051 1999-04-07
US09/288,051 US6329603B1 (en) 1999-04-07 1999-04-07 Low CTE power and ground planes

Publications (2)

Publication Number Publication Date
CN1269538A CN1269538A (zh) 2000-10-11
CN1171514C true CN1171514C (zh) 2004-10-13

Family

ID=23105543

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001064231A Expired - Fee Related CN1171514C (zh) 1999-04-07 2000-04-06 低cte的电源和地层

Country Status (4)

Country Link
US (2) US6329603B1 (zh)
CN (1) CN1171514C (zh)
MY (1) MY125928A (zh)
SG (1) SG97874A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099517A (ko) * 2010-03-02 2011-09-08 엘지전자 주식회사 전방위 조명 장치
CN101507058B (zh) * 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP3740329B2 (ja) * 1999-09-02 2006-02-01 株式会社東芝 部品実装基板
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US7124503B1 (en) * 2000-09-06 2006-10-24 Visteon Global Technologies, Inc. Method for forming multilayer circuit board
AU2002229042A1 (en) * 2000-12-12 2002-06-24 Shri Diksha Corporation Lightweight circuit board with conductive constraining cores
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
US6819373B2 (en) * 2002-10-03 2004-11-16 International Business Machines Corporation Lamination of liquid crystal polymer dielectric films
US7672204B2 (en) * 2003-01-27 2010-03-02 Lg Electronics Inc. Optical disc, method and apparatus for managing a defective area on an optical disc
US7271581B2 (en) * 2003-04-02 2007-09-18 Micron Technology, Inc. Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
US7304863B1 (en) * 2003-06-09 2007-12-04 Lattice Semiconductor Corporation Integrated circuit including external electronic components with low insertion loss
US7348498B2 (en) * 2003-07-17 2008-03-25 Hewlett-Packard Development Company, L.P. Partially voided anti-pads
WO2005029934A1 (ja) * 2003-09-19 2005-03-31 Fujitsu Limited プリント基板およびその製造方法
US7337537B1 (en) * 2003-09-22 2008-03-04 Alcatel Lucent Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
US6965170B2 (en) * 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
TW200603694A (en) * 2004-05-15 2006-01-16 Kalu K Vasoya Printed wiring board with conductive constraining core including resin filled slots
US7157646B2 (en) * 2004-07-02 2007-01-02 Endicott Interconnect Technologies, Inc. Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US20060104035A1 (en) * 2004-08-24 2006-05-18 Vasoya Kalu K Edge plated printed wiring boards
US7301105B2 (en) * 2004-08-27 2007-11-27 Stablcor, Inc. Printed wiring boards possessing regions with different coefficients of thermal expansion
US7343675B2 (en) * 2004-11-12 2008-03-18 Harris Corporation Method of constructing a structural circuit
TWI397356B (zh) * 2005-02-16 2013-05-21 Sanmina Sci Corp 印刷電路板用嵌入式瞬態保護之實質連續層
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
WO2006099554A2 (en) * 2005-03-15 2006-09-21 C-Core Technologies, Inc. Manufacturing process: how to construct constraining core material into printed wiring board
KR100956472B1 (ko) 2005-04-27 2010-05-07 에어 테스트 시스템즈 전자 장치들을 테스트하기 위한 장치
JPWO2006123775A1 (ja) * 2005-05-20 2008-12-25 富士フイルム株式会社 パターン形成方法、及び、多層配線構造の形成方法
US7282797B2 (en) * 2005-05-27 2007-10-16 Motorola, Inc. Graded liquid crystal polymer package
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US20070074897A1 (en) * 2005-09-08 2007-04-05 Ronald Lashley Thermal event detection on printed wire boards
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
EP1850648A4 (en) * 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
US20080148561A1 (en) * 2006-12-22 2008-06-26 Motorola, Inc. Methods for making printed wiring boards
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
CN101282614A (zh) * 2007-04-04 2008-10-08 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
DE102007050433B4 (de) * 2007-10-22 2014-01-02 Qimonda Ag Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
US8245390B2 (en) * 2007-11-06 2012-08-21 Lockheed Martin Corporation Method of making a wiring board having an engineered metallization layer
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
US7800382B2 (en) * 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US20090159704A1 (en) * 2007-12-24 2009-06-25 Dynamics Inc. Cards and devices with magnetic emulators and magnetic read-head detectors
KR100968278B1 (ko) 2008-03-28 2010-07-06 삼성전기주식회사 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
TWI380486B (en) 2009-03-02 2012-12-21 Everlight Electronics Co Ltd Heat dissipation module for a light emitting device and light emitting diode device having the same
CN101787208A (zh) * 2010-03-31 2010-07-28 上海交通大学 稀土改性聚乙烯纤维聚酰亚胺复合材料的制备方法
US8198551B2 (en) 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US8766104B2 (en) 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8946562B2 (en) 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9351395B2 (en) 2012-01-18 2016-05-24 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US9728347B2 (en) * 2014-12-16 2017-08-08 Hamilton Sundstrand Corporation Integrated contactor mounting and power distribution system and method
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
WO2018114684A1 (en) * 2016-12-19 2018-06-28 Abb Schweiz Ag Multi-phase busbar for conducting electric energy and method of manufacturing the same
DK3336990T3 (da) * 2016-12-19 2021-09-13 Abb Schweiz Ag Lamineret flerfaset samleskinne og fremgangsmåde til fremstilling af samme
EP3337304B1 (en) * 2016-12-19 2020-02-05 ABB Schweiz AG Multi-phase busbur for conductiong electric energy and method of manufacturing the same
EP3336991B1 (en) * 2016-12-19 2021-10-06 ABB Schweiz AG Reinforced laminated multi-phase busbar and method of manufacturing the same
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
US11332830B2 (en) 2017-11-15 2022-05-17 Global Graphene Group, Inc. Functionalized graphene-mediated metallization of polymer article
US11835575B2 (en) 2020-10-07 2023-12-05 Aehr Test Systems Electronics tester
US11558955B2 (en) 2020-11-17 2023-01-17 International Business Machines Corporation Ground discontinuities for thermal isolation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US4654248A (en) * 1985-12-16 1987-03-31 Gte Communication Systems Corporation Printed wiring board with zones of controlled thermal coefficient of expansion
US4943334A (en) * 1986-09-15 1990-07-24 Compositech Ltd. Method for making reinforced plastic laminates for use in the production of circuit boards
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
US4921054A (en) * 1988-01-29 1990-05-01 Rockwell International Corporation Wiring board
US4943468A (en) * 1988-10-31 1990-07-24 Texas Instruments Incorporated Ceramic based substrate for electronic circuit system modules
US5602491A (en) * 1995-03-16 1997-02-11 Motorola, Inc. Integrated circuit testing board having constrained thermal expansion characteristics
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
US5900675A (en) 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6136733A (en) * 1997-06-13 2000-10-24 International Business Machines Corporation Method for reducing coefficient of thermal expansion in chip attach packages
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6011691A (en) * 1998-04-23 2000-01-04 Lockheed Martin Corporation Electronic component assembly and method for low cost EMI and capacitive coupling elimination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507058B (zh) * 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
KR20110099517A (ko) * 2010-03-02 2011-09-08 엘지전자 주식회사 전방위 조명 장치
KR101683596B1 (ko) * 2010-03-02 2016-12-07 엘지전자 주식회사 전방위 조명 장치

Also Published As

Publication number Publication date
MY125928A (en) 2006-08-30
US6722031B2 (en) 2004-04-20
CN1269538A (zh) 2000-10-11
SG97874A1 (en) 2003-08-20
US6329603B1 (en) 2001-12-11
US20020050402A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
CN1171514C (zh) 低cte的电源和地层
CN1226904C (zh) 印刷电路板的电源和地芯层
CN1282403C (zh) 多层布线板
EP1250033B1 (en) Printed circuit board and electronic component
TWI407850B (zh) 具有一作為部份電路之核心層的積層式印刷佈線板基材
US8704100B2 (en) Heat dissipating substrate and method of manufacturing the same
US7602062B1 (en) Package substrate with dual material build-up layers
JP2022553349A (ja) 回路基板
JP2019080032A (ja) 多層プリント回路基板
CN112584611A (zh) 具有延伸穿过多个介电层的通孔的部件承载件
KR101049678B1 (ko) 방열 인쇄회로기판 및 이를 제조하는 방법
JP2006286724A (ja) 配線基板及びその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
TWM605446U (zh) 一種部件承載件
US20130025839A1 (en) Thermal substrate
JP4587576B2 (ja) 多層配線基板
JP3071764B2 (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP2011124257A (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2002252436A (ja) 両面積層板およびその製造方法
JP2004207338A (ja) 配線基板
JPH10107445A (ja) 多層配線基板およびその製造方法
JP3236812B2 (ja) 多層配線基板
JP2005285802A (ja) 配線基板及びその製造方法
CN110958762A (zh) 印刷布线基板
JP2004349729A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1028464

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20190406