CN1160691C - 为数字显示器提供快速时钟的系统和方法 - Google Patents

为数字显示器提供快速时钟的系统和方法 Download PDF

Info

Publication number
CN1160691C
CN1160691C CNB971196370A CN97119637A CN1160691C CN 1160691 C CN1160691 C CN 1160691C CN B971196370 A CNB971196370 A CN B971196370A CN 97119637 A CN97119637 A CN 97119637A CN 1160691 C CN1160691 C CN 1160691C
Authority
CN
China
Prior art keywords
clock signal
pixel
row
pixel clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971196370A
Other languages
English (en)
Other versions
CN1188304A (zh
Inventor
D��M���¿˶�
D·M·吐克尔
W·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1188304A publication Critical patent/CN1188304A/zh
Application granted granted Critical
Publication of CN1160691C publication Critical patent/CN1160691C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G09G5/366—Graphics controllers with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Abstract

一个时钟定时系统，它包括一个行时钟系统，行时钟系统在图像生成期用正常行时钟脉冲作用于数字显示器，在垂直消隐期用快速行时钟脉冲作用于数字显示器，为寻址另外未编址的垂直区提供定时。该时钟定时系统进一步包括一个象素时钟系统，象素时钟系统在图像生成期用正常象素时钟脉冲作用于数字显示器，在水平和垂直消隐期用快速象素时钟脉冲作用于数字显示器，为寻址另外未编址的水平和垂直区提供定时。

Description

为数字显示器提供快速时钟 的系统和方法
技术领域
本发明涉及图形显示控制器，特别是有关为多个并行显示系统中的数字显示器提供快速时钟的一种系统和方法。
背景技术
某些常规的图形控制器能控制将一个图形同时显示在两种不同的监视器上。例如，在液晶显示器(LCD)上显示一个图形时，还可同时将该图形显示在阴极射线管(CRT)或电视机(TV)上。附图1用框图表示了现有技术水平下，在LCD 105与CRT或TV 110上同时显示图形的一个多元显示系统100。一个基于计算机(例如苹果计算机公司的Power Macintosh或IBM公司的IBM PC)的中央处理单元(CPU)用于控制图形处理及其它的系统100功能，它通过总线130与一个典型的图形控制器115连接。图形控制器115通过总线135与视频存储器120连接，后者用于存储图形数据，并将该数据通过总线140提供给CRT或TV 110、通过总线145提供给LCD 105。图形控制器115在总线145和总线140上发送数据信号、行时钟信号、帧信号和象素信号，操纵LCD 105与CRT或TV 110。由于视频存储器120的带宽有限，图形控制器115要同步地将视频存储器120中的相同图形数据传输给LCD 105及CRT或TV 110。
当LCD 105的分辨率与CRT或TV 110的不同时，就产生严重问题。按照美国国家电视标准委员会(NTSC-National TelevisionStandard Committee)标准制造的电视机，其图像范围(image size)是754个象素(pixels)×486行，扫描范围(scan size)是910个象素×525行。LCD的扫描范围可能更大，例如接近1024个象素×768行。电视机有非常严格的定时要求，LCD的定时必须遵守该要求。由于一般LCD的扫描范围大于电视机的扫描范围，这样，整个LCD就不会全部被寻址，就是说，每行有1024-910＝114个未被编址象素(unaddressed pixels)，共有768-525＝243个未被编址行(unaddressed lines)。
要运行一个提供典型的640象素×480行图像空间的软件，最好要用扫描范围为800象素×525行的CRT 110。相应地，同时使用LCD和CRT会在LCD上留下未被编址区(unaddressed regions)，这正如同时使用LCD和TV时的情况一样。尽管当前有些多频率(multi-frequency)CRT具有可变扫描速度，可供系统设计者从中选择，以尽量同时满足LCD 105与CRT 110的定时要求，但这种解决方案存在缺点。例如，当采用的图形扫描速度使图形精密度高于显示器分辨率时，出现的图形就小，不能充满整个显示器。为了将缩小的图形在水平方向和垂直方向上伸延，有些系统设计者用象素间复制(inter-pixel duplication)或象素间内插(inter-pixelinterpolation)方法进行处理，而这会改变图形正常的纵横比例(aspect ratios)，具有不良的效果。
附图2表示的是现有技术水平下，尺寸为1024象素×768行的一个单板无源或有源矩阵LCD 105(single panel passive or activeLCD)按照电视机110的扫描速度接受图像数据时的详细情况。LCD 105中有一个水平移位寄存器205、1024个可选择锁存器210、一个1×1024合成锁存器215、1024个象素驱动器220，一个垂直移位寄存器225、768个行驱动器230和显示屏235。本领域的熟练人员清楚，按照CRT 110的扫描速度显示的显示区235，类似于按照TV 110的扫描速度显示的显示区235。
水平移位寄存器205在输入端SHIFTH接收一个象素时钟信号，在输入端INH接收一个行时钟信号。水平移位寄存器205根据该象素时钟信号，选通相应的可选择锁存器210，存入象素数据输入信号。例如，水平移位寄存器205接收到第一个象素时钟信号时，相应选通第一个可选择锁存器210，存入从显示存储器120(参见附图1)取出来的第一个象素数据信号。水平移位寄存器205接收到下一个象素时钟信号时，锁闭第一个可选择锁存器210，保证其中已存入的值不被修改，并选通第二个可选择锁存器210，使其捕获下一个象素数据输入信号。各个可选择锁存器210与象素时钟信号同步。这个过程连续进行，直到诸可选择锁存器210存入了一行象素数据。当接收到一个行时钟信号时，合成锁存器215将各可选择锁存器210中存入的该行象素数据存储起来，水平移位寄存器205重新选通各可选择锁存器210，以存入新一行的各象素数据，该过程重复进行，接收下一行的各个图形象素数据。
合成锁存器215通过象素驱动器220并行传输其存储的象素数据行，形成显示屏235上的一行。垂直移位寄存器225根据行时钟信号，来确定显示屏235的哪一行接收该象素数据行。当垂直移位寄存器225在输入端INV接收到一个帧信号时，就用第一个行驱动器230，选通显示屏235的第一行来接收下一个象素数据行。垂直移位寄存器225用第一个行驱动器230，选通显示屏235的第一行来接收该象素数据行。当下一个行时钟信号到来时，垂直移位寄存器225就锁闭上一行，并用下一个行驱动器230，选通显示屏235的下一行来接收下一个象素数据行。如果显示屏235是隔行扫描的，垂直移位寄存器225就两行两行地移位。在一行象素数据正在显示的同时，水平移位寄存器205与合成锁存器215分别检索和捕获下一行的象素数据。上述过程，对每帧图形数据重复。
附图3表示的是在一个常规1024象素×768行LCD上生成一帧图像的定时图。图形控制器115(附图1)先生成一个帧信号，表示一个图像帧的开始，然后再生成一个行时钟信号，行时钟信号表现为768个行时钟脉冲序列，它们指示接收该图像帧中的各个象素数据行。每个行时钟脉冲后，图形控制器115生成一个象素时钟信号，象素时钟信号表现为1024个象素脉冲，它们指示对该行中各象素的象素数据进行同步接收。接收了第768个行时钟脉冲后，垂直移位寄存器255产生一个新的帧脉冲，对下一帧重复以上过程。
如果图形控制器115(附图1)将电视110的扫描范围和定时要求用于LCD 105，则显示器235(附图2)上会生成一个图像240，一个水平空白区247及垂直空白区245，并含有一个未被编址水平区250及未被编址垂直区255。图4是说明生成空白区245和247以及未被寻址区域250和255的定时图。图形控制器115首先生成一个帧信号，然后再生成一个行时钟信号，行时钟信号表现为525个行时钟脉冲序列，表示垂直扫描的大小。因为电视110的图像尺寸为486行，所以这525个扫描行中只有486行含有数据。剩下的39行代表垂直空白区245，生成垂直空白区245所需的时间段被称为“垂直消隐期”(vertical blanking period)。再者，因为LCD 105每帧有768个扫描行，这768个扫描行中只有525行被编址。剩下的243行代表未被编址垂直区255。
每个行脉冲过后，图形控制器115生成一个象素时钟，象素时钟表现为910个脉冲，它们代表水平扫描范围。因为电视110的图像尺寸为754个象素，所以剩下的156个象素代表水平空白区247，生成水平空白区247所需的时间段被称为“水平消隐期”(horizontalblanking period)。再者，因为LCD 105每行有1024个象素，这1024个象素中只有910个象素被寻址。剩下的114个象素代表未被编址水平区250。
在支持未被编址区的系统中使用水平移位寄存器205和垂直移位寄存器225产生的一个严重问题是图像回波(image echoing)。移位寄存器205和225的回波效应(echo)将部分图像分别复制到未被编址水平区250和垂直区255。就是说，常规的水平移位寄存器205接收到一个行时钟脉冲时，再次选通第一个可选择锁存器210来存入新的象素数据而不锁闭当前已选通的可选择锁存器210。与此类似，垂直移位寄存器225接收到一个帧信号时，再次选通显示器235的第一行来显示新一行的象素数据而不锁闭当前已选通行。因此在附图2的例子中，头114个象素在未被编址的象素位置911至1024处发生回波，头243个象素数据行在未被编址的526至768行发生回波。
因此，需要有一种系统和方法，来控制诸如LCD等数字显示器在水平消隐期和垂直消隐期为该数字显示器上未被编址的那部分生成图像数据。
发明内容
本发明为了克服以前系统具有的局限和缺陷，提供了一种为诸如液晶显示器(LCD)等数字显示器进行快速时钟定时的系统和方法，当采用诸如CRT或电视等较小扫描尺寸的显示器的光栅扫描定时要求时，寻址可能未被编址的水平和垂直区。该时钟定时系统包括一个行时钟系统，它在图像生成期间向数字显示器生成正常行时钟脉冲，在垂直消隐期向数字显示器生成快速行时钟脉冲，以便寻址另外未被编址的垂直区。该时钟定时系统进一步包括一个象素时钟系统，它在图像生成期间向数字显示器生成正常象素时钟脉冲，在水平和垂直消隐期向数字显示器生成快速象素时钟脉冲，以便寻址另外未被编址的水平和垂直区。
该时钟定时系统使用一个多路转换器，其第一输入端连接正常行时钟以接收正常行时钟脉冲，第二输入端连接快速行时钟以接收快速行时钟脉冲，输出端连接数字显示器，控制端在图像生成期间选通正常行时钟脉冲发送到输出端，在垂直消隐期选通快速行时钟脉冲发送到输出端。
此外，该时钟定时系统使用一个多路转换器，其第一输入端连接正常象素时钟以接收正常象素时钟脉冲，第二输入端连接快速象素时钟以接收快速象素时钟脉冲，输出端连接数字显示器，在图像生成期间控制端用选择信号选通正常象素时钟脉冲发送到输出端，在水平和垂直消隐期间选通快速象素时钟脉冲发送到输出端。
对于一个N象素×M行的数字显示器和另外一个其图像大小为C象素×D行的A象素×B行显示器，快速行时钟速度以及每象素时钟脉冲只传递一个象素的快速象素时钟速度，是按以下公式计算的：
(N-C)*THF≤(A-C)*THC；
TVF≥N*THF；和
(M-D)*TVF≤(B-D)*TVC
其中THF是快速象素时钟周期，THC是正常象素时钟周期，TVF是快速行时钟周期，TVC是正常行时钟周期。
附图说明
附图1是一个典型的多个并行计算机图形显示系统的方框图；
附图2是附图1中LCD的方框图；
附图3是表示生成一个常规1024象素×768行的LCD图像帧的定时图；
附图4是表示在附图2中显示屏上生成空白区和未被编址区的定时图；
附图5A是本发明计算机图形控制器的一种象素时钟系统的方框图；
附图5B是本发明计算机图形控制器的一种行时钟系统的方框图；
附图6表示的是，用附图5A中的象素时钟系统和附图5B中的行时钟系统，按NTSC制电视的方式生成1024象素×768行格式的LCD图像帧的前486行的定时图；
附图7表示的是，用附图5A中的象素时钟系统和附图5B中的行时钟系统，按NTSC制电视的方式生成1024象素×768行格式的LCD图像帧的后282行的定时图；
附图8是表示本发明操作产生的LCD上的图像的方框图。
具体实施方式
本发明对附图1所描述的常规并行多个显示系统100的改进，在于其方便了多个显示器的并行使用。多个显示器包括，一个数字显示器如液晶显示器105，以及一个光栅扫描范围小于该数字显示器的光栅扫描范围的显示器，例如阴极射线管或电视110。
附图5A是一种象素时钟系统500的方框图，本发明用该象素时钟系统代替常规计算机图形控制器115中的常规时钟系统。象素时钟系统500中有一个多路转换器(MUX)525，它接收导线515上来自快速象素时钟505的快速象素时钟信号、导线520上来自常规象素时钟510的正常象素时钟信号、以及导线530上来自控制逻辑540的控制信号DEP，多路转换器525根据控制信号DEP，选择快速象素时钟信号或正常象素时钟信号，作为象素时钟信号输出到导线535上。
在对显示器235上图像区240的光栅扫描期间(图2)，控制逻辑540指示多路转换器525将常规象素时钟510发出的正常象素时钟输出信号作为象素时钟信号输出到导线535上。然而，在水平消隐期间，控制逻辑540指示MUX 525将快速象素时钟510发出的快速象素时钟信号作为象素时钟输出信号输出到导线535上。象素时钟系统500的该象素时钟输出信号代替应用于水平移位寄存器205和可选择锁存器210上的常规象素时钟信号。
快速象素时钟信号为未被编址水平区250对应的剩余可选择锁存器210提供定时，直到各剩余可选择锁存器210都已存入“空白”数据值(例如黑色背景)。在附图2的例子中，在水平消隐期，快速象素时钟信号包括270个(对应于第755～1024个象素)短脉冲。因为数据在消隐期已经被置以空白数据值，所以不必对该数据块作出修改。
附图5B是本发明计算机图形控制器的一种行时钟系统的方框图。行时钟系统550中有一个多路转换器(MUX)575，它接收导线565上来自快速行时钟555的快速行时钟信号、导线570上来自常规行时钟560的正常行时钟信号、以及导线580上来自控制逻辑590的控制信号DEL，多路转换器575根据控制信号DEL，选择快速行时钟信号或正常行时钟信号，作为行时钟信号输出到导线585上。
与象素时钟系统500的相似，在对显示器235上图像区240的光栅扫描期间，控制逻辑590指示多路转换器575将常规行时钟560发出的正常行时钟信号作为象素时钟输出信号输出到导线585上。在垂直消隐期间，控制逻辑590指示MUX 575将快速行时钟555发出的快速行时钟信号作为行时钟信号输出到导线585上。行时钟系统550的该行时钟输出信号代替应用于水平移位寄存器205、合成锁存器215及垂直移位寄存器225上的常规行时钟信号。
快速行时钟信号使垂直移位寄存器225在未被编址垂直区255对应的剩余行驱动器230中移位，直到显示器235各行都显示了空白数据值。在附图2的例子中，在垂直消隐期间，快速行时钟信号包括282个(对应于空白区245的487～768行)短脉冲。
附图6表示的是，用附图5A中的象素时钟系统500和附图5B中的行时钟系统550，按NTSC制电视的方式生成1024象素×768行格式的LCD图像帧的前486行的定时图。改进后的图形控制器115(包括象素时钟系统500与行时钟系统550)生成常规帧信号。因为电视110的图像高度是486行，数据信号在图中表现为486个数据元素的序列，随后是一个“空白”数据信号，代表空白区245的39行。相应地，行时钟系统550在导线585上传送一个表现为486个常规脉冲序列、与486个输入数据元素同步的行时钟信号，因为LCD 105含有768个扫描行，行时钟系统此后在垂直消隐期间要发送282个短脉冲。连续两个常规行脉冲之间的时间被称为时钟周期TVC。
对于前486行，因为电视110的图像宽度是754个象素，所以数据信号包括一个754个数据元素的序列，随后是一个“空白”数据信号，代表空白区247的156个象素位置。相应地，改进的图形控制器115用象素时钟系统500在导线585上传送一个表现为754个常规脉冲序列、与754个输入数据元素同步的象素时钟信号，因为LCD 105每行有1024个象素，象素时钟系统此后在水平消隐期间要发送270个短脉冲。常规象素时钟的时间周期被称为周期THC，快速象素时钟的时间周期被称为周期THF。由上可知，为270个象素提供“快速定时”所需的时间必须小于或等于电视的水平消隐期时间，即270(THF)≤156(THC)。根据这个公式，对于象素时钟速度约28MHz的常规NTSC制电视，快速象素时钟的速度必须约大于48MHz。
附图7表示的是，用附图5A中的象素时钟系统和附图5B中的行时钟系统，按NTSC制电视的方式生成1024象素×768行格式的LCD图像帧的后282行的定时图；因为第487～525行的数据信号等于空白值，第526～768行没有对应的数据信号，改进的图形控制器115用象素时钟系统500和行时钟系统550来为垂直消隐期的剩余282行的每一行生成1024个快速象素时钟脉冲。更具体地说，对于第487行，象素时钟系统500用快速象素时钟505来生成1024个快速象素脉冲，以将空白值存入每一个可选择锁存器210。行时钟系统550用快速行时钟555为剩余282行的每一行生成短行脉冲。这样，快速行时钟的周期TVF必须大于或等于生成1024个快速象素脉冲所需的时间，即TVF≥1024(THF)。为了消隐LCD 105的剩余282行的每一行，为该282行提供“快速时钟”的时间必须小于或等于电视的垂直消隐时间，即282(TVF)≤39(TVC)。如果常规电视行时钟速度为约28MHz/910象素，即0.03MHz，则快速行时钟速度就必须约大于0.217MHz。如果快速行时钟的速度等于0.217MHz。则快速象素时钟速度就必须大于222MHz。这个值满足预定的计算值即快速象素时钟速度必须大于48MHz。相应地，可以采用快速象素时钟速度为222MHz、快速行时钟速度为0.217MHz的方案。
总之，对于N象素×M行制式的LCD 105和另外一个其图像大小为C象素×D行的A象素×B行的电视110，快速行时钟速度以及快速象素时钟速度，是按以下公式计算的：
(N-C)*THF≤(A-C)*THC；
TVF≥N*THF；
(M-D)*TVF≤(B-D)*TVC
附图8是表示在LCD 105的显示器235上产生的图像的方框图。与附图2中显示器235的显示示意图相比，754象素×486行的图像240仍然位于1024象素×786行的LCD显示器235的左上方。然而，现在的水平消隐区805和垂直消隐区810包括了从前的水平消隐区247、垂直消隐区245、未被编址水平区250和未被编址垂直区255，这成功地消除了图像回波。
以上只是举例说明了本发明的最佳实施例，本发明也提供了上述实施例的其它变化和其它方法。尽管对本发明的叙述参照了LCD类型的监视器，然而本发明可应用于任何有数字接口和数字时钟定时机制的数字显示器，如等离子仪表显示器(plasma panel display)和电荧光仪表显示器(electro-luminescent panel display)。此外，尽管对本发明的叙述参照的是LCD显示器上的左上角图像空间，但是本发明也可以应用于中央图像空间的显示器。这种系统中，LCD显示器上有左、右的水平和垂直消隐区及未被编址区，图形控制器要含有与之相应的逻辑电路450和490。此外，尽管对本发明的叙述时参照的是每个象素时钟脉冲只处理一个象素的情况，本发明也可以应用于每个象素时钟脉冲处理多个象素的系统中。
实施本发明的部件可以是已编程的通用数字计算机、专用集成电路或常规部件和电路的互连网络。上面列举的实施方案只是众多方案中的一些例子，并无限制之意。按照本文的方法可以进行多种变通和改进。本发明系统的范围只能由以下各权利要求来限定。

Claims (17)

1.一种显示器时钟定时系统，它包括：
一个多路转换器(MUX)，它具有用于接收第一和第二行时钟信号的第一和第二输入端，一个控制端和一个用于发送第一和第二行时钟信号其中一个所选择的信号的输出端；
一个常规行时钟，它连接到第一输入端，用以产生第一行时钟信号；
一个快速行时钟，它连接到第二输入端，用以产生比第一行时钟信号有更高频率的第二行时钟信号；和
控制逻辑电路，它连接到控制端，用以产生控制信号，从而在图象生成期间选择第一行时钟信号并在水平消隐期间选择第二行时钟信号。
2.权利要求1的时钟定时系统，其特征在于，所述输出端连接到数字显示器；和
所述控制逻辑电路连接到所述控制端，使在图象生成期间把所述第一行时钟信号传送到所述输出端，而在垂直消隐期间把所述第二行时钟信号传送到所述输出端。
3.一个显示器时钟定时系统，它包括：
一个多路转换器(MUX)，它具有用于接收第一和第二象素时钟信号的第一和第二输入端，一个控制端和一个用于传输第一和第二象素时钟信号其中一个所选择的信号的输出端；
一个常规象素时钟，它连接到所述第一输入端，用于产生所述第一象素时钟信号；
一个快速象素时钟，它连接到所述第二输入端，用于产生比所述第一象素时钟信号有更高频率的所述第二象素时钟信号；和
控制逻辑电路，它连接到控制端，用于产生控制信号，以使在图象生成期间选择所述第一象素时钟信号并在垂直消隐期间选择所述第二象素时钟信号。
4.权利要求3的时钟定时系统，其特征在于，所述输出端连接到数字显示器；和
所述控制逻辑电路连接到所述控制端，使在图象生成期间把所述第一象素时钟信号传送到所述输出端，而在垂直消隐期间把所述第二象素时钟信号传送到所述输出端。
5.一种对数字显示器进行快速的时钟定时的系统，它包括：
一个第一多路转换器(MUX)(575)，它具有用于接收第一和第二行时钟信号的第一和第二输入端，一个控制端和一个用于传输第一和第二行时钟信号其中一个所选择的信号的输出端；
一个常规行时钟，它连接到所述第一输入端，用于产生所述第一行时钟信号；
一个快速行时钟，它连接到所述第二输入端，用于产生比所述第一行时钟信号有更高频率的所述第二行时钟信号；
一个第一控制逻辑电路(590)，它连接到所述控制端，用于产生控制信号，以使在图象生成期间选择所述第一行时钟信号并在水平消隐期间选择所述第二行时钟信号；
一个第二多路转换器(MUX)(525)，它具有用于接收第一和第二象素时钟信号的第一和第二输入端，一个控制端和一个用作传输第一和第二象素时钟信号其中一个所选择的信号的输出端；
一个常规象素时钟，它连接到所述第一输入端，用于产生所述第一象素时钟信号；
一个快速象素时钟，它连接到所述第二输入端，用于产生比所述第一象素时钟信号有更高频率的所述第二象素时钟信号；和
一个第二控制逻辑电路(540)，它连接到控制端，用于产生控制信号，以使在图象生成期间选择所述第一象素时钟信号并在水平消隐期间和垂直消隐期间选择所述第二象素时钟信号。
6.权利要求5的时钟定时系统，其特征在于，所述输出端连接到所述数字显示器；以及
所述第一控制逻辑电路连接到所述控制端，使在图象生成期间把所述第一行时钟信号传送到所述输出端，而在垂直消隐期间把所述第二行时钟信号传送到所述输出端。
7.权利要求5的时钟定时系统，其特征在于，输出端连接到所述数字显示器；以及
所述第二控制逻辑电路连接到所述控制端，使得在图象生成期间把所述第一象素时钟信号传送到所述输出端，而在水平和垂直消隐期间把所述第二象素时钟信号传送到所述输出端。
8.权利要求5的时钟定时系统，
其特征在于，所述数字显示器是一个N象素×M行的显示器；
其中，所述常规行时钟速度和所述常规象素时钟速度都是基于一个其图像大小为C象素×D行的A象素×B行显示器；
该系统每个象素时钟脉冲只处理一个象素；和
其中，所述快速行时钟速度以及所述快速象素时钟速度按以下公式计算：
(N-C)*THF≤(A-C)*THC，
TVF≥N*THF，和
(M-D)*TVF≤(B-D)*TVC，
其中THF是快速象素时钟周期，THC是常规象素时钟周期，TVF是快速行时钟周期，TVC是常规行时钟周期。
9.一种对数字显示器进行快速的时钟定时的系统，它包括：
用于产生第一行时钟信号的装置；
用于产生比第一行时钟信号有更高频率的第二行时钟信号的装置；
用于在图象生成期间选择第一行时钟来驱动数字显示器的装置；和
用于在水平消隐期间选择第二行时钟信号来驱动所说显示器的装置。
10.一种对数字显示器进行快速的时钟定时的系统，它包括：
用于产生第一象素时钟信号的装置；
用于产生比第一象素时钟信号有更高频率的第二象素时钟信号的装置；
用于在图象生成期间选择第一象素时钟来驱动数字显示器的装置；和
用于在垂直消隐期间选择第二象素时钟信号来驱动所说显示器的装置。
11.一种对数字显示器进行快速的时钟定时的方法，它包括以下步骤：
产生第一行时钟信号；
产生比第一行时钟信号有更高频率的第二行时钟信号；
在图象生成期间选择第一行时钟以驱动数字显示器；和
在水平消隐期间选择第二行时钟信号以驱动所说显示器。
12.权利要求11的时钟定时方法，其特征在于，所述第二行时钟信号速度为图象的垂直大小和数字显示器的扫描范围的垂直大小之间的行数的一个函数。
13.一种对数字显示器进行快速的时钟定时的方法，它包括以下步骤：
产生第一象素时钟信号；
产生比第一象素时钟信号有更高频率的第二象素时钟信号；
在图象生成期间选择第一象素时钟以驱动数字显示器；和
在垂直消隐期间选择第二象素时钟信号以驱动所说显示器。
14.权利要求13的时钟定时方法，其特征在于，所述第二象素时钟信号速度为图象的水平大小和数字显示器的扫描范围的水平大小之间的差的一个函数。
15.一种对数字显示器进行快速的时钟定时的方法，它包括以下步骤：
产生第一行时钟信号；
产生比第一行时钟信号有更高频率的第二行时钟信号；
在图象生成期间选择第一行时钟以驱动数字显示器；和
在水平消隐期间选择第二行时钟信号以驱动所说显示器；
产生第一象素时钟信号；
产生比第一象素时钟信号有更高频率的第二象素时钟信号；
在图象生成期间选择第一象素时钟以驱动数字显示器；和
在水平和垂直消隐期间选择第二象素时钟信号以驱动所说显示器。
16.权利要求15的时钟定时方法，
其特征在于，所述数字显示器是一个N象素×M行的显示器；
所述第一行时钟信号速度和第一象素时钟信号速度都是基于一个其图像大小为C象素×D行的A象素×B行显示器来计算的；
该系统每个象素时钟脉冲只处理一个象素；和
所述第二行时钟信号速度以及第二象素时钟信号速度按以下公式计算：
(N-C)*THF≤(A-C)*THC，
TVF≥N*THF，和
(M-D)*TVF≤(B-D)*TVC，
其中THF是第二象素时钟信号周期，THC是第一象素时钟信号周期，TVF是第二行时钟信号周期，TVC是第一行时钟信号周期。
17.权利要求15的时钟定时方法，其特征在于，所述第二行时钟信号速度为图象的垂直大小和数字显示器的扫描范围的垂直大小之间的行数的一个函数，而所述第二象素时钟信号速度为图象的水平大小和数字显示器的扫描范围的水平大小之间的差的一个函数。
CNB971196370A 1996-09-24 1997-09-24 为数字显示器提供快速时钟的系统和方法 Expired - Fee Related CN1160691C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/721,087 US5758135A (en) 1996-09-24 1996-09-24 System and method for fast clocking a digital display in a multiple concurrent display system
US721,087 1996-09-24
US721087 1996-09-24

Publications (2)

Publication Number Publication Date
CN1188304A CN1188304A (zh) 1998-07-22
CN1160691C true CN1160691C (zh) 2004-08-04

Family

ID=24896487

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971196370A Expired - Fee Related CN1160691C (zh) 1996-09-24 1997-09-24 为数字显示器提供快速时钟的系统和方法

Country Status (6)

Country Link
US (1) US5758135A (zh)
EP (1) EP0831452A3 (zh)
JP (1) JPH10116061A (zh)
KR (1) KR19980024576A (zh)
CN (1) CN1160691C (zh)
CA (1) CA2211510A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6046738A (en) * 1997-08-12 2000-04-04 Genesis Microchip Corp. Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal
KR100469233B1 (ko) * 1998-03-25 2005-06-16 엘지전자 주식회사 티브이영상신호디코딩장치
BE1012634A3 (nl) * 1999-04-28 2001-01-09 Barco Nv Werkwijze voor het weergeven van beelden op een displayinrichting, alsmede displayinrichting hiertoe aangewend.
KR100699694B1 (ko) * 2000-02-25 2007-03-26 엘지.필립스 엘시디 주식회사 액정표시장치
JP4843166B2 (ja) * 2001-09-17 2011-12-21 東芝モバイルディスプレイ株式会社 液晶表示装置
JP4112494B2 (ja) * 2001-10-25 2008-07-02 富士通株式会社 表示制御装置
DE102004014436A1 (de) * 2004-03-24 2005-10-20 Siemens Ag Verfahren und Anordnung zur Variation einer Bildwiederholfrequenz
KR101157241B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
CN103425804B (zh) * 2012-05-15 2016-12-14 北京华大九天软件有限公司 一种图形化显示时钟系统结构的方法
KR102609494B1 (ko) * 2016-11-29 2023-12-01 엘지디스플레이 주식회사 외부 보상용 표시장치와 그 구동방법
CN110047418A (zh) * 2019-04-29 2019-07-23 武汉华星光电技术有限公司 显示器驱动装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275421A (en) * 1979-02-26 1981-06-23 The United States Of America As Represented By The Secretary Of The Navy LCD controller
JPS60227296A (ja) * 1984-04-25 1985-11-12 シャープ株式会社 表示制御方式
US4860246A (en) * 1985-08-07 1989-08-22 Seiko Epson Corporation Emulation device for driving a LCD with a CRT display
US5222212A (en) * 1988-09-16 1993-06-22 Chips And Technologies, Inc. Fakeout method and circuitry for displays
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
JP2877381B2 (ja) * 1989-10-06 1999-03-31 キヤノン株式会社 表示装置及び表示方法
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JPH0743581B2 (ja) * 1990-10-31 1995-05-15 ヤマハ株式会社 ディスプレイ制御装置
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
JPH05303348A (ja) * 1992-04-24 1993-11-16 Nec Eng Ltd Ｌｃｄビデオ信号インタフェース装置
JPH0651727A (ja) * 1992-06-04 1994-02-25 Toshiba Corp 表示制御方法及び表示制御装置
JP2531426B2 (ja) * 1993-02-01 1996-09-04 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
JPH07147659A (ja) * 1993-11-24 1995-06-06 Nec Corp 液晶パネル駆動回路
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JPH0854601A (ja) * 1994-08-11 1996-02-27 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JPH07255026A (ja) * 1994-12-20 1995-10-03 Toshiba Corp テレビジョン信号表示装置

Also Published As

Publication number Publication date
CN1188304A (zh) 1998-07-22
EP0831452A2 (en) 1998-03-25
US5758135A (en) 1998-05-26
JPH10116061A (ja) 1998-05-06
KR19980024576A (ko) 1998-07-06
CA2211510A1 (en) 1998-03-24
EP0831452A3 (en) 1998-06-17

Similar Documents

Publication Publication Date Title
US6353435B2 (en) Liquid crystal display control apparatus and liquid crystal display apparatus
US6331862B1 (en) Image expansion display and driver
US7142183B2 (en) Liquid crystal display and driving method thereof
CN1160691C (zh) 为数字显示器提供快速时钟的系统和方法
US6222511B1 (en) AC plasma gas discharge gray scale graphics, including color, and video display drive system
EP0606987B1 (en) Parallel error diffusion method and apparatus
US5534940A (en) Apparatus and method for driving a liquid crystal display utilizing various television system formats
EP0740285A2 (en) Data transfer method for a display driving circuit
US7940242B2 (en) Driving circuit for driving liquid crystal display device and method thereof
JP2003255915A (ja) 表示装置及びその駆動方法
EP0631143A2 (en) Digital oscilloscope with flat panel colour display
US5808596A (en) Liquid crystal display devices including averaging and delaying circuits
JP3416045B2 (ja) 液晶表示装置
CN1301006C (zh) 影像帧同步化的方法与相关装置
KR960003396B1 (ko) 모니터 제어회로
US5633655A (en) Television image processing apparatus
CA2164803C (en) Method and circuit for driving picture display devices
US5103309A (en) Display apparatus
EP0721639B1 (en) Image reconstruction interface with interlaced video signal to non-interlaced video signal conversion for lcd
JP3034536B2 (ja) 液晶表示装置
EP1111576A2 (en) Liquid crystal display and driving method for liquid crystal display
WO1990012367A1 (en) System for raster imaging with automatic centering and image compression
EP0862324A2 (en) Full resolution, non-artifact presentation of interlaced high resolution video imagery on a progressive-scan display
CN1734551A (zh) 显示器驱动装置
JPH0287881A (ja) マトリックス形ディスプレイ装置の駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040804

Termination date: 20100924