CN1159756C - 引线框架及其制造方法 - Google Patents

引线框架及其制造方法 Download PDF

Info

Publication number
CN1159756C
CN1159756C CNB001352881A CN00135288A CN1159756C CN 1159756 C CN1159756 C CN 1159756C CN B001352881 A CNB001352881 A CN B001352881A CN 00135288 A CN00135288 A CN 00135288A CN 1159756 C CN1159756 C CN 1159756C
Authority
CN
China
Prior art keywords
lead frame
sheet material
light sheet
field trash
degreasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001352881A
Other languages
English (en)
Other versions
CN1339819A (zh
Inventor
朴世喆
申东逸
姜圣日
李尚勲
张培淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine Origin Supreme Being Ace Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0068500A external-priority patent/KR100378485B1/ko
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of CN1339819A publication Critical patent/CN1339819A/zh
Application granted granted Critical
Publication of CN1159756C publication Critical patent/CN1159756C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]

Abstract

一种引线框架的制造方法，包括以下步骤：电净薄板材料的表面；电抛光被电净的薄板材料；去除被抛光的薄板材料表面上的夹杂物；用酸性溶液冲洗被去除了夹杂物的薄板材料；并在冲洗后的材料上形成多层镀层。通过该方法制造的引线框架在1600μm2的表面区域上有每个直径约为1μm的5个或5个以下夹杂物，这些夹杂物妨碍了引线框架的引线键合特性或焊料润湿性。

Description

引线框架及其制造方法
技术领域
本发明涉及半导体引线框架，尤其涉及具有改进的预处理工艺的引线框架和引线框架的电镀方法。
背景技术
半导体引线框架是半导体封装以及半导体芯片的重要部件，连接半导体封装的内部及其外部并支撑半导体芯片。半导体引线框架通常通过冲压工艺或腐蚀工艺制造而成。
通过两种加工方法中一种方法制造的半导体引线框架根据安装在基片上的类型有不同的结构。
图1是传统半导体引线框架结构的示意性平面图。
参考附图，半导体引线框架10包括管芯垫部件11，用于安装半导体存储芯片并静态固定该芯片；通过引线键合与芯片相连接的内部引线12；以及与外部电路相连接的外部引线13。
具有上述结构的半导体引线框架10通过与半导体的其他部件例如存储芯片装配在一起形成半导体封装。在装配半导体封装的过程中，为了改善半导体芯片和引线框架10的内部引线12之间的引线键合特性和管芯垫部件11的可焊性，通常将具有预定特性的金属材料镀在管芯垫部件11和引线框架10的内部引线12上。而且，为了改善在模压树脂保护层之后基片安装的可焊性，在外部引线13的预定部分上镀焊料(Sn-Pb)。
但是，在镀焊料期间，镀液频繁侵入外部引线13的区域，这就需要额外的步骤去除镀液的侵入。
为了解决这个问题，已建议一种预镀框架(下文称为PPF)方法，正如日本专利公开No.Showa63-2358所公开的。根据PPF方法，在半导体封装工艺之前，预先制成由具有良好焊料润湿性的材料制成的基片，以形成中间电镀层。
如上所述，在预镀的引线框架中，由于在薄板材的整个表面上都执行电镀，所以在电镀之前完成预处理工艺。执行预处理工艺是为了通过清洁和平整电镀表面来改善镀层之间的粘性。如果不完全完成预处理工艺，有时就会发生各种缺陷，例如镀层出现剥皮或膨胀、斑点和光泽不均匀、镀层粗糙或者出现针孔。
抑制上述缺陷发生的预处理工艺通常是电净法，包括有机溶剂脱脂步骤、无机物脱脂步骤、酸浸没步骤和冲洗步骤。而且，为了增大原材料和镀层之间的表面粘性，在电净法之后另外执行电镀，从而活化原材料表面。
电镀工艺活化基底金属的表面，增大了镀镍过程中镀镍层和基底金属之间的界面键合程度。通过轧制制造的半导体引线框架原材料的制造应力即使执行开卷也未被完全清除，且局部微裂缝或局部应力会存在于原材料表面上。
即使对基底金属执行脱脂工艺以清除原材料表面上出现的防蚀油或无机物，基底金属上仍会留下微裂缝。如果在表面上执行传统的多层镀，则镀层表面就变得相对平整。但是，如果为了将半导体安装在基片上而弯折引线框架，则由于弯折工艺增大了留在基底金属表面上的应力和微裂缝，使微裂缝增大，造成沉积在基底金属表面上的镀层裂缝，从而导致基底金属的腐蚀和氧化。而且，即使微裂缝部分和残余部分被镀层，微裂缝部分也不能完全被镀且可留下气孔。如果气孔暴露在恶劣条件下，例如在半导体制造工艺中施加热，则由于微裂缝而加速了腐蚀。此外，由于半导体电路连续操作而引起的内热也可以发生引线框架原材料的腐蚀。进一步，随着时间的推移，由于残余的内部弯曲应力也可以使裂缝变大。因此，通过电抛光腐蚀基底金属表面上留下的微裂缝，从而去除微裂缝和残余的应力部分。在这种情况下，如果沉积在基底金属表面上的保护镀层相当厚，就可以在一定程度上防止上述问题。但是，如果基础镀层和保护镀层厚，则焊料润湿性降低，在弯曲过程中造成裂缝。
但是，如果在预处理工艺期间执行电抛光，则薄板材料中的金属或非金属夹杂物暴露于薄板材料表面，如图2和3所示。换言之，由于在制造过程中加入的合金元素材料以及主要的底层金属材料在轧制薄板材料时与原材料一起压挤在薄板材料表面上，它们由于表面氧化层、抗蚀油或无机物而不突出且未被示出。但是，薄板材料的表面是电抛光的，夹杂物暴露于表面。在暴露的状态下，如果执行镀镍(Ni)或类似物，则分散在薄板材料表面上的结核被镀层，如图4所示。由于在弯折薄板材料期间如此被镀的结核在带底层金属的截面处弱键合，因此它们可以脱开键合。而且，当半导体器件最终被安装到基片表面上时，焊料润湿性由于在制造半导体器件期间对引线框架实施老化工艺而被降低。如该实施例中，在基底金属表面上出现的夹杂物为铁(Fe)的情况下，Fe比主要材料铜(Cu)更容易被氧化，由于在制造半导体器件期间施加热，热扩散导致上面的镀层被扩散到镀层的表面，从而降低了焊料润湿性。而且，在引线键合期间，由于毛细管或热压力造成的机械冲击使得可以将镀层从结核上剥下来。而且，剥皮的结核电沉积在毛细管的头部，使得毛细管受到严重污染或擦伤，从而导致必须经常更换毛细管。而且，在引线键合期间，甚至被镀的引线框架的键合部分的底层也会由于电沉积在毛细管上的结核而受到损坏。通常，通过形成厚多层镀层，即使夹杂物留在基底金属表面上也不会产生这个问题。为了避免这个问题出现，在传统的预镀的引线框架中，用镀镍形成底层，然后镀保护层作为功能镀层。但是，如果保护镀层变得较厚，则在实际执行焊料润湿的底层和焊料之间粘结的等待时间被延迟，从而降低焊料润湿性。镀Pd作为保护层通常镀成厚度为6至7μm。在这种情况下，由于基底金属表面上的夹杂物而产生上述问题。在近来广泛使用的预镀中，增大镀层极大地降低了商业可用性，原因是一直被广泛用作保护镀层的钯(Pd)的价格上升。
发明内容
为了解决以上问题，本发明的目的是提供一种引线框架制造方法，该方法能改善抗蚀性，抑制在电抛光期间产生暴露的结核，增大镀层形成期间的界面粘性，并能形成平坦的镀层。
本发明的另一个目的是提供一种半导体器件的引线框架，该引线框架具有优秀的引线键合力和焊料润湿性，同时在多层被镀的引线框架中具有薄保护镀层。
本发明的再一个目的是提供一种由通过制造方法而形成的材料制成的引线框架。
因此，为了实现第一个目的，提供一种引线框架的制造方法，该方法包括以下步骤：电净薄板材料的表面，电抛光被电净的薄板材料，去除被抛光的薄板材料表面上的夹杂物，用酸性溶液冲洗被去除了夹杂物的薄板材料，在冲洗后的材料上形成多层镀层。
在本发明中，去除夹杂物步骤包括阳极脱脂薄板材料的步骤。
为了实现第二个目的，提供了一种用于具有多层镀层的半导体器件的引线框架，包括基底金属，包含在基底金属中的夹杂物和在通过电抛光基底金属表面去除基底金属表面上的夹杂物的表面上形成的贵金属镀层。
附图说明
通常参考附图详细描述最佳实施例可以使本发明的以上目的和优点变得明显。
图1是普通半导体引线框架的示意性平面图；
图2是传统薄板材料的表面在电抛光后的状态的照片视图；
图3是预处理工艺之前材料横截面的横截面图；
图4是电抛光后在薄板材料表面上形成镀层状态下的照片；
图5是根据本发明的引线框架制造方法中预处理工艺的框图；
图6是电抛光后材料横截面的横截面图；
图7是阴极脱脂和阳极脱脂之后薄板材料表面状态的照片；
图8是去除夹杂物之后材料横截面的横截面图；
图9是在图5所示的薄板材料的表面上形成镀层时的照片；
图10是传统引线框架表面状态的照片，其中在表面上完成多层镀之后执行固化和蒸汽老化；
图11是在完成图10所示的蒸汽老化之后焊料润湿状态的照片；
图12是本发明引线框架表面的照片，其中在表面上完成多层镀之后执行固化和蒸汽老化；
图13是完成图12所示的老化之后焊料润湿状态的照片。
具体实施方式
下面参考附图描述本发明的最佳实施例。
根据本发明的引线框架制造方法涉及对薄板材料进行预处理以形成引线框架的方法，其实施例如图5所示。
本发明的预处理工艺包括去除油的工艺，例如冷轧润滑油或原材料中的抗蚀油。为此，用有机溶剂脱脂(步骤10)和碱性浸没或电净法(步骤20)处理薄板材料。电净(步骤20)可以包括子步骤：初级脱脂(阴极脱脂)和次级脱脂(对阴极脱脂后的薄板材料进行阳极脱脂)。电净法(步骤20)可以仅包括阴极脱脂。
在该实施例中，电净(步骤20)通过初级脱脂(阴极脱脂)和次级脱脂(对阴极脱脂后的薄板材料进行阳极脱脂)来完成。对电净步骤的电解溶液施加90A的电流，电解溶液为碱性溶液，即120g/l的NaOH溶液，然后通过非接触脱脂对每个电解液槽使用阳极和阴极。在这种情况下，对浸在碱性电解液中的薄板材料施加电流，使得粘附到薄板材料表面的油和无机物通过该表面上产生的泡沫被去除。在上述电净中，通过在金属表面上用薄板材料表面上产生的氢还原以及灰尘的氧化来去除金属表面上的化合物或灰尘。
对电净后的薄板材料的表面进行电抛光(步骤40)。在该实施例中，用磷酸和硝酸的混合溶液(75％的酸性溶液)作为电解液，对薄板材料施加90A的电流。如果在上述环境下执行电抛光，则在通过阴极和阳极脱脂初步去除外来物的状态下抛光薄板材料的表面。因此，如图6所示，在原材料准备期间未完全与包含在薄板材料中的原材料溶化的剩余物Fe结核暴露于薄板材料的表面。
在结核暴露于薄板材料表面的这种状态下，去除暴露于薄板材料的夹杂物(步骤50)。
在该实施例中，夹杂物去除步骤(步骤50)包括第三脱脂(阳极脱脂)步骤(步骤51)。在阳极脱脂(步骤51)中，用薄板材料作为阳极，用预定金属板作为然后将被浸入电解液中的阴极。通过氧化和阳极溶解，即通过从阳极到阴极的电荷迁移和阳极上产生的氧气去除薄板材料的结核。在该实施例中，对作为电解液的120g/l的NaOH溶液施加40A的电流。
这里，在电抛光后产生的夹杂物的成分可以根据基底金属的成分而有所不同。例如，在C7025材料的情况下，Si夹杂物而非Fe结核在电抛光之后暴露于薄板材料的表面。在这种情况下，由于Si是非导电材料，所以通过向薄板材料表面辐射超声波将其去除，取代了阳极脱脂。
如果为去除夹杂物而实行阳极脱脂步骤(步骤51)，则用酸性溶液冲洗薄板材料，以完全洗掉外来物(步骤60)。通过执行上述夹杂物去除步骤，从薄板材料表面完全去除结核，如图7和8所示。如上所述，如果完成预处理工艺，则在薄板材料上形成包含保护层的多层镀层(步骤70)。
图9示出了在预处理后的薄板材料上形成镀层的照片。
如图9所示，在薄板材料的表面上未产生结核，由此可以理解，电镀表面的粗糙度得到改善。因此，在用薄板材料制造引线框架时，能防止结核从弯曲部分剥离下来。而且，能防止镀层剥落。进一步，在引线键合期间，从薄板材料上剥离下来的结核粘到毛细管的头部，从而防止毛细管严重磨损。
通过上述方法制造的引线框架80包括通过引线键合连接到芯片的内部引线81和与外部电路相连接的外部引线82，如图1所示。
具有上述结构的引线框架80由于从材料表面上去除了结核而具有改进的表面粗糙度。因此，如上所述，能防止毛细管的磨损和污染。而且，能从根本上克服镀层和底层材料(底层金属)之间粘性差的问题，这个问题是引线键合差的主要原因。
图4和9是传统引线框架和本发明引线框架表面状态的放大视图，两者均被放大3000倍，其中长宽为40μm，即表面积为1600μm2，每个直径约为1μm的结核数量从大约50(现有技术)显著减少到0-5(本发明)。
图10-13示出了在传统半导体制造工艺中施加给引线框架的条件下对本发明引线框架和传统引线框架进行导电测试所得到的照片。
首先，图10和12示出了传统引线框架和本发明引线框架表面状态的照片，在顺序完成镍和钯的多层镀之后，将其中每个框架在175℃的炉中进行2小时的固化，然后在93℃下进行8小时的蒸汽老化。
图11和13示出了传统引线框架和本发明引线框架的焊料润湿状态的照片，这些状态是在R-助焊剂型焊料催化剂施加到固化且蒸汽老化后的引线框架上以及最后得到的引线框架在以235℃熔化的焊料中浸2秒之后获得的。如图照片所示，具有在基底金属表面上突起的夹杂物的传统镀多层的引线框架在被老化的同时在夹杂物周围受到氧化，从而具有低焊料润湿性。另一方面，通过去除留在基底金属表面上的夹杂物，本发明的引线框架即使在被老化之后也具有优秀的焊料润湿性。
如上所述，根据通过上述方法制造的镀多层的引线框架，由于表面安装而可以阻止焊料润湿性的夹杂物从表面上显著减少，从而解决了焊料润湿性问题。
对基片实施预镀而制造出的半导体引线框架在其最外层和中间底层上有贵金属制成的保护层。贵金属包括钯、钯合金、金、金合金和类似物。在本发明的实施例中，镀钯层是保护层，厚度为0.05至2μm。这里，底层即镀镍层的厚度为20至40μm。
如上所述，在本发明的引线框架及其制造方法中，在半导体器件制造期间使引线键合特性变劣和在表面安装期间使焊料润湿性变劣的薄板材料表面上的结核在预处理工艺中被去除，从而防止由于结核而导致镀层剥落、产生裂缝、由于引线键合而磨损毛细管、结核聚集在毛细管的头部、有结核聚集而造成的引线键合期间镀层的压痕，等等。而且，能改善引线框架表面安装期间外部引线的焊料润湿性以及能防止由于弯曲而产生裂缝。
虽然已经结合优选实施例对本发明进行了描述，但是，应当知道，本领域的技术人员可以在不背离本发明的精神的条件下进行修改和变型，本发明的范围由权利要求书限定。本文和附图所述内容是解释性的而非限制性的。

Claims (8)

1.一种引线框架的制造方法，包括以下步骤：
电净薄板材料的表面；
电抛光被电净的薄板材料；
去除被抛光的薄板材料表面上的夹杂物；
用酸性溶液冲洗被去除了夹杂物的薄板材料；以及
在冲洗后的材料上形成多层镀层。
2.根据权利要求1的方法，其中电净步骤包括以下子步骤：
阴极脱脂薄板材料的初级脱脂步骤；和
对阴极脱脂后的薄板材料进行阳极脱脂的次级脱脂步骤。
3.根据权利要求1的方法，其中夹杂物去除步骤包括阳极脱脂薄板材料的步骤。
4.根据权利要求1的方法，其中当夹杂物为非导电性时，夹杂物去除步骤包括通过向薄板材料的表面上辐射超声波去除夹杂物。
5.一种用于具有多层镀层的半导体器件的引线框架，包括基底金属，包含在基底金属中的夹杂物和在通过电抛光基底金属表面去除基底金属表面上的夹杂物的表面上形成的贵金属镀层。
6.根据权利要求5的引线框架，其中多层镀层包括镍层和从钯、钯合金、金和金合金组成的组中选出的一种材料形成的贵金属镀层。
7.根据权利要求6的引线框架，其中，贵金属镀层的厚度为0.05至2μm。
8.根据权利要求5的引线框架，其中，在完成电抛光、去除夹杂物和形成多层镀层之后，在多层镀层1600μm2的表面区域上留下每个直径为1μm的0-5个夹杂物。
CNB001352881A 2000-08-17 2000-12-08 引线框架及其制造方法 Expired - Lifetime CN1159756C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR47498/2000 2000-08-17
KR20000047498 2000-08-17
KR68500/2000 2000-11-17
KR10-2000-0068500A KR100378485B1 (ko) 2000-08-17 2000-11-17 리드 프레임과 이의 제조방법

Publications (2)

Publication Number Publication Date
CN1339819A CN1339819A (zh) 2002-03-13
CN1159756C true CN1159756C (zh) 2004-07-28

Family

ID=26638310

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001352881A Expired - Lifetime CN1159756C (zh) 2000-08-17 2000-12-08 引线框架及其制造方法

Country Status (4)

Country Link
US (1) US6475646B2 (zh)
JP (1) JP3921341B2 (zh)
CN (1) CN1159756C (zh)
SG (1) SG87194A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
KR20050083322A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과 이의 제조방법
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
DE102007011632B3 (de) * 2007-03-09 2008-06-26 Poligrat Gmbh Elektropolierverfahren für Titan
JP5588597B2 (ja) * 2007-03-23 2014-09-10 富士フイルム株式会社 導電性材料の製造方法及び製造装置
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
EP2103712B1 (en) * 2008-03-20 2019-02-13 ATOTECH Deutschland GmbH Ni-P layer system and process for its preparation
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8957663B2 (en) * 2009-12-01 2015-02-17 Nipro Corporation Cellular potential measurement container and production method therefor
JP5555146B2 (ja) 2010-12-01 2014-07-23 株式会社日立製作所 金属樹脂複合構造体及びその製造方法、並びにバスバ、モジュールケース及び樹脂製コネクタ部品
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN107858711A (zh) * 2017-11-28 2018-03-30 歌尔股份有限公司 金属基体电镀方法
JP6998761B2 (ja) * 2017-12-26 2022-01-18 株式会社三井ハイテック リードフレームの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127857B1 (en) * 1983-05-28 1987-07-29 Masami Kobayashi Solderable stainless steel article and method for making same
JPS60225455A (ja) * 1984-04-24 1985-11-09 Kobe Steel Ltd リ−ドフレ−ム
JPH0368788A (ja) * 1989-08-03 1991-03-25 Hitachi Cable Ltd リードフレーム用銅条の製造方法
US5167794A (en) * 1990-04-16 1992-12-01 Mitsubishi Denki Kabushiki Kaisha Method for producing lead frame material
JP2670569B2 (ja) * 1992-07-27 1997-10-29 株式会社三井ハイテック 半導体装置及びそれに用いるリードフレームの製造方法
JP3555625B2 (ja) * 1994-08-29 2004-08-18 住友金属鉱山株式会社 銅及び銅合金製リードフレームの電解研磨方法
US5660708A (en) * 1994-11-21 1997-08-26 Sumitomo Metal Mining Company, Limited Process for manufacturing a lead frame
JP3463772B2 (ja) * 1994-12-19 2003-11-05 住友金属鉱山株式会社 電解研磨法及びこれを用いたリードフレームの製造方法
JPH0964264A (ja) * 1995-08-28 1997-03-07 Dainippon Printing Co Ltd リードフレームの部分めっき方法
JPH10237694A (ja) * 1997-02-24 1998-09-08 Kobe Steel Ltd 樹脂密着性に優れるリードフレーム用銅合金材の製造方法

Also Published As

Publication number Publication date
US6475646B2 (en) 2002-11-05
SG87194A1 (en) 2002-03-19
JP3921341B2 (ja) 2007-05-30
CN1339819A (zh) 2002-03-13
US20020020629A1 (en) 2002-02-21
JP2002076226A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
CN1159756C (zh) 引线框架及其制造方法
KR100266726B1 (ko) 리드프레임과 이 리드프레임을 갖춘 반도체장치
KR101370137B1 (ko) 전기전자 부품용 복합재료 및 그것을 이용한 전기전자 부품
US7488408B2 (en) Tin-plated film and method for producing the same
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
CN1171309C (zh) 具有多层镀层的半导体引线框架及其制造方法
CN1102504A (zh) 制造芯片隆起部的方法
CN1293719A (zh) 在工件上电镀金属的装置和方法
CN1770440A (zh) 半导体引线框及电镀方法，有半导体引线框的半导体封装
US8158269B2 (en) Composite material for electrical/electronic part and electrical/electronic part using the same
CN1360086A (zh) 电子设备的层叠结构和无电镀金方法
US6117566A (en) Lead frame material
CN1068064C (zh) 引线框架及其制造方法
CN1684238A (zh) 引线框以及制造该引线框的方法
KR100378485B1 (ko) 리드 프레임과 이의 제조방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
KR100819797B1 (ko) 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
JP4761595B2 (ja) メタライズ基板
KR100494532B1 (ko) 다층 도금한 리드프레임 및 이의 제조방법
KR100203333B1 (ko) 다층 도금 리드프레임
Fan et al. Ductile nickel/palladium multilayer surface finishes designed for leadframe packaging
KR950002746B1 (ko) 반도체 리드프레임 재료 및 그 제조방법
CN113774441A (zh) 一种铝合金镀层复合材料
SU1669019A1 (ru) Способ изготовлени контактных зажимов линейной арматуры

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MDS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG TECHWIN CO., LTD.

Effective date: 20140722

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140722

Address after: Gyeongnam, South Korea

Patentee after: MDS Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: Samsung TECHWIN Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: HAICHEDIACE CO., LTD.

Free format text: FORMER NAME: MDS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeongnam, South Korea

Patentee after: Marine origin Supreme Being Ace Co., Ltd.

Address before: Gyeongnam, South Korea

Patentee before: MDS Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20040728

CX01 Expiry of patent term