CN1156970C - 电子元件 - Google Patents

电子元件 Download PDF

Info

Publication number
CN1156970C
CN1156970C CNB001053418A CN00105341A CN1156970C CN 1156970 C CN1156970 C CN 1156970C CN B001053418 A CNB001053418 A CN B001053418A CN 00105341 A CN00105341 A CN 00105341A CN 1156970 C CN1156970 C CN 1156970C
Authority
CN
China
Prior art keywords
electronic component
base plate
plate member
component unit
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001053418A
Other languages
English (en)
Other versions
CN1269638A (zh
Inventor
�½�һ��
下江一伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1269638A publication Critical patent/CN1269638A/zh
Application granted granted Critical
Publication of CN1156970C publication Critical patent/CN1156970C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

一种电子元件，包括与底板构件电气和机械连接的电子元件单元，电子元件单元的多个电极衬垫和底板构件的相应电极接合区经凸起分别连接在一起，使得电子元件单元与底板构件相对。位于电子元件单元周边部分的凸起的高度大于位于电子元件单元中心部分的凸起的高度。

Description

电子元件
技术领域
本发明涉及电子元件，其中诸如表面声波单元或半导体单元的电子元件单元经撞击键合与底板构件电气和机械连接。
背景技术
作为通过撞击键合将电子元件单元安装到底板构件上的电子元件，表面声波器件是已知的，例如，它具有图8所示的结构。在这种表面声波器件中，表面声波单元20被电学和机械键合到底板构件10上。虽然表面声波单元20的传播表面与底板构件10相对，输入/输出电极衬垫25a和25b和表面声波单元20的接地电极衬垫25c经凸起51a-51c(由诸如Au的材料形成)分别连接于相应的输入/输出电极衬垫12a和12b和底板构件10的接地电极衬垫12c。形成的每个凸起51a-51c具有相同高度。然后，将盖板构件30连接到底板构件10上，覆盖表面声波单元20，使得表面声波单元20密封在由底板构件10和盖板构件30限定的封壳中。
然而，在传统的表面声波器件中，当对其施加机械应力(如掉落器件引起的碰撞)或者热应力(如环境温度变化)时，在凸起51a和51b和电极衬垫25a和25b(被分别撞击键合到其上)中产生诸如断裂和脱落的机械损伤。这种机械损伤通常出现在底板构件10和表面声波单元20的周边部分，撞击键合过程中的失误引起电子器件特性失效。这是因为由机械应力或热应力引起的损伤通常集中在位于周边部分的凸起上，而不是位于中心部分的凸起上。
发明内容
为了克服上述问题，本发明的较佳实施例提供一种电子元件波器件，该器件通过解除施加于位于底板构件和电子元件单元周边部分凸起上的应力，获得高的可靠性以及防止在撞击键合期间通常出现的问题和连接失误。
本发明提供一种电子元件，包括：具有多个电极接合区的底板构件；具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中：位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，位于底板构件大致中心部分的电极接合区的厚度大于位于周边部分的电极接合区的厚度。
在上述电子元件中，凸起高度之间的差约为1微米至10微米。
在上述电子元件中电子元件单元是表面声波单元。
上述电子元件还包括与底板构件连接的盖板构件以覆盖电子元件单元，并使得电子元件单元气密密封在由底板构件和盖板构件限定的封装内。
在上述电子元件中，电极接合区由W或Mo厚膜电极制成，其上镀有Ni或Au。
在上述电子元件中，电极衬垫是由Al或含有Al的合金之一制成的。
在上述电子元件中，凸起由Au、以Au作为主要成分的金属和焊料中的一种制成。
本发明还提供一种电子元件，包括：具有多个电极接合区的底板构件；具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，底板构件是这样安排的，即位于大致中心部分的电极接合区的形成部分向电子元件单元凸起。
本发明还提供一种电子元件，包括：具有多个电极接合区的底板构件；具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，使底板构件弯曲以致于位于大致中心部分的电极接合区的形成部分靠近电子元件单元。
本发明还提供一种电子元件，包括：具有多个电极接合区的底板构件；具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，位于电子元件单元大致中心部分的电极衬垫的厚度大于位于周边部分的电极衬垫的厚度。
本发明还提供一种制造电子元件的方法，包括以下步骤：提供具有多个电极接合区的底板构件；提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；在底板构件和电子元件单元构件之一上形成多个凸起；将电子元件单元安排成与底板构件相对；以及经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，位于底板构件大致中心部分的电极接合区的厚度大于位于周边部分的电极接合区的厚度。
本发明还提供一种制造电子元件的方法，包括以下步骤：提供具有多个电极接合区的底板构件；提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；在底板构件和电子元件单元构件之一上形成多个凸起；将电子元件单元安排成与底板构件相对；以及经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，底板构件是这样安排的，即位于大致中心部分的电极接合区的形成部分向电子元件单元凸起。
本发明还提供一种制造电子元件的方法，包括以下步骤：提供具有多个电极接合区的底板构件；提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；在底板构件和电子元件单元构件之一上形成多个凸起；将电子元件单元安排成与底板构件相对；以及经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，使底板构件弯曲以致于位于大致中心部分的电极接合区的形成部分靠近电子元件单元。
本发明还提供一种制造电子元件的方法，包括以下步骤：提供具有多个电极接合区的底板构件；提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；在底板构件和电子元件单元构件之一上形成多个凸起；将电子元件单元安排成与底板构件相对；以及经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其中，形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，位于电子元件单元大致中心部分的电极衬垫的厚度大于位于周边部分的电极衬垫的厚度。
根据本发明的较佳实施例，电子元件包括具有多个电极接合区的底板构件、具有多个电极衬垫和与底板构件电气和机械连接的电子元件单元、位于电子元件单元与底板构件之间的多个凸起、电子元件单元的多个电极衬垫与底板构件的相应电极接合区(经凸起分别连接，以致于电子元件与底板构件相对)，这里位于电子元件单元周边部分的凸起的高度大于位于电子元件单元中心部分的凸起的高度。
作为这一独特结构的结果，施加于位于周边部分的凸起的应力被解除，因为应力倾向集中于此的位于周边部分的凸起的高度大于位于中心部分的凸起的高度，因此，可以可靠地防止诸如对电极或撞击键合部分损伤和脱落的键合问题，从而改善电子元件的可靠性。
为了获得周边部分凸起高度大于位于中心部分凸起高度的凸起，可以采用多种不同方法，如改变在底板构件上形成的电极接合区的薄膜厚度、形成凸形的底板构件、形成曲面形的底板构件，或者改变表面声波单元的电极衬垫的薄膜厚度。此外，还可以采用这些方法的组合。
在上述的结构中，凸起的高度差最好约为1至10微米。
此外，本发明的较佳实施例提供一种电子元件，其中，表面声波单元或半导体单元或其它合适的电子元件单元经撞击键合与底板构件电气和机械连接。
根据本发明的较佳实施例，应力倾向集中于此的位于周边部分的凸起的高度大于位于中心部分的凸起的高度，从而解除施加于位于周边部分凸起上的应力，以致于可以可靠地防止诸如伤害位于凸起处电极或撞击键合部分和脱落的焊接问题。
为了说明本发明，附图中示出几种较佳形式，然而，应当明白，本发明并不局限于图中所示的严格安排和手段。
附图说明
图1是根据本发明第一较佳实施例的表面声波器件的截面图。
图2是根据本发明第一较佳实施例的表面声波器件的平面图。
图3是根据本发明第二较佳实施例的表面声波器件的截面图。
图4是根据本发明第三较佳实施例的表面声波器件的截面图。
图5是根据本发明第四较佳实施例的表面声波器件的截面图。
图6是凸起高度与由热应力引起的应力之间的关系图。
图7是凸起高度差与由应力造成的失效率之间的关系图。
图8是传统的表面声波器件的截面图。
具体实施方式
以下将参考附图详细地说明本发明的较佳实施例。
关于表面声波器件，下面将描述根据本发明一个较佳实施例的电子元件。然而，在本发明的其它类型的电子元件中也可以包括其它的电子元件单元。
图1和2示出根据本发明第一较佳实施例的表面声波器件的结构。图是表面声波器件的截面图，而图2是表面声波器件的平面图。
在根据本较佳实施例的表面声波器件中，表面声波单元20的多个电极衬垫25a-25c与底板构件10凹陷区内顶部表面上的多个电极接合区12a-12c经凸起51a-51c分别被撞击键合在一起，将盖板构件30与底板构件10接合，覆盖表面声波单元20，以致于表面声波单元20被气密密封在由底板构件10和盖板构件30限定的封壳内(空间内)。
底板构件10最好为凹陷形状且最好通过将多层陶瓷材料或其它合适材料堆叠而形成。在凹陷区的顶部表面上，这是表面声波单元的安装表面，提供包括输入-输出电极接合区12a和12b及接地电极接合区12c的电极图案。在底板构件10的底部表面上，提供输入-输出端子电极14a和14b及接地端子电极14c。电极接合区12a-12c最好由W或Mo或其它合适材料的厚膜电极制成，其上最好镀有Ni或Au。电极接合区12a、12b和12c经通孔电极或边缘电极(未示出)分别连接于端子电极14a、14b和14c。利用底板构件10的底部表面作为安装表面，将这一表面声波器件安装在安装基板(电路板)上。
表面声波单元20最好包括压电基板21，例如如图2所示。在压电基板21的顶部表面上，提供包括IDT电极22、反射器电极23和连接于每个IDT电极22的电极衬垫25a-25c的电极图案。电极图案最好由Al或包含Al的合金制成并利用已知的薄膜形成方法形成。此外，在图2中，由虚线圆所表示的部分表示撞击键合部分的位置。压电基板21最好由诸如钽酸锂、铌酸锂的压电材料和晶体或其它合适材料制成。
表面声波单元20以面向下结构与底板构件10电气和机械连接，即其上设置IDT电极22和其它元件的表面声波器件的传播表面与底板构件10的元件安装表面相对。
电极衬垫25a、25b、25c经各个凸起51a、51b和51c与底板构件10的相应电极衬垫12键合。这一键合是通过施加热或同时施加热和超声波使凸起51a-51c熔化进行的。凸起51a-51c最好由Au或以Au作为主要成分的金属制成。凸起51a-51c最好采用球键合方法事先设置在表面声波单元20的电极衬垫25a-25c上。此外，可以采用焊料形成凸起，它们可以采用诸如印刷的方法形成在底板构件的电极接合区上。
最好采用合适的金属材料，如含有Fe-Ni的合金来形成盖板构件30，根据需要其上可以镀膜。经焊接材料，如高熔点焊料、Au-Sn合金或低熔点的玻璃或其它合适材料，将盖板构件30连接于底板构件10，以覆盖表面声波单元20。
在根据本较佳实施例的表面声波器件中，位于底板构件10中心部分附近的接地电极接合区12c薄膜的厚度大于周边部分的输入-输出电极接合区12a和12b薄膜的厚度。即，接地电极接合区12c的顶部表面高于输入-输出电极接合区12a和12b。由此，位于表面声波单元20周边部分的凸起51a和51b的高度“h1”大于位于表面声波单元20中心部分的凸起51c的高度“h2”。为了增加接地电极接合区12c的薄膜厚度，最好由W或Mo或Ni或Au镀层制成的电极薄膜的厚度大于输入-输出电极接合区12a和12b的厚度。
注意，“中心部分中”的凸起和“周边部分中”的凸起是指从表面声波单元20的大致中心起的距离。更具体地说，正如图2所示，电极衬垫25c上圆(它表示凸起51c的位置)与表面声波单元20的大致中心“C”之间的距离小于电极衬垫25a和25b上圆(它表示凸起51a和51b的位置)与大致中心“C”之间的距离。即凸起51a和51b离表面声波单元的大致中心的位置比凸起51c的远。
由于这一独特结构和安排，当施加机械或热应力时，可以除除施加于位于周边位置上的凸起51a和51b的应力(应力集中于此)，从而防止出现在凸起和撞击键合于其上的电极衬垫中的诸如断裂和脱落的机械损伤。因此，采用这一较佳实施例，能够可靠地防止诸如凸起中引线断开的连接失效和撞击键合失效，极大地提高电子元件的可靠性。
参考图3将描述根据第二实施例的表面声波器件。在本较佳实施例中，在底板构件10上最好形成一个凸出部分16，使得形成接地电极接合区12c的部分，即单元安装表面的大致中心部分向表面声波单元20凸起。每个电极接合区12a-12c最好具有基本上相同的薄膜厚度。其它结构类似于第一较佳实施例。即在第二较佳实施例中，底板构件10的部分具有较大的厚度，使得接地电极接合区12c的顶部表面高于输入-输出电极接合区12a和12b。结果，位于表面声波单元20周边部分的凸起51a和51b的高度比位于大致中心部分的凸起51c的高度更高。作为这一独特结构的结果，在第二较佳实施例中可以实现第一较佳实施例所实现的相同优点。
参考图4将描述根据第三较佳实施例的表面声波器件。在本较佳实施例中，使底板构件10弯曲，使得接地电极接合区12c的形成部分(这是单元安装表面的中心部分)靠近表面声波单元20。每个电极接合区12a-12c最好具有相同的薄膜厚度。本较佳实施例的其它结构类似于第一较佳实施例的结构。即在第三较佳实施例中，底板构件10的截面最好具有粗略为圆形弯曲的表面，以增加单元安装表面的中心部分的高度，使得接地电极接合区12c的顶部表面高于输入-输出电极接合区12a和12b。由此，位于表面声波单元20周边部分的凸起51a和51b的高度大于中心部分的凸起51c的高度。
由于这一独特的结构和安排，在第三较佳实施例中也可以实现上述较佳实施例所实现的优点。同第一和第二较佳实施例的结构相比，第三较佳实施例的结构简单，因此易于制造。
参考图5将描述根据第四较佳实施例的表面声波器件。在本较佳实施例中，位于表面声波单元大致中心部分的接地电极接合区25c的薄膜厚度大于位于表面声波单元周边部分的输入-输出电极接合区25a和25b的薄膜厚度。底板构件10的电极接合区12a-12c最好具有相同的薄膜厚度。第四较佳实施例的其它结构最好类似于第一较佳实施例的结构。即，在第四较佳实施例中，接地电极衬垫25c的底部表面低于输入-输出电极衬垫25a和25b的底部表面。由此，位于表面声波单元20的周边部分的凸起51a和51b的高度大于位于大致中心部分的凸起51c的高度。由于这一独特的结构和安排，在第四较佳实施例中也可以实现上述较佳实施例所实现的优点。
此外，可以将在上述较佳实施例中所描述的每一种结构进行组合，形成位于周边部分的凸起，使其高度大于中心部分的凸起的高度。
图6是凸起高度与热应力所给予的应力之间的关系图。在图6所示的例子中，当凸起的高度变化时，相对地示出了施加于凸起的应力，这里底板构件由氧化铝形成，凸起直径约120微米，评价了表面声波单元的大致中心与凸起的约为300微米和600微米的两个距离。此外，对于由热应力造成的应力，存在当诸如撞击键合的连接或底板构件与外壳构件的连接的温度降低到室温时产生的应力。
正如图6所示，施加于凸起的应力随凸起高度的增大而降低，随表面声波单元的大致中心与凸起之间距离的增大而增大。即，应力随凸起形成位置与表面声波单元的大致中心之间的间隔的增大而增大。因此，当凸起的高度相同时，施加于位于周边部分的凸起上的应力要比位于大致中心部分的凸起的应力相对大一些。
于是，在本发明的较佳实施例中，施加于位于周边部分的凸起的应力被大大降低，使得位于周边部分的凸起的高度大于位于大致中心部分的凸起的高度。原因是随着凸起高度的增加，应力会被吸入凸起本身。
即，在上述的每一个实施例中，电极接合区的薄膜厚度、凸起部分的厚度、或底板构件的弯曲程度或表面声波单元中电极衬垫的薄膜厚度是这样确立的，即按照从表面声波单元的大致中心起的距离增大，每个凸起的高度增高。
接着，将考虑凸起高度差。图7是位于周边部分的凸起与位于大致中心部分的凸起之间的高度差与由机械和热应力造成的失效率之间的关系图。更具体地说，在图7中，实线表示由机械和热应力造成的较佳实施例各附图中所示输入-输出电极接合区25a和25b的脱落引起的失效，而虚线表示由输入-输出电极接合区12a和12b于凸起51a和52b之间键合不充分引起的失效。
正如图7所示，当位于周边部分的凸起与位于大致中心部分的凸起之间的高度差大体上等于或高于约1微米时，可防止由机械和热应力造成的失效。然而，当凸起之间的高度差不小于约10微米时，在表面声波器件的组装期间，凸起与电极接合区之间的键合会劣化，以致于出现由键合问题引起的失效，如电极接合区与凸起之间键合不够。因此，凸起之间的高度差最好在约1微米至10微米的范围内，而位于周边部分的凸起的高度大于位于大致中心部分的凸起的高度。
此外，电极图案不限于图2所示的图案。表面声波单元可以具有由一个或不少于三个IDT所限定的电极图案。即，表面声波单元的电极衬垫的个数和位置和底板构件的电极接合区的个数和位置不限于上述较佳实施例中的个数和位置。输入-输出的电极衬垫和电极接合区可以位于朝向大致中心部分，而接地的电极衬垫和电极接合区可以位于周边部分。
底板构件和盖板构件的形状不限于上述较佳实施例中的形状。封装可以由平板形底板构件和凹陷形盖板构件形成。
关于表面声波器件，已经描述了上述的较佳实施例。然而，本发明可以应用于半导体器件，其中半导体单元撞击键合到底板构件或其它电子元件上。
虽然揭示了本发明的较佳实施例，但是，实现这里所揭示原理的各种模式被认为是在以下权利要求的范围之内。因此，应当明白，除非权利要求书中另有限定，本发明的范围不受限制。

Claims (18)

1.一种电子元件，所述电子元件包括：
具有多个电极接合区的底板构件；
具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，
位于底板构件大致中心部分的电极接合区的厚度大于位于周边部分的电极接合区的厚度。
2.如权利要求1所述的电子元件，其特征在于：凸起高度之间的差约为1微米至10微米。
3.如权利要求1所述的电子元件，其特征在于：电子元件单元是表面声波单元。
4.如权利要求1所述的电子元件，其特征在于进一步包括与底板构件连接的盖板构件以覆盖电子元件单元，并使得电子元件单元气密密封在由底板构件和盖板构件限定的封装内。
5.如权利要求1所述的电子元件，其特征在于：电极接合区由W或Mo厚膜电极制成，其上镀有Ni或Au。
6.如权利要求1所述的电子元件，其特征在于：电极衬垫是由Al或含有Al的合金之一制成的。
7.如权利要求1所述的电子元件，其特征在于：凸起由Au、以Au作为主要成分的金属和焊料中的一种制成。
8.一种电子元件，所述电子元件包括：
具有多个电极接合区的底板构件；
具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，
底板构件是这样安排的，即位于大致中心部分的电极接合区的形成部分向电子元件单元凸起。
9.一种电子元件，所述电子元件包括：
具有多个电极接合区的底板构件；
具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，
使底板构件弯曲以致于位于大致中心部分的电极接合区的形成部分靠近电子元件单元。
10.一种电子元件，所述电子元件包括：
具有多个电极接合区的底板构件；
具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
位于电子元件单元与底板构件之间的多个凸起，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
位于电子元件单元周边部分的凸起的高度大于位于电子元件单元大致中心部分的凸起的高度，
位于电子元件单元大致中心部分的电极衬垫的厚度大于位于周边部分的电极衬垫的厚度。
11.一种制造电子元件的方法，所述方法包括以下步骤：
提供具有多个电极接合区的底板构件；
提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
在底板构件和电子元件单元构件之一上形成多个凸起；
将电子元件单元安排成与底板构件相对；以及
经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，
位于底板构件大致中心部分的电极接合区的厚度大于位于周边部分的电极接合区的厚度。
12.如权利要求11所述的方法，其特征在于：凸起高度之间的差约为1微米至10微米。
13.如权利要求11所述的方法，其特征在于：电子元件单元是表面声波单元。
14.如权利要求11所述的方法，其特征在于进一步包括在将底板构件与电子元件构件连接的步骤期间施加热和超声波中的至少一种，从而使凸起熔化。
15.如权利要求11所述的方法，其特征在于进一步包括经球键合过程在电子元件单元的电极衬垫上形成凸起。
16.一种制造电子元件的方法，所述方法包括以下步骤：
提供具有多个电极接合区的底板构件；
提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
在底板构件和电子元件单元构件之一上形成多个凸起；
将电子元件单元安排成与底板构件相对；以及
经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，
底板构件是这样安排的，即位于大致中心部分的电极接合区的形成部分向电子元件单元凸起。
17.一种制造电子元件的方法，所述方法包括以下步骤：
提供具有多个电极接合区的底板构件；
提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
在底板构件和电子元件单元构件之一上形成多个凸起；
将电子元件单元安排成与底板构件相对；以及
经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，
使底板构件弯曲以致于位于大致中心部分的电极接合区的形成部分靠近电子元件单元。
18.一种制造电子元件的方法，所述方法包括以下步骤：
提供具有多个电极接合区的底板构件；
提供具有多个电极衬垫并可与底板构件电气和机械连接的电子元件单元；
在底板构件和电子元件单元构件之一上形成多个凸起；
将电子元件单元安排成与底板构件相对；以及
经电子元件单元与底板构件之间的多个凸起将底板构件与电子元件单元相连接，电子元件单元的多个电极衬垫与底板构件的相应电极接合区经凸起被分别地连接在一起，使得电子元件与底板构件相对；其特征在于：
形成凸起的步骤包括形成位于电子元件单元周边部分的凸起，使其高度大于位于电子元件单元大致中心部分的凸起的高度，
位于电子元件单元大致中心部分的电极衬垫的厚度大于位于周边部分的电极衬垫的厚度。
CNB001053418A 1999-04-01 2000-03-31 电子元件 Expired - Lifetime CN1156970C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09500099A JP3726998B2 (ja) 1999-04-01 1999-04-01 表面波装置
JP95000/1999 1999-04-01

Publications (2)

Publication Number Publication Date
CN1269638A CN1269638A (zh) 2000-10-11
CN1156970C true CN1156970C (zh) 2004-07-07

Family

ID=14125595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001053418A Expired - Lifetime CN1156970C (zh) 1999-04-01 2000-03-31 电子元件

Country Status (6)

Country Link
US (2) US6437439B1 (zh)
EP (1) EP1041715B8 (zh)
JP (1) JP3726998B2 (zh)
KR (1) KR20010020699A (zh)
CN (1) CN1156970C (zh)
DE (1) DE60035917D1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348739B1 (en) * 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2003087080A (ja) * 2001-07-06 2003-03-20 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2003068901A (ja) * 2001-08-30 2003-03-07 Murata Mfg Co Ltd 電子部品
US20030137039A1 (en) * 2001-11-16 2003-07-24 Tdk Corporation Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
US6946929B2 (en) * 2002-02-12 2005-09-20 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate
US20040070073A1 (en) * 2002-10-15 2004-04-15 Shirish Shah Underfill gap enhancement
JP2005203889A (ja) * 2004-01-13 2005-07-28 Fujitsu Media Device Kk 弾性表面波デバイス
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US7798970B2 (en) * 2004-11-17 2010-09-21 Salutron, Inc Ultrasonic monitor for measuring blood flow and pulse rates
WO2007023747A1 (ja) * 2005-08-23 2007-03-01 Rohm Co., Ltd. 半導体チップおよびその製造方法ならびに半導体装置
JP4315174B2 (ja) * 2006-02-16 2009-08-19 セイコーエプソン株式会社 ラム波型高周波デバイスの製造方法
KR101097544B1 (ko) * 2010-04-19 2011-12-22 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8952532B2 (en) 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
JP6555942B2 (ja) * 2015-06-15 2019-08-07 キヤノン株式会社 電子モジュールの製造方法
CN109563653A (zh) * 2016-08-04 2019-04-02 株式会社村田制作所 电子功能构件、使用了该电子功能构件的织物制品以及电子功能构件的制造方法
CN109804560B (zh) * 2016-10-11 2023-03-14 株式会社村田制作所 压电振子及其制造方法
WO2018198508A1 (ja) * 2017-04-27 2018-11-01 株式会社村田製作所 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP3432951B2 (ja) * 1995-04-25 2003-08-04 キンセキ株式会社 圧電振動子
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JPH09102497A (ja) 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09232904A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Ｓａｗフィルタ用セラミックパッケージ
JP3239231B2 (ja) * 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JPH1098352A (ja) 1996-09-24 1998-04-14 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JPH10173468A (ja) 1996-12-11 1998-06-26 Nec Corp 弾性表面波装置
JPH10247700A (ja) 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Also Published As

Publication number Publication date
EP1041715B8 (en) 2007-10-10
EP1041715A2 (en) 2000-10-04
DE60035917D1 (de) 2007-09-27
US6534862B2 (en) 2003-03-18
CN1269638A (zh) 2000-10-11
JP3726998B2 (ja) 2005-12-14
US6437439B1 (en) 2002-08-20
EP1041715B1 (en) 2007-08-15
EP1041715A3 (en) 2002-09-11
JP2000295069A (ja) 2000-10-20
KR20010020699A (ko) 2001-03-15
US20020109224A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
CN1156970C (zh) 电子元件
US5901050A (en) Wired base plate and package for electronic parts
CN100431142C (zh) 半导体装置及其制造方法
JP4322844B2 (ja) 半導体装置および積層型半導体装置
CN1100349C (zh) 半导体器件及其制造方法
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
CN100426536C (zh) 半导体封装
WO2008109524A2 (en) System and method for increased stand-off height in stud bumping process
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
JP5329083B2 (ja) ポストおよびパッドを有する部品
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2915888B1 (ja) 配線基板及びその製造方法
CN213752691U (zh) 芯片封装结构、基板载板、芯片以及电子设备
US6285562B1 (en) Method of contacting a chip
JP3252745B2 (ja) 半導体装置およびその製造方法
JP2003110091A (ja) 半導体装置及び半導体装置の製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP3063713B2 (ja) 半導体装置
JP3547270B2 (ja) 実装構造体およびその製造方法
CN209843696U (zh) 利用导电性金属结构体的半导体封装
CN101051628A (zh) 具应力缓冲的微连凸块结构及制造方法
JPH07147298A (ja) 半導体装置の実装構造及びその実装方法
KR100790683B1 (ko) 플립칩 패키지 및 그 제조방법
JP2004281471A (ja) 配線基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040707