CN1151555C - 半导体装置和半导体装置用的引线框 - Google Patents

半导体装置和半导体装置用的引线框

Info

Publication number
CN1151555C
CN1151555C CNB981223869A CN98122386A CN1151555C CN 1151555 C CN1151555 C CN 1151555C CN B981223869 A CNB981223869 A CN B981223869A CN 98122386 A CN98122386 A CN 98122386A CN 1151555 C CN1151555 C CN 1151555C
Authority
CN
China
Prior art keywords
lead
hanging lead
matrix base
hanging
reinforcing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981223869A
Other languages
English (en)
Other versions
CN1230783A (zh
Inventor
秦志康
治
川下浩
高桥良治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1230783A publication Critical patent/CN1230783A/zh
Application granted granted Critical
Publication of CN1151555C publication Critical patent/CN1151555C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种半导体装置，由引线框、半导体芯片和金线构成，其中该引线框包括模片底座、多条内引线、外引线、悬吊引线增强部件、第一悬吊引线以及第二悬吊引线。上述半导体芯片的一边的长度比模塑体外径的一边尺寸小2.5mm，悬吊引线增强部件的最外周的一边的长度不大于半导体芯片的一边的长度，在与悬吊引线增强部件连接的附近进行模片底座的下沉，在该第二悬吊引线中设置了台阶差。可降低半导体装置外形的翘曲，可得到高质量和高可靠性的半导体装置。

Description

半导体装置和半导体装置用的引线框
技术领域
本发明涉及半导体装置和半导体装置用的引线框。更详细地说，涉及一种在树脂封装后具有高质量和高可靠性的半导体装置和该半导体装置中使用的引线框，在该半导体装置中，将其一边的长度为模塑体外形尺寸的一边的长度的70％的半导体芯片固定并支撑在引线框上。
背景技术
在现有的半导体装置中，考虑到将半导体芯片以模片接合方式接合到模片底座上时的朝向模片接合装置的安装精度，使引线框的模片底座的尺寸比半导体芯片的尺寸大0.2mm～0.4mm。如果用铜系列的材料来制造模片底座，则因与半导体芯片的热膨胀率αsi＝3.5×10-6相比，与铜的热膨胀率αcu＝17×10-6间存在非常大的差，故如果将半导体芯片以模片接合方式接合到模片底座，则发生热应力的差，半导体芯片或是在水平方向上裂开，或是在进行了封装模塑时的封装模塑体中产生超过100μm的热变形的翘曲，焊锡耐热性及热循环性等的热残留应力特性有时变坏。因此，通常在模片底座上安装不大于4mm×4mm的半导体芯片。
因此，为了解决上述热残留应力特性，使之能安装半导体芯片的尺寸为4mm×4mm以上的半导体芯片，将模片底座的材料变更为热膨胀率αfe＝5.5×10-6的铁系列材料。但是，由于半导体装置的散热特性由模片底座的材料来决定，故在铁系列的模片底座的情况下，相对于铜的热传导率γcu＝0.360W/mm℃，铁的热传导率较小，为γfe＝0.0159W/mm℃，故所完成的半导体装置的容许功耗降低。
另一方面，作为模片底座的例子，有例如在特开平7-202105号公报和特开平8-236685号等公报中公开的模片底座。但是，在这些公报中没有记载下述各点：(1)半导体芯片的尺寸比模片底座的外周尺寸小，(2)半导体芯片的尺寸比增强部件的外周尺寸小，(3)将半导体芯片的尺寸为封装模塑体尺寸的30％的小的半导体芯片装在模塑体内，或半导体芯片的尺寸等于或小于从半导体芯片的外径至模塑体的外径的尺寸，(4)模片底座与增强材料的间隔尺寸与半导体芯片的尺寸与模片底座的尺寸的差大致相等，或增强材料的宽度尺寸也与模片底座与增强材料的间隔尺寸大致相等地形成，(5)没有关于模片底座的材料的记载，(6)没有记载关于铜系列材料的模片底座的下沉量与铁系列材料的模片底座的下沉量比较必须下沉得较深的情况，以及(7)没有关于模片底座悬吊引线的刚性与模片底座的尺寸的关系的记载。因此，不能处理在半导体装置的组装工序中产生的现象，例如由于模片接合而产生的芯片翘曲现象，与此相随的框的下沉量的变化现象，焊丝键合后的框之下沉量的变化现象，以及由于模塑时的树脂流动不平衡而产生的全部现象，不能增大在模塑体内能容纳的半导体芯片的尺寸比例。
今后，在半导体芯片向高功能化、多引脚化方向发展时，半导体芯片所占的体积相对于树脂封装体积将增大。与此同时，模片底座、模片底座的悬吊引线、内引线所占的体积也将增大。
因此，如果将半导体芯片以模片接合方式接合到模片底座，则由于热膨胀系数不同的材料的接合，模片底座发生弯曲，通过支撑模片底座的悬吊引线将变形传到闭合杆(dam bar)和引线框上。例如，如果悬吊引线的刚性与引线框的刚性接近，则由于模片底座弯曲的影响传到引线框上，使引线框变形，故在半导体装置的组装工序中使设置在框上的输送孔间距的尺寸出偏差，使得框向焊丝键合装置的运送发生故障。
相反，如果悬吊引线的刚性与引线框的刚性相比小很多，则模片底座弯曲对于引线框的影响变小，不使引线框发生变形，但在焊丝键合工序中存在下述问题：在用挤压金属模挤压引线进行焊丝键合之后，在取下挤压金属模时，由于金线的张力，将半导体芯片提上来的量变大。此外，在模塑工序中，在使用成形金属模用熔融树脂对半导体芯片进行树脂封装的情况下存在下述问题：在将熔融树脂注入到该成形金属模中时，由于该熔融树脂的流入压力使模片底座在上下方向上的偏移量变大。
上述现象在半导体芯片的体积在树脂封装体积中所占的比例大时，其影响变得显著，在一些情况下，半导体装置的生产变得困难。即使进行生产，由于半导体装置的翘曲增大、不满足引线的平坦度的规格，故存在成品率下降、因热残留应力引起的耐焊锡耐热性、耐热循环性、耐裂性和耐剥离性变坏等问题。
发明内容
本发明是鉴于以上的问题来进行的，其目的在于提供一种具有高质量和高可靠性的半导体装置和该半导体装置中使用的引线框，在该半导体装置中，由于(1)在模片接合工序时的翘曲的降低和模片底座偏移的降低，(2)在焊丝键合工序时的模片底座偏移的降低，和(3)在模塑工序时的模片底座偏移的降低，半导体芯片的体积在树脂封装体积中所占的比例增大。
与本发明的第1方面有关的半导体装置包括引线框，该引线框包括：具有多个角部的模片底座；沿该模片底座的周边以预定的间隔排列并具有内端部的多条内引线；延伸到该内引线的外方的外引线；在上述模片底座与内引线间沿该模片底座的周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到上述内引线与外引线间的闭合杆上的第二悬吊引线，在该引线框上用模塑树脂对导电性地连接通过模片接合被粘接的半导体芯片和上述多条内引线的金线进行封装，将上述引线框的外引线的终端部、闭合杆和在连接到闭合杆的模塑体边界附近外部的第二悬吊引线的端部切去，该半导体装置的特征在于：上述半导体芯片的一边的长度比模塑体外径的一边尺寸小2.5mm，以框状形成的悬吊引线增强部件的最外周的一边的长度不大于半导体芯片的一边的长度，模片底座的一边的长度超过3mm并且不大于以框状形成的悬吊引线增强部件的最外周的一边的长度的50％，同时将悬吊引线增强部件连接到闭合杆的第二悬吊引线在与悬吊引线增强部件连接的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
与本发明的第2方面有关的半导体装置用的引线框包括：具有多个角部的模片底座；多条内引线，它使假想地放置的半导体芯片的中心点与模片底座的中心点一致，它在该半导体芯片的外侧经必要的间隙沿周边以预定的间隔排列并具有内端部；在该内引线的外延部中形成的闭合杆；从闭合杆延伸、其终端部与框的围栏部连接的多条外引线；以超过模片底座的尺寸为间隔从上述模片底座的周边设置并沿该周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到闭合杆上的第二悬吊引线，该半导体装置用的引线框的特征在于：在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
所述第一悬吊引线具有比所述第二悬吊引线的宽度尺寸大的宽度。在该第二悬吊引线中设置至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差。
与本发明的第4方面有关的半导体装置用的引线框包括：具有多个角部的模片底座；多条内引线，它使假想地放置的半导体芯片的中心点与模片底座的中心点一致，它在该半导体芯片的外侧经必要的间隙沿周边以预定的间隔排列并具有内端部；在该内引线的外延部中形成的闭合杆；从该闭合杆延伸、其终端部与框的围栏部连接的多条外引线；以超过模片底座的尺寸为间隔从上述模片底座的周边设置并沿该周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到闭合杆上的第二悬吊引线，该半导体装置用的引线框的特征在于：第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在第二悬吊引线中设置台阶差。
与本发明的第5方面有关的半导体装置包括引线框，该引线框包括：具有多个角部的模片底座；沿该模片底座的周边以预定的间隔排列并具有内端部的多条内引线；延伸到该内引线的外方的外引线；在上述模片底座与内引线间沿该模片底座的周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到上述内引线与外引线间的闭合杆上的第二悬吊引线，在该引线框上用模塑树脂对导电性地连接通过模片接合被粘接的半导体芯片和上述多条内引线的金线进行封装，将上述引线框的外引线的终端部、闭合杆和在连接到闭合杆的模塑体边界附近外部的第二悬吊引线的端部切去，该半导体装置的特征在于：上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将该第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差。
与本发明的第6方面有关的半导体装置包括引线框，该引线框包括：具有多个角部的模片底座；沿该模片底座的周边以预定的间隔排列并具有内端部的多条内引线；延伸到该内引线的外方的外引线；在上述模片底座与内引线间沿该模片底座的周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到上述内引线与外引线间的闭合杆上的第二悬吊引线，在该引线框上用模塑树脂对导电性地连接通过模片接合被粘接的半导体芯片和上述多条内引线的金线进行封装，将上述引线框的外引线的终端部、闭合杆和在连接到闭合杆的模塑体边界附近外部的第二悬吊引线的端部切去，该半导体装置的特征在于：上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将该第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
附图说明
图1是对与本发明的一个实施形态有关的半导体装置用的引线框进行了模塑的局部冲裁平面图。
图2是与本发明的一个实施形态有关的半导体装置用的引线框的平面图。
图3是图2中的引线框的主要部分的剖面图。
图4是使用了图2中的引线框的半导体装置的剖面图。
图5是示出将半导体芯片以模片接合方式接合到图3中的引线框上的状态的图。
图6是示出在本发明的模塑前的没有变形的理想状态下的模片底座下沉的图。
图7是示出模片底座下沉量的变化的图。
图8是将模片底座部分的等效弹性常数与半导体装置用的引线框的各部分的合成等效弹性常数组合起来的模型图。
图9是示出模片接合、焊丝键合后的半导体装置用的引线框的变形状态的图。
图10是示出将半导体装置用的引线框放置在模塑金属模中被夹紧前的状态的图。
图11是用于说明第2悬吊引线的变形的图。
图12是示出在现有的半导体装置用的引线框中没有框状的悬吊引线增强部件的情况下的模片底座偏移量的图。
图13是示出悬吊引线增强部件与模片底座的位置关系的说明图。
图14是说明第二悬吊引线的斜视图。
图15是示出以闭合杆为基准，当模片底座和悬吊引线偏移时的尺寸关系的图。
图16是示出在模塑金属模中夹住没有变形的半导体装置用的引线框时的状态的图。
图17是示出将有变形的半导体装置用的引线框放置在模塑金属模中被夹紧前的状态的图。
图18是示出夹住模塑金属模后的第二悬吊引线、悬吊引线增强部件、第一悬吊引线和模片底座的变形的图。
图19是与实施例1、2有关的半导体装置用的引线框的主要部分的平面图。
图20是示出悬吊引线增强部件与模片底座偏移的关系的说明图。
图21是示出现有的半导体装置用的引线框中的模片底座与悬吊引线的平面图。
图22是示出现有的另一个半导体装置用的引线框中的模片底座与悬吊引线的平面图。
图23是示出模塑前后的模片底座偏移的说明图。
图24是示出半导体装置的每个加工工序中的模片底座下沉量的变化的图。
具体实施方式
以下，根据附图说明本发明的半导体装置和半导体装置用的引线框。
图1示出将半导体芯片以单列方式安装在本实施形态中的模片底座上并结束了模塑时的状态。在该图的一部分中示出切断了闭合杆和外部引线时的部分。在该图中也同时示出模塑体外形尺寸与半导体芯片的尺寸的关系的一例。图2示出省略了图1的模塑树脂后的本实施形态中的模片底座、框状的悬吊引线增强部件、第一悬吊引线、第二悬吊引线和半导体芯片的尺寸关系的一例。图3是引线框的主要部分的剖面图。
如图1～3中所示，与本发明的一个实施形态有关的引线框F由下述部分构成：具有多个角部的的模片底座1；沿该模片底座1的周边1a以预定的间隔排列并具有内端部2a的多条内引线2；延伸到该内引线2的外方的外引线3；在上述模片底座1与内引线2间沿该模片底座1的周边1a以框状配置的悬吊引线增强部件4；将上述模片底座1的角部连接到悬吊引线增强部件4上的第一悬吊引线5；以及将上述悬吊引线增强部件4连接到上述内引线2与外引线3间的闭合杆6上的第二悬吊引线7，在将该第二悬吊引线7连接到悬吊引线增强部件4的附近通过弯曲进行模片底座的下沉，在该第二悬吊引线7中设置了台阶差8。在上述外引线3的外周形成了框的围栏部9。此外，上述内引线2的内端部2a，使得假想地容纳的半导体芯片CP的中心点与模片底座1的中心点一致，处于在该半导体芯片CP的外侧经必要的间隙沿周边以预定的间隔排列的位置上。
再有，在模塑后产生的封装翘曲的现象等与悬吊引线的刚性、模片底座与半导体芯片的粘接长度或粘接面积、模片底座下沉尺寸有密切的关系。如上述特开平7-202105号公报和特开平8-236685号公报中所述的那样，如果只减小模片底座与半导体芯片的粘接长度或粘接面积，则模片底座的悬吊引线的长度变长。由此，模片底座的悬吊引线的刚性下降，因为在模塑树脂注入时在半导体芯片上流动的模塑树脂的流动特性与在模片底座下流动的模塑树脂的流动特性的差异，通过施加到模片底座和半导体芯片上的上下方向的力，模片底座在上下方向上偏移的量变大。因而，减小模片底座和半导体芯片的粘接长度或粘接面积、减小由于半导体芯片和模片底座的热膨胀系数的差异而产生的模片接合后的模片底座的翘曲和模片底座的下沉量的变化量的方法，以及为了利用因为模塑树脂的流速的差异而产生的上下方向的力来减小模片底座的下沉量偏移的量而减小模片底座悬吊引线的长度来增大模片底座悬吊引线的刚性的方法，是互相对立的方法，如何来构成模片底座及其悬吊引线是一个问题。
只缩短模片底座与半导体芯片的粘接长度的方法不限于特开平7-202105号公报和特开平8-236685号公报，在实开昭57-4226号公报中已经知道该方法。问题是怎样来增强因该方法产生的悬吊引线的长度变长而产生的悬吊引线的刚性下降。解决该问题的方法涉及本发明中的模片底座的悬吊引线增强部件的结构。
在上述的特开平7-202105号公报和特开平8-236685号公报中，在模片底座的附近设置了与本发明中的模片底座的悬吊引线增强部件很相似的梁，但在该结构中，与其说是增强悬吊引线，还不如说是增强模片底座。该方法是在特愿昭61-212090号公报及特开昭63-249341号公报等中示出的方法，在这些众所周知的技术中，不能如本发明那样在模片底座上容纳大的半导体芯片并降低翘曲，同时将模片底座的偏移抑制得较小，不能得到半导体芯片的散热特性好的、封装翘曲小的、而且使热残留应力为最小，可靠性高的、廉价的、质量好的半导体装置。
因而，本发明的引线框由下述部分构成：与半导体芯片CP的尺寸比较是小的模片底座1；在离开模片底座1的足够远从而不对模片底座1造成影响的位置上配置的模片底座1的悬吊引线增强部件4；连接模片底座1与悬吊引线增强部件4的第一悬吊引线5；以及连接悬吊引线增强部件4与闭合杆6的第二悬吊引线7。
而且，与本发明的一个实施形态有关的半导体装置，如图4中所示，在上述的引线框F上用模塑树脂12对导电性地连接通过模片接合材料10被粘接的半导体芯片CP和上述多条内引线2的金线11进行封装，将上述引线框F的外引线的终端部13(参照图1)、闭合杆6和在连接到闭合杆6的模塑体边界附近外部的第二悬吊引线的端部14(参照图1)切去。将与模塑体外形尺寸比较至少一边的长度比该模塑体外形尺寸大的半导体芯片CP以模片接合方式接合到热膨胀率αcu＝17×10-6的铜框上并安装在具有框状的悬吊引线增强部件4的模片底座1上，减少了其后模塑时半导体装置中产生的热变形的翘曲。因此，在提高散热性的同时，可得到热残留应力下降的、与耐热循环性、耐热冲击性等的耐热性有关的特性好的半导体装置。
其次说明本发明中的模片底座的尺寸、第一悬吊引线、第二悬吊引线、悬吊引线增强部件为调整模片底座的翘曲及模片底座偏移而起到的各种作用。
首先，半导体装置的热残留变形及热应力是由于将热膨胀系数不同的模片底座、模片底座材料、半导体芯片、模塑材料一体地接合并以层的方式构成的这一情况、将半导体芯片、悬吊引线、模塑材料一体地接合并以层的方式构成的这一情况和将内引线、模塑材料一体地接合并以层的方式构成的这一情况而产生的。即，在各自的一体地接合并以层的方式构成的部件部分中产生压缩应力或拉伸应力σj，由于力学上的力的平衡关系，在各部件j中产生压缩应力或拉伸应力σj，以便满足∑Wj×Tj×σj＝0(Wj、Tj分别是各部件j的宽度和厚度)。但是，因该热应力而在半导体装置的内部蓄积的能量U用下面的公式来表示，U＝∑Ej×εj2×Wj×Tj×Lj/2(Ej是各部件j的纵向弹性常数)，或U＝∑σj2×Wj×Tj×Lj/(2×Ej)，该值不为0。由此可知，如何使内部蓄积的能量减小，就可得到散热性高的，残留热应力小的，耐热循环性、耐热冲击性等的耐热性好的半导体装置。因此，在第一悬吊引线、第二悬吊引线、悬吊引线增强部件、模片底座和在第二悬吊引线中设置的下沉起到的作用中，以下说明第二悬吊引线、悬吊引线增强部件、模片底座以及在第二悬吊引线中设置的下沉的作用。
图5中示出了以模片接合方式将半导体芯片接合到图3中的引线框上的状态。图6示出在模片接合时不产生热变形的理想状态下模片底座1、框状的悬吊引线增强部件4、第一悬吊引线5、第二悬吊引线7和半导体芯片CP的尺寸的关系。图7为了说明而夸张地示出了在230℃前后通过模片接合和模片接合烘烤在热经历后温度下降到室温时产生的模片底座1和半导体芯片CP的翘曲所引起模片底座下沉量的变化量的大小。
如果如图5中所示，将半导体芯片CP放置在热块15上并以模片接合方式接合到图2中示出的引线框F上，则虽然在图6中示出的状态下保持于模片接合之后的高温，但如果温度下降到室温，则如图7中所示，模片底座1的中心点的模片底座下沉尺寸ΔCB比图6中示出的模片底座1的中心点的模片底座下沉尺寸ΔCB浅。相反，如图7中所示，模片底座1的中心点的从闭合杆6到半导体芯片CP的表面的尺寸ΔAC比图6中示出的模片底座1的中心点的从闭合杆6到半导体芯片CP的表面的尺寸ΔAC大。用图8来说明该现象。该图表示将半导体芯片CP的中心线作为变形的对称轴的弹簧耦合模型，图中K1表示将半导体芯片与模片底座以模片接合方式接合后的等效弹性常数，K2表示第一和第二悬吊引线的等效弹性常数，K3表示包含图2中的上侧闭合杆、框围栏部、外引线的等效弹性常数，K4表示包含图2中的下侧闭合杆、框、外引线的等效弹性常数。在该模型中，由于在模片接合后，除K1部以外全部用具有相同的热膨胀系数的引线框来构成，故相对于温度变化进行自由的热膨胀、热收缩，但由于在K1部分中利用模片接合一体地接合半导体芯片，故只在该部分合成的等效热膨胀系数不同，如果，使温度从高温的模片接合温度下降到室温，则在图8的K1和K2的接合部中产生相当于该图中示出那样的热膨胀系数的差与温度差的积的差Δ。此时，由于力的平衡，下述的公式成立。
K1×Δ1＝K2×Δ2+K3×Δ3+K4×Δ4
该公式表示相当于模片底座和半导体芯片引起的热膨胀系数的差与温度差的积的位移量多半由等效弹性常数K2的位移Δ2、等效弹性常数K3的位移Δ3和等效弹性常数K4的位移Δ4来分担。上述模片底座和半导体芯片的合成等效弹性常数K1与其它弹性常数K2、K3、K4比较，一般大2至3个数量级。
在这种情况下，重要的是，使悬吊引线的等效弹性常数K2的位移Δ2吸收最多的位移。由于Δ3、Δ4作为框的围栏部的位移起作用，故必须尽可能减小Δ3、Δ4。这是因为，如果Δ3、Δ4变大，则由于在框的围栏部中设置了输送用的输送孔，故使该输送孔间距产生误差，在焊丝键合及其后的模塑装置的输送系统中不能进行输送，或者引起输送卡住，造成生产率大幅度下降。
以下描述由于将半导体芯片以模片接合方式一体地接合到模片底座上而产生的单纯的拉伸压缩力(以下，只称为拉伸力)和弯曲力矩通过悬吊引线产生模片底座偏移的现象和为了减少该现象，第一悬吊引线、悬吊引线增强部件、第二悬吊引线、和第二悬吊引线的折弯起到怎样的作用。如上所述，这样来构成，使得悬吊引线部中产生的变形由悬吊引线的等效弹性常数K2的位移Δ2来吸收，使得Δ3、Δ4变小、Δ2引起的变形最大。即，该变形如图9中所示那样起作用。在该图中，省略了半导体芯片。图10模型化地示出了弯曲变形。在该图中，在将半导体芯片CP以模片接合方式一体地接合到模片底座1上的B-H部分中产生弯曲力矩M和拉伸力F。该弯曲力矩M和拉伸力F传递到第一悬吊引线5、悬吊引线增强部件4、第二悬吊引线7、闭合杆6间，根据各部件的刚性而产生位移。
以下说明在第二悬吊引线中设置的悬吊引线增强部件4附近的弯曲部的作用。
图11中，在第二悬吊引线7中设置的悬吊引线增强部件4附近为了模片底座下沉而设置折弯部，在图中为了说明起见将其放大。再有，省略了第一悬吊引线和模片底座等。此外，关于图10中的B-C-D-E-F-G的位移，在图12中示出只用单一的悬吊引线将模片底座1的B点与闭合杆6的G点结合时的上述各部件部分的位移放大例。在图13(a)中示出在将图12中示出的悬吊引线的长度一分为二的位置上设置悬吊引线增强部件4的例子。其中，省略了模片底座的下沉。
首先，在图11中，力矩M和拉伸力F如图示那样通过第一悬吊引线5加到悬吊引线增强部件4时，表示变形前的状态的G-F-E发生变形，成为G-F’-E’。拉伸力F在第二悬吊引线7中设置的模片底座下沉中起作用时，拉伸G-F-E-D，同时(模片底座下沉量1)×F的力矩在下述方向上起作用，使得角度G-F-E变宽，和角度F-E-D变窄。这样，图11的第二悬吊引线7中设置的模片底座下沉具有将拉伸力F变为(模片底座下沉量1)×F的力矩的作用。
如果刚性增大，使得角度G-F-E和角度F-E-D不变化，则C点移动到C’点，位移量变大。因此，使第二悬吊引线7的刚性减小这一点和在第二悬吊引线7中设置的悬吊引线增强部件4附近发生角位移的折弯部起到减少模片底座下沉的偏移量的作用。
与此不同，在没有模片底座下沉的情况下，例如在图12中示出的变形前的直线悬吊引线中拉伸力F起作用时，由于只能在拉伸方向上进行位移，故对拉伸力F的刚性增大。因此在该图中，位移的变化只在模片底座下沉的变化方向上是自由的。其结果，发生变化量Sd，使模片底座的偏移变大。
以下说明实际上应用本实施形态中的模片底座1、第一悬吊引线5、第二悬吊引线7、框状的悬吊引线增强部件4的结构。
在图2中。为了说明第一悬吊引线5、第二悬吊引线7、模片底座1、悬吊引线增强部件4的作用，省略了说明中不需要的部分，在该图中，模片底座1的尺寸与半导体芯片CP的尺寸比较，为1/2以下。
首先，如上所述，如果不使等效弹性常数K2的位移Δ2吸收最多的位移，则必须使Δ3、Δ4多分担位移。由于Δ3、Δ4是框的围栏部的位移，在框中设置了输送用的输送孔，故使该输送孔间距产生误差，在焊丝键合装置及其后的模塑装置的输送系统中不能进行输送，或者引起输送卡住，造成生产率大幅度下降。
关于将半导体芯片以模片接合方式一体地接合到模片底座上而产生拉伸力和弯曲力矩，在图8的模型中如上所述，在悬吊引线部中产生的变形以悬吊引线的等效弹性常数K2引起最大的变形量。通过该变形，如图10中所示，在将半导体芯片CP以模片接合方式一体地接合到模片底座1上的B-H部分中产生弯曲力矩M和拉伸力F。该弯曲力矩M和拉伸力F传递到第一悬吊引线5、悬吊引线增强部件4、第二悬吊引线7、闭合杆6之间，根据各部件的刚性而产生位移。
由于第一悬吊引线5是简支梁的形状，故省略其说明，在图11中示出上述的力矩M和拉伸力F加到第二悬吊引线7上时的变形状态。在图14中示出上述的力矩M和拉伸力F加到第二悬吊引线7的下沉部分的区域中时的状态。必须使悬吊引线相对于变形产生有意识的变形。极端地说，必须将悬吊引线的刚性抑制得较低。在具有在第一悬吊引线5的悬吊引线增强部件4的附近设置的模片底座下沉的本实施形态的情况下，在施加拉伸力F时，也通过成为(下沉量×F)的力矩M’引起下沉部分的D-E-F部的角度和E-F-G部的角度的角位移。
如图14中所示，在对于拉伸力F的该图的X方向的变形刚性Kfx＝W×T×E/L，其中W是宽度，T是厚度，E是纵向弹性系数，L是长度。与此不同，对于弯曲变形的刚性Km＝C×W×T3×E/L3，其中，C是根据两端的支撑条件的不同而不同的常数。
怎样构成该Kfx和Km来缓和热变形或热应力，这对于得到容纳大的尺寸的半导体芯片的塑料封装是必要的，如上所述，Kfx/Km＝L2/(C×T2)，在本实施形态中，这样来构成模片底座1、半导体芯片CP、第一悬吊引线5、悬吊引线增强部件4、第二悬吊引线7，以便对于打算抑制变形的方向的位移使Kfx起作用，对于不打算抑制变形的方向的位移使Km起到积极的作用。
图10中示出的61是因模片底座1翘曲引起的位移量，62是第一悬吊引线5的位移量，63是第二悬吊引线7的位移量。通过缩短半导体芯片CP与模片底座1的模片接合的接合长度B-H部，可减小61，同时也可减小所发生的热变形的弯曲力矩M的值。如果缩短C-B部的距离Lc-b而且使宽度W变宽，则可减小第一悬吊引线5的位移量62。通过将从悬吊引线增强部件4到闭合杆6的第二悬吊引线7的长度形成得较短，可减小第二悬吊引线7的位移量63。在本实施形态中，之所以将第二悬吊引线7在与悬吊引线增强部件4连接的部分处折弯、设置模片底座下沉、结果将第二悬吊引线7的长度形成得较长，是因为要使热变形集中于该部分处，在模塑后切开连接第二悬吊引线7与闭合杆6的模塑体外周附近部分，最终释放引起残留内部热应力及残留内部热变形的结合部的束缚。
在本实施形态中的第二悬吊引线7中，在吸收热变形方面起到积极的作用。在图10和图14中说明使得在该图中示出的Z方向上有意识地控制第二悬吊引线7的变形方向起作用的方法。第二悬吊引线7的宽度W相对于厚度尺寸T形成为W＞T。在图13中关于Y轴的剖面的二次力矩是ly＝W×T3/12，关于Z轴的剖面的二次力矩是lz＝T×W3/12，由此可知，Z轴方向的弯曲刚性与Y轴方向的弯曲刚性比较，强(W/T)2，因此，使得位移被Y轴方向的弱的弯曲刚性所支配，在相对于Y轴为直角的Z轴方向上发生位移。
以下用图来说明由于因设置悬吊引线增强部件4的位置的不同使模片底座的下沉量变化，故通过将悬吊引线增强部件4配置在模片底座1与闭合杆6之间的间隙的哪个位置上而产生的结果起到怎样的作用。
图12中示出以往进行的将模片底座1连接到闭合杆6上的长度为L0的1条悬吊引线的变形量Sd。在这种情况下，相对于基于在模片接合后在模片底座部分起作用的残留热应力等的力矩及拉伸力，长度为L0的1条悬吊引线5的变形量Sd，如图13(a)及图13(b)中所示，根据设置了悬吊引线增强部件4的长度为L1的第一悬吊引线5、长度为L2的第二悬吊引线7、长度为Lr的悬吊引线增强部件4，有L0＝L1+L2+Lr的关系，而且如图15中所示，长度为Lr的悬吊引线增强部件4的宽度方向的尺寸与长度为L1的第一悬吊引线5、长度为L2的第二悬吊引线7的宽度比较，由于2条悬吊引线增强部件4、第一悬吊引线5和第二悬吊引线7交叉区域的宽度尺寸非常大，故该部分的刚性大，因此，其作用可略去在该部分中产生的位移，故其作用使L0＞L1+L2和Sd＞Sc＞Sb的关系成立。因此，如果大多只采用将悬吊引线增强部件4的宽度形成得大而略去位移的作用，则以这样的方式将悬吊引线增强部件4封入到模塑体内，模塑后的残留热应力多半按原样留在半导体装置中。由此，耐热循环性及耐裂性变坏。因此，在模塑体积中半导体芯片、模片底座、悬吊引线、悬吊引线增强部件和内引线所占的体积中存在最佳值。此外，关于悬吊引线增强部件的长度、厚度和宽度的各尺寸，以往是求出半导体芯片、模片底座、悬吊引线、内引线和模塑材料的长度、厚度和宽度的最佳值以维持耐热循环性及耐裂性，与此不同，在本实施形态中，附加了悬吊引线增强部件，故求出悬吊引线增强部件的长度、厚度和宽度的各尺寸的最佳值。
另一方面，关于由设置图13(a)及图13(b)中示出的悬吊引线增强部件4的位置的不同而引起的作用的不同，如图13(b)中所示，如果将设置悬吊引线增强部件4的位置定为模片底座1的附近，则悬吊引线增强部件4起到同时增强第一悬吊引线5和模片底座1的作用，减小模片底座1不能减小对半导体芯片CP进行模片接合时的翘曲。由于对其上应增强的第二悬吊引线7增强的作用较少，故将图12中示出的L0缩短为图13(a)中示出的L2，不过是起到这样的作用。
由以上所述可知，将悬吊引线增强部件4设置在从模片底座1起隔开不增强模片底座1的距离处，同时设置在接近尽可能能容纳半导体芯片CP的尺寸的最外周尺寸的位置上。由此可降低模片底座的偏移。
如果在图4中这样来进行模塑，使得从半导体芯片CP上的面到模塑体外形上表面的尺寸与从半导体芯片CP的背面到模塑体外形下表面的尺寸相等，则在模塑时不产生模片底座的偏移。但是，以这种方式模塑的半导体装置在模塑后的封装翘曲不总是为零。
即，为了使模塑后的封装翘曲为零的从半导体芯片CP上的面到模塑体外形上表面的尺寸与从半导体芯片CP的背面到模塑体外形下表面的尺寸，根据半导体芯片CP的尺寸、模片底座1的材料、模片底座1的尺寸、框状的悬吊引线增强部件4的尺寸和材料、模片接合材料10的尺寸和材料的组合而变化。例如，在图4中示出的半导体装置中，在使用了在外形尺寸为24mm的正方形、厚度为1.4mm的模塑体中形成了一边为4mm的正方形的模片底座的铜框的情况下，从在模塑时成为最小翘曲的半导体芯片(厚度为0.45mm)上的面到模塑体外形上表面的尺寸为0.568mm，从半导体芯片的背面到模塑体外形下表面的尺寸为0。382mm，与此不同，在使用铜框的情况下，从成为最小翘曲的半导体芯片CP上的面到模塑体外形上表面的尺寸为0.531mm，从半导体芯片CP的背面到模塑体外形下表面的尺寸为0.419mm。该尺寸在模塑时相对于不产生模片底座的偏移的0.475((1.4-0.45)/2)发生了变化。因而，为了减小该差，必须变更模片底座1的一边的尺寸来确定最佳尺寸。
在半导体装置的制造工序中，由于在模片接合工序中产生框的模片底座偏移，在焊丝键合工序中还由焊丝使之增大，故需要这样下沉了的框，在将框投入到制造工序时的模片底座下沉量比在模塑工序中在进行模塑之前的模片底座下沉量深上述偏移的量。
因此，使投入到制造工序时的模片底座下沉量深引线框的板厚的1.5倍以上这一点，在模塑时使模片底座偏移不发生，同时在模塑后尽可能使半导体装置的封装翘曲为零。
再有，图16示出在理想的没有热变形的状态下将引线框F安装到模塑上金属模16和下金属模17中时的状态。
图17中为了说明在图7中示出的那种实际情况下将产生了热变形的引线框F安装到模塑金属模中时在金属模内部的半导体芯片CP表面到上金属模16的间隙尺寸、模片底座1到下金属模17的间隙尺寸和半导体芯片CP背面到下金属模的间隙尺寸中产生不平衡的情况而示出金属模内部的间隙尺寸的差异。
图18中省略了半导体芯片，只示出经过图7的热变形的引线框F。关于强制位移，产生了通过将模片底座与半导体芯片一体地以模片接合方式接合后在模片接合部分的等效热膨胀系数与以包围模片底座的形状而受到束缚的引线框的热膨胀系数的差产生的热变形量。图18示出从图17中示出的位置开始在模塑金属模中以消除间隙的方式夹住图10的引线框后的注入熔融模塑树脂前的状态。该状态下的模片底座下沉的位置决定模塑后的半导体装置的翘曲。此外，图18示出了使用实际的产生了热变形的框F、在进行模塑时在由上金属模和下金属模夹住的框的闭合杆部分和引线框的端部中承受金属模的重量，对模片底座部分和悬吊引线部分施加金属模的弯曲应力的情况。
以下根据实施例说明本发明，但本发明不只限定于这些实施例。
实施例1
如图19中所示，第二悬吊引线7的宽度尺寸定为W2＝0.2mm，板厚尺寸定为T2＝0.125mm，长度定为L2＝3.658mm，在与框状的悬吊引线增强部件4的连接位置上进行产生0.3mm的台阶差的模片底座下沉。此外，框状的悬吊引线增强部件4的宽度尺寸定为Wr＝0.4mm，外形尺寸形成为14mm×9mm的框状。第一悬吊引线5的宽度尺寸定为W1＝1mm，厚度定为T1＝0.125mm，连接到模片底座1与悬吊引线增强部件4间，在第一悬吊引线5的宽度W1＝1mm的中心线上形成2个宽度为0.4mm的长孔20。半导体芯片CP的尺寸为14.2mm×10mm，模塑树脂的外形尺寸是20mm×14mm×1.4mm。模片底座1是一边为5mm的正方形，而且以0.8mm的相等间距形成了13个0.8mm的贯通孔21。虽然形成了2个上述长孔20，但可以形成1个或3个以上上述长孔20，此外，上述贯通孔21的数目不限于13个，可适当地选定，可作成十字状的贯通孔来代替贯通孔21。
图15是图2的悬吊引线增强部件4、第一悬吊引线5、闭合杆6和第二悬吊引线7的放大图，模片底座1例如向下偏移时(在该图中使上下相反)，在使第一悬吊引线5的长度伸长的同时，如图15和图20中所示，悬吊引线增强部件4的外周尺寸WO1在模片底座1的偏移为H1时伸长到WO2，在模片底座1的偏移为H2时伸长到WO3。用相对于悬吊引线增强部件4的拉伸负载的位移的刚性来支撑从该WO1到WO2的位移。由于第一悬吊引线5的两端与模片底座1连接，另一端与悬吊引线增强部件4连接，故相对于与模片底座1的面成直角的Z方向的位移，两端的边界条件可定为固定端。这样，可在悬吊引线增强部件4中形成拉伸负载刚性，以便在第一悬吊引线5中相对于弯曲力矩弯曲刚性大的两端的边界条件成为固定端。
在该模片底座1的周围以设有预定的间隔的方式设置悬吊引线增强部件4，关于将悬吊引线增强部件4配置在模片底座1与闭合杆6的哪个位置上是有效的这一点，在本实施形态中，在从模片底座1至闭合杆6的距离的中间点附近处形成了悬吊引线增强部件4。一般来说，如果成为多引脚的话，则第一悬吊引线5的宽度尺寸变窄并变长，但在本实施例中，如图19中所示，在第二悬吊引线7的长度和宽度尺寸与第一悬吊引线5的长度和宽度尺寸不同的情况下，通过形成细而短的第二悬吊引线7和宽而长的第一悬吊引线5，可得到对于模片底座偏移的最佳效果。
在图15和图20中示出了为说明模片底座向下偏移的情况的一例，但模片底座向上偏移的情况的作用和效果也是相同的。但是，在模片底座向下偏移时，与向上偏移时相比，条件变得较好。其原因如下，由于半导体芯片CP的尺寸比悬吊引线增强部件4的外周尺寸大，故在第一悬吊引线5的位移H1大的情况下，半导体芯片CP与悬吊引线增强部件4碰在一起，悬吊引线增强部件4限制了悬吊引线的位移H1。
由此可知，在焊丝键合工序后，可这样来形成模塑前的模片底座的下沉量，使其因模塑树脂的注入而向下侧偏移，此外，在如TQFP、TSOP那样的模塑体外形的厚度尺寸薄至1mm的封装的情况下，也可在不因模塑树脂的注入时而使模片底座发生偏移的位置上形成。
用树脂接合材料10以模片接合方式将其在图19中示出的一边的长度为模塑体外形尺寸的一边的长度的70％的半导体芯片CP接合到在该图中示出的模片底座1上，其后用键合焊丝连接半导体芯片的各电极和分别与其对应的内引线2的内端部2a，接着将固定了该半导体芯片CP的引线框安装在模塑体用的成形金属模中，之后注入熔融模塑树脂，进行树脂封装，结果可得到高质量的、可靠性高的半导体装置。
将具有图19的那样结构的引线框F用于体尺寸为14mm×20mm的、模塑体外形为长方形的半导体装置和体尺寸从12mm×12mm至24mm×24mm的、模塑体外形为正方形的半导体装置，在哪一种情况下都可得到良好的结果。特别是可大幅度改善下述的封装翘曲、耐吸湿破裂性和框的强度。
封装翘曲：将半导体芯片CP安装在具有图19中示出的模片底座的框上的半导体装置与将半导体芯片CP安装在具有图21中示出的大的模片底座的框F1上的现有的半导体装置相比，可将翘曲从80微米减少到40微米。再有，关于将半导体芯片安装在具有图22中示出的无悬吊引线增强部件的模片底座的框F2上的现有的半导体装置，在模塑时芯片露出。
耐吸湿破裂性：将半导体芯片安装在具有图19中示出的模片底座的框上的半导体装置与将半导体芯片安装在具有图21中示出的现有的模片底座的框上的半导体装置相比，耐吸湿破裂性可从现有的30℃/70％R.H.96小时提高到336小时。
框的强度：如表1中所示，将大、中、小尺寸的半导体芯片安装在具有图19中示出的模片底座的框上的半导体装置的封装翘曲与将相同的大、中、小尺寸的半导体芯片安装在具有图21中示出的模片底座的框和图22中示出的无悬吊引线增强部件的小的模片底座结构的框上的半导体装置的封装翘曲(PKG翘曲)相比，可确认，本实施例的封装翘曲与芯片的大小的依赖性小，框的强度好。
表1
框 实施例1(图19) 现有例(图2 1) 现有例(图22)
芯片尺寸 大 中 小 大 中 小 大 中 小
PKG翘曲 40μm 28μm 33μm 80μm 60μm 35μm 模塑时芯片露出
实施例2
本实施例使用在模片底座为一边长度是3mm的正方形这一点上与实施例1不同的引线框，同时半导体芯片的尺寸为14mm×10mm、模塑树脂的外形尺寸为20mm×14mm×1.4mm。
使用本框、示出无悬吊引线增强部件的小的模片底座结构的图22的框和比图21中示出的半导体芯片的尺寸大的模片底座的框，用树脂接合材料将相同的大小的半导体芯片以模片接合方式接合到模片底座上，其后，用键合焊丝连接半导体芯片的各电极和分别与其对应的内引线的内端部，用模塑树脂进行封装。关于图23中示出的本框F和图22的框F2的封装后的各规格的悬吊引线A’、A”和模片底座B’、B”的变形量的差异。在表2中示出用剖面研磨测定的实测值。表2中的A和B是图23中示出的框的角部和模片底座的角部。但是，在现有例(图21)的情况下，A、B是相同位置。在图24中同时地示出从各规格的原始框F、F1和F2开始，测定了模片接合前(S)、模片接合后(S1)、焊丝键合后(S2)和模塑后(S3)的模片底座的下沉量的变化的结果。根据试制的结果，可以确认，现有的具有图22中示出的长的悬吊引线的小的模片底座的框，利用图19的那样的框状的增强部件，在用熔融树脂注入到模塑成形金属模中时，可抑制因该树脂的注入不平衡而产生的悬吊引线的位移和模片底座偏移。关于图21中示出的框F1，在模塑后发生模片底座的露出。再有，根据增强部件的位置的不同，可较大地改变在模塑时的模片底座的偏移量。
表2
框 原始框 模片接合后 焊丝键合后 模塑后
A  B  A  B  A  B  A  B
实施例2(图19) 237.7  246.6  232.3  226.2  220.4  185.7  206.2  177.7
现有例(图22) 240.2  250.7  232.3  230.8  221.2  189.2  180.0  70.0
现有例(图21) 243.0  -  224  -  212.9  - 发生了模片底座的露出
由于本发明如以上说明的那样来构成，故可起到以下示出的效果。
按照本发明的第1方面，由于半导体芯片的一边的长度比模塑体外径的一边的长度小2.5mm，以框状形成的悬吊引线增强部件的最外周的一边的长度不大于半导体芯片的一边的长度，模片底座的一边的长度超过3mm并且不大于以框状形成的悬吊引线增强部件的最外周的一边的长度的50％，同时将悬吊引线增强部件连接到闭合杆的第二悬吊引线在与悬吊引线增强部件连接的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差，按照本发明的第5方面，上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差，按照本发明的第6方面，上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差，故在半导体装置的组装工序、即将半导体芯片固定并支撑于模片底座上的模片接合工序、用金线连接在半导体芯片上设置的电极与多条内引线的焊丝键合工序和对上述半导体芯片、模片底座、多条内引线进行树脂封装使其成为规定的外形尺寸的模塑工序中，可维持上述模片接合工序实施前的模片底座的纵方向的预定位置而不使上述模片底座上下移动(偏移)。因此，可提高半导体装置的组装工序的成品率，同时可使半导体装置的纵方向结构部的应力平衡变得均匀，可降低和防止半导体装置外形的翘曲。此外，因为可实现半导体装置的可靠性试验、特别是耐吸湿破裂性等的大幅度的提高，故可提高半导体装置在实际使用中的耐久性。其结果，可得到高质量和高可靠性的半导体装置。
此外，按照本发明的第2方面，由于在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差，按照本发明的第3方面，上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将该第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差，按照本发明的第4方面，第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在第二悬吊引线中设置台阶差，故可降低模片底座的偏移。

Claims (6)

1.一种半导体装置，包括引线框，该引线框包括：具有多个角部的模片底座；沿该模片底座的周边以预定的间隔排列并具有内端部的多条内引线；延伸到该内引线的外方的外引线；在上述模片底座与内引线间沿该模片底座的周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到上述内引线与外引线间的闭合杆上的第二悬吊引线，在该引线框上用模塑树脂对导电性地连接通过模片接合被粘接的半导体芯片和上述多条内引线的金线进行封装，将上述引线框的外引线的终端部、闭合杆和在连接到闭合杆的模塑体边界附近外部的第二悬吊引线的端部切去，该半导体装置的特征在于：上述半导体芯片的一边的长度比模塑体外径的一边尺寸小2.5mm，以框状形成的悬吊引线增强部件的最外周的一边的长度不大于半导体芯片的一边的长度，模片底座的一边的长度超过3mm并且不大于以框状形成的悬吊引线增强部件的最外周的一边的长度的50％，同时将悬吊引线增强部件连接到闭合杆的第二悬吊引线在与悬吊引线增强部件连接的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
2.一种半导体装置用的引线框，包括：具有多个角部的模片底座；多条内引线，它使假想地放置的半导体芯片的中心点与模片底座的中心点一致，它在该半导体芯片的外侧经必要的间隙沿周边以预定的间隔排列并具有内端部；在该内引线的外延部中形成的闭合杆；从闭合杆延伸、其终端部与框的围栏部连接的多条外引线；以超过模片底座的尺寸为间隔从上述模片底座的周边设置并沿该周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到闭合杆上的第二悬吊引线，该半导体装置用的引线框的特征在于：在将上述第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
3.如权利要求2的半导体装置用的引线框，其特征在于：所述第一悬吊引线具有比所述第二悬吊引线的宽度尺寸大的宽度。
4.如权利要求3的半导体装置用的引线框，其特征在于：在第二悬吊引线中设置的台阶差为至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差。
5.一种半导体装置，包括引线框，该引线框包括：具有多个角部的模片底座；沿该模片底座的周边以预定的间隔排列并具有内端部的多条内引线；延伸到该内引线的外方的外引线；在上述模片底座与内引线间沿该模片底座的周边以框状配置的悬吊引线增强部件；将上述模片底座的角部连接到悬吊引线增强部件上的第一悬吊引线；以及将上述悬吊引线增强部件连接到上述内引线与外引线间的闭合杆上的第二悬吊引线，在该引线框上用模塑树脂对导电性地连接通过模片接合被粘接的半导体芯片和上述多条内引线的金线进行封装，将上述引线框的外引线的终端部、闭合杆和在连接到闭合杆的模塑体边界附近外部的第二悬吊引线的端部切去，该半导体装置的特征在于：上述第一悬吊引线具有比第二悬吊引线的宽度尺寸大的宽度，在将该第二悬吊引线连接到悬吊引线增强部件的附近进行模片底座的下沉，在该第二悬吊引线中设置台阶差。
6.如权利要求5的半导体装置，其特征在于：在该第二悬吊引线中设置的台阶差为至少从模塑体的厚度尺寸中减去了半导体芯片的厚度尺寸、模片接合的厚度尺寸和模片底座的厚度尺寸的值的1/2的台阶差。
CNB981223869A 1998-03-27 1998-12-01 半导体装置和半导体装置用的引线框 Expired - Fee Related CN1151555C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP81723/1998 1998-03-27
JP08172398A JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置
JP81723/98 1998-03-27

Publications (2)

Publication Number Publication Date
CN1230783A CN1230783A (zh) 1999-10-06
CN1151555C true CN1151555C (zh) 2004-05-26

Family

ID=13754344

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981223869A Expired - Fee Related CN1151555C (zh) 1998-03-27 1998-12-01 半导体装置和半导体装置用的引线框

Country Status (5)

Country Link
US (1) US6020625A (zh)
JP (1) JP3892139B2 (zh)
KR (1) KR100310523B1 (zh)
CN (1) CN1151555C (zh)
DE (1) DE19855216A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3403699B2 (ja) 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP4611503B2 (ja) * 2000-09-27 2011-01-12 ローム株式会社 半導体装置
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
CN100390984C (zh) * 2003-08-29 2008-05-28 株式会社瑞萨科技 引线框架的制造方法
US7328734B2 (en) * 2003-09-29 2008-02-12 Royal Group, Inc. Portable thermo-plastic welding machine and method
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
KR100782225B1 (ko) * 2005-09-02 2007-12-05 엘에스전선 주식회사 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
JP5632881B2 (ja) * 2012-06-15 2014-11-26 日立オートモティブシステムズ株式会社 熱式流量計
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
CN105023905B (zh) * 2015-07-31 2018-01-16 日月光封装测试(上海)有限公司 导线框架和使用该导线框架的功率集成电路封装件
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574226A (en) * 1980-06-11 1982-01-09 Agency Of Ind Science & Technol Transparent reactor
JPH0673358B2 (ja) * 1986-09-08 1994-09-14 三菱電機株式会社 半導体装置
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
EP0503072B1 (en) * 1990-09-10 1997-12-17 Fujitsu Limited Semiconductor device and its manufacturing process
JP2877479B2 (ja) * 1990-09-27 1999-03-31 株式会社東芝 半導体装置用リードフレーム
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH07202105A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置用リードフレーム
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH11284121A (ja) 1999-10-15
CN1230783A (zh) 1999-10-06
DE19855216A1 (de) 1999-10-07
JP3892139B2 (ja) 2007-03-14
US6020625A (en) 2000-02-01
KR100310523B1 (ko) 2001-11-17
KR19990076527A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
CN1151555C (zh) 半导体装置和半导体装置用的引线框
US5723899A (en) Semiconductor lead frame having connection bar and guide rings
CN1516252A (zh) 制造半导体集成电路器件的方法
US20130109138A1 (en) Manufacturing method of semiconductor device
CN1135617C (zh) 引线框
CN1246729A (zh) 半导体器件及其制造方法
US20060151862A1 (en) Lead-frame-based semiconductor package and lead frame thereof
CN104022215A (zh) 发光二极管封装结构及其制造方法
CN1820360A (zh) 半导体器件的制造方法
CN101477973B (zh) 导线架条及其封胶方法与封胶构造
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
CN1574331A (zh) 半导体器件
CN102054716B (zh) 导线架条的封胶方法与封胶结构
US6303983B1 (en) Apparatus for manufacturing resin-encapsulated semiconductor devices
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
CN204596785U (zh) 基于dip多基岛的引线框架
US6762490B2 (en) Semiconductor device and method for producing the same
JP4300878B2 (ja) モールド金型及びそれを用いたウェルドの評価方法
US8273445B2 (en) Reinforced assembly carrier
CN219684211U (zh) 一种整流桥用焊接模及模具组件
CN1143371C (zh) 模制塑料型半导体器件及其制造工艺
CN215220716U (zh) 多基岛芯片封装结构
JPH06302745A (ja) 半導体チップの樹脂封止構造
JPH08330343A (ja) 電子部品の樹脂封止装置およびこれを用いた樹脂封止方法
JPH08213412A (ja) 半導体装置製造用治具及び半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040526

Termination date: 20131201